JP2005283870A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2005283870A JP2005283870A JP2004096147A JP2004096147A JP2005283870A JP 2005283870 A JP2005283870 A JP 2005283870A JP 2004096147 A JP2004096147 A JP 2004096147A JP 2004096147 A JP2004096147 A JP 2004096147A JP 2005283870 A JP2005283870 A JP 2005283870A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- image display
- common electrode
- array substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】駆動回路と画素電極および共通電極の少なくとも一方とが異なる層上に形成された多層構造のIPS型の画像表示装置において、表示画像特性の低下を抑制した画像表示装置を実現する。
【解決手段】アレイ基板1は、信号線9、静電遮蔽部材19等の駆動回路が形成された駆動回路形成領域24と、駆動回路形成領域24上に形成された平坦化層23と、平坦化層23上に形成された画素電極15および共通電極18とを備えた構造を有する。画素電極15および共通電極18は、遮光機能および反射抑制機能を有する金属酸化膜等によって形成され、画像表示に寄与しない光成分の透過および反射を抑制し、表示画像のコントラスト低下、駆動回路を構成する薄膜トランジスタの光リーク電流の発生の防止等の効果を有する。
【選択図】 図3
【解決手段】アレイ基板1は、信号線9、静電遮蔽部材19等の駆動回路が形成された駆動回路形成領域24と、駆動回路形成領域24上に形成された平坦化層23と、平坦化層23上に形成された画素電極15および共通電極18とを備えた構造を有する。画素電極15および共通電極18は、遮光機能および反射抑制機能を有する金属酸化膜等によって形成され、画像表示に寄与しない光成分の透過および反射を抑制し、表示画像のコントラスト低下、駆動回路を構成する薄膜トランジスタの光リーク電流の発生の防止等の効果を有する。
【選択図】 図3
Description
本発明は、アレイ基板表面と平行方向の電界を発生させることによって画像表示を行う画像表示装置に関するものである。
従来、例えば液晶分子の電気光学効果を用いて画像表示を行う画像表示装置において、液晶分子を含む液晶層を狭持する基板表面に対して平行な方向に液晶分子の配向性を制御するための電界を印加する、いわゆる面内応答型(In-Plane Switching:以下、「IPS型」と称する)の画像表示装置が提案されている。IPS型の画像表示装置は、基板に対して垂直方向に電界を印加する従来の画像表示装置と比較して、電圧保持特性や視野角の観点において優れた特性を有することから、近年特に有望視されている。
IPS型の画像表示装置は、表示画素に対応して配置され、表示階調に応じた電位が供給される画素電極と、ほぼ一定の電位を保持し画素電極との間に電界を生じさせるための共通電極とが同一基板上に形成された構造を有する。画素電極と共通電極とが同一基板上に形成されることによって、液晶層に対して基板表面と平行方向の電界を印加することが可能である。
一方で、IPS型の画像表示装置は、画素電極と共通電極を同一基板上に形成する構造を有することから、いずれか一方の電極のみを同一基板上に形成するTN(Twisted Nematic)型の画像表示装置等と比較して、開口率が低くなるという問題がある。このため、近年は、画素電極等を形成する基板上に多層構造とし、薄膜トランジスタ、走査線、信号線等の駆動回路を形成する層と、画素電極および共通電極とを形成する層とを別々に設けた構造が提案されている。
図8は、従来の多層構造のIPS型の画像表示装置の構成を示す模式図である。図8に示すように、従来の画像表示装置は、アレイ基板101と、対向基板102と、アレイ基板101と対向基板102との間に封入された液晶層103とによって形成され、アレイ基板101上には所定の回路構造が形成されている。具体的には、アレイ基板101は、その表面上にスイッチング素子として機能する薄膜トランジスタ104等によって形成された駆動回路と、駆動回路上に形成された平坦化層105と、平坦化層105上に形成された画素電極106および共通電極107とを備えた多層構造を有する。また、画素電極106および共通電極107は、良好な光透過性を有するITO(Indium Tin Oxide)によって形成されている。アレイ基板101が多層構造を備えることによって、アレイ基板101上における表示画素の占有面積を増大させることが可能となり、開口率を向上させることが可能である。
しかしながら、従来のIPS型の画像表示装置は、表示画像の品位がそれほど向上しないという問題を有する。具体的には、従来のIPS型の画像表示装置は、外光を反射することによって表示コントラストが低下する点と、駆動回路を構成する薄膜トランジスタに光リーク電流が生じることによる表示画像の品位の劣化が問題となる。
アレイ基板101上に形成される駆動回路は、Cu(銅)、Al(アルミニウム)等の金属材料によって形成されることから入射光に対して所定の反射率を有する一方で、上述のように駆動回路の上層に形成される画素電極106および共通電極107は、良好な光透過特性を有する。従って、図8にも示すように、例えば駆動回路を構成する薄膜トランジスタ104の表面で反射した光は、共通電極107等を通過して外部に出力されることとなる。かかる反射光が表示階調と無関係なものである場合には、反射光が外部に出力されることによって、表示画像のコントラストが低下し、例えば黒色表示を行っているにもかかわらず、画面上にはある程度の輝度が表示されるという問題が生じる。
また、薄膜トランジスタに光リーク電流が発生するという問題も存在する。例えば、画素電極106および共通電極107を形成する金属材料の反射率が高い場合には、画素電極106および共通電極107に対してアレイ基板101側から入射した光の一部は、画素電極106等の下面で反射して再びアレイ基板101に向かって進行することとなる。かかる反射光の一部が薄膜トランジスタ104のチャネル形成領域に入射した場合、反射光に起因してチャネルが形成されて電流リークが発生することから、画素電極106に保持された電位が変動し、画像表示装置によって表示される画像の品位が低下する。
以上の問題点を解決するために、TN型の画像表示装置と同様に、対向基板上にブラックマトリックスと称される遮光層を形成することが提案されている。しかしながら、対向基板102上に遮光層を形成する構造を採用した場合には、アレイ基板101上に形成された回路構造との位置あわせが容易ではなく、実際の装置では誤差の発生を考慮して遮光層の面積を理論値よりも増加させる必要がある。従って、対向基板102上に遮光層を形成した構造を採用することは、開口率を向上させるという多層構造のIPS型の画像表示装置の利点が失われることにつながり、妥当ではない。また、対向基板102上に遮光層を形成した場合であっても、画素電極106等の下面で反射する光が薄膜トランジスタ104等に入射することを防止することはできない。
本発明は、上記に鑑みてなされたものであって、駆動回路と画素電極および共通電極の少なくとも一方とが異なる層上に形成された多層構造のIPS型の画像表示装置において、表示画像特性の低下を抑制した画像表示装置を実現することを目的とする。
上述した課題を解決し、目的を達成するために、請求項1にかかる画像表示装置は、アレイ基板表面と平行方向の電界を発生させることによって画像表示を行う画像表示装置であって、前記アレイ基板表面の一部領域上に形成された駆動回路と、前記アレイ基板の他の領域上および前記駆動回路上に積層された中間層と、前記中間層の一部領域上に形成され、前記駆動回路と電気的に接続された画素電極と、前記中間層の他の領域上に形成され、前記駆動回路と電気的に接続された共通電極とを備え、前記画素電極と前記共通電極の少なくとも一方は、遮光機能および反射抑制機能を有することを特徴とする。
この請求項1の発明によれば、画素電極および共通電極の少なくとも一方が遮光機能および反射抑制機能を有することとしたため、表示画像と無関係な光が外部に出力されることを抑制して表示画像のコントラストの低下を防止すると共に、画素電極および共通電極の少なくとも一方の下面で光が反射することによって駆動回路に余剰光が入射することを防止することが可能である。
また、請求項2にかかる画像表示装置は、上記の発明において、前記画素電極および前記共通電極の少なくとも一方は、金属酸化膜、金属窒化膜または金属酸窒化膜によって形成されることを特徴とする。
また、請求項3にかかる画像表示装置は、上記の発明において、前記画素電極および前記共通電極の少なくとも一方は、ニッケル、ニオブ、バナジウム、スズ、ゲルマニウムまたはモリブデンを用いた金属酸化膜、金属窒化膜または金属酸窒化膜によって形成されることを特徴とする。
また、請求項4にかかる画像表示装置は、上記の発明において、前記画素電極および前記共通電極の少なくとも一方は、遮光機能を有する遮光層と、反射抑制機能を有する低反射層と、導電性材料によって形成された導電層との積層構造を備えることを特徴とする。
また、請求項5にかかる画像表示装置は、上記の発明において、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に封入された液晶層とをさらに備えたことを特徴とする。
また、請求項6にかかる画像表示装置は、上記の発明において、前記対向基板上に形成され、前記画素電極と前記共通電極との間に形成される開口領域に対応した領域に開口部を有するブラックマトリックス層をさらに備えたことを特徴とする。
本発明にかかる画像表示装置は、画素電極および共通電極の少なくとも一方が遮光機能および反射抑制機能を有することとしたため、表示画像と無関係な光が外部に出力されることを抑制して表示画像のコントラストの低下を防止すると共に、画素電極および共通電極の少なくとも一方の下面で光が反射することによって駆動回路に余剰光が入射することを防止できるという効果を奏する。また、駆動回路に余剰光が入射することを防止することによって、例えば駆動回路に薄膜トランジスタが備わる構造の場合には、余剰光の入射に起因した光リーク電流の発生を防止することができるという効果を奏する。
以下に、本発明にかかる画像表示装置を実施するための最良の形態(以下、単に「実施の形態」と称する)について図面を参照しつつ説明を行う。なお、図面は模式的なものであって現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
図1は、本実施の形態にかかる画像表示装置の全体構成を示す模式図である。なお、図1では、アレイ基板1が他の構成要素と分離した状態で表示されているが、これはアレイ基板1の表面構造の理解を容易にするために便宜的に表示したものであって、実際の画像表示装置では、アレイ基板1と、配向膜5aとは密着した構造を有する。
本実施の形態にかかる画像表示装置は、図1に示すように、所定の回路構造が形成されたアレイ基板1と、アレイ基板1に対向して配置された対向基板2と、アレイ基板1と対向基板2との間に封入される液晶層3とを備える。より詳細には、アレイ基板1上には配向膜5a、対向基板2の下面には配向膜5bが形成され、配向膜5a、5bは液晶層3と直接接する構成となっている。また、アレイ基板1の外面および対向基板2の外面上に偏光板6aがそれぞれ配置されている。また、アレイ基板1の下部には、アレイ基板1に対して平面光を出力するバックライト12が配置されている。
アレイ基板1および対向基板2は、それぞれ光透過性に優れた透明プラスチック基板または無アルカリガラス等を母材として形成され、表面が平坦性に優れた構造を有する。また、図示を省略したが、カラー表示を行う画像表示装置の場合、対向基板の内面上または外面上にR、G、Bに対応した光透過特性を有するカラーフィルタを配置した構成を採用するのが通常である。
液晶層3は、配向性を有する液晶分子を主成分として形成されている。液晶層3に含まれる液晶分子としては、一般にIPS方式の画像表示装置に利用可能な液晶分子であれば良く、液晶分子について特に限定する必要はない。
配向膜5a、5bは、液晶層3に含まれる液晶分子の配向方向を規定するためのものである。具体的には、配向膜5a、5bは、それぞれ液晶層3と接する表面に異方性を持たせた構造を有し、かかる異方性構造に従って配向膜5a、5b近傍の液晶分子の配向方向が規定される。
偏光板6a、6bは、入力光のうち所定方向の偏光成分のみを通過させる透過軸を備えた構造を有する。液晶層3に含まれる液晶分子の配向方向と、偏光板6a、6bとの間に生じる光学的な相関関係に基づいて、後述する画素回路7ごとの光透過率が制御されて画像表示が行われている。
次に、アレイ基板1上に形成された回路構造について説明する。図1にも示すように、アレイ基板1上には、表示画素に対応した複数の画素回路7が行列状に配置されている。また、画素回路7によって形成される行列の列方向に延伸し、画素回路7に対して所定の走査信号を供給する複数の走査線8と、画素回路7によって形成される行列の行方向に延伸し、画素回路7に対して表示階調に応じた表示信号を供給する複数の信号線9と、画素回路7を選択するための走査信号を生成する走査線駆動回路10と、表示信号を生成する信号線駆動回路11とを備える。
図2は、画素回路7の詳細な構成を説明するための平面図である。図2に示すように、画素回路7は、ゲート電極が走査線8と一体的に形成され、一方のソース/ドレイン電極が信号線9と一体的に形成された薄膜トランジスタ14と、薄膜トランジスタ14の他方のソース/ドレイン電極と電気的に接続された画素電極15と、一定の電位を維持し、一部が画素電極15と重なり合って静電容量16を形成する定電位線17とを備える。また、画像表示を行う際に、画素電極15との間で、アレイ基板1の表面と平行方向に電界を生じさせるための共通電極18と、信号線9の電位変動が液晶層に及ぼす影響を抑制するための静電遮蔽部材19とを備える。また、画素電極15と共通電極18とは互いに所定間隔だけ離隔して配置されており、画素電極15と共通電極18との間には、バックライト12から供給される平面光を通過させる開口領域20が形成される。
薄膜トランジスタ14は、信号線9と画素電極15との間の導通状態を制御するためのものである。具体的には、薄膜トランジスタ14は、走査線8と一体的に形成されたゲート電極と、信号線9と一体的に形成された一方のソース/ドレイン電極と、画素電極15と電気的に接続された他方のソース/ドレイン電極とを備え、走査線8から供給される電位に応じて信号線9と画素電極15との間の電気的導通状態を制御する機能を有する。
静電容量16は、画素電極15の電位変動を抑制するためのものである。具体的には、静電容量16は、ほぼ一定の電位に維持される定電位線17を一方の電極とし、薄膜トランジスタ14の他方のソース/ドレイン電極と一体的に形成された導電層を他方の電極としている。上記のように、薄膜トランジスタ14の他方のソース/ドレイン電極と画素電極15とは電気的に接続されていることから、静電容量16は、電気的な観点からは定電位線17と画素電極15との間に生じる容量とみなすことが可能である。
図2にも示すように、本実施の形態にかかる画像表示装置は、画素電極15の近傍には各種の配線構造が配置された構成を有する。従って、画素電極15は、かかる各種の配線構造との間に寄生容量を有することとなり、配線構造の電位変動の影響を受けて、自己の電位が表示階調に対応した電位から変動するおそれがある。このため、本実施の形態では、画素電極15と、ほぼ一定の電位を維持する定電位線17との間に静電容量16を形成する構成とし、信号線9等の配線構造における電位変動の影響によって画素電極15の電位が変動することを抑制している。なお、薄膜トランジスタ14の他方のソース/ドレイン電極と画素電極15とはアレイ基板1上の異なる層上に形成されることから、両者を電気的に接続するためにスルーホール21が設けられている。
静電遮蔽部材19は、信号線9の電位の影響によってアレイ基板1上に封入される液晶層3を構成する液晶分子の配向性に乱れが生じることを抑制するためのものである。上記のように信号線9は、行列状に配置された複数の画素回路7に対して表示信号を供給する構成を有し、所定の範囲内で電位が変動する構成を有する。かかる変動電位に起因して生じる電界が液晶層3まで到達した場合には、表示階調と無関係な方向に液晶分子が配向することとなり、表示品位を維持する観点からは好ましくない。このため、本実施の形態にかかる画像表示装置は、静電遮蔽部材19を配置することによって、信号線9から生じる電界が液晶層3に到達することを抑制している。すなわち、信号線9の近傍に静電遮蔽部材19を配置することによって、信号線9に起因した電界は、信号線9と静電遮蔽部材19との間に生じることとなり、信号線9に起因した電界が液晶層3まで到達することを防止することが可能である。
画素電極15は、信号線9から供給される、表示階調に対応した電位に基づいて、所定の電界を液晶層3に対して印加するためのものである。具体的には、画素電極15は、走査線8によって薄膜トランジスタ14がオン状態となっている際に信号線9と電気的に接続し、信号線9から表示階調に応じた所定の電位を供給される。その後、薄膜トランジスタ14がオフ状態に移行することによって画素電極15はいわゆるフローティング状態となり、供給された電位が保持される。かかる電位によって電界が発生し、液晶層3に含まれる液晶分子の配向性が表示階調に応じて変化し、画像表示が行われる。
共通電極18は、画素電極15との間で電界を生じさせるためのものである。共通電極18はほぼ一定の電位を維持するよう構成され、表示階調に対応した電位が供給される画素電極15との間で所定の電界を生じることとなる。この結果、画素電極15と共通電極18との間に形成される開口領域20に対応した領域に位置する液晶分子の配向性が制御され、画像表示が行われることとなる。なお、共通電極18は、アレイ基板1の最上層において、画素電極15および開口領域20以外の大部分の領域を覆うよう形成されている。
本実施の形態では、画素電極15および共通電極18は、電極として機能するために導電性を備えると共に、反射抑制機能および遮光機能を有する材料によって形成されている。具体的には、画素電極15および共通電極18は、金属酸化膜、金属窒化膜または金属酸窒化膜等によって形成されており、より具体的には金属材料としてニッケル(Ni)、ニオブ(Nb)、バナジウム(V)、スズ(Sn)、ゲルマニウム(Ge)またはモリブデン(Mo)を用いた金属酸化膜、金属窒化膜または金属酸窒化膜等によって形成されることとする。
図3は、図2のA−A線における断面図である。図3に示すように、本実施の形態にかかる画像表示装置は、アレイ基板1上に信号線9等の駆動回路と、画素電極15および共通電極18とが立体的に配置された構成を有する。具体的には、アレイ基板1は、信号線9、静電遮蔽部材19および走査線8(図3において図示省略)、薄膜トランジスタ14(図3において図示省略)等が形成された駆動回路形成領域(駆動回路)24と、駆動回路形成領域24上に形成された平坦化層23と、平坦化層23上に形成された画素電極15および共通電極18とを備えた構造を有する。すなわち、アレイ基板1上には、平坦化層23を挟んで駆動回路形成領域24と画素電極15および共通電極18とが立体的に配置されている。本実施の形態ではかかる立体構造を有することによって開口領域20を広く確保することが可能となり、高開口率の画像表示装置を実現している。
また、上述したように、本実施の形態ではアレイ基板1上に形成される層構造の最上層に配置される画素電極15および共通電極18について遮光機能および反射抑制機能を有することとしている。画素電極15および共通電極18は、開口領域20以外の大部分の領域を覆うように配置されていることから、かかる構造を採用することによって、アレイ基板1の最上面は、開口領域20を形成する領域以外の大部分については、遮光機能かつ反射抑制機能を有する層構造によって覆われることとなる。
なお、画素電極15および共通電極18の膜厚dについて、本実施の形態では60nm以下であることが好ましい。画素電極15および共通電極18の膜厚dの値は、本実施の形態における画素電極15および共通電極18の発揮する遮光機能および反射抑制機能とは直接関係を有するものではないが、画素電極15等の膜厚があまりに大きい場合には、画素電極15と共通電極18との間に生じる電界の分布に乱れが生じ、表示特性の劣化につながるおそれがあるためである。
次に、本実施の形態にかかる画像表示装置の利点について説明する。図4は、本実施の形態におけるアレイ基板1およびアレイ基板1上に形成される多層構造(以下、「アレイ基板1等」と称する)に対する光の通過経路について示す模式図である。本実施の形態にかかる画像表示装置は、図1にも示したようにアレイ基板1の下にバックライト12が配置されており、バックライト12から出力される平面光がアレイ基板1等を下から上に向かって通過する他、室内灯等の外部からの光が、対向基板2および液晶層3を通過してアレイ基板1等に対して上から下に向かって通過することとなる。
これに対して、本実施の形態では、最上層の大部分に配置される画素電極15および共通電極18が遮光機能および反射抑制機能を有することとしている。従って、画素電極15および共通電極18に入射する光は、画素電極15および共通電極18を通過することも、画素電極15および共通電極18の表面で反射することもない。具体的には、バックライト12側からアレイ基板1に向かう方向(すなわち、図4における上方向)に進行した光は、画素電極15および共通電極18の下面にて反射することはなく、この結果、反射した光が薄膜トランジスタ14に入射して光リーク電流が発生することもない。また、画素電極15および共通電極18を通過して外部に出力されることもないことから、表示画像のコントラストが低下することも防止できる。同様に、液晶層3側からアレイ基板1に向かう方向(すなわち、図4における下方向)に進行した光は、画素電極15および共通電極18の上面で反射することはなく、表示画像のコントラストの低下を防止できる。また、画素電極15および共通電極18を通過することも防止できることから、かかる光が薄膜トランジスタ14に入射して光リーク電流が発生することもない。以上のことから、本実施の形態にかかる画像表示装置は、駆動回路と画素電極15・共通電極18との間に中間層(平坦化層23)を挟んだ立体構造とすることによって開口率を高い値に維持しつつ、立体構造とした場合に従来問題となっていたコントラスト低下、光リーク電流の発生についても解決している。
次に、本実施の形態にかかる画像表示装置を構成する画素電極15および共通電極18を構成する材料について説明する。図5は、本実施の形態における画素電極15および共通電極18をニッケル酸化層によって形成した場合に、反応性スパッタリング法を用いて形成する際における酸素の分圧と、形成される膜構造の反射率および比抵抗との関係を模式的に示すグラフである。
一般に、反応性スパッタリング法では、成膜に用いる主材料に対して、酸素、窒素等の副材料を混在させたアルゴン(Ar)等の不活性ガスを衝突させることによって主材料および副材料を被成膜部材(本実施の形態ではアレイ基板1)上に成膜する。従って、不活性ガス中に混在させる副材料の量(分圧)を調整することによって成膜層(本実施の形態における画素電極15、共通電極18)の酸素等の副材料の量を調整することが可能である。
図5に示すように、反応性スパッタリング法を用いて画素電極15および共通電極18を形成する場合には、酸素の分圧を増加させる(すなわち、成膜層の酸素の組成比を増加させる)につれて反射率が低下する一方で、比抵抗値が増加する傾向を示している。このため、電極としての機能を失わない程度に電気伝導性を維持しつつ、反射率を低減させることが必要である。画素電極15および共通電極18に要求される反射率は、7%以下、より好ましくは4%未満である。一方で、電気抵抗値については、従来はITOによって形成されたことからも明らかなように、50Ω/□程度以下であれば充分電極として機能することが可能である。
(変形例1)
次に、本実施の形態にかかる画像表示装置の変形例1について説明する。図6は、本変形例1にかかる画像表示装置において、画素回路周辺部分の構成を示す平面図である。図6に示すように、本変形例1にかかる画像表示装置では、開口領域20および画素電極15に対応した領域に開口部を有するブラックマトリックス層26を対向基板2上に設けた構成を有する。
次に、本実施の形態にかかる画像表示装置の変形例1について説明する。図6は、本変形例1にかかる画像表示装置において、画素回路周辺部分の構成を示す平面図である。図6に示すように、本変形例1にかかる画像表示装置では、開口領域20および画素電極15に対応した領域に開口部を有するブラックマトリックス層26を対向基板2上に設けた構成を有する。
図2にも示すように、実施の形態にかかる画像表示装置では、画素電極15および共通電極18は、平坦化層23上面について、開口領域20を除くすべての領域を覆うのではなく、例えば静電容量16の周辺領域のように、画素電極15および共通電極18のいずれによっても覆われない領域も存在する。このため、本変形例2にかかる画像表示装置では、これらの領域における光の通過を抑制するためにブラックマトリックス層26を新たに設けることとしている。
なお、既に説明したように、ブラックマトリックス層26は対向基板2上に形成されることから、画素回路7との位置あわせ精度が低下するという問題が存在し、本変形例2においては画素電極15に対応した領域にはブラックマトリックス層26を形成せず、開口領域としている。かかる構成とした場合であっても、既に説明したように画素電極15が遮光機能および反射抑制機能を有する材料によって形成されることから、従来技術にて説明したような不具合が生じることはない。
(変形例2)
次に、本実施の形態にかかる画像表示装置の変形例2について説明する。図7は、本変形例2にかかる画像表示装置において、図2のA−A線に対応した部分における断面構造を示す模式図である。図7に示すように、本変形例2にかかる画像表示装置では、共通電極27および画素電極28の構造を多層構造としている。具体的には、図7に示すように、共通電極27は、低反射・遮光層27aと、導電層27bと、低反射・遮光層27cとを順次積層した構造を有し、画素電極28は、低反射・遮光層28aと、導電層28bと、低反射・遮光層28cとを順次積層した構造を有する。
次に、本実施の形態にかかる画像表示装置の変形例2について説明する。図7は、本変形例2にかかる画像表示装置において、図2のA−A線に対応した部分における断面構造を示す模式図である。図7に示すように、本変形例2にかかる画像表示装置では、共通電極27および画素電極28の構造を多層構造としている。具体的には、図7に示すように、共通電極27は、低反射・遮光層27aと、導電層27bと、低反射・遮光層27cとを順次積層した構造を有し、画素電極28は、低反射・遮光層28aと、導電層28bと、低反射・遮光層28cとを順次積層した構造を有する。
低反射・遮光層27a、27c、28a、28cは、反射抑制機能および遮光機能を有する材料によって構成される。また、導電層27b、28bは、電気伝導性を有する材料、例えば金属材料によって構成される。
既に説明したように、本実施の形態にかかる画像表示装置では、画素電極および共通電極に対して、電極としての機能の他に、遮光部材および低反射部材としての機能を要求している。これらすべての機能を単層構造によって実現することとした場合には、使用可能な材料が限定されることとなる。このため、本変形例2では、共通電極27および画素電極28を多層構造によって構成することとし、かかる構成を採用することによって、共通電極等に様々な材料を用いることを可能としている。すなわち、本変形例2における共通電極27および画素電極28を形成する際には、反射抑制機能、遮光機能および導電性を備えた材料を用意するのではなく、反射抑制機能・遮光機能を備える材料と、導電性を備えた材料とをそれぞれ用意すれば良いことから、材料選択の幅が拡大することとなる。
また、本変形例2にかかる画像表示装置では、共通電極27および画素電極28について、単層構造の場合と比較して、さらに反射抑制機能、遮光機能および導電性のそれぞれについて優れた特性を有することが可能である。例えば、導電層27b、28bに関しては、反射抑制機能および遮光機能を備える必要はなく、単に導電性のみを備える材料を使用することが可能である。すなわち、導電層27b、28bに関しては通常の金属材料を用いることとしても良く、かかる材料を用いた場合には、電気伝導性に優れた共通電極27および画素電極28を実現することが可能である。
以上、実施の形態および変形例1、2に渡って本発明について説明したが、本発明は上記実施の形態等に限定して解釈するべきではなく、当業者であれば様々な実施例、変形例等に想到することが可能である。例えば、実施の形態等においては、画素電極および共通電極の双方について遮光機能および反射抑制機能を持たせることとしたが、いずれか一方のみにかかる機能を持たせた構成としても良い。かかる構成とした場合であっても、両者を透明な導電層によって構成した場合と比較して、表示特性の低下等を抑制することが可能なためである。
また、変形例2において、導電層27b等を低反射・遮光層27a、27c等によって挟み込む構造としたが、かかる構成に限定する必要はない。具体的には、例えば、導電層と、反射抑制機能を有する低反射層と、遮光機能を有する遮光層とを別々に有する多層構造によって共通電極または画素電極の少なくとも一方を形成することとしても良い。
1 アレイ基板
2 対向基板
3 液晶層
5a、5b 配向膜
6a、6b 偏光板
7 画素回路
8 走査線
9 信号線
10 走査線駆動回路
11 信号線駆動回路
12 バックライト
14 薄膜トランジスタ
15 画素電極
16 静電容量
17 定電位線
18 共通電極
19 静電遮蔽部材
20 開口領域
21 スルーホール
23 平坦化層
24 駆動回路形成領域
26 ブラックマトリックス層
27 共通電極
27a、27c、28a、28c 低反射・遮光層
27b、28b 導電層
28 画素電極
101 アレイ基板
102 対向基板
103 液晶層
104 薄膜トランジスタ
105 平坦化層
106 画素電極
107 共通電極
2 対向基板
3 液晶層
5a、5b 配向膜
6a、6b 偏光板
7 画素回路
8 走査線
9 信号線
10 走査線駆動回路
11 信号線駆動回路
12 バックライト
14 薄膜トランジスタ
15 画素電極
16 静電容量
17 定電位線
18 共通電極
19 静電遮蔽部材
20 開口領域
21 スルーホール
23 平坦化層
24 駆動回路形成領域
26 ブラックマトリックス層
27 共通電極
27a、27c、28a、28c 低反射・遮光層
27b、28b 導電層
28 画素電極
101 アレイ基板
102 対向基板
103 液晶層
104 薄膜トランジスタ
105 平坦化層
106 画素電極
107 共通電極
Claims (6)
- アレイ基板表面と平行方向の電界を発生させることによって画像表示を行う画像表示装置であって、
前記アレイ基板の一部領域上に形成された駆動回路と、
前記アレイ基板の他の領域上および前記駆動回路上に積層された中間層と、
前記中間層の一部領域上に形成され、前記駆動回路と電気的に接続された画素電極と、
前記中間層の他の領域上に形成され、前記駆動回路と電気的に接続された共通電極と、
を備え、前記画素電極と前記共通電極の少なくとも一方は、遮光機能および反射抑制機能を有することを特徴とする画像表示装置。 - 前記画素電極および前記共通電極の少なくとも一方は、金属酸化膜、金属窒化膜または金属酸窒化膜によって形成されることを特徴とする請求項1に記載の画像表示装置。
- 前記画素電極および前記共通電極の少なくとも一方は、ニッケル、ニオブ、バナジウム、スズ、ゲルマニウムまたはモリブデンを用いた金属酸化膜、金属窒化膜または金属酸窒化膜によって形成されることを特徴とする請求項1に記載の画像表示装置。
- 前記画素電極および前記共通電極の少なくとも一方は、
遮光機能を有する遮光層と、
反射抑制機能を有する低反射層と、
導電性材料によって形成された導電層と、
の積層構造を備えることを特徴とする請求項1に記載の画像表示装置。 - 前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間に封入された液晶層と、
をさらに備えたことを特徴とする請求項1〜4のいずれか一つに記載の画像表示装置。 - 前記対向基板上に形成され、前記画素電極と前記共通電極との間に形成される開口領域に対応した領域に開口部を有するブラックマトリックス層をさらに備えたことを特徴とする請求項5に記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004096147A JP2005283870A (ja) | 2004-03-29 | 2004-03-29 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004096147A JP2005283870A (ja) | 2004-03-29 | 2004-03-29 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005283870A true JP2005283870A (ja) | 2005-10-13 |
Family
ID=35182326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004096147A Pending JP2005283870A (ja) | 2004-03-29 | 2004-03-29 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005283870A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009103925A (ja) * | 2007-10-23 | 2009-05-14 | Nec Lcd Technologies Ltd | 横電界方式のアクティブマトリックス型液晶表示装置 |
JP2010243577A (ja) * | 2009-04-01 | 2010-10-28 | Toppoly Optoelectronics Corp | 表示装置 |
JP2013186165A (ja) * | 2012-03-06 | 2013-09-19 | Japan Display West Co Ltd | 表示装置、電子機器 |
CN103680328A (zh) * | 2013-12-31 | 2014-03-26 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN103941499A (zh) * | 2013-11-19 | 2014-07-23 | 上海天马微电子有限公司 | 一种阵列基板及显示面板、显示装置 |
JPWO2013129200A1 (ja) * | 2012-02-27 | 2015-07-30 | 京セラ株式会社 | 液晶表示装置 |
CN109946893A (zh) * | 2017-11-08 | 2019-06-28 | 夏普株式会社 | 显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10260431A (ja) * | 1997-03-21 | 1998-09-29 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置 |
JPH10307296A (ja) * | 1997-05-09 | 1998-11-17 | Mitsubishi Electric Corp | 液晶表示装置 |
JP2004062037A (ja) * | 2002-07-31 | 2004-02-26 | Nec Lcd Technologies Ltd | 液晶表示装置 |
-
2004
- 2004-03-29 JP JP2004096147A patent/JP2005283870A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10260431A (ja) * | 1997-03-21 | 1998-09-29 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置 |
JPH10307296A (ja) * | 1997-05-09 | 1998-11-17 | Mitsubishi Electric Corp | 液晶表示装置 |
JP2004062037A (ja) * | 2002-07-31 | 2004-02-26 | Nec Lcd Technologies Ltd | 液晶表示装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009103925A (ja) * | 2007-10-23 | 2009-05-14 | Nec Lcd Technologies Ltd | 横電界方式のアクティブマトリックス型液晶表示装置 |
JP2010243577A (ja) * | 2009-04-01 | 2010-10-28 | Toppoly Optoelectronics Corp | 表示装置 |
US8520173B2 (en) | 2009-04-01 | 2013-08-27 | Chimei Innolux Corporation | Display device |
JPWO2013129200A1 (ja) * | 2012-02-27 | 2015-07-30 | 京セラ株式会社 | 液晶表示装置 |
JP2013186165A (ja) * | 2012-03-06 | 2013-09-19 | Japan Display West Co Ltd | 表示装置、電子機器 |
US9606381B2 (en) | 2012-03-06 | 2017-03-28 | Japan Display Inc. | Display device and electronic apparatus |
US10229645B2 (en) | 2012-03-06 | 2019-03-12 | Japan Display Inc. | Display device and electronic apparatus |
US10896653B2 (en) | 2012-03-06 | 2021-01-19 | Japan Display Inc. | Display device and electronic apparatus |
CN103941499A (zh) * | 2013-11-19 | 2014-07-23 | 上海天马微电子有限公司 | 一种阵列基板及显示面板、显示装置 |
CN103680328A (zh) * | 2013-12-31 | 2014-03-26 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
US9559126B2 (en) | 2013-12-31 | 2017-01-31 | Boe Technology Group Co., Ltd. | Array substrate and display device |
CN109946893A (zh) * | 2017-11-08 | 2019-06-28 | 夏普株式会社 | 显示装置 |
US10649294B2 (en) | 2017-11-08 | 2020-05-12 | Sharp Kabushiki Kaisha | Display device |
CN109946893B (zh) * | 2017-11-08 | 2021-10-22 | 夏普株式会社 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8964153B2 (en) | In-plane switching mode liquid crystal display device and fabricating method thereof | |
JP5167781B2 (ja) | 電界駆動型装置、液晶装置及び電子機器 | |
US9335600B2 (en) | Liquid crystal display device and method for fabricating the same | |
US11860492B2 (en) | Liquid crystal display device | |
US7440040B2 (en) | Liquid crystal display device with storage electrode extension | |
US20050200791A1 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
US20070134883A1 (en) | Display device and a method of driving the same | |
JP5460123B2 (ja) | 液晶表示装置 | |
JP2007226175A (ja) | 液晶装置及び電子機器 | |
JP5791593B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
KR20050045471A (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
US7773165B2 (en) | Liquid crystal display | |
JP4293867B2 (ja) | 画素の大型化に対応したips液晶ディスプレイ | |
US7929099B2 (en) | Liquid crystal display with improved lateral visibility | |
US20080062370A1 (en) | Liquid crystal display | |
US9324287B2 (en) | Liquid crystal display device | |
JP4363473B2 (ja) | 半透過型液晶表示パネル及び電子機器 | |
JP2005283870A (ja) | 画像表示装置 | |
KR101708769B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
JP2018097132A (ja) | 液晶表示装置 | |
KR100923673B1 (ko) | 횡전계모드 액정표시소자 | |
JP4259149B2 (ja) | 液晶表示装置、その製造方法および電子機器 | |
JP2008046148A (ja) | 液晶表示装置 | |
JP2005099855A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2008065216A (ja) | 液晶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100727 |