JPH052184A - 液晶表示パネル - Google Patents

Abstract

(57)【要約】 【目的】 液晶プロジェクタ用に使用する液晶表示パネ
ルの画素のＴＦＴが不良となった場合に不良画素の表示
電極をオン・オフできることを目的とする。 【構成】 複数の画素がマトリックス状に配置されたＬ
ＣＤパネルの列（あるいは行）方向に配置された１つの
画素（３０）のＴＦＴ（２０）を駆動するための信号を
列（あるいは行）方向に隣接する画素（３０）の表示電
極（１１）に供給可能な接続手段（４０）を各々の画素
（３０）内に設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示パネルに関
し、特にＴＦＴ素子を備えた液晶表示パネルに関するも
のである。

【０００２】

【従来の技術】近年、大画面表示化にともない、液晶プ
ロジェクタなるものが存在する。かかるプロジェクタ
は、光源より発生した白色光はコンデンサレンズを介し
てダイクロイックプリズムに入射されると、赤・緑・青
に分けられ、各色成分はその一部、例えば赤及び青が全
反射ミラーに反射されてから、それぞれ液晶表示パネル
により透過率変化として変調され、さらに変調された赤
・緑・青の各成分はダイクロイックミラーによって合成
され、投射レンズによりスクリーンに投影されるもので
ある。

【０００３】液晶表示パネルを用いた液晶プロジェクタ
として特開昭６１−１５０４８７号公報があり、ここで
の説明は省略する。

【０００４】さて、上述の液晶プロジェクタにおいて、
高画質を実現するには各液晶表示パネルの画素数を多く
する必要があり、例えば、縦４８０×横７２０のパネル
を用いればＮＴＳＣフルライン表示を行なうことができ
る。しかしながら、画素数の増加にともない、ＴＦＴ
（薄膜トランジスタ）も増加し、表示パネルの歩留りの
低下が問題となっていた。

【０００５】かかる問題を解決するために１画素電極
に、例えば２個のＴＦＴ素子を形成し、いずれか１個が
不良になった場合でも動作させる方法が一般的に採用さ
れている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記し
たように１画素電極に２個のＴＦＴ素子を設けたとして
も、例えば、ゲート絶縁膜形成工程中において、ゴミ等
によりピンホールが形成され、例えば、補助容量金属と
画素電極のショートによる表示不良あるいは、半導体層
とソース電極及びドレイン電極とのコンタクト不良等に
よりＴＦＴ素子自体の不良により２個のＴＦＴ素子が同
時に不良する場合がある。

【０００７】この場合、プロジェクタ用の液晶表示パネ
ルは、ノーマリホワイトモードによって表示されるの
で、ＴＦＴ素子が不良となった画素電極はスクリーン上
で白点となって表示されるため、スクリーン上の表示品
位を著しく低下させるという問題があった。

【０００８】また、このようなＴＦＴ素子不良が複数カ
所に発生するとプロジェクタ用の液晶表示パネルとして
使用できなくなり完成品歩留りが著しく低下する問題が
ある。

【０００９】更に、このような問題は画素数の増加にと
もなって多発する恐れがあり、表示パネルの大型化を実
現するにあたって大きな障害となっていた。

【００１０】

【課題を解決するための手段】本発明は上述した課題に
鑑みて為されたものであり、列（あるいは行）方向に配
置された１つの画素のＴＦＴを駆動するための信号を列
（あるいは行）方向に隣接する画素の表示電極に供給す
ることができる接続手段を各々の画素内に設けて解決す
る。

【００１１】

【作用】このように本発明に依れば、列方向に配置され
た１つの画素のＴＦＴを駆動するための信号電圧を列方
向に隣接する画素の表示電極に供給することができる接
続手段を各々の画素内に設けることにより、列方向の１
つの画素内に形成したＴＦＴ素子が全て導通不良になっ
たとしても、画素内に設けられた接続手段により不良と
なった画素の表示電極と列方向に隣接された他の画素の
表示電極を駆動するＴＦＴ素子との接続が可能となる。
その結果、不良となったＴＦＴ素子を含む画素を完全に
再生することはできないものの、隣接された画素の表示
電極を駆動するＴＦＴ素子に印加される信号に基づいて
不良画素を隣接された画素と同一色で駆動させることが
できる。

【００１２】

【実施例】以下に本発明の構成を図１乃至図４を参照し
ながら説明する。尚、図２は図１のＡ−Ａ線にほぼ対応
する断面図である。

【００１３】図２を見ると、先ず透明な絶縁性基板
（１）がある。この基板（１）は、例えばガラスより成
る。

【００１４】このガラス基板（１）上には、ゲート
（２）、ゲートと一体のゲートライン（３）、補助容量
電極（４）および補助容量電極（４）と一体の補助容量
ライン（５）が設けられている。ここで図２の補助容量
電極（４）は、図１のＨの字の右下端部を示している。
これら（２），（３），（４），（５）は、本実施例で
はＣｒより成っているが、例えば他にＴａ，ＴａＭｏ，
Ｃｒ−Ｃｕ（Ｆｅが微量に入ったもの）等が考えられ
る。

【００１５】図１を見ると、ゲート（２）およびゲート
ライン（３）は、紙面に対し横方向に延在され、図示さ
れないがＴＦＴの形成領域のみ若干幅が広く形成されて
いる。一方、補助容量電極（４）は、一点鎖線でＨの字
の形状に形成され、左右に隣接して設けられた補助容量
電極（４）を接続するために補助容量ライン（５）が設
けられている。

【００１６】図面には示されていないが、前記ガラス基
板（１）の周囲には、ゲート端子および補助容量端子が
設けられており、夫々最終構造としては、ゲートライン
（３）および補助容量ライン（５）が接続されている。

【００１７】次にゲート（２）、ゲートライン（３）、
補助容量電極（４）および補助容量ライン（５）を覆う
ゲート絶縁膜（７）がある。この膜は、プラズマＣＶＤ
法で形成されたＳｉＮｘ膜である。ここでは、ＳｉＮｘ
膜の代りにＳｉＯ₂膜を使用しても良いし、この２つの
膜を積層しても良い。またＳｉＮｘ膜やＳｉＯ₂膜を単
独で使う場合、成膜工程を２工程に分け、２層構造とし
ても良い。

【００１８】次に、ＴＦＴに対応するゲート絶縁膜
（７）上には、アモルファス・シリコン活性層（ａ−Ｓ
ｉ層）（８）およびアモルファス・シリコンコンタクト
層（Ｎ⁺ａ−Ｓｉ層）（９）が積層され、チャンネルに
対応するａ−Ｓｉ層（８）とＮ⁺ａ−Ｓｉ層（９）との
間には、ＳｉＮｘ膜より成る半導体保護膜（１０）が設
けられている。この半導体保護膜（１０）は、Ｎ⁺ａ−
Ｓｉ層（９）をエッチングする際に、ａ−Ｓｉ層（８）
のエッチングを防止し、更には、ゲート絶縁膜（７）、
ａ−Ｓｉ層（８）およびＳｉＮｘ膜（１０）を連続形成
することにより、ＴＦＴのスイッチング特性を改善する
働きを有している。

【００１９】図２を見ると、ＴＦＴを構成するゲート
（２）より若干広く、点線および実線で示される四角形
にａ−Ｓｉ層（８）が設けられている。また半導体保護
膜（１０）は、ゲート（２）の中央に実線で示される四
角形に設けられている。更には、Ｎ⁺ａ−Ｓｉ層（９）
は、斜線でハッチングされた領域に設けられている。

【００２０】一方、表示電極（１１）は、透明電極であ
るＩＴＯより成り、形成され後述するソース電極（１
２）と接続される。

【００２１】更に、ＴＦＴのソースに対応するＮ⁺ａ−
Ｓｉ層（９）から表示電極（１１）へ延在されるソース
電極（１２）、ＴＦＴのドレインに対応するＮ⁺ａ−Ｓ
ｉ層（９）からドレイン端子まで延在されるドレイン電
極（１３）と一体のドレインライン（１４）が設けられ
ている。この電極（１２），（１３），（１４）は、本
実施例では、Ａｌ−Ｍｏより成っているが、他の金属で
も良い。

【００２２】かかる構成により、ドレインライン（１
４）とゲートライン（３）によって区画された一画素単
位の領域内（３０）に表示電極（１１）とＴＦＴ素子
（２０）が形成されることになる。

【００２３】本発明の特徴とするところは、一画素内
（３０）に列（あるいは行）方向に隣接配置された他の
画素（３０）の表示電極（１１）を表示させることがで
きる接続手段（４０）を一画素内（３０）に設けたとこ
ろにある。即ち、接続手段（４０）は表示電極（１１）
を駆動させるＴＦＴ素子（２０）が不良となった場合に
列（あるいは行）方向に隣接配置された画素（３０）内
に形成された表示電極（１１）を駆動させる駆動信号を
用いて、不良ＴＦＴと接続された表示電極（１１）を同
時にオン・オフ駆動させるものである。

【００２４】接続手段（４０）としてはＴＦＴ素子（以
下修正用ＴＦＴという）が用いられる。図３は修正用Ｔ
ＦＴ（４０）の断面図であり、図１のＢ−Ｂ断面構造を
示すものである。図３において、（１）は基板、（３）
はゲートライン、（７）はゲート絶縁膜、（１１Ａ）は
ＩＴＯ電極により形成されたゲー電極、（１１）は隣接
された表示電極、（８Ａ）はアモルファス・シリコン活
性層（ａ−Ｓｉ層）、（９Ａ）はＮ⁺ａ−Ｓｉ層、（１
０Ａ）は保護膜、（１２Ａ）（１３Ａ）はソース・ドレ
イン電極である。ＩＴＯ電極よりなるゲート電極（１１
Ａ）の一部はゲートライン（３）と重畳され、さらにゲ
ート電極（１１Ａ）とゲートライン（３）とを重畳する
接続用電極（３１Ａ）が絶縁膜（３２）を介して形成さ
れる。一方、表示電極（１１）の一部がＣｒ等の金属膜
（３３）と重畳するように配置され、さらに表示電極
（１１）と金属膜（３３）と重畳する接続用電極（３１
Ｂ）が絶縁膜（３２）を介して形成される。また、金属
膜（３３）は修正用ＴＦＴ（４０）のソース電極（１２
Ａ）と重畳配置されている。修正用ＴＦＴ（４０）のド
レイン電極（１３Ａ）は図１から明らかな如く、ＴＦＴ
素子（２０）のドレイン電極（１３）から延在されて接
続されている。上述した修正用ＴＦＴ（４０）はＴＦＴ
素子（２０）を形成するときに同時に形成される。

【００２５】基板（１）上に複数の画素および上述した
修正用ＴＦＴ（４０）を形成した後、図示していないが
上層には、例えばポリイミド等から成る配向膜が設けら
れている。一方、ガラス基板（１）と対をなす対向ガラ
ス基板が設けられ、この対向ガラス基板には、ＴＦＴと
対応する位置に遮光膜が設けられ、対向電極が設けられ
る。更には、前述の配向膜が設けられる。更には、この
一対のガラス基板間にスペーサが設けられ、周辺を封着
材で封着し、注入孔より液晶が注入されて液晶表示パネ
ルが得られる。

【００２６】かかる表示パネルは所定の検査が行なわ
れ、各ＴＦＴ素子（２０）の動作不良の有無がチェック
される。例えば、パターンジェネレータ等の装置を用い
てＴＦＴ素子（２０）に各種の映像信号を入力させる
と、例えばＴＦＴ素子（２０）が動作不良になったとす
ると表示電極（１１）が白点（あるいは黒点）となって
観測者に知らせる。

【００２７】本発明の液晶表示パネル構造では、上述し
た如く、ＴＦＴ素子（２０）が不良となり表示電極（１
１）を表示できなくなったとしても、隣接配置された画
素（３０）に供給される信号電圧を接続手段（４０）、
例えば修正用ＴＦＴを介して表示不可となった表示電極
（１１）を隣接配置された表示画素電極（１１）と同時
にオン・オフ駆動できるため周囲のコントラストのバラ
ンスを図ることができる。

【００２８】即ち、表示パネルの上下に偏光板を配置さ
せ、パターンジェネレータより黒（又は白）レベルの信
号をパネルに入力する。すると、不良になったＴＦＴ素
子を有する画素は白（又は黒）点を表示する。次にＹＡ
Ｇレーザ等をセットした顕微鏡のステージ上に表示パネ
ルを載置し、例えば対極基板側より透過光を照射させ、
白（又は黒）点を顕微鏡の視野内に入れる。さらに、表
示電極（１１）が白（又は黒）となっている画素領域内
に配置された修正用ＴＦＴのゲート電極（１１Ａ）とゲ
ートライン（３）及び表示電極（１１）とソース電極
（１２Ａ）を接続し隣接配置された画素と同時に不良表
示電極（１１）を駆動することができる。即ち、レーザ
光を用いてゲート電極（１１Ａ）とゲートライン
（３）、ソース電極（１２Ａ）と金属膜（３３）、表示
電極（１１）と金属膜（３３）の重畳配置された領域に
所定時間レーザ光を照射すると、ソース電極（１２Ａ）
および接続用電極（３１Ａ）（３１Ｂ）が溶融するとと
もに絶縁膜（３２）に穴（３５）が形成され、その穴
（３５）の壁面に溶融された一部の金属が流れ込みゲー
ト電極（１１Ａ）とゲートライン（３）、ソース電極
（１２Ａ）と金属膜（３３）、表示電極（１１）と金属
膜（３３）とが夫々接続される。

【００２９】即ち、たとえいずれかの１つの画素（３
０）内のＴＦＴ素子（２０）が不良になり表示電極（１
１）の駆動が不可となったとしても、上述した接続手段
（４０）を備えていれば、列方向に隣接配置された他の
画素のＴＦＴ素子を駆動する駆動信号と同一の信号が接
続手段（４０）を介して不良画素の表示電極に印加する
ことができる。

【００３０】上述した実施例では、液晶プロジェクタ用
の表示パネルを用いて説明したが、本発明はプロジェク
タ用パネルに限定されるものではなく、大型のＯＡ用表
示パネルあるいはＴＶ用の表示パネルにも使用できるこ
とは説明するまでもない。

【００３１】

【発明の効果】以上に詳述した如く、本発明に依れば、
不良となった画素を完全に再生することはできないもの
の、隣接する他の画素のＴＦＴ素子を駆動する同一信号
が接続手段を介して不良画素の表示電極に印加すること
ができ不良画素を隣接配置された画素と同時に駆動させ
ることができる。その結果、特にノーマリホワイトモー
ドで使用するプロジェクタ用液晶表示パネルでは不良画
素が発生した場合有効である。

【００３２】また、本発明では、接続手段（４０）とし
て独立したＴＦＴ素子を用いているために、たとえ、不
良画素が発生したとしても不良画素の表示電極は独立し
たＴＦＴ素子に印加されたゲート信号、ドレイン信号に
基づいて、隣接配置された画素と同時駆動することがで
きることにより、正常画素の表示の品位が低下する恐れ
はない。

【図面の簡単な説明】

【図１】本発明の液晶表示パネルの平面図である。

【図２】図２は図１のＡ−Ａ断面図である。

【図３】図３は図１のＢ−Ｂ断面図である。

【図４】図４は修正後の断面図である。

【符号の説明】

（１） ガラス基板 （２） ゲート電極 （３） ゲートライン （４） 補助容量 （２０） ＴＦＴ素子 （３０） 画素領域 （４０） 接続手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基板上に表示電極と接続された少なくと
   も１個以上のＴＦＴ（薄膜トランジスタ）からなる画素
   をマトリックス状に配置した液晶表示パネルにおいて、
   列（あるいは行）方向に配置された１つの画素のＴＦＴ
   を駆動するための信号を列（あるいは行）方向に隣接す
   る画素の表示電極に供給することができる接続手段を前
   記夫々の画素内に設けたことを特徴とする液晶表示パネ
   ル。
2. 【請求項２】 前記接続手段は薄膜トランジスタで構成
   されることを特徴とする請求項１記載の液晶表示パネ
   ル。
3. 【請求項３】 前記薄膜トランジスタを構成するゲート
   電極はＩＴＯ電極により形成され前記ＩＴＯ電極よりな
   るゲート電極の一部は前記ＴＦＴを駆動させるためのゲ
   ートラインに重畳して配置されそのソース電極は表示電
   極と重畳するように配置したことを特徴とする請求項２
   記載の液晶表示パネル。