JPH05241192A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 液晶表示パネルのＴＦＴを含む画素が不良と
なった場合でも、不良画素内の表示電極をオン・オフ可
能にすることを目的とする。 【構成】 複数の画素がマトリックス状に配置されたＬ
ＣＤの１つの画素（３０）に、横方向に隣接配置された
他の画素（３０）の表示電極（１１）を接続するため
に、接続手段として補助容量ライン（５）を活用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に関し、
特にドッド欠陥の救済を目的とした構成に関するもので
ある。

【０００２】

【従来の技術】従来の液晶表示装置としては、例えば特
開平３−１９５０６２号（Ｈ０１Ｌ２７／１２）記載の
様に、ガラス基板上にゲートが設けられ、このゲート上
にはゲート絶縁膜を介してノンドープのａ−Ｓｉおよび
Ｎ⁺型にドープされたａ−Ｓｉが積層されている。ソー
スに対応するＮ⁺型ａ−Ｓｉは、ソース電極と電気的に
接続され、このソース電極は表示電極とコンタクトして
いる。またドレインに対応するＮ⁺型ａ−Ｓｉは、ドレ
イン電極とコンタクトし、このドレイン電極はドレイン
ラインとして延在されている。

【０００３】一方、表示電極の下層には、絶縁層を介し
て補助容量電極が設けられ、この補助容量電極と一体の
補助容量ラインは、前記ゲートと一体で延在されている
ゲートラインと交差しない様に延在されている。以上の
如き構成がマトリックス状に配置され、特に近年では、
画素数が増加し、しかもこの基板のサイズが大型化して
いる。

【０００４】その結果、工程条件やダスト等を大幅に改
善しても、数多くのセルの中には、何個かのセルに欠陥
等を生じ、歩留りの低下を発生する問題があった。かか
る問題を解決するために１画素電極に、例えば２個のＴ
ＦＴ素子を形成し、いずれか１個が不良になった場合で
も動作させる方法が一般的に採用されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記し
たように１画素電極に２個のＴＦＴ素子を設けたとして
も、例えば、ゲート絶縁膜形成工程中において、ゴミ等
によりピンホールが形成され、例えば、補助容量金属と
画素電極のショートによる表示不良、半導体層とソース
電極またはドレイン電極とのコンタクト不良やショート
等によりＴＦＴ素子自体の不良により２個のＴＦＴ素子
が同時に不良に成る場合があった。

【０００６】この場合、プロジェクタ用の液晶表示パネ
ルは、ノーマリホワイトモードによって表示されるの
で、ＴＦＴ素子が不良となった画素電極はスクリーン上
で白点となって表示されるため、スクリーン上の表示品
位を低下させるという問題があった。また、このような
ＴＦＴ素子不良が複数カ所に発生するとプロジェクタ用
の液晶表示パネルとして使用できなくなり完成品歩留り
が著しく低下する問題がある。

【０００７】

【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、表示電極（１１）の一側辺から他側辺に
向かって延在される補助容量ライン（５）に沿って、隣
接の表示電極に近い一側辺および他側辺に重畳部イ，
ニ、この２つの重畳部イ，ニの間に非重畳部ロ，ハ、お
よびこの非重畳部ロ，ハの間に容量を実質的に決定する
重畳部を設けることで解決するものである。

【０００８】また表示電極（１１）を実質的に四角形の
形状とし、更には補助容量ライン（５）と平行な一側辺
の両端にある２つの角部を除去し、前記補助容量ライン
（５）を、一方の除去領域ロの上方イで表示電極（１
１）と重畳させ、この重畳部イからこの一方の除去領域
ロへ延在し、一方の除去領域ロに接した表示電極（１
１）と重畳しながら他方の除去領域ハへ延在させ、この
除去領域ハから上方の表示電極ニに重畳し、次の隣接す
る表示電極へ延在させることで解決するものである。

【０００９】

【作用】本発明に依れば、表示電極（１１）と補助容量
ライン（５）との非重畳部の一方のハ，ロ’に於いて、
この補助容量ライン（５）をレーザで切断し、この切断
部と隣接する重畳部ニ，イ’に於いて、表示電極（１
１）と補助容量ライン（５）をレーザで短絡させること
により、横方向に配置された隣接する表示電極を接続で
きる接続手段を設けることができる。例えば１つの画素
を駆動させるＴＦＴが導通不良となったとしてもこの接
続手段によって、不良画素の隣接された他の画素の供給
された信号電圧をＴＦＴが不良となった不良画素の表示
電極に供給することが可能となる。不良画素を完全に再
生することはできないものの、隣接する表示画素に印加
される信号に基づいて不良画素を隣接された画素と同一
色で駆動させることができる。

【００１０】

【実施例】以下に本発明の構成を図１乃至図４を参照し
ながら説明する。先ず透明な絶縁性基板（１）がある。
この基板（１）は、例えばガラスより成る。このガラス
基板（１）上には、ゲート（２）、ゲートと一体のゲー
トライン（３）、補助容量電極（４）および補助容量電
極（４）と一体の補助容量ライン（５）が設けられてい
る。これら（２），（３），（４），（５）は、本実施
例ではＣｒより成っているが、例えば他にＴａ，ＴａＭ
ｏ，Ｃｒ−Ｃｕ（Ｆｅが微量に入ったもの）等が考えら
れる。

【００１１】図１を見ると、ゲート（２）およびゲート
ライン（３）は、紙面に対し横方向に延在され、ＴＦＴ
の形成領域のみ若干幅が広く形成されている。一方、補
助容量電極（４）は、後述の表示電極の下端側辺に重畳
して形成され、左右に隣接して設けられた補助容量電極
（４）を接続するために補助容量ライン（５）が設けら
れ、ジクザグに延在している。

【００１２】図面には示されていないが、前記ガラス基
板（１）の周囲には、ゲート端子および補助容量端子が
設けられており、夫々最終構造としては、ゲートライン
（３）および補助容量ライン（５）が接続されている。
また補助容量ライン（５）は、左側および右側の終結部
で全て並列に接続されており、電圧は両側より供給され
ている。

【００１３】次にゲート（２）、ゲートライン（３）、
補助容量電極（４）および補助容量ライン（５）を覆う
ゲート絶縁膜（７）がある。この膜は、プラズマＣＶＤ
法で形成されたＳｉＮｘ膜である。ここでは、ＳｉＮｘ
膜の代りにＳｉＯ₂膜を使用しても良いし、この２つの
膜を積層しても良い。またＳｉＮｘ膜やＳｉＯ₂膜を単
独で使う場合、成膜工程を２工程に分け、２層構造とし
ても良い。

【００１４】次に、ＴＦＴに対応するゲート絶縁膜
（７）上には、アモルファス・シリコン活性層（ａ−Ｓ
ｉ層）（８）およびアモルファス・シリコンコンタクト
層（Ｎ⁺ａ−Ｓｉ層）（９）が積層され、チャンネルに
対応するａ−Ｓｉ層（８）とＮ⁺ａ−Ｓｉ層（９）との
間には、ＳｉＮｘ膜より成る半導体保護膜（１０）が設
けられている。この半導体保護膜（１０）は、Ｎ⁺ａ−
Ｓｉ層（９）をエッチングする際に、ａ−Ｓｉ層（８）
のエッチングを防止している。更には、ゲート絶縁膜
（７）、ａ−Ｓｉ層（８）およびＳｉＮｘ膜（１０）が
連続形成されていることにより、ＴＦＴのスイッチング
特性を改善する働きを有している。

【００１５】次にＴＦＴを構成するゲート（２）より若
干広く、四角形にａ−Ｓｉ層（８）が設けられている。
また半導体保護膜（１０）は、ゲート（２）の中央に四
角形に設けられている。更には、Ｎ⁺ａ−Ｓｉ層（９）
は、半導体保護膜と若干重なり、ａ−Ｓｉ層のソースお
よびドレイン領域に設けられている。一方、表示電極
（１１）は、透明電極であるＩＴＯより成り形成され後
述するソース電極（１２）と接続される。

【００１６】更に、ＴＦＴのソースに対応するＮ⁺ａ−
Ｓｉ層（９）から表示電極（１１）へ延在されるソース
電極（１２）、ＴＦＴのドレインに対応するＮ⁺ａ−Ｓ
ｉ層（９）からドレイン端子まで延在されるドレイン電
極（１３）と一体のドレインライン（１４）が設けられ
ている。この電極（１２），（１３），（１４）は、本
実施例では、Ａｌ−Ｍｏより成っているが、他の金属で
も良い。かかる構成によりドレインライン（１４）とゲ
ートライン（３）によって区画された一画素単位の領域
内（３０）に表示電極（１１）とＴＦＴ素子（２０）が
形成されることになる。

【００１７】本発明の特徴とするところは、横方向に隣
接配置された他の画素領域（３０）の表示電極（１１）
を表示させることができる接続手段を補助容量電極
（４）と一体の補助容量ライン（５）を活用して設ける
ことにある。即ち、接続手段は表示電極（１１）を駆動
させるＴＦＴ素子（２０）が不良となった場合、横方向
に隣接配置された表示電極（１１）を駆動させる駆動信
号を、補助容量ライン（５）を介して不良ＴＦＴと接続
された表示電極（１１）に印加し、同時にオン・オフ駆
動させるものである。

【００１８】更に具体構造を説明する。表示電極（１
１）は、ゲート（２）の形成領域、ロおよびハの領域を
除けば、実質的に四角形である。このロおよびハの領域
の表示電極（１１）は、除去されている。また補助容量
ライン（５）は、イ，ロ，ハ，ニ，イ’，ロ’，ハ’，
ニ’と示す様にジグザグに配置されている。イは、ＹＡ
Ｇレーザ等の光束を当てるに充分な面積を有し、ライン
（５）と表示電極（４）とが重畳している。またロは、
ＹＡＧレーザ等の光束を当てるに充分な面積を有し、ラ
イン（５）と表示電極（４）とは重畳していない。更に
ハは、ロと同じ条件およびニはイと同じ条件である。こ
のイ，ロ，ハ，ニの形状が全ての素子に渡り、繰り返え
されている。

【００１９】例えば、右側のＴＦＴ（２０’）が不良と
なった場合、このＴＦＴ（２０’）の両側にある表示電
極の一方とコンタクトすれば良いが、ここでは左側の表
示電極（ニ）とコンタクトするとして説明する。図１で
示したニおよびイ’をレーザで照射し、重畳している表
示電極と補助容量ラインを短絡させる。そしてハおよび
ロ’で示した領域をレーザ照射し、補助容量ラインを切
断させる。

【００２０】従って不良ＴＦＴ（２０’）の表示電極
は、左側の表示電極と電気的に接続され、正常ＴＦＴ
（２０）で駆動される事に成る。ここで前述した様に、
左右へ延在される全ての補助容量ラインは、このライン
の終結部またはその近傍で、並列に接続されている。そ
のため、ロ’の所で切断された所の右側の補助容量ライ
ンは、右側より所定の電圧が供給されている。

【００２１】図示していないが上層には、例えばポリイ
ミド等から成る配向膜が設けられている。一方、ガラス
基板（１）と対をなす対向ガラス基板が設けられ、この
対向ガラス基板には、ＴＦＴと対応する位置に遮光膜が
設けられ、対向電極が設けられる。更には、前述の配向
膜が設けられる。更には、この一対のガラス基板間にス
ペーサが設けられ、周辺を封着材で封着し、注入孔より
液晶が注入されて液晶表示パネルが得られる。

【００２２】かかる表示パネルは所定の検査が行われ、
各ＴＦＴ素子（２０）の動作不良の有無がチェックされ
る。例えば、パターンジェネレータ等の装置を用いてＴ
ＦＴ素子（２０）に各種の映像信号を入力させる。例え
ばＴＦＴ素子（２０）が動作不良になったとすると表示
電極（１１）が白点（あるいは黒点）となり、どこのＴ
ＦＴが不良であるか判別できる。

【００２３】本発明の液晶表示パネル構造では、上述し
た如く、ＴＦＴ素子（２０’）が不良となり不良画素の
表示電極（１１）を表示できなくなったとしても、横方
向に隣接配置された（信号電圧が正常の画素（３０））
表示電極（１１）、および接続手段（ニからイ’の間の
補助容量ライン）を介して、表示不可となった不良画素
の表示電極（１１）を隣接配置された正常画素の表示電
極（１１）と同時にオン・オフ駆動できるため周囲のコ
ントラストのバランスを図ることができる。

【００２４】即ち、表示パネルの上下に偏光板を配置さ
せ、パターンジェネレータより黒（又は白）レベルの信
号をパネルに入力する。すると、不良になったＴＦＴ素
子を有する画素は白（又は黒）点を表示する。次にＹＡ
Ｇレーザ等をセットした顕微鏡のステージ上に表示パネ
ルを載置し、例えば対極基板側より透過光を照射させ、
白（又は黒）点を顕微鏡の視野内に入れる。さらに、前
述したニおよびイ’，ハおよびロ’をレーザを使って短
絡および切断する。

【００２５】一方、本発明の技術思想は、表示電極の左
側辺から右側辺に渡り、補助容量ラインとの重畳部、非
重畳部、非重畳部および重畳部を作り、補助容量の部分
は、実質的にロからハ、ロ’からハ’で決定することに
ある。実際は、イおよびニ’の所に重畳部があり若干容
量が増加するが殆ど無視できる。従ってこの重畳、非重
畳、非重畳および重畳を達成する構成は、図１の如き、
ジグザグ形状だけとは限らない。例えば図２の如き構成
がある。点線で示した領域は、表示電極を除去した領域
であり、非重畳部である。

【００２６】

【発明の効果】以上、説明した如く、不良画素を完全に
再生できないものの、隣接する画素に印加される信号
を、補助容量ラインを介して、不良画素の表示電極に印
加できる。特に接続手段を別材料で形成する事なく達成
できるので、工程の付加が全くなく歩留り向上を達成で
きる。

【００２７】また補助容量ラインとゲートラインの間
に、接続手段を設ける事もできるが、この場合、ゲート
ラインと接続手段および補助容量ラインと接続手段の間
には、マスク合せ精度およびパターンの最小間隔等を考
慮しなければならず、これらに関するプロセスにマージ
ンを必要とする。しかも表示電極を小さくしてゆくに従
い、所定の補助容量を達成しようとすると、例えば開口
率等を犠牲にする必要があった。本発明は、補助容量ラ
イン自身を活用するため、前記犠牲を減少させることが
でき、またゲートラインと補助容量ラインの間に、導電
性の接続手段を設けるとショートの原因となるが、これ
も解決できる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の平面図である。

【図２】他の実施例を示す液晶表示装置の平面図であ
る。

【図３】図１のＡ−Ａ’線における断面図である。

【図４】図１のＢ−Ｂ’線における断面図である。

【符号の説明】

（１） ガラス基板 （２） ゲート （３） ゲートライン （４） 補助容量電極 （５） 補助容量ライン （１１） 表示電極 （１４） ドレインライン

Claims (3)

【特許請求の範囲】
1. 【請求項１】 透明な絶縁性基板上にマトリックス状に
   配置された表示電極と、この表示電極を駆動するスイッ
   チング素子と、前記表示電極と少なくとも一部が重畳し
   て容量を形成する補助容量ラインとを少なくとも有する
   液晶表示装置において、 前記表示電極の一側辺から他側辺に向かって延在される
   前記補助容量ラインに沿って、隣接の表示電極に近い一
   側辺および他側辺に重畳部、この２つの重畳部の間に非
   重畳部、およびこの非重畳部の間に前記容量を実質的に
   決定する重畳部を構成するように前記表示電極を設けた
   ことを特徴とした液晶表示装置。
2. 【請求項２】 透明な絶縁性基板上に形成されたゲート
   電極、ゲート絶縁膜、半導体層、ドレイン電極、ソース
   電極、このソース電極と電気的に接続した表示電極およ
   びこの表示電極と少なくとも一部が重畳した補助容量電
   極とを有する液晶表示装置において、 前記表示電極は、実質的に四角形の形状で、前記補助容
   量ラインと平行な一側辺の両端にある２つの角部が除去
   されており、前記補助容量ラインは、前記一方の除去領
   域の上方で前記表示電極と重畳し、この重畳部からこの
   一方の除去領域に延在され、前記一方の除去領域に接し
   た表示電極に重畳しながら前記他方の除去領域へ延在さ
   れ、この除去領域から上方の表示電極と重畳し、次の隣
   接する表示電極へ延在されることを特徴とした液晶表示
   装置。
3. 【請求項３】 透明な絶縁性基板上に形成されたゲート
   およびこのゲートと一体のゲートラインと、 このゲートラインと交差しないように設けられた補助容
   量ラインおよびこの補助容量ラインと一体の補助容量電
   極と、 前記ゲートラインおよび補助容量ラインを覆うゲート絶
   縁膜と、 前記ゲートを一構成とするＴＦＴの半導体層となり、前
   記ゲート絶縁膜の上層に積層された非単結晶シリコン膜
   と、 前記ＴＦＴの近傍に形成され、前記ゲート絶縁膜の上層
   に積層された透明電極よりなる表示電極と、 この表示電極と前記ＴＦＴのソースに対応する非単結晶
   シリコン膜を電気的に接続するソース電極と、 前記ＴＦＴのドレインに対応する非単結晶シリコン膜と
   電気的に接続し前記ゲートラインと交差する方向に延在
   されたドレインラインおよびこのドレインラインと一体
   のドレイン電極とを少なくとも有する液晶表示装置にお
   いて、 前記表示電極は、実質的に四角形の形状で、前記補助容
   量ラインと平行な一側辺の両端にある２つの角部が除去
   されており、前記補助容量ラインは、左隣の表示電極か
   ら延在されドレインライン上を介して、前記一方の除去
   領域の上方で前記表示電極と重畳し、この重畳部からこ
   の一方の除去領域に延在され、前記一方の除去領域に接
   した表示電極と重畳しながら前記他方の除去領域へ延在
   され、この除去領域から上方の表示電極と重畳し、次の
   右隣の表示電極へ別のドレインライン上を介して延在さ
   れることを特徴とした液晶表示装置。