JP2003152149A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2003152149A
JP2003152149A JP2002312824A JP2002312824A JP2003152149A JP 2003152149 A JP2003152149 A JP 2003152149A JP 2002312824 A JP2002312824 A JP 2002312824A JP 2002312824 A JP2002312824 A JP 2002312824A JP 2003152149 A JP2003152149 A JP 2003152149A
Authority
JP
Japan
Prior art keywords
dam
heat transfer
substrate
material layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002312824A
Other languages
English (en)
Inventor
Yun-Hyeok Im
允赫 任
Young-Hoon Ro
永勲 盧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003152149A publication Critical patent/JP2003152149A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＴＩＭが熱により溶けてその機能を失うこと
を抑制するためのダムを含む半導体パッケージ及びその
製造方法を提供する。 【解決手段】 半導体パッケージは、基板１００と、基
板１００上にソルダバンプ１１０を通じて接着される半
導体チップ１０２と、半導体チップ１０２上に設置され
たＴＩＭ１０４と、ＴＩＭ１０４と接触してＴＩＭ１０
４が熱により相変化して流れることを防止するダム１０
６Ａと、ＴＩＭ１０４の上部と接着されて半導体チップ
１０２及びダム１０６Ａを封合しシーラント１１２によ
り基板１００と接着されるふた部１０８Ａとよりなる。
ダム１０６Ａは、半導体チップ１０２とふた部１０８Ａ
とを互いに連結するＴＩＭ２０４が熱により流れ出て半
導体パッケージの性能を低下させることを防止するため
に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びその製造方法に関し、より詳細には熱伝達物質層
（ＴＩＭ：Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔ
ｅｒｉａｌ、以下、熱伝達物質層をＴＩＭという）を含
む半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】半導体パッケージは段々小型化しつつ外
形も多様な方向に変化している。このような半導体パッ
ケージのうちマイクロプロセッサーと電力素子の場合、
半導体チップが動作しながら発生する熱を効果的に外部
に放熱してこそ、半導体チップが高熱により劣化する問
題を抑制できる。
【０００３】最近、このような問題を改善するために、
半導体パッケージ内部で半導体チップとふた部（Ｌｉ
ｂ）間、あるいはふた部と放熱板間にＴＩＭを使用して
いる。前記ＴＩＭの一つの相変換物質（ＰＣＭ：Ｐｈａ
ｓｅ Ｃｈａｎｇｅ Ｍａｔｅｒｉａｌ、以下、相変換物
質をＰＣＭという）は熱伝導特性及び界面接着力に優れ
ているが、高温、例えば６０℃以上で液状に変化する。
したがって、半導体パッケージに高温の熱が加われば溶
けてＴＩＭとしての機能を果たせない。したがって、前
記ＴＩＭの問題によって半導体パッケージの全体的な性
能が低下する問題が発生する。
【０００４】図１は、従来技術による半導体パッケージ
のＴＩＭ構造を示す断面図である。図１に示すように、
基板１０上に半導体チップ２０がバンプ３０を通じて接
着され、前記半導体チップ２０の上にはＰＣＭを利用し
たＴＩＭ４０が形成される。そして、シーラント６０を
利用してふた部５０を基板１０に設置し、内部にある半
導体チップ２０を封合する。前記ＴＩＭ４０は一定温度
以下では固体形状を維持するため、半導体チップ２０と
ふた部５０との間で熱伝達機能を効果的に遂行する。し
かし、半導体パッケージが一定温度以上の高温となれば
液状に変化し、半導体チップ２０とふた部５０との間で
接着力を失って流れ出し、その固有の機能を喪失する。
【０００５】図２は、従来技術による半導体パッケージ
に温度サイクリングテストを遂行した時の結果を示す平
面図である。温度サイクリングテストは、半導体パッケ
ージを−５５℃と１２５℃とに一定時間置くことを反復
することによって、半導体パッケージの機能が熱により
劣化することを確認する信頼度検査である。
【０００６】図２で左側は、温度サイクリングテストを
遂行する前の半導体パッケージを超音波装備で撮影した
状態を示す平面図である。この時には半導体チップ２０
とふた部５０とを接着するＴＩＭ４０に異常がないこと
を確認できる。図２の中央は、−５５℃と１２５℃とに
一定時間置く温度サイクリングテストを１６４回反復し
た後の状態を示す平面図である。この時にはＴＩＭ４０
の約３０％が液状に変わってふた部５０及び半導体チッ
プ２０から落ちたことを確認できる。
【０００７】図２で右側は、−５５℃と１２５℃とに一
定時間置く温度サイクリングテストを７７３回反復した
後の状態を示す平面図である。この時にはＴＩＭ４０の
約６０％が液状に変わってふた部５０及び半導体チップ
２０から落ちたことを確認できる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、ＴＩ
Ｍを含む半導体パッケージにおいて、ＴＩＭが熱により
溶けてその機能を失うことを抑制するためのダムを含む
半導体パッケージを提供することにある。本発明が解決
しようとする他の目的は、前記ダムを含む半導体パッケ
ージの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
の本発明の第１の半導体パッケージの構成は、（１）下
部にランド部が形成されて上部にバンプ連結部が形成さ
れた骨格材としての基板と、（２）前記基板上にバンプ
を通じて設置された半導体チップと、（３）前記半導体
チップの上部に設置されたＴＩＭと、（４）前記ＴＩＭ
と接触して前記熱伝達物質が熱により流れ出ることを防
止するダムと、（５）前記ＴＩＭ上部と接着されて前記
半導体チップ及びダムを封合し、シーラントにより前記
基板と接着されるふた部とを備える。
【００１０】前記ダムは、前記基板上でＴＩＭの側部、
ならびに半導体チップの側部と接触して形成されるか、
あるいは前記半導体チップ上で前記ＴＩＭの側部と接触
して形成されたものが望ましい。前記ふた部は、ＴＩＭ
との接着面積を拡大して熱伝達効果を高めダムを効果的
に形成するために加工処理されたものが望ましく、さら
に、三角、四角あるいは半円状のいずれかに内側表面に
凸凹部が加工されたものが望ましい。
【００１１】望ましくは、前記ふた部は前記ダムを支持
するための支持部を有し、また、前記ふた部は前記ダム
及びＴＩＭを液状で注入するための注入孔が形成された
ものが望ましい。前記ダムは少なくとも１２５℃以下で
は変形や相変化が起きない物質からなることが望まし
く、代表的な物質として熱硬化性エポキシを使用でき
る。
【００１２】前記目的を達成するための本発明の第２の
半導体パッケージの構成は、（１）下部にランド部が形
成されて上部にバンプ連結部が形成された骨格材として
の基板と、（２）前記基板上にバンプを通じて設置され
た半導体チップと、（３）前記半導体チップの上部に設
置されたＴＩＭと、（４）前記ＴＩＭの上部と接触して
半導体チップ及びダムを封合し、シーラントにより前記
基板と接着され、内側に四角状の溝が形成されているふ
た部と、（５）前記ふた部の内側にある溝の縁部に沿っ
て形成され、前記ＴＩＭと接触するダムとを備える。こ
の時、前記ダムはエラストマーを材質とすることが望ま
しい。
【００１３】前記他の目的を達成するための本発明の第
１の半導体パッケージの製造方法は、下部にランド部が
形成されて上部にバンプ連結部が形成されたパッケージ
の骨格材としての基板を準備する工程と、バンプを含む
半導体チップを前記基板上に接着する工程と、ＴＩＭが
流れ出ることを防止するためのダムを前記半導体チップ
が接着された結果物に形成する工程と、前記半導体チッ
プ上にＴＩＭを形成する工程と、前記基板上にシーラン
トを利用してふた部を設置し、前記ＴＩＭ及び前記ダム
が前記ふた部の内側面と接触するようにふた部を設置す
る工程とを含む。
【００１４】前記製造方法のうち熱伝達物質を形成する
工程は、前記ダムを形成する工程以前に実施することも
ある。前記ダムを形成する工程は、前記ダムが基板上で
半導体チップ及びＴＩＭの側部と接触するようにダムを
形成するか、あるいは前記チップ上でＴＩＭの側部と接
触するようにダムを形成することが望ましい。
【００１５】また、前記ふた部は、ＴＩＭとの接着面積
を拡大して熱伝達効果を高めダムを効果的に形成するた
めに加工処理、例えばふた部の内側面に三角形、四角形
または半円形のいずれかの凹凸部が形成されるように処
理されたものが望ましい。望ましくは、前記ふた部に前
記ダムを支持するための支持部がさらに形成される。
【００１６】前記他の目的を達成するための本発明の第
２の半導体パッケージの製造方法は、下部にランド部が
形成されて上部にバンプ連結部が形成されたパッケージ
の骨格材としての基板を準備する工程と、バンプを含む
半導体チップを前記基板上に接着する工程と、支持部
と、ダム及びＴＩＭを液状で注入するための注入孔とが
形成されたふた部を前記基板上にシーラントを利用して
設置する工程と、前記ふた部の注入孔を通じて、ダムを
形成するための物質を液状で注入する工程と、前記ふた
部の注入孔を通じて、ＴＩＭを形成するための物質を液
状で注入する工程とを含む。
【００１７】ここで、前記ダムを形成するための物質を
液状で注入する前に、先ずＴＩＭを液状で注入すること
もある。前記他の目的を達成するための本発明の第３の
半導体パッケージの製造方法は、下部にランド部が形成
されて上部にバンプ連結部が形成されたパッケージの骨
格材としての基板を準備する工程と、バンプを含む半導
体チップを前記基板上に接着する工程と、前記半導体チ
ップ上にＴＩＭを形成する工程と、ふた部の内側面に四
角形の溝を加工し、ＴＩＭ及び半導体チップの一部を挿
入しうる溝を加工する工程と、前記溝の縁部角に沿って
ダムを設置する工程と、前記溝とダムとが加工されたふ
た部をシーラントを利用して基板上に設置し、前記ＴＩ
Ｍをふた部にある溝の表面と接触させ、溝に形成された
ダムにより、ＴＩＭが流れ出ることを防止するようにふ
た部を設置する工程とを含む。
【００１８】前記ダムは、エラストマーを使用して溝に
設置することが望ましい。本発明によれば、ＴＩＭが高
温で相変化して半導体パッケージの性能が低下すること
を防止できるダムを半導体パッケージ内部に追加して形
成し、半導体パッケージの性能を改善できる。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の望
ましい実施例を詳細に説明する。しかし、以下に詳細な
説明で開示される実施例は本発明を限定する意味で提供
されるわけではなく、当業者に本発明の開示が実施可能
な形態として完全になるように発明の範ちゅうを知らせ
提供されるものである。
【００２０】本発明での半導体パッケージは広い意味で
使われており、以下の実施例に示されたＬＧＡ（Ｌａｎ
ｄ Ｇｒｉｄ Ａｒｒａｙ）のような特定の半導体パッケ
ージだけに限定するのではない。本発明はその精神及び
必須の特徴を離脱せずに以下の実施例以外の他の方式で
実施できる。例えば、以下の望ましい実施例においては
ダムを形成する物質は１２５℃以下で相変化しない熱硬
化性エポキシのような物質であるが、これは熱伝導性に
優れ高温でも相変化しない物質であればいずれのものを
使用してもよい。したがって、以下の望ましい実施例の
内容は例示的なものであり限定する意味で提供されるわ
けではない。
【００２１】＜第１実施例＞図３は、本発明の第１実施
例による半導体パッケージの構造を示す断面図である。
図３に示すように、本発明の第１実施例による半導体パ
ッケージの構造は、基板１００と、前記基板１００上に
ソルダバンプを通じて接着される半導体チップ１０２
と、前記半導体チップ１０２上に設置されたＴＩＭ１０
４と、前記ＴＩＭ１０４と接触してＴＩＭ１０４が熱に
より相変化、すなわち固体状態から液体状態に変化して
流れることを防止するダム１０６Ａと、前記ＴＩＭ１０
４の上部と接着されて半導体チップ１０２及びダム１０
６Ａを封合しながらシーラント１１２により前記基板１
００と接着されるふた部１０８Ａとよりなる。本実施例
では、ダム１０６Ａが基板１００上でＴＩＭ１０４と半
導体チップ１０２の側部と接触し、ダム１０６Ａの上部
はふた部１０８Ａと接触する。すなわち、ダム１０６Ａ
が四角形の半導体チップ１０２及びＴＩＭ１０４を完全
に包む形態である。
【００２２】本実施例で、前記基板１００はＢＧＡパッ
ケージの基板と類似しており、上部には半導体チップ１
０２にあるソルダバンプ１１０が設置されうるバンプ連
結部（図示せず）が形成されており、下部には印刷回路
基板に設置された連結端子が接触しうるランド部（図示
せず）が形成されたものであって、望ましくは、ＬＧＡ
用基板である。
【００２３】前記半導体チップ１０２はボンドパッドに
ソルダバンプ１１０を追加して形成したものを使用す
る。また、前記ＴＩＭ１０４はＰＣＭを使用することが
望ましい。前記ダム１０６Ａは１２５℃以下では固体か
ら液体に相変化しない物質として、本実施例では一例と
して熱硬化性エポキシを使用する。しかし、前記ダム１
０６Ａの材質は熱伝達特性に優れ１２５℃あるいはそれ
以上の高温でも相変化しない物質であればいずれのもの
を使用してもよい。
【００２４】さらに、前記ダム１０６Ａは本発明の目的
を達成する主要手段になる構成要素であって、ＰＣＭ材
質のＴＩＭ１０４が熱により流れることを防止すること
が主要目的である。したがって、その材質はさらに高い
温度でも相変化せずに熱伝達特性に優れる物質であれ
ば、いくらでも変形して適用可能である。前記ふた部１
０８Ａには金属、例えば銅とニッケルとの合金を使用で
き、シーラント１１２により基板１００と接着されるこ
とによって内部の半導体チップ１０２を保護する機能を
遂行する。
【００２５】＜第２実施例＞図４は、本発明の第２実施
例による半導体パッケージの構造を示す断面図である。
後述するあらゆる実施例では、前記第１実施例と同じ構
成要素は重複を避けて詳細な説明を省略し、新しいもの
あるいは差があるものについてのみ説明する。
【００２６】図４に示すように、この第２実施例は第１
実施例の変形であって、ふた部１０８Ｂの内側表面に加
工処理、例えば四角形、三角形あるいは半円形の凹凸処
理をしたものである。このような凹凸処理はふた部１０
８ＢとＴＩＭ１０４とが接触する表面積を広げることに
よって、半導体チップ１０２で発生する熱をＴＩＭ１０
４とふた部１０８Ｂを通じて効率的に外部に放出させ、
ＴＩＭ１０４とふた部１０８Ｂとの接着力をさらに高め
うる。また、変形例として、半導体チップ１０２におい
てソルダバンプ１１０が形成された反対の面に凹凸処理
を遂行して前述した効果を達成することも可能である。
【００２７】＜第３実施例＞図５は、本発明の第３実施
例による半導体パッケージの構造を示す断面図である。
図５に示すように、第１及び第２実施例ではダムがＴＩ
Ｍ１０４と半導体チップ１０２の側部とに接触したが、
本実施例ではダム１０６Ｂが半導体チップ１０２上に形
成されてＴＩＭ１０４が熱により流れることを防止する
構造である。また、ふた部１０８Ｃは、比較的大きな形
態に半円形の凹凸処理がされている。しかし、前記ふた
部１０８Ｃの凹凸処理はなくても関係ない。
【００２８】＜第４実施例＞図６は、本発明の第４実施
例による半導体パッケージの構造を示す断面図である。
図６に示すように、この第４実施例は前記ダム１０６Ｂ
が半導体チップ１０２上に形成された第３実施例を変形
したものであって、ふた部１０８Ｄの内側表面に三角形
の凹凸部が形成されるように処理を追加したものであ
る。したがって、ふた部１０８Ｄは半円形及び三角形に
二重に凹凸処理されているので、放熱効果及び接着効果
をさらに改善できる。
【００２９】＜第５実施例＞図７は、本発明の第５実施
例による半導体パッケージの構造を示す断面図である。
図７に示すように、この第５実施例は第３実施例の変形
であって、ふた部１０８Ｅの凹凸処理の形態を変形し
て、ダム１０６ＣがＴＩＭ１０４を効果的に密封する構
造である。したがって、ダム１０６ＣをＴＩＭ１０４よ
り高く形成することによってダム１０６Ｃにギャップが
生じ、ＴＩＭ１０４が外側に流れ出ることを防止でき
る。また、ダム１０６ＣがＴＩＭ１０４より高く形成さ
れるならば、ダム１０６Ｃにより、ふた部１０８Ｅにあ
る半円形の凹凸処理された部分を全部充填したりあるい
は全部充填しなくてもよい。
【００３０】＜第６実施例＞図８は、本発明の第６実施
例による半導体パッケージの構造を示す断面図である。
図８に示すように、この第６実施例は前記第１実施例の
変形であって、ダム１０６Ａを支持するための支持部１
１４をふた部１０８Ａにさらに形成する構造である。し
たがって、ダム１０６Ａは支持部１１４により側面が全
部包まれる。この時、必要ならば前記支持部１１４もシ
ーラント１１２を使用して基板１００と接着できる。
【００３１】以上説明した第１から第６実施例による半
導体パッケージの製造方法は次の通りである。まず、下
部にランド部が形成されて上部にバンプ連結部が形成さ
れた基板を準備する。その後、半導体チップにあるバン
プを利用して、半導体チップを前記基板上に接着する。
前記半導体チップが接着された結果物にダムを形成する
が、前記各実施例によって多様な形態で形成する。次い
で、前記ダムが形成された結果物にＴＩＭを形成し、シ
ーラントを使用してふた部を設置する。前記ふた部には
凹凸処理するか、あるいは支持部を形成することもあ
る。また、前記製造方法を変形してＴＩＭをまず形成
し、ダムを後続工程で形成することもある。
【００３２】＜第７実施例＞図９は、本発明の第７実施
例による半導体パッケージの構造を示す断面図である。
図９に示すように、この第７実施例は第６実施例の変形
であって、支持部１１４を含むふた部に、ＰＣＭを外部
から注入してダム１０６Ｄ及びＴＩＭ１０４を形成でき
る注入孔１１６を追加して作る。
【００３３】したがって、半導体パッケージの製造方法
は、まず基板１００を準備して、ソルダバンプ１１０を
利用して半導体チップ１０２を基板１００上に接着し、
支持部１１４及び注入孔１１６があるふた部１０８Ｆを
シーラント１１２で基板１００上に接着し半導体チップ
１０２を封合する。次いで、ふた部１０８Ｆの注入孔１
１６を通じ、液状のＰＣＭを注入してダム１０６Ｄを形
成し、再び注入孔１１６を通じ、液状のＰＣＭを注入し
てＴＩＭ１０４を形成する。ここで、前記ダム１０６Ｄ
及びＴＩＭ１０４の形態は必要に応じて当業者のレベル
でいくらでも変形できる。
【００３４】＜第８実施例＞図１０は、本発明の第８実
施例による半導体パッケージの構造を示す断面図であ
る。図１０に示すように、この第８実施例は第７実施例
の変形であって、製造方法が第７実施例と異なる。すな
わち、第７実施例ではダムをまず形成してからＴＩＭを
形成したが、本実施例ではＴＩＭ１０４をまず形成して
からダム１０６Ａを形成することだけ異なり、他は第７
実施例と同一である。
【００３５】＜第９実施例＞図１１は、本発明の第９実
施例による半導体パッケージの構造を示す断面図であ
る。図１１に示すように、本実施例によるダム１０６Ｅ
を含む半導体パッケージの構成は、下部にランド部、な
らびに上部にバンプ連結部を含む基板１００と、前記基
板１００上にソルダバンプ１１０を通じて設置された半
導体チップ１０２と、前記半導体チップ１０２上に設置
されたＴＩＭ１０４と、前記ＴＩＭ１０４の上部と接着
されて半導体チップ１０２及びダム１０６Ｅを封合しな
がらシーラント１１２により前記基板１００と接着さ
れ、内側には四角形の溝が形成されているふた部１０８
Ｇと、前記ふた部１０８Ｇの溝の縁部に沿って形成され
て前記ＴＩＭ１０４と接触するダム１０６Ｅとよりな
る。前記ダム１０６Ｅはエラストマーのような材質を使
用して、ＴＩＭ１０４の密封効果をさらに高めうる。
【００３６】本実施例によるダム１０６Ｅを含む半導体
パッケージの製造方法は、まず基板１００を準備して、
ソルダバンプ１１０を含む半導体チップ１０２を前記基
板１００上に接着する。次いで、前記半導体チップ１０
２上にＴＩＭ１０４を形成する。そしてふた部１０８Ｇ
の内側面に四角形の溝を加工するが、ＴＩＭ１０４及び
半導体チップ１０２の一部を挿入できる大きさの溝を加
工する。次いで、前記溝の縁部角に沿ってエラストマー
のようなダムを設置する。最後に、前記溝にダム１０６
Ｅが加工されたふた部１０８Ｇをシーラント１１２を使
用して基板１００上に設置することによって、内部の半
導体チップ１０２を封合する。このような製造方法は第
１から第８実施例より簡単な工程を通じてダムを形成で
きる長所がある。
【００３７】図１２は、本発明の各実施例による半導体
パッケージ及びその製造方法の効果を説明するための平
面図である。図１２に示すように、左側の平面図は、温
度サイクリングテストを実施する前に半導体パッケージ
を超音波装備で撮影した状態を示す平面図であり、右側
の平面図は、温度サイクリングテストを５３０回反復し
た後に半導体パッケージを超音波装備で撮影した状態を
示す平面図である。図２との差異点は、ＴＩＭ１０４を
包むようにダム１０６Ａを形成したことである。前記ダ
ム１０６Ａは熱硬化性エポキシを使用して第１実施例の
ように形成した。
【００３８】前記温度サイクリングテストの結果、ＴＩ
Ｍ１０４が高温でも半導体チップ１０２及びふた部１０
８Ａの表面と接着状態を維持していることが分かった。
本発明は前記実施例に限定されず、本発明が属する技術
的思想内で当業者により多くの変形が可能である。
【００３９】
【発明の効果】したがって、本発明によれば、ＰＣＭを
使用するＴＩＭが流れて半導体パッケージの熱伝達特性
が低下する問題をダムを使用することによって改善でき
る。
【図面の簡単な説明】
【図１】従来技術による半導体パッケージのＴＩＭ構造
を示す断面図である。
【図２】従来技術による半導体パッケージに温度サイク
リングテストを遂行した時の結果を示す平面図である。
【図３】本発明の第１実施例による半導体パッケージの
構造を示す断面図である。
【図４】本発明の第２実施例による半導体パッケージの
構造を示す断面図である。
【図５】本発明の第３実施例による半導体パッケージの
構造を示す断面図である。
【図６】本発明の第４実施例による半導体パッケージの
構造を示す断面図である。
【図７】本発明の第５実施例による半導体パッケージの
構造を示す断面図である。
【図８】本発明の第６実施例による半導体パッケージの
構造を示す断面図である。
【図９】本発明の第７実施例による半導体パッケージの
構造を示す断面図である。
【図１０】本発明の第８実施例による半導体パッケージ
の構造を示す断面図である。
【図１１】本発明の第９実施例による半導体パッケージ
の構造を示す断面図である。
【図１２】本発明の各実施例による半導体パッケージ及
びその製造方法の効果を説明するための平面図である。
【符号の説明】
１００ 基板 １０２ 半導体チップ １０４ 熱伝達物質層（ＴＩＭ） １０６Ａ、１０６Ｂ、１０６Ｃ、１０６Ｄ、１０６Ｅ
ダム １０８Ａ、１０８Ｂ、１０８Ｃ、１０８Ｄ、１０８Ｅ、
１０８Ｆ、１０８Ｇふた部 １１０ ソルダバンプ １１２ シーラント １１４ 支持部 １１６ 注入孔

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 下部にランド部が形成されて上部にバン
    プ連結部が形成された骨格材としての基板と、 基板上にバンプを通じて設置された半導体チップと、 前記半導体チップの上部に設置された熱伝達物質層と、 前記熱伝達物質層と接触して前記熱伝達物質層が熱によ
    り流れ出ることを防止するダムと、 前記熱伝達物質層の上部と接着されて前記半導体チップ
    及び前記ダムを封合し、シーラントにより前記基板と接
    着されるふた部と、 を備えることを特徴とする半導体パッケージ。
  2. 【請求項２】 前記ダムは、前記基板上で前記熱伝達物
    質層の側部及び前記半導体チップの側部と接触して形成
    されていることを特徴とする請求項１に記載の半導体パ
    ッケージ。
  3. 【請求項３】 前記ダムは、前記半導体チップ上で前記
    熱伝達物質層の側部と接触して形成されていることを特
    徴とする請求項１に記載の半導体パッケージ。
  4. 【請求項４】 前記ふた部は、前記熱伝達物質層との接
    着面積を拡大して熱伝達効果を高め前記ダムを効果的に
    形成するために加工処理されていることを特徴とする請
    求項２または３に記載の半導体パッケージ。
  5. 【請求項５】 前記ふた部は、前記熱伝達物質層または
    前記ダムと接触する部分に凹凸部を有するように加工処
    理されていることを特徴とする請求項４に記載の半導体
    パッケージ。
  6. 【請求項６】 前記凹凸部は、三角状、四角状または半
    円状のいずれかに表面が加工されていることを特徴とす
    る請求項５に記載の半導体パッケージ。
  7. 【請求項７】 前記ふた部は、前記ダムを支持するため
    の支持部を有することを特徴とする請求項２に記載の半
    導体パッケージ。
  8. 【請求項８】 前記ふた部には前記ダム及び前記熱伝達
    物質層を液状で注入するための注入孔が形成されている
    ことを特徴とする請求項７に記載の半導体パッケージ。
  9. 【請求項９】 前記ダムは、少なくとも１２５℃以下で
    変形及び相変化が起きない物質からなることを特徴とす
    る請求項１に記載の半導体パッケージ。
  10. 【請求項１０】 前記１２５℃以下で変形及び相変化が
    起きない物質は、熱硬化性エポキシであることを特徴と
    する請求項９に記載の半導体パッケージ。
  11. 【請求項１１】 下部にランド部が形成されて上部にバ
    ンプ連結部が形成された骨格材としての基板と、 基板上にバンプを通じて設置された半導体チップと、 前記半導体チップの上部に設置された熱伝達物質層と、 前記熱伝達物質層の上部と接着されて前記半導体チップ
    及びダムを封合し、シーラントにより前記基板と接着さ
    れ、内側に四角状の溝が形成されているふた部と、 前記ふた部の内側にある溝の縁部に沿って形成され、前
    記熱伝達物質層と接触するダムと、 を備えることを特徴とする半導体パッケージ。
  12. 【請求項１２】 前記ダムは、エラストマーを材質とす
    ることを特徴とする請求項１１に記載の半導体パッケー
    ジ。
  13. 【請求項１３】 下部にランド部が形成されて上部にバ
    ンプ連結部が形成されたパッケージの骨格材としての基
    板を準備する工程と、 バンプを含む半導体チップを基板上に接着する工程と、 熱伝達物質層が流れ出ることを防止するためのダムを前
    記半導体チップが接着された結果物に形成する工程と、 半導体チップ上に前記熱伝達物質層を形成する工程と、 前記熱伝達物質層及び前記ダムがふた部の内側面と接触
    するように前記基板上にシーラントを利用して前記ふた
    部を設置する工程と、 を含むことを特徴とする半導体パッケージの製造方法。
  14. 【請求項１４】 前記ダムを形成する工程では、前記ダ
    ムが前記基板上で前記半導体チップ及び前記熱伝達物質
    層の側部と接触するように前記ダムを形成することを特
    徴とする請求項１３に記載の半導体パッケージの製造方
    法。
  15. 【請求項１５】 前記ダムを形成する工程では、前記ダ
    ムが前記半導体チップ上で前記熱伝達物質層の側部と接
    触するように前記ダムを形成することを特徴とする請求
    項１３に記載の半導体パッケージの製造方法。
  16. 【請求項１６】 前記ふた部は、前記熱伝達物質層との
    接着面積を拡大して熱伝達効果を高め前記ダムを効果的
    に形成するために加工処理されることを特徴とする請求
    項１３に記載の半導体パッケージの製造方法。
  17. 【請求項１７】 前記加工処理は、前記ふた部の内側面
    に三角形、四角形または半円形のいずれかの凹凸部を形
    成するための処理であることを特徴とする請求項１６に
    記載の半導体パッケージの製造方法。
  18. 【請求項１８】 前記ふた部には前記ダムを支持するた
    めの支持部が形成されることを特徴とする請求項１４に
    記載の半導体パッケージの製造方法。
  19. 【請求項１９】 下部にランド部が形成されて上部にバ
    ンプ連結部が形成されたパッケージの骨格材としての基
    板を準備する工程と、 バンプを含む半導体チップを基板上に接着する工程と、 半導体チップ上に熱伝達物質層を形成する工程と、 前記熱伝達物質層が流れ出ることを防止するためのダム
    を前記熱伝達物質層が接着された結果物に形成する工程
    と、 前記熱伝達物質層及び前記ダムがふた部の内側面と接触
    するように前記基板上にシーラントを利用して前記ふた
    部を設置する工程と、 を含むことを特徴とする半導体パッケージの製造方法。
  20. 【請求項２０】 前記ダムを形成する工程では、前記ダ
    ムが前記基板上で前記半導体チップ及び前記熱伝達物質
    層の側部と接触するように前記ダムを形成することを特
    徴とする請求項１９に記載の半導体パッケージの製造方
    法。
  21. 【請求項２１】 前記ダムを形成する工程では、前記ダ
    ムが前記半導体チップ上で前記熱伝達物質層の側部と接
    触するように前記ダムを形成することを特徴とする請求
    項１９に記載の半導体パッケージの製造方法。
  22. 【請求項２２】 前記ふた部は、前記熱伝達物質層との
    接着面積を拡大して熱伝達効果を高め前記ダムを効果的
    に形成するために加工処理されることを特徴とする請求
    項１９に記載の半導体パッケージの製造方法。
  23. 【請求項２３】 前記加工処理は、前記ふた部の内側面
    に三角形、四角形または半円形のいずれかの凹凸部を形
    成するための処理であることを特徴とする請求項２２に
    記載の半導体パッケージの製造方法。
  24. 【請求項２４】 前記ふた部には前記ダムを支持するた
    めの支持部が形成されることを特徴とする請求項２０に
    記載の半導体パッケージの製造方法。
  25. 【請求項２５】 下部にランド部が形成されて上部にバ
    ンプ連結部が形成されたパッケージの骨格材としての基
    板を準備する工程と、 バンプを含む半導体チップを基板上に接着する工程と、 支持部とダム及び熱伝達物質層を液状で注入するための
    注入孔とが形成されたふた部を前記基板上にシーラント
    を利用して設置する工程と、 前記ダムを形成するための物質を前記ふた部の注入孔を
    通じて液状で注入する工程と、 前記熱伝達物質層を形成するための物質を前記ふた部の
    注入孔を通じて液状で注入する工程と、 を含むことを特徴とする半導体パッケージの製造方法。
  26. 【請求項２６】 下部にランド部が形成されて上部にバ
    ンプ連結部が形成されたパッケージの骨格材としての基
    板を準備する工程と、 バンプを含む半導体チップを基板上に接着する工程と、 支持部とダム及び熱伝達物質層を液状で注入するための
    注入孔とが形成されたふた部を前記基板上にシーラント
    を利用して設置する工程と、 前記熱伝達物質層を形成するための物質を前記ふた部の
    注入孔を通じて液状で注入する工程と、 前記ダムを形成するための物質を前記ふた部の注入孔を
    通じて液状で注入する工程と、 を含むことを特徴とする半導体パッケージの製造方法。
  27. 【請求項２７】 下部にランド部が形成されて上部にバ
    ンプ連結部が形成されたパッケージの骨格材としての基
    板を準備する工程と、 バンプを含む半導体チップを基板上に接着する工程と、 半導体チップ上に熱伝達物質層を形成する工程と、 前記熱伝達物質層及び前記半導体チップの一部を挿入可
    能な四角形の溝をふた部の内側面に加工する工程と、 前記溝の縁部角に沿ってダムを設置する工程と、 前記熱伝達物質層を前記溝の表面と接触させて前記ダム
    により前記熱伝達物質層が流れ出ることを防止するため
    に、前記溝と前記ダムとが加工されたふた部をシーラン
    トを利用して前記基板上に設置する工程と、 を含むことを特徴とする半導体パッケージの製造方法。
  28. 【請求項２８】 前記ダムは、エラストマーを使用して
    前記溝に設置されることを特徴とする請求項２７に記載
    の半導体パッケージの製造方法。
JP2002312824A 2001-11-03 2002-10-28 半導体パッケージ及びその製造方法 Pending JP2003152149A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-68360 2001-11-03
KR10-2001-0068360A KR100446290B1 (ko) 2001-11-03 2001-11-03 댐을 포함하는 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2003152149A true JP2003152149A (ja) 2003-05-23

Family

ID=19715670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002312824A Pending JP2003152149A (ja) 2001-11-03 2002-10-28 半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US20030085475A1 (ja)
JP (1) JP2003152149A (ja)
KR (1) KR100446290B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269564A (ja) * 2005-03-22 2006-10-05 Sony Corp 半導体装置
JP2007234781A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd 半導体装置及び放熱部材
CN100343987C (zh) * 2003-10-29 2007-10-17 株式会社电装 具有金属板和半导体芯片的半导体器件
KR101089432B1 (ko) * 2004-09-03 2011-12-07 엘지전자 주식회사 냉각부재가 구비된 휴대용 전자기기
JP2012004358A (ja) * 2010-06-17 2012-01-05 Denso Corp 半導体モジュール実装構造
JP2016146427A (ja) * 2015-02-09 2016-08-12 株式会社ジェイデバイス 半導体装置
JP2017520932A (ja) * 2014-07-14 2017-07-27 マイクロン テクノロジー， インク． 高効率熱経路を有する積層半導体ダイアセンブリの製造方法
JP2020088273A (ja) * 2018-11-29 2020-06-04 レノボ・シンガポール・プライベート・リミテッド 電子機器
WO2020162417A1 (ja) * 2019-02-04 2020-08-13 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
JP7327579B1 (ja) 2022-05-30 2023-08-16 富士電機株式会社 半導体装置及び電力変換装置

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867977B2 (en) * 2002-12-30 2005-03-15 Intel Corporation Method and apparatus for protecting thermal interfaces
US7180064B2 (en) * 2003-07-24 2007-02-20 Delphi Technologies, Inc. Infrared sensor package
US6784535B1 (en) * 2003-07-31 2004-08-31 Texas Instruments Incorporated Composite lid for land grid array (LGA) flip-chip package assembly
US7190706B2 (en) * 2003-12-10 2007-03-13 Avago Technologies Fiber Ip (Singapore) Ptd. Ltd. Soft metal heat transfer for transceivers
US6977818B1 (en) * 2004-05-10 2005-12-20 Apple Computer, Inc. Heat dissipating device for an integrated circuit chip
US7015577B2 (en) * 2004-07-21 2006-03-21 Advanced Semiconductor Engineering, Inc. Flip chip package capable of measuring bond line thickness of thermal interface material
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
US20060120051A1 (en) * 2004-12-03 2006-06-08 Chris Macris Liquid metal thermal interface material system
US7554190B2 (en) * 2004-12-03 2009-06-30 Chris Macris Liquid metal thermal interface material system
US7482197B2 (en) * 2004-12-17 2009-01-27 International Business Machines Corporation Method and apparatus for deploying a liquid metal thermal interface for chip cooling
US20060209516A1 (en) * 2005-03-17 2006-09-21 Chengalva Suresh K Electronic assembly with integral thermal transient suppression
US7135769B2 (en) * 2005-03-29 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing thereof
US20060261469A1 (en) * 2005-05-23 2006-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sealing membrane for thermal interface material
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US7268428B2 (en) * 2005-07-19 2007-09-11 International Business Machines Corporation Thermal paste containment for semiconductor modules
US7382620B2 (en) * 2005-10-13 2008-06-03 International Business Machines Corporation Method and apparatus for optimizing heat transfer with electronic components
KR100962100B1 (ko) * 2005-12-08 2010-06-09 후지쯔 가부시끼가이샤 전자부품의 제조방법 및 열전도부재의 제조방법 및전자부품용 열전도부재의 실장방법
US7312527B2 (en) * 2005-12-16 2007-12-25 Intel Corporation Low temperature phase change thermal interface material dam
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
US8969908B2 (en) 2006-04-04 2015-03-03 Cree, Inc. Uniform emission LED package
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
US20080001282A1 (en) * 2006-06-30 2008-01-03 Mitul Modi Microelectronic assembly having a periphery seal around a thermal interface material
JP4110189B2 (ja) * 2006-12-13 2008-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
US9401461B2 (en) 2007-07-11 2016-07-26 Cree, Inc. LED chip design for white conversion
US10505083B2 (en) * 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
US7795724B2 (en) * 2007-08-30 2010-09-14 International Business Machines Corporation Sandwiched organic LGA structure
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US20090127700A1 (en) * 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
US7787250B2 (en) * 2007-12-28 2010-08-31 Universal Scientific Industrial (Shanghai) Co., Ltd. Metallic cover of miniaturization module
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
WO2010010721A1 (ja) * 2008-07-25 2010-01-28 日本電気株式会社 封止パッケージ、プリント回路基板、電子機器及び封止パッケージの製造方法
JP4623167B2 (ja) * 2008-08-26 2011-02-02 トヨタ自動車株式会社 放熱構造及び車両用インバータ
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
US8806742B2 (en) * 2009-09-02 2014-08-19 International Business Machines Corporation Method of making an electronic package
US20110096507A1 (en) * 2009-10-24 2011-04-28 Kester, Inc. Microelectronic thermal interface
US8232636B2 (en) * 2010-01-26 2012-07-31 International Business Machines Corporation Reliability enhancement of metal thermal interface
US9728868B1 (en) 2010-05-05 2017-08-08 Cree Fayetteville, Inc. Apparatus having self healing liquid phase power connects and method thereof
KR20120000282A (ko) * 2010-06-25 2012-01-02 삼성전자주식회사 히트 스프레더 및 그를 포함하는 반도체 패키지
CN102451808B (zh) * 2010-10-18 2015-01-07 展晶科技(深圳)有限公司 荧光粉涂布方法
US8582297B2 (en) * 2011-02-03 2013-11-12 International Business Machines Corporation Customized thermal interface to optimize mechanical loading and thermal conductivity characteristics
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8552540B2 (en) 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
FR2981059A1 (fr) * 2011-10-11 2013-04-12 Commissariat Energie Atomique Procede d'encapsulation de micro-dispositif par report de capot et depot de getter a travers le capot
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
DE102012214056B4 (de) * 2012-08-08 2020-10-29 Robert Bosch Gmbh Hoch temperaturwechselfeste Einpressdiode
US9041192B2 (en) 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
FR3023975A1 (fr) * 2014-07-18 2016-01-22 Thales Sa Dispositif d'interface thermique avec joint microporeux capable d'empecher la migration de graisse thermique
KR102340828B1 (ko) * 2014-10-23 2021-12-17 삼성전자주식회사 인쇄회로기판 어셈블리 제조 방법
US20190045666A1 (en) * 2015-12-24 2019-02-07 Intel Corporation Electronic device heat transfer system and related methods
US10098220B2 (en) * 2015-12-24 2018-10-09 Intel Corporation Electronic device heat transfer system and related methods
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10687447B2 (en) * 2016-10-14 2020-06-16 Laird Technologies, Inc. Methods of applying thermal interface materials to board level shields
US10050010B1 (en) 2017-03-22 2018-08-14 International Business Machines Corporation Selectively cross-linked thermal interface materials
US10957611B2 (en) 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
WO2019066990A1 (en) * 2017-09-30 2019-04-04 Intel Corporation ENCAPSULATION COMPRISING THERMAL INTERFACE MATERIAL RETAINING STRUCTURES ON CHIP AND THERMAL DISSIPATOR
WO2019094001A1 (en) * 2017-11-08 2019-05-16 Intel Corporation Thermal interface structure having an edge structure and a thermal interface material
WO2019112582A1 (en) * 2017-12-07 2019-06-13 Intel Corporation A heat dissipation structure for an integrated circuit package
KR102545473B1 (ko) * 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지
TWM579819U (zh) * 2019-03-04 2019-06-21 華碩電腦股份有限公司 散熱結構
US11621211B2 (en) * 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes
US20210028084A1 (en) * 2019-07-22 2021-01-28 Intel Corporation Variable-thickness integrated heat spreader (ihs)
JP7358857B2 (ja) * 2019-09-04 2023-10-11 富士通株式会社 電子ユニット、電子ユニットの製造方法及び電子機器
US10971421B1 (en) * 2019-11-04 2021-04-06 Dell Products L.P. Gasket for electrically conductive thermal interface material over a bare die package
US11842944B2 (en) * 2019-12-26 2023-12-12 Intel Corporation IC assemblies including die perimeter frames suitable for containing thermal interface materials
CN113113369A (zh) * 2020-01-13 2021-07-13 华为技术有限公司 散热结构及其制造方法、芯片结构以及电子设备
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
TWI761864B (zh) * 2020-06-19 2022-04-21 海華科技股份有限公司 散熱式晶片級封裝結構
US20220148992A1 (en) * 2020-11-12 2022-05-12 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method of forming the package structure
US20220344297A1 (en) * 2021-04-23 2022-10-27 Inphi Corporation Semiconductor package inhibiting viscous material spread
US11778725B2 (en) * 2021-11-11 2023-10-03 Cisco Technology, Inc. Thermal interface material (TIM) filling structure for high warpage chips
TW202339146A (zh) * 2022-03-22 2023-10-01 聯發科技股份有限公司 半導體裝置及其製造方法
US20240164007A1 (en) * 2022-11-16 2024-05-16 Micro-Star Int'l Co.,Ltd. Electronic assembly, method for manufacturing electronic assembly and composite thermally conductive sheet

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150353A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
JPH0382145A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置およびその製造方法
JPH0582672A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置及びその製造方法
US5278446A (en) * 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
KR950003278B1 (ko) 1993-03-27 1995-04-07 현대전자산업 주식회사 전력증폭기의 피드 포워드 선형화 회로
US5518660A (en) 1994-05-02 1996-05-21 National Science Council Aqueous colloidal dispersions of sub-micrometer alumina particles
KR0129005Y1 (ko) * 1994-09-07 1998-12-01 황인길 반도체패키지의 히트싱크에 접착된 리드프레임의 구조
KR970039212A (ko) 1995-12-29 1997-07-24 김태구 자동차의 리모트 키를 이용한 정전기 방지 장치
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5796582A (en) * 1996-11-21 1998-08-18 Northern Telecom Limited Printed circuit board and heat sink arrangement
US5909056A (en) 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
KR19990016617A (ko) * 1997-08-18 1999-03-15 이해규 반도체 패키지
JP3586379B2 (ja) * 1998-08-07 2004-11-10 ペンタックス株式会社 受光素子ユニット
TW400631B (en) * 1999-01-06 2000-08-01 Walsin Advanced Electronics Chip package structure
JP2001044310A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその搭載方法
US6282096B1 (en) * 2000-04-28 2001-08-28 Siliconware Precision Industries Co., Ltd. Integration of heat conducting apparatus and chip carrier in IC package
US6317326B1 (en) 2000-09-14 2001-11-13 Sun Microsystems, Inc. Integrated circuit device package and heat dissipation device
US6392890B1 (en) * 2000-12-20 2002-05-21 Nortel Networks Limited Method and device for heat dissipation in an electronics system
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
US6535388B1 (en) 2001-10-04 2003-03-18 Intel Corporation Wirebonded microelectronic packages including heat dissipation devices for heat removal from active surfaces thereof
US6549407B1 (en) 2001-12-27 2003-04-15 Intel Corporation Heat exchanger retention mechanism
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US6654248B1 (en) * 2002-10-25 2003-11-25 Lsi Logic Corporation Top gated heat dissipation

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100343987C (zh) * 2003-10-29 2007-10-17 株式会社电装 具有金属板和半导体芯片的半导体器件
KR101089432B1 (ko) * 2004-09-03 2011-12-07 엘지전자 주식회사 냉각부재가 구비된 휴대용 전자기기
JP2006269564A (ja) * 2005-03-22 2006-10-05 Sony Corp 半導体装置
JP4696621B2 (ja) * 2005-03-22 2011-06-08 ソニー株式会社 半導体装置
JP2007234781A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd 半導体装置及び放熱部材
JP4691455B2 (ja) * 2006-02-28 2011-06-01 富士通株式会社 半導体装置
JP2012004358A (ja) * 2010-06-17 2012-01-05 Denso Corp 半導体モジュール実装構造
US10163755B2 (en) 2014-07-14 2018-12-25 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
JP2017520932A (ja) * 2014-07-14 2017-07-27 マイクロン テクノロジー， インク． 高効率熱経路を有する積層半導体ダイアセンブリの製造方法
US11776877B2 (en) 2014-07-14 2023-10-03 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
KR20230016237A (ko) * 2015-02-09 2023-02-01 가부시키가이샤 앰코테크놀로지재팬 반도체 장치
JP2016146427A (ja) * 2015-02-09 2016-08-12 株式会社ジェイデバイス 半導体装置
KR20160098046A (ko) * 2015-02-09 2016-08-18 가부시키가이샤 제이디바이스 반도체 장치
KR102608133B1 (ko) * 2015-02-09 2023-11-30 가부시키가이샤 앰코테크놀로지재팬 반도체 장치
US11488886B2 (en) 2015-02-09 2022-11-01 Amkor Technology Japan, Inc. Semiconductor device
KR102490814B1 (ko) * 2015-02-09 2023-01-20 가부시키가이샤 앰코테크놀로지재팬 반도체 장치
JP2020088273A (ja) * 2018-11-29 2020-06-04 レノボ・シンガポール・プライベート・リミテッド 電子機器
JP7311540B2 (ja) 2019-02-04 2023-07-19 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
JPWO2020162417A1 (ja) * 2019-02-04 2021-12-09 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
WO2020162417A1 (ja) * 2019-02-04 2020-08-13 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
JP7327579B1 (ja) 2022-05-30 2023-08-16 富士電機株式会社 半導体装置及び電力変換装置
WO2023233869A1 (ja) * 2022-05-30 2023-12-07 富士電機株式会社 半導体装置及び電力変換装置

Also Published As

Publication number Publication date
US6891259B2 (en) 2005-05-10
US20040036183A1 (en) 2004-02-26
US20030085475A1 (en) 2003-05-08
KR100446290B1 (ko) 2004-09-01
KR20030037384A (ko) 2003-05-14

Similar Documents

Publication Publication Date Title
JP2003152149A (ja) 半導体パッケージ及びその製造方法
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
TWI278975B (en) Semiconductor package with heatsink
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP3118187B2 (ja) 再加工可能な電子デバイス及び形成方法
US6507119B2 (en) Direct-downset flip-chip package assembly and method of fabricating the same
US20060125113A1 (en) Flip chip package with anti-floating structure
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
JPH11312712A (ja) 半導体装置及びその製造方法
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP2000323603A (ja) 半導体回路装置及びその製造方法
US8115304B1 (en) Method of implementing a discrete element in an integrated circuit
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH03268351A (ja) 半導体装置
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
JP2004524703A5 (ja)
US10049966B2 (en) Semiconductor device and corresponding method
JP3547303B2 (ja) 半導体装置の製造方法
CN212365960U (zh) 一种多腿位半导体集成电路引线框架
JP4688443B2 (ja) 半導体装置の製造方法
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2685039B2 (ja) 半導体装置
TWI313924B (en) High frequency ic package for uniforming bump-bonding height and method for fabricating the same
CN208806250U (zh) 一种半导体封装密封结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090528