JP2002124474A - 半導体基板の製造方法および半導体基板 - Google Patents

Abstract

(57)【要約】 【課題】トレンチ内に結晶性に優れたエピタキシャル膜
を配置することができる半導体基板の製造方法及び半導
体基板を提供する。 【解決手段】シリコン基板１の上面にトレンチエッチン
グ用のマスク酸化膜２を形成し、マスク酸化膜２を用い
たエッチングを行ってシリコン基板１にトレンチ３を形
成する。そして、マスク酸化膜２を除去した後、非酸化
性または非窒化性の減圧雰囲気下にて熱処理を行ってシ
リコン基板１でのトレンチ３内面を平滑化する。さら
に、エピタキシャル成長法によりトレンチ３内にエピタ
キシャル膜６を形成してトレンチ３内をエピタキシャル
膜６で埋め込む。基板１上のエピタキシャル膜６の表面
を平坦化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体素子形成用
の基板加工技術に関するものである。

【０００２】

【従来の技術】半導体基板にトレンチを形成してトレン
チ内をエピタキシャル膜で埋め込むことが行われてい
る。このトレンチ埋込のためのエピタキシャル成長を行
う際に、トレンチエッチング工程におけるトレンチ内面
（側面・底面）の面荒れや結晶欠陥により、成長したエ
ピタキシャル膜の結晶性が悪化する。図１７には本発明
者らが行った実験における断面ＳＥＭ像（スケッチ図）
を示し、図１７（ａ）には、トレンチエッチング直後の
状態を、図１７（ｂ）には、トレンチの埋込のためのエ
ピタキシャル成長を行った後の状態を示す。基板として
Ｓｉ（１１０）を用い、この基板上にＴＭＡＨエッチン
グにより幅が１８μｍで深さが１３．５μｍのトレンチ
を形成した場合、図１７（ｂ）に示すようにトレンチ底
面上に成長したエピタキシャル膜において結晶不良が発
生する。その原因となるのは、トレンチ側面のＳｉ（１
１１）面に比べてトレンチ底面のＳｉ（１１０）面の面
荒れが大きいためであると考えられる。

【０００３】

【発明が解決しようとする課題】本発明はこのように背
景の下になされたものであり、その目的は、トレンチ内
に結晶性に優れたエピタキシャル膜を配置することがで
きる半導体基板の製造方法及び半導体基板を提供するこ
とにある。

【０００４】

【課題を解決するための手段】請求項１に記載の発明に
よれば、半導体基板の上面にトレンチエッチング用マス
クが形成され、このトレンチエッチング用マスクを用い
たエッチングが行われて半導体基板にトレンチが形成さ
れる。そして、半導体基板でのトレンチ内面が平滑化さ
れ、この後に、エピタキシャル成長法によりトレンチ内
にエピタキシャル膜が形成されてトレンチ内がエピタキ
シャル膜で埋め込まれる。

【０００５】このように、トレンチを形成した後におい
てエピタキシャル膜を形成する前に、半導体基板でのト
レンチ内面を平滑化することにより、トレンチエッチン
グ工程においてトレンチ内面（側面・底面）に面荒れや
結晶欠陥があったとしても、これを改善してエピタキシ
ャル膜を成長する際の結晶性を向上することができる。

【０００６】請求項２に記載の発明によれば、トレンチ
を形成する工程の後において、トレンチエッチング用マ
スクが除去される。これにより、マスク材（例えば、酸
化膜）の剥がれを防止できるとともに、トレンチ開口部
付近の結晶性を向上させることができる。

【０００７】請求項３に記載の発明によれば、半導体基
板の上面にトレンチエッチング用マスクが形成され、ト
レンチエッチング用マスクを用いたエッチングが行われ
て半導体基板にトレンチが形成される。そして、エピタ
キシャル成長法によりトレンチ内を含めた半導体基板上
に第１のエピタキシャル膜が形成される。さらに、半導
体基板のトレンチ内での第１のエピタキシャル膜の表面
が平滑化された後、エピタキシャル成長法によりトレン
チ内に第２のエピタキシャル膜が形成されてトレンチ内
がエピタキシャル膜で埋め込まれる。

【０００８】このように、埋込用エピタキシャル膜を形
成する前に、トレンチ内での第１のエピタキシャル膜の
表面を平滑化することにより、トレンチエッチング工程
におけるトレンチ内面（側面・底面）の面荒れや結晶欠
陥があったとしても、これを改善してエピタキシャル膜
を成長する際の結晶性を向上させることができる。

【０００９】請求項４に記載のように、トレンチエッチ
ング用マスクを形成する工程において、マスク材とし
て、酸化膜もしくは窒化膜、あるいは、酸化膜と窒化膜
を積層した膜を用いることができ、特に、窒化膜、ある
いは、酸化膜と窒化膜を積層した膜を用いると膜の熱処
理における流動性が低いものとなり密着性に優れる。

【００１０】請求項５に記載のように、トレンチ加工は
ドライエッチング処理もしくはウェットエッチング処理
のいずれかによる異方性エッチング処理を用いてもよ
い。請求項６に記載のように、エピタキシャル膜を形成
する工程の前に、反応生成物および自然酸化膜の除去の
ための洗浄を行うと、エピタキシャル成長する際のトレ
ンチ内面での反応生成物および自然酸化膜の存在による
不具合を回避することができる。

【００１１】請求項７に記載のように、トレンチ内での
平滑化工程として、非酸化性または非窒化性の減圧雰囲
気下にて熱処理を行うと、トレンチ内面が酸化されたり
窒化されることが回避できる。

【００１２】ここで、請求項８に記載のように、非酸化
性または非窒化性の減圧雰囲気は、減圧チャンバ内に水
素または希ガスを導入することにより作るようにする
と、実用上好ましいものとなる。また、熱処理条件とし
て、請求項９に記載のように９００℃以上、特に、請求
項１０に記載のように１１００℃以上とすると、実用上
好ましいものとなる。

【００１３】また、トレンチ内での平滑化工程として、
請求項１１に記載のように、熱酸化するとともに熱酸化
膜を除去するものとしたり、請求項１２に記載のよう
に、等方性のドライエッチングまたは等方性のウェット
エッチングするものとすることができる。

【００１４】請求項１３に記載のように、熱処理を行う
工程とエピタキシャル膜で埋め込む工程とを、同一の装
置を用いて連続して行うと、基板表面への汚染物の付着
を低減可能でスループットの向上も期待できる。

【００１５】請求項１４に記載のように、エピタキシャ
ル膜で埋め込む工程において、エピタキシャル膜の形成
の際に、非酸化性または非窒化性の減圧雰囲気下で、成
膜ガスとドーパントガスを導入し、トレンチ内部に半導
体基板とは異なる濃度または導電型の拡散層を形成する
こともできる。このように、埋込エピタキシャル層の導
電型および濃度制御が可能となり、所望の拡散層を形成
することができる。また、請求項１５に記載のように、
拡散層は、一種もしくは複数の濃度または導電型の異な
る層から成るようにすることもできる。

【００１６】請求項１６に記載のように、トレンチ内を
エピタキシャル膜で埋め込む工程の後に、半導体基板上
のエピタキシャル膜を平坦化する工程を備える場合、請
求項１７に記載のように、研磨処理、エッチバック、異
方性ウェットエッチングのいずれか、又は組み合わせに
より半導体基板上のエピタキシャル膜を平坦化するよう
にするとよい。また、請求項１８に記載のように、半導
体基板上のエピタキシャル膜を平坦化する工程におい
て、トレンチエッチング用マスクを平坦化処理の終点検
出に用いることができる。

【００１７】請求項１９に記載のように、トレンチエッ
チング用マスクを形成する工程において、トレンチ加工
領域のトレンチエッチング用マスクの膜厚に対してトレ
ンチを形成しないフィールド領域のトレンチエッチング
用マスクの膜厚を厚くするとよい。

【００１８】請求項２０に記載のように、トレンチエッ
チング用マスクを除去する工程において、半導体基板の
上のトレンチエッチング用マスクを全て除去するように
してもよい。

【００１９】請求項２１に記載のように、トレンチエッ
チング用マスクを除去する工程において、半導体基板の
上のトレンチエッチング用マスクのうちのトレンチ加工
領域のトレンチエッチング用マスクを除去するようにし
てもよい。

【００２０】これらの製造方法を用いることにより、請
求項２２に記載の半導体基板を得ることができる。即
ち、トレンチの底面と側面とで成す角部における曲率半
径が１．０μｍ以上であるとともに、トレンチ内面での
表面粗さの最大高さが３ｎｍ以下となっている半導体基
板を得ることができる。特に、請求項２３に記載のよう
に、角部における曲率半径が１．５μｍ以上であるとと
もに、内面での表面粗さの最大高さが２ｎｍ以下となっ
ている半導体基板を得ることも可能となる。

【００２１】

【発明の実施の形態】（第１の実施の形態）以下、この
発明を具体化した第１の実施の形態を図面に従って説明
する。

【００２２】図１は、本実施の形態における半導体基板
の製造工程を示す概略断面図である。図２に示すよう
に、半導体基板を構成するシリコン基板（単結晶シリコ
ン基板）１にトレンチ３が形成され、このトレンチ３の
内部には単結晶シリコン膜７が充填されている。単結晶
シリコン膜７は埋込エピタキシャル成長により形成され
たものである。ここで、シリコン基板１はＮ型シリコン
基板であり、また、単結晶シリコン膜７はＰ型拡散層で
ある。よって、基板１と拡散層７の界面にＰＮ接合が形
成され、これによりデバイスを深さ方向に高集積化する
ことが可能となる。なお、シリコン基板１と拡散層７の
導電型は逆でもよい（基板１がＰ型、拡散層７がＮ
型）。また、拡散層７は、トレンチ３内部に所望のドー
パント濃度となるようにエピタキシャル層にて埋め込み
で形成しており、深さ方向・横方向に均一な濃度プロフ
ァイルを有する。

【００２３】次に、半導体基板の製造方法を説明する。
まず、図１（ａ）に示すように、単結晶シリコン基板１
を用意する。この基板１として、Ｓｉ（１１０）基板を
用いる。そして、単結晶シリコン基板１の上面に、トレ
ンチエッチング用マスクとなるマスク酸化膜（シリコン
酸化膜）２を成膜し、レジスト材を塗布した上でフォト
リソグラフィーにより所望の領域に開口部２ａを形成す
る。つまり、トレンチ加工位置を開口する。この酸化膜
エッチングはドライエッチングであってもウェットエッ
チングであっても構わないが高精度の加工を行う上では
ドライエッチングが望ましい。

【００２４】続いて、シリコン酸化膜２をマスクにして
エッチングを行って単結晶シリコン基板１にトレンチ３
を形成する。つまり、開口部２ａからドライエッチング
により異方性エッチングを実施し、トレンチ３を形成す
る。このドライエッチングについては、一般的に半導体
プロセスで用いられるＲＩＥ法（Reactive Ion Etchin
g）を用いてシリコン基板を縦方向にエッチングする。

【００２５】なお、トレンチ加工に関して、ドライ処理
による異方性エッチングプロセスを用いたが、ウェット
処理による異方性エッチングプロセスを用いてもよい。
ウェットエッチングによるトレンチ形成を行う場合に
は、酸化膜２の開口部２ａに形成される自然酸化膜を予
めＨＦ水溶液等で洗浄して除去しておき、その後、ＴＭ
ＡＨ溶液によりトレンチエッチングを行う。ＴＭＡＨ溶
液による異方性エッチングはシリコン基板１の面方位に
よりエッチングレートが異なるといった特性を用いるも
ので、より高アスペクトのトレンチ加工を行う上では、
Ｓｉ（１１０）基板を用いて、トレンチ側面がＳｉ（１
１１）面とすることでＳｉ（１１０）面とＳｉ（１１
１）面の選択比（１：６０）により高アスペクト加工が
可能である。また、エッチング溶液としてＴＭＡＨの他
にＫＯＨ溶液を用いることも可能である。

【００２６】このトレンチエッチング工程において、ト
レンチ内面（側面・底面）に面荒れや結晶欠陥が発生し
やすい。特に、Ｓｉ（１１０）基板にＴＭＡＨエッチン
グによりトレンチを形成した場合、側面のＳｉ（１１
１）面に比べて底面のＳｉ（１１０）面の面荒れが大き
くなる。このようなトレンチ内面（側面・底面）に面荒
れや結晶欠陥が残っていると、その後に行われるエピタ
キシャル成長の際に結晶不良を招くことになる。

【００２７】また、このトレンチエッチング工程もしく
はトレンチエッチング工程の前に、マスク合わせ用アラ
イメントとして、基板１の一部にアライメントトレンチ
４を形成するとともにその内部にポリシリコン等の耐Ｈ
Ｆ性の高い膜５を埋め込む。このアライメントトレンチ
により、後記する研磨のときの研磨終了を検知すること
ができることとなる。

【００２８】引き続き、図１（ｂ）に示すように、基板
１の上面でのマスク材として用いた酸化膜２を全て除去
する。このように、マスク酸化膜２を全面除去すること
により、次工程である熱処理において剥れを防止するこ
とができる。この際、ＨＦ洗浄を用いると、トレンチ内
の自然酸化膜も同時に除去できる。このＨＦ洗浄処理
は、特に、ドライエッチングによりトレンチ形成を行っ
た場合は反応生成物がトレンチ内部に付着している場合
があるため硫酸（Ｈ₂ ＳＯ₄ ）＋過酸化水素水（Ｈ₂ Ｏ
₂ ）溶液で洗浄するとともに、その後に、ＨＦ水溶液で
洗浄することが有効である。ＨＦ水溶液による洗浄にお
いてトレンチ形成に用いたマスク酸化膜（２）を除去す
ることも可能であり、図１（ｂ）ではこの場合を示して
いる。このようにエピタキシャル膜を形成する工程の前
に、反応生成物および自然酸化膜の除去のための洗浄を
行うと、エピタキシャル成長する際のトレンチ内面での
反応生成物および自然酸化膜の存在による不具合を回避
することができる。

【００２９】その後、熱処理を行ってシリコン基板１で
のトレンチ内面（側面・底面）を平滑化する。この時の
熱処理条件は、雰囲気を減圧下とするとともに水素、Ａ
ｒ、Ｈｅ等を導入し非酸化性または非窒化性の減圧雰囲
気下とする。また、温度として、９００〜１２００℃に
し、さらに、時間として、面荒れの大きさにより任意で
あるが、例えば、数分〜数１０分とする。この際、熱処
理条件として、９００℃以上、より好ましくは１１００
℃以上にする。また、減圧チャンバ内に水素または希ガ
スを導入することにより非酸化性または非窒化性の減圧
雰囲気を作る。さらに、平滑化熱処理を、エピ成長を行
う際に用いるＬＰ−ＣＶＤチャンバ内で処理すること
で、工程の簡略化と自然酸化膜の付着防止（除去工程不
要）を図ることができる。即ち、熱処理を行う工程とエ
ピタキシャル膜６で埋め込む工程とを、同一の装置を用
いて連続して行うようにすると、基板表面への汚染物の
付着を低減可能でスループットの向上も期待できる。

【００３０】その後、図１（ｃ）に示すように、エピタ
キシャル成長を行い、トレンチ３内を含めた基板１上に
エピタキシャル膜６を形成する。詳しくは、ＬＰ−ＣＶ
Ｄチャンバ内で減圧雰囲気で８００〜１１００℃で成膜
を行う。これにより、トレンチ３内がエピタキシャル膜
６で埋め込まれる。エピタキシャル膜６の成膜処理にお
いては、少なくとも成膜材料元素を含む成膜ガスに基板
１の表面がさらされる状態で任意の温度に基板１を保持
する。そして、エピタキシャル膜６の形成の際に、非酸
化性の減圧雰囲気下で、成膜ガスとドーパントガスを導
入し、トレンチ内部にシリコン基板１とは異なる濃度ま
たは導電型の拡散層を形成する。このように、埋込エピ
タキシャル層の導電型および濃度制御が可能となり、所
望の拡散層を形成することができる。また、拡散層は、
一種もしくは複数の濃度または導電型の異なる層から成
るものとすることができる。

【００３１】このときのエピ成膜としては、例えば導電
型の異なる層を重ねて配置してもよい。例えば、ｎ型層
とｐ型層とｎ型層を重ねて形成する（成長する）。そし
て、埋込エピタキシャル成長後に基板１上のエピタキシ
ャル膜６の表面を平坦化して、図１（ｄ）に示すよう
に、トレンチ３上に残る段差を無くす。平坦化には、Ｃ
ＭＰ（Chemical Mechanical Polish ）工程を用いる。
ＣＭＰ工程では、表面の平坦化に加えて、トレンチ開口
部付近の粗悪な結晶性のエピタキシャル膜を除去する効
果もある。また、ＣＭＰ（研磨）の他にドライエッチン
グ処理によるエッチバック法あるいは異方性ウェットエ
ッチングによって平坦化してもよい。または、研磨処
理、エッチバック、異方性ウェットエッチングの組み合
わせにより平坦化してもよい。

【００３２】このようにして得られた半導体基板におい
ては、図２に示すように、上面に開口するトレンチ３が
形成されるとともに、当該トレンチ３の内部に単結晶シ
リコン層７が充填されており、トレンチ３の底面と側面
とで成す角部における曲率半径ｒが１．０μｍ以上であ
るとともに、トレンチ３内面での表面粗さの最大高さＲ
max が３ｎｍ以下となっている。より詳しくは、角部に
おける曲率半径ｒが１．５μｍ以上であるとともに、ト
レンチ内面でのＲmax 値が２ｎｍ以下となっている。

【００３３】上記の加工工程により形成した拡散層（深
さ方向に延びる拡散層）７の構造は、表面からの熱拡散
等の手法で形成したものとは異なり、図１（ｄ）に示す
ように、高アスペクトの拡散層７が形成できる。

【００３４】また、図１（ｄ）に示す半導体基板を用い
て、例えば、米国特許第５４３８２１５号に開示されて
いるような高耐圧ＭＯＳデバイスを形成することができ
る。また、平坦化研磨において、研磨ストッパとなる酸
化膜が無いため、エピ膜残り厚により、研磨終点を判断
する（アライメントトレンチの露出により判断可能）。

【００３５】このように本実施形態においては、トレン
チエッチング後に、減圧雰囲気における熱処理（非酸化
性・非窒化性減圧雰囲気）により表面の平滑化を実施し
た上で、エピ成長させた。より詳しくは、エピ成膜を行
うＬＰ−ＣＶＤチャンバ内で、熱処理（非酸化性・非窒
化性雰囲気下）とエピ成膜の連続処理を行った。又この
とき、熱処理により発生するマスク酸化膜剥れに対する
対策として、図１（ａ）のマスク酸化膜２を図１（ｂ）
のごとく除去するようにした。

【００３６】このようにすることにより、非酸化性・非
窒化性熱処理によるトレンチ底面ラフネス低減と結晶性
向上を図ることができる。詳しくは、ＴＭＡＨによるト
レンチエッチングを行った後においてはトレンチ内面で
の表面粗さ（詳しくは最大高さＲmax ）は大きくなって
いるが、非酸化性・非窒化性熱処理を施すことによりＲ
max 値が小さくなる。このときのＲmax 値は熱処理時間
に比例する。また、熱処理により表面積の減少により安
定化し表面粗さが低減される。さらに、水素雰囲気下と
することにより酸化および窒化が防止される。

【００３７】図３には、熱処理を行うことによるトレン
チラフネス低減効果の確認結果を示す。横軸に熱処理時
間をとり、縦軸にトレンチ底面でのＲmax 値をとってい
る。また、比較例としてバルクＳｉ（１１０）の表面粗
さＲmax を併記した。熱処理温度は１１５０℃とし、表
面粗さの測定は段差計を用いて面内を５点評価した。こ
の図３から熱処理を行うことによりトレンチ底面でのＲ
max 値が低減していることが分かる。

【００３８】次に、結晶性向上とマスク剥れのトレード
オフ関係について説明する。図４には、非酸化性・非窒
化性熱処理による結晶性向上に関する評価結果を示す。
つまり、非酸化性・非窒化性熱処理条件に対する、エピ
タキシャル膜の結晶性の変化を示す。

【００３９】横軸は熱処理温度で、縦軸はエピタキシャ
ル膜成長後の断面欠陥密度（セコエッチ後；フッ酸と重
クロム酸カリウムの混合液を用いたエッチングを行った
後）を示す。また、Ｈ₂ 流量は２０リットル／分、真空
度は８０torrとした。さらに、熱処理時間は１．５分、
５分、１０分の３種類とした。９５０℃以上の熱処理で
徐々に効果があらわれ、１１００℃以上で１０分以上の
熱処理において顕著な結晶性の向上が確認できる。

【００４０】また、図５の模式図で示すように、この熱
処理により、トレンチエッジ部に酸化膜の剥がれが生じ
る。これを定量的に測定した。その結果を図６に示す。
つまり、非酸化性・非窒化性熱処理条件に対する、酸化
膜の剥れ領域の大きさを示す。横軸には熱処理温度をと
り、縦軸には酸化膜の剥がれ領域の長さをとっている。
また、熱処理時間は１．５分、５分、１０分の３種類と
した。

【００４１】図６から、結晶性向上に効果の高い１１５
０℃、１０分の処理を行った場合には、トレンチエッジ
から剥れ領域が１０μｍ程度発生することが分かった。
このマスク酸化膜剥れは、工程内のパーティクル汚染の
発生と熱処理後に成長するエピタキシャル膜の結晶性悪
化を招くことが懸念されるため、除去することが必要で
ある。

【００４２】図７には、本発明者らによる非酸化性・非
窒化性熱処理の効果確認の結果を示す。詳しくは、断面
ステンエッチ（フッ酸と硝酸の混合液を用いたエッチン
グ）を行った後のＳＥＭ観察結果を示す。

【００４３】図７（ａ）は、厚さ５００ｎｍのマスク酸
化膜を残したまま、熱処理を行うこと無くトレンチ埋込
エピを行った場合であり、トレンチ底部に結晶不良が発
生するとともに開口部にピットが発生した。なお、マス
ク酸化膜上には多結晶膜が成長する。これに対し、図７
（ｂ）は、厚さ５００ｎｍのマスク酸化膜を残したま
ま、１１５０℃、１０分の熱処理を行った後にトレンチ
埋込エピを行った場合であり、トレンチ底部の結晶性は
比較的向上したが、結晶不良に起因するエッチピットは
みられる。また、開口部にピットが残った。図７
（ａ），（ｂ）に対し、図７（ｃ）は、厚さ５００ｎｍ
のマスク酸化膜を除去し、１１５０℃、１０分の熱処理
を行った後にトレンチ埋込エピを行った場合であり、ト
レンチ底部および開口部の結晶性が向上した。なお、マ
スク酸化膜除去によりトレンチ外部にもエピタキシャル
膜が成長する。

【００４４】ここで、トレンチ３の内部に埋込む単結晶
半導体層（拡散層）について言及する。図８に示すよう
に、シリコン基板１００上の所望の位置に深さ方向に均
一な拡散層１０１を形成することは、米国特許第５４３
８２１５号に開示される高耐圧ＭＯＳデバイスのオン抵
抗低減に有効な基板構造として注目されているだけでな
く、基板の深さ方向を有効利用することにより深さ方向
に高集積化が可能となることからも有益な構造である。

【００４５】拡散層１０１の形成手法としては、従来か
らシリコン半導体プロセスで一般的に用いられる表面か
らのドーパント不純物の熱拡散や、イオン注入と熱処理
により拡散層１０１を形成する手法が考えられる。しか
しながら、拡散層１０１の深さＢはドーパント不純物の
拡散速度に律速されるため、一般的に用いる熱処理時間
では表面から数μｍ程度の深さまでしか拡散層１０１を
形成させることができず、また、ドーパントの拡散は等
方的に進むため深さ方向だけでなく横方向にも拡散は進
み、結果的に深さと同程度の横広がりＡを持った拡散層
１０１となる。従って、従来の熱拡散による拡散層形成
では、アスペクト比（＝Ｂ／Ａ）は原理的に「１」を越
えることはなく、デバイスを形成する上での構造が制限
されることになる。

【００４６】これに対して、G.Deboy らによる“A new
generation of high voltage MOSFETs breaks the lim
it line of silicon" IEDM98 Proc.（１９９８年）また
は特開平１２−４０８２２号公報においては、図９
（ａ），（ｂ）に示すように基板１１０上にエピタキシ
ャル成長させてエピタキシャル膜１１１ａを形成すると
ともに、図９（ｃ）に示すようにフォトリソグラフィに
よる部分的ドーパントイオン注入および熱拡散処理を行
い拡散層１１２ａを形成する。以後、図１０（ａ），
（ｂ）に示すように、エピタキシャル成長と部分的イオ
ン注入および熱拡散処理を繰り返すことにより、図１０
（ｃ）に示すように、深さ方向に延びた拡散層１１２を
形成している。この手法を用いることにより、形成され
る拡散層（深さ方向に延びる拡散層）１１２はエピタキ
シャル成長厚みにより深さが決まるため、ドーパントの
拡散長により律速されることはない。

【００４７】しかしながら、この拡散層１１２はその側
面の形状は凹凸を有し直線的でなくなってしまう。これ
に対し、図２に示す本実施形態での構造においては、ト
レンチ３の内面が平滑化されており、そのトレンチ３内
に配置される拡散層７における側面も上下方向に直線的
に延設している。よって、所望のデバイス特性を得る上
で好ましいものとなる。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。

【００４８】図１１，１２は、本実施の形態における半
導体基板の製造工程を示す概略断面図である。図１２
（ｃ）に示すように、半導体基板を構成するシリコン基
板（単結晶シリコン基板）１１にトレンチ１４が形成さ
れ、このトレンチ１４の内部には単結晶シリコン膜（拡
散層）１６が充填されている。

【００４９】第１の実施の形態においては加工精度の悪
化を招きやすいので、本実施形態ではマスク酸化膜を残
すようにしている。つまり、トレンチ加工領域のみマス
ク酸化膜を除去した上で、熱処理を行った後に埋込エピ
成膜を行うようにしている。

【００５０】まず、図１１（ａ）に示すように、シリコ
ン基板１１の上面に酸化膜１２を形成する。そして、ト
レンチ加工領域の酸化膜１２を除去する。次に、図１１
（ｂ）に示すように、熱酸化により、シリコン基板１１
の上面の酸化膜の膜厚を厚くする。つまり、トレンチ加
工領域Ｚ１は、トレンチエッジからマスク剥れ領域長さ
以上離れた位置までとし、その外部をフィールド領域Ｚ
２とし、トレンチ加工領域Ｚ１に酸化膜１３を形成する
とともに、この酸化膜１３よりフィールド領域Ｚ２の酸
化膜１２を厚膜化する。さらに、トレンチ加工領域Ｚ１
の酸化膜１３をパターニングする。

【００５１】さらに、図１１（ｃ）に示すように、エッ
チングを行ってトレンチ１４を形成する。そして、図１
２（ａ）に示すように、ＨＦ洗浄によりトレンチ加工領
域Ｚ１のみのマスク酸化膜１３を除去する。このとき、
トレンチ１４内の自然酸化膜も除去される。さらに、図
１２（ｂ）に示すように、トレンチ内面の平滑化のため
の熱処理（９００〜１２００℃）を行った後、エピタキ
シャル膜１５を形成する（減圧雰囲気、８００〜１１０
０℃）。これによりトレンチ１４内がエピタキシャル膜
１５で埋め込まれる。続いて、図１２（ｃ）に示すよう
に、平坦化研磨を行う。この際、トレンチ周辺の酸化膜
１２により研磨の終点を検出する。

【００５２】以上のごとく、第１の実施の形態では、マ
スク酸化膜の除去の際に、ウェハ全面を除去したが、本
実施形態においては、予めトレンチ加工領域Ｚ１よりフ
ィールド領域Ｚ２の酸化膜厚を厚膜化することで、トレ
ンチ加工領域Ｚ１のみの酸化膜１３を除去することがで
きる。即ち、トレンチ加工領域Ｚ１のトレンチエッチン
グ用マスク１３の膜厚に対してトレンチを形成しないフ
ィールド領域Ｚ２のトレンチエッチング用マスク１２の
膜厚を厚くし、シリコン基板１１の上のトレンチエッチ
ング用マスク１２，１３のうちのトレンチ加工領域Ｚ１
のトレンチエッチング用マスク１３を除去する。この場
合、フィールド領域Ｚ２の酸化膜１２を平坦化研磨のス
トッパに用いることが可能となる。 （第３の実施の形態）次に、第３の実施の形態を、第
１，２の実施の形態との相違点を中心に説明する。

【００５３】図１３は、本実施の形態における半導体基
板の製造工程を示す概略断面図である。本実施形態は、
マスク（酸化膜）を残した状態でエピ成長を行う例であ
って、熱処理条件の限定により、酸化膜剥れ防止と結晶
性の向上を両立するようにしている。

【００５４】まず、図１３（ａ）に示すように、シリコ
ン基板２１の上面にマスク酸化膜２２を形成し、エッチ
ングによりトレンチ２３を形成する。その後、トレンチ
内面の平滑化のための熱処理を行う。このときの熱処理
条件として、温度が９００〜１１００℃で、時間が数分
〜数１０分程度とする。

【００５５】その後、図１３（ｂ）に示すように、エピ
タキシャル成長法によりトレンチ２３内を含めたシリコ
ン基板２１上にエピタキシャル膜２４を形成し（減圧雰
囲気、８００〜１１００℃）、さらに、図１３（ｃ）に
示すように、シリコン基板２１上のエピタキシャル膜２
４を平坦化し、トレンチ内に拡散層２５を配置した基板
を得る。このとき、トレンチ間の酸化膜２２により研磨
の終点検出が可能となる。

【００５６】図１４には、マスク酸化膜を残した状態
で、１１００℃、１０分の熱処理を行った後にエピタキ
シャル成長した場合の観察結果を示す。この図からトレ
ンチ内における結晶性はよいことが分かる。 （第４の実施の形態）次に、第４の実施の形態を、第１
〜３の実施の形態との相違点を中心に説明する。

【００５７】図１５は、本実施の形態における半導体基
板の製造工程を示す概略断面図である。本実施形態で
は、埋込用エピタキシャル膜の成膜に先立ち、薄いエピ
タキシャル膜を堆積し、その後に熱処理を行って内面の
平滑化を行うこととし、これにより、酸化膜剥れを防止
している。

【００５８】まず、図１５（ａ）に示すように、シリコ
ン基板３１の上面にトレンチエッチング用マスクとして
のマスク酸化膜３２を形成し、続いて、マスク酸化膜３
２を用いたエッチングを行ってシリコン基板３１にトレ
ンチ３３を形成する。そして、図１５（ｂ）に示すよう
に、エピタキシャル成長法によりトレンチ３３内を含め
たシリコン基板３１上に第１のエピタキシャル膜３４を
形成する。このエピタキシャル膜３４の成膜条件は、８
００〜１１００℃、数μｍ程度とする。このエピタキシ
ャル膜３４の成膜後においては、前述のトレンチエッチ
ングによるトレンチ３３の内面の面荒れ・結晶欠陥がト
レンチ３３内でのエピタキシャル膜３４の表面に現れる
（反映されたものとなる）。そこで、熱処理を行ってシ
リコン基板３１のトレンチ３３内でのエピタキシャル膜
３４の表面を平滑化する。この熱処理条件としては、減
圧雰囲気、９００〜１２００℃、数分〜数１０分とす
る。

【００５９】そして、図１５（ｃ）に示すように、エピ
タキシャル成長法によりトレンチ３３内を含めたシリコ
ン基板３１上に第２のエピタキシャル膜３５を形成す
る。これにより、トレンチ３３内がエピタキシャル膜で
埋め込まれる。この埋込エピ成膜の条件は、８００〜１
１００℃とする。

【００６０】さらに、図１５（ｄ）に示すように、シリ
コン基板３１上のエピタキシャル膜を平坦化し、トレン
チ３３内に拡散層３６を配置した基板を得る。以上のご
とく、第１のエピタキシャル膜３４によってマスク材
（酸化膜）３２の剥がれを防止できるとともに、埋込用
エピタキシャル膜３５を形成する前に、熱処理によりト
レンチ３３内での第１のエピタキシャル膜３４の表面を
平滑化することにより、トレンチエッチング工程におけ
るトレンチ内面（側面・底面）の面荒れや結晶欠陥があ
ったとしても、これを改善してエピタキシャル膜を成長
する際の結晶性を向上させることができる。 （第５の実施の形態）次に、第５の実施の形態を、第１
〜４の実施の形態との相違点を中心に説明する。

【００６１】図１６は、本実施の形態における半導体基
板の製造工程を示す概略断面図である。本実施形態で
は、マスク材として窒化膜を含む材料を使用している。

【００６２】まず、図１６（ａ）に示すように、シリコ
ン基板４１の上面にトレンチエッチング用マスク４２を
形成する。このマスク材として、窒化膜を用いる。また
は、酸化膜と窒化膜を積層した多層膜を用いる。詳しく
は、酸化膜／窒化膜／酸化膜多層構造を用いる。そし
て、エッチングを行ってトレンチ４３を形成する。

【００６３】さらに、トレンチ内面の平滑化のために９
００〜１２００℃の熱処理を行った後、図１６（ｂ）に
示すように、エピタキシャル成長法によりトレンチ４３
内を含めたシリコン基板４１上にエピタキシャル膜４４
を形成する（減圧雰囲気、８００〜１１００℃）。そし
て、図１６（ｃ）に示すように、シリコン基板４１上の
エピタキシャル膜４４を平坦化してトレンチ４３内に拡
散層４５を配置した基板を得る。

【００６４】このように、マスクとして、酸化膜の代わ
りに、窒化膜もしくは酸化膜と窒化膜を積層した膜を用
いた。これにより、窒化膜を含むマスクは、下記の昇華
反応が生じないため、酸化膜／Ｓｉ界面での剥れを防止
できる。詳しくは、シリコン窒化膜を含んでいると、熱
処理して流動性が低くなり密着性の向上を図ることがで
きる。

【００６５】

【化１】

【００６６】これまで説明してきた実施形態ではトレン
チ内での平滑化処理として、熱処理を用いたが、次のよ
うにしてトレンチ内での平滑化を行ってもよい。 （i)．犠牲酸化を行うとともに、酸化膜除去を行う。即
ち、熱酸化するとともに熱酸化膜を除去する。あるい
は、（ii).トレンチに対し等方性エッチングを行う。具
体的には、フッ酸＋硝酸混合液処理、あるいは、ＣＤＥ
（ケミカルドライエッチング）処理を行う。即ち、等方
性のドライエッチングまたは等方性のウェットエッチン
グを行う。

【図面の簡単な説明】

【図１】 第１の実施の形態における半導体基板の製造
工程を示す概略断面図。

【図２】 半導体基板の概略断面図。

【図３】 熱処理時間とトレンチ底面の表面粗さの関係
を示す図。

【図４】 熱処理温度と断面欠陥密度との関係を示す
図。

【図５】 熱処理による酸化膜の剥がれ現象を示す概念
図。

【図６】 熱処理温度と酸化膜剥がれ領域長さとの関係
を示す図。

【図７】 エピタキシャル膜の状態を説明するための
図。

【図８】 基板断面図。

【図９】 積層エピタキシャル成長法による基板断面
図。

【図１０】 積層エピタキシャル成長法による基板断面
図。

【図１１】 第２の実施の形態における半導体基板の製
造工程を示す概略断面図。

【図１２】 第２の実施の形態における半導体基板の製
造工程を示す概略断面図。

【図１３】 第３の実施の形態における半導体基板の製
造工程を示す概略断面図。

【図１４】 基板断面図。

【図１５】 第４の実施の形態における半導体基板の製
造工程を示す概略断面図。

【図１６】 第５の実施の形態における半導体基板の製
造工程を示す概略断面図。

【図１７】 従来技術を説明するための基板断面図。

【符号の説明】

１…シリコン基板、２…マスク酸化膜、３…トレンチ、
６…エピタキシャル膜、７…拡散層、１１…シリコン基
板、１２，１３…酸化膜、１４…トレンチ、１５…エピ
タキシャル膜、１６…拡散層、２１…シリコン基板、２
２…酸化膜、２３…トレンチ、２４…エピタキシャル
膜、２５…拡散層、３１…シリコン基板、３２…酸化
膜、３３…トレンチ、３４…第１のエピタキシャル膜、
３５…第２のエピタキシャル膜、３６…拡散層、４１…
シリコン基板、４２…窒化膜マスク、４３…トレンチ、
４４…エピタキシャル膜、４５…拡散層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/761 Ｈ０１Ｌ 21/76 Ｊ (72)発明者 山口 仁 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 辻 信博 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5F032 AB01 BA01 CA17 DA12 DA23 DA24 DA25 DA33 DA34 DA74 5F043 AA02 AA31 BB01 BB22 DD16 FF01 FF07 GG10 5F045 AA06 AB02 AD11 AD12 AD13 AD14 AD15 BB12 DA67

Claims (24)

【特許請求の範囲】
1. 【請求項１】 半導体基板（１）の上面にトレンチエッ
   チング用マスク（２）を形成する工程と、 前記トレンチエッチング用マスク（２）を用いたエッチ
   ングを行って半導体基板（１）にトレンチ（３）を形成
   する工程と、 前記半導体基板（１）でのトレンチ（３）内面を平滑化
   する工程と、 エピタキシャル成長法により前記トレンチ（３）内にエ
   ピタキシャル膜（６）を形成してトレンチ（３）内をエ
   ピタキシャル膜（６）で埋め込む工程と、を備えたこと
   を特徴とする半導体基板の製造方法。
2. 【請求項２】 前記トレンチ（３）を形成する工程の後
   において、トレンチエッチング用マスク（２）を除去す
   る工程を備えたことを特徴とする請求項１に記載の半導
   体基板の製造方法。
3. 【請求項３】 半導体基板（３１）の上面にトレンチエ
   ッチング用マスク（３２）を形成する工程と、 前記トレンチエッチング用マスク（３２）を用いたエッ
   チングを行って半導体基板（３１）にトレンチ（３３）
   を形成する工程と、 エピタキシャル成長法により前記トレンチ（３３）内を
   含めた半導体基板（３１）上に第１のエピタキシャル膜
   （３４）を形成する工程と、 前記半導体基板（３１）のトレンチ（３３）内での第１
   のエピタキシャル膜（３４）の表面を平滑化する工程
   と、 エピタキシャル成長法により前記トレンチ（３３）内に
   第２のエピタキシャル膜（３５）を形成してトレンチ
   （３３）内をエピタキシャル膜で埋め込む工程と、を備
   えたことを特徴とする半導体基板の製造方法。
4. 【請求項４】 前記トレンチエッチング用マスク（２）
   を形成する工程において、マスク材として、酸化膜もし
   くは窒化膜、あるいは、酸化膜と窒化膜を積層した膜を
   用いたことを特徴とする請求項１〜３のいずれか１項に
   記載の半導体基板の製造方法。
5. 【請求項５】 前記トレンチ（３）を形成する工程にお
   いて、ドライエッチング処理もしくはウェットエッチン
   グ処理のいずれかによる異方性エッチング処理を用いる
   ことを特徴とする請求項１〜３のいずれか１項に記載の
   半導体基板の製造方法。
6. 【請求項６】 前記エピタキシャル膜（６）を形成する
   工程の前に、反応生成物および自然酸化膜の除去のため
   の洗浄を行うようにしたことを特徴とする請求項１〜３
   のいずれか１項に記載の半導体基板の製造方法。
7. 【請求項７】 前記トレンチ（３）内での平滑化工程
   は、非酸化性または非窒化性の減圧雰囲気下にて熱処理
   を行うものであることを特徴とする請求項１〜３のいず
   れか１項に記載の半導体基板の製造方法。
8. 【請求項８】 前記非酸化性または非窒化性の減圧雰囲
   気は、減圧チャンバ内に水素または希ガスを導入するこ
   とにより作るようにしたことを特徴とする請求項７に記
   載の半導体基板の製造方法。
9. 【請求項９】 前記熱処理条件として、９００℃以上と
   したことを特徴とする請求項７に記載の半導体基板の製
   造方法。
10. 【請求項１０】 前記熱処理条件として、１１００℃以
    上としたことを特徴とする請求項９に記載の半導体基板
    の製造方法。
11. 【請求項１１】 前記トレンチ（３）内での平滑化工程
    は、熱酸化するとともに熱酸化膜を除去するものである
    ことを特徴とする請求項１〜３のいずれか１項に記載の
    半導体基板の製造方法。
12. 【請求項１２】 前記トレンチ（３）内での平滑化工程
    は、等方性のドライエッチングまたは等方性のウェット
    エッチングするものであることを特徴とする請求項１〜
    ３のいずれか１項に記載の半導体基板の製造方法。
13. 【請求項１３】 前記熱処理を行う工程と前記エピタキ
    シャル膜（６）で埋め込む工程とを、同一の装置を用い
    て連続して行うようにしたことを特徴とする請求項７に
    記載の半導体基板の製造方法。
14. 【請求項１４】 前記エピタキシャル膜（６）で埋め込
    む工程において、エピタキシャル膜（６）の形成の際
    に、非酸化性または非窒化性の減圧雰囲気下で、成膜ガ
    スとドーパントガスを導入し、トレンチ内部に半導体基
    板（１）とは異なる濃度または導電型の拡散層を形成す
    るようにしたことを特徴とする請求項１〜３のいずれか
    １項に記載の半導体基板の製造方法。
15. 【請求項１５】 前記拡散層は、一種もしくは複数の濃
    度または導電型の異なる層から成ることを特徴とする請
    求項１４に記載の半導体基板の製造方法。
16. 【請求項１６】 前記トレンチ内をエピタキシャル膜
    （６）で埋め込む工程の後に、半導体基板（１）上のエ
    ピタキシャル膜（６）を平坦化する工程を備えたことを
    特徴とする請求項１〜３のいずれか１項に記載の半導体
    基板の製造方法。
17. 【請求項１７】 前記半導体基板上のエピタキシャル膜
    を平坦化する工程において、研磨処理、エッチバック、
    異方性ウェットエッチングのいずれか、又は組み合わせ
    により平坦化するようにしたことを特徴とする請求項１
    ６に記載の半導体基板の製造方法。
18. 【請求項１８】 前記半導体基板上のエピタキシャル膜
    を平坦化する工程において、トレンチエッチング用マス
    ク（２）を平坦化処理の終点検出に用いたことを特徴と
    する請求項１７に記載の半導体基板の製造方法。
19. 【請求項１９】 前記トレンチエッチング用マスク（１
    ２，１３）を形成する工程において、トレンチ加工領域
    （Ｚ１）のトレンチエッチング用マスク（１３）の膜厚
    に対してトレンチを形成しないフィールド領域（Ｚ２）
    のトレンチエッチング用マスク（１２）の膜厚を厚くす
    るようにしたことを特徴とする請求項２に記載の半導体
    基板の製造方法。
20. 【請求項２０】 前記トレンチエッチング用マスク
    （２）を除去する工程において、半導体基板（１）の上
    のトレンチエッチング用マスク（２）を全て除去するよ
    うにしたことを特徴とする請求項２に記載の半導体基板
    の製造方法。
21. 【請求項２１】 前記トレンチエッチング用マスク（１
    ２，１３）を除去する工程において、半導体基板（１
    １）の上のトレンチエッチング用マスク（１２，１３）
    のうちのトレンチ加工領域（Ｚ１）のトレンチエッチン
    グ用マスク（１３）を除去するようにしたことを特徴と
    する請求項２または１９に記載の半導体基板の製造方
    法。
22. 【請求項２２】 上面に開口するトレンチ（３）が形成
    されるとともに、当該トレンチ（３）の内部に単結晶半
    導体層（７）が充填された半導体基板であって、前記ト
    レンチ（３）の底面と側面とで成す角部における曲率半
    径が１．０μｍ以上であるとともに、トレンチ（３）内
    面での表面粗さの最大高さが３ｎｍ以下となっているこ
    とを特徴とする半導体基板。
23. 【請求項２３】 前記角部における曲率半径が１．５μ
    ｍ以上であるとともに、前記内面での表面粗さの最大高
    さが２ｎｍ以下となっていることを特徴とする請求項２
    ２に記載の半導体基板。
24. 【請求項２４】 前記単結晶半導体層（７）は、一種も
    しくは複数の濃度または導電型の異なる層から成ること
    を特徴とする請求項２２に記載の半導体基板。