DE102012211776A1 - Fertigungsverfahren eines halbleitersubstrats - Google Patents

Fertigungsverfahren eines halbleitersubstrats Download PDF

Info

Publication number
DE102012211776A1
DE102012211776A1 DE102012211776A DE102012211776A DE102012211776A1 DE 102012211776 A1 DE102012211776 A1 DE 102012211776A1 DE 102012211776 A DE102012211776 A DE 102012211776A DE 102012211776 A DE102012211776 A DE 102012211776A DE 102012211776 A1 DE102012211776 A1 DE 102012211776A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor substrate
manufacturing
equal
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012211776A
Other languages
English (en)
Other versions
DE102012211776B4 (de
Inventor
Hiroshi Ohtsuki
Takumi Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102012211776A1 publication Critical patent/DE102012211776A1/de
Application granted granted Critical
Publication of DE102012211776B4 publication Critical patent/DE102012211776B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

Ein Fertigungsverfahren eines Halbleitersubstrats umfasst die folgenden Schritte: Bilden eines Grabens (T1) in einer Halbleiterplatte (10a) mittels eines Trockenätzverfahrens; Ätzen eines Oberflächenabschnitts einer Innenwand des Grabens (T1) derart mittels eines chemischen Ätzverfahrens, dass eine erste Beschädigungsschicht (D1) entfernt wird, wobei der Oberflächenabschnitt eine Dicke von größer oder gleich 50 Nanometer aufweist; und Ausführen einer Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C derart in nicht oxidierendem und nicht azotierendem Gas, dass die Kristallinität einer zweiten Beschädigungsschicht (D2) wiederhergestellt wird, wobei die zweite Beschädigungsschicht (D2) unter der ersten Beschädigungsschicht (D1) angeordnet ist. Die Kristallinität um den Graben (T1) herum wird ausreichend wiederhergestellt.

Description

  • Die vorliegende Erfindung betrifft Fertigungsverfahren eines Halbleitersubstrats mit einem Epitaxialfilm in einem Graben.
  • Ein Fertigungsverfahren eines Halbleitersubstrats wird beispielsweise in der JP 2002-124474 A , welche der US 2002/0158301 entspricht, und der JP 2006-19610 A beschrieben. Bei dem Verfahren wird ein Graben in dem Substrat gebildet und ein Epitaxialfilm mit einer hohen Kristallinität in dem Graben eingebettet. Diese zwei Dokumente sind darauf ausgerichtet, ein Fertigungsverfahren des Halbleitersubstrats mit einer Super-Junction-(SJ)-Struktur mit pn-Säulen bereitzustellen. Das Substrat wird in geeigneter Weise für eine Halbleitervorrichtung mit einer hohen Durchbruchspannung und einem geringen Durchlasswiderstand verwendet.
  • Bei dem Fertigungsverfahren, das in der JP 2002-124474 A beschrieben wird, wird ein Graben in einem Siliciumsubstrat gebildet. Eine Maske aus einem Oxidfilm, die bei einem Graben-Prozess verwendet wird, wird entfernt. Anschließend erfolgt für einige Minuten bis zu einigen zehn Minuten eine Wärmebehandlung bei einer Temperatur in einem Bereich zwischen 900 und 1100°C bei einem verringerten Atmosphärendruck in nicht oxidierendem oder nicht azotierendem Gas. Diese Wärmebehandlung dient dazu, eine Innenwand des Grabens zu glätten, die bei dem Graben-Ätzprozess aufgeraut wird. Anschließend wird der Epitaxialfilm in den Graben eingebettet, so dass die Kristallinität des Epitaxialfilms verbessert wird, wenn der Epitaxialfilm durch Aufwachsen in dem Graben gebildet wird.
  • Bei dem Fertigungsverfahren, das in der JP 2006-19610 A beschrieben wird, wird dann, wenn ein Graben in einem Siliciumsubstrat gebildet wurde, eine Innenwand des Grabens einige Nanometer bis zu einem Mikrometer mit einem Ätzgas, das Halogengas, wie beispielsweise HCl-Gas oder Cl2-Gas, enthält, in einem Gasofenraum bei einer Temperatur von ungefähr 1000°C geätzt. Auf diese Weise wird die Innenwand des Grabens gereinigt. Anschließend wird ein Epitaxialfilm durch Aufwachsen derart in dem Graben gebildet, dass der Graben mit dem Epitaxialfilm, der eine hohe Kristallqualität aufweist, ohne irgendeine Fehlstelle in dem Graben gefüllt wird.
  • Es ist erforderlich, einen Graben mit einem hohen Seitenverhältnis zu bilden, um die pn-Säulen in der SJ-Struktur des Halbleitersubstrats in der JP 2002-124474 A und der JP 2006-19610 A bereitzustellen, verglichen mit einem Graben zum Bilden einer Trench-Gate-Struktur. Wenn der Graben mit dem hohen Seitenverhältnis für die pn-Säulen gebildet wird, treten vermehrt Gitterfehler auf, die durch einen anisotropen Ätzprozess verursacht werden. Um eine Verarmungsschicht derart in den pn-Säulen zu erzeugen, dass die Vorrichtung eine hohe Durchbruchspannung aufweist, ist es von Bedeutung, die Induzierung eines Leckstroms zu beschränken. Da die pn-Säulen keinen Isolierfilm aufweisen, was sich von der Trench-Gate-Struktur unterscheidet, ist es sehr wichtig, die Erzeugung von Gitterfehlern in den pn-Säulen zu beschränken. Hierbei induzieren die Gitterfehler den Leckstrom. Es ist jedoch bei den Fertigungsverfahren, das in der JP 2002-124474 A und der JP 2006-19610 A beschrieben werden, nicht ausreichend, die Gitterfehler zu beschränken, wenn das Seitenverhältnis des Grabens für die pn-Säulen hoch ist. Folglich ist es bei der Vorrichtung sowohl in der JP 2002-124474 A als auch der JP 2006-19610 A nicht ausreichend, einen Fehler, wie beispielsweise den Leckstrom, vollständig zu beheben.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Fertigungsverfahren eines Halbleitersubstrats mit einem Epitaxialfilm in einem Graben bereitzustellen. Der Epitaxialfilm in dem Graben weist eine hohe Kristallinität auf.
  • Gemäß einer Ausgestaltung der vorliegenden Erfindung umfasst ein Fertigungsverfahren eines Halbleitersubstrats die folgenden Schritte: Bilden eines Grabens in einer Halbleiterplatte mittels eines Trockenätzverfahrens; Ätzen eines Oberflächenabschnitts einer Innenwand des Grabens derart mittels eines chemischen Ätzverfahrens, dass eine erste Beschädigungsschicht entfernt wird, wobei der Oberflächenabschnitt eine Dicke von größer oder gleich 50 Nanometer aufweist; und Ausführen einer Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C derart in nicht oxidierendem und nicht azotierendem Gas, dass die Kristallinität einer zweiten Beschädigungsschicht wiederhergestellt wird, wobei die zweite Beschädigungsschicht unter der ersten Beschädigungsschicht angeordnet ist.
  • Bei dem obigen Verfahren weist der Oberflächenabschnitt um den Graben herum eine hohe Kristallinität ohne Fehlstellen auf. Folglich weist dann, wenn ein Epitaxialfilm in dem Graben gebildet wird, der Epitaxialfilm ebenso eine hohe Kristallinität ohne Fehlstellen auf. Dementsprechend wird dann, wenn pn-Säulen in dem Substrat gebildet werden, die Erzeugung eines Leckstroms beschränkt, so dass die pn-Säulen vollständig verarmt werden. Auf diese Weise stellt das Substrat eine Halbleitervorrichtung mit einer hohen Durchbruchspannung bereit.
  • Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügten Zeichnungen gemacht wurde, näher ersichtlich sein. In den Zeichnungen zeigt/zeigen:
  • 1A eine Abbildung zur Veranschaulichung einer Querschnittsansicht eines Halbleitersubstrats, und 1B eine Abbildung zur Veranschaulichung einer Querschnittsansicht einer Halbleitervorrichtung mit dem in der 1A gezeigten Substrat;
  • 2A, 2B und 2C Abbildungen zur Veranschaulichung eines Fertigungsverfahrens des Substrats;
  • 3A, 3B und 3C Abbildungen zur Veranschaulichung eines Fertigungsverfahrens des Substrats;
  • 4 eine Abbildung zur Veranschaulichung einer teilweise vergrößerten Querschnittsansicht eines Beschädigungsschicht um einen Graben herum, kurz nachdem der Graben mittels eines Trockenätzverfahrens gebildet wurde;
  • 5A ein Diagramm zur Veranschaulichung eines Verhältnisses zwischen einem Ätzbetrag und einer Leckfehlerrate in einem Beschädigungsschichtentfernungsschritt, und 5B ein Diagramm zur Veranschaulichung eines Verhältnisses zwischen einer Wärmebehandlungstemperatur und der Leckfehlerrate in einem Beschädigungsschichtwiederherstellungsschritt; und
  • 6 ein Diagramm zur Veranschaulichung eines Verhältnisses zwischen der Wärmebehandlungstemperatur, dem Ätzbetrag und der Leckfehlerrate.
  • Die vorliegende Erfindung betrifft ein Fertigungsverfahren eines Halbleitersubstrats zum Bilden eines Grabens in einem Halbleitersubstrat und zum Füllen des Grabens mit einem Epitaxialfilm. Insbesondere umfasst das Verfahren die folgenden Schritte: einen Grabenbildungsschritt zum Bilden des Grabens in dem Halbleitersubstrat mittels eines Trockenätzverfahrens; einen Entfernungsschritt für eine erste Beschädigungsschicht zum Entfernen einer ersten Beschädigungsschicht, deren Kristallinität durch die Wärmebehandlung nicht wiederhergestellt wird, durch Ätzen einer Oberflächenschicht einer Innenwand des Grabens um einen Wert von größer oder gleich 50 Nanometer mittels eines chemischen Ätzverfahrens; und einen Wiederherstellungsschritt für eine zweite Beschädigungsschicht zur Wiederherstellung der Kristallinität in einer zweiten Beschädigungsschicht, die unter der ersten Beschädigungsschicht angeordnet ist, durch Ausführen einer Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C in einer Atmosphäre aus einem nicht oxidierenden Gas oder einem nicht azotierenden Gas nach dem Entfernungsschritt für eine erste Beschädigungsschicht.
  • Nachstehend wird ein Fertigungsverfahren gemäß einer Ausführungsform unter Bezugnahme auf die Zeichnungen beschrieben.
  • Die 1A und 1B zeigen ein Halbleitersubstrat als ein Herstellungsobjekt des Verfahrens. 1A zeigt eine Querschnittsansicht des Halbleitersubstrats 10, und 1B zeigt eine Querschnittsansicht einer Halbleitervorrichtung 100 mit dem Substrat 10.
  • In dem Substrat 10 der 1A ist eine Epitaxialschicht 2 eines n-Leitfähigkeitstyps auf einem Siliciumsubstrat 1 des n-Leitfähigkeitstyps als ein Drain in der Vorrichtung 100 gebildet. Ein p-leitender Bereich 3p und ein n-leitender Bereich 2n sind in einem oberen Abschnitt der Epitaxialschicht 2 angeordnet. Der p-leitende Bereich 3p und der n-leitende Bereich 2n sind wiederholt abwechselnd in einem Streifenmuster angeordnet, das senkrecht zu einem Blatt der Zeichnung der 1A verläuft. Folglich bilden der p-leitende Bereich 3p und der n-leitende Bereich 2n pn-Säulen. Die pn-Säulen werden derart gebildet, dass ein Graben T1 in dem Epitaxialfilm 2 gebildet wird und anschließend ein weiterer Epitaxialfilm 3 des p-Leitfähigkeitstyps derart in dem Graben T1 gebildet wird, dass der Epitaxialfilm 3 in dem Graben T1 eingebettet wird.
  • Das Substrat 10 in der 1A stellt die pn-Säulen bereit. Wenn die pn-Säulen in dem Halbleitersubstrat gebildet werden, kann das Wiederholungsmuster des p-leitenden Bereichs 3p und des n-leitenden Bereichs 2n von dem Streifenmuster verschieden sein. So kann beispielsweise einer des p-leitenden Bereichs 3p und des n-leitenden Bereichs 2n symmetrisch punktförmig in dem anderen des p-leitenden Bereichs 3p und des n-leitenden Bereichs 2n angeordnet sein. Die Form jedes Punktes kann beliebig sein.
  • Die in der 1B gezeigt Vorrichtung 100 dient als ein Beispiel für eine Halbleitervorrichtung, die unter Verwendung des in der 1A gezeigten Substrats gefertigt wird. Die Vorrichtung 100 ist ein vertikaler n-Kanal-MOSFET, bei welchem die Super-Junction-Struktur durch die pn-Säulen bereitgestellt wird.
  • Bei der in der 1B gezeigten Vorrichtung 100 ist ein Körperbereich 4 des p-Leitfähigkeitstyps als eine Kanalbildungsschicht epitaxial auf den pn-Säulen gebildet. Eine Gate-Elektrode 6, die durch einen Gate-Oxidfilm 6b und einen eingebetteten polykristallinen Siliciumfilm 6a bereitgestellt wird, weist eine Trench-Gate-Struktur auf. Die Gate-Elektrode 6 dringt durch den Körperbereich 4 und erreicht den n-leitenden Bereich 2n in den pn-Säulen. Der Emitter-Bereich 5 des n-Leitfähigkeitstyps ist derart in einem Oberflächenabschnitt des Körperbereichs 4 angeordnet, dass der Emitter-Bereich 5 die Gate-Elektrode 6 kontaktiert. Die Emitter-Elektrode 7 ist mit dem Emitter-Bereich 5 und dem Körperbereich 4 verbunden.
  • Bei der Halbleitervorrichtung 100 mit der vertikalen MOSFET-Struktur mit den pn-Säulen bildet der n-leitende Bereich 2n in den pn-Säulen einen Driftbereich eines Ladungsträgers, der den Körperbereich 4 durchwandert, wenn ein Transistor leitend geschaltet wird. Wenn der Transistor sperrend geschaltet wird, verarmen die gesamten pn-Säulen. In der vertikalen MOSFET-Struktur mit den pn-Säulen stellt die Halbleitervorrichtung 100 in der 1B eine hohe Durchbruchspannung und einen niedrigen Durchlasswiderstand bereit. Hierbei beträgt dann, wenn die Vorrichtung 100 in der 1B eine Durchbruchspannung von 600 Volt aufweist, eine Breite des Grabens T1 in dem Substrat 10 der 1A, d. h. eine Breite sowohl von dem p-leitenden Bereich 3p als auch dem n-leitenden Bereich 2n 5 Mikrometer. Eine Tiefe sowohl von dem p-leitenden Bereich 3p als auch dem n-leitenden Bereich 2n beträgt 50 Mikrometer.
  • Hierbei wird, in den 1A und 1B, die Vorrichtung 100, in welcher der vertikale n-Kanal-MOSFET gebildet wird, welcher die Super-Junction-Struktur aufweist, die durch die pn-Säulen bereitgestellt wird, unter Verwendung des Substrats 10 mit den pn-Säulen in der 1A gefertigt. Alternativ kann ein vertikaler p-Kanal-MOSFET unter Verwendung des Substrats 10 in der Vorrichtung 100 gebildet werden. Der Leitfähigkeitstyp in dem vertikalen p-Kanal-MOSFET ist umgekehrt zu demjenigen in dem vertikalen n-Kanal-MOSFET. In diesem Fall werden ebenso die obigen Vorteile hervorgebracht. Das Substrat 10 mit den pn-Säulen kann für eine andere Vorrichtung verwendet werden. Das Substrat 10 kann beispielsweise zur Vorbereitung eines IGBT, eines Bipolartransistors, eines GTP-Thyristors oder einer Diode verwendet werden.
  • In der obigen Ausführungsform wird das Fertigungsverfahren des Halbleitersubstrats 10 bereitgestellt. Alternativ kann das Fertigungsverfahren eines Wafers bereitgestellt werden. Eine Struktur einer Vorrichtung, die in dem Substrat oder dem Wafer gebildet wird, kann sich von der vorstehend beschriebenen Struktur unterscheiden. Alternativ kann sich ein Fertigungsprozess des Substrats von dem vorstehend beschriebenen Verfahren unterscheiden.
  • Nachstehend wird ein Fertigungsverfahren des Substrats 10 beschrieben. Bei dem nachfolgenden Verfahren ist das Halbleitermaterial Silicium. Der erste Leitfähigkeitstyp bildet den n-Leitfähigkeitstyp, und der zweite Leitfähigkeitstyp bildet den p-Leitfähigkeitstyp. Selbst wenn das Halbleitermaterial von Silicium verschieden ist und/oder der erste Leitfähigkeitstyp den p-Leitfähigkeitstyp bildet und der zweite Leitfähigkeitstyp den n-Leitfähigkeitstyp bildet, wird das folgende Fertigungsverfahren für das Substrat 10 verwendet.
  • Die 2A bis 2C und 3A bis 3C zeigen Querschnittsansichten zur Veranschaulichung verschiedener Schritte in dem Fertigungsverfahren des Substrats 10.
  • Wenn das Substrat in der 1A gefertigt wird, wird zunächst, wie in 2A gezeigt, ein Halbleitersubstrat 10a mit einem Siliciumsubstrat 1 vorbereitet. Eine Epitaxialschicht 2 des n-Leitfähigkeitstyps wird auf dem Siliciumsubstrat 1 des n-Leitfähigkeitstyps gebildet.
  • Anschließend wird ein Oxidfilm M2 mittels eines thermischen Oxidationsverfahrens, eines CVD-(chemische Gasphasenabscheidung)-Verfahrens oder dergleichen auf der Epitaxialschicht 2 gebildet. Der Oxidfilm M2 dient als Maske in einem Grabenbildungsschritt in der 2C. Alternativ kann die Maske aus einem Isolierfilm, wie beispielsweise einem Nitridfilm, der sich von dem Oxidfilm unterscheidet, aufgebaut sein.
  • Anschließend werden, wie in 2B gezeigt, mittels eines Photolithographie- und Ätzverfahrens Öffnungen in dem Oxidfilm M2 gebildet. Die Öffnungen sind in einem vorbestimmten Wiederholungsmuster angeordnet.
  • Anschließend wird, wie in 2C gezeigt, in dem Grabenbildungsschritt, die Epitaxialschicht 2 mittels eines Trockenätzverfahrens unter Verwendung des Oxidfilms M2 als eine Maske geätzt. Auf diese Weise wird ein Graben T1 mit einer vorbestimmten Tiefe in der Epitaxialschicht 2 gebildet.
  • Das obige Trockenätzverfahren kann ein anisotropes Plasmaätzverfahren, ein RIE-(reaktives Ionenätzen)-Verfahren oder dergleichen sein. Bei dem Trockenätzverfahren, wie beispielsweise dem RIE-Verfahren und dem Plasmaätzverfahren, kann eine Ätzrichtung durch eine Ausrichtung eines Ionenstrahls oder Plasmas bestimmt werden. Folglich wird, da die Ätzrichtung nicht durch eine chemische Eigenschaft und eine Kristallebenenrichtung beeinflusst wird, der Design-Freiheitsgrad bei der Vorrichtung höher als bei einem anisotropen Nassätzverfahren ausgelegt werden.
  • Ferner kann die Maske bei dem Grabenbildungsschritt aus dem Oxidfilm oder dem Nitridfilm aufgebaut sein. Unter Verwendung der Maske wird der eine hohe Abmessungsgenauigkeit aufweisende Graben T1 gebildet.
  • Bei dem Fertigungsverfahren des Halbleitersubstrats 10 in den 2A bis 3C stellt der Wiederherstellungsschritt für eine zweite Beschädigungsschicht in der 3B die Wärmebehandlung hoher Temperatur bei einer Temperatur von größer oder gleich 1050°C bereit. Auf diese Weise kann die Form des Grabens T1 eine umgekehrt sich verjüngende Form annehmen. Dementsprechend werden, bei dem Grabenbildungsschritt in der 2C, die Prozessbedingungen in geeigneter Weise derart bestimmt, dass der Graben T1 eine sich verjüngende Form aufweist. Folglich nimmt selbst dann, wenn die Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht in der 3B ausgeführt wird, die Grabenform nicht die umgekehrt sich verjüngende Form an.
  • Bei dem Grabenbildungsschritt in der 2C wird eine Beschädigungsschicht D in einem Oberflächenabschnitt der Innenwand des Grabens T1 gebildet, der in der Epitaxialschicht 2 gebildet wird. Die Kristallinität des Oberflächenabschnitts der Innenwand des Grabens T1 wird durch das Trockenätzen in dem Grabenbildungsprozess verringert.
  • 4 zeigt eine teilweise vergrößerte Ansicht des Grabens T1. Diese Ansicht des Grabens T1 wird von den Erfindern berücksichtigt. 4 zeigt die Beschädigungsschicht D, kurz nachdem der Graben T1 mittels des Trockenätzverfahrens gebildet wurde. Ein Oxidfilm M2 ist in der 4 nicht gezeigt.
  • Die Beschädigungsschicht D weist, wie in 4 gezeigt, eine erste Beschädigungsschicht D1 und eine zweite Beschädigungsschicht D2 auf. Die erste Beschädigungsschicht D1 ist auf einer Oberflächenseite der Innenwand des Grabens T1 angeordnet, und die zweite Beschädigungsschicht D2 ist unter der ersten Beschädigungsschicht D1 angeordnet. Die erste Beschädigungsschicht D1 ist eine Fehlerschicht mit einer hohen Beschädigung. Wenn die Temperatur zunimmt, wachsen die Fehlstellen in der ersten Beschädigungsschicht D1 leicht heran, da eine innere Spannung zunimmt. Folglich dehnen sich die Fehlstellen derart aus, dass sich die Kristallinität der ersten Beschädigungsschicht D1 deutlich verschlechtert. Dementsprechend wird auch dann, wenn die Wärmebehandlung bei hoher Temperatur ausgeführt wird, die Kristallinität in der ersten Beschädigungsschicht D1 nicht wiederhergestellt. Die zweite Beschädigungsschicht D2 ist eine Fehlerschicht geringer Beschädigung. Die zweite Beschädigungsschicht D2 weist Mikro-Fehlstellen bzw. Mikrodefekte auf. Die zweite Beschädigungsschicht D2 ist von der Oberfläche des Grabens T1 bis zu einem Abschnitt tiefer oder gleich einem Mikrometer von der Oberfläche angeordnet. Die Kristallinität der zweiten. Beschädigungsschicht D2 kann jedoch durch die Wärmebehandlung hoher Temperatur wiederhergestellt werden.
  • Bei dem Fertigungsverfahren des Halbleitersubstrats 10, welches den Epitaxialfilm 3 aufweist, der in dem Graben T1 eingebettet ist, so wie es in der 1 gezeigt ist, hängt die Kristallinität des Epitaxialfilms 3 von der Kristallinität der Oberfläche des Grabens T1 ab, da die Oberfläche des Graben T1 einen Ausgangspunkt des Kristallwachstums des Epitaxialfilms 3 bereitstellt. Folglich liegt ein Kernpunkt zur Beschränkung der Fehlstellen vor einem Zurückbleiben in dem Substrat 10 darin, die Kristallinität um den Graben T1 herum ausreichend wiederherzustellen, bevor der Epitaxialfilm 3 in dem Graben T1 gebildet wird, obgleich die Kristallinität um den Graben T1 herum durch den Trockenätzprozess verringert wird.
  • Folglich wird, nach dem Grabenbildungsschritt in der 2A, der Entfernungsschritt für eine erste Beschädigungsschicht in der 3A derart ausgeführt, dass der Oberflächenabschnitt des Grabens T1 mittels des chemischen Ätzverfahrens größer oder gleich 50 Nanometer geätzt wird.
  • Das chemische Ätzverfahren in dem Entfernungsschritt für eine erste Beschädigungsschicht wird beispielsweise hauptsächlich mit Radikalen ausgeführt. Das Ätzverfahren unter Verwendung der Radikale ist beispielsweise ein chemisches Trockenätzverfahren (CDE-Verfahren) bei einer Temperatur von kleiner oder gleich 120°C.
  • Das Ätzmittel des CDE-Verfahrens können Radikale von Halogen sein. Insbesondere können die Radikale von Halogen Radikale von Fluor sein, die vorbereitet werden, indem Mischgas aus Kohlenstofftetrafluorid (CF4) und Sauerstoff (O2) mittels eines Entladungsverfahrens zerlegt wird. Alternativ können die Radikale von Halogen Radikale von Chlor (Cl) sein, die vorbereitet werden, indem Mischgas aus Chlorwasserstoff (HCl) und Chlor (Cl2) mittels eines Entladungsverfahrens zerlegt wird.
  • Das chemische Ätzverfahren in dem Entfernungsschritt für eine erste Beschädigungsschicht ist beispielsweise ein isotropes Nassätzverfahren. Das Ätzmittel in dem Nassätzverfahren kann Salpeter-Flusssäure (Säuregemisch aus Flusssäure und Salpetersäure) oder ein Säuregemisch aus Flusssäure und Essigsäure sein.
  • Das chemische Ätzen in dem Entfernungsschritt für eine erste Beschädigungsschicht kann mittels eines Verdampfungsprozesses unter Verwendung von Halogengas ausgeführt werden. Ferner kann das Halogengas ein Fluorwasserstoffgas, ein Chlorwasserstoffgas oder ein Chlorgas sein.
  • Bei dem folgenden Beispiel wird der Oberflächenabschnitt des Grabens T1 mittels des CDE-(chemisches Trockenätzen)-Verfahrens bei einer Temperatur von kleiner oder gleich 120°C geätzt. Auf diese Weise wird die erste Beschädigungsschicht D1 in der 4 entfernt.
  • 4 zeigt einen zu entfernenden Abschnitt der Epitaxialschicht 2 um den Graben T1 herum, der durch eine gestrichelte Linie in der 4 gezeigt ist. Der zu entfernende Abschnitt stellt einen Ätzbetrag E bereit und wird mittels des CDE-Verfahrens in dem Entfernungsschritt für eine erste Beschädigungsschicht in der 3A geätzt.
  • Wenn der Entfernungsschritt für eine erste Beschädigungsschicht in der 3A mittels des CDE-Verfahrens ausgeführt wird, kann die erste Beschädigungsschicht D1 in der 4 mittels der Radikale von Fluor geätzt werden, die vorbereitet werden, indem Mischgas aus Kohlenstofftetrafluorid (CF4) und Sauerstoff (O2) mittels eines Entladungsverfahrens zerlegt wird.
  • Das CDE-Verfahren ist ein isotropes Ätzverfahren in Übereinstimmung mit einer chemischen Reaktion. Folglich wird das Siliciummaterial in der Epitaxialschicht 2 nicht durch das CDE-Verfahren beschädigt. Die Fluorradikale werden durch ein Lichtelement in dem Ätzprozess bereitgestellt, verglichen mit den Radikalen von Chlor (Cl), die vorbereitet werden, indem Mischgas aus Chlorwasserstoff (HCl) und Chlor (Cl2) mittels eines Entladungsprozesses zerlegt werden. Folglich stellen die Fluorradikale den Ätzprozess zum homogenen Ätzen der Oberfläche des Grabens T1 mit einer hohen Tiefe bei geringer Temperatur bereit.
  • Wenn der Entfernungsschritt für eine erste Beschädigungsschicht mittels des CDE-Verfahrens ausgeführt wird, kann die Prozesstemperatur bei dem CDE-Verfahren größer oder gleich 60°C und kleiner oder gleich 100°C sein. In diesem Fall werden die Ätzgeschwindigkeit und die Verringerung der thermischen Belastung ausbalanciert bzw. abgestimmt. Der Atmosphärendruck des CDE-Verfahrens kann größer oder gleich 0,01 Torr und kleiner oder gleich 10 Torr sein. Insbesondere ist der Atmosphärendruck des CDE-Verfahrens vorzugsweise größer oder gleich 0,1 Torr und kleiner oder gleich 1 Torr.
  • Wenn der Entfernungsschritt für eine erste Beschädigungsschicht in der 3A mittels des Nassätzverfahrens erfolgt, kann die erste Beschädigungsschicht D1 in der 4 durch das Ätzmittel aus Salpetersäure-Flusssäure (Säuregemisch aus Flusssäure und Salpetersäure) oder ein Säuregemisch aus Flusssäure und Essigsäure geätzt werden.
  • Das Nassätzverfahren ist ein isotropes Ätzverfahren in Übereinstimmung mit einer chemischen Reaktion. Folglich wird das Siliciummaterial in der Epitaxialschicht 2 nicht durch das Nassätzverfahren beschädigt. Der Ätzprozess unter Verwendung des Ätzmittels aus Salpeter-Flusssäure oder des Säuregemisches aus Flusssäure und Essigsäure ätzt die Oberfläche des Grabens T1 hoher Tiefe homogen.
  • Wenn der Entfernungsschritt für eine erste Beschädigungsschicht in der 3A mittels des Verdampfungsprozesses unter Verwendung des Halogengases ausgeführt wird, kann das Halogengas Fluorwasserstoffgas, Chlorwasserstoffgas oder Chlorgas sein. Der Ätzprozess des Verdampfungsprozesses unter Verwendung des Halogengases, wie beispielsweise Fluorwasserstoffgas, Chlorwasserstoffgas oder Chlorgas, ist ein isotropes Ätzverfahren in Übereinstimmung mit einer chemischen Reaktion. Folglich wird das Siliciummaterial in der Epitaxialschicht 2 nicht durch den Verdampfungsprozess beschädigt. Der Ätzprozess des Verdampfungsprozesses unter Verwendung des Halogengases ätzt die Oberfläche des Grabens T1 hoher Tiefe homogen.
  • Der Ätzbetrag E des Oberflächenabschnitts des Grabens T1 in der 4 in dem Entfernungsschritt für eine erste Beschädigungsschicht in der 3A kann ausreichend hoch sein, um die Fehlstellen vollständig zu entfernen. Wenn der Ätzbetrag E übermäßig hoch ist, wird die Ätzzeit lang. Folglich kann dann, wenn der Graben zur Vorbereitung der pn-Säulen gebildet wird, der Ätzbetrag E der minimal erforderliche sein, um benachbarte Gräben derart zu trennen, dass die benachbarten Gräben in dem Wiederholungsmuster nicht aneinander haften.
  • Anschließend wird, nach dem Entfernungsschritt für eine erste Beschädigungsschicht in der 3A, der Oxidfilm M2 mittels eines Nassätzverfahrens entfernt. Darauf folgend wird, in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht in der 3B, die Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C in nicht oxidierendem und nicht azotierendem Gas in dem Halbleitersubstrat 10a ausgeführt, so dass die Kristallinität der zweiten Beschädigungsschicht D2 unter der ersten Beschädigungsschicht D1 wiederhergestellt wird. Die Wärmebehandlung bei hoher Temperatur in dem nicht oxidierenden und nicht azotierenden Gas erfolgt derart, dass der Wärmebehandlungsprozess hoher Temperatur in einer Wasserstoffatmosphäre oder Argonatmosphäre ausgeführt wird. Wenn die Wärmebehandlung in der Wasserstoffatmosphäre ausgeführt wird, werden die Überreste des Siliciumoxids ausreichend entfernt. Die Wärmebehandlungszeit ist länger oder gleich drei Minuten. Die Prozesszeit der Wärmebehandlung kann dem erforderlichen Minimum entsprechen.
  • Bei dem obigen Verfahren weisen der Ätzbetrag E des Oberflächenabschnitts des Grabens T1 in dem Entfernungsschritt für eine erste Beschädigungsschicht in der 3A und der Wiederherstellungszustand der Kristallinität der zweiten Beschädigungsschicht D2 bei der Wärmebehandlung des Wiederherstellungsschritts für eine zweite Beschädigungsschicht in der 3B eine Korrelation auf. Insbesondere wird der Ätzbetrag des Oberflächenabschnitts des Grabens T1 in dem Entfernungsschritt für eine erste Beschädigungsschicht als E Nanometer und die Wärmebehandlungstemperatur des Wiederherstellungsschritts für eine zweite Beschädigungsschicht als A°C definiert. Wenn die Gleichungen „E ≥ 100” und „A ≥ –0,3 × E + 1100” erfüllt werden, wird die erste Beschädigungsschicht D1 ausreichend und sicher entfernt und die Kristallinität der zweiten Beschädigungsschicht D2 ausreichend wiederhergestellt, so dass die Fehlstellenrate, die durch den Leckstrom verursacht wird, null Prozent beträgt.
  • Der Oxidfilm M2, der für die Maske in dem Nassätzprozess verwendet wird, kann entfernt werden, bevor der Wiederherstellungsschritt für eine zweite Beschädigungsschicht ausgeführt wird. Wenn die Maske vor dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht entfernt wird, wird das Ablösen (Peel-Off) der Maske in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht beschränkt. Ferner wird eine Verringerung der Kristallinität eines Abschnitts des Grabens T1 um eine Öffnung des Grabens T1 herum beschränkt. Wenn die Wärmebehandlung in dem Wasserstoffgas ausgeführt und die Maske vor dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht entfernt wird, wird ein Problem dahingehend, dass ein entfernter Teil der Maske erneut an dem Graben T1 anhaftet, beschränkt.
  • Anschließend wird, nach dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht, wie in 3C gezeigt, ein Grabenfüllschritt ausgeführt. Bei dem Grabenfüllschritt wird der Epitaxialfilm 3 in dem Graben T1 gebildet. Folglich wird der Graben T1 mit dem Epitaxialfilm 3 gefüllt. Der Epitaxialfilm 3 wird durch ein CVD-Verfahren unter Verwendung von Silangas als Wachstumsgas, wie beispielsweise Dichlorsilan (SiH2Cl2) und Trichlorsilan (SiHCl3), und unter Verwendung von Diboran (B2H6) als Dotiergas gebildet.
  • Der Wiederherstellungsschritt für eine zweite Beschädigungsschicht in der 3B und der Grabenfüllschritt in der 3C können nacheinander in dem gleichen Ofen ausgeführt werden. In diesem Fall wird der Epitaxialfilm 3 auf der Innenwand des Grabens T1 gebildet, unmittelbar nachdem die Kristallinität des Grabens T1 in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht in der 3B wiederhergestellt wurde. Folglich werden eine Oxidation und/oder eine Anhaftung eines fremden Partikels, die zwischen dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht in der 3B und dem Grabenfüllschritt in der 3C auftreten, beschränkt werden. Dementsprechend werden die Fehlstellen gemäß der Oxidation und/oder Anhaftung eines fremden Partikels nicht erzeugt.
  • Anschließend wird die Oberfläche des Halbleitersubstrats 10a mittels eines CMP-(chemisch-mechanisches Polieren)-Verfahren oder ein Rückätzverfahrens (Etch-Back-Verfahrens) geglättet und werden die pn-Säulen in dem Substrat 10a gebildet. Die pn-Säulen bilden ein Wiederholungsmuster der p-leitenden Bereiche 3p und der n-leitenden Bereiche 2n, die abwechselnd in einem Oberflächenabschnitt des Substrats 10a angeordnet sind.
  • Auf diese Weise wird das Halbleitersubstrat 10 mit den pn-Säulen in der 1A abgeschlossen.
  • Das Fertigungsverfahren des Halbleitersubstrats 10, das in den 2A bis 3C aufgezeigt wird, umfasst eine Kombination des Entfernungsschritts für eine erste Beschädigungsschicht bei geringer Temperatur in der 3A und des Wiederherstellungsschritts für eine zweite Beschädigungsschicht bei hoher Temperatur in der 3B, derart, dass die Kristallinität des Epitaxialfilms 3, der in dem Graben T1 gebildet wird, verbessert wird. Ferner umfasst das Fertigungsverfahren eine Randbedingung zur Beschränkung des Fehlers, wie beispielsweise des Leckstroms bzw. Entweichens von Strom, wenn der Epitaxialfilm 3 in dem Graben T1 gebildet wird.
  • Bei dem Entfernungsschritt für eine erste Beschädigungsschicht in der 3A wird die erste Beschädigungsschicht D1 auf der Oberflächenseite des Grabens T1, die in dem Grabenbildungsprozess zum Bilden des Grabens T1 mittels des Trockenätzverfahrens gebildet wird, mittels des CDE-Verfahrens bei einer Temperatur von kleiner oder gleich 120°C geätzt und entfernt. Das chemische Ätzverfahren, wie beispielsweise das CDE-Verfahren, das Ätzverfahren unter Verwendung von Radikalen, das isotrope Nassätzverfahren und das Ätzverfahren in dem Verdampfungsprozesses unter Verwendung des Halogengases, erzeugt keine neue Beschädigung, die durch die thermische Belastung oder die beschleunigten Ionen verursacht wird. Folglich wird die erste Beschädigungsschicht D1 mittels des chemischen Ätzverfahrens geätzt und entfernt, ohne dass bereits bestehende Fehlstellen vergrößert und neue Fehlstellen erzeugt werden.
  • Anschließend wird der Wiederherstellungsschritt für eine zweite Beschädigungsschicht in der 3B ausgeführt, ohne dass ein neuer Schritt zwischen dem Entfernungsschritt für eine erste Beschädigungsschicht und dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht hinzugefügt wird, wobei solch ein neuer Schritt eine Beschädigung, wie beispielsweise Kristallfehlstellen in dem Halbleitersubstrat 10a kurz nach dem der Entfernungsschritt für eine erste Beschädigungsschicht in der 3A generieren könnte. In dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht wird die Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C in dem nicht oxidierenden und nicht azotierenden Gas derart in dem Substrat 10a ausgeführt, dass die Kristallinität der zweiten Beschädigungsschicht D2, die in einem Oberflächenabschnitt des Grabens T1 angeordnet ist, wiederhergestellt wird, nachdem die erste Beschädigungsschicht D1 entfernt wurde. In dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht wird die zweite Beschädigungsschicht D2 nicht entfernt, obgleich die erste Beschädigungsschicht D1 in dem Entfernungsschritt für eine erste Beschädigungsschicht entfernt wird. Folglich werden die Abmessungen des Grabens T1 in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht nicht geändert.
  • In dem Entfernungsschritt für eine erste Beschädigungsschicht und dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht wird die Kristallinität der Epitaxialschicht 2 um den Graben T1 herum ausreichend wiederhergestellt, bevor der Epitaxialfilm 3 in dem Graben T1 gebildet wird. Anschließend wird der Epitaxialfilm 3 in dem Graben T1 gebildet, so dass das Halbleitersubstrat 10 mit den pn-Säulen gefertigt wird.
  • Bei dem Fertigungsverfahren des Halbleitersubstrats 10, das in den 2A bis 3C gezeigt ist, weist nicht nur der Oberflächenabschnitt um den Graben T1 herum, sondern ebenso der Epitaxialfilm 3, der in dem Graben T1 eingebettet wird, die hohe Kristallinität ohne die Fehlstellen auf. Folglich wird, in dem Substrat 10 mit den pn-Säulen in der 1A, das mittels des obigen Verfahrens gefertigt wird, das Auftreten des Leckstroms beschränkt, so dass die pn-Säulen vollständig verarmt werden. Dementsprechend stellt das Fertigungsverfahren die Halbleitervorrichtung 100 mit einer hohen Durchbruchspannung bereit.
  • Anschließend wird die Leckfehlerrate der pn-Säulen in der Halbleitervorrichtung 100 bei verschiedenen Ätzbeträgen E in dem Entfernungsschritt für eine erste Beschädigungsschicht und verschiedenen Wärmebehandlungstemperaturen in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht ausgewertet.
  • 5A zeigt ein Verhältnis zwischen dem Ätzbetrag E in dem Entfernungsschritt für eine erste Beschädigungsschicht und der Leckfehlerrate (leak defective rate) in der Halbleitervorrichtung 100. 5B zeigt ein Verhältnis zwischen der Wärmebehandlungstemperatur in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht und der Leckfehlerrate in der Halbleitervorrichtung 100. Bei jedem Beispiel bzw. Sample der Vorrichtung 100, das in der 5A gezeigt ist, wird das Ätzen mittels des CDE-Verfahrens ausgeführt und wird die Wärmebehandlung in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht für drei Minuten bei einer Temperatur von 1170°C in einer H2-Atmosphäre ausgeführt. Bei jedem Beispiel der Halbleitervorrichtung 100, das in der 5B gezeigt ist, weist der Ätzbetrag E in dem Entfernungsschritt für eine erste Beschädigungsschicht einen Wert von 100 Nanometer auf, wird das Ätzen mittels des CDE-Verfahrens ausgeführt und wird die Wärmebehandlung in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht für drei Minuten in einer H2-Atmosphäre ausgeführt.
  • 6 zeigt die Leckfehlerrate der pn-Säulen in der Halbleitervorrichtung 100 bei jedem Ätzbetrag E in dem Entfernungsschritt für eine erste Beschädigungsschicht und jeder Wärmebehandlungstemperatur in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht.
  • Hinsichtlich des Verhältnisses zwischen dem Ätzbetrag E in dem Entfernungsschritt für eine erste Beschädigungsschicht und der Leckfehlerrate, liegt, wie in den 5A und 6 gezeigt, dann, wenn der Ätzbetrag E unter 30 Nanometern liegt, die Leckfehlerrate über 10 Prozent. Folglich bringt das obige Verfahren keinen Effekt hervor und wird die erste Beschädigungsschicht D1 nicht vollständig entfernt. Wenn der Ätzbetrag E 50 Nanometer beträgt, wird die Leckfehlerrate schnell auf 2 Prozent verringert. Ferner nimmt die Leckfehlerrate dann, wenn der Ätzbetrag E größer oder gleich 100 Nanometer ist, einen Wert von null an.
  • Folglich liegt die Dicke der ersten Beschädigungsschicht D1 in einem Bereich zwischen 50 und 100 Nanometer. Dementsprechend ist der in der 4 gezeigte Ätzbetrag E in dem Entfernungsschritt für eine erste Beschädigungsschicht größer oder gleich 50 Nanometer, was auf einer rechten Seite eines Strichpunktlinie in der 6 gezeigt ist, so dass die Leckfehlerrate verbessert wird. Insbesondere wird dann, wenn der Ätzbetrag E in dem Entfernungsschritt für eine erste Beschädigungsschicht größer oder gleich 100 Nanometer ist, was auf einer rechten Seite einer Strichdoppelpunktlinie in der 6 gezeigt ist, die erste Beschädigungsschicht D1 sicher entfernt, so dass die Leckfehlerrate einen Wert von null annimmt. Hierbei werden dann, wenn der Ätzbetrag E in dem Entfernungsschritt für eine erste Beschädigungsschicht hoch ist, die Fehlstellen vollständig entfernt. Wenn der Ätzbetrag E in dem Entfernungsschritt für eine erste Beschädigungsschicht jedoch übermäßig hoch ist, wird die Ätzzeit lang. Folglich kann der Ätzbetrag E der minimal erforderliche sein, um benachbarte Gräben derart zu trennen, dass die benachbarten Gräben in dem Wiederholungsmuster nicht aneinander haften.
  • Hinsichtlich des Verhältnisses zwischen der Wärmebehandlungstemperatur in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht und der Leckfehlerrate liegt die Leckfehlerrate, wie in den 5B und 6 gezeigt, wenn die Wärmebehandlungstemperatur unter 1000°C liegt, über 20 Prozent. Folglich wird auch dann, wenn der Ätzbetrag E einen Wert von 100 Nanometer aufweist und die erste Beschädigungsschicht D1 mittels des CDE-Verfahrens entfernt wird, die Leckfehlerrate nicht verbessert. Wenn die Wärmebehandlungstemperatur 1050°C beträgt, wird die Leckfehlerrate schnell in einen Bereich zwischen 0 und 7 Prozent verringert. Wenn die Wärmebehandlungstemperatur größer oder gleich 1080°C ist, nimmt die Leckfehlerrate stabil einen Wert von null an.
  • Folglich wird die Kristallinität der zweiten Beschädigungsschicht D2 durch die Wärmebehandlung in einem Bereich zwischen 1050°C und 1080°C wiederhergestellt. Insbesondere ist der Ätzbetrag in dem Entfernungsschritt für eine erste Beschädigungsschicht in der 6 als E Nanometer definiert und der Ätzbetrag E größer oder gleich 100 Nanometer, was auf der rechten Seite der vertikalen Strichdoppelpunktlinie in der 6 liegt. Die Wärmebehandlungstemperatur des Wiederherstellungsschritts für eine zweite Beschädigungsschicht ist als A°C definiert. Wenn der Ätzbetrag E und die Wärmebehandlungstemperatur A auf der oberen Seite der schrägen Strichdoppelpunktlinie in der 6 liegen, was eine Gleichung „A = –0,3 × E + 1100” darstellt, ist die Leckfehlerrate gleich null.
  • Wenn die Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C in dem nicht oxidierenden und nicht azotierenden Gas ausgeführt wird, wird die Öffnung des Grabens T1 abgerundet. In diesem Fall wird der Epitaxialfilm 3 in dem Grabenfüllschritt in der 3 auf einfache Weise in dem Graben T1 eingebettet. Wenn die Wärmebehandlung bei einer Temperatur von über 1200°C ausgeführt wird, wird die Form des Grabens T1 deutlich verformt. Der Graben T1 kann beispielsweise derart umgekehrt sich verjüngend ausgebildet sein, dass die Breite des Grabens T1 mit zunehmender Tiefe von der Öffnung des Grabens T1 zunimmt. Folglich kann die Wärmebehandlung in dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht größer oder gleich 1080°C und kleiner oder gleich 1200°C sein. In diesem Fall nimmt die Leckfehlerrate, die auf den Leckstrom bzw. die Stromentweichung zurückzuführen ist, einen Wert von null an.
  • Folglich stellt das Fertigungsverfahren des Halbleitersubstrats ein Verfahren zum Füllen des Grabens T1 mit dem Epitaxialfilm, der eine hohe Kristallinität aufweist, bereit.
  • Dementsprechend wird das Fertigungsverfahren des Halbleitersubstrats derart in geeigneter Weise zur Fertigung des Halbleitersubstrats mit den pn-Säulen verwendet, dass das Halbleitersubstrat ein Siliciumsubstrat des ersten Leitfähigkeitstyps ist, der Graben in vorbestimmten Intervallen derart in dem Substrat gebildet wird, dass der Graben das Wiederholungsmuster bereitstellt, und der Epitaxialfilm, der aus Silicium aufgebaut ist und den zweiten Leitfähigkeitstyp aufweist, durch Aufwachsen in dem Graben gebildet wird.
  • Wenn die pn-Säulen gebildet werden, liegt die Breite des Grabens entlang einer Wiederholungsrichtung des Musters in einem Bereich zwischen 0,5 Mikrometer und 15 Mikrometer. Die Tiefe des Grabens liegt in einem Bereich zwischen 20 Mikrometer und 100 Mikrometer.
  • Vorstehend wurden die folgenden Ausgestaltungen offenbart.
  • Gemäß einer Ausgestaltung der vorliegenden Erfindung umfasst ein Fertigungsverfahren eines Halbleitersubstrats die folgenden Schritte: Bilden eines Grabens in einer Halbleiterplatte mittels eines Trockenätzverfahrens; Ätzen eines Oberflächenabschnitts einer Innenwand des Grabens derart mittels eines chemischen Ätzverfahrens, dass eine erste Beschädigungsschicht entfernt wird, wobei der Oberflächenabschnitt eine Dicke von größer oder gleich 50 Nanometer aufweist; und Ausführen einer Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C derart in nicht oxidierendem und nicht azotierendem Gas, dass die Kristallinität einer zweiten Beschädigungsschicht wiederhergestellt wird, wobei die zweite Beschädigungsschicht unter der ersten Beschädigungsschicht angeordnet ist.
  • Das obige Verfahren stellt eine Halbleitervorrichtung mit dem Substrat bereit, das einen Epitaxialfilm aufweist, der in dem Graben eingebettet ist.
  • Wenn der Epitaxialfilm in dem Graben gebildet wird, hängt die Kristallinität des Epitaxialfilms von der Kristallinität der Oberfläche des Grabens ab, die einen Ausgangspunkt für das Kristallwachstum darstellt. Folglich ist es, um Fehlstellen in dem Halbleitersubstrat zu entfernen, von Bedeutung, die Kristallinität um den Graben herum, die durch den Trockenätzprozess beschädigt wird, wiederherzustellen, bevor der Epitaxialfilm in dem Graben gebildet wird.
  • Die Erfinder haben im Voraus Untersuchungen bezüglich der Beschädigung um den Graben herum vorgenommen. Insbesondere weist die Beschädigungsschicht, die gebildet wird, kurz nachdem der Graben mittels des Trockenätzprozesses gebildet wurde, die erste Beschädigungsschicht und die zweite Beschädigungsschicht auf. Die erste Beschädigungsschicht ist eine Fehlerschicht hoher Beschädigung, bei der sich die Fehlstellen bei hoher Temperatur ausdehnen, so dass die Kristallinität der ersten Beschädigungsschicht durch die Wärmebehandlung hoher Temperatur nicht wiederhergestellt wird. Die zweite Beschädigungsschicht ist eine Fehlerschicht geringer Beschädigung, die unter der ersten Beschädigungsschicht angeordnet ist und bis zu einer Tiefe von der Innenwand des Grabens reicht, wobei die Tiefe größer oder gleich einem Mikrometer ist. Die Kristallinität der zweiten Beschädigungsschicht kann durch die Wärmebehandlung hoher Temperatur wiederhergestellt werden. Das obige Verfahren umfasst einen Entfernungsschritt für eine erste Beschädigungsschicht und einen Wiederherstellungsschritt für eine zweite Beschädigungsschicht, derart, dass die Kristallinität des Epitaxialfilms, der in dem Graben zu bilden ist, verbessert wird. Ferner wird dann, wenn der Epitaxialfilm in dem Graben gebildet wird, eine Bedingung zur Beschränkung eines Fehlers, wie beispielsweise eines Leckstroms, erfüllt.
  • In dem Entfernungsschritt für eine erste Beschädigungsschicht wird die erste Beschädigungsschicht, die durch den Trockenätzprozess erzeugt wird, kurz nachdem der Graben gebildet wurde, derart mittels des chemischen Ätzprozesses entfernt, dass der Oberflächenabschnitt des Grabens größer oder gleich 50 Nanometer entfernt wird.
  • In dem Wiederherstellungsschritt für eine zweite Beschädigungsschicht wird die Kristallinität der zweiten Beschädigungsschicht wiederhergestellt.
  • Folglich wird die Kristallinität um den Graben herum ausreichend wiederhergestellt, bevor der Epitaxialfilm in dem Graben gebildet wird. Anschließend wird dann, wenn der Epitaxialfilm in dem Graben gebildet wird, das Halbleitersubstrat mit den pn-Säulen als Super-Junction-Struktur gefertigt.
  • Bei dem obigen Verfahren weist der Oberflächenabschnitt um den Graben herum eine hohe Kristallinität ohne Fehlstellen auf. Folglich weist dann, wenn ein Epitaxialfilm in dem Graben gebildet wird, der Epitaxialfilm ebenso eine hohe Kristallinität ohne Fehlstellen auf. Dementsprechend wird dann, wenn pn-Säulen in dem Substrat gebildet werden, die Erzeugung des Leckstroms beschränkt, so dass die pn-Säulen vollständig verarmen. Folglich stellt das Substrat eine Halbleitervorrichtung mit einer hohen Durchbruchspannung bereit.
  • Alternativ kann die Kristallinität der ersten Beschädigungsschicht durch die Wärmebehandlung nicht wiederhergestellt werden. Die zweite Beschädigungsschicht ist weiter entfernt von der Innenwand des Grabens angeordnet als die erste Beschädigungsschicht. Das Ätzen des Oberflächenabschnitts erfolgt nach dem Bilden des Grabens. Das Ausführen der Wärmebehandlung erfolgt nach dem Ätzen des Oberflächenabschnitts.
  • Alternativ kann ein Ätzbetrag des Oberflächenabschnitts bei dem Ätzen des Oberflächenabschnitts durch E Nanometer definiert sein, und kann die Temperatur bei der Ausführung der Wärmebehandlung durch A°C definiert sein. Eine Gleichung von „E ≥ 100” und eine Gleichung von „A ≥ –0,3 × E + 1100” werden erfüllt.
  • Alternativ kann das chemische Ätzverfahren bei dem Ätzen des Oberflächenabschnitts unter Verwendung eines Radikals ausgeführt werden. Ferner kann das chemische Ätzverfahren bei dem Ätzen des Oberflächenabschnitts ein chemisches Trockenätzverfahren bei einer Temperatur von kleiner oder gleich 120°C sein. Darüber hinaus kann das Radikal ein Halogen-Radikal als ein Ätzmittel sein. Ferner kann das Halogen-Radikal ein Fluor-Radikal sein, das vorbereitet wird, indem Mischgas aus Kohlenstofftetrafluoridgas und Sauerstoffgas in Übereinstimmung mit einer elektrischen Entladung zerlegt wird. Darüber hinaus kann die Temperatur des chemischen Trockenätzverfahrens größer oder gleich 60°C und kleiner oder gleich 100°C sein. Ferner kann der Gasdruck des chemischen Trockenätzverfahrens größer oder gleich 0,01 Torr und kleiner oder gleich 10 Torr sein. Ferner kann der Gasdruck des chemischen Trockenätzverfahrens größer oder gleich 0,1 Torr und kleiner oder gleich 1 Torr sein.
  • Alternativ kann das chemische Ätzverfahren bei dem Ätzen des Oberflächenabschnitts ein isotropes Nassätzverfahren sein. Ferner kann ein Ätzmittel des Nassätzverfahrens Salpetersäure-Flusssäure oder ein Säuregemisch aus Flusssäure und Essigsäure sein.
  • Alternativ kann das chemische Ätzverfahren bei dem Ätzen des Oberflächenabschnitts ein Ätzverfahren eines Verdampfungsprozesses unter Verwendung von Halogengas sein. Ferner kann das Halogengas Fluorwasserstoffgas, Chlorwasserstoffgas oder Chlorgas sein.
  • Alternativ kann die Temperatur beim Ausführen der Wärmebehandlung größer oder gleich 1080°C und kleiner oder gleich 1200°C sein. Alternativ kann die Wärmebehandlungszeit bei dem Ausführen der Wärmebehandlung länger oder gleich drei Minuten sein. Alternativ kann die Atmosphäre bei dem Ausführen der Wärmebehandlung Wasserstoffgas enthalten. Alternativ kann das Bilden des Grabens unter Verwendung einer Maske aus einem Oxidfilm oder einem Nitridfilm ausgeführt werden. Die Maske wird mittels eines Nassätzverfahrens entfernt, bevor die Wärmebehandlung erfolgt. Alternativ kann der Graben, der bei dem Bilden des Grabens gebildet wird, eine sich verjüngende Form aufweisen.
  • Alternativ kann das Fertigungsverfahren des Halbleitersubstrats ferner den Schritt umfassen: Bilden eines Epitaxialfilms derart in dem Graben, dass der Graben mit dem Epitaxialfilm gefüllt wird, nachdem die Wärmebehandlung erfolgt ist. Ferner kann das Ausführen der Wärmebehandlung und das Bilden des Epitaxialfilms nacheinander in dem gleichen Ofen erfolgen. Darüber hinaus kann die Halbleiterplatte ein Siliciumsubstrat eines ersten Leitfähigkeitstyps sein. Der Graben weist bei dem Bilden des Grabens derart ein Wiederholungsmuster auf, dass mehrere Grabenabschnitte wiederholt in vorbestimmten Intervallen auf einer Oberfläche der Halbleiterplatte angeordnet sind. Der Epitaxialfilm ist bei dem Bilden des Epitaxialfilms aus Silicium eines zweiten Leitfähigkeitstyps aufgebaut. Ferner kann eine Breite jedes Grabenabschnitts entlang einer Wiederholungsrichtung größer oder gleich 0,5 Mikrometer und kleiner oder gleich 15 Mikrometer sein, und kann eine Tiefe jedes Grabenabschnitts größer oder gleich 20 Mikrometer und kleiner oder gleich 100 Mikrometer sein.
  • Obgleich die vorliegende Erfindung in Verbindung mit ihren bevorzugten Ausführungsformen beschrieben wurde, sollte wahrgenommen werden, dass sie nicht auf die bevorzugten Ausführungsformen und Konstruktionen beschränkt ist. Die vorliegende Erfindung soll verschiedene Modifikationen und äquivalente Anordnungen mit umfassen. Ferner sollen, obgleich die verschiedenen Kombinationen und Konfigurationen, die bevorzugt werden, offenbart wurden, andere Kombinationen und Konfigurationen, die mehr, weniger oder nur ein einziges Element umfassen, ebenso als mit im Schutzumfang der vorliegenden Erfindung beinhaltet verstanden werden.
  • Vorstehend wurde ein Fertigungsverfahren eines Halbleitersubstrats offenbart.
  • Ein Fertigungsverfahren eines Halbleitersubstrats umfasst die folgenden Schritte:
    Bilden eines Grabens T1 in einer Halbleiterplatte 10a mittels eines Trockenätzverfahrens; Ätzen eines Oberflächenabschnitts einer Innenwand des Grabens T1 derart mittels eines chemischen Ätzverfahrens, dass eine erste Beschädigungsschicht D1 entfernt wird, wobei der Oberflächenabschnitt eine Dicke von größer oder gleich 50 Nanometer aufweist; und Ausführen einer Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C derart in nicht oxidierendem und nicht azotierendem Gas, dass die Kristallinität einer zweiten Beschädigungsschicht D2 wiederhergestellt wird, wobei die zweite Beschädigungsschicht D2 unter der ersten Beschädigungsschicht D1 angeordnet ist, Die Kristallinität um den Graben T1 herum wird ausreichend wiederhergestellt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2002-124474 A [0002, 0003, 0005, 0005, 0005]
    • US 2002/0158301 [0002]
    • JP 2006-19610 A [0002, 0004, 0005, 0005, 0005]

Claims (23)

  1. Fertigungsverfahren eines Halbleitersubstrats, die Schritte aufweisend: – Bilden eines Grabens (T1) in einer Halbleiterplatte (10a) mittels eines Trockenätzverfahrens; – Ätzen eines Oberflächenabschnitts einer Innenwand des Grabens (T1) derart mittels eines chemischen Ätzverfahrens, dass eine erste Beschädigungsschicht (D1) entfernt wird, wobei der Oberflächenabschnitt eine Dicke von größer oder gleich 50 Nanometer aufweist; und – Ausführen einer Wärmebehandlung bei einer Temperatur von größer oder gleich 1050°C derart in nicht oxidierendem und nicht azotierendem Gas, dass die Kristallinität einer zweiten Beschädigungsschicht (D2) wiederhergestellt wird, wobei die zweite Beschädigungsschicht (D2) unter der ersten Beschädigungsschicht (D1) angeordnet ist.
  2. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 1, dadurch gekennzeichnet, dass – die Kristallinität der ersten Beschädigungsschicht (D1) durch die Wärmebehandlung nicht wiederhergestellt wird; – die zweite Beschädigungsschicht (D2) weiter entfernt von der Innenwand des Grabens (T1) angeordnet ist als die erste Beschädigungsschicht (D1); – das Ätzen des Oberflächenabschnitts nach dem Bilden des Grabens (T1) erfolgt; und – die Wärmebehandlung nach dem Ätzen des Oberflächenabschnitts erfolgt.
  3. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – ein Ätzbetrag des Oberflächenabschnitts bei dem Ätzen des Oberflächenabschnitts durch E Nanometer definiert wird; – die Temperatur bei der Ausführung der Wärmebehandlung durch A°C definiert wird; und – eine Gleichung von „E ≥ 100” und eine Gleichung von „A ≥ –0,3 × E + 1100” erfüllt werden.
  4. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das chemische Ätzverfahren bei dem Ätzen des Oberflächenabschnitts unter Verwendung eines Radikals ausgeführt wird.
  5. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 4, dadurch gekennzeichnet, dass das chemische Ätzverfahren bei dem Ätzen des Oberflächenabschnitts ein chemisches Trockenätzverfahren bei einer Temperatur von kleiner oder gleich 120°C ist.
  6. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 5, dadurch gekennzeichnet, dass das Radikal ein Halogen-Radikal als ein Ätzmittel ist.
  7. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 6, dadurch gekennzeichnet, dass das Halogen-Radikal ein Fluor-Radikal ist, das vorbereitet wird, indem Mischgas aus Kohlenstofftetrafluoridgas und Sauerstoffgas in Übereinstimmung mit einer elektrischen Entladung zerlegt wird.
  8. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 7, dadurch gekennzeichnet, dass die Temperatur des chemischen Trockenätzverfahrens größer oder gleich 60°C und kleiner oder gleich 100°C ist.
  9. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass der Gasdruck des chemischen Trockenätzverfahrens größer oder gleich 0,01 Torr und kleiner oder gleich 10 Torr ist.
  10. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 9, dadurch gekennzeichnet, dass der Gasdruck des chemischen Trockenätzverfahrens größer oder gleich 0,1 Torr und kleiner oder gleich 1 Torr ist.
  11. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das chemische Ätzverfahren bei dem Ätzen des Oberflächenabschnitts ein isotropes Nassätzverfahren ist.
  12. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 11, dadurch gekennzeichnet, dass ein Ätzmittel des Nassätzverfahrens Salpeter-Flusssäure oder ein Säuregemisch aus Flusssäure und Essigsäure ist.
  13. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das chemische Ätzverfahren bei dem Ätzen des Oberflächenabschnitts ein Ätzverfahren eines Verdampfungsprozesses unter Verwendung von Halogengas ist.
  14. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 13, dadurch gekennzeichnet, dass das Halogengas Fluorwasserstoffgas, Chlorwasserstoffgas oder Chlorgas ist.
  15. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Temperatur beim Ausführen der Wärmebehandlung größer oder gleich 1080°C und kleiner oder gleich 1200°C ist.
  16. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die Wärmebehandlungszeit bei dem Ausführen der Wärmebehandlung länger oder gleich drei Minuten ist.
  17. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Atmosphäre bei dem Ausführen der Wärmebehandlung Wasserstoffgas enthält.
  18. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass – das Bilden des Grabens (T1) unter Verwendung einer Maske (M2) aus einem Oxidfilm oder einem Nitridfilm ausgeführt wird; und – die Maske (M2) mittels eines Nassätzverfahrens entfernt wird, bevor die Wärmebehandlung erfolgt.
  19. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass der Graben (T1), der bei dem Bilden des Grabens (T1) gebildet wird, eine sich verjüngende Form aufweist.
  20. Fertigungsverfahren des Halbleitersubstrats nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass es ferner den Schritt umfasst: – Bilden eines Epitaxialfilms (3) derart in dem Graben (T1), dass der Graben (T1) mit dem Epitaxialfilm (3) gefüllt wird, nachdem die Wärmebehandlung erfolgt ist.
  21. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 20, dadurch gekennzeichnet, dass das Ausführen der Wärmebehandlung und das Bilden des Epitaxialfilms (3) nacheinander in dem gleichen Ofen erfolgt.
  22. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass – die Halbleiterplatte (10a) ein Siliciumsubstrat eines ersten Leitfähigkeitstyps ist; – der Graben (T1) bei dem Bilden des Grabens (T1) derart ein Wiederholungsmuster aufweist, dass mehrere Grabenabschnitte (T1) wiederholt in vorbestimmten Intervallen auf einer Oberfläche der Halbleiterplatte (10a) angeordnet werden; und – der Epitaxialfilm (3) bei dem Bilden des Epitaxialfilms (3) aus Silicium eines zweiten Leitfähigkeitstyps aufgebaut ist.
  23. Fertigungsverfahren des Halbleitersubstrats nach Anspruch 22, dadurch gekennzeichnet, dass – eine Breite jedes Grabenabschnitts (T1) entlang einer Wiederholungsrichtung größer oder gleich 0,5 Mikrometer und kleiner oder gleich 15 Mikrometer ist; und – eine Tiefe jedes Grabenabschnitts (T1) größer oder gleich 20 Mikrometer und kleiner oder gleich 100 Mikrometer ist.
DE102012211776.8A 2011-07-10 2012-07-05 Fertigungsverfahren eines halbleitersubstrats Active DE102012211776B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011152409 2011-07-10
JP2011-152409 2011-07-10
JP2012116822A JP5673601B2 (ja) 2011-07-10 2012-05-22 半導体基板の製造方法
JP2012-116822 2012-05-22

Publications (2)

Publication Number Publication Date
DE102012211776A1 true DE102012211776A1 (de) 2013-01-10
DE102012211776B4 DE102012211776B4 (de) 2021-07-01

Family

ID=47426750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012211776.8A Active DE102012211776B4 (de) 2011-07-10 2012-07-05 Fertigungsverfahren eines halbleitersubstrats

Country Status (3)

Country Link
US (1) US8853089B2 (de)
JP (1) JP5673601B2 (de)
DE (1) DE102012211776B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102481166B1 (ko) * 2015-10-30 2022-12-27 삼성전자주식회사 식각 후처리 방법
US10181477B2 (en) 2016-03-11 2019-01-15 Toshiba Memory Corporation Semiconductor device and method for manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124474A (ja) 2000-10-13 2002-04-26 Denso Corp 半導体基板の製造方法および半導体基板
US20020158301A1 (en) 2000-06-05 2002-10-31 Yasushi Urakami Semiconductor substrate with smooth trench
JP2006019610A (ja) 2004-07-05 2006-01-19 Fuji Electric Holdings Co Ltd 半導体ウエハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203863A (ja) * 1995-01-20 1996-08-09 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002231945A (ja) 2001-02-06 2002-08-16 Denso Corp 半導体装置の製造方法
JP3896881B2 (ja) * 2002-03-26 2007-03-22 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
KR100480897B1 (ko) * 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
JP4534500B2 (ja) 2003-05-14 2010-09-01 株式会社デンソー 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158301A1 (en) 2000-06-05 2002-10-31 Yasushi Urakami Semiconductor substrate with smooth trench
JP2002124474A (ja) 2000-10-13 2002-04-26 Denso Corp 半導体基板の製造方法および半導体基板
JP2006019610A (ja) 2004-07-05 2006-01-19 Fuji Electric Holdings Co Ltd 半導体ウエハの製造方法

Also Published As

Publication number Publication date
DE102012211776B4 (de) 2021-07-01
US8853089B2 (en) 2014-10-07
US20130012004A1 (en) 2013-01-10
JP5673601B2 (ja) 2015-02-18
JP2013038388A (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
JP5017823B2 (ja) 半導体素子の製造方法
DE102008026516B4 (de) Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
DE102008059984B4 (de) Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung
DE102011080841B4 (de) Verfahren zur Fertigung einer Siliciumcarbid-Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102006016327A1 (de) Verfahren zur Herstellung von Siliciumcarbid-Halbleitervorrichtungen
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE112006002626T5 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102011082289A1 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112012007275T5 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren dafür
DE102009027008B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements oder eines Transistorbauelements mit einer dünnen Fremdmaterialschicht in einem Halbleiterkörper
DE112015002939T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014002647T5 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung des Siliziumkarbid-Substrats und der Siliziumkarbid-Halbleitervorrichtung
DE102011083441A1 (de) Halbleitervorrichtung mit Sperrschichtfeldeffekttransistor und Verfahren zum Herstellen derselben
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014118559A1 (de) Verfahren zum herstellen eines halbleiterbauelementes mit einem abgeschrägten randabschluss
DE112012002481T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102017217234A1 (de) Halbleitervorrichtung
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE102012211776A1 (de) Fertigungsverfahren eines halbleitersubstrats

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final