JP2013153120A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013153120A JP2013153120A JP2012124953A JP2012124953A JP2013153120A JP 2013153120 A JP2013153120 A JP 2013153120A JP 2012124953 A JP2012124953 A JP 2012124953A JP 2012124953 A JP2012124953 A JP 2012124953A JP 2013153120 A JP2013153120 A JP 2013153120A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor substrate
- trench
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 238000005498 polishing Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims description 37
- 238000000137 annealing Methods 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000005520 cutting process Methods 0.000 claims description 15
- 239000007788 liquid Substances 0.000 claims description 10
- 239000002344 surface layer Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 24
- 239000001257 hydrogen Substances 0.000 description 23
- 229910052739 hydrogen Inorganic materials 0.000 description 23
- 239000007789 gas Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000005049 silicon tetrachloride Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 150000004820 halides Chemical class 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Abstract
【課題】研磨ストッパとしてのみ用いる絶縁膜を形成する工程を無くすことができる半導体装置の製造方法を提供する。
【解決手段】半導体基板３の主表面３ａ上に絶縁膜６を形成する工程と、絶縁膜６をマスクとして半導体基板３に所定方向に延設された複数のトレンチ８を形成する工程と、主表面３ａのうちトレンチ８の間に位置する部分上に形成されている絶縁膜６を第１絶縁膜６ａとし、主表面３ａのうちトレンチ８の間に位置する部分以外上に形成されている絶縁膜６を第２絶縁膜６ｂとしたとき、第１絶縁膜６ａを除去すると共に、第２絶縁膜６ｂの一部を残しつつ第２絶縁膜６ｂにおけるトレンチ８の開口部を囲む部分を除去する工程と、トレンチ８内に当該エピタキシャル膜９を埋め込む工程と、主表面３ａ上に残存している第２絶縁膜６ｂを研磨ストッパとして用いつつ、主表面３ａ側からエピタキシャル膜９を研磨する平坦化工程とを行う。
【選択図】図１
【解決手段】半導体基板３の主表面３ａ上に絶縁膜６を形成する工程と、絶縁膜６をマスクとして半導体基板３に所定方向に延設された複数のトレンチ８を形成する工程と、主表面３ａのうちトレンチ８の間に位置する部分上に形成されている絶縁膜６を第１絶縁膜６ａとし、主表面３ａのうちトレンチ８の間に位置する部分以外上に形成されている絶縁膜６を第２絶縁膜６ｂとしたとき、第１絶縁膜６ａを除去すると共に、第２絶縁膜６ｂの一部を残しつつ第２絶縁膜６ｂにおけるトレンチ８の開口部を囲む部分を除去する工程と、トレンチ８内に当該エピタキシャル膜９を埋め込む工程と、主表面３ａ上に残存している第２絶縁膜６ｂを研磨ストッパとして用いつつ、主表面３ａ側からエピタキシャル膜９を研磨する平坦化工程とを行う。
【選択図】図１
Description
本発明は、半導体基板の主表面上に形成した絶縁膜を研磨ストッパとして用いる半導体装置の製造方法に関するものであり、特にスーパージャンクション構造を有する半導体装置の製造方法に適用されると好適である。
従来より、オン抵抗を抑えつつ高耐圧を得ることができる半導体装置として、ｎ＋型基板上にｐ型領域とｎ型領域とがｎ＋型基板の面方向に交互に形成されたスーパージャンクション構造を有する半導体装置が知られている。そして、このようなスーパージャンクション構造を有する半導体装置において、例えば、特許文献１には、耐圧のばらつきを抑制するための製造方法が提案されている。
具体的には、まず、ｎ＋型基板上にｎ−型の半導体層がエピタキシャル成長された半導体基板（半導体ウェハ）を用意する。この半導体基板は、スクライブラインに沿って区画される複数のチップ形成領域を有するものである。そして、半導体基板の主表面上に絶縁膜である第１酸化膜を形成する。続いて、第１酸化膜が半導体基板におけるスクライブライン上に残るようにパターニングする。次に、第１酸化膜を覆うように、半導体基板の主表面上に絶縁膜である第２酸化膜を形成する。このとき、半導体基板の主表面のうち第１酸化膜が残存している領域では、他の領域より酸化膜の膜厚が厚くなる。
次に、第２酸化膜を適宜パターニングし、第２酸化膜をマスクとして、半導体基板に一方向に延設され、ストライプ状となる複数のトレンチを形成する。続いて、フッ酸等を用いたウェットエッチングにて、第１酸化膜が残るように第２酸化膜を除去する。つまり、この工程後には、半導体基板の主表面上のうちスクライブライン上にのみ酸化膜（第１酸化膜）が残存している。半導体基板の主表面のうちトレンチの開口部近傍に酸化膜が残存していると、後述のエピタキシャル膜を成長させる際に、トレンチ内にエピタキシャル膜を埋め込むことが困難になると共に、当該エピタキシャル膜に欠陥が導入されやすいためである。
その後、半導体基板の主表面側からｐ型のエピタキシャル膜をエピタキシャル成長させ、エピタキシャル膜をトレンチ内に埋め込む。これにより、トレンチ内に埋め込まれたエピタキシャル膜と、各トレンチの間に位置する半導体基板とによってｐ型領域とｎ型領域とが半導体基板の面方向に交互に形成されてスーパージャンクション構造が構成される。なお、ｐ型のエピタキシャル膜は、各トレンチ内に完全に埋め込まれるように、いわゆるオーバーエピタキシャル成長され、この工程の後には半導体基板の主表面上にエピタキシャル膜が堆積している。
次に、半導体基板の主表面側からＣＭＰ（Chemical Mechanical Polishing）等でエピタキシャル膜を研磨（平坦化）する平坦化工程を行う。このとき、第１酸化膜を研磨ストッパとして用いる。これにより、研磨面が半導体基板の主表面に対して傾くことを抑制することができ、研磨面からトレンチ底面までの深さ（ｐ型エピタキシャル膜の膜厚）がばらつくことを抑制することができる。したがって、半導体基板をチップ単位に分割した際、各チップで耐圧がばらつくことを抑制することができる。
続いて、フッ酸等によって第２酸化膜を除去すると共に主表面上のｐ型のエピタキシャル膜を除去し、半導体基板の最表面を削りこむ。次に、再度、半導体基板上にｐ型のエピタキシャル膜を成長させた後、各チップ形成領域に通常の半導体製造プロセスを行う。そして、スクライブラインに沿ってチップ単位に分割することにより、スーパージャンクション構造を有する半導体装置が製造される。
しかしながら、上記製造方法では、トレンチを形成するためのマスクとなる絶縁膜（第２酸化膜）と、平坦化工程において研磨ストッパとして用いる絶縁膜（第１酸化膜）とを別工程で形成しなくてはならないという問題がある。
本発明は上記点に鑑みて、研磨ストッパとしてのみ用いる絶縁膜を形成する工程を無くすことができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、主表面（３ａ）を有する半導体基板（３）を用意する工程と、主表面（３ａ）上に絶縁膜（６）を形成する絶縁膜形成工程と、絶縁膜（６）をマスクとして半導体基板（３）に所定方向に延設された複数のトレンチ（８）を形成するトレンチ形成工程と、主表面（３ａ）のうちトレンチ（８）の間に位置する部分上に形成されている絶縁膜（６）を第１絶縁膜（６ａ）とし、主表面（３ａ）のうちトレンチ（８）の間に位置する部分以外上に形成されている絶縁膜（６）を第２絶縁膜（６ｂ）としたとき、第１絶縁膜（６ａ）を除去すると共に、第２絶縁膜（６ｂ）の一部を残しつつ第２絶縁膜（６ｂ）におけるトレンチ（８）の開口部を囲む部分を除去する絶縁膜除去工程と、主表面（３ａ）側からエピタキシャル膜（９）を成長させてトレンチ（８）内に当該エピタキシャル膜（９）を埋め込む工程と、主表面（３ａ）上に残存している第２絶縁膜（６ｂ）を研磨ストッパとして用いつつ、主表面（３ａ）側からエピタキシャル膜（９）を研磨する平坦化工程と、を行うことを特徴としている。
これによれば、トレンチ（８）を形成するための絶縁膜（６）を平坦化工程を行う際の研磨ストッパとしても用いているため、研磨ストッパとしてのみ用いる絶縁膜を形成する工程を無くすことができる。
ここで、本発明者らは、絶縁膜除去工程として、トレンチ（８）の壁面に形成される自然酸化膜を除去するために行われる非還元雰囲気でのアニールに着目し、鋭意検討を行った。そして、トレンチ（８）が形成されていると共に主表面（３ａ）に絶縁膜として酸化膜が形成されている半導体基板（３）に非還元雰囲気でアニールを行うと、酸化膜は、膜厚方向よりも主表面（３ａ）の面方向と平行な方向に大きく除去されることを確認した。明確なメカニズムは未だ解明されていないが、主表面（３ａ）と酸化膜との界面の端部、つまり、トレンチ（８）の開口部と酸化膜との界面にてエッチング反応が発生していると考察される。
このため、請求項２に記載の発明のように、絶縁膜形成工程では、絶縁膜（６）として酸化膜を形成し、絶縁膜除去工程では非還元雰囲気でアニールを行うことができる。
これによれば、トレンチ（８）に形成される自然絶縁膜を除去しつつ、トレンチ（８）の開口部近傍の絶縁膜（６）を除去することができる。
また、例えば、請求項３に記載の発明のように、トレンチ形成工程前に絶縁膜（６）上にレジスト（１１）を形成する工程を行い、トレンチ形成工程では、絶縁膜（６）と共にレジスト（１１）をマスクとしてトレンチ（８）を形成し、絶縁膜除去工程では、レジスト（１１）をマスクとして等方性エッチングを行うことができる。
そして、請求項４に記載の発明のように、半導体基板（３）を用意する工程では、スクライブライン（４）に沿って区画される複数のチップ形成領域（５）を有する半導体ウェハを用意し、絶縁膜除去工程では、第２絶縁膜（６ｂ）を少なくともスクライブライン（４）上に残存させることができる。
また、請求項５に記載の発明のように、平坦化工程では、第２絶縁膜（６ｂ）を研磨ストッパとして用いつつ、研磨液を用いてエピタキシャル膜（９）を研磨する第１平坦化工程と、第１平坦化工程の際に用いた研磨液より選択比の小さい研磨液を用いて第２絶縁膜（６ｂ）および主表面（３ａ）上に残存しているエピタキシャル膜（９）を同時に研磨し、さらに半導体基板（３）の表層部を削り込む第２平坦化工程と、を行うことができる。
これによれば、第２絶縁膜（６ｂ）のみを除去する工程を無くすことができ、製造工程を削減することができる。
そして、請求項６に記載の発明のように、半導体基板（３）を用意する工程では、第１導電型のものを用意し、エピタキシャル膜を埋め込む工程では、第２導電型のエピタキシャル膜（９）を成長させることにより、トレンチ（８）に埋め込まれたエピタキシャル膜（９）と、トレンチ（８）の間に位置する半導体基板（３）によってスーパージャンクション構造を構成することができる。このように、本発明は、スーパージャンクション構造を有する半導体装置の製造方法に適用されることができる。
また、請求項７に記載の発明のように、絶縁膜形成工程では、熱酸化膜を形成することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。本実施形態では、ｎ＋型基板上にｎ型領域とｐ型領域とがｎ＋型基板の面方向に交互に形成されたスーパージャンクション構造を有する半導体装置の製造方法に本発明を適用した例を説明する。図１および図２は、本実施形態における半導体装置の製造工程を示す図であり、紙面左側の図が断面図、紙面右側の図が平面図である。なお、図１および図２において、紙面右側の図は断面図ではないが、理解をし易くするために酸化膜にハッチングを施してある。
本発明の第１実施形態について図面を参照しつつ説明する。本実施形態では、ｎ＋型基板上にｎ型領域とｐ型領域とがｎ＋型基板の面方向に交互に形成されたスーパージャンクション構造を有する半導体装置の製造方法に本発明を適用した例を説明する。図１および図２は、本実施形態における半導体装置の製造工程を示す図であり、紙面左側の図が断面図、紙面右側の図が平面図である。なお、図１および図２において、紙面右側の図は断面図ではないが、理解をし易くするために酸化膜にハッチングを施してある。
まず、図１（ａ）に示されるように、ｎ＋型基板１上にｎ−型の半導体層２がエピタキシャル成長された半導体基板（半導体ウェハ）３を用意する。半導体基板（半導体ウェハ）３は、図３に示されるように、スクライブライン４に沿って区画される複数のチップ形成領域５を有しており、図１では１チップ分の領域のみを図示している。
そして、この半導体基板３の主表面３ａ上に本発明の絶縁膜に相当する酸化膜６を形成する。この酸化膜６は、例えば、ウェット酸化やドライ酸化等の熱酸化、ＣＶＤ（Chemical Vapor Deposition）法、ＣＶＤ法を行った後に熱処理してデンシファイ（緻密化）すること等で形成することができ、本実施形態では膜厚が２００ｎｍとされている。また、半導体基板３のうち主表面３ａと反対側の裏面３ｂにも酸化膜７を形成する。この酸化膜７は、外方拡散を抑制するためのものである。
なお、半導体基板３の主表面３ａとは、半導体層２のうちｎ＋型基板１側と反対側の一面のことであり、半導体基板３の裏面３ｂとは、ｎ＋型基板１のうち半導体層２側と反対側の一面のことである。また、酸化膜６の膜厚は、半導体基板３の主表面３ａ上において一定でなくてもよい。具体的には、後述する図１（ｂ）の工程において、半導体基板３の主表面３ａのうち各トレンチ８の間に位置する部分上に形成される酸化膜６の膜厚が、半導体基板３の主表面３ａのうちその他の部分上に形成される酸化膜６の膜厚より薄くなるようにしてもよい。
次に、図１（ｂ）に示されるように、トレンチ形成予定領域が開口するように酸化膜６をパターニングする。そして、この酸化膜６をマスクにして半導体層２にＲＩＥ（Reactive Ion Etching）等の異方性エッチングを行い、所定方向に延設され、ストライプ状となる複数のトレンチ８を形成する。
特に限定されるものではないが、本実施形態では、半導体基板３の主表面３ａにおける各トレンチ８の間隔が４μｍとされている。また、図４は、図３中の領域Ａの拡大図であり、後述する図１（ｃ）の工程後の平面図であるが、図４に示されるように、トレンチ８は、スクライブライン４の中心に沿って延びるスクライブセンタ４ａとの間隔ａ、ｂが数十〜数百μｍ程度内側に形成されている。そして、各トレンチ８は、本実施形態では、底面が半導体層２内に位置するように形成されている。言い換えると、各トレンチ８は、ｎ＋型基板１に達しないように形成されている。
以下では、半導体基板３の主表面３ａのうち各トレンチ８の間に位置する部分上に形成されている酸化膜６を第１酸化膜６ａとし、半導体基板３の主表面３ａのうちトレンチ８の間に位置する部分以外上に形成されている酸化膜６を第２酸化膜６ｂとして説明する。なお、本実施形態では、第１酸化膜６ａが本発明の第１絶縁膜に相当し、第２酸化膜６ｂが本発明の第２絶縁膜に相当している。
続いて、図１（ｃ）に示されるように、トレンチ８の開口部近傍に配置されている酸化膜６を除去する。すなわち、第１酸化膜６ａを除去する。また、第２酸化膜６ｂのうち外縁部に位置する部分を残存させつつ、トレンチ８の開口部を囲む部分を除去する。言い換えると、第２酸化膜６ｂをトレンチ８の開口部から後退させる。
なお、ここでの外縁部とは、各チップ形成領域５内の外縁部のことであり、各チップ形成領域５においてトレンチ８が形成される領域を囲む領域のことである。また、図４に示されるように、チップ形成領域５の外縁部と共にスクライブライン４上にも第２酸化膜６ｂは残存している。
本実施形態では、図１（ｃ）の工程を非還元雰囲気でアニールすることにより行っており、具体的には水素アニールによって行っている。図５は水素アニール温度と酸化膜の変化量との関係を示す図、図６は水素アニール時間と酸化膜の変化量との関係を示す図である。なお、図５および図６において、酸化膜の変化量とは、半導体基板３の主表面３ａと平行な方向に除去された酸化膜の長さのことである。また、図５および図６では、酸化膜の膜厚が２００ｎｍであり、水素アニールをする際の圧力が８０ｔｏｒｒのときの関係を示している。そして、図５では水素アニール時間を１０分間とし、図６では水素アニール温度を１１７０℃としている。
図５に示されるように、水素アニール温度を高くするにつれて酸化膜の変化量が大きくなることが確認される。また、図６に示されるように、水素アニール時間を長くするにつれて酸化膜の変化量が大きくなることが確認される。
本実施形態では、上記のように、半導体基板３の主表面３ａにおける各トレンチ８の間隔が４μｍとされている。このため、例えば、水素アニール時間を１０分間とする場合には、水素アニール温度を１１００℃とすることにより、また、水素アニール温度を１１７０℃とする場合には、水素アニール時間を２分間とすることにより、第１酸化膜６ａを完全に除去することができると共に、第２酸化膜６ｂのうちトレンチ８の開口部を囲む部分を除去することができる。このように、水素アニール温度および時間を適宜調整することにより、外縁部に酸化膜６を残存させつつ、トレンチ８の開口部近傍の酸化膜６を除去することができる。
図７は、水素アニールおよび後述のエピタキシャル成長をする際の状態図である。図７に示されるように、水素アニールを行う際は、水素ガスのみを導入しつつ、トレンチ８の壁面に欠陥が導入されることを抑制するために、８０ｔｏｒｒ以下の圧力で行われることが好ましい。
その後、図１（ｄ）に示されるように、半導体基板３の主表面３ａ側からｐ型のエピタキシャル膜９を成長させてトレンチ８内に当該エピタキシャル膜９を埋め込む。なお、エピタキシャル膜９を成長させる際には、従来と同様に各トレンチ８内が完全に埋め込まれるようにオーバーエピタキシャル成長をさせ、半導体基板３の主表面３ａ上に１〜１０μｍ程度のエピタキシャル膜９を形成する。
例えば、エピタキシャル膜９を成長させるために半導体基板３に供給するガスとして、本出願人らが先に出願した特願２００４−３５２０１０のように、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いることができる。具体的には、シリコンソースガスとして、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、四塩化シリコン（ＳｉＣｌ４）のいずれかを用いることができる。特に、シリコンソースガスとして、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、四塩化シリコン（ＳｉＣｌ４）のいずれかを用いるとよい。また、ハロゲン化物ガスとして、塩化水素（ＨＣｌ）、塩素（Ｃｌ２）、フッ素（Ｆ２）、三フッ化塩素（ＣｌＦ３）、フッ化水素（ＨＦ）、臭化水素（ＨＢｒ）のいずれかを用いることができる。
そして、エピタキシャル膜９の成長は反応律速の条件下で行うことが好ましい。特に、シリコンソースガスとしてモノシランまたはジシランを用いた場合には、成膜温度の上限を９５０℃とするのがよい。また、シリコンソースガスとしてジクロロシランを用いた場合には、成膜温度の上限を１１００℃とするのがよい。さらに、シリコンソースガスとしてトリクロロシランを用いた場合には、成膜温度の上限を１１５０℃とするのがよい。また、シリコンソースガスとして四塩化シリコンを用いた場合には、成膜温度の上限を１２００℃とするのがよい。
そして、成膜真空度が常圧から１００Ｐａの範囲とした場合は、成膜温度の下限を８００℃とし、また、成膜真空度が１００Ｐａから１×１０−５Ｐａの範囲とした場合には、成膜温度の下限を６００℃とするのがよい。
このような条件でエピタキシャル膜９を成長させることにより、埋め込み性よくエピタキシャル成長させることができる。また、半導体基板３に供給するガスとして、ハロゲン化物ガスとの混合ガスを用いることにより、酸化膜６上にエピタキシャル膜９が成長することを抑制することができる。つまり、いわゆる選択エピタキシャル成長をさせることができ、酸化膜６上に欠陥が導入されつつエピタキシャル膜９が成長することを抑制することができる。
続いて、図２（ａ）に示されるように、半導体基板３の主表面３ａ側からＣＭＰ等の平坦化工程を行う。例えば、半導体基板３と酸化膜６との間に研磨レート差（選択性）があるＰ１０００等の選択比（半導体基板研磨レート／酸化膜研磨レート）が５０〜２００程度の研磨液（スラリ）を用いて平坦化工程を行うことができる。
このとき、半導体基板３の主表面３ａには、第２酸化膜６ｂが残存しているため、当該第２酸化膜６ｂに達するまで平坦化工程を行う。すなわち、第２酸化膜６ｂを研磨ストッパとして用いつつ平坦化工程を行う。
これにより、研磨面が半導体基板３の主表面３ａに対して傾くことを抑制することができ、研磨面からトレンチ８底面までの深さ（エピタキシャル膜９の膜厚）がチップ形成領域５毎にばらつくことを抑制することができる。
なお、酸化膜６は、平坦化工程を行う際の条件を加圧チャンバー圧力３００〜６００ｈＰａ、研磨時間１５０〜４００秒とした場合には、膜厚が５０ｎｍ以上あれば研磨ストッパとしての機能を果すことを本発明者らは確認しており、本実施形態では図１（ａ）の工程において、２００ｎｍの酸化膜６を形成している。また、図１（ｃ）の工程にて水素アニールを行った際には、酸化膜６は膜厚方向にも除去されるが、半導体基板３の主表面３ａと平行な方向と比較して変化（除去）量はかなり小さい。例えば、酸化膜６を半導体基板３の主表面３ａと平行な方向に２０μｍ除去するように水素アニールの条件を調整した場合、膜厚方向には約０．０２５μｍのみ除去されることを確認している。このため、２００ｎｍの酸化膜６を形成しておけば平坦化工程の研磨ストッパとして十分に耐え得る厚さを残すことができる。
次に、図２（ｂ）に示されるように、フッ酸洗浄等により、主表面３ａに残存していた第２酸化膜６ｂを除去する。
その後、図２（ｃ）に示されるように、半導体基板３の主表面３ａ側から再び平坦化工程を行い、半導体基板３の主表面３ａ上に残存しているエピタキシャル膜９を除去すると共に、半導体基板３の表層部（最表面層）を１〜２μｍ程度削りこむ。トレンチ８のうち開口部付近に埋め込まれたエピタキシャル膜９には欠陥が導入されやすいためである。これにより、トレンチ８内に埋め込まれたエピタキシャル膜９によって構成されるｐ型領域と、半導体層２のうちトレンチ８の間に位置する部分で構成されるｎ型領域とによってスーパージャンクション構造を有する半導体基板３が構成される。
なお、上記のように、図２（ａ）の工程が終了した後の研磨面は半導体基板３の主表面３ａに対して傾くことが抑制されているため、図２（ｃ）の工程が終了した後の研磨面も同様に半導体基板３の主表面３ａに対して傾くことが抑制される。
続いて、図２（ｄ）に示されるように、半導体基板３の主表面３ａ上にｐ型のエピタキシャル膜１０を成膜する。その後の工程については、特に図示しないが、通常の半導体製造プロセス等を行った後、スクライブライン４に沿って半導体基板３をチップ単位に分割することにより、スーパージャンクション構造を有するトレンチゲート型ＭＯＳＦＥＴやプレーナゲート型ＭＯＳＦＥＴ等の半導体装置が製造される。
なお、本実施形態では、ｎ＋型、ｎ−型が本発明の第１導電型に相当し、ｐ型が本発明の第２導電型に相当している。
以上説明したように、本実施形態では、酸化膜６（第２酸化膜６ｂ）を研磨ストッパとして用いているため、図２（ａ）の工程が終了した後の研磨面が半導体基板３の主表面３ａに対して傾くことを抑制することができ、研磨面からトレンチ８底面までの深さ（エピタキシャル膜９の膜厚）がチップ形成領域５毎にばらつくことを抑制することができる。
そして、図２（ａ）の工程が終了した後の研磨面が半導体基板３の主表面３ａに対して傾くことが抑制されるため、図２（ｃ）の半導体基板３の表層部を削り込む工程を行った後の研磨面も半導体基板３の主表面３ａに対して傾くことが抑制される。
図８は、本実施形態の製造方法により製造された半導体基板３の削り込み量のばらつきを示す図、図９は絶縁膜を研磨ストッパとして用いない方法により製造された半導体基板３の削り込み量のばらつきを示す図である。
なお、ここでの削り込み量のばらつきとは、平均±３σのことである。また、図８および図９は、図１０に示す５点の領域Ｃ、Ｔ、Ｂ、Ｌ、Ｒの削り込み量を評価対象としたものであり、図１０中のＣ領域（中心領域）の削り込み量が１．８μｍとなるように図２（ｃ）の工程を行ったものである。そして、図８は、４１枚の半導体基板３を評価した結果であり、図９は３３枚の半導体基板を評価した結果である。また、削り込み量とは、図１１に示されるように、図２（ｃ）の工程において半導体基板３の表層部を削り込んだ量のことである。
図９に示されるように、絶縁膜を研磨ストッパとして用いない場合には、半導体基板３の削り込み量のばらつきが−３．１４±５．２７μｍである。これに対し、図８に示されるように、本実施形態の製造方法では、半導体基板３の削り込み量のばらつきを−０．９５±１．１８μｍ程度に低減することができる。
また、本実施形態の製造方法では、半導体基板３の主表面３ａに形成した酸化膜６をトレンチ８を形成するためのマスクとして利用しつつ、平坦化工程を行う際の研磨ストッパとしても利用している。このため、研磨ストッパとしてのみ用いる酸化膜を形成する工程を無くすことができる。
さらに、トレンチ８に形成される自然酸化膜を除去する水素アニールによって酸化膜６の除去を行っているため、従来の製造方法と比較して製造工程が増加することもない。
そして、本実施形態では、トレンチ８の開口部近傍に配置されている酸化膜６を除去する際、第２酸化膜６ｂをスクライブライン４上と共にチップ形成領域５の外縁部にも残している。このため、第２酸化膜６ｂをスクライブライン４上にのみ残す場合と比較して、図２（ａ）の平坦化工程を行う際に研磨ストッパとして機能する領域を大きくすることができ、研磨面が半導体基板３の主表面３ａに対して傾くことを抑制することができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第２酸化膜６ｂをスクライブライン４上のみに残すようにしたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１２は、本実施形態における半導体装置の製造工程の一部を示す一部拡大平面図であり、図１（ｃ）の工程に相当する平面図である。
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第２酸化膜６ｂをスクライブライン４上のみに残すようにしたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１２は、本実施形態における半導体装置の製造工程の一部を示す一部拡大平面図であり、図１（ｃ）の工程に相当する平面図である。
図１２に示されるように、図１（ｃ）の工程において水素アニールを行う際、半導体基板（半導体ウェハ）３の主表面３ａのうちスクライブライン４上のみに第２酸化膜６ｂを残すようにしてもよい。つまり、各チップ形成領域５に第２酸化膜６ｂが残存しないようにしてもよい。
このように第２酸化膜６ｂをスクライブライン４上のみに残しても、当該第２酸化膜６ｂを研磨ストッパとして利用することができ、上記第１実施形態と同様の効果を得ることができる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して、酸化膜６を除去する工程を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１３は、本実施形態における半導体装置の製造工程を示す図であり、紙面左側の図が断面図、紙面右側の図が平面図である。なお、図１３において、紙面右側の図は断面図ではないが、理解をし易くするためにフォトレジストにハッチングを施してある。
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して、酸化膜６を除去する工程を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１３は、本実施形態における半導体装置の製造工程を示す図であり、紙面左側の図が断面図、紙面右側の図が平面図である。なお、図１３において、紙面右側の図は断面図ではないが、理解をし易くするためにフォトレジストにハッチングを施してある。
まず、図１３（ａ）に示されるように、図１（ａ）と同様に半導体基板３の主表面３ａ上に酸化膜６を形成する。その後、酸化膜６上にフォトレジスト１１を形成し、当該フォトレジスト１１をトレンチ形成予定領域が開口するようにパターニングする。なお、本実施形態では、酸化膜６が本発明の絶縁膜に相当しているが、絶縁膜として窒化膜を用いることもできる。
次に、図１３（ｂ）に示されるように、酸化膜６およびフォトレジスト１１をマスクにし、半導体層２に、所定方向に延設され、ストライプ状となる複数のトレンチ８を異方性エッチングにより形成する。
その後、図１３（ｃ）に示されるように、フォトレジスト１１をマスクとし、酸化膜６に対して等方性ウェットエッチングやフッ素系のガス等を混入した等方性ドライエッチングを行い、トレンチ８開口部近傍の酸化膜６を除去する。すなわち、第１酸化膜６ａを除去する。また、第２酸化膜６ｂのうち外縁部に位置する部分を残存させつつ、トレンチ８の開口部を囲む部分を除去する。
続いて、図１３（ｄ）に示されるように、フォトレジスト１１を除去し、その後は上記図１（ｄ）、図２（ａ）〜（ｄ）等と同様の工程を行うことにより、スーパージャンクション構造を有する半導体装置が製造される。
このように、酸化膜６を等方性エッチングによって除去するようにしても上記第１実施形態と同様の効果を得ることができる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対して、第２酸化膜６ｂおよび半導体基板３の主表面３ａ上に残存しているエピタキシャル膜９を同時に研磨するものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１４は、本実施形態における半導体装置の製造工程を示す図であり、紙面左側の図が断面図、紙面右側の図が平面図である。なお、図１４において、紙面右側の図は断面図ではないが、理解をし易くするために第２酸化膜６ｂ（酸化膜６）にハッチングを施してある。
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対して、第２酸化膜６ｂおよび半導体基板３の主表面３ａ上に残存しているエピタキシャル膜９を同時に研磨するものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１４は、本実施形態における半導体装置の製造工程を示す図であり、紙面左側の図が断面図、紙面右側の図が平面図である。なお、図１４において、紙面右側の図は断面図ではないが、理解をし易くするために第２酸化膜６ｂ（酸化膜６）にハッチングを施してある。
本実施形態では、図１４（ａ）に示されるように、図１と同様の工程を行ったものを用意した後、図２（ａ）と同様の工程を行い、第２酸化膜６ｂを研磨ストッパとして用いつつ、半導体基板３の主表面３ａ側から平坦化研磨する第１平坦化工程を行う。
その後、図１４（ｂ）に示されるように、第２酸化膜６ｂおよび半導体基板３の主表面３ａ上に残存しているエピタキシャル膜９を同時に研磨し、そのまま半導体基板３の表層部を１〜２μｍ程度削り込む第２平坦化工程を行う。
具体的には、まず、図１４（ａ）の工程が終了した後に純水洗浄を行い、第１平坦化工程の際に利用した研磨液を洗い流す。その後、第１平坦化工程の際に用いた研磨液よりも選択比が小さい研磨液を用いて第２平坦化工程を行う。例えば、第２平坦化工程では、Ｐシリカ等の選択比が０．５〜５程度のものを用いることにより、第２酸化膜６ｂおよび半導体基板３の主表面３ａ上に残存しているエピタキシャル膜９を同時に研磨することができる。
その後は、図１４（ｃ）に示されるように、図２（ｄ）等と同様の工程を行うことにより、スーパージャンクション構造を有する半導体装置が製造される。
以上説明したように、本実施形態では、第２酸化膜６ｂおよび半導体基板３の主表面３ａ上に残存しているエピタキシャル膜９を同時に研磨し、そのまま半導体基板３の表層部を削り込んでいる。このため、第２酸化膜６ｂのみを除去する工程を無くすことができ、製造工程を削減することができる。
（他の実施形態）
上記各実施形態において、トレンチ８の底面がｎ＋型基板１に達するように形成してもよい。
上記各実施形態において、トレンチ８の底面がｎ＋型基板１に達するように形成してもよい。
また、上記各実施形態では、スーパージャンクション構造を有する半導体装置の製造方法に本発明を適用した例を説明したが、圧力等を感知するＭＥＭＳ式のセンサー等の半導体装置の製造方法に本発明を適用することもできる。
さらに、上記第１、第２実施形態では、非還元雰囲気でのアニールとして水素アニールを例に挙げて説明したが、窒素アニールとしてもよい。
１ ｎ＋型基板
２ 半導体層
３ 半導体基板
４ スクライブライン
５ チップ形成領域
６ 酸化膜
６ａ 第１酸化膜
６ｂ 第２酸化膜
７ 酸化膜
８ トレンチ
９ エピタキシャル膜
２ 半導体層
３ 半導体基板
４ スクライブライン
５ チップ形成領域
６ 酸化膜
６ａ 第１酸化膜
６ｂ 第２酸化膜
７ 酸化膜
８ トレンチ
９ エピタキシャル膜
Claims (7)
- 主表面（３ａ）を有する半導体基板（３）を用意する工程と、
前記主表面（３ａ）上に絶縁膜（６）を形成する絶縁膜形成工程と、
前記絶縁膜（６）をマスクとして前記半導体基板（３）に所定方向に延設された複数のトレンチ（８）を形成するトレンチ形成工程と、
前記主表面（３ａ）のうち前記トレンチ（８）の間に位置する部分上に形成されている前記絶縁膜（６）を第１絶縁膜（６ａ）とし、前記主表面（３ａ）のうち前記トレンチ（８）の間に位置する部分以外上に形成されている前記絶縁膜（６）を第２絶縁膜（６ｂ）としたとき、前記第１絶縁膜（６ａ）を除去すると共に、前記第２絶縁膜（６ｂ）の一部を残しつつ前記第２絶縁膜（６ｂ）における前記トレンチ（８）の開口部を囲む部分を除去する絶縁膜除去工程と、
前記絶縁膜除去工程の後に、前記主表面（３ａ）側からエピタキシャル膜（９）を成長させて前記トレンチ（８）内に当該エピタキシャル膜（９）を埋め込む工程と、
前記主表面（３ａ）上に残存している前記第２絶縁膜（６ｂ）を研磨ストッパとして用いつつ、前記主表面（３ａ）側から前記エピタキシャル膜（９）を研磨する平坦化工程と、を行うことを特徴とする半導体装置の製造方法。 - 前記絶縁膜形成工程では、前記絶縁膜（６）として酸化膜を形成し、
前記絶縁膜除去工程では、非還元雰囲気でアニールを行うことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記トレンチ形成工程前に前記絶縁膜（６）上にレジスト（１１）を形成する工程を行い、
前記トレンチ形成工程では、前記絶縁膜（６）と共に前記レジスト（１１）をマスクとして前記トレンチ（８）を形成し、
前記絶縁膜除去工程では、前記レジスト（１１）をマスクとして等方性エッチングを行うことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記半導体基板（３）を用意する工程では、スクライブライン（４）に沿って区画される複数のチップ形成領域（５）を有する半導体ウェハを用意し、
前記絶縁膜除去工程では、前記第２絶縁膜（６ｂ）を少なくとも前記スクライブライン（４）上に残存させることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。 - 前記平坦化工程では、前記第２絶縁膜（６ｂ）を研磨ストッパとして用いつつ、研磨液を用いて前記エピタキシャル膜（９）を研磨する第１平坦化工程と、前記第１平坦化工程の際に用いた前記研磨液より選択比の小さい研磨液を用いて前記第２絶縁膜（６ｂ）および前記主表面（３ａ）上に残存している前記エピタキシャル膜（９）を同時に研磨し、さらに前記半導体基板（３）の表層部を削り込む第２平坦化工程と、を行うことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
- 前記半導体基板（３）を用意する工程では、第１導電型のものを用意し、
前記エピタキシャル膜を埋め込む工程では、第２導電型の前記エピタキシャル膜（９）を成長させることにより、前記トレンチ（８）に埋め込まれた前記エピタキシャル膜（９）と、前記トレンチ（８）の間に位置する前記半導体基板（３）とによってスーパージャンクション構造を形成することを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。 - 前記絶縁膜形成工程では、熱酸化膜を形成することを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012124953A JP5556851B2 (ja) | 2011-12-26 | 2012-05-31 | 半導体装置の製造方法 |
| DE102012222786.5A DE102012222786B4 (de) | 2011-12-26 | 2012-12-11 | Verfahren zur fertigung einer halbleitervorrichtung |
| US13/711,993 US8673749B2 (en) | 2011-12-26 | 2012-12-12 | Semiconductor device manufacturing method |
| CN201210575014.7A CN103177968B (zh) | 2011-12-26 | 2012-12-26 | 半导体器件制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011282895 | 2011-12-26 | ||
| JP2011282895 | 2011-12-26 | ||
| JP2012124953A JP5556851B2 (ja) | 2011-12-26 | 2012-05-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013153120A true JP2013153120A (ja) | 2013-08-08 |
| JP5556851B2 JP5556851B2 (ja) | 2014-07-23 |
Family
ID=48575842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012124953A Active JP5556851B2 (ja) | 2011-12-26 | 2012-05-31 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8673749B2 (ja) |
| JP (1) | JP5556851B2 (ja) |
| CN (1) | CN103177968B (ja) |
| DE (1) | DE102012222786B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014139974A (ja) * | 2013-01-21 | 2014-07-31 | Renesas Electronics Corp | パワーｍｏｓｆｅｔの製造方法 |
| US10804376B2 (en) | 2019-02-27 | 2020-10-13 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9496331B2 (en) | 2012-12-07 | 2016-11-15 | Denso Corporation | Semiconductor device having vertical MOSFET with super junction structure, and method for manufacturing the same |
| DE102016101559A1 (de) * | 2016-01-28 | 2017-08-03 | Infineon Technologies Austria Ag | Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben |
| DE102017214558B9 (de) * | 2017-08-21 | 2021-02-25 | Infineon Technologies Ag | Verfahren zur erzeugung eines mems-sensors |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001351865A (ja) * | 2000-06-05 | 2001-12-21 | Denso Corp | 半導体装置の製造方法 |
| JP2002124474A (ja) * | 2000-10-13 | 2002-04-26 | Denso Corp | 半導体基板の製造方法および半導体基板 |
| JP2010003970A (ja) * | 2008-06-23 | 2010-01-07 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2010040653A (ja) * | 2008-08-01 | 2010-02-18 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| JP2011155290A (ja) * | 2011-03-28 | 2011-08-11 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982667A (ja) | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 研磨剤および研磨平坦化方法 |
| US5627094A (en) * | 1995-12-04 | 1997-05-06 | Chartered Semiconductor Manufacturing Pte, Ltd. | Stacked container capacitor using chemical mechanical polishing |
| JP4178821B2 (ja) | 2002-03-14 | 2008-11-12 | 株式会社デンソー | 半導体装置の製造方法 |
| JP4137701B2 (ja) | 2003-05-28 | 2008-08-20 | 住友ゴム工業株式会社 | 自動二輪車用タイヤ |
| JP2006032846A (ja) | 2004-07-21 | 2006-02-02 | Sharp Corp | Ｃｍｐを用いた半導体装置の製造方法 |
| JP2007129115A (ja) | 2005-11-07 | 2007-05-24 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2009004442A (ja) | 2007-06-19 | 2009-01-08 | Renesas Technology Corp | 半導体ウェハの研磨方法 |
| JP5374941B2 (ja) | 2008-07-02 | 2013-12-25 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP5568856B2 (ja) | 2008-11-13 | 2014-08-13 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN101872724A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 超级结mosfet的制作方法 |
| US20130143392A1 (en) * | 2011-12-06 | 2013-06-06 | Epowersoft, Inc. | In-situ sin growth to enable schottky contact for gan devices |
-
2012
- 2012-05-31 JP JP2012124953A patent/JP5556851B2/ja active Active
- 2012-12-11 DE DE102012222786.5A patent/DE102012222786B4/de active Active
- 2012-12-12 US US13/711,993 patent/US8673749B2/en active Active
- 2012-12-26 CN CN201210575014.7A patent/CN103177968B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001351865A (ja) * | 2000-06-05 | 2001-12-21 | Denso Corp | 半導体装置の製造方法 |
| JP2002124474A (ja) * | 2000-10-13 | 2002-04-26 | Denso Corp | 半導体基板の製造方法および半導体基板 |
| JP2010003970A (ja) * | 2008-06-23 | 2010-01-07 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2010040653A (ja) * | 2008-08-01 | 2010-02-18 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| JP2011155290A (ja) * | 2011-03-28 | 2011-08-11 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014139974A (ja) * | 2013-01-21 | 2014-07-31 | Renesas Electronics Corp | パワーｍｏｓｆｅｔの製造方法 |
| US10804376B2 (en) | 2019-02-27 | 2020-10-13 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102012222786A1 (de) | 2013-06-27 |
| CN103177968B (zh) | 2015-11-18 |
| CN103177968A (zh) | 2013-06-26 |
| JP5556851B2 (ja) | 2014-07-23 |
| US20130164913A1 (en) | 2013-06-27 |
| DE102012222786B4 (de) | 2022-05-05 |
| US8673749B2 (en) | 2014-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11482533B2 (en) | Apparatus and methods for plug fill deposition in 3-D NAND applications | |
| US11594450B2 (en) | Method for forming a structure with a hole | |
| KR100997153B1 (ko) | 반도체 기판 및 그 제조 방법 | |
| JP5015440B2 (ja) | 半導体基板の製造方法 | |
| JP3918565B2 (ja) | 半導体装置の製造方法 | |
| US7482210B2 (en) | Method of fabricating semiconductor device having junction isolation insulating layer | |
| JP4879545B2 (ja) | 半導体基板の製造方法 | |
| JP5556851B2 (ja) | 半導体装置の製造方法 | |
| TWI662606B (zh) | 半導體裝置及其形成方法 | |
| CN112018026B (zh) | 一种沟槽的形成方法 | |
| JP2007103747A (ja) | 半導体基板の製造方法 | |
| US8916950B2 (en) | Shallow trench isolation structure having a nitride plug | |
| JP2020061577A (ja) | 局地化されたシリコンエピタキシャルシード形成によるバルクウェハにおける隔離された半導体層 | |
| US6818537B2 (en) | Method of manufacturing a contact plug for a semiconductor device | |
| US10903079B2 (en) | Method for forming complementary doped semiconductor regions in a semiconductor body | |
| JP4788519B2 (ja) | 半導体基板の製造方法 | |
| KR20210158809A (ko) | 실리콘이 구비된 층을 형성하는 방법 | |
| JP5566987B2 (ja) | 半導体基板の製造方法 | |
| JP7477315B2 (ja) | ３－ｄ ｎａｎｄアプリケーションでのプラグ充填堆積の装置および方法 | |
| TWI697958B (zh) | 用於蝕刻遮罩與鰭片結構形成之方法 | |
| US20150093877A1 (en) | Method for manufacturing a semiconductor device by stopping planarization of insulating material on fins | |
| WO2012167714A1 (zh) | 一种深沟槽超级pn结的形成方法 | |
| JP2007227554A (ja) | 半導体装置の製造方法 | |
| JP2015216235A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5556851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |