TWI662606B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI662606B
TWI662606B TW107109624A TW107109624A TWI662606B TW I662606 B TWI662606 B TW I662606B TW 107109624 A TW107109624 A TW 107109624A TW 107109624 A TW107109624 A TW 107109624A TW I662606 B TWI662606 B TW I662606B
Authority
TW
Taiwan
Prior art keywords
semiconductor
seed layer
region
forming
layer
Prior art date
Application number
TW107109624A
Other languages
English (en)
Other versions
TW201913765A (zh
Inventor
黃玉蓮
余德偉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201913765A publication Critical patent/TW201913765A/zh
Application granted granted Critical
Publication of TWI662606B publication Critical patent/TWI662606B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

一種半導體裝置之形成方法，包含：蝕刻複數隔離區之間之半導體材料之部分以形成溝槽，形成半導體晶種層，此半導體晶種層延伸於溝槽之底表面與複數側壁之上，回蝕刻第一半導體晶種層直到半導體晶種層之上表面低於隔離區之上表面，實施第一選擇性磊晶以從此半導體晶種層成長出一個半導體區，形成額外之半導體區於此半導體區之上以填充溝槽。

Description

半導體裝置及其形成方法
本揭露係有關於一種半導體積體電路製造方法，且特別有關於一種包含鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)的半導體裝置製造方式。
鰭式場效電晶體(FinFET)的形成包含了形成凹陷，然後以半導體材料填充凹陷以形成半導體鰭片。舉例來說，凹陷可形成於淺溝槽隔離(shallow trench isolation)區之間，並且成長矽鍺於這些凹陷中。隨著積體電路微縮化的增加，凹陷的深寬比(aspect ratio)也越來越高，此造成了填充凹陷的難度。因此，孔洞(void)與接縫(seam)可能發生在填充於凹陷的半導體材料中。
本揭露包含一種半導體裝置之形成方法，包含：蝕刻複數隔離區之間之半導體材料之部分以形成溝槽；形成第一半導體晶種層，此第一半導體晶種層延伸於溝槽之底表面與複數側壁之上；回蝕刻第一半導體晶種層直到第一半導體晶種層之上表面低於隔離區之上表面；實施第一選擇性磊晶以從第一半導體晶種層成長出第一半導體區；以及形成額外之半導體 區於第一半導體區之上以填充溝槽。
本揭露亦包含一種半導體裝置之形成方法，包含：形成複數隔離區延伸至半導體基板中；蝕刻隔離區之間之半導體基板之部分以形成溝槽；以及實施多個迴圈，每個迴圈包含：成長半導體晶種層，此半導體晶種層包含溝槽中之第一部分與溝槽外之第二部分；填充保護層於溝槽內；回蝕刻保護層，使保護層具有低於隔離區之複數上表面之上表面；蝕刻半導體晶種層之複數部分；移除保護層；以及從半導體晶種層成長磊晶區。
本揭露亦包含一種半導體裝置，包含：半導體基板；複數隔離區，延伸至半導體基板內；第一半導體晶種層，於該隔離區之間，此第一半導體晶種層包含：第一部分，在半導體基板之部分上表面之上；以及第二部分與第三部分，在隔離區之側壁之上，其中第二部分與第三部分之上表面皆低於隔離區之上表面；以及第一半導體區，在第一半導體晶種層之第二部分與第三部分之間，其中第一半導體晶種層與第一半導體區具有不同的組成。
20‧‧‧基板
20’‧‧‧基板部分
24、28‧‧‧溝槽
26‧‧‧隔離區、淺溝槽隔離區
200‧‧‧製程流程
202、204、206、208、210、212、214、216、218、220、222‧‧‧步驟
30、40、50、57、57A、57B‧‧‧半導體晶種層
32、42、52‧‧‧保護層
34‧‧‧箭號
36、46、56、58、58A、58B‧‧‧半導體區、磊晶區
59‧‧‧虛線
60‧‧‧半導體鰭片
62‧‧‧鰭式場效電晶體
64‧‧‧閘極介電質
66‧‧‧閘極電極
68‧‧‧閘極堆疊
70‧‧‧源極及汲極區
D1‧‧‧深度
H1、H2、H3、H5‧‧‧高度
T1、T2‧‧‧厚度
W1、W2‧‧‧寬度
藉由以下的詳述配合所附圖式，可以更加理解本揭露實施例的觀點。應注意的是，依據在業界的標準慣例，各種特徵並未按照比例繪製且僅用以說明例示。事實上，為了討論的明確易懂，各種特徵的尺寸可任意增加或減少。
第1-22、23A圖係根據本揭露之實施例繪示出半導體鰭片與鰭式場效電晶體(FinFET)之形成的中間階段之剖面 圖。
第23B、23C、23D、24A與24B圖係根據一些實施例繪示出鰭式場效電晶體之剖面圖。
第25圖係根據一些實施例繪示出間隙填充(gap-filling)之製程流程與鰭式場效電晶體之形成。
以下提供許多不同的實施例或示範，用於實行本揭露的不同特徵。以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一特徵形成於第二特徵之上，可能包含形成第一和第二特徵直接接觸的實施例，也可能包含額外的特徵形成於第一和第二特徵之間，使得第一和第二特徵不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，其本身並非用於表示各種實施例及/或所討論的配置之間的關係。
此外，在以下敘述中可使用空間上相對用語，例如「在......之下」、「在......下方」、「較低的」、「在......上方」、「較高的」和其他類似的用語，以簡化一個(些)元件或特徵與另一個(些)元件或特徵之間的關係之陳述。此空間相對用語除了包含圖式所繪示之方位，還包含裝置在使用或操作中的不同方位。裝置亦可轉向至其他方位(旋轉90度或在其他方位)，且在此使用的空間相對描述亦依轉向後的方位相應地解讀。
根據各種例示性的實施例，以下提供了一個由下而上的間隙填充(gap-filling)方法與基於半導體材料填充間隙所形成之鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)。依據一些實施例繪示出間隙填充的中間階段與鰭式場效電晶體之形成，並對一些實施例中的一些變化進行討論。綜觀各種觀點與例示性的實施例，相同的元件符號被用於指定相同的元件。可了解的是，在例示性的實施例中，鍺與矽皆用來作為討論本揭露之概念的範例，但也可使用其他半導體材料例如：矽碳(silicon carbon)、三五族(III-V)化合物半導體或其他類似的材料。
第1圖至第23A圖係依據本揭露之一些實施例繪示出形成鰭式場效電晶體之中間階段的剖面圖。第1圖至第23A圖中所示的步驟也示意性的反映在第25圖中的製程流程中。
第1圖繪示出基板20之剖面圖，其為半導體晶圓之一部分。基板20可為半導體基板例如：矽基板、矽碳基板、絕緣體上覆矽(silicon-on-insulator，SOI)基板或以其他半導體材料所形成之基板。基板20亦可包含其他半導體材料例如：矽鍺、三五族(III-V)化合物半導體材料。基板20可輕摻雜p型或n型雜質。
第2圖繪示出溝槽24之形成。根據本揭露之一些實施例，墊氧化層(pad oxide layer)與硬遮罩層(未繪示)形成於基板20之上，並且之後將其圖案化。根據本揭露之一些實施例，墊氧化層由氧化矽所形成，其形成可藉由氧化半導體基板20之一上表面部分。硬遮罩可由氮化矽、氧氮化矽、氮化碳或其他 類似材料所形成。圖案化的硬遮罩與墊氧化層皆作為蝕刻遮罩來蝕刻基板20而形成溝槽24。
複數個溝槽24延伸至半導體基板20內，且彼此間在縱向方向(lengthwise direction)上相互平行。雖然繪示出兩個溝槽24，但可為複數個溝槽，例如：形成5個、10個或更多相互平行的溝槽。溝槽24可具有相同的長度與相同的節距。半導體基板20在相鄰的溝槽24之間具有剩餘的部分，這些剩餘的部分在下文中標號為基板部分20’。雖然為了簡化而繪示出一個基板部分20，，但其可為複數個並可具有一致的節距與一致的寬度。根據本揭露之一些實施例，基板部分20’之高度H1在約30奈米至約120奈米的範圍。基板部分20’之寬度W1在約5奈米至約20奈米的範圍。可理解的是，在描述中所敘述的值皆為範例，在不改變本揭露之原則下可採用不同的值。
接下來，如第3圖所繪示，隔離區26或稱為淺溝槽隔離(Shallow Trench Isolation，STI)區26，形成於溝槽24中(第2圖)。此個別的步驟於第25圖的製程流程200中繪示為步驟202。淺溝槽隔離區26的形成可包含形成介電襯層(dielectric liner)(未單獨顯示)於溝槽24中，此介電襯層形成於半導體基板20之曝露的表面之上，並且以介電材料填充了剩餘的溝槽24。介電襯層可為藉由熱氧化(thermal oxidation)所形成的氧化矽層，以致於半導體基板20的表面層被氧化而形成氧化矽。剩餘的溝槽24可藉由流動式化學氣相沉積(FCVD)、旋轉塗佈(spin-on coating)或其他類似方法來填充。然後實施平坦化步驟例如：化學機械研磨(CMP)或機械研磨(mechanical grinding)以 使填充的介電材料之上表面與硬遮罩之上表面(未繪示)齊平。在化學機械研磨之後，移除硬遮罩。或者，此拋光停止於淺溝槽隔離區26之上表面。在第3圖所繪示之結構的上視圖中，每個基板部分20’可為由各別的淺溝槽隔離區26所圍繞的伸長條帶(elongated strip)(具有一致的寬度)，或者可為一個具有兩端連接至半導體基板20塊狀(bulk)部分的條帶。
可實施退火製程。根據本揭露之一些例示性的實施例，實施退火於含氧(oxygen-containing)環境中。退火溫度可高於約200℃，例如在溫度約200℃至約700℃的範圍。在退火的過程中，導入含氧製程氣體至放置晶圓的製程腔室內。含氧製程氣體可包含氧氣(O2)、臭氧(O3)或前述兩種氣體之組合。亦可使用蒸氣(H2O)。可使用蒸氣而不含氧氣或臭氧，或者可使用蒸氣以及氧氣及/或臭氧之組合。
參照第4圖，凹蝕基板部分20’而在相鄰的淺溝槽隔離區26之間形成溝槽28。此個別的步驟於第25圖的製程流程200中繪示為步驟204。根據本揭露之一些實施例，藉由乾蝕刻實施蝕刻。蝕刻氣體可包含溴化氫、氯氣及氧氣或含氟(fluorine-containing)氣體例如：CF2、C2F6、CF4、NF3、SF6或其他類似氣體。亦可使用濕蝕刻實施蝕刻，並且蝕刻劑可包含KOH、氫氧化四甲銨(tetramethylammonium hydroxide，TMAH)、HF/HNO3/H2O(一種混合物)、CH3COOH、NH4OH、H2O2或異丙醇(Isopropanol，IPA)。根據本揭露之一些實施例，溝槽28之底部高於淺溝槽隔離區26的底部表面。根據本揭露可替代之實施例，溝槽28之底部實質上與淺溝槽隔離區26之底部 表面齊平。溝槽28之高度H2可在約20奈米至約100奈米的範圍。溝槽28之寬度W2可在約5奈米至約20奈米的範圍。溝槽28之深寬比(aspect-ratio)約大於4，並且可在約4至約20的範圍。
可實施井佈植(well implantation)以植入n型雜質或p型雜質至基板20內來形成井區(well region)，其延伸至低於淺溝槽隔離區26底表面的高度。植入井佈植之摻質的導電類型與後續形成鰭式場效電晶體的導電類型相反。舉例來說，當形成p型鰭式場效電晶體(具有p型源極/汲極區)，此井佈植包含植入例如磷或砷的n型雜質。當形成n型鰭式場效電晶體(具有n型源極/汲極區)，此井佈植包含植入例如硼或銦的p型雜質。於井佈植之後可實施更進一步的退火。
參照第5圖，藉由磊晶沉積半導體晶種層30。此個別的步驟於第25圖的製程流程200中繪示為步驟206。選擇沉積的溫度，使得至少一部分直接沉積於基板部分20’曝露表面之上的晶種層可藉由磊晶成長。根據本揭露之一些實施例，沉積的溫度在約350℃至約700℃的範圍。
半導體晶種層30的沉積為非選擇性的，因此半導體晶種層30形成於剩餘的基板部分20’之曝露的上表面及淺溝槽隔離區26的側壁與上表面。半導體晶種層30為順應層(conformal layer)，其使用例如原子層沉積(ALD)或化學氣相沉積(CVD)的順應沉積方法形成。舉例來說，無論是半導體晶種層30之水平部分的厚度T1或垂直部分的厚度T2皆可具有小於約20%或約10%的差異。
若晶種層30包含矽，形成半導體晶種層30的前驅 物(precursor)可包含含矽(silicon-containing)前驅物例如SiH4、Si2H6、Si2Cl6、Si2H4Cl2、前述之組合或其他類似的材料。若晶種層30包含鍺，前驅物可包含含鍺(germanium-containing)前驅物例如GeH4、Ge2H6、前述之組合或其他類似的材料。當晶種層30包含矽鍺，前驅物可包含含矽前驅物(如上所討論)及含鍺前驅物(如上所討論)。沉積之製程氣體的壓力可在約0.15Torr至約30Torr的範圍。根據本揭露之一些實施例，半導體晶種層30為不具有鍺的矽層。根據本揭露之替代實施例，半導體晶種層30為矽鍺層。根據本揭露之替代實施例，半導體晶種層30為不具有矽的鍺層。如第23A圖所繪示，半導體晶種層30之材料受半導體鰭片60所欲之材料所影響。半導體晶種層30中的鍺百分比可相等或低於半導體鰭片60中的鍺百分比，且可相等或高於基板20中的鍺百分比。半導體晶種層30可具有厚度在約1奈米至約5奈米的範圍。根據本揭露之替代實施例，半導體晶種層30以其他半導體材料例如矽碳(silicon carbon)、三五族(III-V)化合物半導體材料或其他類似的材料來形成。
在沉積半導體晶種層30之後，形成保護層32(第6圖)以填充溝槽28剩餘的部分。此個別的步驟於第25圖的製程流程200中繪示為步驟208。所產生的結構繪示於第6圖。根據本揭露之一些實施例，保護層32由光阻所形成。根據替代實施例，保護層32由不同於淺溝槽隔離區26之其他材料所形成。舉例來說，保護層32可由無機材料例如旋塗式玻璃(spin-on glass)、氮化矽(silicon nitride)、碳化矽(silicon carbide)或有機 材料(其可為高分子)例如聚醯亞胺(polyimide)或聚苯噁唑(polybenzoxazole，PBO)來形成。保護層32的性質不同於淺溝槽隔離區26，因此後續蝕刻半導體晶種層30並不會損害淺溝槽隔離區26。保護層32可具有大致上平坦的上表面，其可肇因於當保護層32由光阻、高分子或旋塗介電材料所形成時的旋轉塗佈(spin-on coating)。根據一些實施例，當保護層32的上表面在剛形成時並非平坦，可實施例如化學機械研磨(CMP)或機械研磨的平坦化步驟。此平坦化可在半導體晶種層30曝露前的任何時候停止。此平坦化也可使用半導體晶種層30或淺溝槽隔離區26作為停止層。所產生的保護層32之上表面可因此高於、低於或齊平於淺溝槽隔離區26的上表面，並且可高於、低於或齊平於半導體晶種層30的上表面。
第7圖繪示出回蝕刻保護層32。回蝕刻以箭號34表示。此個別的步驟於第25圖的製程流程200中繪示為步驟210。回蝕刻可包含乾蝕刻及/或濕蝕刻。此外，回蝕刻可為等向性或異向性。根據本揭露之一些實施例，實施回蝕刻使用蝕刻劑攻擊保護層32而不攻擊半導體晶種層30及淺溝槽隔離區26。由於保護層32的回蝕刻，剩餘的保護層32凹陷而佔據溝槽28的底部。剩餘的保護層32之上表面可為大致上平坦或輕微彎曲。
第8圖繪示出半導體晶種層30之回蝕刻。此個別的步驟於第25圖的製程流程200中繪示為步驟212。根據本揭露之一些實施例，當晶種層30包含矽，藉由使用氨水(ammonia solution，HN4OH)之濕蝕刻來實施半導體晶種層30之回蝕刻。根據本揭露之替代實施例，藉由使用含氟(fluorine-containing) 氣體例如CF4、CHF3、CH2F2或其他類似氣體之乾蝕刻來實施回蝕刻。在蝕刻時，因保護層32的緣故，介於保護層32與淺溝槽隔離區26之間的半導體晶種層30之底部不會被蝕刻。半導體晶種層30之上部在蝕刻時被移除，而其所產生的結構繪示於第8圖。
根據本揭露之替代實施例，替代在分別的步驟蝕刻保護層32與半導體晶種層30，其兩者可在同一個蝕刻步驟中使用相同的蝕刻劑蝕刻。由於半導體晶種層30為薄的，維持適中的(不會太高)蝕刻選擇性即可達成同時蝕刻保護層32與半導體晶種層30。蝕刻選擇性為保護層32之蝕刻速率與半導體晶種層30之蝕刻速率之比值(ratio)。舉例來說，可使用兩種蝕刻氣體之混和氣體，其中一種蝕刻氣體用來蝕刻半導體晶種層30，另一種蝕刻氣體用來蝕刻保護層32，其取決於半導體晶種層30與保護層32的材料。根據其他實施例，使用同時攻擊半導體晶種層30與保護層32兩者的單一蝕刻氣體或蝕刻液。
在蝕刻半導體晶種層30之上部之後，以例如等向性蝕刻製程(乾或濕)移除保護層32，依保護層32的材料而定。此個別的步驟於第25圖的製程流程200中繪示為步驟214。所產生之結構繪示於第9圖，其中剩餘的半導體晶種層30具有盆(basin)形，其包含底部與側壁部分。此剩餘的高度H3可薄於(W2)/2以防止誘發成長鍺(Ge-growth-induced)之側壁與後續由下而上成長的半導體區36合併(如第10所繪示)。半導體晶種層30剩餘的高度H3可在約3奈米至約10奈米的範圍。半導體晶種層30凹蝕的深度(H2-H3)可大於約10奈米，並可在約10奈米至 約107奈米的範圍。H3/H2之比值可在約2至約33的範圍。
第10圖繪示出半導體區36之選擇性磊晶。此個別的步驟於第25圖的製程流程200中繪示為步驟216。根據本揭露之一些實施例，磊晶區36可為矽鍺區，舉例來說，鍺原子百分比可為(包含)0%至100%之範圍中任何的值。根據本揭露之替代實施例，磊晶區36為鍺區而其中不具有矽。磊晶區36亦可由其他半導體材料例如矽碳或三五族化合物半導體所形成。
此個別的製程氣體可包含矽烷(silane，SiH4)、鍺烷(germane，GeH4)或矽烷與鍺烷之混和，其取決於磊晶區36為矽區、矽鍺區或鍺區。蝕刻氣體例如氯化氫(hydrogen chloride，HCl)也可加入製程氣體內以達成選擇性成長，這使得磊晶區36從半導體晶種層30成長，而非從淺溝槽隔離區26曝露的表面成長。根據本揭露之一些實施例，前驅物包括含n型雜質製程氣體(例如含磷製程氣體)或含p型雜質製程氣體(例如含硼製程氣體)，因此磊晶區36原位(in-situ)摻雜與井區相同的導電類型。根據本揭露之替代實施例，在形成磊晶區36的的製程氣體中不包括含n型雜質製程氣體與含p型雜質製程氣體。
磊晶區36的上表面可具有各種形狀，且可為圓化的(rounded)上表面、具有刻面的(faceted)上表面或具有其他形狀。磊晶區36的上表面可具有凸型(convex)或凹型(convcave)(參照第23C與23D圖)。舉例來說，第23C圖繪示出磊晶區36之上表面具有包含刻面的凸型。第23D圖繪示出磊晶區36之上表面具有包含刻面的凹型。此刻面可為直的，且包含水平刻面與傾斜刻面。磊晶區36上表面之不同形狀為不同的製程 條件、不同的磊晶過程或其他類似的因素所造成的結果。
藉由如第5圖至第10圖所繪示的製程步驟，溝槽28以由下而上的型態部分填充。比較第4圖與第10圖，值得注意的是第10圖所繪示的溝槽28具有相較於第4圖所繪示的溝槽28更小的深寬比(aspect ratio)。降低凹陷的深寬比可減少在後續間隙填充(gap-filling)溝槽28招致空孔(void)的可能性。
第11圖至第15圖係根據本揭露之一些實施例繪示出更進一步的部分填充溝槽28。其製程步驟以第25圖之製程流程中迴圈製程回到步驟206來表示。繪示於第25圖中的步驟206、208、210、212、214及216為重複的。參照第11圖，沉積半導體晶種層40。選擇沉積的溫度，使得直接沉積於半導體區36曝露的表面之上的部分半導體晶種層40磊晶成長。半導體晶種層40的材料可選自與形成半導體晶種層30的候選材料相同的族群。另外，半導體晶種層40的形成方法可選自與形成半導體晶種層30的候選方法相同的族群。根據本揭露之一些實施例，半導體晶種層40與半導體晶種層30由相同的材料所形成且具有相同的組成。根據本揭露之替代實施例，半導體晶種層40與半導體晶種層30具有不同的組成。在整個說明中，當指出兩個層具有相同的組成，代表此兩個層具有相同類型的元素，且元素的百分比在這兩個層中彼此相同。相反地，當指出兩個層具有不同的組成，代表這兩個層的其中之一具有至少一種元素不存在於另一個層中，或這兩個層具有相同的元素，但元素的百分比在這兩個層中彼此不同。舉例來說，半導體晶種層30可由矽或矽鍺來形成，而半導體晶種層40可由矽或矽鍺來形成， 在半導體晶種層40中的鍺百分比相等於或高於半導體晶種層30中的鍺百分比。
半導體晶種層40的沉積亦為非選擇性的，因此半導體晶種層40形成於半導體區36與淺溝槽隔離區26兩者之上。半導體晶種層40形成為例如厚度在1奈米至5奈米的範圍之順應層。
在沉積半導體晶種層40之後，形成保護層42以填充溝槽28的剩餘部分(第11圖)。所產生的結構繪示於第12圖。根據本揭露之一些實施例，形成保護層42的材料可選自與形成半導體晶種層30相同的候選材料，其可為光阻、無機材料或有機材料。保護層42之性質不同於淺溝槽隔離區26，因此後續蝕刻半導體晶種層40並不會損害淺溝槽隔離區26。保護層42之上表面為大致上平坦，其可藉由旋轉塗佈及/或平坦化來達成。所形成的保護層42的上表面可高於、低於或齊平於淺溝槽隔離區26的上表面，並且可高於、低於或齊平於半導體晶種層40的上表面。
第13圖繪示出保護層42與半導體晶種層40的回蝕刻。所產生的製程步驟可包含先蝕刻保護層42再蝕刻半導體晶種層40。或者，可在共同的製程中同時蝕刻保護層42與半導體晶種層40。此蝕刻製程可相似於如前述參照第7、8圖所討論的保護層32與半導體晶種層30之蝕刻。
在移除半導體晶種層40之後，以例如等向性蝕刻製程移除保護層42，依保護層42的材料而定。保護層52之移除可藉由乾蝕刻或濕蝕刻來達成。所產生的結構繪示於第14圖。
第15圖繪示出半導體區46之選擇性磊晶。磊晶區46可為矽鍺區。根據本揭露之一些實施例，鍺原子百分比可為(包含)0%至100%之範圍中任何的數值。根據本揭露之替代實施例，磊晶區46為其中不具有矽的鍺區。
製程氣體可包含矽烷、鍺烷或矽烷與鍺烷之混和，其取決於磊晶區46為矽區、矽鍺區或鍺區。其形成製程可相似於磊晶區36之形成，因此不在此處贅述。根據本揭露之一些實施例，磊晶區46具有與磊晶區36相同的組成。根據本揭露之替代實施例，磊晶區46具有與磊晶區36不同的組成。舉例來說，磊晶區36與46可由矽鍺所形成，而磊晶區46具有鍺百分比高於磊晶區36之鍺百分比。
藉由如第11至15圖所繪示的製程步驟，溝槽28的深寬比更小於如第10圖所繪示的溝槽28之深寬比。根據本揭露之一些實施例，可重複如第11至15圖所繪示的製程來形成更多的晶種層與磊晶區於磊晶區46之上，以從下而上的形式更進一步填充溝槽28，並且進一步降低溝槽28之深寬比。其相對應的製程可藉由重複如第24圖所繪示的步驟206、208、210、212、214及216來達成。舉例來說，第16、17、18及19圖繪示出形成半導體晶種層50與磊晶區56的製程，其中使用保護層52來定義晶種層50的高度。其製程細節相似於如第11至15圖所討論，故細節不在此贅述。
半導體晶種層50可由相同或不同於半導體晶種層30與40之材料來形成。舉例來說，半導體晶種層50可由矽或矽鍺來形成。當由矽鍺來形成，半導體晶種層50之鍺百分比可相 等於或大於半導體晶種層40與30之鍺百分比。磊晶區56也可由相同或不同於磊晶區36與46之材料來形成。舉例來說，磊晶區56可由矽鍺或鍺而不含矽來形成。當由矽鍺來形成，磊晶區56之鍺百分比可相等於或大於磊晶區36與46之鍺百分比。
第20圖示意性地繪示出更多的半導體晶種層與半導體區的沉積與回蝕刻。半導體晶種層繪示為晶種層57(包含晶種層57A與57B，但可形成更多或更少)。半導體區繪示為膜層58(包含膜層58A與58B，但可形成更多或更少)。材料與形成製程的細節可從形成下層的半導體晶種層30、40及50與半導體區36、46及56的候選材料與形成製程中找到。根據本揭露之一些實施例，每一晶種層57(及30、40、50)之高度也可小於個別的溝槽寬度W2的一半以防止部分的半導體區從個別的晶種層另一側的部分側壁成長而合併。可理解的是，雖然繪示出5個晶種層作為範例，但所有晶種層的總數可為等於或高於2的任何數值。
第21圖繪示出半導體區58B的平坦化(例如化學機械研磨或機械研磨)，使得上半導體區58B的上表面與淺溝槽隔離區26的上表面為共面。在平坦化之後，上晶種層57B的上緣(top edge)可齊平於(如繪示)或低於相對應的半導體區58B，而虛線59係根據一些實施例示意性地繪示出晶種層57B上緣之水平。
根據本揭露之一些實施例，磊晶區58由矽鍺、鍺或其他可應用的半導體材料所組成。另外，當形成矽鍺，磊晶區58A與58B之鍺百分比可相等於或高於晶種層30、40、磊晶 區36中任何一者之鍺百分比。舉例來說，磊晶區58A與58B之鍺百分比可在(包含)約30%至約100%的範圍。可在形成磊晶區56之原位形成磊晶區58，其間不破壞真空。
可理解的是，上述所討論的實施例中，磊晶區36、46及56與晶種層30、40及50皆指出包含了矽及/或鍺來作為範例，磊晶區也可由其他可應用的半導體材料例如矽、矽碳、三五族化合物半導體材料或其他類似的材料來形成。
接下來，凹蝕如第21圖所繪示之淺溝槽隔離區26以形成如第22圖所繪示之半導體鰭片60。此個別的步驟於第25圖的製程流程200中繪示為步驟218。可使用乾蝕刻製程或濕蝕刻製程實施淺溝槽隔離區26之凹蝕。根據本揭露之一些實施例，使用乾蝕刻方法實施淺溝槽隔離區26之凹蝕，其製程氣體包含氨氣(NH3)與氟化氫(HF)。根據本揭露之替代實施例，使用濕蝕刻方法實施淺溝槽隔離區26之凹蝕，其蝕刻劑為稀釋氟化氫水溶液，其可具有低於約1%的氟化氫濃度。
磊晶區與個別的晶種層突出的部分，其突出高於剩餘淺溝槽隔離區26的上表面，在下文稱為半導體鰭片60。半導體鰭片60的高度H5可在約原基板部分20’高度H1之10%至約50%的範圍(第2圖)。
在凹蝕淺溝槽隔離區26以形成半導體鰭片60之後，實施複數個製程步驟在半導體鰭片60之上，其製程步驟可包含井佈植(well implantations)、形成閘極堆疊(gate stack formation)、複數個洗淨(cleaning)步驟及其他類似步驟。因而形成鰭式場效電晶體。一個例示性的鰭式場效電晶體62繪示於 第23A圖，其也繪示出閘極堆疊68的形成。閘極堆疊68包含閘極介電質64在半導體鰭片60之上表面與側壁之上，及閘極電極66於閘極介電質64之上。此個別的步驟於第25圖的製程流程200中繪示為步驟220。閘極介電質64可藉由熱氧化製程(thermal oxidation process)來形成，因此可包含熱氧化矽。閘極介電質64之形成也可包含沉積步驟，且所形成的閘極介電質64可包含高介電常數介電材料或非高介電常數(non-high-k)介電材料。之後形成閘極電極66於閘極介電質64之上。閘極介電質64與閘極電極66可使用先閘極方法(gate-first approach)或後閘極方法(gate-last approach)來形成。
第24A圖繪示出根據本揭露一些實施例之鰭式場效電晶體62。在這些實施例中，底晶種層57A延伸至略低於淺溝槽隔離區26之上表面。在底晶種層57A之下的條帶20’為原基板20之一部分。可能沒有任何完全低於淺溝槽隔離區26之上表面的晶種層。晶種層57A之深度D1延伸至低於淺溝槽隔離區26之上表面，其可大於約5奈米。
第23B圖繪示出鰭式場效電晶體62之剖面，其剖面來自於第23A圖中包含線23B-23B之平面。如第23B圖所繪示，複數個閘極堆疊68形成於半導體鰭片60之上，以及源極及汲極區70形成於閘極堆疊68之間。此個別的步驟於第25圖的製程流程200中繪示為步驟222。源極及汲極區70可藉由蝕刻閘極堆疊68之間的半導體鰭片60之部分來形成，以及磊晶成長另一半導體材料例如矽磷(silicon phosphorus)、矽碳磷(silicon carbon phosphorus)、矽鍺硼(silicon germanium boron)、鍺硼 (germanium boron)、三五族化合物半導體或其他可應用的材料。半導體鰭片60剩餘的部分藉由共同的源極及汲極區70將彼此分開。閘極堆疊68可為互連(interconnected)，源極區70可為互連，以及汲極區可為互連以形成鰭式場效電晶體62。
如第23B圖所繪示，半導體晶種層30、40、50、57A及57B與磊晶區36、46、56、58A及58B之組合可連續延伸至複數個閘極堆疊68與複數個源極及汲極區70之下。此複合材料包含交替的晶種層與磊晶半導體區，當在這些層與區之組成具有足夠之差異時，其為可識別的(舉例來說，藉由穿透式電子顯微鏡(Transmission Electron Microscopy，TEM)、掃描式電子顯微鏡(Scanning Electron Microscopy，SEM)、二次離子質譜儀(Secondary Ion Mass Spectrometry，SIMS)或其他類似方法)。另外，此複合材料包含交替的晶種層與磊晶半導體區，當在這些層與區之組成不具有足夠之差異時，及/或這些差異因退火製程而降低，其可能為無法識別的。
第24B圖係根據本揭露之一些實施例繪示出鰭式場效電晶體62之剖面。此剖面來自於第24A圖中包含線24B-24B之平面。根據一些實施例，晶種層57A為底晶種層。
第23A與23B圖也繪示出一些範例，其中上半導體晶種層可與或不與下半導體晶種層合併。舉例來說，在一範例中，晶種層40繪示為與晶種層30接觸，在另一範例中，晶種層50與晶種層40則繪示為以部分磊晶區46間隔開來。值得注意的是，這些僅為範例，並且晶種層是否與下面的晶種層接觸取決於製程，例如花多少時間成長磊晶區36與46。
本揭露之實施例具有一些有利特徵。藉由在溝槽底部形成半導體晶種層與實施選擇性磊晶，由下而上填充溝槽。當溝槽之底部為部分填充，降低了此溝槽的深寬比，且可填充剩餘的溝槽而不會產生空孔。
根據本揭露之一些實施例，一種半導體裝置之形成方法，包含：蝕刻複數隔離區之間之半導體材料之部分以形成溝槽；形成半導體晶種層，此半導體晶種層延伸於溝槽之底表面與複數側壁之上；回蝕刻第一半導體晶種層直到第一半導體晶種層之上表面低於隔離區之上表面；實施第一選擇性磊晶以從第一半導體晶種層成長出第一半導體區；以及形成額外之半導體區於第一半導體區之上以填充溝槽。在一實施例中，第一半導體晶種層的回蝕刻包含：形成保護層於第一半導體晶種層之上；回蝕刻此保護層，其中使用保護層作為蝕刻遮罩以實施第一半導體晶種層的回蝕刻；以及於成長第一半導體晶種層之前移除保護層。在一實施例中，保護層的形成包含配置一光阻。在一實施例中，第一半導體晶種層包含具有厚度相近之複數水平部分與複數垂直部分。在一實施例中，於回蝕刻第一半導體晶種層之後，此第一半導體晶種層具有一盆形。在一實施例中，第一半導體晶種層的形成係為非選擇性，且此第一半導體晶種層從隔離區之複數表面與半導體材料之上表面成長。在一實施例中，第一半導體晶種層的形成包含成長矽層，且此矽層不含有鍺。在一實施例中，第一半導體晶種層的形成包含成長矽鍺層。在一實施例中，前述之方法更包含：形成第二半導體晶種層於第一半導體區之上，其中第二半導體晶種層包含於 隔離區之複數上表面之上之第一部分，以及延伸至該溝槽內之第二部分；回蝕刻第二半導體晶種層；以及實施第二選擇性磊晶以從第二半導體晶種層成長出第二半導體區，其中額外之半導體區形成於第二半導體區之上。
根據本揭露之一些實施例，一種半導體裝置之形成方法，包含：形成複數隔離區延伸至半導體基板中；蝕刻隔離區之間之半導體基板之部分以形成溝槽；以及實施多個迴圈，每個迴圈包含：成長半導體晶種層，此半導體晶種層包含溝槽中之第一部分與溝槽外之第二部分；填充保護層於溝槽內；回蝕刻保護層，使保護層具有低於隔離區之複數上表面之上表面；蝕刻半導體晶種層之複數部分；移除保護層；以及從半導體晶種層成長磊晶區。在一實施例中，使用原子層沉積以形成半導體晶種層。在一實施例中，使用化學氣相沉積以形成半導體晶種層。在一實施例中，前述之方法更包含：成長額外的半導體區以填滿溝槽；在額外的半導體區實施平坦化；以及凹蝕隔離區使得額外的半導體區之上部形成半導體鰭片。在一實施例中，半導體晶種層的成長包含成長矽層。在一實施例中，半導體晶種層的成長包含成長矽鍺層。
根據本揭露之一些實施例，一種半導體裝置，包含：半導體基板；複數隔離區，延伸至半導體基板內；第一半導體晶種層，於該隔離區之間，此第一半導體晶種層包含：第一部分，在半導體基板之部分上表面之上；以及第二部分與第三部分，在隔離區之側壁之上，其中第二部分與第三部分之上表面皆低於隔離區之上表面；以及第一半導體區，在第一半導 體晶種層之第二部分與第三部分之間，其中第一半導體晶種層與第一半導體區具有不同的組成。在一實施例中，此裝置更包含：在隔離區之間的第二半導體區，此第二半導體區在第一半導體區之上，以及第一半導體區與第二半導體區具有不同組成。在一實施例中，第二半導體區之一部分高於隔離區之複數上表面以形成半導體鰭片，以及此裝置更包含於半導體鰭片之上之閘極堆疊。在一實施例中，第一半導體晶種層包含矽而不含有鍺。在一實施例中，第一半導體晶種層包含矽鍺。
根據本揭露之一些實施例，一種半導體裝置之形成方法，包含：形成複數隔離區延伸至半導體基板中；蝕刻隔離區之間之半導體基板之部分以形成溝槽；形成半導體晶種層，其包含：延伸至溝槽中之第一部分與溝槽外之第二部分；填充保護層於溝槽內，此溝槽在半導體晶種層的下部之上；回蝕刻此半導體晶種層與保護層，使半導體晶種層之剩餘部分與保護層之上表面低於隔離區之複數上表面；以及移除保護層。在一實施例中，在蝕刻保護層之後蝕刻半導體晶種層，並且以保護層剩餘的部分作為蝕刻光罩來蝕刻半導體晶種層。在一實施例中，在同一個製程中蝕刻半導體晶種層與保護層。在一實施例中，此方法更包含在移除保護層後所留下的空間選擇性成長半導體區。在一實施例中，半導體晶種層與半導體區由不同的半導體材料所形成。
根據本揭露之一些實施例，一種半導體裝置，包含：半導體基板；複數隔離區，延伸至半導體基板內；以及複數個半導體區在隔離區之間，複數個半導體區中之一個上部與 個別的複數個半導體區中之一個下部重疊，其複數個半導體區中每一個皆包含晶種層；以及磊晶半導體區在晶種層底部之上，其中晶種層與磊晶半導體區由不同的半導體材料所組成。在一實施例中，晶種層包含一個底部；以及側壁部分連接至晶種層底部的兩端且在其之上，其中磊晶半導體區在晶種層的側壁部分之間。在一實施例中，晶種層由矽所形成，以及磊晶半導體區由矽鍺所形成。
根據本揭露之一些實施例，一種半導體裝置，包含：半導體基板；複數隔離區，延伸至半導體基板內；以及在隔離區之相對部分之間的半導體區，此半導體區包含了包含有底部的晶種層；以及側壁部分接觸隔離區，其中底部與側壁部分形成盆型；以及磊晶半導體區在盆形中，其中此磊晶半導體區與晶種層由不同的半導體材料所形成。在一實施例中，前述之裝置更包含在半導體區之上的額外半導體區，其中此額外的半導體區包含在隔離區相對部分之間的下部；以及上部突出而高於隔離區的上表面。
前述概述了一些實施例的部件，使得本揭露所屬技術領域中具有通常知識者可以更加理解本揭露實施例的觀點。本揭露所屬技術領域中具有通常知識者應可理解，他們可以輕易使用本揭露實施例作為基礎，設計或修改其他的製程或是結構，以達到與在此介紹的實施例相同的目的及/或優點。本揭露所屬技術領域中具有通常知識者也應理解，此類等效的結構並不悖離本揭露實施例的精神與範疇，並且在不悖離本揭露實施例的精神與範疇的情況下，在此可以做各種的改變、取 代和替換。因此，本揭露之保護範圍當視後附之申請專利範圍所界定為準。

Claims (15)

  1. 一種半導體裝置之形成方法，包括：蝕刻複數隔離區之間之一半導體材料之一部分以形成一溝槽；形成一第一半導體晶種層，該第一半導體晶種層延伸於該溝槽之一底表面與複數側壁之上；回蝕刻該第一半導體晶種層直到該第一半導體晶種層之一上表面低於該些隔離區之上表面；實施一第一選擇性磊晶以從該第一半導體晶種層成長出一第一半導體區；以及形成一額外之半導體區於該第一半導體區之上以填充該溝槽。
  2. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中該第一半導體晶種層的回蝕刻包括：形成一保護層於該第一半導體晶種層之上；回蝕刻該保護層，其中使用該保護層作為一蝕刻遮罩以實施該第一半導體晶種層的回蝕刻；以及於成長該第一半導體晶種層之前移除該保護層。
  3. 如申請專利範圍第2項所述之半導體裝置之形成方法，其中該保護層的形成包括配置一光阻。
  4. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中該第一半導體晶種層包括具有厚度相近之複數水平部分與複數垂直部分。
  5. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中於回蝕刻該第一半導體晶種層之後，該第一半導體晶種層具有一盆形。
  6. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中該第一半導體晶種層的形成係為非選擇性，且該第一半導體晶種層從該些隔離區之複數表面與該半導體材料之一上表面成長。
  7. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中該第一半導體晶種層的形成包括成長一矽層，且該矽層不含有鍺，或者該第一半導體晶種層的形成包括成長一矽鍺層。
  8. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括：形成一第二半導體晶種層於該第一半導體區之上，其中該第二半導體晶種層包括於該些隔離區之複數上表面之上之一第一部分，以及延伸至該溝槽內之一第二部分；回蝕刻該第二半導體晶種層；以及實施一第二選擇性磊晶以從該第二半導體晶種層成長出一第二半導體區，其中該額外之半導體區形成於該第二半導體區之上。
  9. 一種半導體裝置之形成方法，包括：形成複數隔離區，該些隔離區鄰近於一半導體基板之一表面；蝕刻該些隔離區之間之該半導體基板之一部分以形成一溝槽；以及實施多個迴圈，每個迴圈包括；成長一半導體晶種層，該半導體晶種層包括該溝槽中之一第一部分與該溝槽外之一第二部分；填充一保護層於該溝槽內；回蝕刻該保護層，使該保護層具有低於該些隔離區之複數上表面之一上表面；蝕刻該半導體晶種層之複數部分；移除該保護層；以及從該半導體晶種層成長一磊晶區。
  10. 如申請專利範圍第9項所述之半導體裝置之形成方法，其中使用原子層沉積或化學氣相沉積以形成該半導體晶種層。
  11. 如申請專利範圍第9項所述之半導體裝置之形成方法，更包括：凹蝕該些隔離區以形成一半導體鰭片，且該半導體鰭片包括至少一個半導體晶種層之一部分與一個該磊晶區。
  12. 一種半導體裝置，包括：一半導體基板；複數隔離區，鄰近於該半導體基板之一表面；以及一第一半導體晶種層，於該些隔離區之間，該第一半導體晶種層包括：一第一部分，在該半導體基板之部分上表面之上；以及一第二部分與一第三部分，在該些隔離區之側壁之上；其中該第二部分與該第三部分之上表面皆低於該些隔離區之上表面；以及一第一半導體區，在該第一半導體晶種層之該第二部分與該第三部分之間，其中該第一半導體晶種層與該第一半導體區具有不同的組成。
  13. 如申請專利範圍第12項所述之半導體裝置，更包括：一第二晶種層在該第一半導體區之上；以及一第二半導體區在該第二晶種層之上且有接觸，且該第二半導體區在該第一半導體區之上。
  14. 如申請專利範圍第13項所述之半導體裝置，其中該第二晶種層之一部分與該第二半導區之一部分皆高於該些隔離區之複數上表面以形成一半導體鰭片，以及該裝置更包括於該半導體鰭片之上之一閘極堆疊。
  15. 如申請專利範圍第12至14項中任一項所述之半導體裝置，其中該第一半導體晶種層包括矽而不含有鍺，或該第一半導體晶種層包括矽鍺。
TW107109624A 2017-08-30 2018-03-21 半導體裝置及其形成方法 TWI662606B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762552005P 2017-08-30 2017-08-30
US62/552,005 2017-08-30
US15/814,581 2017-11-16
US15/814,581 US10170305B1 (en) 2017-08-30 2017-11-16 Selective film growth for bottom-up gap filling

Publications (2)

Publication Number Publication Date
TW201913765A TW201913765A (zh) 2019-04-01
TWI662606B true TWI662606B (zh) 2019-06-11

Family

ID=64739838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109624A TWI662606B (zh) 2017-08-30 2018-03-21 半導體裝置及其形成方法

Country Status (5)

Country Link
US (3) US10170305B1 (zh)
KR (1) KR102123919B1 (zh)
CN (1) CN109427591B (zh)
DE (1) DE102018105996B4 (zh)
TW (1) TWI662606B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170305B1 (en) * 2017-08-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Selective film growth for bottom-up gap filling
DE102020114846A1 (de) 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden von gestapelten schichten und daraus gebildete bauteile
US11488858B2 (en) * 2019-10-29 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming stacked layers and devices formed thereof
US11854904B2 (en) * 2020-08-13 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Different source/drain profiles for n-type FinFETs and p-type FinFETs
US20220165566A1 (en) * 2020-11-20 2022-05-26 Applied Materials, Inc. Conformal silicon-germanium film deposition

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318176A1 (en) * 2014-05-01 2015-11-05 Globalfoundries Inc. Forming alternative material fins with reduced defect density by performing an implantation/anneal defect generation process

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847214A (en) * 1988-04-18 1989-07-11 Motorola Inc. Method for filling trenches from a seed layer
JPH09139429A (ja) * 1995-11-10 1997-05-27 Nippon Steel Corp 半導体装置の製造方法
US7807536B2 (en) * 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
KR100780643B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
CN102592982B (zh) * 2011-01-17 2017-05-03 精材科技股份有限公司 晶片封装体的形成方法
US8946087B2 (en) * 2012-02-02 2015-02-03 Lam Research Corporation Electroless copper deposition
US8941089B2 (en) * 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US8963251B2 (en) * 2013-06-12 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strain technique
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6150724B2 (ja) 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
EP2978016B1 (en) * 2014-07-25 2018-06-13 IMEC vzw A method for providing an nMOS device and a pMOS device on a silicon substrate and silicon substrate comprising an nMOS device and a pMOS device
US9450381B1 (en) * 2015-03-19 2016-09-20 International Business Machines Corporation Monolithic integrated photonics with lateral bipolar and BiCMOS
WO2017052610A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Techniques for bottom-up filling of three-dimensional semiconductor device topographies
US10170305B1 (en) * 2017-08-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Selective film growth for bottom-up gap filling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318176A1 (en) * 2014-05-01 2015-11-05 Globalfoundries Inc. Forming alternative material fins with reduced defect density by performing an implantation/anneal defect generation process

Also Published As

Publication number Publication date
CN109427591A (zh) 2019-03-05
US10784106B2 (en) 2020-09-22
KR102123919B1 (ko) 2020-06-18
US10504724B2 (en) 2019-12-10
DE102018105996A1 (de) 2019-02-28
CN109427591B (zh) 2021-12-24
KR20190024630A (ko) 2019-03-08
US10170305B1 (en) 2019-01-01
US20200043730A1 (en) 2020-02-06
TW201913765A (zh) 2019-04-01
US20190109004A1 (en) 2019-04-11
DE102018105996B4 (de) 2022-08-18

Similar Documents

Publication Publication Date Title
TWI662606B (zh) 半導體裝置及其形成方法
US9818878B2 (en) FETs and methods for forming the same
KR101511423B1 (ko) ＦｉｎＦＥＴ들 및 이를 형성하기 위한 방법들
US10777664B2 (en) Epitaxy source/drain regions of FinFETs and method forming same
TW201946122A (zh) 半導體裝置及其製造方法
US20230377979A1 (en) Embedded stressors in epitaxy source/drain regions
CN106206313B (zh) 半导体器件结构及其制造方法
US20230091377A1 (en) Asymmetric Epitaxy Regions for Landing Contact Plug
US20220384569A1 (en) Epitaxy Regions Extending Below STI Regions and Profiles Thereof
US11854904B2 (en) Different source/drain profiles for n-type FinFETs and p-type FinFETs
US11830772B2 (en) FinFETs with epitaxy regions having mixed wavy and non-wavy portions
US11652105B2 (en) Epitaxy regions with large landing areas for contact plugs
US9748147B1 (en) Method of fabricating epitaxial layer