CN103177968A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN103177968A
CN103177968A CN2012105750147A CN201210575014A CN103177968A CN 103177968 A CN103177968 A CN 103177968A CN 2012105750147 A CN2012105750147 A CN 2012105750147A CN 201210575014 A CN201210575014 A CN 201210575014A CN 103177968 A CN103177968 A CN 103177968A
Authority
CN
China
Prior art keywords
front surface
polishing
semiconductor substrate
insulating barrier
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105750147A
Other languages
English (en)
Other versions
CN103177968B (zh
Inventor
江口浩次
小田洋平
足立信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN103177968A publication Critical patent/CN103177968A/zh
Application granted granted Critical
Publication of CN103177968B publication Critical patent/CN103177968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种半导体器件制造方法。在所述半导体器件制造方法中，在半导体衬底（3）的前表面（3a）上形成绝缘层（6）。通过使用所述绝缘层（6）作为掩模来在所述衬底（3）中形成沟槽（8），以使得所述绝缘层（6）的第一部分（6a）位于所述沟槽（8）之间的所述前表面（3a）上，并且使得所述绝缘层（6）的第二部分（6b）位于除了所述沟槽（8）之间以外的位置处的所述前表面（3a）上。去除整个所述第一部分（6a），并去除每个沟槽（8）的开口周围的所述第二部分（6b）。通过在所述前表面（3a）侧上外延生长外延层（9），而利用所述外延层（9）填充所述沟槽（8）。通过使用剩余的所述第二部分（6b）作为抛光停止部，而对所述前表面（3a）侧进行抛光。

Description

半导体器件制造方法
技术领域
本公开内容涉及制造半导体器件的方法，尤其是通过使用半导体衬底的表面上的绝缘层作为抛光停止部的、具有超结（supper junction）结构的半导体器件。
背景技术
已知具有超结结构的半导体器件具有低导通电阻和高击穿电压。在超结结构中，p型区和n型区形成在n+型衬底中，并且交替地设置在衬底的表面方向上。JP-A-2010-118536公开了一种用于减小击穿电压变化量的具有这种超结结构的半导体器件的制造方法。
JP-A-2010-118536中所公开的方法如下。首先，制备半导体衬底（即，半导体晶片）。半导体衬底包括n+型衬底和外延生长在衬底上的n-型半导体层。半导体衬底具有沿切割线分割的多个芯片区。然后，作为绝缘层的第一氧化物层形成在半导体衬底的主表面上。接着，对第一氧化物层进行构图，使得第一氧化物层可以仅留在切割线上。然后，作为绝缘层的第二氧化物层形成在半导体衬底的主表面上，使得切割线上的第一氧化物层可以被第二氧化物层覆盖。因此，在半导体衬底的主表面上的氧化物层的厚度（即，第一氧化物层和第二氧化物层的总厚度）在切割线上最大。
接着，对第二氧化物层进行构图。然后，通过使用第二氧化物层作为掩模，以条纹图案在半导体衬底中形成沟槽。然后，通过使用氢氟酸进行湿法蚀刻，使得可以去除第二氧化物层而不去除第一氧化物层。因此，氧化物层（即，第一氧化物层）仅留在切割线上。如果氧化物层留在沟槽的开口附近，则难以用后续工艺中的外延层填充沟槽，并且外延层中还可能出现缺陷。
然后，p型外延层外延生长在半导体衬底的主表面侧上，使得沟槽可以填充有外延层。因此，p型区（即，沟槽中的外延层）和n型区（即，夹在相邻沟槽之间的半导体衬底的部分）交替设置在半导体衬底的表面方向上。由此，形成了超结结构。
然后，对半导体衬底的主表面侧上的外延层进行抛光，并且通过化学机械抛光（CMP）等对其进行平坦化。在该平坦化工艺中，第一氧化物层用作抛光停止部，以减小抛光表面相对于半导体衬底的主表面的倾斜。因此，从抛光表面到沟槽底部的距离（即，外延层的厚度）可以是均匀的。因此，当在后续工艺中将半导体衬底沿切割线划分成芯片时，每一芯片（即，每一半导体器件）可以具有几乎相同的击穿电压。
然后，在通过使用氢氟酸去除主表面上的第一氧化物层和外延层之后，抛光掉主表面的预定厚度。然后，p型外延层再次形成在半导体衬底的主表面上。然后，对每一芯片区运用标准的半导体制造工艺。最后，将半导体衬底沿切割线划分成芯片。以此方式，制造了具有超结结构的半导体器件。
在上述的常规制造方法中，以不同的制造工艺形成了在平坦化工艺中用作抛光停止部的第一氧化物层以及用作用于形成沟槽的掩模的第二氧化物层。
发明内容
鉴于上述，本公开内容的目的是提供一种制造半导体器件而无需进行仅形成抛光停止部的制造工艺的方法。
根据本公开内容的一个方面，一种制造半导体器件的方法包括：制备具有前表面的半导体衬底、在所述前表面上形成电绝缘层、以及通过使用所述绝缘层作为掩模来在所述半导体衬底中形成沟槽，使得所述绝缘层的第一部分位于所述沟槽之间的所述前表面上且所述绝缘层的第二部分位于除所述沟槽之间以外的位置处的所述前表面上。所述方法还包括去除整个第一部分，并去除每一沟槽的开口周围的所述第二部分。所述方法还包括通过在所述前表面侧上外延生长外延层来用所述外延层填充所述多个沟槽。所述方法还包括通过使用所述第二部分作为抛光停止部对外延层9进行抛光来对所述前表面侧进行平坦化。
附图说明
通过以下描述和附图，上述以及其它目的、特征和优点将会变得更加明显，其中类似的附图标记表示类似的元件。在附图中：
图1A-1H是示出根据本公开内容的第一实施例制造半导体器件的工艺的示意图；
图2A-2H是示出继图1A-1H的工艺之后的工艺的示意图；
图3是示出用于制造半导体器件的半导体衬底的局部平面图的示意图；
图4是示出图3中的区域IV的放大图的示意图；
图5是示出氢退火温度与氧化物层变化之间的关系的示意图；
图6是示出氢退火时间与氧化物层变化之间的关系的示意图；
图7是在氢退火和外延生长过程中的状态示意图；
图8是示出第一评估实验的结果以评估由使用氧化物层作为抛光停止部的方法制造的半导体衬底的抛光量的变化量的示意图；
图9是示出第二评估实验的结果以评估由不使用氧化物层作为抛光停止部的方法制造的半导体衬底的抛光量的变化量的示意图；
图10是示出在评估了抛光量的变化量的半导体衬底上的点的示意图；
图11是示出图2E的放大图且示出半导体衬底的前表面的抛光量的示意图；
图12是示出根据本发明的第二实施例制造半导体器件的工艺的示意图；
图13A-13H是示出根据本公开内容的第三实施例制造半导体器件的工艺的示意图；以及
图14A-14F是示出根据本公开内容的第四实施例制造半导体器件的工艺的示意图。
具体实施方式
（第一实施例）
下面将参照附图描述本公开内容的第一实施例。根据第一实施例，制造了具有超结结构的半导体器件。在超结结构中，n型区和p型区形成在n+型衬底上，并且交替设置在衬底的表面方向上。图1A-1H和图2A-2H是示出制造半导体器件的工艺的示意图。具体而言，图1A、1C、1E、1G、2A、2C、2E和2G分别是第一至第八制造工艺中的半导体器件的截面图。图1B、1D、1F、1H、2B、2D、2F和2H分别是第一至第八制造工艺中的半导体器件的顶视图。值得注意的是，为了便于理解，给每一顶视图中的氧化物层加上影线。
在图1A和1B中所示的第一制造工艺中，制备半导体衬底（即，半导体晶片）3。半导体衬底3包括n+型衬底1和外延生长在衬底1上的n-型半导体层2。如图3中所示，半导体衬底3具有由切割线4分割的芯片区5。在图1A-1H和图2A-2H中，仅示出了半导体衬底3的一个芯片区5。
然后，氧化物层6（即，电绝缘层）形成在半导体衬底3的前表面3a上。例如，氧化物层6可以通过诸如湿氧化或干氧化等热氧化、或通过化学真空沉积（CVD）而形成。在进行了CVD之后，可以进行热处理来使氧化物层6硬化。例如，在第一制造工艺中，氧化物层6可以形成为200nm的厚度。此外，氧化物层7形成在半导体衬底3的背表面3b上。背表面3b与前表面3a相对。氧化物层7用于减少向外扩散。
半导体衬底3的前表面3a是半导体层2的远离衬底1侧的表面。半导体衬底3的背表面3b是衬底1的远离半导体层2侧的表面。半导体衬底3的前表面3a上的氧化物层6的厚度均匀并不总是必要的。例如，氧化物层6在后续工艺中形成的沟槽8之间的位置处可以比在半导体衬底3的前表面3a上的任何其它位置处更薄。
接着，在图1C和1D中所示的第二制造工艺中，对氧化物层6进行构图，使得氧化物层6可以在与沟槽8相对应的位置处具有在后续工艺中形成的开口。然后，通过使用构图的氧化物层6作为蚀刻掩模来进行半导体层2的各向异性刻蚀，诸如反应离子刻蚀（RIE）等。作为各向异性蚀刻的结果，沟槽8形成在半导体层2中。沟槽8在预定方向上延伸且以条纹（stripe）图案设置。
例如，在半导体衬底3的前表面3a上的相邻沟槽8之间的分离距离可以是4微米（即，4μm）。图4是图3中的区域IV的放大图，并示出了在图1E和1F中所示的第三制造工艺完成之后的状态。如图4中所示，第一距离d1是在沟槽8的纵向方向上切割线4的中心线4a与沟槽8之间的距离，并且第二距离d2是在沟槽8的宽度方向上中心线4a与沟槽8之间的距离。例如，第一距离d1和第二距离d2中的每一个的范围可以从数十到数百微米（μm）。另外，根据第一实施例，沟槽8的底部位于半导体层2中。换言之，沟槽8不到达衬底1。
位于半导体衬底3的前表面3a上的沟槽8之间的氧化物层6在下文中有时简称为氧化物层6的“第一部分6a”，位于除半导体衬底3的前表面3a上的沟槽8之间以外的位置处的氧化物层6在下文中有时简称为氧化物层6的“第二部分6b”。
接着，在图1E和1F中所示的第三制造工艺中，去除了位于沟槽8的开口附近的氧化物层6。具体而言，完全去除第一部分6a并部分去除第二部分6b，从而第二部分6b可以留在芯片区5的外边缘上。换句话说，去除了每个沟槽8的开口周围的第二部分6b。因此，沟槽8的开口可以被第二部分6b隔开并被第二部分6b围绕。
如图4中所示，第二部分6b不仅留在芯片区5的外边缘上，而且还留在切割线4上。
具体而言，在图1E和1F中所示的第三制造工艺中，通过在非还原性气氛下进行退火来去除位于沟槽8的开口附近的氧化物层6。例如，进行氢退火。图5示出了氢退火温度与氧化物层变化之间的关系。图6示出了氢退火时间与氧化物层变化之间的关系。在图5和6中，氧化物层变化表示在平行于半导体衬底3的前表面3a的方向上氧化物层6的长度减小。图5和6中所示的关系是基于氧化物层6的厚度为200nm且氢退火在80托的压力下进行的前提。图5中所示的关系是基于氢退火时间为10分钟（即，10min）的前提。图6中所示的关系是基于氢退火温度为1170°C的前提。
从图5中可以看出，氧化物层变化随着氢退火温度的增大而增大。另外，从图6中可以看出，氧化物层变化随着氢退火时间的增大而增大。
如上所述，根据第一实施例，在半导体衬底3的前表面3a上的沟槽8之间的分离距离为4μm。在这种情况下，例如，通过在1100°C的氢退火温度下进行10分钟氢退火时间的氢退火，可以完全去除第一部分6a同时去除沟槽8的开口周围的第二部分6b。或者，通过在1170°C的氢退火温度下进行2分钟氢退火时间的氢退火，可以完全去除第一部分6a同时去除沟槽8的开口周围的第二部分6b。以这种方式，通过适当地调节氢退火温度和氢退火时间，可以去除位于沟槽8的开口附近的氧化物层6，同时留下芯片区5的外边缘上的氧化物层6。
图7是在氢退火和稍后描述的外延生长期间的状态图。如图7中所示，当进行氢退火时，仅引入氢。为了减少沟槽8的侧壁中的缺陷，优选地在80托或更小的压力下进行氢退火。
接着，在图1G和1H中所示的第四制造工艺中，p型外延层9生长在半导体衬底3的前表面3a侧上，使得每个沟槽8可以填充有外延层9。根据第一实施例，生长外延层9直到沟槽8完全填充有外延层9并且在半导体衬底3的前表面3a上的外延层9可以具有约1μm至约10μm的厚度。
例如，如本发明人提交的日本专利申请No.2004-352010中所公开的，可以向半导体衬底3提供硅源气体和卤化物气体的混合气体来生长外延层9。例如，硅源气体可以是硅烷（SiH4）、乙硅烷（Si2H6）、二氯硅烷（SiH2Cl2）、三氯硅烷（SiHCl3）或四氯化硅（SiCl4）。特别地，硅源气体优选地为二氯硅烷、三氯硅烷或四氯化硅。例如，卤化物气体可以是氯化氢（HCl）、氯气（Cl2）、氟气（F2）、三氟化氯（ClF3）、氟化氢（HF）或溴化氢（HBr）。
优选地可以在反应控制下进行外延层9的生长。特别地，当使用硅烷或乙硅烷作为硅源气体时，优选地在950°C或更低的温度下进行外延层9的生长。当使用二氯硅烷作为硅源气体时，优选地在1100°C或更低的温度下进行外延层9的生长。当使用三氯硅烷作为硅源气体时，优选地在1150℃或更低的温度下进行外延层9的生长。当使用四氯化硅作为硅源气体时，优选地在1200°C或更低的温度下进行外延层9的生长。
当在从正常到100Pa的真空度下进行外延层9的生长时，优选地在800°C或更高的温度下进行外延层9的生长。当在从100Pa至1×10-5Pa的真空度下进行外延层9的生长时，优选地在600°C或更高的温度下进行外延层9的生长。
通过在上述条件下进行外延层9的生长，可以确保沟槽8填充有外延层9。另外，由于将含有卤化物气体的混合气体用于外延层9的生长，外延层9不太可能生长在氧化物层6上。即，可以选择性地进行外延层9的生长。因此，能够防止具有缺陷的外延层9形成在氧化物层6上。
接着，在图2A和2B中所示的第五制造工艺中，通过化学机械平坦化（CMP）等对外延层9进行抛光，来使半导体衬底3的前表面3a侧平坦化。在第五制造工艺中可以使用具有从约50至约200抛光选择性的抛光液（即，浆料）。抛光选择性是抛光半导体衬底3的第一速率与抛光氧化物层6的第二速率的比。例如，抛光液可以是P1000。
继续进行前表面3a侧的平坦化，直到在外延层9变得与第二部分6b齐平。即，第二部分6b用作停止前表面3a侧的平坦化的抛光停止部。
在这种方案中，减小或防止了抛光表面相对于半导体衬底3的前表面3a倾斜。因此，可以减小或防止每个芯片区5中从抛光表面到沟槽8底部的距离（即，外延层9的厚度）的变化量。
本发明人已经进行了一项实验以确定当在从300hPa至600hPa的腔室压力下进行平坦化从150秒至400秒的抛光时间时氧化物层6是否可以用作用于平坦化的抛光停止部。实验结果表明，当氧化物层6在平坦化之前的厚度至少为50nm时，氧化物层6可以用作用于平坦化的抛光停止部。基于这个结果，根据第一实施例，在图1A和图1B中所示的第一制造工艺中，厚度为200nm的氧化物层6形成在半导体衬底3的前表面3a上。
值得注意的是，当在图1E和1F中所示的第三制造工艺中进行氢退火时，不仅在平行于半导体衬底3的前表面3a的方向上去除了氧化物层6，而且还在垂直于半导体衬底3的前表面3a的方向上（即，氧化物层6的厚度方向上）去除了氧化物层6。本发明人已经进行了另一项实验并且已经发现由于氢退火所致的氧化物层变化（即，由于氢退火所致的氧化物层6的长度的减小）在氧化物层6的厚度方向上比在平行于半导体衬底3的前表面3a的方向上要小得多。例如，根据其它实验的结果，当进行氢退火以使得在平行于半导体衬底3的前表面3a的方向上的氧化物层6的长度减小约20μm时，在氧化物层6的厚度方向上的氧化物层6的长度减小约0.025μm。基于上述理由，当氧化物层6在平坦化之前的厚度为200nm时，确保氧化物层6可以用作用于平坦化的抛光停止部。
接着，在图2C和2D中所示的第六制造工艺中，通过使用氢氟酸等去除留在半导体衬底3的前表面3a上的第二部分6b。
接着，在图2E和2F中所示的第七制造工艺中，再次对半导体衬底3的前表面3a侧进行平坦化，以使得可以完全去除留在半导体衬底3的前表面3a上的外延层9，并使得可以抛光掉预定量的半导体衬底3的前表面3a。例如，在第七制造工艺中，可以抛光掉约1μm至2μm的量的前表面3a，以使得半导体层2的厚度可以减小约1μm至2μm。去除预定量的半导体衬底3的前表面3a的原因在于沟槽8中的外延层9中的缺陷很可能出现在沟槽8的开口附近。作为第七制造工艺的结果，具有p型区（即，在沟槽8中的外延层9）和n型区（即，在沟槽8之间的半导体层2）的超结结构形成在半导体衬底3中。
如上所述，在结束图2A和2B中所示的第五制造工艺之后，减小或防止了抛光表面相对于半导体衬底3的前表面3a的倾斜。因此，在结束图2E和2D中所示的第七制造工艺之后，减小或防止了抛光表面相对于半导体衬底3的前表面3a的倾斜。
接着，在图2G和2H中所示的第八制造工艺中，p型外延层10形成在半导体衬底3的前表面3a上。虽然未在附图中示出，但是继第八制造工艺之后进行了标准的半导体制造工艺。然后，沿切割线4将半导体衬底3划分为多个芯片（即，半导体器件）。因此，可以制造具有超结结构的半导体器件。例如，半导体器件可以是沟槽栅MOSFET或平面栅MOSFET。
值得注意的是，第一实施例中的n+型和n-型对应于权利要求中的第一导电类型，而p-型对应于权利要求中的第二导电类型。
如上所述，根据第一实施例，氧化物层6（即，第二部分6b）用作用于图2A和2B中所示的第五制造工艺中进行的平坦化的抛光停止部。在这种方案中，在结束图2A和2B中所示的第五制造工艺之后，减小或防止了抛光表面相对于半导体衬底3的前表面3a的倾斜。因此，可以减小或防止每个芯片区5中从抛光表面到沟槽8底部的距离（即，外延层9的厚度）的变化量。
因此，在结束图2E和2F中所示的第七制造工艺之后，减小或防止了抛光表面相对于半导体衬底3的前表面3a的倾斜。
本发明人已经进行了第一评估实验来评估由根据第一实施例的方法制造的（即，通过使用氧化物层6作为抛光停止部而制造的）半导体器件的半导体衬底3的前表面3a的抛光量的变化量。图8示出了第一评估实验的结果。在第一评估实验中，变化量表示为平均值（即，均值）加上或减去三倍标准偏差（即，3σ）。在第一实验中，如图10中所示，在进行图2E和2F中所示的第七制造工艺以使得在中心点C处的抛光量变为1.8μm之后，在半导体衬底3上的五个点C、T、B、L、R处测量抛光量。在第一评估实验中，评估了作为样品的41块半导体衬底3。
同样地，本发明人已经进行了第二评估实验来评估由未使用氧化物层6作为抛光停止部的方法制造的半导体器件的半导体衬底3的前表面3a的抛光量的变化量。图9示出了的第二评估实验的结果。在第二实验中，如图10中所示，在进行图2E和2F中所示的第七制造工艺以使得在中心点C处的抛光量变为1.8μm之后，在半导体衬底3上的五个点C、T、B、L、R处测量抛光量。在第二评估实验中，评估了作为样品的33块半导体衬底3。
如图11中所示，抛光量是在图2E和2F中所示的第七制造工艺中抛光掉的前表面3a的量。如图9中所示，当氧化物层6未被用作抛光停止部时，变化量是-3.14±5.27μm。相比之下，如图8中所示，当氧化物层6被用作抛光停止部时，变化量减小至-0.95±1.18μm。
根据第一实施例，形成在半导体衬底3的前表面3a上的氧化物层6不仅用作用于形成沟槽8的掩模，而且还用作用于平坦化的抛光停止部。在这种方案中，不需要仅形成抛光停止部的制造工艺。
另外，在图1E和1F中所示的第三制造工艺中，通过原本用于去除形成在沟槽8中的自然氧化物层的氢退火来去除位于沟槽8的开口附近的氧化物层6。因此，不需要用于去除氧化物层6的额外制造工艺。
另外，去除位于沟槽8的开口附近的氧化物层6，以使得第二部分6b不仅可以留在芯片区5的外边缘上而且还可以留在切割线4上。在这种方案中，增大了用作抛光停止部的第二部分6b的总面积，以确保减小或防止抛光表面相对于半导体衬底3的前表面3a的倾斜。
（第二实施例）
以下参照图12描述了本公开内容的第二实施例。图12是示出根据第二实施例的半导体器件的放大顶视图的示意图。具体而言，图12对应于图1F，并且示出了根据第二实施例的半导体器件的第三制造工艺。第一实施例与第二实施例之间的差别如下。
如上所述，根据第一实施例，在第三制造工艺中进行氢退火，以使得第二部分6b不仅可以留在芯片区5的外边缘上还可以留在切割线4上。与之相比，根据第二实施例，在第三制造工艺进行氢退火，以使得第二部分6b仅留在切割线4上。换言之，根据第二实施例，通过在第三制造工艺中进行的氢退火完全去除了芯片区5上的第二部分6b。
如上所述，根据第二实施例，第二部分6b仅留在切割线4上。即使在这种情况下，第二部分6b也可以被用作用于停止半导体衬底3的前表面3a侧的平坦化的抛光停止部。因此，第二实施例可以实现与第一实施例相同或类似的效果。
（第三实施例）
以下参照图13A-13H描述了本公开内容的第三实施例。图13A-13H是示出根据第三实施例的半导体器件的制造工艺的示意图。具体而言，图13A、13C、13E和13G分别是第一至第四制造工艺中的半导体器件的截面图。图13B、13D、13F和13H分别是第一至第四制造工艺中的半导体器件的顶视图。值得注意的是，为了便于理解，给每个顶视图中的光致抗蚀剂加上影线。第一实施例与第三实施例之间的差别是去除氧化物层6的工艺。
在图13A和13B中所示的第一制造工艺中，氧化物层6形成在半导体衬底3的前表面3a上。然后，光致抗蚀剂11形成在氧化物层6上。然后，对光致抗蚀剂11进行构图，以使得光致抗蚀剂11可以在形成沟槽8的沟槽区处具有开口。可以使用氮化物层来替代氧化物层6用作电绝缘层。
接着，在图13C和13D中所示的第二制造工艺中，通过使用光致抗蚀剂11作为蚀刻掩模来进行半导体层2和氧化物层6的各向异性蚀刻。作为各向异性蚀刻的结果，沟槽8形成在半导体层2中。沟槽8在预定方向上延伸并以条纹图案设置。
接着，在图13E和13F中所示的第三制造工艺中，通过使用光致抗蚀剂11作为蚀刻掩模进行各向同性蚀刻来去除位于沟槽8的开口附近的氧化物层6。例如，各向同性蚀刻可以是各向同性湿法蚀刻或使用氟气等的各向同性干法蚀刻。具体而言，第一部分6a被完全去除，并且第二部分6b被部分去除，以使得第二部分6b不仅可以留在芯片区5的外边缘上而且还可以留在切割线4上。换言之，去除了每个沟槽8的开口周围的第二部分6b，以使得沟槽8的开口可以被第二部分6b隔开并且被第二部分6b共同围绕。
接着，在图13G和13H所示的第四制造工艺中，去除光致抗蚀剂11。因此，可以形成与第一实施例的图1E和1F中所示的相同的结构。在完成图13G和13H中所示的第四制造工艺之后，进行图1G和1H以及图2A-2H中所示的制造工艺。因此，可以制造具有超结结构的半导体器件。
如上所述，根据第三实施例，通过各向同性蚀刻去除氧化物层6，以使得第二部分6b不仅可以留在芯片区5的外边缘上还可以留在切割线4上。因此，第三实施例可以实现与第一实施例相同或类似的效果。
（第四实施例）
以下参照图14A-14F描述本公开内容的第四实施例。图14A-14F是示出根据第四实施例的半导体器件的制造工艺的示意图。具体而言，图14A、14C和14E分别是第五至第七制造工艺中的半导体器件的截面图。图14B、14D和14F分别是第五至第七制造工艺中的半导体器件的顶视图。值得注意的是，为了便于理解，给每个顶视图中的氧化物层6（即，第二部分6b）加上影线。第一实施例与第四实施例之间的差别如下。
根据第四实施例，进行图1A-1H中所示的第一至第四制造工艺。然后，在图14A和14B中所示的第五制造工艺中，通过使用第二部分6b作为用于停止前表面3a侧的平坦化的抛光停止部，利用第一抛光液使半导体衬底3的前表面3a侧平坦化。图14A和14B中所示的第五制造工艺与第一实施例的图2A和2B中所示的第五制造工艺是相同的。图14A和14B中所示的第五制造工艺在下文中简称为“第一平坦化工艺”。
接着，在图14C和14D中所示的第六制造工艺中，利用第二抛光液同时对留在半导体衬底3的前表面3a上的第二部分6b和外延层9进行抛光，直到抛光掉预定厚度（例如，约1μm至2μm）的前表面3a。图14C和14D中所示的第六制造工艺在下文中简称为“第二平坦化工艺”。
具体而言，在结束第一平坦化工艺之后，通过使用纯水进行冲洗工艺来去除第一抛光液。然后，通过使用第二抛光液来进行第二平坦化工艺。值得注意的是，第二抛光液的抛光选择性小于第一抛光液的抛光选择性。例如，第二抛光液的抛光选择性范围可以是从约0.5至约5。例如，第二抛光液可以是P-二氧化硅（P-silica）。通过使用具有这种抛光选择性的第二抛光液，可以同时对留在半导体衬底3的前表面3a上的第二部分6b和外延层9进行抛光。
接着，在图14E和14F中所示的第七制造工艺中，p型外延层10形成在半导体衬底3的前表面3a上。虽然未在附图中示出，但是继第七制造工艺之后进行标准的半导体制造工艺。然后，沿切割线4将半导体衬底3划分成多个芯片（即，半导体器件）。因此，可以制造具有超结结构的半导体器件。
如上所述，根据第二实施例，同时对留在半导体衬底3的前表面3a上的第二部分6b和外延层9进行抛光，直到抛光掉预定厚度的前表面3a。在这种方案中，不需要仅去除第二部分6b的制造工艺。
（变形例）
虽然已经参照本公开内容的实施例对本公开内容进行了描述，但是应当理解本公开内容并不限于上述实施例和构造。本公开内容旨在涵盖各种变形例和等同设置。此外，虽然各种组合和配置，但是包括更多、更少或仅单个要素的其它组合和配置也在本公开内容的精神和范围之内。
例如，沟槽8的底部可以位于n+型衬底1中。
本公开内容可以应用于制造除了具有超结结构的半导体器件以外的半导体器件的方法。例如，本公开内容可以应用于制造用于检测压力的MEMS传感器等的方法。
在非还原性气氛下所进行退火并不限于氢退火。例如，氮退火可以替代氢退火。

Claims (7)

1.一种制造半导体器件的方法，所述方法包括：
制备具有前表面（3a）的半导体衬底（3）；
在所述前表面（3a）上形成电绝缘层（6）；
通过使用所述绝缘层（6）作为掩模来在所述半导体衬底（3）中形成多个沟槽（8），以使得所述绝缘层（6）的第一部分（6a）位于相邻沟槽（8）之间的所述前表面（3a）上，并且使得所述绝缘层（6）的第二部分（6b）位于除了相邻沟槽（8）之间以外的位置处的所述前表面（3a）上；
通过完全去除所述第一部分（6a）并部分地去除所述第二部分（6b）来去除所述绝缘层（6），以使得所述多个沟槽（8）中的每一个的开口周围的所述第二部分（6b）被去除；
通过在所述前表面（3a）侧上外延生长外延层（9），而利用所述外延层（9）填充所述多个沟槽（8），以及
通过使用所述第二部分（6b）作为抛光停止部对所述外延层（9）进行抛光，而对所述前表面（3a）侧进行平坦化。
2.根据权利要求1所述的方法，其中：
所述形成所述绝缘层（6）包括形成氧化物层，并且
所述去除所述绝缘层（6）包括在非还原性气氛中对所述绝缘层（6）进行退火。
3.根据权利要求1所述的方法，还包括：
在形成所述多个沟槽（8）之前，在所述绝缘层（6）上形成抗蚀剂（11），其中：
所述形成所述多个沟槽（8）包括不仅使用所述绝缘层（6）还使用所述抗蚀剂（11）作为所述掩模，并且
所述去除所述绝缘层（6）包括通过使用所述抗蚀剂（11）作为所述掩模而对所述绝缘层（6）进行各向同性蚀刻。
4.根据权利要求1所述的方法，其中：
所述制备所述半导体衬底（3）包括制备具有由切割线（4）分割的多个芯片区（5）的半导体晶片，并且
所述去除所述绝缘层（6）包括在所述切割线（4）上留下所述第二部分（6b）。
5.根据权利要求1所述的方法，其中：
所述对所述前表面（3a）侧进行平坦化包括进行第一平坦化工艺和第二平坦化工艺，
所述进行所述第一平坦化工艺包括通过使用所述第二部分（6b）作为所述抛光停止部来用第一抛光液对所述外延层（9）进行抛光，
所述进行所述第二平坦化工艺包括用第二抛光液同时对所述前表面（3a）上的所述第二部分（6b）和所述外延层（9）进行抛光，直到抛光掉预定厚度的所述前表面（3a），
所述第二抛光液的抛光选择性小于所述第一抛光液的抛光选择性，并且
所述抛光选择性是抛光所述半导体衬底（3）的第一速率与抛光所述氧化物层（6）的第二速率的比。
6.根据权利要求1-5中任一项所述的方法，其中：
所述制备所述半导体衬底（3）包括制备第一导电类型的所述半导体衬底，并且
所述填充所述多个沟槽（8）包括外延生长第二导电类型的所述外延层（9），以使得超结结构配备有每个沟槽（8）内的所述外延层（9）和相邻沟槽（8）之间的所述半导体衬底（3）。
7.根据权利要求1-5中任一项所述的方法，其中：
所述形成所述绝缘层（6）包括形成热氧化物层。
CN201210575014.7A 2011-12-26 2012-12-26 半导体器件制造方法 Active CN103177968B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-282895 2011-12-26
JP2011282895 2011-12-26
JP2012124953A JP5556851B2 (ja) 2011-12-26 2012-05-31 半導体装置の製造方法
JP2012-124953 2012-05-31

Publications (2)

Publication Number Publication Date
CN103177968A true CN103177968A (zh) 2013-06-26
CN103177968B CN103177968B (zh) 2015-11-18

Family

ID=48575842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210575014.7A Active CN103177968B (zh) 2011-12-26 2012-12-26 半导体器件制造方法

Country Status (4)

Country Link
US (1) US8673749B2 (zh)
JP (1) JP5556851B2 (zh)
CN (1) CN103177968B (zh)
DE (1) DE102012222786B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422239A (zh) * 2017-08-21 2019-03-05 英飞凌科技股份有限公司 用于制造mems传感器的方法和mems传感器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496331B2 (en) 2012-12-07 2016-11-15 Denso Corporation Semiconductor device having vertical MOSFET with super junction structure, and method for manufacturing the same
JP6161903B2 (ja) 2013-01-21 2017-07-12 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔの製造方法
DE102016101559A1 (de) * 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben
JP7077252B2 (ja) 2019-02-27 2022-05-30 株式会社東芝 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982667A (ja) 1995-09-20 1997-03-28 Hitachi Ltd 研磨剤および研磨平坦化方法
US5627094A (en) * 1995-12-04 1997-05-06 Chartered Semiconductor Manufacturing Pte, Ltd. Stacked container capacitor using chemical mechanical polishing
JP3424667B2 (ja) * 2000-10-13 2003-07-07 株式会社デンソー 半導体基板の製造方法
JP4415457B2 (ja) * 2000-06-05 2010-02-17 株式会社デンソー 半導体装置の製造方法
JP4178821B2 (ja) 2002-03-14 2008-11-12 株式会社デンソー 半導体装置の製造方法
JP4137701B2 (ja) 2003-05-28 2008-08-20 住友ゴム工業株式会社 自動二輪車用タイヤ
JP2006032846A (ja) 2004-07-21 2006-02-02 Sharp Corp Ｃｍｐを用いた半導体装置の製造方法
JP2007129115A (ja) 2005-11-07 2007-05-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2009004442A (ja) 2007-06-19 2009-01-08 Renesas Technology Corp 半導体ウェハの研磨方法
JP5572924B2 (ja) * 2008-06-23 2014-08-20 富士電機株式会社 半導体装置の製造方法
JP5374941B2 (ja) 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
JP5476689B2 (ja) * 2008-08-01 2014-04-23 富士電機株式会社 半導体装置の製造方法
JP5568856B2 (ja) 2008-11-13 2014-08-13 富士電機株式会社 半導体装置の製造方法
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
JP5397402B2 (ja) * 2011-03-28 2014-01-22 富士電機株式会社 半導体素子の製造方法
US20130143392A1 (en) * 2011-12-06 2013-06-06 Epowersoft, Inc. In-situ sin growth to enable schottky contact for gan devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422239A (zh) * 2017-08-21 2019-03-05 英飞凌科技股份有限公司 用于制造mems传感器的方法和mems传感器
CN109422239B (zh) * 2017-08-21 2023-06-30 英飞凌科技股份有限公司 用于制造mems传感器的方法和mems传感器

Also Published As

Publication number Publication date
DE102012222786B4 (de) 2022-05-05
JP5556851B2 (ja) 2014-07-23
JP2013153120A (ja) 2013-08-08
US8673749B2 (en) 2014-03-18
DE102012222786A1 (de) 2013-06-27
US20130164913A1 (en) 2013-06-27
CN103177968B (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
TWI669783B (zh) 低阻抗接觸窗插塞之形成方法
KR100844481B1 (ko) 반도체 장치의 제조 방법
US5872045A (en) Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
CN109326561B (zh) 鳍式场效晶体管的制造方法
CN100565803C (zh) 用于制造半导体器件的方法以及外延生长装置
US7482210B2 (en) Method of fabricating semiconductor device having junction isolation insulating layer
CN103177968B (zh) 半导体器件制造方法
US20140151801A1 (en) Uniform finfet gate height
CN102347352A (zh) 半导体装置及其制造方法
US9443929B2 (en) Shallow trench isolation structure having a nitride plug
US9502244B2 (en) Manufacturing method for forming semiconductor structure
CN101288180A (zh) 半导体结构的形成方法
US20190273148A1 (en) Field-effect transistors with fins formed by a damascene-like process
KR102126477B1 (ko) 산화 방지층으로서 질소 함유층을 형성하는 방법
KR100366619B1 (ko) 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
KR20190024630A (ko) 상향식 갭 충전을 위한 선택적 막 성장
US10867838B2 (en) Semiconductor device having a shallow trench isolation structure and methods of forming the same
US10903079B2 (en) Method for forming complementary doped semiconductor regions in a semiconductor body
CN115249703A (zh) 半导体装置
US8679940B2 (en) Methods for fabricating semiconductor devices with isolation regions having uniform stepheights
US20110089525A1 (en) Manufacturing method for semiconductor device and semiconductor device
US20230369334A1 (en) Fin field-effect transistor and method of forming the same
CN110752155B (zh) 一种鳍状结构及半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant