FR2712720A1 - Circuit de test multibit pour dispositif de mémoire à semi-conducteurs. - Google Patents
Circuit de test multibit pour dispositif de mémoire à semi-conducteurs. Download PDFInfo
- Publication number
- FR2712720A1 FR2712720A1 FR9413773A FR9413773A FR2712720A1 FR 2712720 A1 FR2712720 A1 FR 2712720A1 FR 9413773 A FR9413773 A FR 9413773A FR 9413773 A FR9413773 A FR 9413773A FR 2712720 A1 FR2712720 A1 FR 2712720A1
- Authority
- FR
- France
- Prior art keywords
- data
- signal
- level
- read
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title abstract description 57
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 230000000295 complement effect Effects 0.000 abstract description 6
- 230000003213 activating effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 244000309466 calf Species 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000002020 sage Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/34—Accessing multiple bits simultaneously
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
a) Circuit de test multibit pour un dispositif de mémoire à semi-conducteurs. b) Circuit caractérisé en ce qu'il comprend: - un multiplexeur pour fournir des données ayant le même niveau logique, à des bus de données Di: - un premier comparateur pour déterminer si la donnée introduite, provenant des bus de données, a le même niveau logique; - un contrôleur de test (PHI2N) pour activer de façon complémentaire le multiplexeur et le premier comparateur; - une pluralité de lignes d'entrée/sortie E/S de données branchées à l'un des bus de données - un second comparateur (316) pour recevoir des niveaux logiques d'entrée/sortie de données.
Description
" Circuit de test multibit pour dispositif de mémoire à se-
mi-conducteurs "
DOMAINE DE L'INVENTION
La présente invention concerne un dispositif de mémoire à semiconducteurs et, plus particulièrement, un circuit de test multibit capable de tester une opération d'accès aux données d'une pluralité de cellules de mémoire
en même temps.
CONTEXTE DE L'INVENTION
Généralement, dans un dispositif de mémoire des-
tiné à stocker et à lire des données, comme par exemple un dispositif de mémoire vive dynamique, on monte un circuit destiné à tester une opération d'accès aux données d'une
cellule de mémoire. Comme le temps pris pour tester l'opé-
ration d'accès aux données augmente de plus en plus du fait que le dispositif de mémoire présente une grande et haute intégration un circuit de test multibit est nécessaire pour
tester une pluralité de cellules de mémoire en même temps.
Une technique conventionnelle relative à un tel circuit de test multibit est décrite dans ISSCC (IEEE Journal of Solid
State Circuits), Vol. 22, pp 647, 1987.
La figure 1 est un schéma par blocs représentant la partie d'entrée/sortie de données du circuit de test
multibit selon la présente invention.
En se référant à la figure 1, n bus de données D1-Dn sont branchés en commun à un multiplexeur MUX 12 et à un comparateur 14, tandis qu'un contrôleur de test 10 est utilisé pour commander le MUX 12 et le comparateur 14. Le contrôleur de test 10 est déclenché par un signal de dé- clenchement de test 0 FTE. Le MUX 12 est actionné lorsqu'un signal d'écriture ECRITURE destiné à désigner une opération d'écriture de données est appliqué comme niveau logique "haut", tandis que le comparateur 14 est actionné lorsqu'un signal de lecture LECTURE destiné à désigner une opération de lecture de données est appliqué comme niveau logique "haut". Le MUX 12 et le comparateur 14 sont communément branchés aux bornes d'entrée/sortie de données. Le MUX 12
transmet les données introduites, à chacun des bus de don-
nées D1-Dn. Le comparateur 14 compare chaque niveau logique de données fourni en sortie par l'intermédiaire des bus de données D1-Dn, puis détermine si tous les niveaux logiques
sont les mêmes, ce qui lui permet ainsi de fournir en sor-
tie les résultats déterminés sous la forme d'une signalisa-
tion d'erreur. Des circuits de lecture et d'écriture branchés à la ligne d'entrée/sortie de données d'un réseau de cellules de mémoire, sont prévus pour chacun des bus de
données D1-Dn.
La figure 2 est un schéma de circuit illustrant des circuits conventionnels de lecture et d'écriture. Le
bus de données Di (dans lequel i = 1, 2,... n) est commu-
nément branché à une paire de lignes d'entrée/sortie E/S de
données E/S1 et E/S2. Chaque ligne d'entrée/sortie de don-
nées est branchée au bus de données Di par un chemin de lecture et un chemin de lecture branchés en parallèle l'un à l'autre. Le chemin d'écriture consiste en une mémoire tampon à un seul sens 16 et un transistor de passage 18
pour transmettre les données provenant de la ligne d'en-
trée/sortie de données, vers le bus de données Di. Pendant
ce temps, le chemin d'écriture consiste en une mémoire tam-
pon à un seul sens 20 et un transistor de passage 22 pour transmettre les données provenant du bus de données Di, vers la ligne d'entrée/sortie de données. La borne de grille du transistor de passage 18 monté sur le chemin de lecture de la ligne E/S1 de données, est commandée par un signal de sortie provenant d'une porte ET 24 qui reçoit le signal de lecture LECTURE et un signal d'adresse de colonne décodé complémentaire DAK. Pendant ce temps, la borne de grille du transistor de passage 18 monté sur le chemin de lecture de la ligne E/S2 de données, est commandée par un signal de sortie provenant d'une porte ET 26 qui reçoit le signal de lecture LECTURE et le signal d'adresse de colonne décodé DAK. Par suite, lorsque le signal de lecture LECTURE est appliqué au niveau "haut", l'une d'une paire de lignes E/Sl et S/S2 de données est branchée au bus de données Di suivant le niveau logique du signal d'adresse de colonne
décodé DAK.
De plus, la borne de grille du transistor de pas-
sage 22 monté sur le chemin d'écriture de la ligne E/S1 de données est commandée par un signal de sortie provenant d'une porte ET 28 qui reçoit le signal d'écriture ECRITURE et le signal d'adresse de colonne décodé complémentaire DAK. Pendant ce temps, la borne de grille du transistor de passage 22 monté sur le chemin d'écriture de la ligne E/S2 de données, est commandée par un signal de sortie d'une porte ET 30 qui reçoit un signal d'écriture ECRITURE et le signal d'adresse de colonne décodé DAK. Par suite,
lorsque le signal d'écriture ECRITURE est appliqué au ni-
veau "haut", l'une d'une paire de lignes E/S1 et E/S2 de données est branchée au bus de données Di suivant le niveau
logique du signal d'adresse de colonne décodé DAK. Lors-
que l'un des signaux du signal d'écriture ECRITURE et du signal de lecture LECTURE se trouve dans un état actif,
l'autre de ces deux signaux se trouve dans un état non-
actif.
Une explication d'une opération de test multibit
conventionnelle sera donnée ci-après en se référant aux fi-
gures i et 2. En se référant à la figure 1, le signal de déclenchement de test 0 FTE destiné à désigner un mode de test, est appliqué comme le niveau "haut", le signal d'écriture ECRITURE est appliqué comme le niveau "haut", et le signal de lecture LECTURE est appliqué comme le niveau
"bas". Ainsi, le multiplexeur MUX 12 est activé et le com-
parateur 14 n'est pas activé. A ce moment, si une donnée du
niveau "haut" par exemple est introduite dans le multi-
plexeur MUX 12, ce multiplexeur MUX 12 règle les bus de données D1-Dn au niveau "haut". En se référant à la figure 2, lorsque le signal de lecture LECTURE se trouve au niveau "bas", tous les transistors de passage 18 montés sur les chemins de lecture des lignes E/Sl et E/S2 de données sont coupés, tandis que lorsque le signal d'écriture ECRITURE se trouve au niveau "haut", l'un des transistors de passage 22 montés sur les chemins d'écriture des lignes E/Sl et E/S2 de données, est allumé suivant le niveau logique du signal
d'adresse de colonne décodé DAK.
Par exemple, si le signal DAK est au niveau "bas" à ce moment, la ligne E/S1 de données est branchée au bus de données Di. Par suite, la donnée se trouvant au niveau "haut" dans le bus de données Di est transmise à la ligne E/S1 de données par l'intermédiaire de la mémoire tampon à un seul sens 20 et du transistor de passage 22, de sorte
que la donnée au niveau "haut" est introduite dans une li-
gne de bits BL1 branchée à la ligne E/Si de données. Au contraire, si le signal DAK est changé du niveau "bas" au niveau "haut", la donnée au niveau "haut" est introduite dans une cellule de mémoire désignée par une ligne de mots correspondante par l'intermédiaire d'une ligne de bits BL2 branchée à la ligne E/S2 de données, par le même processus que pour la ligne E/Sl de données indiquée ci-dessus. Comme
une telle opération d'écriture est effectuée dans les cir-
cuits de lecture et d'écriture respectivement branchés au
bus de données D1-Dn, la donnée du niveau "haut" est trans-
mise à toutes les n lignes de bits, ce qui permet ainsi d'effectuer l'opération d'écriture en même temps dans les n cellules de mémoire.
Après l'écoulement d'un temps prédéterminé, lors-
qu'on effectue l'opération de lecture, le signal d'écriture ECRITURE est changé au niveau "bas" et, en même temps, le signal de lecture LECTURE est changé au niveau "haut". Par suite, le MUX 12 n'est pas activé et le comparateur 14 est
activé. En revenant à la figure 2, les transistors de pas-
sage 22 montés sur le chemin d'écriture des lignes E/S1 et
E/S2 de données, sont coupés. L'un quelconque des transis-
tors de passage 18 montés sur le chemin de lecture des li-
gnes E/S1 et E/S2 de donnés, qui reçoit les signaux DAK ou
DAK se trouvant au niveau "haut", est allumé en permet-
tant ainsi à l'une des lignes E/S1 et E/S2 de données d'être branchée à la ligne de données Di. A ce moment, la
ligne de données Di est déchargée ou préchargée à un poten-
tiel prédéterminé. La donnée de cellule de mémoire lue dans la ligne de bits est transmise aux lignes E/Sl ou E/S2 de données, et se trouve ensuite transmise au bus de données Di par l'intermédiaire du chemin de lecture. Ensuite, le comparateur 14 compare le niveau logique des données et
fournit les résultats en sortie à la signalisation d'er-
reur. Comme toutes les opérations de lecture sont effec-
tuées dans les bus de données D1-Dn, le nombre de données introduites dans le comparateur 14 est de n, ce nombre
étant lu dans les n cellules de mémoire. Par suite, l'opé-
ration de lecture et d'écriture de données peut être effec-
tuée à partir ou dans les n cellules de mémoire en même temps. D'après le standard JEDEC, le nombre de données à tester en même temps dans, par exemple, une 64M DRAM, est
réglé à 32 bits.
Cependant, il existe un cas o une opération de test est nécessaire pour un grand nombre de bits en même temps, de manière à répondre à l'exigence de diminution du temps mis pour tester l'opération d'accès aux données après la fabrication du dispositif de mémoire. En d'autres ter- mes, si un utilisateur doit tester des données de 32 bits ou 64 bits en même temps, il existe l'inconvénient que la technique conventionnelle de la figure 2 ne permet pas d'effectuer une opération de test pour le nombre de ces
bits de données.
RESUME DE L'INVENTION
L'objet de la présente invention est de créer un
circuit de test multibit qui permet d'effectuer des opéra-
tions de test d'un premier nombre de bits et d'un second
nombre de bits ayant plus de bits que le premier nombre.
Selon un aspect de la présente invention, on crée un circuit de test multibit pour un dispositif de mémoire à semi-conducteurs, qui est capable de tester une opération d'accès aux données d'une pluralité de cellules de mémoire
en même temps. Un circuit de test multibit pour un disposi-
tif de mémoire à semi-conducteurs selon la présente inven-
tion, comprend un multiplexeur pour fournir en sortie des données ayant le même niveau logique, à une pluralité de bus de données en même temps, un premier comparateur pour déterminer si la donnée introduite, provenant des bus de données, a le même niveau logique, un contrôleur de test pour activer de façon complémentaire le multiplexeur et le premier comparateur en combinant un signal de déclenchement de test et des signaux de lecture/écriture, une pluralité de lignes d'entrée/sortie de données communément branchées à l'un des bus de données par l'intermédiaire d'un chemin d'écriture et d'un chemin de lecture, un second comparateur
pour recevoir les niveaux logiques des lignes d'en-
trée/sortie de données, et un contrôleur d'entrée/sortie de données pour connecter l'un ou l'autre du chemin d'écriture
et du chemin de lecture des lignes d'entrée/sortie de don-
nées, aux bus de données dans un premier mode de fonction-
nement, et pour transmettre le signal de sortie du second
comparateur aux bus de données dans un second mode de fonc-
tionnement. Suivant une autre caractéristique de I'invention, le second mode de fonctionnement effectue une opération d'entrée/sortie pour des bits deux fois plus nombreux que
dans le premier mode de fonctionnement.
BREVE DESCRIPTION DES DESSINS
La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'un mode de réalisation représenté sur les dessins annexés dans lesquels:
- la figure 1 est un schéma par blocs représen-
tant les bornes d'entrée/sortie de données du circuit de test multibit selon la présente invention; - la figure 2 est un schéma de circuit détaillé illustrant un circuit de test multibit conventionnel; - la figure 3 est un schéma de circuit détaillé illustrant le circuit de test multibit selon la présente invention; et
- la figure 4 est un schéma de circuit de com-
mande dans lequel tous les signaux d'adresse de colonne dé-
codés sont fournis en sortie à un niveau "haut" selon la
présente invention.
DESCRIPTION DETAILLEE DES FORMES PREFEREES DE REALISATION
La figure 3 est un schéma de circuit détaillé il-
lustrant les circuits d'écriture et de lecture du circuit de test multibit selon la présente invention, dans lequel
on décrit respectivement une paire de lignes d'en-
trée/sortie de données E/Sl et E/S2 branchées à une paire
de lignes de bits BL1 et BL2 d'un réseau de cellules de mé-
moire. La paire de lignes d'entrée/sortie de données E/Sl et E/S2 sont communément branchées au bus de données Di, la ligne E/S1 de données étant connectée par un chemin
d'écriture 301 et un chemin de lecture 302 branchés mutuel-
lement en parallèle, tandis que la ligne E/S2 de données est connectée par un chemin d'écriture 303 et un chemin de lecture 304 branchés mutuellement en parallèle. Le chemin d'écriture 301 de la ligne E/Sl de données est constitué d'une mémoire tampon à un seul sens 305 qui transmet les
données sur le bus de données Di à la ligne E/Si de don-
nées, et d'un transistor de passage 306 dont la grille est commandée par un ET logique d'un signal d'écriture ECRITURE et d'un signal d'adresse de colonne décodé complémentaire DAK. D'autre part, le chemin d'écriture 303 de la ligne E/S2 de données est constitué d'une mémoire tampon à un
seul sens 307 qui transmet les données sur le bus de don-
nées Di à la ligne E/S2 de données, et d'un transistor de passage 308 dont la grille est commandée par un ET logique du signal d'écriture ECRITURE et d'un signal d'adresse de colonne décodé DAK Par suite, si le signal d'écriture ECRITURE est appliqué au niveau "haut", les transistors de passage 306 et 308 sont allumés de manière complémentaire suivant le niveau logique du signal d'adresse de colonne décodé DAK. Ainsi, l'une des lignes E/S1 et E/S2 de données
reçoit les données du bus de données Di.
Pendant ce temps, le chemin de lecture 302 de la ligne E/Sl de données est constitué d'une mémoire tampon à un seul sens 309 qui transmet les données sur la ligne E/S1
de données au bus de données Di, et d'un transistor de pas-
sage 311 dont la grille est commandée par la sortie d'une porte ET 310 comportant trois lignes d'entrée. D'autre part, le chemin de lecture 304 de la ligne E/S2 de données est constitué d'une mémoire tampon à un seul sens 312 qui transmet les données sur la ligne E/S2 de données au bus de données Di, et d'un transistor de passage 314 dont la grille est commandée par la sortie d'une porte ET 313 ayant trois lignes d'entrée. La porte ET 310 reçoit le signal de
lecture LECTURE, le signal d'adresse de colonne décodé com-
plémentaire DAK et un signal de désignation de mode de test 2N inversé *2N La porte ET 313 reçoit le signal de lecture LECTURE, le signal d'adresse de colonne décodé DAK, et le signal de désignation de mode de test 2 N inversé. *2N Ainsi, si le signal de lecture LECTURE et un signal
*2N de désignation de mode de test 2N sont appliqués au ni-
veau "bas", les transistors de passage 311 et 314 sont al-
lumés de manière complémentaire suivant le niveau logique du signal d'adresse de colonne décodé DAK. Par suite, l'une des lignes E/S1 et E/S2 de données transmet les données au
bus de données Di.
Pendant ce temps, on trouve sur la figure une porte NON-OU exclusive 315 destinée à recevoir des données sur les lignes E/Sl et E/S2 de données, et un transistor de
passage 317 branché entre la sortie de la porte NON-OU ex-
clusive 315 et le bus de données Di, et dont la borne de grille est commandée par le ET logique du signal de lecture LECTURE et du signal 02N de désignation de mode de test 2N
La porte NON-OU exclusive 315 sert de comparateur qui com-
pare les niveaux logiques des données introduites. Si le signal 02N de désignation de mode de test 2N est au niveau "haut", et si le signal de lecture LECTURE est également au niveau "haut", le transistor de passage 317 est allumé et le signal de sortie de la porte NON-OU exclusive 315 est
ensuite transmis au bus de données Di.
On décrira ci-après le fonctionnement d'ensemble
de la figure 3. Tout d'abord, si le signal *2N de désigna-
tion de mode de test 2N est au niveau "bas", la sortie de la porte ET 316 est au niveau "bas", ce qui déclenche la coupure du transistor de passage 317. Ensuite, la sortie de
la porte NON-OU exclusive 315 est coupée. De plus, le si-
gnal de désignation de mode de test 2N inversé *2N généré par l'inverseur 318 passe au niveau "haut". A ce moment, le mode de test multibit est effectué de la même manière qu'à la figure 2. Par suite, on peut déterminer si une opération d'accès normale aux données est effectuée par la dernière signalisation d'erreur fournie en sortie par le comparateur
14 représenté à la figure 1.
D'autre part, si le signal 02N de désignation de mode de test 2N est au niveau "haut", la sortie de la porte ET 316 est au niveau "haut", ce qui permet au transistor de passage 317 d'être allumé. Ensuite, la sortie de la porte NON-OU exclusive 315 est transmise au bus de données Di. De plus, lorsque le signal *2N de désignation de mode de test 2N inversé généré par l'inverseur 318 passe au niveau "bas", les transistors de passage 311 et 314 qui commandent le bus de données Di et les chemins de lecture des lignes
E/S1 et E/S2 de données, sont coupés. Pendant qu'on effec-
tue l'opération de test, une donnée spécifique telle que par exemple la donnée du niveau "haut" est transmise sur le
bus de données Di, et le signal d'écriture ECRITURE est ap-
pliqué au niveau "haut". A ce moment, comme les signaux d'adresse de colonne décodés DAK et DAK sont au niveau "haut", comme représenté à la figure 4, la donnée du niveau "haut" est simultanément transmise aux lignes E/S1 et E/S2
de données, puis introduite à l'entrée de la cellule de mé-
moire correspondante par l'intermédiaire de la ligne de bits. Après l'écoulement d'un temps prédéterminé, le signal
d'écriture ECRITURE est changé au niveau "bas" et, simulta-
nément, le signal de lecture LECTURE est changé au niveau "haut". Ainsi, la sortie de la porte ET 316 qui effectue le
ET logique du signal *2N de désignation de mode de test ap-
pliqué au niveau "haut", et le signal de lecture LECTURE, se trouvent au niveau "haut", ce qui permet au transistor de passage 317 d'être allumé. A ce moment, les données lues dans les cellules de mémoire sont transmises sur les lignes E/S1 et E/S2 de données, et la porte NON-OU exclusive 315 compare les données. Si les niveaux logiques des données sont les mêmes, la sortie de la porte NON-OU exclusive 315 l1 est au niveau "haut" puis se trouve ensuite transmise au
bus de données Di.
En revenant maintenant à la figure 1, la donnée transmise sur chaque bus de données est comparée dans le comparateur 14 activé par le signal de lecture LECTURE, puis on détermine si la donnée est au même niveau ou n'est
pas au même niveau du fait d'un défaut de l'opération d'ac-
cès aux données. A ce moment, comme la donnée transmise sur chaque bus de données résulte de la donnée se trouvant sur
les lignes E/S1 et E/S2 de données, et comme le nombre to-
tal de bus de données est n, on remarque en conséquence que la sortie du comparateur résulte de la compression d'une donnée de 2N bits. Par suite, le test multibit de N bits ou 2N bits est désigné par le signal *2N de désignation de mode de test 2N, dans lequel un utilisateur peut librement
choisir l'un quelconque des deux modes de test.
Dans la forme préférée de réalisation de la fi-
gure 3 et dans le mode d'écriture, pour ne pas avoir à se préoccuper de l'effet du signal d'adresse de colonne décodé DAK, on décrit à la figure 4 un circuit de commande tel que la sortie de tous les signaux d'adresse de colonne décodés DAK, vienne au niveau "haut". En se référant à la figure 4, une porte OU 401 fournissant en sortie le signal d'adresse
de colonne décodé DAK, reçoit un signal d'adresse de co-
lonne Ak et le signal $2N de désignation de mode de test 2N tandis qu'une porte OU 403 fournissant en sortie le signal d'adresse de colonne décodé inversé DAK, reçoit le
signal d'adresse de colonne Ak et le signal *2N de dé-
signation de mode de test 2N.Par suite, lorsque le signal
*2N de désignation de mode de test 2N est appliqué au ni-
veau "haut", les sorties des signaux DAK et DAK sont au
niveau "haut".
Comme décrit ci-dessus, un circuit de test multi-
bit selon la présente invention permet d'effectuer des opé-
rations de test d'un premier nombre de bits et d'un second
nombre de bits comportant plus de bits que le premier nom-
bre de bits.
R E'V E N D I C A T I 0 N S
1. Circuit de test multibit pour un dispositif de mémoire à semiconducteurs, circuit de test caractérisé en ce qu'il comprend: un multiplexeur pour fournir en sortie des don- nées ayant le même niveau logique, à une pluralité de bus de données (Di) en même temps;
un premier comparateur pour déterminer si la don-
née introduite, provenant des bus de données, a le même ni-
veau logique; un contrôleur de test 02N pour activer de façon complémentaire le multiplexeur et le premier comparateur en combinant un signal de déclenchement de test et des signaux de lecture/écriture;
une pluralité de lignes d'entrée/sortie de don-
nées E/S communément branchées à l'un des bus de données par l'intermédiaire d'un chemin d'écriture et d'un chemin de lecture;
un second comparateur (316) pour recevoir des ni-
veaux logiques des lignes d'entrée/sortie de données; et un contrôleur d'entrée/sortie de données pour connecter l'un ou l'autre du chemin d'écriture et du chemin de lecture des lignes d'entrée/sortie de données, aux bus de données dans un premier mode de fonctionnement, et pour transmettre le signal de sortie du second comparateur aux
bus de données dans un second mode de fonctionnement.
2. Circuit de test multibit selon la revendica-
tion 1, caractérisé en ce que le second mode de fonctionne-
ment effectue une opération d'entrée/sortie pour des bits
deux fois plus nombreux que dans le premier mode de fonc-
tionnement.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93024485A KR960008824B1 (en) | 1993-11-17 | 1993-11-17 | Multi bit test circuit and method of semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2712720A1 true FR2712720A1 (fr) | 1995-05-24 |
| FR2712720B1 FR2712720B1 (fr) | 1996-07-12 |
Family
ID=19368293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9413773A Expired - Fee Related FR2712720B1 (fr) | 1993-11-17 | 1994-11-17 | Circuit de test multibit pour dispositif de mémoire à semi-conducteurs. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5483493A (fr) |
| JP (1) | JP3645294B2 (fr) |
| KR (1) | KR960008824B1 (fr) |
| CN (1) | CN1043928C (fr) |
| DE (1) | DE4441007C2 (fr) |
| FR (1) | FR2712720B1 (fr) |
| IT (1) | IT1275666B1 (fr) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3361648B2 (ja) * | 1995-03-15 | 2003-01-07 | 富士通株式会社 | データ圧縮試験機能を備えた半導体記憶装置及びその試験方法 |
| KR0147632B1 (ko) * | 1995-04-24 | 1998-11-02 | 김광호 | 반도체 메모리장치의 멀티 비트 테스트방법 및 테스트 회로 |
| KR0172372B1 (ko) * | 1995-12-22 | 1999-03-30 | 김광호 | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 |
| US5983375A (en) * | 1995-12-27 | 1999-11-09 | Samsung Electronics, Co., Ltd. | Multi-bit test circuit and method thereof |
| KR100192590B1 (ko) * | 1996-08-09 | 1999-06-15 | 윤종용 | 반도체 메모리 장치의 병렬 비트 테스트회로 |
| US5966388A (en) * | 1997-01-06 | 1999-10-12 | Micron Technology, Inc. | High-speed test system for a memory device |
| KR100265758B1 (ko) * | 1997-08-05 | 2000-09-15 | 윤종용 | 반도체장치의 병합된 데이터 입출력 회로 및 방법 |
| KR100269299B1 (ko) * | 1997-07-14 | 2000-10-16 | 윤종용 | 데이터패쓰(dq)수감소회로및감소방법과이를이용한반도체장치 |
| JP2000076899A (ja) * | 1998-08-26 | 2000-03-14 | Oki Micro Design:Kk | 半導体記憶装置 |
| KR100307626B1 (ko) | 1998-08-31 | 2001-11-30 | 윤종용 | 디램과버퍼메모리를갖는메모리로직복합집적회로장치 |
| JP3322303B2 (ja) * | 1998-10-28 | 2002-09-09 | 日本電気株式会社 | 半導体記憶装置 |
| KR100346447B1 (ko) * | 2000-06-30 | 2002-07-27 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 병렬 테스트 장치 |
| KR20020049386A (ko) * | 2000-12-19 | 2002-06-26 | 윤종용 | 테스트시 기입 데이터의 마스킹 동작이 가능한 반도체메모리 장치 및 데이터 마스킹 방법 |
| DE10161042B4 (de) * | 2001-12-12 | 2004-02-05 | Infineon Technologies Ag | Verfahren zum Betreiben eines Halbleiterspeichers und Halbleiterspeicher |
| CN1301464C (zh) * | 2002-12-10 | 2007-02-21 | 威盛电子股份有限公司 | 容错存储器模块电路 |
| DE10323413B4 (de) * | 2003-05-23 | 2006-01-19 | Infineon Technologies Ag | Prüfverfahren, Prüfsockel und Prüfanordnung für Hochgeschwindigkeits- Halbleiterspeichereinrichtungen |
| DE10335132B3 (de) * | 2003-07-31 | 2004-12-09 | Infineon Technologies Ag | Speicheranordnung eines Computersystems |
| DE102004027275A1 (de) * | 2004-06-04 | 2005-12-29 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
| DE102004043051A1 (de) * | 2004-09-06 | 2006-03-30 | Infineon Technologies Ag | Loop-back-Verfahren zur Vermessung des Interface-Timings von Halbleiterspeichervorrichtungen unter Verwendung des Normal-Mode-Speichers |
| KR20080114359A (ko) * | 2007-06-27 | 2008-12-31 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그의 불량 경로 검출 방법 |
| US11145381B1 (en) | 2020-09-09 | 2021-10-12 | Powerchip Semiconductor Manufacturing Corporation | Memory with test function and test method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2607956A1 (fr) * | 1986-12-05 | 1988-06-10 | Eurotechnique Sa | Procede de test des memoires integrees et memoires pour la mise en oeuvre du procede |
| DE4017616A1 (de) * | 1989-06-01 | 1990-12-06 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung mit einem auf dem chip befindlichen testschaltkreis und betriebsverfahren hierfuer |
| US5016220A (en) * | 1988-11-28 | 1991-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with logic level responsive testing circuit and method therefor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0264893B1 (fr) * | 1986-10-20 | 1995-01-18 | Nippon Telegraph And Telephone Corporation | Mémoire à semi-conducteur |
| KR930008417B1 (ko) * | 1990-06-18 | 1993-08-31 | 삼성전자 주식회사 | 반도체 메모리 장치의 다중 비트 병렬 테스트방법 |
| JPH0419899A (ja) * | 1990-05-11 | 1992-01-23 | Mitsubishi Electric Corp | 半導体記憶装置のためのテスト装置 |
| JPH04356799A (ja) * | 1990-08-29 | 1992-12-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2673395B2 (ja) * | 1990-08-29 | 1997-11-05 | 三菱電機株式会社 | 半導体記憶装置およびそのテスト方法 |
| DE4028819A1 (de) * | 1990-09-11 | 1992-03-12 | Siemens Ag | Schaltungsanordnung zum testen eines halbleiterspeichers mittels paralleltests mit verschiedenen testbitmustern |
| JP2863012B2 (ja) * | 1990-12-18 | 1999-03-03 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH04322000A (ja) * | 1991-04-23 | 1992-11-11 | Hitachi Ltd | 半導体記憶装置 |
| US5315553A (en) * | 1991-06-10 | 1994-05-24 | Texas Instruments Incorporated | Memory circuit test system using separate ROM having test values stored therein |
| GB9116493D0 (en) * | 1991-07-30 | 1991-09-11 | Inmos Ltd | Read and write circuitry for a memory |
| KR950001293B1 (ko) * | 1992-04-22 | 1995-02-15 | 삼성전자주식회사 | 반도체 메모리칩의 병렬테스트 회로 |
| JPH0636593A (ja) * | 1992-07-14 | 1994-02-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1993
- 1993-11-17 KR KR93024485A patent/KR960008824B1/ko not_active IP Right Cessation
-
1994
- 1994-11-16 IT IT94MI002324A patent/IT1275666B1/it active IP Right Grant
- 1994-11-17 DE DE4441007A patent/DE4441007C2/de not_active Expired - Fee Related
- 1994-11-17 CN CN94120091A patent/CN1043928C/zh not_active Expired - Fee Related
- 1994-11-17 FR FR9413773A patent/FR2712720B1/fr not_active Expired - Fee Related
- 1994-11-17 US US08/343,948 patent/US5483493A/en not_active Expired - Lifetime
- 1994-11-17 JP JP28319494A patent/JP3645294B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2607956A1 (fr) * | 1986-12-05 | 1988-06-10 | Eurotechnique Sa | Procede de test des memoires integrees et memoires pour la mise en oeuvre du procede |
| US5016220A (en) * | 1988-11-28 | 1991-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with logic level responsive testing circuit and method therefor |
| DE4017616A1 (de) * | 1989-06-01 | 1990-12-06 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung mit einem auf dem chip befindlichen testschaltkreis und betriebsverfahren hierfuer |
Non-Patent Citations (1)
| Title |
|---|
| MAZUMDER P.: "Parallel testing of parametric faults in a three-dimensional dynamic random-access menory", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 23, no. 4, August 1988 (1988-08-01), NEW YORK US, pages 933 - 941, XP000003818 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4441007A1 (de) | 1995-05-18 |
| KR950015397A (ko) | 1995-06-16 |
| FR2712720B1 (fr) | 1996-07-12 |
| DE4441007C2 (de) | 1998-07-30 |
| ITMI942324A1 (it) | 1996-05-16 |
| CN1111017A (zh) | 1995-11-01 |
| CN1043928C (zh) | 1999-06-30 |
| IT1275666B1 (it) | 1997-10-17 |
| JP3645294B2 (ja) | 2005-05-11 |
| JPH07182897A (ja) | 1995-07-21 |
| ITMI942324A0 (it) | 1994-11-16 |
| US5483493A (en) | 1996-01-09 |
| KR960008824B1 (en) | 1996-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2712720A1 (fr) | Circuit de test multibit pour dispositif de mémoire à semi-conducteurs. | |
| US5016220A (en) | Semiconductor memory device with logic level responsive testing circuit and method therefor | |
| US5872802A (en) | Parity generation and check circuit and method in read data path | |
| US7441167B2 (en) | Memory module with parallel testing | |
| FR2738660A1 (fr) | Dispositif de memoire a semi-conducteurs comprenant des chemins de sortie de donnees pour acces rapide | |
| US6854078B2 (en) | Multi-bit test circuit | |
| JP3648016B2 (ja) | 半導体メモリ装置のマルチビットテスト方法及びその回路 | |
| US7398444B2 (en) | Loop-back method for measuring the interface timing of semiconductor devices with the aid of signatures and/or parity methods | |
| JP2001222898A (ja) | 半導体記憶装置 | |
| JP2953737B2 (ja) | 複数ビット並列テスト回路を具備する半導体メモリ | |
| KR100269319B1 (ko) | 동시칼럼선택라인활성화회로를구비하는반도체메모리장치및칼럼선택라인제어방법 | |
| US20060059394A1 (en) | Loop-back method for measuring the interface timing of semiconductor memory devices using the normal mode memory | |
| FR2675921A1 (fr) | Procede et dispositif de test d'une carte d'un systeme informatique. | |
| US20070168795A1 (en) | On-chip sampling circuit and method | |
| JPS61292300A (ja) | オンチツプメモリテスト容易化回路 | |
| JP2004152476A (ja) | テスト性能が改善された半導体メモリ装置 | |
| JPH10106297A (ja) | 半導体メモリ装置の並列ビットテスト回路 | |
| US8209571B2 (en) | Valid-transmission verifying circuit and a semiconductor device including the same | |
| JPH0636600A (ja) | 半導体記憶装置 | |
| FR2656127A1 (fr) | Circuit de protection contre une operation d'ecriture incorrecte pour un dispositif de memoire. | |
| JPH05128895A (ja) | 半導体装置 | |
| JPH073757B2 (ja) | 半導体記憶装置 | |
| FR2648266A1 (fr) | Procede permettant d'ecrire des donnees lors de l'essai d'un dispositif de memoire, et circuit d'essai de dispositif de memoire | |
| JP2706363B2 (ja) | 半導体記憶装置 | |
| JP2591468B2 (ja) | ダイナミックｒａｍのテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20140731 |