DE69918643T2 - GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren - Google Patents

GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren Download PDF

Info

Publication number
DE69918643T2
DE69918643T2 DE69918643T DE69918643T DE69918643T2 DE 69918643 T2 DE69918643 T2 DE 69918643T2 DE 69918643 T DE69918643 T DE 69918643T DE 69918643 T DE69918643 T DE 69918643T DE 69918643 T2 DE69918643 T2 DE 69918643T2
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
thin film
layer
film according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69918643T
Other languages
English (en)
Other versions
DE69918643D1 (de
Inventor
Shigetaka Shinagawa-ku Tomiya
Kenji Shinagawa-ku Funato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69918643D1 publication Critical patent/DE69918643D1/de
Application granted granted Critical
Publication of DE69918643T2 publication Critical patent/DE69918643T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/22—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length
    • B29C43/222—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length characterised by the shape of the surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/22—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length
    • B29C43/28—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/06—Embossing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/005—Surface shaping of articles, e.g. embossing; Apparatus therefor characterised by the choice of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • B29C59/04—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing using rollers or endless belts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • B29C59/04—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing using rollers or endless belts
    • B29C59/046—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing using rollers or endless belts for layered or coated substantially flat surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/02—Cellular or porous
    • B32B2305/022—Foam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/15—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer being manufactured and immediately laminated before reaching its stable state, e.g. in which a layer is extruded and laminated while in semi-molten state
    • B32B37/153—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer being manufactured and immediately laminated before reaching its stable state, e.g. in which a layer is extruded and laminated while in semi-molten state at least one layer is extruded and immediately laminated while in semi-molten state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Halbleiterdünnfilm, der aus einem Verbindungshalbleiter hergestellt ist, der typischerweise aus einem Gruppe-III-Nitrid besteht, ferner ein Halbleiterelement, das den Halbleiterdünnfilm benutzt, und eine Halbleitervorrichtung, die das Halbleiterelement benutzt, sowie entsprechende Herstellungsverfahren.
  • In den vergangenen Jahren wurde die Entwicklung von lichtemittierenden Halbleitervorrichtungen, wie Halbleiterlasern oder lichtemittierenden Dioden (LEDs) aktiviert, die eine Lichtemission im Bereich von sichtbarem Licht bis zu ultraviolettem Licht ermöglichen, wobei Verbindungshalbleiter, wie AlGaInN, auf der Basis von Gruppe-III-Nitrid benutzt wurden. Auf dem Gebiet der optischen Aufzeichnung erhob sich insbesondere die Forderung nach einem Halbleiterlaser, der in der Lage ist, Licht im Bereich kurzer Wellenlängen zu emittieren und in der Praxis einsetzbar ist, um die Aufzeichnungsdichte von optischen Platten oder dgl. zu verbessern.
  • In jüngerer Zeit wurde in Jpn. J. Appl. Phys. 35L74 (1996) und dito 36L1059 (1997) über einen Halbleiterlaser auf der Basis von AlGaInN berichtet, der in der Lage ist, für 300 Stunden bei Raumtemperatur eine kontinuierliche Schwingung zu realisieren, wobei man mittels eines Verfahrens zur metallorganischen chemischen Dampfablagerung (MOCVD-Verfahren) auf einem Substrat aus Saphir über einer Pufferschicht aus Galliumnitrid (GaN) eine Halbleiterschicht aus einem Verbindungshalbleiter auf der Basis von Gruppe-III-Nitrid aufwachsen läßt.
  • Bei dem oben beschriebenen Halbleiterlaser tritt jedoch ein Problem auf. Wie aus der Kurve ersichtlich ist, die die Änderung der an den Halbleiterlaser angelegten Spannung über der Zeit zeigt, wächst die Treiberspannung von der anfänglichen stromführenden Periode allmählich an. Dies bedeutet, daß die Spannungscharakteristik im Laufe der Zeit allmählich schlechter wird. Die Verschlechterung der Spannungscharakteristik kann davon abhängen, daß der auf dem Substrat ausgebildete Verbindungshalbleiter auf der Basis von Gruppe-III-Nitrid Durchstoßungsversetzungen (das sind Defekte, die sich ausbreiten und durch den Kristall verlaufen) mit einer Dichte im Bereich von 1 × 108/cm2 bis etwa 1 × 109/cm2 aufweist.
  • Um eine praktische Lebensdauer des Halbleiterlasers von 10.000 Stunden oder mehr zu erreichen, muß deshalb die Dichte der Durchstoßungsversetzungen verringert werden. Zur Erfüllung dieser Forderung wurden verschiedene Verfahren untersucht.
  • In der europäischen Patentanmeldung 0 469 790 A wurde ein Verfahren vorgeschlagen, bei dem eine durch epitaxiale Schichten auf einem fehlerbehafteten Substrat ausgebildete Halbleitervorrichtung eine geringe Dichte von Versetzungsdefekten aufweist, indem die Dicke der epitaxialen Schicht im Vergleich zu ihrer maximalen seitlichen Abmessung ausreichend groß gemacht wird. Bei ausreichender Dicke treten die aus der Grenzfläche kommenden Durchstoßungsversetzungen aus den Seiten der epitaxialen Struktur aus und erreichen die obere Oberfläche nicht.
  • Dieses Verfahren begrenzt jedoch die untere Dicke des Halbleiterfilms und reduziert nicht die Dichte von Durchstoßungsversetzungen, deren Neigung einen bestimmten Wert überschreitet, der von den Abmessungen der epitaxialen Schicht abhängt.
  • In Jpn. J. Appl. Phys. 36L899 (1997), J. Appl. Phys. 71, 2638 (1997) und Appl. Phys. Lett. Band 71, Nr. 16 (20. Oktober 1997) wurde ein Verfahren vorgeschlagen, bei dem auf einem Saphirsubstrat durch eine Pufferschicht eine untere GaN-Schicht ausgebildet wird, dann auf der GaN-Schicht eine Maskenschicht aus Siliziumdioxid (SiO2) angeordnet wird, die ein periodisches Muster von Streifen (Breite von 1 bis 4 μm) besitzt, die in einem Abstand von 7 μm angeordnet sind, und auf der Maskenschicht selektiv in seitlicher Richtung durch ein Halid-Dampfablagerungsverfahren oder MOCVD-Verfahren eine GaN-Schicht gezüchtet wird. Wenn das Verfahren angewendet wird, bei dem man die GaN-Halbleiterschicht auf der Maskenschicht in seitlicher Richtung aufwachsen läßt, indem man selektiv GaN von der unteren GaN-Schicht aufwachsen läßt, die durch Öffnungen zwischen den periodischen Streifen der Maskenschichten exponiert sind, kann die Dichte von Durchstoßungsversetzungen in der GaN-Schicht auf der SiO2-Maskenschicht auf etwa 1 × 107/cm2 reduziert werden.
  • Wie in Journal of crystal Growth, Band 189-190, Seite 820-5 (1998) berichtet wird, lassen sich Halbleiterlaserdioden auf AlGaInN-Basis, die auf der durch die Anwendung des obigen Verfahrens hergestellten Halbleiterschicht ausgebildet werden, mit einer praktischen Lebensdauer von 1150 Stunden oder mehr realisieren. Im Hinblick auf die durch selektives Wachstum unter Verwendung der oben beschriebenen Maskenschicht gebildete Halbleiterschicht haben die vorliegenden Erfinder zufällig entdeckt, daß zwischen einem Teil der Halbleiterschicht auf dem Streifen der Maskenschicht und einem Teil der Halbleiterschicht in der Öffnung der Maskenschicht eine Abweichung in der Kristallorientierung (c-Achse) auftritt, die in der Größenordnung von 0,4° bis 0,5° liegt.
  • Wenn auf der Halbleiterschicht, die eine solche Abweichung in der Kristallorientierung aufweist, ein Halbleiterelement ausgebildet wird, enthält eine aktive Region des Halbleiterelements die Abweichung in der Kristallebene. Dies hat zur Folge, daß sich verschiedene Eigenschaften des Halbleiterelements verschlechtern, und wenn das Halbleiterelement als Halbleiterlaser ausgebildet wird, werden der Wirkungsgrad der Lichtemission und die Lebensdauer herabgesetzt.
  • Im folgenden werden die Probleme näher erläutert, die bei dem oben erwähnten herkömmlichen Verfahren auftreten. Ein Substrat für das Züchten eines Halbleiters auf GaN-Basis, das, wie oben beschrieben, aus Saphir oder SiC hergestellt ist, unterscheidet sich in der Gitterkonstante und im thermischen Ausdehnungskoeffizienten erheblich von dem Halbleiter auf GaN-Basis, und folglich treten in der Wachstumsschicht Defekte, wie Versetzungen auf, wenn der Halbleiter auf GaN-Basis direkt auf dem Substrat aufwächst, mit der Folge, daß es schwierig ist, einen qualitativ hochwertigen Einkristall auf der epitaxialen Halbleiterschicht auf GaN-Basis zu züchten.
  • Aus diesem Grund wird, wie oben beschrieben wurde, eine untere GaN-Schicht, die Durchstoßungsversetzungen in hoher Dichte enthält, auf dem Saphirsubstrat oder dem SiC-Substrat durch eine Pufferschicht ausgebildet, auf der unteren GaN-Schicht wird eine Maskenschicht ausgebildet, die aus SiO2 hergestellt und in Streifen gemustert ist, die mit einem spezifischen Abstand angeordnet sind, und von der unteren GaN-Schicht, die durch Öffnungen zwischen den Streifen der Maskenschicht exponiert ist, wird GaN selektiv in seitlicher Richtung gezüchtet, um dadurch auf der Maskenschicht den GaN-Halbleiter auszubilden, der Defekte in geringer Dichte enthält. Als Ergebnis einer Analyse der so hergestellten Probe mittels Elektronenbeugung oder Röntgenstrahlbeugung wurde jedoch nachgewiesen, daß zwischen einem Teil der auf dem Streifen der Maskenschicht ausgebildeten GaN-Halbleiterschicht und einem Teil der in der Öffnung der Maskenschicht ausgebildeten GaN-Halbleiterschicht eine Abweichung in der Kristallorientierung auftritt, die in der Größenordnung von 0,4° bis 0,5° liegt.
  • Der Grund dafür, warum eine Abweichung in der Kristallorientierung (c-Achse) auftritt, liegt darin, daß bei dem seitlichen Wachstum von GaN auf der SiO2-Maskenschicht zwischen einem Abschnitt auf dem Streifen der Maskenschicht und einem Abschnitt in der Öffnung der Maskenschicht eine Abweichung in der Richtung des Kristallwachstums auftritt.
  • Auf der Basis der von den Erfindern durchgeführten Strukturanalyse mittels Transmissions-Elektronenmikroskopie oder des Röntgenstrahl-Beugungsverfahrens, hatte sich herausgestellt, daß eine Abweichung in der Richtung des Kristallwachstums entlang der <11-20>-Richtung auftritt und Kristalldefekte entstehen, wenn die Orientierung der Streifen der SiO2- Maske auf die <11-20>-Richtung eingestellt wird, daß hingegen keine Kristalldefekte auftreten, wenn die Orientierung der Streifen der SiO2-Maske auf die <1-100>-Richtung eingestellt wird und eine Abweichung in der Richtung des Kristallwachstums entlang der <1-100>-Richtung stattfindet. In jedem Fall tritt jedoch eine Abweichung in der Orientierung des Kristallwachstums auf, die von der Differenz der thermischen Ausdehnungskoeffizienten zwischen SiO2 als Maskenmaterial und GaN abhängt. Als Ergebnis ist es möglich, die Abweichung in der Orientierung des Kristallwachstums zu reduzieren, wenn bei dem seitlichen Wachstum von GaN die SiO2-Maskenschicht nicht vorhanden ist.
  • Beim Stand der Technik wurde besonderer Wert darauf gelegt, ein epitaxiales Züchtungsverfahren mit nicht passendem [non-matching] Gitter zur Verfügung zu stellen, um eine epitaxiale Wachstumsschicht zu gewinnen, die niedrige Versetzungsdichte aufweist, wie es in JP 08 064 791 A offenbart ist. Das Verfahren besteht darin, auf einem Saphirsubstrat einen amorphen GaN-Film aufwachsen zu lassen. Das amorphe GaN wird durch Ätzen zu Streifen geformt, und dann läßt man auf den Streifen einen GaN-Film epitaxial aufwachsen.
  • Eine amorphartige GaN-Schicht erzeugt jedoch die gleichen Effekte wie ein Oxidfilmschicht oder eine Maske, und so tritt eine erhebliche Abweichung in der GaN-Kristallorientierung auf.
  • Da die SiO2-Maskenschicht vorgesehen ist, um Durchstoßungsversetzungen von der Substratseite zu der Halbleiterschicht zu beseitigen, verträgt sich das Beseitigen der Maskenschicht nicht mit dem Zweck, die Defektdichte der Halbleiterschicht zu verringern.
  • Es ist ein Ziel der vorliegenden Erfindung, einen Halbleiterdünnfilm, der in der Lage ist, die Dichte von Durchstoßungsversetzungen zu reduzieren und auch das Auftreten einer Abweichung in der Kristallorientierung zu unterdrücken, ferner ein Halbleiterelement, das den Halbleiterdünnfilm benutzt, und eine Halbleitervorrichtung, die das Halbleiterelement benutzt, zur Verfügung zu stellen. Es ist ein weiteres Ziel der Erfindung, Verfahren zur Herstellung dieses Halbleiterdünnfilms, des Halbleiterelements und der Halbleitervorrichtung zur Verfügung zu stellen.
  • Die Erfinder haben folgendes herausgefunden: Während bei dem seitlichen Wachstum eines Halbleiters Durchstoßungsversetzungen durch Wachstumsfacetten gebogen werden, die, von dem Wachstum begleitet, erzeugt werden, kann ein solches Biegen der Durchstoßungsversetzungen nicht nur durch die erwähnten Wachstumsfacetten herbeigeführt werden, sondern auch durch künstlich ausgebildete Facetten. Auf der Basis dieser Erkenntnis haben die Erfinder einen Halbleiterdünnfilm zustande gebracht, bei dem die Dichte der Durchstoßungsversetzungen in einer spezifischen Region reduziert und auch das Auftreten einer Abweichung in der Kristallorientierung unterdrückt werden kann, sowie ein Halbleiterelement, das den Halbleiterdünnfilm benutzt, und eine Halbleitervorrichtung, die das Halbleiterelement benutzt, sowie Herstellungsverfahren hierfür.
  • Die Erfindung ist in den anliegenden Ansprüchen dargestellt.
  • Wie oben beschrieben wurde, wird bei dem Halbleiterdünnfilm, dem Halbleiterelement, der Halbleitervorrichtung und den Verfahren zu ihrer Herstellung erfindungsgemäß die selektiv gezüchtete/vergrabene Halbleiterschicht selektiv von den Facetten, d.h. den Neigungsebenen der unteren Halbleiterschicht aus gezüchtet. Mit dieser Konfiguration werden in der selektiv gezüchteten/vergrabenen Halbleiterschicht Durchstoßungsversetzungen in der Weise ausgebildet, daß jede dieser Durchstoßungsversetzungen seitlich verläuft, d.h. gebogen von einer der genannten Facetten der unteren Halbleiterschicht in einer Richtung im wesentlichen entlang der Anordnungsebene der unteren Halbleiterschicht verläuft, wobei sie sich mit einer anderen der genannten Durchstoßungsversetzungen verbindet, die gebogen von dem gegenüberliegenden Exemplar der genannten Facetten aus verläuft und von der Verbindungsstelle aus gebogen in der Richtung verläuft, die die Anordnungsebene der unteren Halbleiterschicht kreuzt. Als Ergebnis lassen sich in anderen Teilen als den oben erwähnten Verbindungsabschnitten der Durchstoßungsversetzungen Regionen mit geringer Defektdichte, in denen kaum Durchstoßungsversetzungen vorhanden sind, in der selektiv gezüchteten/vergrabenen Halbleiterschicht erzeugen.
  • Da weiterhin gemäß vorliegender Erfindung die Konfiguration nicht angewendet wird, bei der die aus SiO2 oder dgl. hergestellte Maske vergraben ist, kann das Auftreten der oben beschriebenen Abweichung in der Kristallorientierung (c-Achse) verhindert werden.
  • Da bei dem Halbleiterelement gemäß vorliegender Erfindung und der das Halbleiterelement benutzenden Halbleitervorrichtung ein aktiver Bereich (Arbeitsbereich) des Halbleiterelements auf einer Region der selektiv gezüchteten/vergrabenen Halbleiterschicht mit niedriger Defektdichte oder auf einer darauf ausgebildeten Halbleiterschicht ausgebildet wird, können die Eigenschaften des Halbleiterelements verbessert werden.
  • Es ist zu beachten, daß die Facette gemäß vorliegender Erfindung nicht nur eine perfekte Neigungsebene bedeutet, sondern auch eine Ebene, die partiell oder insgesamt etwas gekrümmt ist und deren Hauptebene unter einem spezifischen Winkel α geneigt ist.
  • 1 zeigt eine schematische Schnittansicht eines Ausführungsbeispiels eines Halbleiterdünnfilms gemäß der Erfindung,
  • 2 zeigt eine schematische Schnittansicht eines anderen Ausführungsbeispiels des Halbleiterdünnfilms gemäß der Erfindung,
  • 3 zeigt eine schematische Schnittansicht eines weiteren Ausführungsbeispiels des Haibleiterdünnfilms gemäß der Erfindung,
  • 4 zeigt eine schematische Schnittansicht eines weiteren Ausführungsbeispiels des Halbleiterdünnfilms gemäß der Erfindung,
  • 5 zeigt eine schematische Schnittansicht eines weiteren Ausführungsbeispiels des Halbleiterdünnfilms gemäß der Erfindung,
  • 6 zeigt eine schematische Schnittansicht eines weiteren Ausführungsbeispiels des Halbleiterdünnfilms gemäß der Erfindung,
  • 7 zeigt eine schematische Schnittansicht eines weiteren Ausführungsbeispiels des Halbleiterdünnfilms gemäß der Erfindung,
  • 8 zeigt eine schematische Schnittansicht eines weiteren Ausführungsbeispiels des Halbleiterdünnfilms gemäß der Erfindung,
  • 9A bis 9C zeigen schematische Schnittansichten von Fragmenten eines Halbleiterdünnfilms in Verarbeitungsschritten nach einem Ausführungsbeispiel eines Verfahrens zur Herstellung eines Halbleiterdünnfilms gemäß der Erfindung,
  • 10A bis 10B zeigen schematische Querschnitte von Fragmenten des Halbleiterdünnfilms in Verfahrensschritten, die sich an die 9A bis 9C dargestellten Verfahrensschritte anschließen,
  • 11A bis 11C zeigen schematische Schnittansichten von Fragmenten eines Halbleiterdünnfilms in Verfahrensschritten nach einem anderen Ausführungsbeispiel eines Verfahrens zur Herstellung eines Halbleiterdünnfilms gemäß der Erfindung,
  • 12A und 12B zeigen schematische Schnittansichten von Fragmenten des Halbleiterdünnfilms in Verfahrensschritten, die sich an die in 11A bis 11C dargestellten Verfahrensschritte anschließen,
  • 13 zeigt einen schematischen Querschnitt eines Ausführungsbeispiels eines lichtemittierenden Halbleiterelements gemäß der Erfindung,
  • 14 zeigt einen schematischen Querschnitt eines weiteren Ausführungsbeispiels des lichtemittierenden Halbleiterelements gemäß der Erfindung.
  • Im folgenden werden Ausführungsbeispiele der Erfindung anhand der anliegenden Zeichnungen beschrieben.
  • 1 zeigt eine schematische Schnittansicht eines Ausführungsbeispiels eines Halbleiterdünnfilms gemäß der Erfindung. Der Halbleiterdünnfilm besitzt eine untere Halbleiterschicht 2, in der eine Vielzahl von Facetten 1 angeordnet ist, sowie eine selektiv gezüchtete/vergrabene Halbleiterschicht, die so ausgebildet ist, daß sie die untere Halbleiterschicht 2 überdeckt. Die untere Halbleiterschicht 2 ist aus einem Verbindungshalbleiter eines Gruppe-III- Nitridtyps hergestellt, der Gallium (Ga) und Nitrat (N) enthält. Die selektiv gezüchtete/vergrabene Halbleiterschicht ist ebenfalls aus einem Verbindungshalbleiter eines Gruppe-III-Nitrid hergestellt, das Ga und N enthält. Die Facette 1 wird von einer Ebene gebildet, die relativ zur Anordnungsebene A der unteren Halbleiterschicht 2 geneigt ist.
  • Durchstoßungsversetzungen "d" in der selektiv gezüchteten/vergrabenen Halbleiterschicht 3, die in 1 durch feine Linien dargestellt sind, sind so ausgebildet, daß jede der Durchstoßungsversetzungen "d" von einer der Facetten 1 der unteren Halbleiterschicht 2 gebogen in einer Richtung im wesentlichen entlang der Anordnungsebene der unteren Halbleiterschicht 2 verläuft, wobei sie mit einer anderen der Durchstoßungsversetzungen "d" zusammentrifft, die gebogen von dem gegenüberliegenden Exemplar der genannten Facetten 1 aus verläuft, und gebogen von der Verbindungsstelle in der die Anordnungsebene der unteren Halbleiterschicht 2 kreuzenden Richtung, genauer im wesentlichen in vertikaler Richtung, verläuft.
  • Dies hat zur Folge, daß in der selektiv gezüchteten/vergrabenen Halbleiterschicht 3, die zur Abdeckung der unteren Halbleiterschicht 2 vorgesehen ist, an den Verbindungstellen der Durchstoßungsversetzungen "d" Regionen 4 mit hoher Defektdichte ausgebildet werden, die die Durchstoßungsversetzungen in einer hohen Dichte aufweisen. In den übrigen Abschnitten werden Regionen 5 mit niedriger Defektdichte ausgebildet, in denen kaum Durchstoßungsversetzungen auftreten.
  • 2 zeigt eine schematische Schnittansicht eines anderen Ausführungsbeispiels des Halbleiterdünnfilms gemäß der Erfindung. Zunächst wird ein Substrat 6 hergestellt, das aus C-Flächen-Saphir oder SiC besteht. Anschließend wird auf einer Hauptebene 6a des Substrats 6 durch eine Pufferschicht 7 eine untere Halbleiterschicht 2 ausgebildet, in der Facetten 1 angeordnet sind.
  • 3 zeigt eine Schnittansicht eines weiteren Ausführungsbeispiels des Halbleiterdünnfilms gemäß der Erfindung. Zunächst wird ein Substrat 6 hergestellt, das aus C-Flächen-Saphir oder SiC besteht. Anschließend wird auf einer Hauptebene 6a des Substrats 6 über einer Pufferschicht 7 eine untere Schicht 12 ausgebildet, und auf der unteren Schicht 12 wird eine untere Halbleiterschicht 2 ausgebildet, in der Facetten 1 angeordnet sind.
  • 4 zeigt eine schematische Schnittansicht eines weiteren Ausführungsbeispiels des Halbleiterdünnfilm gemäß der Erfindung. Zunächst wird ein Substrat 6 hergestellt, das aus einem Einkristall eines Gruppe-III-Nitrids besteht, und anschließend wird direkt auf einer Hauptebene 6a des Substrats 6 eine untere Halbleiterschicht 2 ausgebildet, die aus einem Gruppe-III-Nitrid besteht und in der Facetten 1 angeordnet sind.
  • 5 bis 8 zeigen schematische Schnittansichten weiterer Ausführungsbeispiele des Halbleiterdünnfilms gemäß der Erfindung. Jedes der in 5 bis 8 dargestellten Ausführungsbeispiele ist so ausgebildet, daß man auf der selektiv gezüchteten/vergrabenen Halbleiterschicht 3, die in Verbindung mit einem der Ausführungsbeispiele von 1 bis 4 beschrieben wurde, eine Verbindungshalbleiterschicht 8 epitaxial aufwachsen läßt, die aus einem Gruppe-III-Nitrid besteht, die Stickstoff (N) und wenigstens eine Art eines Gruppe-III-Elements enthält, das aus einer Gruppe ausgewählt ist, die aus Gallium (Ga), Aluminium (Al), Bor (B) und Indium (In) besteht. In diesem Fall erstrecken sich die Durchstoßungsversetzungen in der unteren selektiv gezüchteten/vergrabenen Halbleiterschicht 3 in die Verbindungshalbleiterschicht 8, und in der Verbindungshalbleiterschicht 8 werden Regionen 4 mit hoher Defektdichte und Regionen 5 mit niedriger Defektdichte und ohne Durchstoßungsversetzungen erzeugt.
  • Ein Ausführungsbeispiel eines Halbleiterelements gemäß der Erfindung ist dadurch gekennzeichnet, daß in der Region 5 mit niedriger Defektdichte der selektiv gezüchteten/vergrabenen Halbleiterschicht jedes der Halbleiterdünnfilme von 1 bis 4 wenigstens ein aktiver Bereich, d.h. ein Arbeitsbereich, der durch Kristalldefekte des Halbleiterelements beeinträchtigt wird, ausgebildet wird.
  • Ein anderes Ausführungsbeispiel des Halbleiterelements gemäß der Erfindung ist dadurch gekennzeichnet, daß wenigstens ein aktiver Bereich, d.h. ein Arbeitsbereich, der durch Kristalldefekte des Halbleiterelements beeinträchtigt wird, in der Region 5 mit niedriger Defektdichte des Verbindungshalbleiters 8 jedes der Halbleiterdünnfilme von 5 bis 8 ausgebildet wird.
  • Es ist zu beachten, daß in 2 bis 8 solche Teile, die Teilen von 1 entsprechen, mit den gleichen Bezeichnungen versehen sind und daß auf ihre erneute Erläuterung hier verzichtet wird.
  • In jedem der obigen Ausführungsbeispiele ist in Bezug auf den Halbleiterdünnfilm die Abweichung in der Kristallorientierung, d.h. eine Abweichung in Richtung der c-Achse zwischen der unteren Halbleiterschicht 2 und der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 oder zwischen der unteren Halbleiterschicht 2 und dem auf der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 epitaxial aufgewachsenen Verbindungshalbleiterschicht 8 so eingestellt, daß sie im Bereich von 0,1° oder weniger liegt.
  • Als Nächstes wird anhand von 9A bis 9C und von 10A und 10B ein Verfahren zur Herstellung eines Halbleiterdünnfilms gemäß der Erfindung beschrieben.
  • Zunächst sei auf 9A Bezug genommen. Es wird ein Substrat 6 aus einem C-Flächen-Saphir hergestellt, und auf einer Hauptebene 6a des C-Flächen-Saphirs wird eine Pufferschicht 7 aus GaN nach dem MOCVD-Verfahren bis zu einer Dicke von 30 nm ausgebildet. Bei dem MOCVD-Verfahren wird die Temperatur auf 520°C eingestellt und als Quellgas werden Trimethyl-Gallium-Gas ((CH3)3Ga)) und Ammoniakgas (NH3) benutzt.
  • Auf der Pufferschicht 7 wird eine untere Halbleiterschicht 2 aus GaN bis zu einer Dicke von 2 μm nach dem MOCVD-Verfahren ausgebildet. Bei dem MOCVD-Verfahren wird die Substrat-Temperatur auf 1050°C gesetzt und das gleiche Quellgas benutzt, wie bei der Herstellung der Pufferschicht 7. Es ist zu beachten, daß in der unteren Halbleiterschicht 2 Durchstoßungsversetzungen "d", die in 9A durch feine Linien dargestellt sind, in einer hohen Dichte von beispielsweise 1 × 109/cm2 vorhanden sind.
  • Es sei nun auf 9B Bezug genommen. Auf der unteren Halbleiterschicht 2 wird eine Maske 9 ausgebildet. Die Maske wird hergestellt, indem über der gesamten Fläche der unteren Halbleiterschicht 2 eine dielektrische SiO2-Schicht bei einer Substrat-Temperatur von 450°C nach einem CVD-Verfahren ausgebildet und die SiO2-Schicht durch Photolithographie und Ätzen gemustert wird. Genauer gesagt, die SiO2-Schicht wird mit einer Photoresistschicht beschichtet, und die Photoresistschicht wird nach einem gewünschten Muster belichtet und entwickelt, das mehrere Streifen aufweist, die in spezifischen Abständen angeordnet sind. Unter Verwendung einer solchen gemusterten Photoresistschicht als Maske wird die SiO2-Schicht selektiv geätzt, um die Maske 9 herzustellen, die streifenförmige Öffnungen 9w besitzt. In der Maske 9 verlaufen die Streifen in der <1-100>-Richtung (senkrecht zur Zeichnungsebene von 9B) und weisen in der <11-20>-Richtung die spezifischen Abstände auf.
  • Das resultierende Substrat, in dem die Maske 9 auf der unteren Schicht 2 ausgebildet wurde, wird mit Aceton (CH3COCH3) und Methanol (CH3OH) gereinigt, für 10 Sekunden in verdünnte Salzsäure (HCl) oder verdünnte Flußsäure getaucht und mit reinem Wasser gereinigt.
  • Die Innenräume der Öffnungen 9w der Maske 9 werden durch reaktives Ionenätzen (RIE) selektiv geätzt. Dabei werden die Streifenabschnitte der aus der SiO2-Schicht bestehenden Maske 9 etwas geätzt, mit dem Ergebnis, daß, wie in 9C dargestellt, die Breite der einzelnen Öffnungen 9w vergrößert und gleichzeitig die untere Halbleiterschicht 2 partiell geätzt wird, um Rillen 10 herzustellen, die jeweils etwa V-förmigen Querschnitt haben. Durch das Fortsetzen dieses Ätzens werden die Rillen 10 tiefer und breiter, so daß, wie in 10A dargestellt, die Maske 9 entfernt wird und die oberen Enden der benachbarten Exemplare der Rillen 10 miteinander verbunden werden. Als Ergebnis werden Streifen 11, die jeweils dreieckförmigen Querschnitt haben, in einer solchen Weise ausgebildet, daß sie parallel zueinander angeordnet sind, und auf beiden Seiten jedes Streifens 11 werden Facetten 1 ausgebildet, die unter einem spezifischen Winkel entgegengesetzt geneigt sind. Das für die Ausbildung der Nuten 10 benutzte RIE wird mit Hilfe eines Parallelplatten-RIE-System unter Verwendung von BCl3 und N2 als Quellgas und mit einer Leistung von 15 W und einem Druck von 20 m Torr durchgeführt.
  • Durch das RIE unter den obigen Bedingungen werden auf beiden Seitenflächen jedes Streifens 11, die in der <1-100>-Richtung verlaufen, die Facetten 1 ausgebildet, die relativ zu der Substratebene, d.h. zu der unteren Halbleiterschicht 2, um 45° geneigt sind.
  • Das resultierende Substrat 6, auf dem die betreffenden Halbleiterschichten übereinander angeordnet sind, wird ausreichend lange in Flußsäure (HF) getaucht, um den auf der Oberfläche verbliebenen SiO2-Film zu entfernen, und dann mit reinem Wasser gereinigt.
  • Auf der so gereinigten unteren Halbleiterschicht 2, in der die Facetten 1 angeordnet sind, läßt man nach dem MOCVD-Verfahren GaN hoher Qualität epitaxial aufwachsen. Dabei wird GaN selektiv von den Facetten 1 in seitlicher Richtung oder in der <11-20>-Richtung gezüchtet, d.h. in seitlicher Richtung entlang der Anordnungsebene der unteren Halbleiterschicht 2. Durch das Fortsetzen des selektiven Wachstums kollidieren die von den entgegengesetzten Facetten 1 gezüchteten GaN-Abschnitte ineinander, so daß die Rillen 10 vergraben werden, und durch weiteres Fortsetzen des selektiven Wachstums wächst GaN in der Richtung, die die Anordnungsebene der unteren Halbleiterschicht 2 kreuzt, genauer gesagt im wesentlichen in vertikaler Richtung relativ zu der Anordnungsebene der unteren Halbleiterschicht 2. Als Ergebnis wird eine selektiv gezüchtete/vergrabene Halbleiterschicht 3 aus GaN mit flacher Oberfläche erzeugt, die die untere Halbleiterschicht 2 vollständig überdeckt.
  • Bei diesem MOCVD-Verfahren, das zur Ausbildung der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 benutzt wird, wird die Substrat-Temperatur auf 1050°C gesetzt, und als Quellgas werden Ammoniakgas und Trimethyl-Gallium-Gas benutzt. Genauer gesagt, man läßt Ammoniakgas mit niedriger Durchflußrate, typischerweise 10 l/min, strömen, und führt Trimethyl-Gallium-Gas mit einer solchen Durchflußrate zu, daß die Wachstumsrate des Films etwa 4 μm/h wird. Unter diesen Bedingungen können beide Gase bei Atmosphärendruck miteinander reagieren.
  • Auf diese Weise läßt man, wie in 10B dargestellt, GaN so aufwachsen, daß es die Rillen 10 vollständig vergräbt, um die selektiv gezüchtete/vergrabene Halbleiterschicht 3 auszubilden, die eine flache Oberfläche besitzt.
  • Die in dieser Weise ausgebildete selektiv gezüchtete/vergrabene Halbleiterschicht 3 wurde mit Hilfe eines Transmissions-Elektronenmikroskops beobachtet. Das Ergebnis bestätigte, daß die Versetzungen "d" in der unteren Halbleiterschicht 2 an den Facetten 1 gebogen sind. Bis die von den entgegengesetzten Facetten 1 gewachsenen GaN-Teile in dem Stadium des selektiven GaN-Wachstums zur Ausbildung der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 miteinander kollidieren, sind die Versetzungen "d", die durch die untere Halbleiterschicht 2 in der Richtung im wesentlichen senkrecht zur c-Achse verlaufen, an den Facetten 1, die Pseudofacetten sind, die auf den Seitenflächen der Rillen 10 durch Ätzen künstlich ausgebildet sind, gebogen und verlaufen nicht in vertikaler Richtung sondern in horizontaler Richtung im wesentlichen entlang der Anordnungsebene der unteren Halbleiterschicht 2, d.h. entlang der Hauptebene des Substrats 6.
  • Wenn die von den entgegengesetzten Facetten 1 gewachsenen GaN-Teile miteinander kollidieren, sind die Durchstoßungsversetzungen "d", die von den entgegengesetzten Facetten 1 ausgehen, miteinander verbunden und teilweise gebogen und verlaufen nach oben in der die Anordnungsebene der unteren Halbleiterschicht 2 kreuzenden Richtung, d.h. in Stapelrichtung. Als Ergebnis wird die Defektdichte in der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 auf 1 × 107/cm2 reduziert.
  • Dementsprechend treten in der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 an den Verbindungsstellen der Durchstoßungsversetzungen Regionen 4 mit hoher Defektdichte auf, die die Durchstoßungsversetzungen in hoher Dichte aufweisen. In den übrigen Teilen werden Regionen 5 mit niedriger Defektdichte ausgebildet, die die Versetzungen in niedriger Dichte aufweisen.
  • Da die so ausgebildete selektiv gezüchtete/vergrabene Halbleiterschicht 3 in direktem Kontakt mit der unteren Halbleiterschicht 2 steht, ohne daß dazwischen irgendeine Maske aus einer SiO2-Schicht oder dgl. für das selektive Wachstum angeordnet ist, liegt die Abweichung der c-Achse zwischen der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 und dem Substrat 6 in einem Bereich von 1° oder weniger.
  • Da bei dem Herstellungsverfahren nach diesem Ausführungsbeispiel die Regionen 5 mit niedriger Defektdichte erzeugt werden, die Versetzungen mit niedriger Dichte aufweisen, und die Abweichung in der Kristallorientierung unterdrückt wird, läßt sich ein Halbleiterdünnfilm 40 mit extrem hoher Qualität herstellen, der die selektiv gezüchtete/vergrabene Halblei terschicht 3 enthält. Wenn man ein Halbleiterelement oder den Halbleiterelement-Hauptkörper einer Halbleitervorrichtung auf den Regionen 5 mit niedriger Defektdichte des Halbleiterdünnfilms 40 anordnet, ist es möglich, das Halbleiterelement oder die Halbleitervorrichtung mit extrem hoher Zuverlässigkeit zu gewinnen.
  • Als Nächstes wird anhand von 11A bis 11C und 12A und 12B ein weiteres Ausführungsbeispiel des Verfahrens zur Herstellung eines Halbleiterdünnfilms gemäß der Erfindung beschrieben.
  • Bei diesem Ausführungsbeispiel wird ein Substrat 6 aus C-Flächen-Saphir hergestellt, und auf einer Hauptfläche 6a des Substrats 6 wird mit Hilfe des MOCVD-Verfahrens eine Pufferschicht 7 aus GaN bis zu einer Dicke von 30 nm ausgebildet. Bei diesem MOCVD-Verfahren wird die Substrat-Temperatur auf 520°C eingestellt, und als Quellgas werden Trimethyl-Gallium-Gas ((CH3)3Ga) und Ammoniakgas (NH3) benutzt. Auf der Pufferschicht 7 wird eine untere Schicht 12 aus GaN durch das MOCVD-Verfahren flach ausgebildet. Bei diesem MOCVD-Verfahren wird die Substrat-Temperatur auf 1050°C gesetzt und das gleiche Quellgas benutzt, wie es für die Herstellung der Pufferschicht 7 benutzt wurde.
  • Die Pufferschicht 7, die eine Kristallschicht in der Nähe einer amorphen Schicht ist, die bei der niedrigen Temperatur aufgewachsen ist, wirkt als Nuklei für das Aufwachsen der unteren Schicht 12. Die untere Schicht 12, die aus Kristallen besteht, besitzt Durchstoßungsversetzungen "d" in einer Dichte von etwa 1 × 109/cm2, die in Stapelrichtung verlaufen.
  • Um auf der flachen unteren Schicht 12 eine untere Halbleiterschicht auszubilden, die Facetten aufweist, wie dies in 11B dargestellt ist, wird auf der flachen unteren Schicht 12 eine Maske 13 aus SiO2 bis zu einer Dicke von 5 μm für das selektive Aufwachsen eines Halbleiters erzeugt. Die Maske 13 für das selektive Aufwachsen hat ein Muster, in welchem in der <11-20>-Richtung verlaufende Streifen parallel zueinander mit einem Abstand von 112 μm (Breite z.B. 5 μm, Abstand 7 μm) in der <1-100>-Richtung angeordnet sind.
  • Genauer gesagt, die Maske 13 für selektives Wachstum wird hergestellt, indem auf der gesamten Fläche der unteren Schicht 12 eine SiO2-Schicht bei einer Substrat-Temperatur von 450°C nach dem CVD-Verfahren erzeugt wird und die SiO2-Schicht durch Photolithographie und Musterätzen gemustert wird, d.h. die SiO2-Schicht mit einem Photoresist beschichtet wird, die Photoresistschicht durch Musterbelichtung und -entwicklung gemustert wird und die SiO2-Schicht mit Hilfe der gemusterten Photoresistschicht als Ätzmaske selektiv geätzt wird, um streifenförmige Öffnungen 13w herzustellen.
  • Das resultierende Substrat, in welchem auf der unteren Schicht 12 die Maske 13 für selektives Wachstum ausgebildet wurde, wird mit Aceton (CH3COCH3) und Methanol (CH3OH) gereinigt, für etwa 10 Sekunden in verdünnte Salzsäure (HCl) oder verdünnte Flußsäure (HF) getaucht und mit reinem Wasser gesäubert. Außerdem wird das Substrat ausreichend lange in Flußsäure (HF) getaucht, um SiO2 vollständig zu entfernen, das auf der Oberfläche der unteren Schicht 12 zurückbleibt, die durch die Öffnungen 13w der Maske 13 für selektives Wachstum nach außen exponiert ist, und wird dann mit reinem Wasser gereinigt.
  • Auf der unteren Schicht 2, die durch die Öffnungen 13w mit Hilfe der Maske 13 für selektives Wachstum als Maske für das MOCVD-Verfahren nach außen exponiert ist, läßt man eine untere Halbleiterschicht 2 aus GaN hoher Qualität aufwachsen, bis die untere Halbleiterschicht 2 die Maske 13 überdeckt. In der unteren Halbleiterschicht 2 werden Streifen 11 erzeugt, die jeweils rechteckigen Querschnitt haben und periodisch in der <11-20>-Richtung verlaufen, und auf beiden Seitenflächen jedes Streifens 11 werden Facetten 1 ausgebildet, die jeweils gegenüber der C-Fläche der {1-101}-Flächen, d.h. zur Anordnungsebene der unteren Halbleiterschicht 2, um etwa 69° geneigt sind. Bei diesem MOCVD-Verfahren, das zur Ausbildung der unteren Halbleiterschicht 2 benutzt wird, ist die Substrat-Temperatur auf 1050°C eingestellt, und als Quellgas werden Ammoniakgas und Trimethyl-Gallium-Gas benutzt. Genauer gesagt, man läßt Ammoniakgas mit niedriger Durchflußrate, typischerweise 10 l/min, strömen, und führt Trimethyl-Gallium-Gas mit einer solchen Durchflußrate zu, daß die Wachstumsrate des Films etwa 4 μm/h wird. Unter diesen Bedingungen können beide Gase bei Atmosphärendruck miteinander reagieren.
  • Das resultierende Substrat, bei dem die untere Halbleiterschicht 2 auf der unteren Schicht 12 ausgebildet wurde, wird ausreichend lange in Flußsäure (HF) getaucht, um die Maske 13 für selektives Wachstum durch Ätzen vollständig zu entfernen. Anschließend wird das Substrat mit Aceton (CH3COCH3) und Methanol (CH3OH) gereinigt, für etwa 10 Sekunden in verdünnte Salzsäure (HCl) oder verdünnte Flußsäure (HF) getaucht und mit reinem Wasser gereinigt.
  • Auf der unteren Halbleiterschicht 2, in der die Facetten angeordnet sind, läßt man nach dem MOCVD-Verfahren eine selektiv gezüchtete/vergrabene Halbleiterschicht 3 aus GaN hoher Qualität nach dem MOCVD-Verfahren selektiv aufwachsen. Bei diesem MOCVD-Verfahren ist die Substrat-Temperatur auf 1050°C gesetzt, und als Quellgas werden Ammoniakgas und Trimethyl-Gallium-Gas benutzt. Genauer gesagt, man läßt Ammoniakgas mit niedriger Durchflußrate, typischerweise 10 l/min, strömen, und führt Trimethyl-Gallium-Gas mit einer solchen Durchflußrate zu, daß die Wachstumsrate des Films etwa 4 μm/h wird. Unter diesen Bedingungen können beide Gase bei Atmosphärendruck miteinander reagieren. Bei einem solchen MOCVD-Verfahren wächst GaN selektiv von den Facetten 1 in seitlicher Rich tung, d.h. in der <11-20>-Richtung entlang der Anordnungsebene der unteren Halbleiterschicht 2. Durch das Fortsetzen des selektiven Wachstums kollidieren die von den entgegengesetzten Facetten 1 aufgewachsenen GaN-Teile ineinander, um die Rillen 10 zwischen den Streifen 11 zu begraben, und durch weiteres Fortsetzen des selektiven Wachstums wächst GaN in der Richtung senkrecht zur Anordnungsebene der unteren Halbleiterschicht 2. Auf diese Weise wird die selektiv gezüchtete/vergrabene Halbleiterschicht 3 aus GaN, die eine flache Oberfläche hat, so ausgebildet, daß sie die untere Halbleiterschicht 2 vollständig überdeckt.
  • Auch für dieses Ausführungsbeispiel bestätigte sich bei der Beobachtung der selektiv gezüchteten/vergrabenen Halbleiterschicht 2 durch das Transmissions-Elektronenmikroskop, daß die Durchstoßversetzungen "d" an den Facetten 1 gebogen sind. Genauer gesagt, in dem Stadium des selektiven GaN-Wachstums zur Ausbildung der selektiv gezüchteten/vergrabenen Halbleiterschicht 3, bis die von den entgegengesetzten Facetten 1 gewachsenen GaN-Teile miteinander kollidieren, sind die Versetzungen "d", die durch die untere Halbleiterschicht 12 in der Richtung im wesentlichen senkrecht zur c-Achse verlaufen, an den Facetten 1 gebogen und verlaufen nicht in vertikaler Richtung, sondern in horizontaler Richtung im wesentlichen entlang der Anordnungsebene der Halbleiterschicht 2. Wenn dann, wie anhand von 10B beschrieben, die von den entgegengesetzten Facetten 1 gewachsenen GaN-Teile miteinander kollidieren, werden die von den entgegengesetzten Facetten 1 ausgehenden Versetzungen "d" miteinander verbunden und teilweise gebogen und verlaufen aufwärts in der Richtung, die die Anordnungsebene der unteren Halbleiterschicht 2 kreuzt, d.h. in Stapelrichtung. Als Ergebnis wird die Defektdichte in der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 auf 1 × 107/cm2 reduziert.
  • Dementsprechend treten in der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 an den Verbindungsstellen der Durchstoßungsversetzungen Regionen 4 mit hoher Defektdichte auf, die die Durchstoßungsversetzungen in hoher Dichte aufweisen. In den übrigen Teilen werden Regionen 5 mit niedriger Defektdichte ausgebildet, die die Versetzungen in niedriger Dichte aufweisen.
  • Da die so ausgebildete selektiv gezüchtete/vergrabene Halbleiterschicht 3 in direktem Kontakt mit der unteren Halbleiterschicht 2 steht, ohne daß dazwischen irgendeine Maske aus einer SiO2-Schicht oder dgl. für das selektive Wachstum angeordnet ist, liegt die Abweichung der c-Achse zwischen der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 und dem Substrat 6 in einem Bereich von 1° oder weniger.
  • Da bei dem Herstellungsverfahren nach diesem Ausführungsbeispiel die Regionen 5 mit niedriger Defektdichte erzeugt werden, die Versetzungen mit niedriger Dichte aufweisen, und die Abweichung in der Kristallorientierung unterdrückt wird, läßt sich ein Halbleiterdünnfilm 40 mit extrem hoher Qualität herstellen, der die selektiv gezüchtete/vergrabene Halbleiterschicht 3 enthält. Wenn man ein Halbleiterelement oder den Halbleiterelement-Hauptkörper einer Halbleitervorrichtung auf den Regionen 5 mit niedriger Defektdichte des Halbleiterdünnfilms 40 anordnet, ist es möglich, das Halbleiterelement oder die Halbleitervorrichtung mit extrem hoher Zuverlässigkeit zu gewinnen.
  • Unter Verwendung des Halbleiterdünnfilms 40 nach den oben beschriebenen Ausführungsbeispielen von 1 bis 8 läßt sich ein Halbleiterelement gemäß der Erfindung herstellen.
  • 13 zeigt eine schematische Schnittansicht eines lichtemittierenden Halbleiterelements als Ausführungsbeispiel des Halbleiterelements gemäß der Erfindung. Bei diesem Ausführungsbeispiel ist das lichtemittierende Halbleiterelement als SCH-(Separate Confinement Heterostructure)-Halbleiterlaser konfiguriert mit einem Halbleiterlaserelement-Hauptkörper, der auf dem Halbleiterdünnfilm 40 von 2 ausgebildet ist oder als Halbleiterschicht 8 des Halbleiterdünnfilms 40 von 6 ausgebildet ist.
  • In 13 sind Teile, die Teilen von 2 und 6 entsprechen, mit den gleichen Bezugszeichen versehen wie dort, und auf eine Wiederholung der entsprechenden Beschreibung wird verzichtet. In diesem Ausführungsbeispiel läßt man auf der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 eine erste Kontaktierungsschicht 21, eine erste Plattierungsschicht 22 und eine erste Führungsschicht 23, die jeweils von einem ersten Leitfähigkeitstyp, z.B. vom n-Typ, sind, in dieser Reihenfolge epitaxial aufwachsen. Dann werden auf der ersten Führungsschicht 23 sequentiell übereinander eine aktive Schicht 24 und eine Schicht 25, die eine Verschlechterung verhindert, sowie weiterhin eine zweite Führungsschicht 26, eine zweite Plattierungsschicht 27 und eine zweite Kontaktierungsschicht 28 angeordnet, die jeweils von einem zweiten Leitfähigkeitstyp, z.B. vom p-Typ, sind.
  • Auf der zweiten Kontaktierungsschicht 28 wird eine isolierende Schicht 29 aus SiO2 angeordnet.
  • Die in dieser Weise epitaxial aufgewachsenen Schichten werden von der Seite der isolierenden Schicht 29 aus partiell geätzt, bis die erste Kontaktierungsschicht 21 exponiert ist, um eine Ätzrille zu bilden, und es wird eine erste Elektrode 31 ausgebildet, die mit dem exponierten Teil der ersten Kontaktierungsschicht 21 in ohmschen Kontakt steht. Durch eine streifenförmige Öffnung 29w, die in der isolierenden Schicht 29 ausgebildet ist, wird eine zweite Elektrode 32 ausgebildet, die mit dem streifenförmigen exponierten Teil der zweiten Kontaktierungsschicht 28 in ohmschen Kontakt steht, und zwar in der Weise, daß sie in der Richtung senkrecht zur Zeichnungsebene in 13, d.h. in Ausdehnungsrichtung der Facetten 1 oder der Streifen 11 des Halbleiterdünnfilms 40 verläuft.
  • Als Nächstes wird ein Ausführungsbeispiel für ein Verfahren zur Herstellung des obigen Halbleiterelements beschrieben, das als Halbleiterlaserelement gemäß der Erfindung konfiguriert ist. Nach dem gleichen Verfahren, wie es anhand von 9A bis 9C und 10A und 10B beschrieben wurde, werden auf einem Substrat 6 über einer Pufferschicht 7 eine untere Halbleiterschicht 2, in der Facetten 1 angeordnet sind, und eine selektiv gezüchtete/vergrabene Halbleiterschicht 3 ausgebildet. Dann läßt man auf der flachen Oberfläche der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 nacheinander eine erste Kontaktierungsschicht 21 aus mit Si dotiertem n-GaN, die eine Dicke von 2 μm hat, ferner eine erste Plattierungsschicht 22 aus einem mit Si dotiertem n-AlGaN-Legierungskristall, die eine Dicke von 0,5 mm hat, und eine erste Führungsschicht 23 aus mit Si dotiertem n-GaN, die eine Dicke von 0,1 μm hat, epitaxial aufwachsen.
  • Auf der ersten Führungsschicht 23 läßt man eine aktive Schicht 24 mit Multi-Quantum-Well-Struktur einer Quantum-Well-Schicht mit einer Dicke von 3 nm, ferner eine Barriereschicht mit einer Dicke von 4 nm und eine GaInN-Legierungskristallschicht mit einer Dicke von 4 nm epitaxial aufwachsen.
  • Auf der aktiven Schicht 24 läßt man eine Schicht 25 aus AlGaN zur Verhinderung einer Verschlechterung epitaxial aufwachsen, die eine Dicke von 20 nm hat. Dann läßt man auf der Schicht 25 zur Verhinderung einer Verschlechterung nacheinander eine zweite Führungsschicht 26 aus mit einer p-Verunreinigung Mg dotiertem p-GaN mit einer Dicke von 0,1 μm, eine zweite Plattierungsschicht 27 aus p-AlGaN-Legierungskristall mit einer Dicke von 0,5 μm und eine zweite Kontaktierungsschicht 28 aus p-GaN-Legierungskristall mit einer Dicke von 0,5 μm epitaxial aufwachsen.
  • Bei dem epitaxialen Aufwachsen der Halbleiterschichten 21 bis 28 wird eine Substrat-Temperatur im Bereich von 800°C bis 1000°C eingestellt, und als Quellgas für Aluminium wird Trimethyl-Aluminium-Gas ((CH3)3Al) benutzt, als Gas für Gallium wird Trimethyl-Gallium-Gas ((CH3)3Ga) benutzt, als Quellgas für Stickstoff wird Ammoniakgas (NH3) benutzt, als Quellgas für Silizium wird Silangas (SiH4) benutzt, und als Quellgas für Magnesium wird Bis(methylcyclopentadienyl)magnesium-Gas (MeCp2Mg) oder Bis(cyclopentadienyl)magnesium-Gas (Cp2Mg) benutzt.
  • Die isolierende Schicht 29 wird nach dem CVD-Verfahren hergestellt, und die streifenförmige Öffnung 29w wird in der isolierenden Schicht 29 durch Photolithographie und Musterätzen hergestellt.
  • In diesem Ausführungsbeispiel wird die zweite Elektrode 32 in ohmschen Kontakt mit der kontaktierenden Schicht 28 durch die Öffnung 29w ausgebildet, sie kann jedoch auch mit Hilfe eines Abhebeverfahrens (Lift-off-Verfahren) hergestellt werden. In diesem Fall wird eine Photoresistschicht durch Photolithographie hergestellt, die ein Muster besitzt, das den anderen als den Teil zur Bildung der Elektrode dienenden Teil abdeckt. Über die gesamte Oberfläche werden nacheinander Ni und Au aus der Dampfphase abgelagert, und die gemusterte Resistschicht wird abgehoben, d.h. entfernt, um dadurch das Ni und Au zu entfernen, das durch Dampfablagerung auf der gemusterten Resistschicht aufgebracht ist. Auf diese Weise wird die zweite Elektrode 32 aus Ni und Au ausgebildet.
  • In einem Abschnitt der gestapelten Schichten, auf welchem eine erste Elektrode 31 ausgebildet werden soll, werden nacheinander die isolierende Schicht 29, die kontaktierende Schicht 28, die zweite Plattierungsschicht 27, die zweite Führungsschicht 26, die Schicht 25 zur Verhinderung einer Verschlechterung, die aktive Schicht 24, die erste Führungsschicht 23 und die erste Plattierungsschicht 22 selektiv entfernt. Dann werden in Folge Ti, Al und Au selektiv aus der Dampfphase aus dem exponierten Teil der kontaktierenden Schicht 21 vom n-Typ abgelagert, um die erste Elektrode 31 zu bilden.
  • In den auf diese Weise epitaxial gewachsenen Halbleiterschichten 21 bis 28 ist die Dichte der Durchstoßungsversetzungen extrem niedrig, weil die Dichte der Durchstoßungsversetzungen in der selektiv gezüchteten/vergrabenen Halbleiterschicht 3, wie oben beschrieben, extrem niedrig ist und insbesondere über den in 2 oder 6 dargestellten Regionen 5 mit niedriger Defektdichte Regionen mit niedriger Defektdichte ausgebildet sind, so daß dementsprechend bei diesem Ausführungsbeispiel in einer Position über der Region mit niedriger Defektdichte, d.h. im wesentlichen über dem Streifen 11, ein Laserresonator ausgebildet wird.
  • Genauer gesagt, in diesem Ausführungsbeispiel ist in der aktiven Region 24 in einer Position unter dem Abschnitt, in dem die zweite Elektrode über die streifenförmige Öffnung 29w mit der kontaktierenden Schicht 28 in Kontakt steht, restriktiv eine Strominjektionsregion ausgebildet, um dort einen Laserresonator auszubilden. Deshalb ist über dem Streifen 11 die Öffnung 29w der isolierenden Schicht 29 ausgebildet, die dem Kontaktteil der zweiten Elektrode 32 mit der kontaktierenden Schicht 28 äquivalent ist.
  • Nach der Ausbildung der Elektroden 31 und 32 wird das Halbleiterelement durch Brechen getrennt, um die Länge des Laserresonators auf einen spezifischen Wert zu bringen. Die Trennebenen bilden Spiegelflächen, die die Endflächen des Resonators darstellen.
  • Wenn in dem Halbleiterlaser mit der oben beschriebenen Konfiguration zwischen der ersten und der zweiten Elektrode 31 bzw. 32 ein Strom in Durchlaßrichtung fließt, fließt dieser in die aktive Schicht 24 mit der Folge, daß durch Rekombination von Elektronen und positiven Löchern Lichtemission stattfindet.
  • Da zumindest der Arbeitsbereich des lichtemittierenden Halbleiterelements, d.h. in diesem Ausführungsbeispiel des Halbleiterlasers, in der Region ausgebildet ist, in der die Durchstoßungsversetzungen niedrige Dichte haben, und außerdem die Abweichung in der Kristallorientierung vermieden ist, ist es möglich, den Schwellwertstrom und die Treiberspannung zu reduzieren und dadurch die Verschlechterung der Eigenschaften, die durch den vergrößerten Schwellwertstrom und die vergrößerte Treiberspannung verursacht werden, zu reduzieren. Infolgedessen kann die Lebensdauer des Halbleiterlasers in diesem Ausführungsbeispiel erhöht werden.
  • 14 zeigt eine schematische Schnittansicht eines weiteren Ausführungsbeispiels des Halbleiterelements gemäß der Erfindung. In diesem Ausführungsbeispiel ist das Halbleiterelement als Halbleiterlaser mit SCH-Struktur konfiguriert, die auf dem in jeder der 3 und 7 dargestellten Halbleiterdünnfilm 40 gemäß der Erfindung ausgebildet ist.
  • Der Halbleiterdünnfilm 40 des Halbleiterlasers kann in diesem Ausführungsbeispiel in derselben Weise hergestellt werden, wie derjenige, der anhand von 11A bis 11C und 12A und 12B beschrieben wurde. Der Halbleiterlaser-Hauptkörper des Halbleiterlasers kann die gleiche Struktur haben, wie sie anhand von 13 beschrieben wurde, und das Verfahren zu seiner Herstellung kann ebenfalls das gleiche sein, wie es anhand von 13 beschrieben wurde.
  • In 14 sind diejenigen Teile, die Teilen von 3, 7 und 13 entsprechen, mit den gleichen Bezugszeichen versehen wie dort, und auf eine Wiederholung der Beschreibung wird verzichtet.
  • Da auch bei diesem Ausführungsbeispiel, ähnlich wie bei dem Halbleiterlaser von 13, zumindest der Arbeitsbereich in einer Region mit geringer Dichte der Durchstoßungsversetzungen ausgebildet ist und außerdem die Abweichung in der Kristallorientierung vermieden ist, können der Schwellwertstrom und die Treiberspannung reduziert und damit die durch erhöhten Schwellwertstrom und Treiberspannung verursachte Verschlechterung der Eigenschaften gering gehalten werden. Infolgedessen kann die Lebensdauer des Halbleiterlasers nach diesem Ausführungsbeispiel verlängert werden.
  • Es ist zu beachten, daß die vorliegende Erfindung nicht auf die oben beschriebenen Ausführungsbeispiele beschränkt ist. Es ist weiter zu beachten, daß verschiedene Variationen möglich sind, ohne daß damit der technische Gedanke der Erfindung verlassen wird. Bei der Ausbildung der Streifen 11, d.h. der Facetten 1, durch selektives Wachstum entsprechend den in 11A bis 11C dargestellten Schritten sind die Facetten 1 z.B. um etwa 58° gegenüber der C-Fläche der {11-22}-Flächen, d.h. zur Anordnungsebene der unteren Halbleiterschicht 2, geneigt, indem die Erstreckungsrichtung der Streifen 11 in der <1-100>-Richtung gewählt wird. Auf diese Weise kann die Erstreckungsrichtung der Facetten 1 und somit die Erstreckungsrichtung der Regionen 4 mit hoher Defektdichte und der Regionen 5 mit niedriger Defektdichte so gewählt werden, daß sie einer der Richtungen entlang der verschiedenen Kristallachsen entspricht.
  • Was die einzelnen Halbleiterschichten 21 bis 28 von 13 und 14 betrifft, so kann der Leitfähigkeitstyp gegenüber dem beschriebenen umgekehrt sein, und die Zusammensetzung kann sich von der beschriebenen unterscheiden. Mit anderen Worten, die vorliegende Erfindung kann auf ein Halbleiterelement angewendet werden, bei dem die oben beschriebenen Halbleiterschichten aus anderen geeigneten Halbleitern hergestellt sind.
  • Gemäß vorliegender Erfindung ist es jedoch besonders effektiv, wenn jede der Halbleiterschichten aus einem Verbindungshalbleiter besteht, der aus einem Gruppe-III-Nitrid zusammengesetzt ist, das Stickstoff (N) und wenigstens eine Art eines Gruppe-III-Elements enthält, das aus einer Gruppe ausgewählt ist, die aus Al, Ga, B und In besteht.
  • Während der Halbleiterlaser in jedem der obigen Ausführungsbeispiele eine SCH-Struktur hat, bei der zwischen der ersten und der zweiten Führungsschicht 23 und 26 die aktive Schicht 24 angeordnet ist, kann die vorliegende Erfindung auch auf ein lichtemittierendes Halbleiterelement, wie einen Halbleiterlaser oder eine lichtemittierende Diode, angewendet werden, die eine andere Struktur haben, z.B. eine DH-(Doppel-Hetero)-Struktur ohne Führungsschichten.
  • Das Halbleiterelement der vorliegenden Erfindung ist nicht auf ein lichtemittierendes Halbleiterelement beschränkt, sondern kann auch ein anderes Element sein, z.B. ein FET (Feldeffekttransistor).
  • Ein Halbleiterelement gemäß der Erfindung kann als Einzelhalbleiterelement konfiguriert sein, das das oben beschriebene Halbleiterelement aufweist, oder als integriertes Schaltungssystem, in welchem eine Mehrzahl von Halbleiterelementen auf einem gemeinsamen Halbleiterdünnfilm ausgebildet sind, der gemäß vorliegender Erfindung hergestellt ist.
  • In diesem Fall kann jeder der in 1 bis 8 dargestellten Halbleiterdünnfilme nach jedem der in Verbindung mit 9A bis 12B beschriebenen Verfahren hergestellt sein, und jedes der Halbleiterelemente, wie die lichtemittierenden Halbleiterelemente mit den in 13 und 14 dargestellten Strukturen, kann nach jedem der anhand von 13 und 14 beschriebenen Verfahren hergestellt sein.
  • Durch die Verwendung des Halbleiterdünnfilms oder des Halbleiterelements, wie sie oben beschrieben wurden, läßt eine Halbleitervorrichtung mit hervorragenden Eigenschaften herstellen.
  • Bei der Herstellung eines integrierten Halbleiterschaltungssystems müssen die Facetten 1 und dementsprechend die Regionen 5 mit niedriger Defektdichte in dem gemeinsamen Halbleiterdünnfilm 40 nicht notwendigerweise in gleichen Abständen angeordnet sein.
  • Während man jede Halbleiterschicht nach dem MOCVD-Verfahren oder einem Verfahren mit Halid-Dampfablagerung in den obigen Ausführungsbeispielen aufwachsen lassen kann, kann man sie auch nach einem anderen Verfahren der Dampfablagerung, z.B. nach einem MBE-(Molecular Beam Epitaxy)-Verfahren aufwachsen lassen. Die Halbleiterschichten 21 bis 28 können z.B. nach dem MBE-Verfahren oder dem Halid-Verfahren erzeugt werden.
  • Da in dem Halbleiterdünnfilm, dem Halbleiterelement und der Halbleitervorrichtung und den Verfahren zu ihrer Herstellung gemäß der Erfindung, wie oben beschrieben, in der selektiv gezüchteten/vergrabenen Halbleiterschicht 3 die Durchstoßungsversetzungen in einer solchen Weise ausgebildet sind, daß jede der Durchstoßungsversetzungen gebogen von einer der genannten Facetten verläuft, mit einer anderen der Durchstoßungsversetzungen verbunden ist, die von dem entgegengesetzten Exemplar der Facetten 1 entlang des epitaxialen Wachstums von den Facetten 1 aus verläuft und von der Verbindungsstelle aus gebogen verläuft, ist es möglich, die Defektdichte, zumindest eines Arbeitsbereichs des Hauptkörpers des Halbleiterelements, signifikant zu verringern, indem der Arbeitsbereich in einer Region mit niedriger Defektdichte angeordnet wird, und da die selektiv gezüchtete/vergrabene Halbleiterschicht 3 nicht durch die selektiv gezüchtete Maske aus SiO2 oder dgl. gezüchtet wird, kann die Abweichung in der Kristallorientierung auf einen Wert von 0,1° oder weniger heruntergesetzt werden. Als Ergebnis kann erfindungsgemäß ein Halbleiterdünnfilm mit hoher Qualität und damit ein Halbleiterelement und eine Halbleitervorrichtung mit guten Eigenschaften, hoher Zuverlässigkeit und verlängerter Lebensdauer zur Verfügung gestellt werden, indem dieser Halbleiterdünnfilm benutzt wird.

Claims (24)

  1. Halbleiterdünnfilm mit einer unteren Halbleiterschicht (2), in der eine Vielzahl von Facetten (1) angeordnet ist, und mit einer selektiv gezüchteten/vergrabenen Halbleiterschicht (3), die so ausgebildet ist, daß sie die genannte untere Halbleiterschicht (2) vollständig überdeckt, wobei die Facetten (1) künstlich von Ebenen gebildet werden, die gegenüber der Anordnungsebene der unteren Halbleiterschicht (2) geneigt sind, so daß in der selektiv gezüchteten/vergrabenen Halbleiterschicht (3) Durchstoßungsversetzungen (d) in einer solchen Weise ausgebildet werden, daß jede dieser Durchstoßungsversetzungen (d) gebogen von einer der genannten Facetten (1) der unteren Halbleiterschicht (2) in einer Richtung im wesentlich entlang der Anordnungsebene der unteren Halbleiterschicht (2) verläuft, wobei sie mit einer anderen der genannten Durchstoßungsversetzungen (d) verbunden wird, die gebogen von dem gegenüberliegenden Exemplar der genannten Facetten (1) aus verläuft und gebogen von dem verbundenen Abschnitt in der Richtung verläuft, die die Anordnungsebene der unteren Halbleiterschicht (2) kreuzt.
  2. Halbleiterdünnfilm nach Anspruch 1, bei dem die Abweichung der Kristallorientierung zwischen der unteren Halbleiterschicht (2) und der selektiv gezüchteten/vergrabenen Halbleiterschicht (3) im Bereich von 0,1 ° oder weniger liegt.
  3. Halbleiterdünnfilm nach Anspruch 1, ferner mit einer Verbundhalbleiterschicht (8), die aus einem Gruppe-III-Nitrid hergestellt ist, das Stickstoff (N) sowie wenigstens eine Art eines Gruppe-III-Elements enthält, das aus einer Gruppe ausgewählt ist, die aus Gallium (Ga), Aluminium (Al), Bor (B) und Indium (In) besteht, wobei die Verbundhalbleiterschicht (8) durch die untere Halbleiterschicht (2) und die selektiv gezüchtete/vergrabene Halbleiterschicht (3) auf einem Substrat ausgebildet ist.
  4. Halbleiterdünnfilm nach Anspruch 3, bei dem die selektiv gezüchtete/vergrabene Halbleiterschicht (3) aus einem Verbundhalbleiter hergestellt ist, der aus einem Gruppe-III-Nitrid besteht, das Gallium (Ga) und Stickstoff (N) enthält.
  5. Haibleiterdünnfilm nach Anspruch 3, bei dem das genannte Substrat (6) aus Saphir hergestellt ist.
  6. Halbleiterdünnfilm nach Anspruch 3, bei dem das genannte Substrat (6) aus Siliziumkarbid, SiC hergestellt ist.
  7. Halbleiterdünnfilm nach Anspruch 3, bei dem das genannte Substrat (6) aus einem Galliumnitrid-Einkristall hergestellt ist.
  8. Halbleiterdünnfilm nach Anspruch 7, bei dem die untere Halbleiterschicht (2) direkt auf dem genannten Substrat (6) ausgebildet ist.
  9. Halbleiterelement mit einem Halbleiterhauptkörper, der auf einem Halbleiterdünnfilm ausgebildet ist, dadurch gekennzeichnet, daß der Halbleiterdünnfilm einem der Ansprüche 1 bis 8 entspricht.
  10. Halbleiteranordnung, die ein Halbleiterelement nach Anspruch 9 aufweist.
  11. Verfahren zur Herstellung eines Halbleiterdünnfilms mit den Verfahrensschritten: Ausbilden einer unteren Halbleiterschicht (2) auf einem Substrat (6) in der Weise, daß in der unteren Halbleiterschicht (2) eine Vielzahl von Facetten (1) angeordnet wird, und Züchten einer selektiv gezüchteten/vergrabenen Halbleiterschicht (3) in einer solchen Weise, daß die selektiv gezüchtete/vergrabene Halbleiterschicht (3) die untere Halbleiterschicht (2) vollständig überdeckt, wobei die Facetten (1) künstlich von Ebenen gebildet werden, die gegenüber der Anordnungsebene der unteren Halbleiterschicht (2) geneigt sind, und wobei der Verfahrensschritt des Züchtens der selektiv gezüchteten/vergrabenen Halbleiterschicht (3) den Verfahrensschritt umfaßt: Züchten der selektiv gezüchteten/vergrabenen Halbleiterschicht (3) von den Facetten (1) der unteren Halbleiterschicht (2) in der im wesentlichen entlang der Anordnungsebene der unteren Halbleiterschicht (2) verlaufenden Richtung, wobei in der selektiv gezüchteten/vergrabenen Halbleiterschicht (3) Durchstoßungsversetzungen (d) in einer solchen Weise ausgebildet werden, daß jede dieser Durchstoßungsversetzungen (d) gebogen von einer der genannten Facetten (1) der unteren Halbleiterschicht (2) in einer Richtung im wesentlich entlang der Anordnungsebene der unteren Halbleiterschicht (2) verläuft, wobei sie mit einer anderen der genannten Durchstoßungsversetzungen (d) verbunden ist, die gebogen von dem entgegengesetzten Exemplar der genannten Facetten (1) verläuft und gebogen von dem verbundenen Abschnitt in der die Anordnungsebene der unteren Halbleiterschicht (2) kreuzenden Richtung verläuft.
  12. Verfahren zur Herstellung eines Haibleiterdünnfilms nach Anspruch 11, bei dem die untere Halbleiterschicht (2) auf dem Substrat (6) durch selektives Wachstum in der Weise aufgebracht wird, daß in der unteren Halbleiterschicht (2) eine Vielzahl von Facetten angeordnet wird.
  13. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem der Verfahrensschritt des Ausbildens der unteren Halbleiterschicht (2) durch reaktives Ionenätzen unter Verwendung einer Maske durchgeführt wird.
  14. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem der Verfahrensschritt des Ausbildens der unteren Halbleiterschicht (2) durch reaktives Ionenätzen unter Verwendung einer aus Siliziumdioxid, Siliziumnitrid oder Aluminiumoxid hergestellten Maske durchgeführt wird.
  15. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem die Abweichung der Kristallorientierung zwischen der unteren Halbleiterschicht (2) und der selektiv gezüchteten/vergrabenen Halbleiterschicht (3) im Bereich von 0,1° oder weniger liegt.
  16. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, mit dem weiteren Verfahrensschritt: Züchten einer Verbundhalbleiterschicht (8) auf der selektiv gezüchteten/vergrabenen Halbleiterschicht (3), wobei die Verbundhalbleiterschicht (8) aus einem Gruppe-III-Nitrid hergestellt ist, das Stickstoff (N) sowie wenigstens eine Art eines Gruppe-III-Elements enthält, das aus einer Gruppe ausgewählt ist, die aus Gallium (Ga), Aluminium (Al), Bor (B) und Indium (In) besteht.
  17. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem die selektiv gezüchtete/vergrabene Halbleiterschicht (3) aus einem Verbundhalbleiter hergestellt ist, der aus einem Gruppe-III-Nitrid besteht, das Gallium (Ga) und Stickstoff (N) enthält.
  18. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem der Verfahrensschritt des Züchtens der selektiv gezüchteten/vergrabenen Halbleiterschicht (3) mittels eines Verfahrens der chemischen Ablagerung aus der Dampfphase durchgeführt wird.
  19. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem das genannte Substrat (6) aus Saphir hergestellt ist.
  20. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem das genannte Substrat (6) aus Siliziumkarbid, SiC hergestellt ist.
  21. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem das genannte Substrat (6) aus einem Galliumnitrid-Einkristall hergestellt ist.
  22. Verfahren zur Herstellung eines Halbleiterdünnfilms nach Anspruch 11 oder 12, bei dem die untere Halbleiterschicht (2) direkt auf dem genannten Substrat (6) ausgebildet ist.
  23. Verfahren zur Herstellung eines Halbleiterelements, das einen Halbleiterhauptkörper auf einem Halbleiterdünnfilm aufweist, der nach einem der Ansprüche 1 bis 8 hergestellt ist.
  24. Verfahren zur Herstellung einer Halbleiteranordnung, welches das Verfahren zur Herstellung des Halbleiterelements nach Anspruch 23 umfaßt.
DE69918643T 1998-11-26 1999-11-26 GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren Expired - Lifetime DE69918643T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33630798A JP4032538B2 (ja) 1998-11-26 1998-11-26 半導体薄膜および半導体素子の製造方法
JP33630798 1998-11-26

Publications (2)

Publication Number Publication Date
DE69918643D1 DE69918643D1 (de) 2004-08-19
DE69918643T2 true DE69918643T2 (de) 2005-07-21

Family

ID=18297769

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69918643T Expired - Lifetime DE69918643T2 (de) 1998-11-26 1999-11-26 GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren

Country Status (6)

Country Link
US (1) US6576533B2 (de)
EP (1) EP1005068B1 (de)
JP (1) JP4032538B2 (de)
KR (1) KR100700677B1 (de)
DE (1) DE69918643T2 (de)
TW (1) TW426989B (de)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4046114B2 (ja) * 1998-12-21 2008-02-13 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3427047B2 (ja) * 1999-09-24 2003-07-14 三洋電機株式会社 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3679720B2 (ja) 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3583375B2 (ja) * 2001-03-02 2004-11-04 三菱電線工業株式会社 ＧａＮ系半導体基材およびその製造方法
WO2002075821A1 (fr) * 2001-03-21 2002-09-26 Mitsubishi Cable Industries, Ltd. Dispositif luminescent semiconducteur
JP3595276B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 紫外線発光素子
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
US8633093B2 (en) 2001-04-12 2014-01-21 Sumitomo Electric Industries Ltd. Oxygen doping method to gallium nitride single crystal substrate
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP3714188B2 (ja) 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
JP2004262757A (ja) * 2001-04-24 2004-09-24 Sony Corp 窒化物半導体、半導体素子およびこれらの製造方法
JP2003069152A (ja) 2001-06-15 2003-03-07 Sony Corp マルチビーム半導体レーザ素子
JP4173445B2 (ja) 2001-09-13 2008-10-29 学校法人 名城大学 窒化物半導体基板、その製造方法、およびそれを用いた半導体発光素子
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP2004014943A (ja) 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 ＧａＮ系半導体素子の作製方法
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
JP4856350B2 (ja) * 2002-12-16 2012-01-18 Ｈｏｙａ株式会社 ダイオード
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
JP4201079B2 (ja) * 2002-12-20 2008-12-24 昭和電工株式会社 発光素子、その製造方法およびｌｅｄランプ
JP4085986B2 (ja) 2003-04-01 2008-05-14 ソニー株式会社 電池
JP2004327655A (ja) * 2003-04-24 2004-11-18 Sharp Corp 窒化物半導体レーザ素子、その製造方法および半導体光学装置
US7462882B2 (en) 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
US6921924B2 (en) * 2003-06-18 2005-07-26 United Epitaxy Company, Ltd Semiconductor light-emitting device
JP4593890B2 (ja) * 2003-07-28 2010-12-08 京セラ株式会社 半導体発光素子の製造方法
JP4540347B2 (ja) * 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
KR100568300B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP3819398B2 (ja) * 2004-04-27 2006-09-06 三菱電線工業株式会社 半導体発光素子およびその製造方法
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4883931B2 (ja) * 2005-04-26 2012-02-22 京セラ株式会社 半導体積層基板の製造方法
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
JP2006190973A (ja) * 2004-12-06 2006-07-20 Sharp Corp 窒化物系化合物半導体発光素子の製造方法
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
JP2006196631A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
CN101232067B (zh) * 2005-05-16 2013-05-15 索尼株式会社 发光二极管及其制造方法、集成发光二极管、以及显示器
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
CN1992359B (zh) * 2005-09-22 2012-12-12 索尼株式会社 发光二极管及其制造方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR100695117B1 (ko) * 2005-10-25 2007-03-14 삼성코닝 주식회사 ＧａＮ 제조방법
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
JP4899740B2 (ja) * 2006-09-19 2012-03-21 パナソニック株式会社 半導体発光素子、半導体発光装置および製造方法
JP2009004566A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
KR100885190B1 (ko) * 2007-06-29 2009-02-24 우리엘에스티 주식회사 발광소자와 그의 제조방법
KR100986557B1 (ko) * 2008-04-22 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2009280482A (ja) * 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法
JP5075020B2 (ja) * 2008-06-09 2012-11-14 シャープ株式会社 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
US8058082B2 (en) * 2008-08-11 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with textured substrate
EP2439316A4 (de) * 2009-06-01 2014-01-29 Mitsubishi Chem Corp Nitridhalbleiterkristall und herstellungsverfahren dafür
KR101104239B1 (ko) 2010-03-31 2012-01-11 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101028585B1 (ko) 2009-06-15 2011-04-12 (주)웨이브스퀘어 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
WO2010147357A2 (ko) 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP4638958B1 (ja) * 2009-08-20 2011-02-23 株式会社パウデック 半導体素子の製造方法
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
WO2011096684A2 (en) * 2010-02-04 2011-08-11 Lg Siltron Inc. Method for manufacturing galium naitride wafer
KR101039970B1 (ko) * 2010-02-11 2011-06-09 엘지이노텍 주식회사 반도체층 형성방법 및 발광 소자 제조방법
JP5789782B2 (ja) * 2010-05-20 2015-10-07 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5527767B2 (ja) * 2010-06-01 2014-06-25 一般財団法人電力中央研究所 炭化珪素単結晶の製造方法
US8569153B2 (en) * 2011-11-30 2013-10-29 Avogy, Inc. Method and system for carbon doping control in gallium nitride based devices
DE112012006015T5 (de) * 2012-03-12 2014-12-11 Mitsubishi Electric Corporation Herstellungsverfahren für Solarzelle
CN103811592A (zh) * 2012-11-12 2014-05-21 展晶科技(深圳)有限公司 发光二极管制造方法
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
WO2015100245A1 (en) * 2013-12-23 2015-07-02 University Of Houston System Flexible single-crystalline semiconductor device and fabrication methods thereof
TWI757331B (zh) * 2017-08-31 2022-03-11 晶元光電股份有限公司 半導體元件及其製造方法
JP7074038B2 (ja) * 2018-12-04 2022-05-24 日本電信電話株式会社 半導体層の形成方法
EP4376105A1 (de) * 2021-07-21 2024-05-29 Kyocera Corporation Lichtemittierende vorrichtung, anzeigevorrichtung, elektronisches instrument und verfahren und vorrichtung zur herstellung der lichtemittierenden vorrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US6083812A (en) * 1993-02-02 2000-07-04 Texas Instruments Incorporated Heteroepitaxy by large surface steps
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
EP0874405A3 (de) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. Element auf Basis von GaN mit niedriger Versetzungsdichte, seine Verwendung und Herstellungsverfahren
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법

Also Published As

Publication number Publication date
DE69918643D1 (de) 2004-08-19
US20020115267A1 (en) 2002-08-22
TW426989B (en) 2001-03-21
JP4032538B2 (ja) 2008-01-16
EP1005068A3 (de) 2000-11-15
KR20000035610A (ko) 2000-06-26
EP1005068B1 (de) 2004-07-14
KR100700677B1 (ko) 2007-03-27
JP2000164929A (ja) 2000-06-16
EP1005068A2 (de) 2000-05-31
US6576533B2 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
DE69918643T2 (de) GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren
DE60311095T2 (de) Mehrstrahliger halbleiterlaser
DE69903783T2 (de) Nitrid-Halbleitervorrichtung und ihr Herstellungsverfahren
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE69633203T2 (de) Halbleiterlaservorrichtungen
DE60225322T2 (de) Halbleiterelement
DE69735078T2 (de) Herstellungsverfahren einer Lichtemittierende Vorrichtung
DE60217943T2 (de) Nitrid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10223797B4 (de) Licht emittierende III-Nitrid-Anordnungen mit niedriger Ansteuerspannung und Herstellverfahren dafür
DE3779775T2 (de) Halbleiterlaser mit streifenfoermiger mesa-wellenleiterstruktur und dessen herstellungsverfahren.
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE69835216T2 (de) Halbleitervorrichtung aus einer nitridverbindung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE69834415T2 (de) Lichtemittierendes galliumnitridhalbleiterelement mit einer aktiven schicht mit multiplexquantentrogstruktur und halbleiterlaserlichtquellenvorrichtung
DE112006001847B4 (de) Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
DE69936564T2 (de) Züchtungsverfahren für einen III-V-Nitridverbindungshalbleiter und Herstellungsverfahren für ein Halbleiterbauelement
DE69503193T2 (de) Dioden-Halbleiterlaser auf Basis von Nitridverbindungen der Gruppe III
DE60014097T2 (de) Nitrid-halbleiterschichtenstruktur und deren anwendung in halbleiterlasern
DE10114029A1 (de) III-V-Halbleiter und Verfahren zu seiner Herstellung
EP1630915A2 (de) Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
DE10320160A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
DE19932201B4 (de) Photonische Halbleitervorrichtung
DE19938480B4 (de) Photonische Halbleitervorrichtung
DE60020184T2 (de) Eingebetteter Heterostruktur für Laser und lichtemittierenden Dioden

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)