DE69029068T2 - Verfahren zum Herstellen eines kontaktloches in einem integrierten Halbleiterstromkreis - Google Patents

Verfahren zum Herstellen eines kontaktloches in einem integrierten Halbleiterstromkreis

Info

Publication number
DE69029068T2
DE69029068T2 DE69029068T DE69029068T DE69029068T2 DE 69029068 T2 DE69029068 T2 DE 69029068T2 DE 69029068 T DE69029068 T DE 69029068T DE 69029068 T DE69029068 T DE 69029068T DE 69029068 T2 DE69029068 T2 DE 69029068T2
Authority
DE
Germany
Prior art keywords
forming
film
region
oxide film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69029068T
Other languages
English (en)
Other versions
DE69029068D1 (de
Inventor
Yoshiaki Asao
Shizuo Sawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69029068D1 publication Critical patent/DE69029068D1/de
Publication of DE69029068T2 publication Critical patent/DE69029068T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Diese Erfindung betrifft ein Verfahren zum Herstellen einer Haibleitereinrichtung und insbesondere ein Verfahren zum Bilden einer Kontaktverdrahtungsöffnung zum Verbinden leitender Schichten, die durch einen Isolierzwischenfilm isoliert sind.
  • In US-A-3 966 501 ist ein Prozeß zum Herstellen von Haibleitereinrichtungen beschrieben, bei dem in ein Siliciumsubstrat Ionen selektiv implantiert werden und dieses anschließend oxidiert wird, und ein Oxidfilm über den implantierten Gebieten ist tiefer als bei den nichtimplantierten Gebieten.
  • In EP-A-290 268 ist ein Verfahren zum Bilden eines Bipolartransistors offenbart, bei dem eine Gate-Elektrode eine Seitenwand aufweist.
  • Bei bekanntem Verfahren wird eine Kontaktöffnung bei einer Halbleitereinrichtung wie folgt gebildet. Zunächst werden geeignete Verunreinigungen in das Oberflächengebiet des Siliciumsubstrats mit einer gewünschten Beschleunigungsspannung und Konzentration zum Bilden einer leitenden Diffusionsschicht injiziert. Anschließend wird ein Siliciumoxidfilm auf dem Substrat abgeschieden, einschließlich der Diffusionsschicht, und zwar mit Hilfe eines CVD-Verfahrens (Chemical-Vapor-Deposition-Verfahren), um hierdurch einen Isolierzwischenfilm zu bilden.
  • Anschließend wird ein gewünschtes Resistmuster auf dem Isolierzwischenfilm durch Fotolithographie gebildet. Der Isolierzwischenfilm wird unter Einsatz des Resistmusters als Maske mit Hilfe eines RIE-Verfahrens (reaktives lonenätzen) geätzt, unter Bildung einer Kontaktöffnung, durch die die Diffusionsschicht freiliegt. Nach dem Entfernen des Resistmusters wird eine Verdrahtungsschicht aus Folysilicium auf der Isolierzwischenschicht unter Ausfüllung der Kontaktöffnung gebildet. Somit wird die Verdrahtungsschicht elektrisch mit der Diffusionsschicht über die Kontaktöffnung verbunden.
  • Bei dem oben beschriebenen Verfahren ist bei Bildung einer Kontaktöffnung das freiliegende Gebiet der Diffusionsschicht durch das als Fotornaske dienende Resistmuster definiert. Demnach kann die Kontaktöffnung nicht kleiner als die in der Fotomaske gebildete Öffnung sein, und somit ist dies aufgrund der Tatsache, daß die Fotomaske keine Öffnung mit einem Durchmesser aufweisen kann, der kleiner als eine bestimmte Entwurfsregel ist, unmöglich, eine Kontaktöffnung zu bilden, die kleiner als diese Entwurfsregel ist.
  • Demnach besteht eine Aufgabe der vorliegenden Erfindung in der Schaffung eines Verfahrens zum Bilden einer feinen Kontaktverdrahtungsöffnung, die kleiner als die minimale Entwurfsregel einer Fotomaske ist, damit die Verdrahtungsfläche reduziert wird, so daß die Integration von Haibleiterelementen vereinfachbar ist.
  • Das Verfahren zum Bilden einer Kontaktverdrahtungsöffnung gemäß der vorliegenden Erfindung ist jeweils in dem unabhängigen Patentanspruch 1 und 5 festgelegt. Bevorzugte Ausführungsformen sind in den abhängigen Patentansprüchen wiedergegeben.
  • Bei diesem Verfahren werden aufgrund der Tatsache, daß Gebiete mit unterschiedlicher Verunreinigungskonzentration in dem Hauptoberflächengebiete des Halbleitersubstrats gebildet werden, Oxidfilme mit unterschiedlichen Dicken auf dem Substrat als Ergebnis der Oxidation des Substrats gebildet. Insbesondere bildet sich der Oxidfilm tiefer in dem Oberflächengebiet auf dem Substrat mit injizierten Ionen aus als bei den verbleibenden Oberflächengebieten, in denen keine Ionen injiziert sind. Demnach liegt während eines Ätzschrittes zum Entfernen eines Abschnitt des Oxidfilms selbst dann, wenn die Substratoberfläche unter dem dünneren Oxidfilm freiliegt, die Oberfläche unter dem dickeren Oxidfilm nicht frei.
  • Zusätzlich wird dann, wenn eine Maske auf einem Abschnitt des dünneren Oxidfilms gebildet wird, lediglich das Gebiet des dünneren Oxidfilms, das nicht durch die Maske bedeckt ist, bei dem Entfernschritt für den Oxidfilm geätzt. Im Ergebnis liegt lediglich dieses Gebiet des Substrats frei. Demnach kann eine feine Kontaktöffnung unabhängig von den Entwurfsregeln für die Fotomaske gebildet werden.
  • Diese Erfindung kann besser anhand der folgenden detaillierten Beschreibung im Zusammenhang mit den beiliegenden Zeichnungen verstanden werden. Es zeigen:
  • Fig. 1A-1E Querschnittsansichten zum Darstellen in Folge der Hauptschritte des Verfahrens gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 2A-2E Querschnittsansichten zum Darstellen in Folge der Herstellungsschritte einer Halbleitereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • Fig. 3A-3D Querschnittsansichten zum Darstellen in Folge der Herstellungsschritte einer Halbleitereinrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezug auf die beiliegende Zeichnung beschrieben.
  • Die Fig. 1A-1E zeigen Querschnittsansichten zum Darstellen in Folge der Schritte zum Bilden einer Kontaktöffnung in einer Halbleitereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • Wie in Fig. 1A gezeigt ist, wird ein Siliciumsubstrat 10 vom p-Typ mit einer Verunreinigungskonzentration von ungefähr 3 x 10¹&sup5;cm&supmin;³ thermisch oxidiert, wodurch ein Siliciumoxidfilm 11 von ungefähr 200 Å Tiefe gebildet wird. Auf dem Siliciumoxidfilm 11 wird ein Fotoresist aufgebracht und so strukturiert, daß der Fotoresist auf dem Gebiet des Siliciumsubstrats 10 zurückbleibt, in dem eine Kontaktöffnung zu bilden ist, wodurch ein Resistmuster 12 gebildet wird. Arsen-(&sup7;&sup5;As&spplus;)-Ionen werden in das Siliciumsubstrat 10 mit einer Beschleunigungsspannung von ungefähr 50 kev und einer Dosis von ungefähr 3 x 10¹&sup5;cm&supmin;³ injiziert. Demnach wird ein N&spplus;-Gebiet 13, d.h. ein Diffusionsgebiet, gebildet, das eine hohe Verunreinigungskonzentration beim n-Typ aufweist. Ein Gebiet 14 in dem Oberflächengebiet des Siliciumsubstrats 10 unterhalb des Resistmusters 12 weist eine geringere Verunreinigungskonzentration als in dem N&spplus;-Gebiet 13 auf.
  • Anschließend wird, wie in Fig. 1B ist, nach dem Entfernen des Resistmusters 12 und des Siliciumoxidfilms 11 das Siliciumsubstrat 10 beispielsweise in einem Umgebungsdampf bei 800ºC thermisch oxidiert, wodurch ein Siliciumoxidfilm gebildet wird. In diesem Fall unterscheiden sich aufgrund der Tatsache, daß die Verunreinigungskonzentration im N&spplus;-Gebiet 13 sich von derjenigen in dem Gebiet 14 des Oberflächengebiets des Siliciumsubstrats 10 unterscheidet, die Oxidationsraten des Gebiets 13 und des Gebiets 14 voneinander. Insbesondere ist die Oxidationsrate in dem Diffusionsgebiet mit hoher Verunreinigungskonzentration höher als diejenige in dem Diffusionsgebiet mit niedriger Verunreinigungskonzentration. Demnach wird als Ergebnis der Oxidation ein dickerer Siliciumoxidfilm 15 von ungefähr 1500 Å Dicke auf dem N&spplus;-Gebiet 13 gebildet, und ein dünnerer Siliciumoxidfilm 16 von ungefähr 200 Å Dicke wird auf dem Gebiet 14 gebildet.
  • Anschließend wird, wie in Fig. 1C gezeigt ist, der dünnere Siliciumoxidfilm 16 durch ein RIE-Verfahren entfernt (reaktives Ionenätzen) . In diesem Zeitpunkt bleibt der Siliciumoxidfilm 15, der viel tiefer als der Siliciumoxidfilm 16 ist, in tiefer Ausbildung zurück. Im Ergebnis wird eine Kontaktöffnung 17 gebildet.
  • Anschließend werden, wie in Fig. 1D gezeigt ist, Arsen(&sup7;&sup5;As&spplus;)-Ionen in das Siliziumsubstrat 10 bei einer Beschleunigungsspannung von ungefähr 40 kev und einer Dosis von ungefähr 5 x 10¹&sup5;cm&supmin;² injiziert. Anschließend wird ein N&spplus;-Diffusionsgebiet 18 in dem Oberflächengebiet 14 des Siliciumsubstrats gebildet.
  • Anschließend wird, wie in Fig. 1E gezeigt ist, ein Leitungsfilm aus Polysilicium auf dem Siliciumoxidfilm 15 mit einer Tiefe von ungefähr 1000 Å aufgebracht. Der leitende Film füllt die Kontaktöffnung 17 und ist elektrisch mit dem N&spplus;-Diffusionsgebiet 18 verbunden. Anschließend wird der leitende Film mit einer festgelegten Konfiguration strukturiert, wodurch eine Verdrahtungsschicht 19 gebildet wird.
  • Bei der oben beschriebenen Ausführungsform wird der Durchmesser der Kontaktöffnung 17 durch den Durchmesser des Gebiets 14, das unter dem Fotoresist 12 gebildet ist, festgelegt. Insbesondere erstreckt sich unter der Annahme, daß der Fotoresist 12 gemäß minimalen Entwurfsregeln strukturiert ist, wenn Ionen in das Siliciumsubstrat 10 unter Einsatz des strukturierten Fotoresists 12 als Maske und nachfolgender thermischer Diffusion injiziert werden, das N&spplus;- Diffusionsgebiet 13 in einem Umfang von 0,2 µm in vertikaler Richtung und 0,12 µm in horizontaler Richtung. Im Ergebnis erstreckt sich das Diffusionsgebiet zu dem Gebiet 14 des Siliciumsubstrats, das unterhalb des Fotoresists 12 gebildet ist. Demnach kann der Durchmesser des Gebiets 14 kleiner als derjenige des Fotoresists 12 sein, der der minimalen Entwurfsregel entspricht.
  • Die Fig. 2A bis 2E zeigen Querschnittsansichten zum Darstellen in Folge der Herstellungsschritte einer Halbleitereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Wie in Fig. 2A gezeigt ist, wird ein Siliciumoxidfilm von ungefähr 200 Å Tiefe auf einem Siliciumsubstrat 201 vom p-Typ gebildet. Eine Polysiliciumschicht von ungefähr 400 Å Tiefe wird auf dem Siliciumoxidfilm aufgebracht, und anschließend wird Phosphor (31p+) thermisch in das Siliciumsubstrat in einer POCl&sub3;-Umgebung thermisch diffundiert. Anschließend wird ein Gateoxidfilm 202 und eine Gateelektrode 203 mit Hilfe der Fotolithographie strukturiert. ³¹P&spplus;-Ionen werden in das Oberflächengebiet des Siliciumsubstrats 210 unter Einsatz der Gateelektrode 203 als Maske injiziert, bei einer Beschleunigungsspannung von ungefähr 40 keV und einer Dosis von ungefähr 2 x 10¹³cm&supmin;² Im Ergebnis wird ein N&supmin;-Gebiet 204 oder ein Diffusionsgebiet vom n-Typ gebildet, und zwar mit niedriger Verunreinigungskonzentration. In diesem Augenblick werden die Ionen auch in die Gateelektrode 203 injiziert.
  • Anschließend wird, wie in Fig. 2B gezeigt ist, ein Siliciumoxidfilm von ungefähr 3000 Å Tiefe auf dem Substrat durch ein CVD-Verfahren gebildet, und anschließend mit Hilfe des RIE-Verfahrens geätzt, wodurch ein Siliciumoxidfilm 205 auf der Seitenwand der Gateelektrode 203 gebildet wird. Anschließend wird ein Resistmuster gebildet und &sup7;&sup5;As&spplus;-Ionen werden in das Gebiet 204 unter Einsatz des Resistmusters 206, der Gateelektrode 203 und des Siliciumoxidfilms 205 als Maske injiziert, bei einer Beschleunigungsspannung von ungefähr 50 kev und einer Dosis von ungefähr 3 x 10¹&sup5;cm&supmin;². Im Ergebnis wird ein N&spplus;-Gebiet 207 gebildet, das als ein Diffusionsgebiet vom n-Typ mit hoher Verunreinigungskonzentration in einem MOS-Transistor mit einer LDD-(leicht dotierte Drainelektrode)-Struktur dient.
  • Anschließend wird, wie in Fig. 2C gezeigt ist, nach dem Entfernen des Resistmusters 206 eine thermische Oxidation zum Bilden eines Siliciumoxidfilms durchgeführt. In Übereinstimmung mit den Verunreinigungskonzentrationen wird ein Siliciumoxidfilm 208 mit einer Tiefe von ungefähr 1500 Å auf dem N&spplus;-Gebiet 207 gebildet, sowie ein Siliciumoxidfilm 209 mit einer Tiefe von ungefähr 200 Å auf dem N&supmin;-Gebiet 204, und ein Siliciumoxidfilm 210 mit einer Tiefe von ungefähr 1500 Å auf der Gateelektrode 203.
  • Anschließend wird, wie in Fig. 2D gezeigt ist, der dünnere Siliciumoxidfilm 209 durch ein RIE-Verfahren entfernt. In diesem Zeitpunkt behalten die Siliciumoxidfilme 208 und 210, die viel tiefer sind, ihre Dicke bei. Demnach wird eine Kontaktöffnung 211 gebildet.
  • Anschließend werden, wie in Fig. 2E gezeigt ist, &sup7;&sup5;As&spplus;-Ionen durch die Kontaktöffnung in das Gebiet 204 bei einer Beschleunigungsspannung von ungefähr 40 kev und einer Dosis von ungefähr 5 x 10¹&sup5;cm&supmin;² injiziert, wodurch ein N&spplus;-Gebiet 212 in dem Gebiet 204 gebildet wird, von dem die Oberfläche über die Unterseite der Kontaktöffnung 211 freiliegt. Anschließend wird eine leitende Schicht aus Polysilicium auf dem Substrat mit Hilfe eines CVD-Verfahrens derart abgeschieden, daß die Kontaktöffnung 211 hiermit gefüllt wird. Anschließend wird die Kontaktschicht gemäß einer festgelegten Konfiguration strukturiert, wodurch eine Verdrahtungsschicht 213 gebildet wird.
  • In dieser Ausführungsform wird der Durchmesser der Kontaktöffnung 211 im wesentlichen durch die Distanz zwischen dem Ende der Gateelektrode 203 und dem Ende des N&spplus;-Gebiets 207 festgelegt. Demnach läßt sich die Kontaktöffnung in einer selbstjustierenden Art bilden. Zusätzlich ist es aufgrund der Tatsache, daß sich das N&spplus;-Diffusionsgebiet 207 zu dem Gebiet unter dem Resistmuster 206, das als Maske dient, erstreckt, wie bei der ersten Ausführungsform möglich, die Kontaktöffnung 211 feiner als das Resistmuster 206 auszubilden. Da die Kontaktöffnung ferner in einer selbstjustierenden Art gebildet wird, ist der Durchmesser des Resistmusters 206 nicht genau festzulegen, und die Distanz zwischen dem Ende des N&spplus;-Gebiets 207 und der Gateelektrode 203 läßt sich anhand einer groben Schätzung festlegen. Demnach ist keine Maskenausrichtung mit hoher Genauigkeit durchzuführen.
  • Die Fig. 3A bis 3D zeigen Querschnittsansichten zum Darstellen in Folge der Herstellungsschritte einer Halbleitereinrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Die in den Fig. 3A und 3B gezeigten Schritte stimmen mit den in den Fig. 1A und 1B gezeigten überein. Wie in Fig. 3 A gezeigt ist, wird ein Siliciumsubstrat 301 vom p-Typ thermisch oxidiert, um einen Siliciumoxidfilm 302 mit einer Tiefe von ungefähr 200 Å zu bilden, und anschließend wird ein Resistmuster 303 gebildet. &sup7;&sup5;As&spplus;-Ionen werden in das Substrat 301 unter Einsatz des Resistmusters 303 als Maske injiziert, wodurch N&spplus;-Gebiete 304a und 304b gebildet werden. Ein Gebiet 305 des Oberflächengebiets des Siliciumsubstrats, das unter dem Resistmuster 303 angeordnet ist, weist eine geringere Verunreinigungskonzentration als die N&spplus;-Gebiete 304a und 304b auf. Wie in Fig. 3B gezeigt ist, wird nach dem Entfernen des Resistmusters 303 und des Siliciumoxidfilms 302 das Siliciumsubstrat 301 zum Bilden eines Siliciumoxidfilm thermisch oxidiert; dickere Siliciumoxidfilme 306 werden auf N&spplus;-Diffusionsgebieten 304a und 304b gebildet, und ein dünnerer Siliciumoxidfilm 307 wird auf dem Gebiet 305 des Oberflächengebiets des Siliciumsubstrats gebildet.
  • Anschließend wird, wie in Fig. 3C gezeigt ist, ein Resistmuster 308 mit Minimalentwurfsregel in gestaffelter Weise so gebildet, daß es einen Abschnitt des dünneren Siliciumoxidfilms 307 abdeckt. Anschließend wird der verbleibende Abschnitt des dünneren Siliciumoxidfilms 307, d.h. ein Abschnitt, der nicht durch das Resistmuster 308 abgedeckt ist, mit Hilfe des RIE-Verfahrens geätzt. Wie bei der ersten und zweiten Ausführungsform bleibt selbst dann, wenn ein Teil des dickeren Oxidfilms 306 nicht durch das Resistmuster 308 maskiert ist, der Film 306 einschließlich des nichtmaskierten Abschnitts in ausreichender Dicke zurück. Demnach wird eine Kontaktöffnung 309 gebildet.
  • Anschließend werden, wie in Fig. 3D gezeigt ist, &sup7;&sup5;As&spplus;-Ionen in das Gebiet 305 des Oberflächengebiets des Siliciumsubstrats injiziert, wodurch ein N&spplus;-Gebiet 310 gebildet wird, das mit N&spplus;-Gebiet 304a verbunden ist. Anschließend wird eine leitende Schicht aus Polysilicium, die die Kontaktöffnung 309 füllt, mit Hilfe eines CVD-Verfahrens aufgebracht. Anschließend wird die leitende Schicht in eine festgelegte Konfiguration zum Bilden einer Verdrahtungsschicht 311 strukturiert.
  • Gemäß dieser Ausführungsform ist es zum Festlegen des Durchmessers der Kontaktöffnung lediglich erforderlich, zu betrachten, in welchem Umfang das Resistmuster 308 einen Abschnitt des dünneren Siliciumoxidfilms 309 abdeckt. Demnach ist die Mustergröße nicht genau festzulegen, und eine Maskenausrichtung ist nicht mit hoher Genauigkeit durchzuführen. In Abhängigkeit von einer Fläche des Abschnitts des dünneren Siliciumoxidfilms 307, der durch das Resistmuster 308 abgedeckt ist, läßt sich eine feinere Kontaktöffnung einfach bilden.
  • Bei dieser Ausführungsform gemäß den Fig. 3A bis 3D wird das Resistmuster 308 so gebildet, daß die leitende Schicht mit dem N&spplus;-Gebiet 304a verbunden ist. Jedoch kann die leitende Schicht mit dem N&spplus;-Gebiet 304b verbunden sein, oder alternativ kann sie mit beiden N&spplus;-Gebieten 304a und 304b verbunden sein.
  • Bei den oben beschriebenen Ausführungsformen wird die Ioneninjektion in das Siliciumsubstrat nach dem Bilden der Kontaktöffnung durchgeführt, wodurch ein N&spplus;-Gebiet gebildet wird, und anschließend wird die leitende Schicht gebildet. Jedoch läßt sich die Ioneninjektion nach dem Bilden der leitenden Schicht durchführen, so daß derselbe Effekt wie bei den Ausführungsformen erhalten wird.
  • Wie oben beschrieben läßt sich gemäß der vorliegenden Erfindung aufgrund der Tatsache, daß eine Kontaktöffnung in selbstjustierender Weise unabhängig von der Entwurfsregel für die Fotomaske gebildet wird, eine erheblich feinere Kontaktöffnung mit hoher Zuverlässigkeit erhalten.
  • Die Bezugszeichen in den Patentansprüchen dienen einem besseren Verständnis und begrenzen nicht deren Schutzbereich.

Claims (9)

1. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung zum Verbinden unterschiedlicher leitender Schichten, die durch einen Isolierzwischenfilm isoliert sind, enthaltend die Schritte:
- selektives Bilden eines Injektionsblockierfilms (12, 203, 303) auf einem Halbleitersubstrat (10, 201, 301) eines ersten Leitungstyps zum selektiven Blockieren einer Verunreinigungsinjektion;
- Bilden eines Verunreinigungsgebiets (13, 204, 304a, 304b) durch Injizieren von Verunreinigungsionen des zweiten Leitungstyps in das Halbleitersubstrat (10, 201, 301) unter Einsatz des Injektionsblockierfilms (12, 203, 303) als Maske;
- Entfernen des Injektionsblockierfilms (12, 203, 303);
- Bilden eines Oxidfilms (15, 16, 208, 209, 306, 307) durch Oxidieren des Halbleitersubstrats (10, 201, 301) derart, daß die Verunreinigungskonzentration des Verunreinigungsgebiets (13, 204, 304a, 304b) so hoch ist, daß der hierauf gebildete Oxidfilm viel tiefer als derjenige ist, der auf dem Gebiet des anderen Verunreinigungsgebiets gebildet wird;
- Bilden einer Kontaktöffnung (17, 211, 309) durch Ätzen des Oxidfilms (15, 16, 208, 209, 306, 307), bis zumindest ein Teil des Oxidfilms (16, 209, 307) auf dem Gebiet (14, 305) des Halbleitersubstrats (10, 201, 303), der sich von dem Verunreinigungsgebiet unterscheidet, entfernt wird;
- Ioneninjektion von Verunreinigungen des zweiten Leitungstyps (18, 212, 310) in das Oberflächengebiete des Halbleitersubstrats (10, 201, 301), das an der Grundfläche der Kontaktöffnung (17, 211, 309) freiliegt; und
- Bilden eines leitenden Films (19, 213, 311), der die Kontaktöffnung (17, 211, 309) füllt.
2. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung gemäß Anspruch 1, dadurch gekennzeichnet, daß ein dünner Isolierfilm (11, 202, 302) auf dem Halbleitersubstrat (10, 201, 301) gebildet wird und der Injektionsblockierfilm (12, 203, 303) anschließend hierauf gebildet wird.
3. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung gemäß Anspruch 1, dadurch gekennzeichnet, daß der Oxidfilm (16, 209, 307) durch anisotropes Ätzen gemäß einem RIE- Verfahren während dem Schritt des Bildens einer Kontaktöffnung (17, 211, 309) entfernt wird.
4. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung gemäß Anspruch 1, dadurch gekennzeichnet, daß zumindest ein Teil des Oxidfilms (307) auf dem Gebiet des Halbleitersubstrats, der sich von dem Verunreinigungsgebiet (304a, 304b) unterscheidet, durch einen Resistfilm (308) maskiert wird, daß der Abschnitt des Oxidfilms zum Einengen der Breite der zu bildenden Kontaktöffnung maskiert wird, und daß der verbleibende Teil des Oxidfilms (307) auf dem Gebiet des Halbleitersubstrats, der nicht durch den Resistfilm maskiert wird, durch ein anisotropes Ätzen gemäß einem RIE-Verfahren zum Bilden der Kontaktöffnung (309) entfernt wird.
5. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung zum Bilden unterschiedlicher leitender Schichten, die durch einen Isolierzwischenfilm isoliert sind, enthaltend die Schritte:
- selektives Bilden eines ersten Injektionsblockierfilms (203) auf einem Halbleitersubstrat (201) eines ersten Leitungstyps zum Blockieren einer Verunreinigungsinjektion;
- Bilden eines ersten Verunreinigungsgebiets (204) durch Injektion von Verunreinigungsionen des zweiten Leitungstyps in das Halbleitersubstrat (201) unter Einsatz des ersten Injektionsblockierfilms (203) als Maske;
- Bilden eines zweiten Injektionsblockierfilms (205, 206) derart, daß er einen Abschnitt des ersten Verunreinigungsgebiets (204) abdeckt;
-Bilden eines zweiten Verunreinigungsgebiets (207) durch Injizieren von Verunreinigungsionen des zweiten Leitungstyps, deren Verunreinigungskonzentration höher als diejenige in dem ersten Verunreinigungsgebiet (204) ist, und zwar in das erste Verunreinigungsgebiet (204) unter Einsatz des ersten und zweiten Injektionsblockierfilms (203, 205, 206) als Maske;
-Entfernen des zweiten Injektionsblockierfilms < 205, 206);
- Bilden eines Oxidfilms durch Oxidieren des Halbleitersubstrats (201) bei einer Verunreinigungskonzentration in dem ersten Injektionsblockierfilm (203) und im zweiten Verunreinigungsgebiet (207), die so hoch ist, daß die hierauf gebildeten Oxidfilme viel dicker sind als derjenige, der auf dem ersten Verunreinigungsgebiet (204) gebildet wird;
- Bilden einer Kontaktöffnung (211) durch Ätzen des Oxidfilms (208, 209), bis zumindest ein Teil des Oxidfilms (209) auf dem ersten Verunreinigungsgebiet (204) entfernt wird;
- Ioneninjektion von Verunreinigungen des zweiten Leitungstyps in das Oberflächengebiet des Halbleitersubstrats, das an der Grundfläche der Kontaktöffnung (211) freiliegt; und
- Bilden eines leitenden Films (213), der die Kontaktöffnung füllt.
6. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung gemäß Anspruch 5, dadurch gekennzeichnet , daß der dünne Isolierfilm (202) auf dem Halbleitersubstrat (201) gebildet wird, und daß der erste Injektionsblockierfilm (203) anschließend hierauf gebildet wird.
7. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung gemäß Anspruch 5, dadurch gekennzeichnet, daß die Verunreinigungen des zweiten Leitungstyps auch in den ersten Injektionsblockierfilm (203) während dem Schritt des Bildens eines ersten Verunreinigungsgebiets (204) injiziert werden.
8. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung gemäß Anspruch 5, dadurch gekennzeichnet, daß der zweite Injektionsblockierfilm (205, 206) derart gebildet wird, daß er an den Seitenwänden des ersten Injektionsblockierfilms zurückbleibt und daß er ein Gebiet des ersten Verunreinigungsgebiets (204) abdeckt, das benachbart zu zumindest einer dieser Seitenwände vorliegt.
9. Verfahren zum Bilden einer Kontaktverdrahtungsöffnung gemäß Anspruch 5, dadurch gekennzeichnet, daß der Oxidfilm durch anisotropes Ätzen gemäß einem RIE-Verfahren während dem Schritt des Bildens der Kontaktöffnung (211) entfernt wird.
DE69029068T 1989-08-10 1990-06-21 Verfahren zum Herstellen eines kontaktloches in einem integrierten Halbleiterstromkreis Expired - Fee Related DE69029068T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1205671A JP2726502B2 (ja) 1989-08-10 1989-08-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69029068D1 DE69029068D1 (de) 1996-12-12
DE69029068T2 true DE69029068T2 (de) 1997-04-03

Family

ID=16510764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69029068T Expired - Fee Related DE69029068T2 (de) 1989-08-10 1990-06-21 Verfahren zum Herstellen eines kontaktloches in einem integrierten Halbleiterstromkreis

Country Status (5)

Country Link
US (1) US5032528A (de)
EP (1) EP0412263B1 (de)
JP (1) JP2726502B2 (de)
KR (1) KR930007755B1 (de)
DE (1) DE69029068T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2327810B (en) * 1997-02-07 1999-06-09 United Microelectronics Corp Manufacturing integrated circuit devices with different gate oxide thicknesses
US6541812B2 (en) 1998-06-19 2003-04-01 Micron Technology, Inc. Capacitor and method for forming the same
JP3466102B2 (ja) * 1999-03-12 2003-11-10 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US7166232B2 (en) * 2000-12-21 2007-01-23 Micronas Gmbh Method for producing a solid body including a microstructure
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
DE102004007904B4 (de) * 2004-02-18 2008-07-03 Vb Autobatterie Gmbh & Co. Kgaa Verfahren zur Bestimmung mindestens einer Kenngröße für den Zustand einer elektrochemischen Speicherbatterie und Überwachungseinrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
JPS5317390B2 (de) * 1973-03-23 1978-06-08 Mitsubishi Electric Corp
US4049477A (en) * 1976-03-02 1977-09-20 Hewlett-Packard Company Method for fabricating a self-aligned metal oxide field effect transistor
JPS53112668A (en) * 1977-03-14 1978-10-02 Mitsubishi Electric Corp Preparing method for oxide film
JPS594137A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS59197137A (ja) * 1983-04-25 1984-11-08 Fujitsu Ltd 半導体装置の製造方法
JPS6021521A (ja) * 1983-07-15 1985-02-02 Hitachi Ltd 半導体装置
NL8302541A (nl) * 1983-07-15 1985-02-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze.
JPH0624193B2 (ja) * 1984-07-17 1994-03-30 株式会社日立製作所 微細穴の加工方法
EP0290268A3 (de) * 1987-05-08 1990-01-10 Raytheon Company Verfahren zum Herstellen eines bipolaren Transistors
JP2550590B2 (ja) * 1987-07-22 1996-11-06 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5032528A (en) 1991-07-16
JPH0370125A (ja) 1991-03-26
EP0412263A3 (en) 1993-01-07
EP0412263B1 (de) 1996-11-06
EP0412263A2 (de) 1991-02-13
JP2726502B2 (ja) 1998-03-11
DE69029068D1 (de) 1996-12-12
KR910005458A (ko) 1991-03-30
KR930007755B1 (ko) 1993-08-18

Similar Documents

Publication Publication Date Title
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3685970T2 (de) Verfahren zum herstellen eines halbleiterbauelements.
DE68922819T2 (de) Ultradichte DRAM-Zelle-Matrix und ihr Herstellungsverfahren.
DE69332136T2 (de) Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE2502235C2 (de)
DE3245064C2 (de)
DE69122992T2 (de) Verfahren zum Herstellen elektrischer Kontakte an Gatestrukturen auf integrierten Schaltungen
DE3856350T2 (de) Verfahren zur Herstellung einer Silicid-Halbleiterelement mit Polysilizium-Bereiche
DE10331541A1 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE19509198C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3709708A1 (de) Feldeffekttransistor mit gering dotierter drainanordnung und verfahren zur herstellung desselben
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE3244588A1 (de) Verfahren zum bilden von ionenimplantierten gebieten, selbstausgerichtet mit ueberliegenden isolierenden schichtteilen
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
EP0000326B1 (de) Verfahren zum Herstellen sehr kleiner, mit Störstellen versehener Zonen in einem Halbleitersubstrat
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69029068T2 (de) Verfahren zum Herstellen eines kontaktloches in einem integrierten Halbleiterstromkreis
DE3841927C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee