DE3244588A1 - Verfahren zum bilden von ionenimplantierten gebieten, selbstausgerichtet mit ueberliegenden isolierenden schichtteilen - Google Patents

Verfahren zum bilden von ionenimplantierten gebieten, selbstausgerichtet mit ueberliegenden isolierenden schichtteilen

Info

Publication number
DE3244588A1
DE3244588A1 DE19823244588 DE3244588A DE3244588A1 DE 3244588 A1 DE3244588 A1 DE 3244588A1 DE 19823244588 DE19823244588 DE 19823244588 DE 3244588 A DE3244588 A DE 3244588A DE 3244588 A1 DE3244588 A1 DE 3244588A1
Authority
DE
Germany
Prior art keywords
photoresist
layer
photoresist layer
insulating layer
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823244588
Other languages
English (en)
Inventor
Manohar Lal 94086 Sunnyvale Calif. Malwah
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3244588A1 publication Critical patent/DE3244588A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Description

PHA 1062 *"*<!*. * 14-10-1082
"Vsrfahren zum Bilden von ionenimplantLerten Gebieten, selbstausgerichtet mit überliegenden isolierenden Schichtteilen"·. ·
Die Erfindung bezieht sich auf ein Verfahren zum in einem Oberflächenteil eines Halbleiterkörpers Anbringen eines implantierten Gebietes mit einem Rand, der selbstausgerichtet ist, gegenüber einem oben auf dem genannten implantierten Gebiet vorgesehenen Rand eines Isolierschichtteils. ■
Ein derartiges Verfahren.ist aus der britischen Patentschrift 1.432."309 bekannt.
Beim Herstellen von integrierten Halbleiterschaltungen ist es manchmal erforderlich, Ionenablagerungen inseparierten Gebieten des Halbleiterkörpers zu schaffen, so dass der Raum zwischen den Ionenablagerungen zu einer Öffnung in einer Schicht aus Isoliermaterial über den Ionenablagerungen fluchtend liegt. In Metalloxydhalbleiterschal- tungen (MOS-Schaltungen) wird beispielsweise auf der Oberfläche des Halbleiterkörpers eine dicke Feldoxydschicht gebildet. In der fertigen Anordnung ist das'Feldoxyd als Isolierträger für leitende Elemente wirksam sowie als Mittel für elektrische Isolierung eines aktiven Transistorgebietes gegenüber den anderen, die in Hohlräumen in der dicken Feldoxydschicht liegen. Während der Herstellung der Anordnung ist die Feldoxydschicht als Maske zum selektiven chemischen Ätzen sowie für das selektive Dotieren von Verunreinigungen wirksam. Unter dem Feldoxyd liegen in dem Halbleiterkörper Ionenablagerungen oder Kanalsperren einer ausreichenden Ionenkonzentration um unerwünschte Transistorwirkung irgendwo ausserhalb der aktiven Transistorbereiche zu vermeiden.
Ein typisches Verfahren zur MOS-Hersteilung ist in der britischen Patentschrift 1.4-32.309 beschrieben, wobei die Ionenablagerungen für die Kanalsperren, in den Halbleiterkörper eingeführt werden bevor das Feldoxyd .auf der Ober-, fläche des Halbleiterkörpers thermisch aufgewachsen wird. Es gibt mehrere Nachteile, die durch dieses Verfahren ver-
PIlA 1()ij2 -...^- '..*.:.. . i4_|o-1982
Q-
ursacht werden. Einerseits gibt es die Neigung einiger • der Iorienablagerungen in die aktiven Transistorgebiete einzudiffundieren als Resultat der thermischen Aktivierung, wobei die aktiven Gebiete verringert werden. Weiterhin sind .5 zwei Photomaskierungen notwendig, die in bezug auf einander äusserst genau ausgerichtet sein müssen.
Ein weiterer Effekt, der zur Verringerung der
aktiven Gebiete beiträgt, ist-der sogenannte "Vogelschnabeleffekt" in dem selektiven Oxydationsverfahren. Wenn das Feldoxyd thermisch aufgewachsen wird, wächst es über die Oberfläche sowie in den Körper der Halbleiterplatte und unter das Oxydationsrnaskierungsmaterial, wie Siliciumnitrid. Da es unter die Oxydationsmaske wächst, und zwar lateral sowie in der Tiefe, hebt das Feldoxyd die Oxydationsmaske hoch, so dass, im Schnitt gesehen, die Form der Feldoxydschicht dem Schnabel eines Vogels gleicht, der bei den nicht maskierten Gebieten dick ist und zu einer Stelle einigerrnassen nach innen unter die Oxydationsmaske spitz endet. Der "Vogelschnabeleffekt" trägt auch zur Verringerung der aktiven Gebiete bei, weil dieser Effekt die Feldoxydschicht in einen Teil des maskierten Gebietes' hinein erweitert, wodurch die Grosse des feldoxydfreien Gebietes, das die Oxydationsmaske erzeugen sollte, verringert wird.
Ausser einer Verringerung der Grosse der aktiven Gebiete des Transistors, verringert der "Vogelschnabeleffekt" auch die Grosse der Streifenleiter, die durch eine starke Dosierung von Dotierungsmitteln, implantiert oder diffundiert in Gebieten der Platten, die ohne Feldoxyd sind, wobei die Leitfähigkeit der Streifenleiter verringert wird. Entsprechend einer anderen Technik zur Bildung der aktiven Gebiete in der Halbleiteroberfläche wird ein Loch geätzt und zwar durch die Feldoxydschicht und die nackte SiIiciumoberflache wird in dem aktiven Gebiet geätzt um · Ionenablagerungen, die vorher eingeführt wurden, um die Kanal-Sperrgebiete zu bilden, vu. entfernen. Die Siliciuraätzung verursacht ein I literschneiden des Siliciums unter dem Feld- · oxyd. Das l/titerschneiden ist nachteilig in dem Sinne, dass ■ die OberflächenunregeLmässigkeiten während der späteren
BAD ORfGINAL
ΡΗΛ 1062 *** '#" ** *·*· 14-10-1982
photollthographischen Herstellungßschri tte Lichtreflexionsprobleme her bei'führen. Die zugenommene Stufenhöhe von dem aktiven Gebiet zu der Spitze des dicken Feldoxyds, was verursacht wird durch das Atzen des Siliciums, erschweren das Stufenbedeckungsproblem für metallische Verbindungen innerhalb und ausserhalb der aktiven Gebiete.
Es gibt ein grosses Bedürfnis die unerwünschten Effekte, die verursacht werden bei der herkömmlichen Herstellung auszuschalten oder wenigstens zu minimaÜsieren.
Nach der Erfindung wird ein Verfahren beschrieben, das dadurch gekennzeichnet ist, dass eine Oberfläche des Halbleiterkörpers mit einer Isolierschicht bedeckt wird, dass die Isolierschicht mit einer ersten Photoresistschicht bedeckt wird, dass die erste Photoresistschicht mit einer zweiten Photoresistschicht bedeckt wird, wobei eine der genannten ersten und zweiten Photoresistschichten einen posiven Photoresist enthält und die andere eineri negativen Photoresist, dass nur ein Gebiet der beiden genannten Photoresis tschichten, das eine Abgrenzung entsprechend dem Rand, der den genannten Oberflächenteil begrenzt, hat, einer Strahlung ausgesetzt wird, für die die beiden Photoresistschichtenempfindlich sind, wonach der lösliche Teil der zweiten Photoresistschicht aufgelöst wird und durch die genannte erste Photoresistschicht und· die genannte Isolierschicht hindurch Ionen implantiert werden um das genannte implantierte Gebiet zu schaffen, wobei die Implantierung durch die Kombination des nicht gelösten zweiten Photoresis tschichtteiles und der darunter liegenden ersten Photoresistschicht und Isoliex-schichtteile maskiert wird, dass danach der lösliche erste Photoresistschichtteil und der zweite Photoresistschichtteil darüber entfernt werden und die Isolierschicht unter Benutzung des restlichen Teils der ersten Photoresistschicht als Ätzmaske in einem Ätzverfahren entfernt wird.
Das erfindungsgemässe Verfahren schafft Isolier-*· schichtteile, die gegenüber den unterliegenden implantierten Gebieten selbstausgerichtet sind unter Anwendung nur eines einzigen Photomaskierungsschrittes unter Vermeidung der
BAD
PHA 1062 *4·-.· *..*.:.. 12|_1O-1982
Nachteile der obengenannten bekannten Verfahren.
Obschon es bekannte Verfahren gibt, die die Verwehdung zweier Photoresistschichten zum Erzeugen eines Musters mit kleinen Löchern beschreiben, gibt es kein Verfahren unter diesen, bei dem beschrieben wird, auf welche Art und Weise Implantationen geschaffen werden, die verschoben von und selbstausgerichtet gegenüber dem Löchermuster sind. Das untenstehende bekannte Bezugsmaterial beschreibt ein Verfahren mit zwei Photoresistschichten um Muster mit kleinen Löchern herzustellen:- . Japanische Kokai 53-76757 Japanische Kokai 53-89673 ■ Japanische Kokai 55-55531. Japanische Kokai 55-55532 IBM Technical Disclosure Bulletin, Heft 21, Nr. 5,
Oktober 1978, Seiten I9OO-I9OI.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben.
In Fig. 1 wird ein Halbleiterkörper bzw. eine Platte IO auf einer Oberfläche mit einer Schicht 12 aus Isoliermaterial versehen. Der Halbleiterkörper 10 kann ein Plättchen aus monokristallinem Silicium enthalten für ein integriertes Schaltungsmuster von MOS-Anordnungen. Dazu ist es erwünscht, mit einer <, 100>orientierten Siliciumplatte anzufangen, die mit geeigneten N- or P-Verunreinigungen dotiert ist, in diesem Beispiel vom P-Typ, um die gewünsch-• ten MOS-Transistorkennzeichen zu erhalten.
An den Stellen, wo die Isolierschicht 12 als FeIdoxydisolierung dient, kann die.s>e in einer nassen Umgebung thermisch aufgewachsen werden, wie beispielsweise dadurch, dass über die Oberfläche des Halbleiterkörpers 10 Dampf hinübergefflhrt wird, während dieser Körper auf eine Temperatur von etwa 1000 C gebracht wird, bis die Schicht 12 eine Dicke' von e twa 450-600 11m erreicht hat. Andererseits kann die Isolierschicht 12 Siliciumnitrid einer geeigneten Dicke enthalten und kann auf der Oberfläche des Halbleiterkörpers 10 dadurch abgelagert werden, dass dieser einem
BAD ORIGINAL
PHA 1062 '..'.Γ.. .:.$.. ·..·.:.. Τ4-10-1982.
7 .
Hochfrequenzplasma aus Silan und Ammoniak ausgesetzt wird. Die folgende Reihe von Herstellungsschritten ist in Fig. 2 dargestellt und besteht aus der Anordnung einer ersten negativen Photoresistschicht 14 mit einer nachfolgenden zweiten positiven Photoresistschicht 16. Die negative Photoresistschicht Tk kann auf herkömmliche Art und Weise im Spannverfahren angebracht und auf 95 C erhitzt werden. Die Dicke der negativen Photoresistschicht 14' beträgt etwa 300 nm.
Die positive Photoresistschicht \6 kann auf gleiche
■ Art und Weise im Spinnverfahren angebracht und auf 95 ^ erhitzt werden. Die Dicke ist jedoch grosser als die der negativen Photoresistschicht 14 und beträgt etwa 1 500 nm.
Die Photoresistschichten 14 und 16 werden danach durch eine Maske 18 musterexponiert, welche Maske es erlaubt, dass ultraviolettes Licht un die beiden Photoresistschichten 14 und 16 eindringt und zwar durch die transparenten Gebiete der Maske 18 hindurch und dass das Licht in dem lichtundurch- - lässigen Gebiet gesperrt wird. Die transparenten Gebiete der Maske 18 sind in Fig. 2 hell dargestellt und das licht-.undurchlässige Gebiet ist schraffiert. Wenn die Platte mit dem positiven Photoresistentwickler entwickelt worden ist, werden die exponierten Gebiete der positiven Photoresistschicht 14 gelöst weil sie durch die Belichtung mehr löslich geblieben sind aber die'exponierten Gebiete der negativen Photoresistschicht 13 bleiben unberührt, weil sie durch die Belichtung polymerisiert wurden und weniger loslich blieben.
Der nächste Schritt ist in Fig. 3 dargestellt, worin die Platte einem Borionenimplantationsschritt ausgesetzt wird. Die Borionenengergie ist derart eingestellt, dass die Ionen durch die negative Photoresistschicht 14 und die Isolierschicht 12, wie das Feldoxyd, hindurchgehen und ionenimplantierte Gebiete bzw. Kanalsperren 20 gebildet werden, die sich über eine geringe Tiefe unter die Oberfläche des Halbleiterkörpers 10 erstrecken. Die Ionenenergie reicht nicht aus um die Ionen in die dicke positive Photoresistschicht 16 eindringen zu lassen. Die Borioneridosierung ist eingestellt um die gewünschte hohe Schwellenspannung für
bad
ριιλ io().'i *..".:.. .:„&.. *„.-.:.". ι4-ιο-ΐ982
den Fe 1 d crarisis to:c zu erhalten j die letzten Endes durch die Kornbina t ion mit; den Kanalsperren 20 und dem Feldoxyd 12 einer leitenden Gate-f orinonden Schicht geschaffen wird, welche Schicht; über das Feldoxyd 12 während einer nachfolgenden Verfahrensschritte vorgesehen wird. I>ie Borkonzentration für die Kanalsperren 20 muss hoch genug sein um die Schwel 1enspannung der Kanalsperre bzw. des Feldtransistors auf einen Pegel zu bringen, der ausreicht um eine Leitung desselben bei den normalen Spannungspegeln des aktiven Transis tors zu vermeiden.
Nach dem Implantationsschritt wird die nicht exponierte positive Photoresistschicht 16 dadurch entfernt, dass sie einer hohen Konzentration des Entwicklers während einer langen Zeit von nahezu 10 Minuten ausgesetzt wird.
Venn die positive Photoresistschicht 16 entfernt ist, wird derjenigen Teil der negativen Pho toresistschicht 14,, der vor Exponierung geschützt wurde, nun entwickelt und entfernt, wodurch die in Fig. 4 gezeigte Struktur zurückbleibt. In Fig. 4 ist die entwickelte negative Photoresistschicht 14 als Muster dargestellt mit einer Öffnung 22 zwischen und selbstausgerichtet gegenüber den Rändern der Kanalsperren 20, wobei ein Teil der dicken Isolierschicht 12 freiliegt. Die res cliche negative Photoresistschicht 14 kann nun als Maske benutzt werden um eine Öffnung in der dicken Isolierschicht 12 selektiv wegzuätzen. Im Falle einer FeIdoxydisolierschicht 12 kann das Ätzmittel gelöste Flusssäure (HF) sein und im Falle einer Siliciumnitridisolierschicht 12 kann ein Plasmaätzverfahren mit Siliciumnitrid in CF,-Gat benutzt werden. Nachdem die Isolierschicht 12 mustergeätzt wurde, wird die negative Photoresistschicht 14 dadurch entfernt, dass sie einer hohen Konzentration eines Entwickelers wahrend einer langen Zeit ausgesetzt wird, wodurch die Struktur zurückbleibt, wie diese in Fig. 5 dargestellt ist.
In der Endstruktur aus Fig. 5 haben die Öffnung 2h in der- dicken Isolierschicht 12 und die darunterliegenden lateral in einem Abstand voneinander liegenden Kanalsperren 20 selbstausgerichtete Ränder. Weil der Ibnenimplantations-
BAD ORlGIMAL
PHA 1062 *··^... «,. .... 14-10-198,2
schritt für die Kanalsperren 20 nach der Bildung der Isolierschicht 12 erfolgte, gibt es keinen "Vogelschnabeleffekt", der das Resultat eines selektiven Oxydntionsverfahren wäre. "Wo also die Öffnung" 24 in der dicken Inolierschicht 12 das aktive Transistorgebiet begrenzt, gibt es keine weitere Verringerung der Grosse des aktiven Transistorgebietes. Obschon nicht dargestellt, dürfte es einleuchten, dass ein Transistor vom MOS-Typ in und auf dem Halbleiterkörper 10 innerhalb der Grenzen der Öffnung 2 4 und zwischen den Kanalsperren 20 hergestellt werden kann.
Es dürfte auch einleuchten, dass statt einen Tran-
sistor zu enthalten, das aktive Halbleitergebiet zwischen, den P -Kanalsperren 20 und innerhalb der Grenzen der Öffnung 24 auch benutzt werden kann, andere Anordnungen zu bilden, wie beispielsweise ein N -diffundiertes oder implantiertes Gebiet für eine längliche Halbleiterverbindung oder ein X -Kontaktgebiet, mit dem eine metallische Verbindung gemacht wird.
Dadurch, dass man atif Siliciurnät/en verzichtet um die aktiven Gebiete zu bilden, werden die groben Oberflächen— unregelmässigkeiten an der Grenzfläche zwischen dem Siliciumkörper 10 und der Isolierschicht 12 vermieden. Lichtreflexionsprobleme werden bei der späteren Behandlung verringert,.wie das Problem der Herstellung einer guten metallischen Verbindung innerhalb der Öffnung 24.
Es dürfte einleuchten, dass die erste Photoresistschicht statt eines negativen Photoresistors einen positiven Photoresist enthalten kann, wobei die zweite Photoresistschicht in diesem Fall aus negativem Photoresist bestehen kann. Die Photomaske 18 müsste in diesem Fall komplementär sein, wobei der schraffierte Teil strahlungsdurchlässig ist und der übrige Teil lichtundurchlässig.
Statt Bor oder andere Akzeptorionen können Donorionen benutzt werden um ;\r-leitende implantierte Gebiete zu erhalten. Andere Halbleitermaterialien als Silicium können benutzt werden und andere Atzverfahren als chemisches Ätzen, beispielsweise Plasmaätzen kann angewandt werden.
Leerseite

Claims (1)

  1. PHA 1062 * ' "/Τ " ···· ]1\- 10-19M2
    PATENTANSPRÜCHE: .
    1. Verfahren um in einem Oberflächenteil eines Halbleiterkörpers ein implantiertes Gebiet mit einem Rand zu erzeugen, der selbstausgerichtet ist gegenüber einem Rand eines- Isolierschichtteils auf dem genannten implantierten Gebiet, dadurch gekennzeichnet, dass eine Oberfläche des Halbleiterkörpers mit einer Isolierschicht bedeckt wird, p>*s dass die Isolierschicht mit einer ersten Pho toresistschicht bedeckt wird, dass die erste Photoresistschicht mit einer zweiten Photoresistschicht bedeckt wird, wobei eine der genannten ersten und zweiten Photoresistschichten einen positiven Photoresist enthält und die andere einen negativen Photoresist, dass nur ein Gebiet der beiden genannten Photoresistschichten mit einer Umrandung entsprechend dem Rand, der den genannten Oberflächenteil begrenzt j einer Strahlung ausgesetzt wird, für die die beiden Photoresistschichten empfindlich sind, wonach der lösliche Teil der zweiten Photoresistschicht aufgelöst wird und durch die genannte erste Photoresistschicht und die genannte Isolierschicht hindurch Ionen implantiert werden um das genannte implantierte Gebiet zu schaffen, wobei die Implantierung durch die Kombination des nicht gelösten zweiten Photoresistschichtteils und der darunter liegenden- ersten Photoresistschicht und Isolierschichtteile maskiert wird, dass danach der lösliche erste Photoresistschichtteil und der zweite Photoresistschichtteil darüber entfernt werden und die Isolierschicht und zwar unter Benutzung des restlichen Teils der ersten Photoresistschicht als Ätzmaske im Ätzverfahren entfernt wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    dass die genannte erste Photoresistschicht einen negativen
    30
    Photoresist enthält und die genannte zweite Photoresistschicht einen positiven Photoresist enthält.
    3· Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Halbleiterkörpex· Silicium ist und die
    ΡΗΛ 1002 ••ψ* '..·.:.. 14-10-1982
    genannt.en Isolierschicht Siliciumdioxyd enthält, das auf dein genannten Silicium thermisch aufgewachsen wird. h. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die genannte Isolierschicht Siliciumnitrid enthält.
    5. Verfahren nach Anspruch 3» dadurch gekennzeichnet, dass die Si Liciumdioxydschicht eine Dicke von etwa ΛθΟ-6θΟ nm hat-.
    6. Verfahren nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet, dass die genannte erste Photoresistschichc eine Dicke von etwa 3OO nm und die genannte zweite Photoresist schicht eine Dicke von etwa 1500 nm hat.
    s*-' 7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der genannte Halbleiterkörper P-Leitendes Silicium enthält und die genannten Verunreinigungsionen Borionen enthalten.
    8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die genannte zweite Photoresistschicht im chemischen Ätzverfahren entfernt wird, Wonach der genannte darunter liegende Teil der ersten Photoresistschicht mit einem Entwicklerlösungsmittel entfernt wird.
    9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Isolierschicht im chemischen Ätzverfahren entfernt wird.
    10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Atzen der Isolierschicht der restliche Teil der ersten Photoresistschicht entfernt wird.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der genannte restliche Teil der ersten Photoresistschicht im chemischen Ätzverfahren entfernt wird.
    35
    BAD ORIGINAL
DE19823244588 1981-12-10 1982-12-02 Verfahren zum bilden von ionenimplantierten gebieten, selbstausgerichtet mit ueberliegenden isolierenden schichtteilen Withdrawn DE3244588A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/329,364 US4398964A (en) 1981-12-10 1981-12-10 Method of forming ion implants self-aligned with a cut

Publications (1)

Publication Number Publication Date
DE3244588A1 true DE3244588A1 (de) 1983-07-14

Family

ID=23285045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823244588 Withdrawn DE3244588A1 (de) 1981-12-10 1982-12-02 Verfahren zum bilden von ionenimplantierten gebieten, selbstausgerichtet mit ueberliegenden isolierenden schichtteilen

Country Status (5)

Country Link
US (1) US4398964A (de)
JP (1) JPS58107630A (de)
DE (1) DE3244588A1 (de)
FR (1) FR2518315A1 (de)
GB (1) GB2111305B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2117175A (en) * 1982-03-17 1983-10-05 Philips Electronic Associated Semiconductor device and method of manufacture
US4586243A (en) * 1983-01-14 1986-05-06 General Motors Corporation Method for more uniformly spacing features in a semiconductor monolithic integrated circuit
US4679303A (en) * 1983-09-30 1987-07-14 Hughes Aircraft Company Method of fabricating high density MOSFETs with field aligned channel stops
US4564584A (en) * 1983-12-30 1986-01-14 Ibm Corporation Photoresist lift-off process for fabricating semiconductor devices
US4567132A (en) * 1984-03-16 1986-01-28 International Business Machines Corporation Multi-level resist image reversal lithography process
JPS61127174A (ja) * 1984-11-26 1986-06-14 Toshiba Corp 半導体装置の製造方法
US4592132A (en) * 1984-12-07 1986-06-03 Hughes Aircraft Company Process for fabricating multi-level-metal integrated circuits at high yields
GB2172427A (en) * 1985-03-13 1986-09-17 Philips Electronic Associated Semiconductor device manufacture using a deflected ion beam
US4737468A (en) * 1987-04-13 1988-04-12 Motorola Inc. Process for developing implanted buried layer and/or key locators
US5262392A (en) * 1991-07-15 1993-11-16 Eastman Kodak Company Method for patterning metallo-organic percursor film and method for producing a patterned ceramic film and film products
US5830789A (en) * 1996-11-19 1998-11-03 Integrated Device Technology, Inc. CMOS process forming wells after gate formation
DE10302104A1 (de) * 2003-01-21 2004-08-05 Friwo Gerätebau Gmbh Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen
US7064048B2 (en) * 2003-10-17 2006-06-20 United Microelectronics Corp. Method of forming a semi-insulating region
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
KR100881017B1 (ko) * 2007-05-17 2009-01-30 주식회사 동부하이텍 반도체 소자의 제조 방법
JP6728638B2 (ja) * 2015-11-10 2020-07-22 富士電機株式会社 半導体デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1432309A (en) * 1973-03-02 1976-04-14 Signetics Corp Semiconductor structures
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
US4022932A (en) * 1975-06-09 1977-05-10 International Business Machines Corporation Resist reflow method for making submicron patterned resist masks
US4040891A (en) * 1976-06-30 1977-08-09 Ibm Corporation Etching process utilizing the same positive photoresist layer for two etching steps
US4201800A (en) * 1978-04-28 1980-05-06 International Business Machines Corp. Hardened photoresist master image mask process
US4144101A (en) * 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
FR2460037A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Procede d'auto-alignement de regions differemment dopees d'une structure de semi-conducteur
US4350541A (en) * 1979-08-13 1982-09-21 Nippon Telegraph & Telephone Public Corp. Doping from a photoresist layer
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
DE2945854A1 (de) * 1979-11-13 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Ionenimplantationsverfahren

Also Published As

Publication number Publication date
US4398964A (en) 1983-08-16
FR2518315A1 (fr) 1983-06-17
JPS58107630A (ja) 1983-06-27
FR2518315B1 (de) 1985-03-01
GB2111305A (en) 1983-06-29
GB2111305B (en) 1985-11-20

Similar Documents

Publication Publication Date Title
EP0005164B1 (de) Verfahren zur Herstellung integrierter logischer Schaltungen in Implantationstechnik mit gehärteter Photoresistmaske
DE2745857C2 (de)
DE2661099C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3110477C2 (de)
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE3244588A1 (de) Verfahren zum bilden von ionenimplantierten gebieten, selbstausgerichtet mit ueberliegenden isolierenden schichtteilen
DE3789350T2 (de) Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.
DE2133978B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE2928923C2 (de)
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee