FR2518315A1 - Procede pour la formation de regions implantees d'ions auto-alignees avec des parties de couche isolantes superposees - Google Patents
Procede pour la formation de regions implantees d'ions auto-alignees avec des parties de couche isolantes superposees Download PDFInfo
- Publication number
- FR2518315A1 FR2518315A1 FR8220395A FR8220395A FR2518315A1 FR 2518315 A1 FR2518315 A1 FR 2518315A1 FR 8220395 A FR8220395 A FR 8220395A FR 8220395 A FR8220395 A FR 8220395A FR 2518315 A1 FR2518315 A1 FR 2518315A1
- Authority
- FR
- France
- Prior art keywords
- layer
- photosensitive resin
- photoresist
- insulating layer
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 150000002500 ions Chemical class 0.000 title claims description 17
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- -1 boron ions Chemical class 0.000 claims description 2
- 238000003486 chemical etching Methods 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 239000002904 solvent Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005554 pickling Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
PROCEDE POUR REALISER UNE REGION DE SURFACE IMPLANTEE, DONT LE BORD EST ALIGNE PAR RAPPORT A UN BORD D'UNE PARTIE DE COUCHE ISOLANTE SUPERPOSEE. LE PROCEDE COMPORTE LES ETAPES DE RECOUVREMENT D'UNE SURFACE SEMICONDUCTRICE D'UNE COUCHE ISOLANTE 12, RECOUVREMENT DE LA COUCHE ISOLANTE 12 DE LA PREMIERE 14 ET SECONDE 16 COUCHES DE RESINE PHOTOSENSIBLE, L'UNE DESDITES COUCHES ETANT CONSTITUEE PAR UNE RESINE PHOTOSENSIBLE POSITIVE ET L'AUTRE PAR UNE RESINE PHOTOSENSIBLE NEGATIVE, LES COUCHES DE RESINE PHOTOSENSIBLE SONT TOUTES LES DEUX EXPOSEES A TRAVERS UN MASQUE 18 ET LA PARTIE DISSOUTE DE LA SECONDE COUCHE DE RESINE PHOTOSENSIBLE SUPERIEURE 16 EST ENLEVEE. DES IONS SONT IMPLANTES DANS LA SURFACE SEMICONDUCTRICE UTILISANT LA SECONDE COUCHE DE RESINE PHOTOSENSIBLE SUBSISTANT ET LES PARTIES DE COUCHE SOUSJACENTES COMME UN MASQUE POUR FORMER DES REGIONS IMPLANTEES 20. PUIS LA PARTIE DISSOUTE DE LA PREMIERE COUCHE DE RESINE PHOTOSENSIBLE 14 ET LA PARTIE DE LA SECONDE COUCHE DE RESINE PHOTOSENSIBLE 16 SUR CELLE-CI SONT ENLEVEES. TOUT EN UTILISANT LA PARTIE SUBSISTANTE DE LA PREMIERE COUCHE DE RESINE PHOTOSENSIBLE 14 COMME UN MASQUE, LA PARTIE DECOUVERTE DE LA COUCHE ISOLANTE 12 EST ENLEVEE PAR DECAPAGE, LAISSANT EXISTER DES PARTIES DE LA COUCHE ISOLANTE 12 D'UNE FACON AUTO-ALIGNEE PAR RAPPORT AUX REGIONS IMPLANTEES 20. APPLICATION A LA FABRICATION DE TRANSISTORS MOS.
Description
"PROCEDE POUR LA FORMATION DE REGIONS IMPLANTEES D'IONS AUTO-
ALIGNEES AVEC DES PARTIES DE COUCHE ISOLANTES SUPERPOSEES"
L'invention concerne un procédé permettant d'appliquer,
dans une partie de surface d'un corps semiconducteur, une région im-
plantée présentant un bord qui est auto-aligné par rapport à un bord
d'une partie de couche isolante appliquée sur ladite région implan-
OS tee.
Un tel procédé est connu du brevet britannique 1 432 309.
Lors de la réalisation de circuits intégrés semiconduc-
teurs, il est parfois nécessaire d'effectuer des dép 8 ts d'ions dans des régions séparées du corps semiconducteur de façon que 1 l'espace entre les dépôts d'ions soit aligné par rapport à une ouverture dans
une couche en matériau isolant située au-dessus des dépôts d'ions.
Dans des circuits semiconducteurs à oxyde métallique (circuits MOS) par exemple, une couche épaisse d'oxyde est formée sur la surface du
corps semiconducteur Dans le dispositif fini, l'oxyde sert de sup-
port isolant pour des éléments conducteurs aussi bien que de moyen d'isolation électrique d'une région active de transistor par rapport a une autre qui s'étend dans des creux formés dans la couche épaisse d'oxyde Lors de la réalisation du dispositif, la couche d'oxyde sert de masque pour le décapage chimique sélectif aussi bien que pour le
dopage sélectif d'impuretés Au-dessous de l'oxyde dans le corps se-
miconducteur, des dépôts ou des interrupteurs de canal d'une concen-
tration d'impuretés suffisante s'étendent dans le corps semiconduc-
teur pour éviter l'effet de transistor indésirable partout à l'exté-
rieur des régions actives de transistor Un procédé typique, suivi d'une réalisation MOS, est décrit dans le brevet britannique 1 432 309, o les dépôts d'ions pour les interrupteurs de canal sont introduits dans le corps semiconducteur
avant que l'oxyde ne soit formé par croissance thermique sur la sur-
face du corps semiconducteur Cette méthode connue présente plusieurs inconvénients D'une part, il y a une tendance pour plusieurs dépôts d'ions de diffuser dans les régions actives de transistor par suite
2518315-
-2- d'activation thermique, ce qui réduit les régions actives D'autre
part, deux photomasques sont nécessaires et doivent être rigoureuse-
ment positionnés l'un par rapport à l'autre.
Un autre effet qui contribue à réduire les régions actives
est l'effet dit "à bec d'oiseau" dans le processus d'oxydation sélec-
tive Lorsque l'oxyde est formé par croissance thermique, celui-ci se forme au-dessus de la surface aussi bien que dans le corps de la
plaque semiconductrice et au-dessous du matériau de masquage d'oxy-
dation, comme du nitrure de silicium Du fait qu'il se forme au-des-
sous du masque d'oxydation, tant latéralement que dans la profondeur, l'oxyde soulève le masque d'oxydation, de sorte que, vu en section
transversale, la forme de la couche d'oxyde ressemble au bec d'un oi-
seau, étant épais aux régions non masquées et en pointe vers un point
situé quelque peu vers l'intérieur au-dessous du masque d'oxydation.
L'effet -"à bec d'oiseau" contribue également à réduire les régions actives du fait qu'il élargit la couche d'oxyde dans une partie de la région masquée, de façon à réduire la taille de la région exempte
d'oxyde que le masque d'oxydation doit réaliser.
Outre une réduction de la taille des régions actives de transistor, l'effet "à bec d'oiseau" réduit également la largeur des bandes conductrices qui sont formées par un fort dopage de dopant,
implanté ou diffusé dans des régions des plaques exemptes d'oxyde,-
de façon à réduire la conductivité des bandes conductrices.
Selon une autre technique permettant de former des régions
actives dans la surface semiconductrice, un trou est formé par dé-
capage à travers la couche d'oxyde et la surface de silicium décou-
verte est décapée dans la région active afin d'enlever les dépôts
d'ions introduits préalablement pour former des régions d'interrup-
tion de canal Le décapage de silicium produit l'évidement du sili-
cium audessous de l'oxyde L'évidement est désavantageux du fait que des irrégularités de surface introduisent des problèmes de réflexion
lumineuse pendant des étapes ultérieures du processus photolithogra-
phique La hauteur entre la région active et le sommet de l'oxyde qui résulte du décapage de silicium aggrave également le problème de recouvrement pour les interconnexions métalliques à l'intérieur et à
l'extérieur des régions actives.
-3- Il se produit un grand besoin d'éliminer ou au moins de réduire au minimum les effets indésirables résultant des processus
de l'art connu.
Conformément à l'invention, le procédé comme décrit dans
le préambule est caractérisé en ce qu'une surface du corps semicon-
ducteur est recouverte d'une couche isolante, que la couche isolan-
te est recouverte d'une première couche de résine photosensible, que la première couche de résine photosensible est recouverte d'une seconde couche de résine photosensible, une ou lesdites première et
-seconde couches de résine photosensible comportant une résine photo-
sensible positive et l'autre une résine photosensible négative, que
seule une région desdites deux couches de résine photosensible pré-
sentant une limite correspondant au bord délimitant ladite partie de surface est exposée à un rayonnement auquel sont sensibles les deux couches de résine photosensible, après quoi la partie soluble de la seconde couche de résine photosensible est dissoute et des ions sont implantés à travers ladite première couche de résine photosensible et ladite couche isolante afin de fournir ladite région implantée, l'implantation étant masquée par la combinaison de la seconde partie de couche de résine photosensible non dissoute et la première couche
de résine photosensible sousjacente et des parties de couche isolan-
tes, puis, que la première partie de couche de résine photosensible soluble et la seconde partie de couche de résine photosensible sur celleci sont enlevées, et que la couche isolante est enlevée par
décapage, la partie subsistante de la première couche de résine pho-
tosensible faisant office de masque de décapage.
Le procédé conforme à l'invention fournit des parties de
couche isolantes qui sont auto-alignées par rapport aux régions im-
plantées sous-jacentes à l'aide d'une simple étape de photomasquage
tout en évitant les inconvénients du procédé connu mentionné ci-des-
sus.
Bien qu'il existe des procédés connus qui décrivent l'uti-
lisation de couches de résine photosensible doubles afin de réali-
ser une configuration de petits trous, aucun d'eux ne décrit la fa-
çon, dont sont réalisées des implantations décalées à partir de et
auto-alignées par rapport à la configuration de trous Les référen-
_ 4 _
ces d'art connu décrivent des processus à couche de résine photosen-
sible double pour produire des configurations présentant de petits trous. Japanese Kokai 53-76757 Japanese Kokai 53-89673 Japanèse Kokai 55-55531
Japanese Kokai 55-55532.
IBM Technical Disclosure Bulletin, Vol 21,
N 5, octobre 1978, pages 1900 à 1901.
La description ci-après, en se référant aux dessins anne-
xés, le tout donné à titre d'exemple non limitatif, fera bien com-
prendre comment l'invention peut être réalisée.
Sur la figure 1, une surface d'un corps semiconducteur ou
d'une plaque semiconductrice 10 est munie d'une couche 12 en maté-
riau isolant Le corps semiconducteur 10 peut compter une plaque en
silicium monocristallin destinée à contenir une configuration de cir-
cuit intégré de dispositifs MOS A cet effet, il est désirable de partir d'une plaque en silicium orientée selon 100 qui est dopée d'impuretés appropriées N ou p, dans cet exemple de type p, afin de
réaliser les caractéristiques désirées des transistors MOS.
Du fait que la couche isolante 12 doit servir d'isolation
d'oxyde, elle peut être formée thermiquement dans une ambiance humi-
de, comme par passage de vapeur sur la surface du corps semiconduc-
teur 10, a-lors que ce dernier est chauffé à environ 10000 C, jusqu'à
ce que la couche 12 atteigne une épaisseur d'environ 450 à 600 nm.
D'une façon alternative, la couche isolante 12 peut comporter du ni-
trure de silicium d'une épaisseur appropriée et peut être déposée sur la surface du corps semiconducteur 10 par exposition à un plasma
de silane et d'ammoniac à haute fréquence.
Les étapes suivantes du processus sont représentées sur la
figure 2 et comprennent l'application d'une première couche de rési-
ne photosensible négative 14, suivie d'une seconde couche de résine
photosensible positive 16 La couche de résine photosensible négati-
ve 14 peut être centrifugée d'une façon conventionnelle et cuite à 95 C L'épaisseur de la couche de résine photosensible négative 14
est d'environ 300 nm.
-5- La couche de résine photosensible positive 16 peut être centrifugée d'une façon analogue et cuite à 950 C Toutefois, son
épaisseur est notablement supérieure à celle de la couche de rési-
ne photosensible négative 14 et est d'environ 1500 nm.
Les couches de résine photosensible 14 et 16 sont ensui-
te exposées à travers un masque 18, qui permet à la lumière ultra-
violette de pénétrer dans les deux couches de résine photosensible
14 lumière dans la région opaque Les régions transparentes du mas-
que 18 sont représentées d'une façon claire sur la figure 2 et la
région opaque est représentée de façon hachurée sur les dessins.
Lorsque la plaque est développée avec un agent de développement
de résine photosensible positive, les régions exposées de la cou-
che de résine photosensible positive 14 sont dissoutes du fait qu'
elles sont rendues plus solubles par suite de l'exposition luni-
neuse, mais les régions exposées de la couche de résine photosen-
sible négative 16 restent intactes du fait qu'elles étaient poly-
mérisées par l'exposition lumineuse et rendues moins solubles.
L'étape suivante est représentée sur la figure 3 o la plaque est soumrise à une implantation d'ions bore L'énergie des ions bore est réglée de fagon à permettre aux-ions de traverser la couche de résine photosensible négative 14 et la couche isolante 12, comme l'oxyde, et de former des régions implantées d'ions ou des interrupteurs de canal 20 s'étendant sur une faible profondeur au-dessous de la surface du corps semiconducteur 10 L'énergie des
ions ne suffit pas pour permettre aux ions de pénétrer dans la cou-
che de résine photosensible positive épaisse 16 Le dosage d'ions
bore est réglé de façon à obtenir la tension de seuil élevée dési-
rée pour le transistor qui est fourni en fin de compte par la com-
binaison des interrupteurs de canal 20 et l'oxyde 12 d'une couche
conductrice formatrice de trous qui est prévue sur l'oxyde 12 pen-
dant les étapes suivantes du processus La concentration de bore pour les interrupteurs de canal 20 doit être suffisamment élevée pour porter la tension de seuil de l'interrupteur de canal ou du transistor à un niveau qui suffit pour éviter sa conduction aux
niveaux de tension normaux des transistors actifs.
Après l'étape d'implantation d'ions, la couche de résine -6- photosensible positive non exposée 16 est enlevée par exposition à une concentration élevée de l'agent de développement pendant une longue durée d'approximativement 10 minutes La couche de résine photosensible positive 16 étant enlevée, la partie de la couche de
résine photosensible négative 14 qui est protégée contre l'exposi-
tion est maintenant développée et enlevée, de façon qu'il subsiste
la structure représentée sur la figure 4 Sur la figure 4, la cou-
che de résine photosensible négative développée 14 est représentée
en configuration et présente une ouverture 22 entre et étant auto-
-10 alignées par rapport aux bords des interrupteurs de canal 20, une
partie de la couche isolante épaisse 12 étant découverte.
La couche de résine photosensible négative résiduelle 14 peut maintenant être utilisée comme masque pour réaliser, par décapage sélectif, une ouverture dans la couche isolante épaisse
12 Dans le cas d'une couche isolante en oxyde 12, l'agent de dé-
capage peut être de l'acide fluorhydrique dilué (HF), et dans le
cas d'une couche isolante en nitrure de silicium 12, il est possi-
ble d'utiliser le décapage au plasma de nitrure de silicium dans du du gaz de CF 4 Après décapage de la couche isolante 12 suivant la configuration, la couche de résine photosensible négative 14 est enlevée par exposition à une concentration élevée de l'agent de développement pendant une assez longue durée, de façon qu'il
subsiste la structure représentée sur la figure 5.
Dans la structure terminale représentée sur -la figure
5, l'ouverture 24 dans la couche isolante épaisse 12 et les inter-
rupteurs de canal 20 latéralement espacés sousjacents présentent des bords auto-alignés Du fait que l'étape d'implantation d'ions pour les interrupteurs de canal 20 s'effectue après la formation
de la couche isolante 12, il ne se produit pas d'effet "à bec d'oi-
seau" résultant du processus d'oxydation sélective Ainsi, du fait que l'ouverture 24 dans la couche isolante épaisse 12 définit la région d'un transistor actif, il ne produit plus de réduction des
dimensions dans la région de transistor active Bien que non illus-
tré, il est évident qu'un transistor du genre NOS peut être réali-
sé dans et sur le corps semiconducteur 10 dans les limites de l'ou-
verture 24 et entre les interrupteurs de canal 20.
18315
-7-
Il est également évident qu'au lieu de contenir un transis-
tor, la région semiconductrice active située entre les interrupteurs
de canal p+ 20 et dans les limites de l'ouverture 24 peut être uti-
lisée pour former d'autres dispositifs, comme par exemple une région implantée ou diffusée N pour une interconnexion semiconductrice allongée ou une région de contact né avec laquelle est réalisée une
interconnexion métallique -
Du fait que le décapage de silicium pour, la formation des régions actives est omis, de grandes irrégularités de surface sont
évitées à l'interface entre le corps en silicium 10 et la couche iso-
lante 12 Des probl Tmes de réflexion lumineuse seront réduits pendant le traitement ultérieur, tout comme le problème de la réalisation de
bonnes interconnexions métalliques dans l'ouverture 24.
Il est évident qu'au lieu de la résine photosensible néga-
tive, la première couche de résine photosensible peut comprendre la
résine photosensible positive, la seconde couche de résine photosen-
sible étant dans ce cas constitué par une résine photosensible néga-
tive Dans ce cas, le photomnasque 18 doit être complémentaire, la
partie hachurée étant transparente au rayonnement et la partie sub-
sistante étant opaque.
Au lieu de bore ou autres ions accepteurs, il est possible d'utiliser des ions donneurs pour obtenir les régions implantées de type N 20 D'autres matériaux semiconducteurs que le silicium peuvent
être utilisés et d'autres méthodes de décapage que le décapage chimi-
que, par exemple le décapage au plasma, peut être utilisé.
-8-
Claims (11)
1 Procédé permettant d'appliquer, dans une partie de surface d'un corps semiconducteur, une région implantée présentant un bord qui est autoaligné par rapport à un bord d'une partie de couche isolante appliquée sur ladite région implantée, caractérisé en ce
qu'une surface du corps semiconducteur ( 10) est recouverte d'une cou-
che isolante ( 12), que la couche isolante est recouverte d'une pre-
mière ( 14) couche de résine photosensible, que la première couche de résine photosensible est recouverte d'une seconde ( 16) couche de résine photosensible, une ou lesdites première et seconde couches ( 14, 16) de résine photosensible comportant une résine photosensible positive et l'autre une résine photosensible négative, que seule une région des dites deux couches de résine photosensible présentant une limite correspondant au bord délimitant ladite partie de surface est exposée à un rayonnement auquel sont sensibles les deux couches de résine photosensible, après quoi la partie soluble de la seconde couche ( 16) de résiné photosensible est dissoute et des ions sont
implantés à travers ladite première couche ( 14) de résine photosen-
sible et ladite couche isolante afin de fournir ladite région implan-
tée ( 20), l'implantation étant masquée par la combinaison de la sec-
onde partie de couche ( 16) de résine photosensible non dissoute et la
première couche ( 14) de résine photosensible sousjacente et des par-
ties de couche isolantes ( 12), puis que la première partie de couche ( 14) de résine photosensible soluble et la seconde partie de couche ( 16) de résine photosensible sur celle-ci sont enlevées, et que la couche isolante ( 12) est enlevée par décapage, la partie -subsistante de la première couche ( 14) de résine photosensible faisant office de
masque décapage.
2 Procédé selon la revendication 1, caractérisé en ce que ladite première couche ( 14) de résine photosensible comporte une résine photosensible négative et ladite seconde couche ( 16) de résine
photosensible comporte une résine photosensible positive.
3 Procédé selon la revendication 1 ou 2, caractérisé en ce -9- que le corps semiconducteur ( 10) est du silicium et ladite couche isolante ( 12) comporte de dioxyde de silicium qui est formé par
croissance thermique sur ledit silicium.
4 Procédé selon l'une des revendications précédentes, carac-
térisé en ce que ladite couche isolante ( 12) comporte du nitrure de silieium. Procédé selon la revendication 3, caractérisé en ce que la- dite couche de dioxyde de silioium présente une épaisseur d'environ
400 à 600 nm.
6 Procédé selon l'une des revendications précédentes, carac-
térisé en ce que ladite première couche ( 14) de résine photosensible présente une épaisseur d'environ 300 nm et ladite seconde couche ( 16)
de résine photosensible présente une épaisseur d'environ 1500 nm.
7 Procédé selon l'une des revendications précédentes, carac-
térisé en ce que ledit corps sericonducteur ( 10) comporte du silicium de type p et lesdites ions d'impureté comportent des ions bore
8 Procédé selon l'une des revendications précédentes, carac-
térisé en ce que ladite seconde couche ( 16) de résine photosensible
est enlevée par décapage chimique, après quoi ladite partie sous-
jacente de la première couche ( 14) de résine photosensible est en-
levée avec un solvant de développement.
9 Procédé selon l'une des revendications précédentes, carac-
térisé en ce que la couche isolante ( 12) est enlevée par décapage chimique.
10 Procédé selon l'une des revendications précédentes carac-
térisé en ce qu'après décapage de la couche isolante ( 12) la partie subsistante de la première couche ( 14) de résine photosensible est enlevee.
11 Procédé selon l'une des revendications précédentes, carac-
térisé en ce que ladite partie subsistante est enlevée par décapage chimique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/329,364 US4398964A (en) | 1981-12-10 | 1981-12-10 | Method of forming ion implants self-aligned with a cut |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2518315A1 true FR2518315A1 (fr) | 1983-06-17 |
| FR2518315B1 FR2518315B1 (fr) | 1985-03-01 |
Family
ID=23285045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8220395A Granted FR2518315A1 (fr) | 1981-12-10 | 1982-12-06 | Procede pour la formation de regions implantees d'ions auto-alignees avec des parties de couche isolantes superposees |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4398964A (fr) |
| JP (1) | JPS58107630A (fr) |
| DE (1) | DE3244588A1 (fr) |
| FR (1) | FR2518315A1 (fr) |
| GB (1) | GB2111305B (fr) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2117175A (en) * | 1982-03-17 | 1983-10-05 | Philips Electronic Associated | Semiconductor device and method of manufacture |
| US4586243A (en) * | 1983-01-14 | 1986-05-06 | General Motors Corporation | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit |
| US4679303A (en) * | 1983-09-30 | 1987-07-14 | Hughes Aircraft Company | Method of fabricating high density MOSFETs with field aligned channel stops |
| US4564584A (en) * | 1983-12-30 | 1986-01-14 | Ibm Corporation | Photoresist lift-off process for fabricating semiconductor devices |
| US4567132A (en) * | 1984-03-16 | 1986-01-28 | International Business Machines Corporation | Multi-level resist image reversal lithography process |
| JPS61127174A (ja) * | 1984-11-26 | 1986-06-14 | Toshiba Corp | 半導体装置の製造方法 |
| US4592132A (en) * | 1984-12-07 | 1986-06-03 | Hughes Aircraft Company | Process for fabricating multi-level-metal integrated circuits at high yields |
| GB2172427A (en) * | 1985-03-13 | 1986-09-17 | Philips Electronic Associated | Semiconductor device manufacture using a deflected ion beam |
| US4737468A (en) * | 1987-04-13 | 1988-04-12 | Motorola Inc. | Process for developing implanted buried layer and/or key locators |
| US5262392A (en) * | 1991-07-15 | 1993-11-16 | Eastman Kodak Company | Method for patterning metallo-organic percursor film and method for producing a patterned ceramic film and film products |
| US5830789A (en) * | 1996-11-19 | 1998-11-03 | Integrated Device Technology, Inc. | CMOS process forming wells after gate formation |
| DE10302104A1 (de) * | 2003-01-21 | 2004-08-05 | Friwo Gerätebau Gmbh | Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen |
| US7064048B2 (en) * | 2003-10-17 | 2006-06-20 | United Microelectronics Corp. | Method of forming a semi-insulating region |
| US7208401B2 (en) * | 2004-03-12 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | Method for forming a thin film |
| KR100881017B1 (ko) * | 2007-05-17 | 2009-01-30 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| JP6728638B2 (ja) * | 2015-11-10 | 2020-07-22 | 富士電機株式会社 | 半導体デバイスの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1432309A (en) * | 1973-03-02 | 1976-04-14 | Signetics Corp | Semiconductor structures |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4004044A (en) * | 1975-05-09 | 1977-01-18 | International Business Machines Corporation | Method for forming patterned films utilizing a transparent lift-off mask |
| US4022932A (en) * | 1975-06-09 | 1977-05-10 | International Business Machines Corporation | Resist reflow method for making submicron patterned resist masks |
| US4040891A (en) * | 1976-06-30 | 1977-08-09 | Ibm Corporation | Etching process utilizing the same positive photoresist layer for two etching steps |
| US4201800A (en) * | 1978-04-28 | 1980-05-06 | International Business Machines Corp. | Hardened photoresist master image mask process |
| US4144101A (en) * | 1978-06-05 | 1979-03-13 | International Business Machines Corporation | Process for providing self-aligned doping regions by ion-implantation and lift-off |
| US4253888A (en) * | 1978-06-16 | 1981-03-03 | Matsushita Electric Industrial Co., Ltd. | Pretreatment of photoresist masking layers resulting in higher temperature device processing |
| FR2460037A1 (fr) * | 1979-06-22 | 1981-01-16 | Thomson Csf | Procede d'auto-alignement de regions differemment dopees d'une structure de semi-conducteur |
| US4350541A (en) * | 1979-08-13 | 1982-09-21 | Nippon Telegraph & Telephone Public Corp. | Doping from a photoresist layer |
| US4231811A (en) * | 1979-09-13 | 1980-11-04 | Intel Corporation | Variable thickness self-aligned photoresist process |
| DE2945854A1 (de) * | 1979-11-13 | 1981-05-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Ionenimplantationsverfahren |
-
1981
- 1981-12-10 US US06/329,364 patent/US4398964A/en not_active Expired - Fee Related
-
1982
- 1982-12-02 DE DE19823244588 patent/DE3244588A1/de not_active Withdrawn
- 1982-12-06 FR FR8220395A patent/FR2518315A1/fr active Granted
- 1982-12-06 GB GB08234746A patent/GB2111305B/en not_active Expired
- 1982-12-07 JP JP57214551A patent/JPS58107630A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1432309A (en) * | 1973-03-02 | 1976-04-14 | Signetics Corp | Semiconductor structures |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 16, no. 9, février 1974, New York P.E. CARR et al. "Photolithographic etching method for integrated circuits" * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2518315B1 (fr) | 1985-03-01 |
| US4398964A (en) | 1983-08-16 |
| DE3244588A1 (de) | 1983-07-14 |
| GB2111305B (en) | 1985-11-20 |
| GB2111305A (en) | 1983-06-29 |
| JPS58107630A (ja) | 1983-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2518315A1 (fr) | Procede pour la formation de regions implantees d'ions auto-alignees avec des parties de couche isolantes superposees | |
| EP0005721B1 (fr) | Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal | |
| FR2533370A1 (fr) | Procede de fabrication d'un dispositif mos a contacts auto-alignes | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| FR2477771A1 (fr) | Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise | |
| EP0007005B1 (fr) | Procédé de fabrication de transistors à effet de champ du type métal-oxyde-semiconducteur à grille et trous de contact auto-alignés | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| FR2518316A1 (fr) | Procede de realisation d'une gorge ou fente etroite dans une region de substrat notamment une region de substrat semi-conductrice | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| KR100505857B1 (ko) | Ｐｅｃｖｄ 질화막/옥시니트라이드막내로의 인 주입에의한 비 휘발성 메모리셀의 전하 손실 감소 | |
| FR2498812A1 (fr) | Structure de transistors dans un circuit integre et son procede de fabrication | |
| FR2537341A1 (fr) | Procede permettant de realiser un dispositif semi-conducteur et dispositif semi-conducteur realise selon ce procede | |
| EP0223780A1 (fr) | Procede de fabrication de transistors mos a electrodes de siliciure metallique. | |
| FR2581248A1 (fr) | Procede de fabrication de transistors a effet de champ et transistors bipolaires lateraux sur un meme substrat | |
| FR2714525A1 (fr) | Procédé de fabrication d'un dispositif à semiconducteur comprenant des transistors à effet de champ métal-oxyde-semiconducteur. | |
| JPS60223165A (ja) | 半導体装置の製造方法 | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| EP0002421B1 (fr) | Procédé de neutralisation des charges positives contenues dans l'isolant de porte d'au moins un transistor à effet de champ à porte isolée | |
| FR2485261A1 (fr) | Fabrication mos auto-alignee | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR2577339A1 (fr) | Memoire dynamique en circuit integre | |
| FR2606212A1 (fr) | Procede de fabrication d'un composant bicmos | |
| FR2491678A1 (fr) | Procede de fabrication d'un transistor a effet de champ et dispositif obtenu selon ce procede | |
| FR2767965A1 (fr) | Procede de fabrication d'un dispositif a circuit integre ayant differentes epaisseurs d'oxyde de grille | |
| FR2530079A1 (fr) | Procede de fabrication de dispositifs a semi-conducteurs de puissance a grille isolee |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |