JPS6021521A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6021521A JPS6021521A JP12771583A JP12771583A JPS6021521A JP S6021521 A JPS6021521 A JP S6021521A JP 12771583 A JP12771583 A JP 12771583A JP 12771583 A JP12771583 A JP 12771583A JP S6021521 A JPS6021521 A JP S6021521A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- contact hole
- oxide film
- forming
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置の構造に係υ、特にコンタクト穴
をセルフ・アラインで形成した半導体装置の構造に関す
る。
をセルフ・アラインで形成した半導体装置の構造に関す
る。
拡散層およびこれに対する引き出し電極の形成において
は、第１図に示すように酸化膜２の上に形成したホト・
レジスト３をマスクとして拡散不純物のインプラを行い
（（ａ））、熱拡散による拡散層４の形成後、コンタク
ト穴（（ｂ））、電極６（（Ｃ））を形成する方法があ
った。ところで、この方法ではコンタクト穴５の位置が
ずれた場合、第１図（ψのごとく不要な素子（ここでは
ショットキー・ダイオード）を７の部分に形成してしま
う。そのためコンタクト穴形成のマスク合わせを制御よ
く行なわないと素子特性の不良を発生する可能性があっ
た。
は、第１図に示すように酸化膜２の上に形成したホト・
レジスト３をマスクとして拡散不純物のインプラを行い
（（ａ））、熱拡散による拡散層４の形成後、コンタク
ト穴（（ｂ））、電極６（（Ｃ））を形成する方法があ
った。ところで、この方法ではコンタクト穴５の位置が
ずれた場合、第１図（ψのごとく不要な素子（ここでは
ショットキー・ダイオード）を７の部分に形成してしま
う。そのためコンタクト穴形成のマスク合わせを制御よ
く行なわないと素子特性の不良を発生する可能性があっ
た。
本発明の目的は、従来法の欠点を解消し、コンタクト穴
が必ず所望の拡散層上の位置に形成でき、素子の微細化
を可能とする構造の半導体装置を提供するものである。
が必ず所望の拡散層上の位置に形成でき、素子の微細化
を可能とする構造の半導体装置を提供するものである。
上記の目的のため、本発明では、酸化膜厚に差をつけて
拡散層を形成し、酸化膜厚の差を利用してコンタクト穴
を拡ｆｉｌｌ上にセルフ・アラインで形成した構造にあ
る。
拡散層を形成し、酸化膜厚の差を利用してコンタクト穴
を拡ｆｉｌｌ上にセルフ・アラインで形成した構造にあ
る。
以下、本発明の実施例を第２図によシ説明する。
第２図は、本発明によりコンタクト穴を拡散層にセルフ
・アラインで形成する工程を示したものである。まず、
基板＋１に酸化膜２を形成し、拡散層を形成する所の酸
化膜を除去１７、熱酸化を行ない、薄い酸化膜２′を作
り拡散層を形成しない所の酸化膜厚と拡散層を形成する
所の酸化膜厚に差をつけておき拡散不純物をインプラす
る（第２図（ａ））。次に拡散層４の形成後コンタクト
穴５を窓開けしく第２図（＋）） ） 、電極６を形成
する（第２図（Ｃ））。この構造では、第３図に示した
ように、コンタクトのマスク位ｊｉｉＡがずれて拡散層
上以外の所にコンタクト穴が形成されても拡散層以外に
電極が接触することはない。つまり、コンタクト穴は必
ず拡散層上に形成することができ、拡散層とコンタクト
穴は合せ余裕を必要としないセルフ・アライン構造であ
る。また、このような製法では拡散層上の酸化膜厚ｄ２
と拡散層以外の基板上の酸化膜厚ｄ、は、ｄＩ／ｄ２≧
１．５となる条件を満たす場合、コンタクト穴形成時の
酸化膜エツチングバラツキ等に対して作シ易い条件であ
った。
・アラインで形成する工程を示したものである。まず、
基板＋１に酸化膜２を形成し、拡散層を形成する所の酸
化膜を除去１７、熱酸化を行ない、薄い酸化膜２′を作
り拡散層を形成しない所の酸化膜厚と拡散層を形成する
所の酸化膜厚に差をつけておき拡散不純物をインプラす
る（第２図（ａ））。次に拡散層４の形成後コンタクト
穴５を窓開けしく第２図（＋）） ） 、電極６を形成
する（第２図（Ｃ））。この構造では、第３図に示した
ように、コンタクトのマスク位ｊｉｉＡがずれて拡散層
上以外の所にコンタクト穴が形成されても拡散層以外に
電極が接触することはない。つまり、コンタクト穴は必
ず拡散層上に形成することができ、拡散層とコンタクト
穴は合せ余裕を必要としないセルフ・アライン構造であ
る。また、このような製法では拡散層上の酸化膜厚ｄ２
と拡散層以外の基板上の酸化膜厚ｄ、は、ｄＩ／ｄ２≧
１．５となる条件を満たす場合、コンタクト穴形成時の
酸化膜エツチングバラツキ等に対して作シ易い条件であ
った。
第４図に本発明を用いた横形ｐｎｐ）ランジスタの製造
工程を示した。第４図（ｂ）のコンタクト穴の窓開けの
パターンＢはｐ◆型型数散層１０以外基板上の酸化膜に
重ねて形成しているが、コンタクト穴はｐ命数散層１０
上にしか開かない。
工程を示した。第４図（ｂ）のコンタクト穴の窓開けの
パターンＢはｐ◆型型数散層１０以外基板上の酸化膜に
重ねて形成しているが、コンタクト穴はｐ命数散層１０
上にしか開かない。
本発明によれば、コンタクト穴を拡散層にセルフ・アラ
インで形成でき、素子サイズを小さくした場合にマスク
合せ余裕を必要とせず、効果は極めて太きい。
インで形成でき、素子サイズを小さくした場合にマスク
合せ余裕を必要とせず、効果は極めて太きい。
第１図は拡散層とコンタクト穴を形成する工程を示す断
面図、第２図は本発明による拡散層にセルフ・アライン
でコンタクト穴を形成する工程を示す断面図、第３図は
本発明の構造でコンタクト穴と拡散層の位置のずれを考
えた時の形状を示す断面図、第４図は横形ｐｎｐ）ラン
ジスタ素子構造の製造工程を本発明で実施した場合を示
す断面図である。 １・・・半導体基板、２・・・酸化膜、３・・・ホト・
レジスト、４・・・拡散層、５・・・コンタクト穴、６
・・・電極、７・・・寄生素子形成部、８・・・ｎ型エ
ピタギシャル層、■ １ 図 （久） （Ｃ） ■ ２ 図 （久ン （１）） ％ａ 図 （０−）（ｂ） ′３！５ ４ 図 （欠） 番 ＋！ＪＪｉ ↓ １ （ （Ｃ） （）））
面図、第２図は本発明による拡散層にセルフ・アライン
でコンタクト穴を形成する工程を示す断面図、第３図は
本発明の構造でコンタクト穴と拡散層の位置のずれを考
えた時の形状を示す断面図、第４図は横形ｐｎｐ）ラン
ジスタ素子構造の製造工程を本発明で実施した場合を示
す断面図である。 １・・・半導体基板、２・・・酸化膜、３・・・ホト・
レジスト、４・・・拡散層、５・・・コンタクト穴、６
・・・電極、７・・・寄生素子形成部、８・・・ｎ型エ
ピタギシャル層、■ １ 図 （久） （Ｃ） ■ ２ 図 （久ン （１）） ％ａ 図 （０−）（ｂ） ′３！５ ４ 図 （欠） 番 ＋！ＪＪｉ ↓ １ （ （Ｃ） （）））
Claims (1)
- 【特許請求の範囲】 １、ｐ型またはｎ型導電形の拡散層を反対導電形基板上
に形成し、」二記拡散層上に該拡散層へのコンタクト穴
を形成する際に、それら拡散層上以外の上記基板上の酸
化膜厚が、上記拡散層上の酸化膜より厚くなるように形
成し、コンタクト穴の窓開けのバター／の少なくとも一
部が上記基板上の酸化膜に重なって形成されている事を
特徴とする半導体装置。 ２、前記基板上の酸化膜厚が拡散層上の酸化膜厚の１．
５倍以上である串を特徴とする特許請求の範囲第１項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12771583A JPS6021521A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12771583A JPS6021521A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021521A true JPS6021521A (ja) | 1985-02-02 |
Family
ID=14966910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12771583A Pending JPS6021521A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021521A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370125A (ja) * | 1989-08-10 | 1991-03-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1983
- 1983-07-15 JP JP12771583A patent/JPS6021521A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370125A (ja) * | 1989-08-10 | 1991-03-26 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4508579A (en) | Lateral device structures using self-aligned fabrication techniques | |
| US4102733A (en) | Two and three mask process for IGFET fabrication | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| US5447883A (en) | Method of manufacturing semiconductor device | |
| JPS6021521A (ja) | 半導体装置 | |
| US5565373A (en) | Method of fabricating an isolation region in a semiconductor device without heat treatment of active regions | |
| JP2664527B2 (ja) | 半導体装置 | |
| US6127717A (en) | Totally self-aligned transistor with polysilicon shallow trench isolation | |
| JPS63133662A (ja) | 半導体装置の製造方法 | |
| JPH0334371A (ja) | 半導体装置の製造方法 | |
| KR0175407B1 (ko) | 세 개의 에미터 영역을 가진 수평형 트랜지스터 및 제조 방법 | |
| JP3276480B2 (ja) | 静電誘導トランジスタおよびその製造方法 | |
| JP2828644B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61125087A (ja) | 絶縁ゲ−ト型電界効果半導体装置及びその製造方法 | |
| JP3340809B2 (ja) | 縦型半導体素子及びその製造方法 | |
| JPS62126651A (ja) | 半導体装置及びその製造方法 | |
| JPS616867A (ja) | 半導体装置の製造方法 | |
| JPH01286469A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH01117367A (ja) | ショットキー・ゲート型電界効果トランジスタの製造方法 | |
| JPH0330307B2 (ja) | ||
| JPH0281439A (ja) | 半導体装置の製造方法 | |
| JPH06216326A (ja) | 半導体装置の製造方法 | |
| JPS61258478A (ja) | 半導体装置の製造方法 | |
| JPS63147A (ja) | 半導体装置 |