JPS61258478A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61258478A
JPS61258478A JP10080785A JP10080785A JPS61258478A JP S61258478 A JPS61258478 A JP S61258478A JP 10080785 A JP10080785 A JP 10080785A JP 10080785 A JP10080785 A JP 10080785A JP S61258478 A JPS61258478 A JP S61258478A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
field oxide
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10080785A
Other languages
English (en)
Inventor
Kuniaki Koyama
小山 邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10080785A priority Critical patent/JPS61258478A/ja
Publication of JPS61258478A publication Critical patent/JPS61258478A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMQa型牛型体導体装置造方法に関し、特に高
耐圧MO8型半導体装置の製造方法に関する。高耐圧M
O8型半導体装置は、絶縁ゲートをもつ電気的書き込み
可能な読み出し専用記憶装置を内蔵する集積回路や、螢
光表示管を駆動するための回路等のように高い動作電圧
が印加される装置に対して必要である。
〔従来の技術〕
集積回路はファインパターン化が進み選択酸化によシフ
イールド絶縁膜(酸化膜)を形成は構造を有する大規模
集積回路が一般化しつつあるが、このような構造をもつ
ものに対する高耐圧MO8型半導体装置として、半導体
基板に一部埋設せるフィールド酸化膜の端部、いわゆる
バーズビークという応力の集中する領域にPN接合が形
成され嫌いように、フィールド酸化膜下に基板と逆導電
型の不純物を入れるという構造が知られておシ、その製
造方法は第3図(5)〜回に示すようなものであった。
〔発明が解決しようとする問題点〕
第3図(5)において基板1上に酸化膜2を成長させ、
第3図(ハ)で示すように7オトレジスト3をマスクと
して、将来フィールド酸化膜を形成する領域の一部に基
板と逆導電型の不純物層4を例えばイオン注入によりて
形成する。しかる後、第3図(qで示すように、耐酸化
性膜、たとえばシリコン窒化膜5を成長させ、素子領域
となる部分以外および、上記基板と逆導電型の不純物層
を形成しフィールド酸化膜を形成する領域のシリコン窒
化膜を除去する。しかる後第3図qで示すように酸化に
よシフイールド酸化膜6を形成し、しかる後シリコン窒
化膜5を除去する。次に第3図■で示すように導電性多
結晶シリコン層7を積層し、ゲート電極・配線以外の部
分をエツチング除去する。
ここで領域(I)は、ゲート電極を上記基板と逆導電型
の不純物層を酸化膜下にもつフィールド酸化膜上の一部
から、フィールド酸化膜の端部を含んで多結晶シリコン
がおおっている高耐圧トランジスタ形成領域であシ、領
域(If)は通常のトランジスタ形成領域である。第3
図■で示すように、多結晶シリコン層および、フィール
ド酸化膜をマスクとして基板と逆導電型の不純物をイオ
ン注入してソース・ドレイン拡散層8,9を形成する。
しかる後第3図0で示すように、眉間膜10を形成し、
コンタクト孔11をあけ、金属電極12を形成する。
以上のようにしてできあがった高耐圧トランジスタ(1
)は通常トランジスタ(IDと比べて、ゲート電極端部
のドレイン側の酸化膜がフィールド酸化膜で厚く、また
、フィールド酸化膜端部のいわゆるバースビークの応力
の集中する部分にも基板と逆導電型の不純物層が形成さ
れているためP−N接合はなく、耐圧として高いもの釦
なっている。しかしながらこの製造方法においては、第
3図(至)の平面図として示した第4図を見れはわかる
ようK。
フィールド酸化膜下に形成する不純物領域がフィールド
領域に対して自己整合的でないため、目合せマージンは
なく、フィールド酸化膜下に確実に不純物層を形成する
には、フィールド酸化膜を形成する領域よシ広くレジス
トマスク3を開孔する必要があ#)、シたがって高耐圧
トランジスタの実効のL長が、目合せズレによりてばら
つき特性が変化すること、およびレジストマスク3をフ
ィールド酸化膜領域よシ広くとる分、L長を長くとる必
要があシ、トランジスタが大きくなるという2つの欠点
があった。
〔問題点を解決するための手段〕
本発明の目的は上記欠点をなくし、高耐圧トランジスタ
の耐圧をそこなうことなく、高耐圧トランジスタのL長
の目合せズレによるはらっきをなくシ、小さな高耐圧ト
ランジスタを得るものである。
つまり、本発明では、基板上に酸化膜、および耐酸化性
膜を形成し、レジストマスクでフィールドを形成する部
分の耐酸化性膜を除去し、さらにレジストマスクにより
、フィールド酸化膜下に基板と逆導電型の不純物層を形
成する以外の部分をマスクとして、フィールドに対して
自己整合的に不純物層を形成することKよシ、高耐圧ト
ランジスタのLのばらつきをなくし安定表特性が得られ
、小さい高耐圧トランジスタを得ることができる。
〔実施例〕
次に本発明について第1図(A)〜0を参照して説明す
る。
第1図四〜−紘本発明の一実施例の縦断面図である。第
1図四で示すように基板l上に酸イヒ膜2を成長させ、
第1図(均で示すように、耐酸化性膜たとえばシリコン
窒化膜5を成長させ、フォトレジスト3をマスクとして
、フィールド酸化膜を形成する領域のシリコン窒化膜を
工、チング除去する。さらに第1図(qで示すように7
オトレジスト13でフィールド酸化膜下に基板と逆導電
型の不純物層4を形成する部分、および高耐圧トランジ
スタのドレイン拡散層のLOCOSエツジの酸化膜のう
すい部分以外をおおって、基板と逆導電型のイオン注入
を行なう。しかる後第1図ので示すように7オトレジス
ト3,13をとシ、酸化によりフィールド酸化膜6を形
成し、しかる後シリコン窒化膜を除去する。次に第1図
(ト)で示すように導電性多結晶シリコン層7を積層し
、ゲート電極・配線以外の部分を工、チング除去する。
ここで領域中はゲート電極を上記基板と逆導電型の不純
物層を酸化膜下にもつフィールド酸化膜上の一部からフ
ィールド酸化膜の端部を含んで多結晶シリコンがおおっ
ている高耐圧トランジスタ形成領域であシ、領域(10
は通常のトランジスタ形成領域である。第1図(2)で
示すように、多結晶シリコン層およびフィールド酸化膜
をマスクとして基板と逆導電型の不純物をイオン注入し
てソース・ドレイン拡散層8.9を形成する。しかる後
第1図0で示すように、眉間膜10を形成し、コンタク
ト孔11をあけ、金属電極12を形成する。
〔発明の効果〕
以上説明したように本発明は芦1図0で示すように、ゲ
ート電極端部のドレイン側の酸化膜がフィールド酸化膜
と厚く、またフィールド酸化膜端部のいわゆるバーズビ
ークの応力の集中する部分にも、ドレイン拡散層領域に
対して、基板と逆導電型の不純物層を形成してP−N接
合をなくして高い耐圧が得られ、なおかつ第1図(qの
平面図としての第2図をみてもわかるように、7.)レ
ジス)13が目合せズレしても拡散層領域はフォトレジ
スト3でおおわれている、つまシフイールドに対して自
己整合的に基板と逆導電型の不純物層を形成できるため
、高耐圧トランジスタのチャンネル長が目合せズレによ
って変わらず、したがって安定した特性が得られ、なお
かつ、自己整合的なので目合せマージンを見込まない分
だけトランジスタを小さくできるという効果がある。
以上の説明は一基板上の基板と逆導電型の高耐圧トラン
ジスタについて述べてきたが、相補型MO8半導体装置
においてもフェルを基板と考えれば同様の効果が得られ
ることはいうまでもない。
【図面の簡単な説明】
第1図(5)〜0は本発明の高耐圧トランジスタの製造
方法を示す断面図であり、第2図は第1図(qの平面図
であシ、第3図(5)〜0は従来の高耐圧トランジスタ
の製造方法であり、第4図は第3図(ロ)の平面図であ
る。 1・・・・・・シリコン基板、2・・・・・・シリコン
酸化膜、3.13・・・・・・フォトレジスト、4・・
・・・・基板と逆導電型の不純物層、5・・・・・・シ
リコン窒化膜、6・・・・・・フィールド酸化膜、7・
・・・・・多結晶シリコン、8・・・・・・ソース拡散
層、9・・・・・・ドレイン拡散層、10・・・・・・
層間膜、11・・・・・・コンタクト、12・・・・・
・金am極、領域(I)・・・・・・高耐圧トランジス
タ領域、領域(ID・・・・・・通常トランジスタ領域
。 81図 躬3図

Claims (1)

    【特許請求の範囲】
  1. 高耐圧半導体装置の製造方法において、一導電型の半導
    体基板に錯化膜を成長した後、耐酸化性膜を成長し、所
    定の領域以外の耐酸化性膜を除去する工程と、この耐酸
    化性膜のない領域で高耐圧トランジスタのドレインとな
    るべき領域に基板と逆導電型の不純物を注入する工程と
    、前記耐酸化性膜をマスクとして基板を酸化し厚い酸化
    膜を形成する工程と、前記耐酸化性膜を除去する工程と
    、ゲート絶縁膜から厚い酸化膜にわたってゲート電極を
    残す工程とを含むことを特徴とする半導体装置の製造方
    法。
JP10080785A 1985-05-13 1985-05-13 半導体装置の製造方法 Pending JPS61258478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10080785A JPS61258478A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10080785A JPS61258478A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61258478A true JPS61258478A (ja) 1986-11-15

Family

ID=14283645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10080785A Pending JPS61258478A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61258478A (ja)

Similar Documents

Publication Publication Date Title
US4306915A (en) Method of making electrode wiring regions and impurity doped regions self-aligned therefrom
JP2002368221A (ja) 縦型mosfetを備えた半導体装置およびその製造方法
JPH05206451A (ja) Mosfetおよびその製造方法
JP2619340B2 (ja) 半導体素子の高電圧トランジスタ構造及びその製造方法
US4494304A (en) Forming chan-stops by selectively implanting impurity ions through field-oxide layer during later stage of MOS-device fabrication
US4219925A (en) Method of manufacturing a device in a silicon wafer
JPH07130834A (ja) 半導体装置およびその製造方法
US4994894A (en) Semiconductor device having an improved wiring pattern
JPS6119174A (ja) 半導体装置
JPH06177376A (ja) Mos電界効果半導体装置の製造方法
KR100373709B1 (ko) 반도체 소자 및 그 제조 방법
JPS61258478A (ja) 半導体装置の製造方法
JP3312683B2 (ja) Mos型半導体装置とその製造方法
EP0017934A2 (en) Method of manufacturing insulated-gate field-effect transistors
JPH0127589B2 (ja)
JPS5828734B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6340374A (ja) Mos型半導体装置およびその製造方法
JPH0227737A (ja) 半導体装置の製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
US5952720A (en) Buried contact structure
KR0147869B1 (ko) 반도체 장치의 제조방법
JPS5827340A (ja) 半導体集積回路装置の製造法
KR0147255B1 (ko) Mosfet의 제조방법
JP2697221B2 (ja) 半導体装置
JPS60235460A (ja) 半導体装置