JPH01117367A - ショットキー・ゲート型電界効果トランジスタの製造方法 - Google Patents
ショットキー・ゲート型電界効果トランジスタの製造方法Info
- Publication number
- JPH01117367A JPH01117367A JP27637187A JP27637187A JPH01117367A JP H01117367 A JPH01117367 A JP H01117367A JP 27637187 A JP27637187 A JP 27637187A JP 27637187 A JP27637187 A JP 27637187A JP H01117367 A JPH01117367 A JP H01117367A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- schottky
- gate electrode
- electrode material
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000007772 electrode material Substances 0.000 claims abstract description 27
- 238000002513 implantation Methods 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 4
- 238000000992 sputter etching Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 210000001015 abdomen Anatomy 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野〕
本発明はショットキー・ゲート型電界効果トランジスタ
の製造方法に関し、特にＬＤＤ構造をもつショットキー
・ゲート型電界効果トランジスタの製造方法に関する。
の製造方法に関し、特にＬＤＤ構造をもつショットキー
・ゲート型電界効果トランジスタの製造方法に関する。
従来、 ＬＬＩＤ構造のショットキー・ゲート型電界効
果トランジスタでは、ンース、ドレイン領域における低
濃度のＬＤＤ活性層はゲート電極をマスクとするイオン
注入法により自己整合的に形成される。この形成手法は
ＬＤＤ活性層が動作層とンース、ドレインの高濃度領域
との中間濃度をもつショットキーゲート型ＬＤＤ電界効
果トランジスタの場合も同じである。ンース、ドレイン
領域をＬＤＤ構造にする利点は、一つはドレイン及びソ
ース抵抗が低減して特性が向上することであり、その二
つはケート・ソース間及びゲート・ドレイン間の表面濃
度がそ扛ぞれ高まることにより、表面準位の影響による
特性劣化が抑えられることにある。しかしながら、この
よりなり、ＤＤ活性層の形成方法では、表面濃度を高め
ようとして単純にイオン注入濃度を高めるとＬＬ）Ｄ活
性層が深くなり過ぎて短チヤネル効果か生じ易く問題と
なる。
果トランジスタでは、ンース、ドレイン領域における低
濃度のＬＤＤ活性層はゲート電極をマスクとするイオン
注入法により自己整合的に形成される。この形成手法は
ＬＤＤ活性層が動作層とンース、ドレインの高濃度領域
との中間濃度をもつショットキーゲート型ＬＤＤ電界効
果トランジスタの場合も同じである。ンース、ドレイン
領域をＬＤＤ構造にする利点は、一つはドレイン及びソ
ース抵抗が低減して特性が向上することであり、その二
つはケート・ソース間及びゲート・ドレイン間の表面濃
度がそ扛ぞれ高まることにより、表面準位の影響による
特性劣化が抑えられることにある。しかしながら、この
よりなり、ＤＤ活性層の形成方法では、表面濃度を高め
ようとして単純にイオン注入濃度を高めるとＬＬ）Ｄ活
性層が深くなり過ぎて短チヤネル効果か生じ易く問題と
なる。
注入層を浅く、且つ高い表面濃度で形成する一つの手段
には一般にスルー注入法と呼ばれるイオン注入技術があ
る。このスルー注入法と呼ばれるイオン注入技術は、不
純物イオンを目的とする領域に直接注入するのではなく
、例えばシリコン酸化層（８ｉｏｚ ）のようにイオン
分子に対して比較的良好な透過性をもつ膜質を中間に介
在させ、この膜厚を含めた注入濃度のプロフィルを基板
内に形成しようとする手法である。
には一般にスルー注入法と呼ばれるイオン注入技術があ
る。このスルー注入法と呼ばれるイオン注入技術は、不
純物イオンを目的とする領域に直接注入するのではなく
、例えばシリコン酸化層（８ｉｏｚ ）のようにイオン
分子に対して比較的良好な透過性をもつ膜質を中間に介
在させ、この膜厚を含めた注入濃度のプロフィルを基板
内に形成しようとする手法である。
第３図（ａ）〜（ｄ）および第４図（ａ）〜（ｄ）はそ
れぞれ直接イオン注入法およびスルー注入法による従来
のショットキー・ゲート屋ＬＤＤ構造電界効果トランジ
スタの製造工程対照図で、両者の間の細かい相違点を具
体的に示したものである。これから明らかなように、半
絶縁性Ｇ ａ Ａ ｓ基板１上にホトレジスト３ａをマ
スクとしてｎ型動作層２を形成すること、ホトレジスト
３ｂおよびショットキー・ゲート電極４ｔマスクとする
セル７アライン法でｎ型Ｌｉ）Ｄ活性層５を形成し、更
にこのｎ型Ｌｉ）Ｄ活性層５に重畳させてｎ型高濃度活
性層６ｆ：形成することの基本的手法には何等相違する
ところはないが、スルー注入法では第４図（Ｃ）に示す
ようにシリコン酸化膜７′ｆｔ介してｎ型ＬＤＤ活性層
５が形成されるので、トの活性層が深くなり過ぎて短チ
ヤネル効果をおこすなどの直接注入法における問題点は
解決される。
れぞれ直接イオン注入法およびスルー注入法による従来
のショットキー・ゲート屋ＬＤＤ構造電界効果トランジ
スタの製造工程対照図で、両者の間の細かい相違点を具
体的に示したものである。これから明らかなように、半
絶縁性Ｇ ａ Ａ ｓ基板１上にホトレジスト３ａをマ
スクとしてｎ型動作層２を形成すること、ホトレジスト
３ｂおよびショットキー・ゲート電極４ｔマスクとする
セル７アライン法でｎ型Ｌｉ）Ｄ活性層５を形成し、更
にこのｎ型Ｌｉ）Ｄ活性層５に重畳させてｎ型高濃度活
性層６ｆ：形成することの基本的手法には何等相違する
ところはないが、スルー注入法では第４図（Ｃ）に示す
ようにシリコン酸化膜７′ｆｔ介してｎ型ＬＤＤ活性層
５が形成されるので、トの活性層が深くなり過ぎて短チ
ヤネル効果をおこすなどの直接注入法における問題点は
解決される。
しかしながら、このようにスルー注入法をセルファライ
ン手法によるＬＤＤ活性層の形成手段として単純に導入
した従来の電界効果トランジスタの製造方法では、直接
注入法による短チヤネル効果の問題は解決し得るものの
、形成されるＬＤＤ活性層５には第４図（ｄ）Ｋ示すよ
うにゲート電極４に対してオフセットがかかってしまう
ので、ゲート電極とＬＤＤ活性層の間の表面準位の影Ｉ
＃ヲ抑えることができなくなる。
ン手法によるＬＤＤ活性層の形成手段として単純に導入
した従来の電界効果トランジスタの製造方法では、直接
注入法による短チヤネル効果の問題は解決し得るものの
、形成されるＬＤＤ活性層５には第４図（ｄ）Ｋ示すよ
うにゲート電極４に対してオフセットがかかってしまう
ので、ゲート電極とＬＤＤ活性層の間の表面準位の影Ｉ
＃ヲ抑えることができなくなる。
本発明の目的は、上記の情況Ｋｆｉみ、ゲート電極に対
してオフセットがかかることなく、浅く且つ高い表面濃
度にＬＤＤ活性層を形成することのできるショットキー
・ゲート型電界効果トランジスタの製造方法を提供する
ことである。
してオフセットがかかることなく、浅く且つ高い表面濃
度にＬＤＤ活性層を形成することのできるショットキー
・ゲート型電界効果トランジスタの製造方法を提供する
ことである。
本発明によれば、ショットキー・ゲート型電界効果トラ
ンジスタの製造方法は、を半絶縁性半導体基板を準備す
る工程と、前記半絶縁性半導体基板上にショットキー・
ゲート電極材層を堆積する工程と、前記ショットキー・
ゲート電極材層上にゲート引出電極をパターニング形成
する工程と、前記ゲート引出電極をマスクとしてショッ
トキー・ゲート電極材層上からイオン注入するスルー注
入法によるＬＤＤ活成工程とを含η、Ｉまた、ｒ前記シ
ヨ、トキー・ゲート電極材層上に絶縁膜から成るゲート
引出電極構造体をパターニング形成するダミー・ゲート
電極形成工程と、前記ダミー・ゲート電極をマスクとし
てショットキー・ゲート電極材層上からイオン注入する
スルー注入法によるＬＤＤ活性層の形成工程と、前記ダ
ミー・ゲート電極を導電性のゲート引出電極に形成し直
す電極材の置換工程とを含むｌ。
ンジスタの製造方法は、を半絶縁性半導体基板を準備す
る工程と、前記半絶縁性半導体基板上にショットキー・
ゲート電極材層を堆積する工程と、前記ショットキー・
ゲート電極材層上にゲート引出電極をパターニング形成
する工程と、前記ゲート引出電極をマスクとしてショッ
トキー・ゲート電極材層上からイオン注入するスルー注
入法によるＬＤＤ活成工程とを含η、Ｉまた、ｒ前記シ
ヨ、トキー・ゲート電極材層上に絶縁膜から成るゲート
引出電極構造体をパターニング形成するダミー・ゲート
電極形成工程と、前記ダミー・ゲート電極をマスクとし
てショットキー・ゲート電極材層上からイオン注入する
スルー注入法によるＬＤＤ活性層の形成工程と、前記ダ
ミー・ゲート電極を導電性のゲート引出電極に形成し直
す電極材の置換工程とを含むｌ。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例を示すショッ
トキー・ゲート型電界効果トランジスタの製造工程順序
図である。本実施例によれば、半絶縁性Ｇ ａ Ａ ｓ
基板ｌがまず準備され、この半絶縁性ＧａＡｓ基板１上
にはホトレジスト３ａをマスクトスるイオン注入法によ
、９ｎ型動作層２が形成される（第１図（ａ）参照）。
トキー・ゲート型電界効果トランジスタの製造工程順序
図である。本実施例によれば、半絶縁性Ｇ ａ Ａ ｓ
基板ｌがまず準備され、この半絶縁性ＧａＡｓ基板１上
にはホトレジスト３ａをマスクトスるイオン注入法によ
、９ｎ型動作層２が形成される（第１図（ａ）参照）。
次に第１図（ｂ）に示すように、ショットキー電極材層
４ａ（例えばＷＳｉ膜またはＴｉＮ膜）とＡｕ系金属＠
８が基板全面に積層形成され、更に第１ＣＱｉ（ｃ）に
示すように、この上層のＡｕ系金属膜８のみが、ホトレ
ジスト（図示しない）ｆｔマスクとするイオン・ミリン
グによシゲート引出電極９の形状に加工さｎる。ついで
、Ａｕ系金属膜８から成るゲート引出電極９およびホト
レジスト３ｂ’にマスクとするイオン注入がショットキ
ー・ゲート電極材層４ａを介するスルー注入法によって
実施され、ｎ型ＬＤＤ活性層５が所鞘セルファライ法で
形成される。ここで、第１図（ｄ）に示すようにシリコ
ン酸化膜１０が基板全面に形成され、更にこのシリコン
酸化膜１０の異方性エツチングによって、ゲート引出電
極９の側壁面には側壁シリコン酸化膜１０ａが第１図（
ｅ）に示すように形成される。ここで、 ５１１１壁ア
シスト法を実施してｎ型高濃度活性層６を形成した後、
不要となった側壁シリコン酸化膜１０ａおよびレジス）
３ｃをそれぞれ除去し、全面を四弗化炭素（ＣＦ４）と
六弗化硫黄（８Ｆｇ）の混合ガスなどを用いた反応性イ
オンエツチングによるエッチバックによシショットキー
・ゲート電極材層４ａを活性層より除去すれば、ショッ
トキー・ゲート電極４に対してオフセットを生じること
なく完全に自己整合され、また、浅く、且つ、高い表面
濃度ｒもつように形成されたＬｉ）Ｄ活性層５ｔ−有す
るショットキー型電界効果トランジスタを得ることがで
きる（第１図（０参照）。
４ａ（例えばＷＳｉ膜またはＴｉＮ膜）とＡｕ系金属＠
８が基板全面に積層形成され、更に第１ＣＱｉ（ｃ）に
示すように、この上層のＡｕ系金属膜８のみが、ホトレ
ジスト（図示しない）ｆｔマスクとするイオン・ミリン
グによシゲート引出電極９の形状に加工さｎる。ついで
、Ａｕ系金属膜８から成るゲート引出電極９およびホト
レジスト３ｂ’にマスクとするイオン注入がショットキ
ー・ゲート電極材層４ａを介するスルー注入法によって
実施され、ｎ型ＬＤＤ活性層５が所鞘セルファライ法で
形成される。ここで、第１図（ｄ）に示すようにシリコ
ン酸化膜１０が基板全面に形成され、更にこのシリコン
酸化膜１０の異方性エツチングによって、ゲート引出電
極９の側壁面には側壁シリコン酸化膜１０ａが第１図（
ｅ）に示すように形成される。ここで、 ５１１１壁ア
シスト法を実施してｎ型高濃度活性層６を形成した後、
不要となった側壁シリコン酸化膜１０ａおよびレジス）
３ｃをそれぞれ除去し、全面を四弗化炭素（ＣＦ４）と
六弗化硫黄（８Ｆｇ）の混合ガスなどを用いた反応性イ
オンエツチングによるエッチバックによシショットキー
・ゲート電極材層４ａを活性層より除去すれば、ショッ
トキー・ゲート電極４に対してオフセットを生じること
なく完全に自己整合され、また、浅く、且つ、高い表面
濃度ｒもつように形成されたＬｉ）Ｄ活性層５ｔ−有す
るショットキー型電界効果トランジスタを得ることがで
きる（第１図（０参照）。
本実施例の製造プロセスは比較的簡単であるが、このイ
オン注入層の活性化アニール工程において、Ａｕ系金属
に対するバリアメタル（図示しない）のバリア効率が問
題となシ動作層２内への金材の拡散が多少懸念さ扛る。
オン注入層の活性化アニール工程において、Ａｕ系金属
に対するバリアメタル（図示しない）のバリア効率が問
題となシ動作層２内への金材の拡散が多少懸念さ扛る。
従って、Ａｕ系金属及びバリアメタルの選択によってア
ニール条件が制約される恐れがあるが、このような懸念
がある場合はＡｕ系金属膜８直下のバリア層金多少厚め
に形成す扛ばよい。
ニール条件が制約される恐れがあるが、このような懸念
がある場合はＡｕ系金属膜８直下のバリア層金多少厚め
に形成す扛ばよい。
なお、ショットキー電極材層４ａの膜厚が厚すぎてスル
ー注入条件が厳しい場合は、第１図（Ｃ）に示す如くイ
オン注入すべき領域上のショットキー電極材層４ａを前
述の混合ガスによる反応性イオンエツチングで適宜薄膜
化すれは容易に解決できる。
ー注入条件が厳しい場合は、第１図（Ｃ）に示す如くイ
オン注入すべき領域上のショットキー電極材層４ａを前
述の混合ガスによる反応性イオンエツチングで適宜薄膜
化すれは容易に解決できる。
第２図（ａ）〜（ｉ）は本発明の他の実施例を示すシ。
、トキー型電界効果トランジスタの製造工程順序図であ
る。
る。
本実施例によれば、前実施例と同じく半絶縁性ＧａＡｓ
基板ＩＫは動作層２がまず形成され（第２図（ａ）参照
）、ついで、ショットキー・ゲート電極材層４８に：シ
リコン酸化膜１１の積層膜が形成される（第２図（ｂ）
参照）。ここで、上層のシリコン酸化膜１１は四弗化炭
素（ＣＦ４）を用いた反応性イオンエツチングによりダ
ミーのゲート電極１１ａに形成され、このダミー・電極
１１ａとホトレジスト３ｂをマスクとしてｎ型ＬＤＤ活
性層５が、第２図（ｅ）に示すように自己整合手法によ
り形成さｎる。この場合のイオン注入は前実施例と同様
にショットキー電極材層（例えばＷＳｉ）４ａを介した
スルー注入法である。ついで、ｎ型高濃度活性層６がホ
トレジストａｃｔ−マスクとする通常のアライメント手
法で形成される（第２図（ｄ）参照）。
基板ＩＫは動作層２がまず形成され（第２図（ａ）参照
）、ついで、ショットキー・ゲート電極材層４８に：シ
リコン酸化膜１１の積層膜が形成される（第２図（ｂ）
参照）。ここで、上層のシリコン酸化膜１１は四弗化炭
素（ＣＦ４）を用いた反応性イオンエツチングによりダ
ミーのゲート電極１１ａに形成され、このダミー・電極
１１ａとホトレジスト３ｂをマスクとしてｎ型ＬＤＤ活
性層５が、第２図（ｅ）に示すように自己整合手法によ
り形成さｎる。この場合のイオン注入は前実施例と同様
にショットキー電極材層（例えばＷＳｉ）４ａを介した
スルー注入法である。ついで、ｎ型高濃度活性層６がホ
トレジストａｃｔ−マスクとする通常のアライメント手
法で形成される（第２図（ｄ）参照）。
この後、レジスト３ｃは取シ去られ、更に全面を前実施
例と同じく四弗化炭素（ＣＦａ ）と六弗化硫黄（８Ｆ
ｇ）の混合ガスを用いた反応性イオンエッチ、ングによ
るエッチバックによシショットキー・ケート電極材層４
ａが活性層５，６上より除去され（第２図（ｅ）参照）
、更に、キャップレスアニール手法による注入層の活性
化が行なわｎる。
例と同じく四弗化炭素（ＣＦａ ）と六弗化硫黄（８Ｆ
ｇ）の混合ガスを用いた反応性イオンエッチ、ングによ
るエッチバックによシショットキー・ケート電極材層４
ａが活性層５，６上より除去され（第２図（ｅ）参照）
、更に、キャップレスアニール手法による注入層の活性
化が行なわｎる。
以上の説明から明らかなように、本実施例ではれそれ形
成される。従って、注入層のアニールを適正温度によシ
充分行うことが可能となる。イオン注入層が充分アニー
ルされた後ダミー・ゲート電極１１ａはゲート引出電極
９に形成し直される。
成される。従って、注入層のアニールを適正温度によシ
充分行うことが可能となる。イオン注入層が充分アニー
ルされた後ダミー・ゲート電極１１ａはゲート引出電極
９に形成し直される。
第２図（ｆ）〜（ｉ）はこれらの諸工程を示すものであ
る。
る。
ここで、８および３ｄ、３．ｅはゲート引出電極材のＡ
ｕ系金属膜およびホトレジス）ｔ−それぞれ示し、また
、４および９はそれぞｎＷＳｉ層からなるショットキー
・ゲート電極およびゲート抵抗低減の為／ＶＹ字型に加
工されたＡｕ系金属膜から成るゲート引出電極を示す。
ｕ系金属膜およびホトレジス）ｔ−それぞれ示し、また
、４および９はそれぞｎＷＳｉ層からなるショットキー
・ゲート電極およびゲート抵抗低減の為／ＶＹ字型に加
工されたＡｕ系金属膜から成るゲート引出電極を示す。
本実施例はプロセスは複雑になるが、Ａｕ系金属膜８を
活性化アニール工程の後に堆積させるので、前実施例の
ようなＡｕ系金属の選択によってアニール条件の制約を
受けることがないという利点がある。
活性化アニール工程の後に堆積させるので、前実施例の
ようなＡｕ系金属の選択によってアニール条件の制約を
受けることがないという利点がある。
なお、ショットキー電極材層４ａの膜厚が厚遇ぎてスル
ー注入条件が厳しい場合は、第２図（Ｃ）に示すタミー
・ゲート電極１１ａの形成後、反応性イオンエツチング
を行なってイオンを注入すべき領域上のショットキー・
ゲート電極材層４ａｉ薄膜化しておけば解決される。
ー注入条件が厳しい場合は、第２図（Ｃ）に示すタミー
・ゲート電極１１ａの形成後、反応性イオンエツチング
を行なってイオンを注入すべき領域上のショットキー・
ゲート電極材層４ａｉ薄膜化しておけば解決される。
以上詳細に説明したように、本発明によればＬＤＤ活性
層はショットキー・ゲート電極材の堆積層を介するスル
ー注入法によって、ゲート引出電極パターンをマスクと
して用いたセルファライン手法により形成される。従っ
て、ゲート電極に対してオフセットがかけることなく、
浅く、且つ高い表面濃度をもつＬＤＤ活性層が容易に形
成さｎるので、短チヤネル効果および表面準位の影響に
よる特性劣化を生じることなきショットキー型電界効果
トランジスタを歩留りよく製造することが可能である。
層はショットキー・ゲート電極材の堆積層を介するスル
ー注入法によって、ゲート引出電極パターンをマスクと
して用いたセルファライン手法により形成される。従っ
て、ゲート電極に対してオフセットがかけることなく、
浅く、且つ高い表面濃度をもつＬＤＤ活性層が容易に形
成さｎるので、短チヤネル効果および表面準位の影響に
よる特性劣化を生じることなきショットキー型電界効果
トランジスタを歩留りよく製造することが可能である。
第１図（ａ）〜（ｆ）は本発明の一実施例を示すショッ
トキー・ゲート型電界効果トランジスタの製造工程順序
図、第２図（ａ）〜（ｉ）は本発明の他の実施例を示す
ショットキー・ゲート電界効果トランジスタの製造工程
順序図、第３図（ａ）〜（ｄ）および第４図（ａ）〜（
ｄ）はそｎ−ｔｒｔ直接イオン注入法およびスルー注入
法による従来のショットキー・ゲート型ＬＤＤ構造電界
効果トランジスタの製造工程対照図である。 １・−・・・・半絶縁性Ｇ ａ Ａ ｓ基板、２・・・
・・・ｎ型動作層、３ａ 、３ｂ 、３ｃ 、３ｄ 、
３ｅ−−−−−−ホトレジスト、４ ａ −−ショット
キー・ゲート電極材層、４・・・・・・ショットキー・
ゲート電極、５・・・・・・ｎ型ＬＤＤ活性層、６・・
・・・・ｎ型高濃度活性層、７．１０・・・・・・シリ
コン酸化膜、８・・・・・・Ａｕ系金属膜、９・・・・
・・ゲート引出電極、１０ａ・・・・・・側壁シリコン
酸化膜、１１・・・・・・タミー・ゲート電極。 代理人 弁理士 内 原 音 翳１図 （ｄ） （ｃ） 拾 １図 （ａ）ン 箭？回 （ｄ） （ｃ） （Ａ） （ｔつ 第Ｚ図 ひ９ 筋３図 （ｃ） （ｄン 給３図 第４図 （Ｃ〕 （ｄ） 箭４図
トキー・ゲート型電界効果トランジスタの製造工程順序
図、第２図（ａ）〜（ｉ）は本発明の他の実施例を示す
ショットキー・ゲート電界効果トランジスタの製造工程
順序図、第３図（ａ）〜（ｄ）および第４図（ａ）〜（
ｄ）はそｎ−ｔｒｔ直接イオン注入法およびスルー注入
法による従来のショットキー・ゲート型ＬＤＤ構造電界
効果トランジスタの製造工程対照図である。 １・−・・・・半絶縁性Ｇ ａ Ａ ｓ基板、２・・・
・・・ｎ型動作層、３ａ 、３ｂ 、３ｃ 、３ｄ 、
３ｅ−−−−−−ホトレジスト、４ ａ −−ショット
キー・ゲート電極材層、４・・・・・・ショットキー・
ゲート電極、５・・・・・・ｎ型ＬＤＤ活性層、６・・
・・・・ｎ型高濃度活性層、７．１０・・・・・・シリ
コン酸化膜、８・・・・・・Ａｕ系金属膜、９・・・・
・・ゲート引出電極、１０ａ・・・・・・側壁シリコン
酸化膜、１１・・・・・・タミー・ゲート電極。 代理人 弁理士 内 原 音 翳１図 （ｄ） （ｃ） 拾 １図 （ａ）ン 箭？回 （ｄ） （ｃ） （Ａ） （ｔつ 第Ｚ図 ひ９ 筋３図 （ｃ） （ｄン 給３図 第４図 （Ｃ〕 （ｄ） 箭４図
Claims (2)
- （１）半絶縁性半導体基板を準備する工程と、前記半絶
縁性半導体基板上にショットキー・ゲート電極材層を堆
積する工程と、前記ショットキー・ゲート電極材層上に
ゲート引出電極をパターニング形成する工程と、前記ゲ
ート引出電極をマスクとしてショットキー・ゲート電極
材層上からイオン注入するスルー注入法によるＬＤＤ活
成工程とを含むことを特徴とするショットキー・ゲート
型電界効果トランジスタの製造方法。 - （２）前記ショットキー・ゲート電極材層上に絶縁膜か
ら成るゲート引出電極構造体をパターニング形成するダ
ミー・ゲート電極形成工程と、前記ダミー・ゲート電極
をマスクとしてショットキー・ゲート電極材層上からイ
オン注入するスルー注入法によるＬＤＤ活性層の形成工
程と、前記ダミー・ゲート電極を導電性のゲート引出電
極に形成し直す電極材の置換工程とを含むことを特徴と
する特許請求の範囲第（１）項記載のショットキー・ゲ
ート型電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27637187A JPH01117367A (ja) | 1987-10-30 | 1987-10-30 | ショットキー・ゲート型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27637187A JPH01117367A (ja) | 1987-10-30 | 1987-10-30 | ショットキー・ゲート型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01117367A true JPH01117367A (ja) | 1989-05-10 |
Family
ID=17568496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27637187A Pending JPH01117367A (ja) | 1987-10-30 | 1987-10-30 | ショットキー・ゲート型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01117367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439940A (ja) * | 1990-06-05 | 1992-02-10 | Sharp Corp | 化合物半導体装置 |
-
1987
- 1987-10-30 JP JP27637187A patent/JPH01117367A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439940A (ja) * | 1990-06-05 | 1992-02-10 | Sharp Corp | 化合物半導体装置 |
| JP2642769B2 (ja) * | 1990-06-05 | 1997-08-20 | シャープ株式会社 | 化合物半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5374575A (en) | Method for fabricating MOS transistor | |
| JPS59138379A (ja) | 半導体装置の製造方法 | |
| JPS6244701B2 (ja) | ||
| JP2509518B2 (ja) | チタニウムシリサイドコンタクト製造方法 | |
| JPH04359477A (ja) | Ｎチャネル単一ポリシリコンレベルｅｐｒｏｍセルを得るプロセスおよびそのプロセスによって得たセル | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| JPS6344770A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0727915B2 (ja) | 半導体装置の製造方法 | |
| JPH01117367A (ja) | ショットキー・ゲート型電界効果トランジスタの製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0467679A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPH11274494A (ja) | 半導体素子の製造方法 | |
| JPH02122522A (ja) | 半導体装置とその製造方法 | |
| JP2870131B2 (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPH02265248A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS62291066A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH04137735A (ja) | 半導体装置およびその製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| JPH027560A (ja) | 高電圧ｎチャンネルトランジスターの製造方法 | |
| JPH04363019A (ja) | 半導体装置の製造方法 | |
| KR19980035608A (ko) | 반도체소자 제조방법 | |
| JPS5974673A (ja) | 半導体装置の製造方法 |