KR19980035608A - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR19980035608A
KR19980035608A KR1019960053988A KR19960053988A KR19980035608A KR 19980035608 A KR19980035608 A KR 19980035608A KR 1019960053988 A KR1019960053988 A KR 1019960053988A KR 19960053988 A KR19960053988 A KR 19960053988A KR 19980035608 A KR19980035608 A KR 19980035608A
Authority
KR
South Korea
Prior art keywords
active region
insulating film
ono insulating
gate
forming
Prior art date
Application number
KR1019960053988A
Other languages
English (en)
Other versions
KR100214519B1 (ko
Inventor
김대일
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960053988A priority Critical patent/KR100214519B1/ko
Publication of KR19980035608A publication Critical patent/KR19980035608A/ko
Application granted granted Critical
Publication of KR100214519B1 publication Critical patent/KR100214519B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Abstract

본 발명은 ONO 절연막을 필요로 하는 이피롬(EPROM)과, 그 ONO 절연막을 필요로 하지 않는 노말 트랜지스터(Normal Tr.)를 동시에 형성하는 반도체소자 제조방법에 관한 것으로, 특히 노말 트랜지스터의 게이트전극이 형성된 후, 이피롬을 형성하기 위해 소자의 전면에 증착된 ONO 절연막에 대한 노말 트랜지스터가 형성될 제1 액티브영역에서의 처리방법에 관한 것이다. 상기 제1 액티브영역에도 증착된 ONO 절연막을 처리하는 종래 기술은 그 ONO 절연막을 전부 식각해내는 것이었으나, 그 ONO 절연막이 제1게이트전극의 측면부에서는 완전히 식각되지 않고 남아 있을 뿐만 아니라 이후 공정에서 응력 및 장력을 받게 되어 바깥쪽으로 휘어지게 됨으로써, 노말 트랜지스터의 엘디디 영역을 형성하기 위한 이온주입공정이 방해를 받게 되어 노말 트랜지스터의 채널이 원하는 것보다 크게 형성되는 문제점이 있었다. 이와 같은 문제점을 해결하기 위해 창안한 본 발명은, 제2액티브영역에 이피롬을 형성하기 위한 ONO 절연막이 제1게이트 전극이 형성되어 있는 제1액티브영역에도 증착되는 경우에, 그 제1액티브영역에 있는 ONO 절연막을 패터닝하여 그 ONO 절연막패턴이 제1게이트전극 주위에 갓모양으로 남도록 하는 것을 특징으로 한다. 이와 같이 제1게이트전극 주위에서 갓모양으로 남아 있는 ONO 절연막패턴은 이후의 공정에서 응력이나 장력을 받게 되어도 휘어지거나 벌어지지 않기 때문에 상기 노말 트랜지스터의 채널을 이상적인 크기로 형성할 수 있게 함으로써, 소자의 신뢰성을 향상시키는 효과를 준다.

Description

반도체소자 제조방법
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 산화막/질화막/산화막(ONO) 절연막을 필요로 하는 소자(이피롬)와, 그 ONO 절연막을 필요로 하지 않는 소자(노말 트랜지스터)를 동시에 형성하는 반도체소자 제조방법에 있어서, 그가 필요로 하지 않는 영역에도 증착된 상기 ONO 절연막을 완전히 식각하지 않고 그 영역에 형성되는 소자의 게이트전극 주위에 소정의 패턴으로 남겨놓음으로써, 이후의 공정에서 상기 ONO 절연막패턴이 응력 및 장력을 받게 되어도 그 ONO 절연막패턴이 휘어지거나 벌어지지 않게 됨으로써 노말 트랜지스터의 채널이 정확한 길이로 형성될 수 있도록 한 반도체소자 제조방법에 관한 것이다.
불휘발성 반도체 기억소자인 이피롬(EPROM)과 같이 ONO 절연막을 필요로 하는 반도체소자와, 주변회로부의 노말 트랜지스터(Normal Tr.)와 같이 ONO 절연막을 필요로 하지 않는 반도체소자를 동시에 형성하는 반도체소자 제조방법에 대해서, 종래 기술에 따른 반도체소자 제조방법의 일실시예를 도시한 도 1a 내지 도 1d의 공정단면도를 참조하여 설명하면 다음과 같다.
우선, 도 1a에 도시된 바와 같이 필드산화막(102)에 의하여 주변회로부의 노말 트랜지스터(Normal Tr.)가 형성될 제1액티브영역과 메인부의 이피롬(EPROM)이 형성될 제2액티브영역이 정의된 실리콘기판(101)의 상기 제1 액티브영역과 제2액티브영역에 각각 제1,2게이트산화막(111,112)을 형성한 후, 그 위에 제1 폴리실리콘(120)을 증착하고서, 그 제1 폴리실리콘층(120)을 패터닝하기 위한 포토레지스트패턴(191)을 형성한다. 여기서, 상기 포토레지스트패턴(191)은 이피롬이 형성될 제2 액티브영역의 제1 폴리실리콘층(120)은 그대로 남겨 놓고, 노말 트랜지스터가 형성되는 제1 액티브영역의 제1 폴리실리콘층(120)은 패터닝함으로써 그 노말 트랜지스터를 구성하는 제1게이트전극을 형성하기 위한 것이다.
이후, 도 1b에 도시된 바와 같이 상기 포토레지스트패턴(191)을 마스크로 하는 제1 폴리실리콘층(120)에 대한 선택적 식각으로 제1게이트전극(121)을 형성한 후, 상기 포토레지스트패턴(191)이 제거된 결과물 위에 제1산화막/질화막/제2산화막을 순차적으로 증착하여 ONO 절연막(130)을 형성하고, 그 ONO 절연막(130) 위에 제1 액티브영역을 식각영역으로 정의하는 포토레지스트패턴(192)을 형성한다.
이어서, 도 1c에 도시된 바와 같이 상기 포토레지스트패턴(192)을 마스크로 하는 ONO 절연막(130)의 선택적 식각으로 제1 액티브영역에 증착된 ONO 절연막(130)을 제거한 후, 상기 포토레지스트패턴(192)이 제거된 결과물 위에 제2폴리실리콘(140)과 제3절연막(CAP-HLD)(150)을 순차적으로 증착하고, 그 제3절연막(150) 위에 이피롬 게이트를 정의하는 포토레지스트패턴(193)을 형성한다.
이후, 도 1d에 도시된 바와 같이 상기 포토레지스트패턴(193)에 따라 제3절연막(150)과 제2 폴리실리콘층(140) 및 제2 액티브영역에 남아 있는 ONO 절연막(132)과 제1 폴리실리콘층(122)을 순차적으로 식각하여 이피롬 게이트(123,133,141)을 형성한 후, 제1 액티브영역 및 제2 액티브영역에 각각 포토레지스트패턴을 형성하는 2번의 리소그래피공정 및 그 각각의 포토레지스트패턴을 이용한 2번의 이온주입공정으로 이피롬의 소오스/드레인영역(162)과 노말 트랜지스터의 엘디디(LDD)영역(161a)을 형성하고, 그 결과물 위에 제4절연막(HLD)을 증착한 후 에치백하여 측벽스페이서(171,172)를 형성하며, 그 측벽스페이서(171)를 포함하는 마스크를 이용해서 노말 트랜지스터의 고농도 소오스/드레인영역(161b)을 형성한다.
그러나, 상기와 같은 종래 기술은, 제1 액티브영역에 증착된 ONO 절연막이 완전히 제거되어야 함에도 불구하고, 그 제1 액티브영역에 형성되는 노말 트랜지스터의 제1게이트의 측면부에는 그 측면부에 증착된 ONO 절연막이 도 1c와 같은 패터닝공정에서도 완전히 식각되지 않을 뿐만 아니라, 그 식각되지 않은 ONO 절연막이 이후 공정이 진행됨에 따라 응력(compressiove stress) 및 장력(tensile stress)을 받아 노말 트랜지스터의 저농도 소오스/드레인영역을 형성하기 전에 바깥쪽으로 휘어지는 경우가 발생하였다. 이에 따라, 저농도 소오스/드레인영역을 형성하기 위한 이온주입시, 상기 ONO 절연막의 수직투사면에 대응하는 실리콘기판영역이 정상적인 이온주입을 방해받게 되어, 저농도 소오스/드레인영역이 게이트의 바깥쪽에 형성됨으로써 처음에 목적한 채널길이(α)를 얻을 수 없을 뿐만 아니라, 이후에 형성되는 측벽스페이서가 크게 형성됨으로써 고농도 소오스/드레인영역이 작아지게 되었다. 따라서 상기와 같이 형성된 저농도 소오스/드레인영역에서는 내압을 증가시키기도 하지만 기생저항을 증가시키게 됨으로써 소자의 전류구동능력의 저하시키는 문제점과 함께, 바깥쪽으로 휘어진 측벽 스페이서에는 핫캐리어의 주입이 활발하게 이루어지게 됨으로써 소자의 신뢰성 저하를 초래하는 문제점을 야기시켰다.
이에 본 발명은 상기 종래의 문제점을 해결 위하여 창안한 것으로, ONO 절연막을 필요로 하는 소자(이피롬)와, 그 ONO 절연막을 필요로 하지 않는 소자(노말 트랜지스터)를 동시에 형성하는 반도체소자 제조방법에 있어서, 그가 필요로 하지 않는 영역에도 증착된 상기 ONO 절연막을 완전히 식각하지 않고 그 영역에 형성되는 소자의 게이트전극 주위에 소정의 패턴으로 남겨놓음으로써, 그 소정의 ONO 절연막의 패턴이 이후의 공정에서 응력 및 장력을 받게 되어도 휘어지거나 벌어지지 않게 되어 상기 노말 트랜지스터의 채널이 정확한 크기와 형성되도록 한 반도체소자 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 이피롬과 노말 트랜지스터를 동시에 형성하는 반도체소자 제조방법의 종래 기술에 따른 제조공정 단면도.
도 2a 내지 도 2f는 이피롬과 노말 트랜지스터를 동시에 형성하는 반도체소자 제조방법의 본 발명에 따른 제조공정 단면도.
*도면의 주요부부에 대한 부호의 설명*
201:실리콘기판202:필드산화막
211,212:제1,2게이트산화막220-224:제1폴리실리콘층
230,232,233:ONO 절연막240,241:제2 폴리실리콘층
250:제3절연막
261a,261b:노말 트랜지스터의 소오스/드레인영역
262:이피롬의 소오스/드레인영역271,272:제4절연막
291-295:포토레지스트막
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법은, ONO 절연막을 필요로 하는 이피롬(EPROM)과, 그 ONO 절연막을 필요로 하지 않는 노말 트랜지스터(Normal Tr.)를 동시에 형성하는 반도체소자 제조방법에 있어서, 필드산화막에 의하여 노말 트랜지스터(Normal Tr.)가 형성될 제1액티브영역과 이피롬(EPROM)이 형성될 제2 액티브영역이 정의된 실리콘기판의 상기 제1액티브영역과 제2 액티브영역에 각각 제1,2게이트산화막을 형성한 후, 그 위에 제1 폴리실리콘층을 증착하는 단계와; 상기 제1 액티브영역에 대해서만 그 영역에 증착된 제1 폴리실리콘층을 선택적으로 식각하여 제1게이트를 형성하는 단계와; 그 결과물 위에 제1산화막/질화막/제2산화막을 순차적으로 증착하여 ONO 절연막을 형성한 후, 제1 액티브영역에 대해서만 그 영역에 증착된 상기 ONO 절연막을 선택적으로 식각함으로써 제1게이트패턴에 대응하는 소정의 ONO 절연막을 형성하는 단계와; 그 위에 제2 폴리실리콘과 제3 절연막을 순차적으로 증착한 후, 그 제3절연막과 제2폴리실리콘층 및 제2 액티브영역에 남이 있는 ONO 절연막과 제1폴리실리콘층을 순차적으로 패터닝하여 제2 액티브영역에 제1폴리실리콘층과 ONO 절연막, 제2폴리실리콘층이 순차적으로 적층된 이피롬 게이트를 형성하는 단계와; 제2액티브영역에 이피롬의 소오스/드레인영역을 형성한 후, 제1액티브영역에 노말 트랜지스터의 저농도 소오스/드레인영역을 형성하는 단계와; 제1게이트의 측면에 측벽스페이서를 형성한 후, 노말 트랜지스터의 고농도 소오스/드레인영역을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체소자 제조방법의 바람직한 실시예를 설명하기 위한 공정단면도로서, 메인부의 이피롬 셀과 주변회로부의 노말 트랜지스터를 동시에 형성하는 반도체소자의 순차적인 제조공정을 나타낸다. 이를 참조하여 공정 순서에 따라 설명하면 다음과 같다.
우선, 도 2a에 도시된 바와 같이 필드산화막(202)에 의하여 노말 트랜지스터(Normal Tr.)가 형성될 제1 액티브영역과 이피롬(EPROM)이 형성될 제2 액티브영역이 정의된 실리콘기판(201)의 상기 제1 액티브영역과 제2 액티브영역에 각각 제1,2게이트산화막(211,212)을 형성한 후, 그 위에 제1폴리실리콘을 증착 및 패터닝하여 제1액티브영역에는 노말 트랜지스터를 구성하게 될 제1게이트(221)를 형성하고 제2 액티브영역의 제1폴리실리콘층(222)은 그대로 남겨 두며, 그 위에 제1산화막/질화막/제2산화막을 순차적으로 증착하여 ONO 절연막(230)을 형성하며, 그 ONO 절연막(230) 위에 제2 액티브영역 및 상기 제1게이트(221)을 중심으로 하는 제1 액티브영역의 일부영역에 포토레지스트패턴(291)을 형성한다. 이때, 제1게이트(221)를 중심으로 ONO 절연막(230) 위에 형성되는 제1 액티브영역의 포토레지스트패턴(291)은 제1게이트패턴을 활용함과 아울러 그 제1게이트패턴 보다 ONO 절연막(230) 두께 차원의 면적이 증가된 패턴으로 형성되는 것이 바람직하다. 이는, 이후에 식각될 상기 ONO 절연막(230)이 제1게이트(221)의 바깥족에서 최소 크기로 남도록 하기 위한 것이다.
이후, 도 2b에 도시된 바와 같이 상기 포토레지스트패턴(291)을 마스크로 하는 ONO 절연막(230)에 대한 선택적 식각으로 제1 액티브영역에 증착된 ONO 절연막(230)의 일부를 식각한 후, 제2폴리실리콘(240)과 제3절연막(CAP-HLD)(250)을 순차적으로 증착하고, 그 제3절연막(250) 위에 이피롬 게이트를 정의하는 포토레지스트패턴(292)을 형성한다. 이때, 상기 제1게이트(221)를 중심으로 그 주위에 형성된 ONO 절연막패턴(231)은 그 제1게이트(221)를 덮는 갓모양을 이루게 된다.
그리고, 도 2c에 도시된 바와 같이 상기 포토레지스트패턴(292)에 따라 제3절연막(250)과 제2폴리실리콘층(240) 및 제2 액티브영역에 남아 있는 ONO 절연막(232)과 제1 폴리실리콘층(222)을 순차적으로 식각하여 이피롬 게이트(223,233,241)를 형성한 후, 도 2c와 도 2d에 도시된 바와 같이 상기 제1 액티브영역 및 제2 액티브영역에 각각 포토레지스트막(293,294)을 형성하는 2번의 리소그래피공정 및 그 각각의 포토레지스트막을 이용한 2번의 이온주입공정으로 이피롬의 소오스/드레인영역(262)과 노말 트랜지스터의 엘디디(LDD)영역(261a)을 형성한다. 이때, 상기 이피롬 게이트(223,233,241)는 제2게이트산화막(212) 위에 형성된 제1폴리실리콘 플로우팅 게이트(223)와, 그 위로 ONO 절연막(233)을 사이에 두고 형성된 제2 폴리실리콘 컨트롤 게이트(241)로 구성된다. 그리고, 제1게이트전극(221) 주위로 저농도 소오스/드레인영역(261a)을 형성하기 위한 이온주입은, 소정의 틸트(Tilt)각을 갖는 상태에서 이루어지는 것이 바람직하다. 즉, 그 제1게이트전극(221) 주위에 남아 있는 ONO 절연막(231)이 차지하는 실리콘기판(201)의 면적에 비례하는 틸트각으로 이온을 주입한다.
이후, 도 2e에 도시된 바와 같이 상기 결과물 위에 제4절연막(HLD)을 증착 및 에치백하여 제1게이트(221) 및 이피롬 게이트(223,233,241)의 측면에 측벽스페이서(271,272)를 형성한 후, 제2액티브영역을 덮는 포토레지스트패턴(295)을 형성하고, 그 포토레지스트패턴(295) 및 측벽스페이서(271)를 포함한 마스크를 이용해서 고농도 불순물 이온을 주입함으로써 노말 트랜지스터의 고농도 소오스/드레인영역(261b)을 형성한다. 이때, 상기 제4절연막을 에치백하여 측벽스페이서를 형성하는 공정은 제1게이트(221)의 주위에 았는 ONO 절연막(231)이 최소한으로 남게 할 수 있는 조건으로 이루어지게 하는 것이 바람직한데, 도 2e에서는 제1게이트(221)의 상단면에 있던 ONO 절연막이 식각되었음을 보여주고 있다.
이와 같은 공정을 통해 완성된 반도체소자는, 제1게이트(221)를 덮은 갓모양의 ONO 절연막패턴(231)이, 이후의 공정에서 응력 및 장력을 받는다 해도 휘어지거나 벌어지지 않고, 처음 상태 그대로 유지되기 때문에, 도 2f에 도시된 바와 같이 제1액티브영역에 형성된 노말 트랜지스터가 이상적인 채널길이(α)를 갖고 형성됨을 알 수 있다.
상술한 바와 같이, 이피롬을 형성하기 위해 증착되는 ONO 절연막이 노말 트랜지스터가 형성되는 제2 액티브영역에서 완전히 식각되지 않고 그 제2 액티브영역에 형성되어 있는 제1게이트전극의 주위에 남겨지도록 한 본 발명에 따른 반도체소자 제조방법은, 노말 트랜지스터의 채널이 정상적인 크기(α)로 형성될 수 있도록 함으로써 전류 구동능력의 저하를 방지하는 효과를 준다.

Claims (5)

  1. ONO 절연막을 필요로 하는 이피롬(EPROM)과, 그 ONO 절연막을 필요로 하지 않는 노말 트랜지스터(Normal Tr.)를 동시에 형성하는 반도체소자 제조방법에 있어서, 필드산화막에 의하여 노말 트랜지스터(Normal Tr.)가 형성될 제1 액티브영역과 이피롬(EPROM)이 형성될 제2 액티브영역이 정의된 실리콘기판의 상기 제1 액티브영역과 제2 액티브영역에 각각 제1,2게이트산화막을 형성한 후, 그 위에 제1 폴리실리콘을 증착하는 단계와; 상기 제1 액티브영역에 대해서칸 그 영역에 증착된 제1폴리실리콘층을 선택적으로 식각하여 제1게이트를 형성하는 단계와; 그 결과물 위에 제1산화막/질화막/제2산화막을 순차적으로 증착하여 ONO 절연막을 형성한 후, 제1 액티브영역에 대해서만 그 영역에 증착된 상기 ONO 절연막을 선택적으로 식각함으로써 제1게이트패턴에 대응하는 소정의 ONO 절연막패턴을 형성하는 단계와; 그 위에 제2 폴리실리콘과 제3절연막을 순차적으로 증착한 후, 그 제3절연막과 제2폴리실리콘층 및 제2 액티브영역에 남아 있는 ONO 절연막과 제1폴리실리콘층을 순차적으로 패터닝하여 제2액티브영역에 제1폴리실리콘층과 ONO 절연막, 제2폴리실리콘층이 순차적으로 적층된 이피롬 게이트를 형성하는 단계와; 제2 액티브영역에 이피롬의 소오스/드레인영역을 형성한 후, 제1액티브영역에 노말 트랜지스터의 저농도 소오스/드레인 영역을 형성하는 단계와; 제1게이트의 측면에 측벽스페이서를 형성한 후, 노말 트랜지스터의 고농도 소오스/드레인영역을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제1항에 있어서 상기 ONO 절연막을 패터닝하기 위한 제1 액티브영역에서의 포토레지스트패턴은 그 제1 액티브영역에 형성되어 있는 노말 트랜지스터의 제1게이트전극과 같은 패터구조로 형성됨과 아울러 그 크기가 상기 제1게이트 보다 ONO 절연막의 두께 정도로 증가된 패턴으로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1게이트전극을 감싸도록 형성되는 제1 액티브영역의 ONO 절연막패턴은, 제1게이트전극 주위의 실리콘기판 위에서 최소의 면적을 차지하는 갓모양으로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제1항에 있어서, 상기 제1 액티브영역에 노말 트랜지스터의 저농도 소오스/드레인 영역을 형성하기 위한 이온주입은 소정의 틸트각으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제1항에 있어서, 상기 제1게이트전극의 측면에 측벽스페이서를 형성하기 위한 에치백공정은 그 제1게이트전극의 주위에 있는 ONO 절연막이 최소한으로 남게 할 수 있는 조건으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
KR1019960053988A 1996-11-14 1996-11-14 반도체소자 제조방법 KR100214519B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960053988A KR100214519B1 (ko) 1996-11-14 1996-11-14 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960053988A KR100214519B1 (ko) 1996-11-14 1996-11-14 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR19980035608A true KR19980035608A (ko) 1998-08-05
KR100214519B1 KR100214519B1 (ko) 1999-08-02

Family

ID=19481801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053988A KR100214519B1 (ko) 1996-11-14 1996-11-14 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100214519B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393228B1 (ko) * 2001-07-26 2003-07-31 삼성전자주식회사 자기 정렬 무노광 패턴 형성 프로세스를 이용한 플래쉬메모리 소자의 제조 방법
KR100402703B1 (ko) * 1999-08-03 2003-10-22 샤프 가부시키가이샤 반도체장치 및 반도체장치의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402703B1 (ko) * 1999-08-03 2003-10-22 샤프 가부시키가이샤 반도체장치 및 반도체장치의 제조방법
KR100393228B1 (ko) * 2001-07-26 2003-07-31 삼성전자주식회사 자기 정렬 무노광 패턴 형성 프로세스를 이용한 플래쉬메모리 소자의 제조 방법

Also Published As

Publication number Publication date
KR100214519B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR100511045B1 (ko) 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
KR100190757B1 (ko) 모스 전계 효과 트랜지스터 형성방법
EP0780023B1 (en) Process for self-aligned source for high density memory
KR970077229A (ko) 반도체 장치의 제조 방법
KR100199381B1 (ko) 플래쉬 이이피롬 셀 제조 방법
JPH06244432A (ja) 不揮発性半導体メモリ装置及びその製造方法
KR19980020943A (ko) 절연막 터널링 트랜지스터 및 그 제조방법
KR100214519B1 (ko) 반도체소자 제조방법
JPH10229178A (ja) 半導体装置の製造方法
KR100470990B1 (ko) 메모리셀영역과주변로직영역트랜지스터의게이트적층형태가상이한반도체장치의제조방법
KR100258881B1 (ko) 반도체 소자의 제조 방법
KR100280527B1 (ko) 모스 트랜지스터 제조방법
US6365449B1 (en) Process for making a non-volatile memory cell with a polysilicon spacer defined select gate
KR100242378B1 (ko) 전계효과 트랜지스터의 게이트 제조방법
KR100241519B1 (ko) 반도체 소자의 제조방법
KR100567050B1 (ko) 반도체메모리의 실리사이드 형성방법
KR0172256B1 (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR100525114B1 (ko) 반도체소자의 제조방법
KR100404250B1 (ko) 불휘발성 메모리 소자의 제조 방법
KR100197532B1 (ko) 에스램 박막 트랜지스터 제조 방법
KR930008080B1 (ko) 불휘발성 메모리장치의 제조방법
KR0148331B1 (ko) 고집적 이이피롬 소자 제조 방법
KR100376270B1 (ko) 스플리트 게이트형 플래쉬 메모리 소자의 제조방법
KR0125296B1 (ko) 모스펫(mosfet) 제조방법
KR100525078B1 (ko) 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee