DE69027832T2 - Feld-Effekt-Transistor mit Gate-Abstandsstück - Google Patents

Feld-Effekt-Transistor mit Gate-Abstandsstück

Info

Publication number
DE69027832T2
DE69027832T2 DE69027832T DE69027832T DE69027832T2 DE 69027832 T2 DE69027832 T2 DE 69027832T2 DE 69027832 T DE69027832 T DE 69027832T DE 69027832 T DE69027832 T DE 69027832T DE 69027832 T2 DE69027832 T2 DE 69027832T2
Authority
DE
Germany
Prior art keywords
layer
spacer
substrate
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69027832T
Other languages
English (en)
Other versions
DE69027832D1 (de
Inventor
Kuo-Hua Lee
Chih-Yuan Lu
Janmye Sung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69027832D1 publication Critical patent/DE69027832D1/de
Publication of DE69027832T2 publication Critical patent/DE69027832T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

    Erfindungsgebiet
  • Die vorliegende Erfindung bezieht sich auf integrierte Schaltungen und insbesondere auf integrierte Schaltungen mit Feldeffekttransistoren (FET) und Verfahren zu deren Herstellung.
    • Stand der Technik
  • Die mit der Entwicklung der Technologie der integrierten Schaltungen Beschäftigten haben ständig die Entwicklung von Strukturen und Herstellungsverfahren angestrebt, die die Schaltkreisintegrationsdichte und die Schaltungsleistung steigern und die Verfahrensausbeute verbessern.
  • So haben zum Beispiel einige Konstrukteure von MOSFET im Submikrometerbereich eine sogenannte leichtdotierte Drain-Struktur (LDD) eingesetzt. Merkmale der LDD-Struktur sind eine flache Sperrschicht in der Nähe des Gates des Bauelements und eine vom Gate weiter beabstandete, tiefere Sperrschicht. Die flache Sperrschicht hilft, Durchgreif- und Kurzkanaleffekte zu vermeiden. Allerdings weist die flache Sperrschicht einen hohen Schichtwiderstand auf und beeinträchtigt dadurch, wenn alleine genommen, möglicherweise die Leistung des Bauelements.
  • In der Vergangenheit sind verschiedene Wege zur LDD-Technologie untersucht worden. Zu diesen gehören: Pfiester, "LDD MOSFETS Using Disposable Side Wall Spacer Technology," IEEE Electron Device Letters V. 9(4), S. 189-192 (1988) und Oh et al., "Simultaneous Formation of Shallow-Deep Stepped Source/Drain for Submicron CMOS," VLSI Technology Symposium, S. 73-74 (1988).
  • Bei dem Versuch, die oben erwähnten Probleme des hohen Schichtwiderstands zu verringern, legen einige der oben erwähnten Veröffentlichungen die Betonung auf die Verwendung von Silizid-Verfahren. Eine Prüfung der veröffentlichten Verfahren offenbart jedoch verschiedene praktische Schwierigkeiten bei ihrer Umsetzung.
  • Ganz gleich, ob eine LDD-Struktur eingesetzt wird oder nicht, können bei der Bearbeitung des Bauteils verschiedene andere Probleme auftreten, die später die Leistung der integrierten Schaltung mindern können. So können zum Beispiel verschiedene, mit Silizid-Verfahren verbundene Schritte entweder die Oberfläche des Siliziumsubstrats beschädigen oder zu einem Kurzschließen zwischen Source/Drain und Gate beitragen.
  • Ein weiteres Problem, dem sich die Konstrukteure von integrierten Schaltkreisen gegenübersehen, liegt in dem Erfordernis, einzelne Transistoren durch zunehmend komplexere Verbindungskonf igurationen zusammenzuschalten. Die Konstrukteure setzen häufig örtliche Verbindungskonfigurationen auf Gate-Ebene ein. Falls es jedoch erforderlich oder erwünscht ist, daß eine örtliche Verbindungsleitung einen Gate-Verbindungszug kreuzt, muß man große Sorgfalt walten lassen, um einen elektrischen Kontakt zwischen dem Gate-Verbindungszug und der örtlichen Verbindungsleitung zu verhindern. Die mit der Entwicklung integrierter Schaltkreise Beschäftigten haben ständig nach Verfahren gesucht, die obige und weitere Probleme lösen.
  • US Patent 4 735 680 beschreibt ein Verfahren, bei dem ein Gatestapel auf einem Substrat gebildet wird, eine erste Materialschicht auf dem Gate abgeschieden wird, gefolgt von der Abscheidung einer zweiten Materialschicht und einer dritten Materialschicht, die dritte Schicht zur Bildung einer Abstandsschicht anisotrop geätzt wird und die zweite Schicht zur Bildung der zweiten Abstandsschicht, die unter der ersten Abstandsschicht liegt, geätzt wird.
  • US Patent 4 818 714, eine Sperrschicht wird durch Implantierung eines Dotierungsstoffes gebildet, wobei eine Böschungsabstandsschicht als eine Maske verwendet wird, um Dotierungsstöratome zu blockieren.
  • E.P. 218 408 offenbart ein Verfahren zur Herstellung einer LDD-Struktur, in dem ein erster Implantierungsschritt ausgeführt wird, um hochdotierte Gebiete herzustellen, gefolgt von dem Entfernen der Böschungsabstandsschichten.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren nach Anspruch 1 bereitgestellt.
    • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung stellt einen auf einem Halbleitersubstrat gebildeten Feldeffekttransistor mit einem Gatestapel bereit. Während der Herstellung werden drei Materialschichten über dem Gatestapel und auf dem Substrat gebildet. Mindestens die beiden äußeren Materialschichten werden der Reihe nach anisotrop geätzt, wodurch zwei dem Gatestapel (und den Gate-Verbindungszügen) benachbarte Abstandsschichten erzeugt werden.
  • Die Abstandsschichten erfüllen in verschiedenen alternativen Ausführungsformen der Erfindung verschiedene nützliche Funktionen. So können zum Beispiel bei einer Ausführungsform die Abstandsschichten die Erzeugung von LDD-Sperrschichtprofilen erleichtern, wobei die Abstandsschichten während der Bildung der teilweisen Sperrschichten zum Maskieren von Teilen des Substrats dienen. Die Abstandsschichten erleichtern gleichzeitig auch die Bildung eines selbstpositionierenden Silizidkontakts lediglich über dem tiefen Teil der LDD-Sperrschicht. Die Struktur mit dem selbstpositionierenden Silizid über der tiefen Sperrschicht weist einen wünschenswert niedrigen Schichtwiderstand auf.
  • Bei einer anderen Ausführungsform sind der Gatestapel und die Verbindungszüge mit einer dielektrischen Schicht bedeckt. Mindestens eine Abstandsschicht dient zusammen mit der dielektrischen Schicht zur Isolierung des Verbindungszugs, so daß sich die örtliche leitende Verbindung ohne das Risiko des Kurzschließens über den Verbindungszug erstrecken kann.
  • Die Abstandsschichten erfüllen in verschiedenen Ausführungsformen die verschiedensten weiteren nützlichen Funktionen. So kann zum Beispiel eine der Abstandsschichten aus einem Material ausgewählt sein, das gegenüber der Wanderung von Metall von den Silizidkontakten über die Source- bzw. Draingebiete zu dem leitenden Teil des Gates undurchdringlich ist. Eine derartige Wanderung durch herkömmliche Abstandsschichtanordnungen hindurch ist beobachtet worden und hat zu Gate-Source/Drain Kurzschlüssen beigetragen. Weitere Vorteile der Erfindung werden unten erörtert.
    • Kurze Beschreibung der Zeichnung
  • Figuren 1 bis 14 sind Querschnittsansichten, die beispielhafte Bearbeitungsabläufe zur Herstellung verschiedener Ausführungsformen der vorliegenden Erfindung darstellen.
    • Ausführliche Beschreibung
  • Das erfindungsgemäße Konzept wird wohl am besten verstanden, wenn die verschiedenen Vorgehensweisen, die beispielhaft zur Herstellung des erfindungsgemäßen Bauelements verwendet werden können, erörtert werden.
  • Figur 1 zeigt allgemein einen repräsentativen Querschnitt eines Teils einer Halbleiterscheibe während der anfänglichen Schritte einer typischen Herstellung. Bezugsziffer 11 bezeichnet ein Substrat, bei dem es sich typischerweise um Silizium oder epitaxiales Silizium handeln kann. Bezugsziffer 13 bezeichnet einen Teil eines Feldoxids, während Bezugsziffer 15 eine Gatedielektrikumsschicht bezeichnet, bei der es sich typischerweise um ein Oxid handelt. Bezugsziffer 17 bezeichnet ein Schichtleitungsmaterial, bei dem es sich zum Beispiel um Polysilizium handeln kann. Die Schichten 15 und 17 haben typische Stärken von 0,01 - 0,02 µm (100 - 200 Å) bzw. 0,25 - 0,4 µm (2500 - 4000 Å)
  • Bezugnehmend auf Figur 2 sind Schichten 15 und 17 durch dem Fachmann bekannte Verfahren strukturiert worden, um einen mit der Bezugsziffer 18 bezeichneten FET-Gatestapel zu erzeugen. Als nächstes wird, wie in Figur 3 dargestellt, eine weitere Oxidschicht 19 gebildet. Bei der Oxidschicht 19 handelt es sich erwünschtermaßen um ein thermisches Oxid, wie zum Beispiel ein bei ungefähr 900ºC in Sauerstoff gewachsenes. Allerdings kann auch ein abgeschiedenes Oxid verwendet werden. Es ist anzumerken, daß die Oxidschicht 19 das Gate 18 umgibt und die Seiten 20 und 22 und das Oberteil 24 des Gates 18 bedeckt. Die Oxidschicht 19 hat eine typische Stärke von 0,015 - 0,025 µm (150 - 250 Å). Die Schicht 19 ist erwünschtermaßen genauso stark wie das Gateoxid 15 oder noch stärker. Allgemein wird ein thermisches Oxid wegen seiner niedrigen Haftstellendichte an der Grenzfläche bevorzugt. Als nächstes wird die dielektrische Schicht 21, bei der es sich typischerweise um Siliziumnitrid oder Siliziumoxynitrid handelt, abgeschieden. Eine beispielhafte Stärke für die Schicht 21 ist 0,015 - 0,040 µm (150 - 400 Å)
  • Schließlich wird Schicht 23 auf Schicht 21 abgeschieden. Bei Schicht 23 kann es sich erwünschterweise um ein abgeschiedenes Oxid von Silizium handeln. Ein derartiges Oxid läßt sich aus Silan oder durch Zersetzung verschiedener organometallischer Vorläufer wie zum Beispiel Tetraethoxysilan, (bekannt unter dem Akronym "TEOS"), oder Diacetoxy-di-tert-butoxysilan (bekannt unter dem Akronym "DADBS"), oder Tetramethylcyclotetrasilan, bekannt unter dem Akronym "TMCTS" und von J. C. Schumacher, einer Abteilung der Firma Air Products and Chemicals Inc., unter dem Handelsnamen "TOMCATS" vertrieben, bilden. Falls gewünscht, kann die Schicht 23 mit Bor oder Phosphor dotiert sein. Eine beispielhafte Stärke für die Schicht 23 ist 0,08 - 0,4 µm (800 - 4000 Å). Die Schicht 23 kann aber auch aus Polysilizium bestehen.
  • In Figur 4 sind die Schichten 23, 21 und 19 nacheinander anisotrop geätzt worden. Die Figur zeigt den Gatestapel 18, der auf den Seiten 20 und 22 von den verschachtelten Überresten der Schichten 23, 21 und 19 umgeben ist. Aus praktischen Gründen wird jeder der oben erwähnten Überreste in der folgenden Erörterung als eine "Abstandsschicht" bezeichnet. Es sei jedoch angemerkt, daß die Abstandsschichten 19 und 21a (die unterhalb der Abstandsschicht 23a verschachtelt sind), ein (im Querschnitt) allgemein "L-förmiges" Aussehen aufweisen. Die Abstandsschicht 23a weist eine im allgemeinen gerundete Außenkontour auf, die einem Filet ähnelt. In der eigentlichen Praxis kann die gerundete Kontour der Abstandsschicht 23a durch verschiedene Bearbeitungsabläufe natürlich auch etwas verformt werden. Die "L- Formen" der Abstandsschichten 19 und 21a können gleichermaßen etwas verformt werden und so zu geneigten Abstandsschichten mit leicht unregelmäßigen Seiten oder anderen Unregelmäßigkeiten führen. Allgemein jedoch führen die gegenwärtig gebräuchlichen anisotropen Ätzverfahren zu einer verschachtelten Menge von Abstandsschichten, wobei die inneren beiden 19 und 21a vergleichsweise flache Seiten aufweisen und die äußere 23a eine gerundete oder gekrümmte Außenfläche aufweist.
  • Durch die Anwesenheit der Schicht 21 zwischen den Schichten 23 und 19 kann das Ätzen der Schicht 19 ziemlich genau gesteuert werden, um ein Überätzen und die Beschädigung der Substratoberfläche 26 zu vermeiden. Wenn zum Beispiel Schicht 23 aus BPTEOS, Schicht 21 aus Siliziumnitrid und Schicht 19 aus thermischem Oxid besteht, so stellt sich heraus, daß Schicht 21 als Ätzstop gegen das Ätzen der Schicht 23 dient. Nachdem die Schicht 21 erreicht worden ist, muß der Techniker aufpassen, daß die verbleibenden beiden dünnen Schichten mit Vorsicht geätzt werden müssen.
  • Es kann als wünschenswert angesehen werden, die Oberfläche 26 des Substrates 11 zu schützen. Wenn für die Oberfläche 26 ein Schutz gewünscht wird, braucht die Schicht 19 zu diesem Zeitpunkt noch nicht geätzt zu werden. Wird Schicht 19 nicht geätzt, so bilden sich natürlich nur zwei Abstandsschichten 21a und 23a, und Schicht 19 liegt über der Oberfläche 26. (Aus praktischen Gründen zeigt Figur 4 die zur Bildung einer Abstandsschicht geätzte Schicht 19.)
  • Bei der Schicht 19 handelt es sich, wie schon oben erwähnt, wunschenswerterweise um ein thermisch gewachsenes Oxid. Das Oxid weist an der Grenzfläche eine niedrige Haftstellendichte auf und dient für die darüberliegende Schicht 21 als Spannungsentlastungspuffer. (Typische Siliziumnitridfilme, wie der für Schicht 21 empfohlene, können erhebliche Spannungen aufweisen.) Die Schicht 19 verhindert somit, daß hohe Spannungen in der Schicht 21 das Substrat 11 verformen.
  • Nachdem die Bildung einer verschachtelten Abstandsschicht mit doppelter oder dreifacher Schicht beschrieben worden ist, werden nun verschiedene Anwendungen der erfindungsgemäßen Struktur zusammen mit alternativen Ausführungsformen und ihren Vorteilen beschrieben.
  • Figuren 5-7 zeigen, wie das erfindungsgemäße Konzept nun zur Bildung einer leicht dotierten Drainstruktur verwendet werden kann. Zuerst bezugnehmend auf Figur 5 wird ein schematisch durch die mit Bezugsziffer 31 bezeichnete Art gezeigter Ionenimplantationsschritt durchgeführt, um tiefdotierte Sperrschichten 25 und 27 zu bilden. Die geeignete Ionenart 31 hängt davon ab, ob ein NMOS- oder PMOS-Bauelement gebildet werden soll. Sollte jedoch ein Paar von CMOS-Bauelementen erwünscht sein, wird Fotolack 29 auf dem Teil der Struktur abgeschieden, der von der Implantationsart 31 abgeschirmt werden muß. Es wird angemerkt, wie in Figur 5 gezeigt, daß das von den Abstandsschichten 19, 21a und 23a flankierte Gate 18 die Teile 28 und 30 des Substrats 11 effektiv gegen die Implantationsart 31 maskiert. (Falls Schicht 19 nicht geätzt worden ist, kann sie dazu dienen, die Oberfläche 26 während des Implantationsschrittes zu schützen. Die Abstandsschichten 21a und 23a dienen als Schutzmasken für die Gebiete 28 und 30.)
  • Die verschiedensten anderen Techniken können verwendet werden, um die Sperrschichten 25 und 27 zu bilden. In jedem Fall maskieren die Abstandsschichten 21a, 23a (und, falls gebildet, Abstandsschicht 19) die Teile 28 und 30 des Substrats 11. So zum Beispiel können zur Bildung der Sperrschichten 25 und 27 verschiedene dem Fachmann bekannte Gas- und Feststoffdiffusionstechniken eingesetzt werden.
  • Als nächstes werden, wie von Figur 6 gezeigt, in Erwartung der Bildung des flachen Teils der Bauelementsperrschichten die Abstandsschichten 23a entfernt. Falls die Abstandsschichten 23a aus unverdichtetem TEOS oder selbst aus verdichtetem TEOS oder BPTEOS hergestellt worden sind, können sie viel schneller geätzt werden als Feldoxid 13 oder irgendein Schutzoxid (wie zum Beispiel Schicht 19 oder eine andere neugewachsene Oxidschicht), die möglicherweise die tiefe Sperrschicht 27 bedeckt. So zum Beispiel beträgt bei Verwendung einer HF-Ätzung 15:1 die Ätzrate bei thermischem Oxid ungefähr 0,02 µm (200 Å) pro Minute, wohingegen die Ätzrate bei unverdichtetem TEOS bei ungefähr 0,14 µm (1400 Å) pro Minute liegt und bei phosphordotiertem TEOS bei 2 µm (20 000 Å) pro Minute. Falls die Abstandsschicht 23a aus Polysilizium hergestellt worden ist, kann sie durch Plasmaätzen entfernt werden. (Falls jedoch Material 17 ebenfalls aus Polysilizium besteht, wird auch dieses durch das Plasmaätzverfahren angegriffen. Folglich ist es wünschenswert, daß eine Schutzschicht wie zum Beispiel Siliziumnitrid auf dem Material 17 vorliegt, falls die Abstandsschicht 23a aus Polysilizium besteht. Die Verwen dung verschiedener Schichten, wie zum Beispiel Siliziumnitrid, über dem Gatestapel wird in nachfolgenden Absätzen ausführlicher erörtert.)
  • Nach der Entfernung der Abstandsschicht 23a wird eine zweite Implantation unter Verwendung der in Figur 6 gezeigten Ionenart 37 durchgeführt. Die zweite Implantationsart muß in den "Boden" der Abstandsschichten 21a und 19 eindringen. Der Boden dient dazu, einige der Ionenarten zu absorbieren, und erzeugt auf diese Weise die flachen Sperrschichtgebiete 33 und 35 in den Teilen 28 und 30 des Substrats 11. Werden die Implantationsenergie und -dosierung und die Stärke der Böden von Schichten 21a und 19 richtig zugeschnitten, so ermöglicht dies, daß sorgfältig gesteuerte flache Sperrschichten 33 und 35 erzielt werden.
  • Wird ein CMOS-Paar geformt, kann der Fotolack 29 abgelöst, über dem in Figur 6 gezeigten, schon gebildeten Bauelement ein neuer Fotolack positioniert und das komplementäre Bauelement durch ähnliche Stufen gebildet werden.
  • Als nächstes kann, wie in Figur 7 gezeigt, eine thermische Dotierungsdiffusion ausgeführt werden. Es können auch andere Techniken wie zum Beispiel Lasererwarmung eingesetzt werden, um Implantationsschäden zu beseitigen und die Dotierungsstoffart zu aktivieren. Als nächstes kann, falls erwünscht, eine selbstpositionierende Salizidierung (Salizid) ausgeführt werden. Figur 9 zeigt die Struktur von Figur 7 nach der Ausführung eines Salizidierungsschrittes. Typischerweise wird ein Metall wie z.B. Titan, Tantal, Molybdän oder Wolfram unstrukturiert auf der in Figur 7 gezeigten Struktur abgeschieden. Die Struktur wird dann mit Hilfe von dem Fachmann bekannten Verfahren erwärmt, was das Metall dazu veranlaßt, vorzugsweise mit dem darunterliegenden Silizium unter Bildung von Silizidgebieten 51a, 53a bzw. 55a über den Sperrschichten 25 und 27 und dem Gate 18 zu reagieren. Das nicht umgesetzte Metall, das zum Beispiel die Abstandsschicht 21 bedecken kann, wird danach leicht abgewaschen.
  • An dieser Stelle lohnt es sich, auf mehrere Vorteile der in Figur 9 gezeigten und durch die Reihenfolge von Schritten in Figuren 1-7 gebildeten Struktur hinzuweisen. Die Silizidgebiete 51a und 53a sind hinsichtlich der tiefen Sperrschichten 27 bzw. 25 selbstpositioniert. So zum Beispiel bedeckt das Silizidgebiet 51a die gesamte tiefe Sperrschicht 27, wegen des Vorliegens der Schichten 21a und 19 aber selbstverständlich nicht die flache Sperrschicht 35. Es ist nicht erwünscht, daß sich das Silizidgebiet 51a über die flache Sperrschicht 35 erstreckt, da die Ableitung von der flachen Sperrschicht zum Substrat drastisch ansteigt. Die Ableitung wird von dem von den Unebenheiten im Boden der Silizidschicht hervorgerufenen Tunneleffekt durch das Verarmungsgebiet zwischen dem leicht dotierten Bereich wie zum Beispiel 35 und dem Substrat 11 hervorgerufen. Eine weitere Schwierigkeit, die durch die Bildung von Siliziden aufleicht dotierten Gebieten wie zum Beispiel Gebiet 35 hervorgerufen wird, liegt darin, daß der spezifische Kontaktwiderstand an der Grenzfläche zwischen dem Silizid und dem dotierten Silizium wahrscheinlich ansteigt. Der erhöhte spezifische Widerstand ist auf die leichte Dotierung an der Grenzfläche zwischen dem Silizid und dem dotierten Silizium zurückzuführen.
  • Das erfindungsgemäße Verfahren kann dem Verfahren gegenubergestellt werden, das in dem oben erwähnten Dokument von Oh et al. erörtert wird. Das Verfahren nach Oh et al. verwendet nach der Gatebildung zwei Schichten (Oxid, gefolgt von Nitrid). Es wird eine Nitridabstandsschicht gebildet, die dazu dient, die Grenzen einer darunterliegenden Oxidabstandsschicht festzulegen. Die Nitridabstandsschicht wird entfernt und läßt vor der Bildung der Sperrschicht nur eine einzige Oxidabstandsschicht zurück. Die Oxidabstandsschicht dient der Selektierung einiger der einfallenden Ionenarten während der Ionenimplantation, wodurch eine LDD-Sperrschicht in einem Arbeitsgang gebildet wird. Allerdings gestattet das Verfahren nach Oh et al. nicht die Verwendung einer schützenden Oxidschicht (wie zum Beispiel Schicht 19) über der ganzen Siliziumoberfläche als Schutz gegen Implantationsschäden. Außerdem erlaubt das mit zwei Schritten arbeitende Sperrschichtbildungsverfahren der Anmelder ein genaueres Zuschneiden der Sperrschichtprofile. In dem Verfahren nach Oh et al. muß vor der Bildung des Silizids eine nachfolgend aufgebrachte, zusätzliche CVD-Abstandsschicht gebildet werden. Es ist allerdings nicht möglich, die CVD-Abstandsschicht präzise zur anfänglichen Oxidabstandsschicht (die die Kante des tiefen Teils der Sperrschicht festlegt) auszurichten, und folglich kann der Silizidkontakt nicht präzise zur Kante der tiefen Sperrschicht ausgerichtet werden.
  • Mittels eines weiteren Vergleichs bietet das Verfahren der Anmelder gegenüber dem in dem oben erwähnten Artikel von Pfiester erwähnten Verfahren verschiedene Vorteile. Der Artikel von Pfiester zeigt insbesondere eine einzige Abstandsschicht mit gerundeten Seiten, um die beiden getrennten Implantationsdosen zu trennen, wodurch eine LDD-Struktur erzeugt wird. Im Gegensatz dazu erlaubt die Erfindung der Anmelder die Bildung von tiefen und flachen Sperrschichtgebieten durch Implantierung durch zwei verschiedene Stärken von Dielektrikum. Folglich läßt sich mit der Erfindung der Anmelder ein sehr praziser Zuschnitt des endgültigen Sperrschichtprofils erzielen. Weiterhin erwähnt der Artikel von Pfiester keine Silizidbeschichtung. Wenn mit Pfiester der Versuch einer Silizidbeschichtung gemacht würde, gäbe es kein Verfahren zum Selbstpositionieren des Silizids zur tiefen Sperrschicht.
  • Weiterhin besitzt die erfindungsgemäße Struktur gegenüber herkömmlichen Transistorstrukturen und -verfahren noch eine weitere Anzahl von Vorteilen Diese Vorteile werden nachfolgend aufgezählt:
  • Die vorliegende Erfindung erfordert weniger Maskieren als herkömmliche LDD-Verfahren. Die CMOS-LDD- Herstellung erfordert in der Regel drei oder vier Masken. Die vorliegende Erfindung erfordert aber nur zwei Masken (wobei die eine Maske das p-Substrat bedeckt, während das n-Substrat bearbeitet wird, und umgekehrt), um eine CMOS- LDD-Struktur zu bilden.
  • Die vorliegende Erfindung trägt dazu bei, ein Kurzschließen zwischen dem Source-/Drain-Silizid und dem Gate zu verhindern. Es hat sich herausgestellt, daß bestimmte Metalle, wie zum Beispiel Titan (das gewöhnlich bei der Silizidbeschichtung von Source-Drain-Kontakten verwendet wird), unter Umständen dazu neigen, durch Abstandsschichten vom TEOS-Typ in Richtung des Gates zu wandern, und ein Kurzschließen zwischen Source/Drain und Gate hervorrufen. Die vorliegende Erfindung trägt dagegen dazu bei, diesen Ausfallmodus auszuschließen, da die Abstandsschicht 21a (bei der es sich typischerweise um Siliziumnitrid oder Siliziumoxynitrid handelt) einen schützenden Schild oder eine schützende Barriere gegen das Wandern des Metalls bildet.
  • Ein weiterer wichtiger Vorteil der vorliegenden Erfindung besteht darin, daß die Schicht 21a dazu beitragen kann, das Wandern anderer Arten von Teilchen in den Gatestapel hinein zu verhindern. Es hat sich insbesondere herausgestellt, daß einige, ohne Schicht 21a hergestellte Bauelemente während des Voralterungstests verschiedene Ausfälle erfahren können. Es wird vermutet, daß einige Ausfälle auf das Wandern von Siliziumteilchen durch herkömmliche Siliziumoxid-Gateabstandsschichten hindurch zurückzuführen sind. Die Siliziumteilchen rufen möglicherweise ein Kurzschließen des Gates zu dem Source bzw. dem Drain hervor. Die vorliegende Erfindung trägt dazu bei, diesen Ausfallmodus auszuschließen, wenn die Abstandsschicht 21a aus einem Material besteht, das gegen das Wandern von Silizium einen Schild oder eine Barriere bildet, wie zum Beispiel Siliziumnitrid oder Siliziumoxynitrid.
  • Wenn die vorliegende Erfindung mit Strukturen verglichen wird, die eine einzige Siliziumoxid-Abstandsschicht verwenden, wird ein weiterer Vorteil offenkundig. Das zum Erzeugen einer einzigen Siliziumoxid-Abstandsschicht verwendete anisotrope Ätzverfahren wird häufig über das nominale Ende hinaus durchgeführt, d.h. es wird überätzt. Häufig erzeugt das Überätzen Gräben im Feldoxid. Ein Graben kann an der Kante, wo das Feldoxid die Source- bzw. Drain-Sperrschicht berührt (d.h. wo der Vogelkopf des Oxids auf die dotierte Siliziumoberfläche trifft) entstehen. Der Graben legt einen Teil des undotierten Siliziumsubstrates frei.
  • Leider erzeugt ein nachfolgendes Silizidbeschichtungsverfahren über das Silizid einen Kurzschluß in dem Graben zwischen der Sperrschicht und dem freigelegten Silizium. Die vorliegende Erfindung trägt dazu bei, das Problem des Überätzens zu vermeiden, da die Schicht 21 während des Ätzens der Schicht 23 als Ätzstop dient. Wenn die Schicht 21 erreicht ist, muß der Techniker aufpassen, daß das weitere Ätzen vorsichtig geschehen muß. (Eine weitere Art von Überätzen, die durch die vorliegende Erfindung vermieden werden kann, ist die Grabenbildung, die in einem Feldoxid zwischen zwei, über dem Oxid liegenden Verbindungszügen auftreten kann. Die Grabenbildung kann das Seitenverhältnis des Raumes zwischen den Verbindungszügen übertreiben und erschwert die nach folgende Überdeckung mit Dielektrikum. Wiederum trägt das Vorliegen der Schicht 21, die als Ätzstop dienen kann, dazu bei, das Problem des Überätzens und der Grabenbildung zu verhindern.)
  • Die Anwendung der erfindungsgemäßen Konzepte ist zwar soweit hauptsächlich in Verbindung mit der Bildung einer leicht dotierten Drain-(LDD-)Struktur erörtert worden, doch kann das erfindungsgemäße Konzept auch auf Bauelemente angewendet werden, die keine leicht dotierte Drainelektrode erfordern.
  • Eine weitere Anwendung des erfindungsgemäßen Konzepts wird in Figuren 10-12 gezeigt. Figur 10 ist eine Querschnittsansicht eines Teils einer Halbleiterscheibe während typischen einleitenden Herstellungsschritten. Bei Substrat 111 kann es sich um Silizium oder Epitaxialsilizium handeln. Feldoxid 113 wird auf dem Substrat 111 gebildet. Gateoxid 115 wird über dem Substrat 111 liegend gebildet. Schicht 117, bei der es sich in der Regel um Polysilizium handeln kann, wird über der Schicht 115 gebildet. Schicht 118, bei der es sich um Siliziumnitrid oder Siliziumoxynitrid handeln kann, bedeckt die Schicht 117. Die Schichten 115, 117 und 118 werden in der Regel während der einleitenden Herstellungsschritte der Halbleiterscheibe gebildet. Ein Vergleich von Figur 10 mit Figur 1 zeigt, daß in Figur 10 eine zusätzliche Schicht (Schicht 118) abgeschieden worden ist, die in Figur 1 fehlt. Typische Stärken für die Schichten 115, 117 und 118 sind 0,01 - 0,02 µm (100 - 200 Å), 0,25 - 0,4 µm (2500 - 4000 Å) bzw. 0,15 - 0,3 µm (1500 - 3000 Å).
  • Unter Bezugnahme auf Figur 11 kann angemerkt werden, daß die Schichten 118, 117 und 115 strukturiert worden sind, um Gates 201 und 205 zusammen mit dem Verbindungszug 203, der sich über das Feldoxid 113 erstreckt, zu erzeugen. Somit wird bemerkt werden, daß die Figuren 11-14 die Bildung zweier benachbarter, durch das Feldoxid 113 getrennte Transistoren zeigen. Außerdem erstreckt sich der Verbindungszug 203 auf Gate-Ebene entlang dem Feldoxid 113. Der auf der Gate-Ebene liegende Verbindungszug 203 kann (obwohl in dem besonderen Querschnitt von Figur 11 nicht gezeigt) mit Gate 201 oder 205 oder mit dem Gate, dem Source oder dem Drain eines anderen (nicht gezeigten) Transistors verbunden werden.
  • In Figur 12 wird Schicht 119, bei der es sich um Siliziumdioxid handeln kann, auf Substrat 111 gebildet.
  • Als nächstes wird Schicht 121 abgeschieden. Bei Schicht 121 kann es sich um Siliziumnitrid oder Siliziumoxynitrid handeln. Schicht 123 wird auf Schicht 121 abgeschieden. Schicht 123 kann aus TEOS oder BPTEOS oder irgendeinem anderen verschiedenster anderer abgeschiedener Dielektrika gebildet sein. Die typischen Stärken für die Schichten 119, 121 und 123 ähneln den Stärken für die oben erwähnten Schichten 19, 21 und 23 in Figuren 1-7.
  • Als nächstes werden in einer zu der in Figuren 4-9 gezeigten analogen Weise Schichten 123, 121 und (gegebenenfalls) 119 anisotrop geätzt, um die in Figur 13 gezeigten Abstandsschichten 119, 121 und 123 zu erzeugen. Die Source- und Drain-Gebiete 300, 301 und 302 können auf ähnliche Weise wie oben erörtert gebildet werden. Figur 13 zeigt zwar, daß die Formen der Sperrschichten 300, 301 und 302 Standardprofile aufweisen, doch können, falls erwünscht, leicht dotierte Drain-(LDD-)Profile durch das im Zusammenhang mit Figuren 5-7 erörterte Verfahren erzeugt werden. Sollte über den Source- und Drain-Gebie ten 300, 301 und 302 eine Salizidierung erwünscht sein, kann auch sie auf eine zu der in Figur 9 gezeigten analoge Weise ausgeführt werden. Es sollte deshalb offensichtlich sein, daß, obwohl Figur 13 die den Gates 201 und 205 und dem Verbindungszug 203 benachbarte Abstandsschicht 123 zeigt, Schicht 123 entfernt würde, wenn eine leicht dotierte Drainstruktur erzeugt werden sollte. Eine Untersuchung von Figur 13 zeigt außerdem, daß im Gegensatz zu den Gates von Figuren 3-9 die Gates 201 und 205 eine darüberliegende schützende Nitridschicht 118 aufweisen. Außerdem weist der Gate-Verbindungszug 203 eine ähnliche, darüberliegende schützende Nitridschicht 118' auf. Es ist somit ersichtlich, daß die in Figur 13 gezeigten Strukturen mindestens zwei schützende, das Gate flankierende Schichten und eine darüberliegende, schützende Nitridschicht aufweisen.
  • Figur 13 zeigt ebenfalls eine darüberliegende leitfähige Schicht 170. Bei der Schicht 170 kann es sich um Polysilizium, Aluminium, Gold, Wolfram, Metallsilizid oder irgendein anderes leitfähiges Material handeln.
  • In Figur 14 ist Schicht 170 strukturiert worden.
  • Der verbleibende Teil der Schicht 170 verbindet das Source-Drain-Gebiet 300 mit dem Source-Drain-Gebiet 301.
  • Die strukturierte Schicht 170 erstreckt sich über den Gate-Verbindungszug 203, ohne ihn elektrisch zu kontaktieren. Das Vorliegen der schützenden Nitridschicht 118 verhindert zusammen mit der den Verbindungszug 203 flankierenden Nitridschicht 121 elektrischen Kontakt zwischen der strukturierten Schicht 170 und dem leitfähigen Polysilizium-Herz 117' des Verbindungszuges 203. (Es sei angemerkt, daß selbst für den Fall, daß zierstreifenähnliche Schichten 123 entfernt worden sind, wie das während der Herstellung einer LDD-Struktur geschehen würde, der elektrische Kontakt zwischen der strukturier ten Schicht 170 und dem Polysilizium 117' weiterhin durch die Abstandsschichten 121 und 119 verhindert wird.) Somit hat die erfindungsgemäße Struktur die Bildung einer Verbindung zwischen Sperrschichtgebieten verschiedener Transistoren unterhalb der Gate-Ebene erleichtert (d.h. eine vor dem Abscheiden des Passivierungsdielektrikums und der Öffnung des Kontaktfensters gebildete Verbindung), ohne die Möglichkeit des Kurzschließens zu einem Gate-Verbindungszug.

Claims (5)

1. Verfahren zur Herstellung von integrierten Halbleiterschaltungen, mit folgenden Schritten:
Bilden eines Gatestapels (z.B. 18) auf einem Siliziumsubstrat (z.B. 11) durch Strukturieren einer leitfähigen Schicht (z.B. 17) und einer dielektrischen Schicht (z.B. 15);
Bilden einer ersten Oxidschicht (z.B. 19) auf diesem Gatestapel (z.B. 18) und auf dem Substrat (z.B. 11);
Bilden einer zweiten Materialschicht (z.B. 21) aus dielektrischem Material auf der ersten Oxidschicht (z.B. 19);
Bilden einer dritten Materialschicht (z.B. 23) auf der zweiten Materialschicht (z.B. 21);
anisotropes Ätzen der dritten Schicht (z.B. 23), um eine erste Abstandsschicht (z.B. 23a) zu bilden, und danach Ätzen der zweiten Schicht (z.B. 21), um eine unter der ersten Abstandsschicht (z.B. 23a) liegende zweite Abstandsschicht (z.B. 21a) zu bilden;
Aussetzen des Substrats einer ersten Art von Dotierungsstoff (z.B. 31), wobei die erste (z.B. 23a) und zweite (z.B. 21a) Abstandsschicht dem Blockieren oder Absorbieren der ersten Art von Dotierungsstoff (z.B. 31) dienen und dadurch eine tiefe Sperrschicht (z.B. 27) bilden, und gekennzeichnet durch:
Entfernen der ersten Abstandsschicht (z.B. 23a);
Aussetzen des Substrats einer zweiten Art von Dotierungsstoff (z.B. 37), wobei die zweite Art von Dotierungsstoff (Z.B. 37) den Boden der Abstandsschicht (z.B. 21a) und die erste Oxidschicht (z.B. 19) durchdringt und dadurch in Teilen (z.B. 28 und 30) des Substrats in der Nähe des Gates (z.B. 18) eine flache Sperrschicht bildet, die zusammen mit der tiefen Sperrschicht (z.B. 27) eine schwach dotierte Draingrenzschicht (z.B. 35, 27) bildet;
Entfernen der ersten Oxidschicht (z.B. 19) zum Freilegen eines Teils (z.B. 26) der Substratoberfläche;
aufeinanderfolgendes Abscheiden eines Metalls (z.B. 51) auf dem Substrat, wobei das Metall (z.B. 51) die tiefe Sperrschicht (z.B. 27) überdeckt,
wobei die zweite Abstandsschicht (z.B. 21a) dazu dient, zu verhindern, daß das Metall (z.B. 51) die flache Sperrschicht (z.B. 35) überdeckt;
Bilden eines Metallsilizids (z.B. 51a) durch Umsetzen des Metalls (z.B. 51) mit darunterliegendem Silizium, wobei das Silizid (z.B. 51a) die tiefe Sperrschicht (z.B. 27), aber nicht die flache Sperrschicht (z.B. 35) überdeckt.
2. Verfahren nach Anspruch 1, bei dem die erste Oxidschicht aus Siliziumdioxid besteht.
3. Verfahren nach Anspruch 1, bei dem die zweite Materialschicht aus der Gruppe bestehend aus Siliziumnitrid und Siliziumoxynitrid ausgewählt wird.
4. Verfahren nach Anspruch 1, bei dem die dritte Materialschicht aus der Gruppe bestehend aus TEOS, verdichtetem TEOS und BPTEOS gebildet wird.
5. Verfahren nach Anspruch 1, bei dem die erste Abstandsschicht durch Verwendung von HF entfernt wird.
DE69027832T 1989-10-17 1990-10-10 Feld-Effekt-Transistor mit Gate-Abstandsstück Expired - Fee Related DE69027832T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/422,834 US5153145A (en) 1989-10-17 1989-10-17 Fet with gate spacer

Publications (2)

Publication Number Publication Date
DE69027832D1 DE69027832D1 (de) 1996-08-22
DE69027832T2 true DE69027832T2 (de) 1996-11-28

Family

ID=23676607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69027832T Expired - Fee Related DE69027832T2 (de) 1989-10-17 1990-10-10 Feld-Effekt-Transistor mit Gate-Abstandsstück

Country Status (6)

Country Link
US (2) US5153145A (de)
EP (1) EP0424019B1 (de)
JP (1) JPH03139847A (de)
DE (1) DE69027832T2 (de)
ES (1) ES2088985T3 (de)
HK (1) HK179796A (de)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW203148B (de) * 1991-03-27 1993-04-01 American Telephone & Telegraph
US5424234A (en) * 1991-06-13 1995-06-13 Goldstar Electron Co., Ltd. Method of making oxide semiconductor field effect transistor
JP3144056B2 (ja) * 1992-05-08 2001-03-07 ヤマハ株式会社 薄膜トランジスタの製法
KR100260577B1 (ko) * 1992-09-09 2000-08-01 김영환 자기정렬형 콘택 형성방법
US5312768A (en) * 1993-03-09 1994-05-17 Micron Technology, Inc. Integrated process for fabricating raised, source/drain, short-channel transistors
KR0171732B1 (ko) * 1993-11-26 1999-03-30 김주용 모스 트랜지스터 및 그 제조방법
US5420057A (en) * 1994-06-30 1995-05-30 International Business Machines Corporation Simplified contact method for high density CMOS
KR0172273B1 (ko) * 1995-06-24 1999-02-01 김주용 플래쉬 메모리 셀의 제조방법
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
US5714413A (en) * 1995-12-11 1998-02-03 Intel Corporation Method of making a transistor having a deposited dual-layer spacer structure
JP2894283B2 (ja) * 1996-06-27 1999-05-24 日本電気株式会社 半導体装置の製造方法
US5739066A (en) * 1996-09-17 1998-04-14 Micron Technology, Inc. Semiconductor processing methods of forming a conductive gate and line
US5766969A (en) * 1996-12-06 1998-06-16 Advanced Micro Devices, Inc. Multiple spacer formation/removal technique for forming a graded junction
US5869879A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions
JPH10173177A (ja) * 1996-12-10 1998-06-26 Mitsubishi Electric Corp Ｍｉｓトランジスタの製造方法
US5793089A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon
US5895955A (en) * 1997-01-10 1999-04-20 Advanced Micro Devices, Inc. MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch
US5817562A (en) * 1997-01-24 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)
FR2760130B1 (fr) * 1997-02-25 1999-07-02 Sgs Thomson Microelectronics Transistor mos a faible resistance de drain
TW312810B (en) * 1997-03-17 1997-08-11 United Microelectronics Corp The manufacturing method for LDD forming in MOS device
TW339470B (en) * 1997-09-01 1998-09-01 United Microelectronics Corp The manufacturing method for spacer
US5879993A (en) * 1997-09-29 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride spacer technology for flash EPROM
US6087234A (en) * 1997-12-19 2000-07-11 Texas Instruments - Acer Incorporated Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction
US6001690A (en) * 1998-02-13 1999-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming flash EPROM by using iso+aniso silicon nitride spacer etching technology
EP0951061A3 (de) * 1998-03-31 2003-07-09 Interuniversitair Microelektronica Centrum Vzw Verfahren zur Herstellung von einem FET
US6124610A (en) 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US5998248A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region
US5998273A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions
US6025242A (en) * 1999-01-25 2000-02-15 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation
US6022771A (en) * 1999-01-25 2000-02-08 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
TW408354B (en) * 1999-03-02 2000-10-11 United Microelectronics Corp Structure of field effect transistor and its manufacture method
US6228730B1 (en) * 1999-04-28 2001-05-08 United Microelectronics Corp. Method of fabricating field effect transistor
US6355527B1 (en) * 1999-05-19 2002-03-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
US6472283B1 (en) * 1999-09-24 2002-10-29 Advanced Micro Devices, Inc. MOS transistor processing utilizing UV-nitride removable spacer and HF etch
US6156598A (en) * 1999-12-13 2000-12-05 Chartered Semiconductor Manufacturing Ltd. Method for forming a lightly doped source and drain structure using an L-shaped spacer
US6864143B1 (en) * 2000-01-24 2005-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate bridging between gate and source/drain in cobalt salicidation
US6346468B1 (en) * 2000-02-11 2002-02-12 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer using a disposable polysilicon spacer
JP3501107B2 (ja) * 2000-06-19 2004-03-02 セイコーエプソン株式会社 半導体装置の製造方法
US6506650B1 (en) * 2001-04-27 2003-01-14 Advanced Micro Devices, Inc. Method of fabrication based on solid-phase epitaxy for a MOSFET transistor with a controlled dopant profile
US20020177284A1 (en) * 2001-05-23 2002-11-28 Promos Technologies Method of using sacrificial spacers to reduce short channel effect
JP3418383B2 (ja) * 2001-05-31 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
US6764912B1 (en) 2001-08-02 2004-07-20 Advanced Micro Devices, Inc. Passivation of nitride spacer
US6784506B2 (en) 2001-08-28 2004-08-31 Advanced Micro Devices, Inc. Silicide process using high K-dielectrics
KR100395878B1 (ko) * 2001-08-31 2003-08-25 삼성전자주식회사 스페이서 형성 방법
US7256113B1 (en) 2001-12-14 2007-08-14 Advanced Micro Devices, Inc. System for forming a semiconductor device and method thereof
US6881616B1 (en) * 2001-12-14 2005-04-19 Advanced Micro Devices, Inc. System for forming a semiconductor device and method thereof including implanting through a L shaped spacer to form source and drain regions
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
US6723609B2 (en) * 2002-02-04 2004-04-20 United Microelectronics Corp. Method of preventing leakage current of a metal-oxide semiconductor transistor
US6664156B1 (en) * 2002-07-31 2003-12-16 Chartered Semiconductor Manufacturing, Ltd Method for forming L-shaped spacers with precise width control
US6911695B2 (en) * 2002-09-19 2005-06-28 Intel Corporation Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain
CN100383935C (zh) * 2002-11-22 2008-04-23 南亚科技股份有限公司 源极/漏极元件的制造方法
KR100517555B1 (ko) * 2003-01-02 2005-09-28 삼성전자주식회사 살리사이드층을 포함하는 반도체 소자 및 그 제조방법
JP2004281631A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp 半導体装置の設計方法
CN1591823A (zh) * 2003-08-27 2005-03-09 上海宏力半导体制造有限公司 增加集成电路构装密度的制造方法
US20050212015A1 (en) * 2004-03-25 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate semiconductor device and manufacturing method
US7705385B2 (en) * 2005-09-12 2010-04-27 International Business Machines Corporation Selective deposition of germanium spacers on nitride
US7759206B2 (en) * 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
KR100772833B1 (ko) * 2006-07-21 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자 및 반도체 소자의 제조 방법
KR100809330B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법
KR100772901B1 (ko) 2006-09-28 2007-11-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US20080230848A1 (en) * 2007-03-22 2008-09-25 Chih-Chao Yang Structure having dual silicide region and related method
US9153668B2 (en) * 2013-05-23 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning tensile strain on FinFET
US10312348B1 (en) 2017-11-22 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate spacer structures and methods thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445267A (en) * 1981-12-30 1984-05-01 International Business Machines Corporation MOSFET Structure and process to form micrometer long source/drain spacing
JPS58158970A (ja) * 1982-03-16 1983-09-21 Nec Corp 半導体装置の製造方法
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPS59220971A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
JPS60200572A (ja) * 1984-03-26 1985-10-11 Hitachi Ltd 半導体装置の製造方法
JPS60241267A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd 半導体装置の製造方法
US4727038A (en) * 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
JPS61101077A (ja) * 1984-10-24 1986-05-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
SE453547B (sv) * 1985-03-07 1988-02-08 Stiftelsen Inst Mikrovags Forfarande vid framstellning av integrerade kretsar der pa en substratplatta ledare och s k gate-strukturer uppbygges
JPS61224459A (ja) * 1985-03-29 1986-10-06 Toshiba Corp 半導体装置およびその製造方法
JPS6269560A (ja) * 1985-09-24 1987-03-30 Hitachi Ltd 半導体装置の製造方法
EP0218408A3 (de) * 1985-09-25 1988-05-25 Hewlett-Packard Company Verfahren zum Herstellen einer schwach dotierten Drainstruktur (LLD) in integrierten Schaltungen
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
US4701423A (en) * 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
US4703551A (en) * 1986-01-24 1987-11-03 Ncr Corporation Process for forming LDD MOS/CMOS structures
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
US4735680A (en) * 1986-11-17 1988-04-05 Yen Yung Chau Method for the self-aligned silicide formation in IC fabrication
JPS6437852A (en) * 1987-08-04 1989-02-08 Mitsubishi Electric Corp Manufacture of semiconductor device
US4755478A (en) * 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
NL8800222A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
US4877755A (en) * 1988-05-31 1989-10-31 Texas Instruments Incorporated Method of forming silicides having different thicknesses
JPH023242A (ja) * 1988-06-17 1990-01-08 Sanyo Electric Co Ltd 半導体装置の製造方法
FR2654258A1 (fr) * 1989-11-03 1991-05-10 Philips Nv Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse.
US4981810A (en) * 1990-02-16 1991-01-01 Micron Technology, Inc. Process for creating field effect transistors having reduced-slope, staircase-profile sidewall spacers

Also Published As

Publication number Publication date
US5153145A (en) 1992-10-06
EP0424019B1 (de) 1996-07-17
HK179796A (en) 1996-10-04
EP0424019A3 (en) 1991-12-04
DE69027832D1 (de) 1996-08-22
ES2088985T3 (es) 1996-10-01
JPH03139847A (ja) 1991-06-14
US5679589A (en) 1997-10-21
EP0424019A2 (de) 1991-04-24

Similar Documents

Publication Publication Date Title
DE69027832T2 (de) Feld-Effekt-Transistor mit Gate-Abstandsstück
DE69217682T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen und integrierten Schaltkreisen mit Verwendung von Seitenwand-Abstandsstücken
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE69522992T2 (de) Verfahren zur Herstellung eines Widerstands
DE68927309T2 (de) Abgegrenzter Leistungs-MOSFET mit topographischer Anordnung mit profiljustierender eingelassener Source
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE19524323C2 (de) Halbleitereinrichtung mit MOS-Transistor und Verfahren zum Herstellen derselben
DE3245064C2 (de)
DE69130624T2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren für integrierte Schaltungen
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE102012223655A1 (de) Bildung von Source-Drain-Erweiterungen in Metall-Ersatz-Gate-Transistoreinheit
DE3786785T2 (de) Verfahren zur herstellung von mos-bauelementen für integrierte schaltungen.
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19642539A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE69427913T2 (de) Bipolarer Hochfrequenztransistor und Verfahren zur Herstellung
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE10212371B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE69227772T2 (de) Verfahren zur Herstellung von nichtflüchtigen Speichern und so hergestellte Speicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee