DE60009214T2 - Leistungs MOSFET mit vorgespanntem Gate - Google Patents

Leistungs MOSFET mit vorgespanntem Gate Download PDF

Info

Publication number
DE60009214T2
DE60009214T2 DE60009214T DE60009214T DE60009214T2 DE 60009214 T2 DE60009214 T2 DE 60009214T2 DE 60009214 T DE60009214 T DE 60009214T DE 60009214 T DE60009214 T DE 60009214T DE 60009214 T2 DE60009214 T2 DE 60009214T2
Authority
DE
Germany
Prior art keywords
gate
voltage
diodes
source
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60009214T
Other languages
English (en)
Other versions
DE60009214D1 (de
Inventor
Richard K. Williams
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Application granted granted Critical
Publication of DE60009214D1 publication Critical patent/DE60009214D1/de
Publication of DE60009214T2 publication Critical patent/DE60009214T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

  • STAND DER TECHNIK
  • Leistungs-MOSFETs werden allgemein als Schalter zur Regelung des Leistungs- bzw. Stromflusses zu einer Vorrichtung bzw. einem Gerät wie etwa einem tragbaren Computer verwendet. Die Abbildung aus 1A zeigt eine Prinzipskizze eines Leistungs-MOSFET 10 mit einem Gate G', einer Source S' und einem Drain D', wobei der MOSFET auf die gewöhnliche Weise mit einem Trennverstärker 12 konfiguriert ist, der mit dem Gate G' verbunden ist. Der MOSFET 10 weist ferner einen Körper B auf, der mit dessen Source S' kurzgeschlossen ist, um es zu verhindern, dass sich der parasitäre bipolare Transistor in dem MOSFET 10 einschaltet. Ebenfalls abgebildet in der Abbildung aus 1A ist eine parasitäre Diode 11, deren Anode mit der Source/dem Körper des MOSFET 10 verbunden ist, und wobei deren Kathode mit dem Drain D' verbunden ist. Da es sich bei dem MOSFET 10 um einen N-Kanal-MOSFET handelt, sieht der Trennverstärker 12 eine positive Gate-Steuerspannung VCC vor, um den MOSFET 10 einzuschalten oder das Gate ' zu erden, um den MOSFET 10 auszuschalten. Bei dem MOSFET 10 kann es sich um einen P-Kanal-MOSFET handeln, wobei die zum Einschalten des MOSFET 10 erforderliche Spannung VCC in diesem Fall negativ ist.
  • Die Source S', der Körper B und der Drain D' sind in einem Halbleitermaterial wie etwa Silizium ausgebildet. Das Gate G' besteht aus einem leitfähigen Material wie etwa einem polykristallinen Silizium und ist von dem Halbleitermaterial durch eine Isolierschicht getrennt, bei der es sich für gewöhnlich um Siliziumdioxid handelt. Im normalen Betrieb wird VCC zum Schützen der Gate-Oxidschicht so festgelegt, dass sie eine maximale Gate-an-Source-Spannung VGS(max.) nicht überschreitet. Wenn VCC größer ist als VGS(max.), kann die Gate-Oxidschicht zerbrechen oder anderweitig beschädigt werden, und der MOSFET 10 kann dauerhaft zerstört werden.
  • VGS(max.) wird allgemein durch die Dicke (XOX) der Gate-Oxidschicht bestimmt. Als Regel gilt, dass die Gate-Oxidschicht bricht, wenn VGS etwa 10 bis 12 Megavolt (MV) multipliziert mit der Dicke XOX ausgedrückt in Zentimetern übersteigt. Wenn die Oxidschicht dicker ist (z.B. 300 Å dick), wird dieser Faktor tatsächlich kleiner (z.B. 8 MV/cm), da als Folge des Tunneleffekts zwischen dem Gate und dem Halbleitermaterial ein niedrigerer Verluststrom gegeben ist. Durch das Tunneln wird die Gate-Oxidschicht nicht beschädigt. Somit sollte VGS unter Zulassung eines Sicherheitsfaktors von 50% normalerweise unterhalb von 5 oder 6 MV/cm multipliziert mit XOX gehalten werden oder unterhalb von 4 MV/cm multipliziert mit XOX, wenn die Gate-Oxidschicht dick ist. Zum Beispiel bricht eine Oxidschicht mit einer Dicke von 175 Å bei 16 V bis 18 V, und VGS(max) entspricht etwa 8 V bzw. 9 V, während eine Oxidschicht mit einer Dicke von 300 Å bei etwa 24 V zerbricht, und wobei VGS(max) etwa 12 V entspricht.
  • Wenn die Gate-Spannung VGS die höhere Bruchspannung überschreitet, wird der Baustein sofort zerstört. Wenn VGS im Bereich zwischen der Bruchspannung und VGS(max) liegt, wird der Baustein nicht sofort zerstört, wobei er jedoch teilweise zerstört werden kann. Selbst wenn die Gate-Spannung auf einen sicheren Wert unterhalb von VGS(max) zurückkehrt, kann diese latente Beschädigung letztlich einen Verschleiß der Gate-Oxidschicht bewirken, und der Baustein kann in der Folge funktionsunfähig werden. Aus diesem Grund werden MOSFETs, die Gate-Spannungen in dem Bereich zwischen VGS(max) und der Bruchspannung ausgesetzt waren, teilweise auch als "walking wounded" bzw. "fortschreitend beschädigt" bezeichnet.
  • Aus elektrostatischen Entladungen (ESD) resultierende Spannungen sehen eine andere Situation vor. Da die elektrostatischen Entladungsspannungen sehr hoch, allerdings häufig auch von sehr kurzer Dauer sind, werden sie teilweise gemäß der Abbildung aus 1B als Kondensator Cesd modelliert, der auf Tausende von Volt geladen ist (z.B. mehr als 2 kV gemäß der Abbildung aus 1B), und zwar in Reihe mit einem Widerstand Resd. Abhängig von den relativen Größen von Cesd und der Gate-Kapazität des MOSFET 10 sowie der Größe von Resd, kann der MOSFET 10 den ESD-Impuls unbeschadet überstehen, sofern Cesd klein ist (d.h, der ESD-Impuls ist von kurzer Lebensdauer), und wobei Resd und die Gate-Kapazität groß sind. In dieser Situation wird der Stromfluss in das Gate durch Resd begrenzt, wodurch die Anstiegsrate von VGS auf einen gefährlichen Wert verhindert wird, bevor die dem ESD-Impuls zugeordnete Energie abgegeben werden kann. Im Wesentlichen bilden Cesd, Resd und die Gate-Kapazität eine Spannungsteilerschaltung.
  • ESD-Impulse oder höhere Spannungen an dem Drain stellen allgemein kein Problem dar, da sich in dem Halbleitermaterial ausbreitende Entleerung einen signifikanten Teil der Spannung zwischen dem Drain und dem Gate absorbiert und die Gate-Oxidschicht somit nicht der gesamten Drain-Spannung ausgesetzt ist.
  • Die Abbildung aus 2 zeigt einen Graphen von VGS angewandt auf einen MOSFET in verschiedenen Situationen. Der Baustein bzw. die Vorrichtung kann für eine normale Gate-Steuerung von 5 V gestaltet werden, und die Bruchspannung kann 8 V betragen. Die Überspannungszustände von etwa 12 V treten auf, wenn VGS 8 V in eine positive oder eine negative Richtung überschreitet. Diese Bedingungen können aus Nachschwingungsspannungen an einem Batterieladegerät entstehen oder wenn ein Einstecken in das falsche Batterieladegerät erfolgt. Da diese Spannungen von verhältnismäßig kurzer Dauer sind, können sie jede Diode verbrennen, die zur Begrenzung der Gate-Spannung verwendet wird. Schließlich kann die Vorrichtung einem ESD-Impuls von plus oder minus 2000 V ausgesetzt werden. ESD-Impulse weisen jedoch eine sehr kurze Dauer auf, so dass die Diodenklemmen diesen standhalten können.
  • Die Abbildungen der 3A und 3B zeigen Schaltdiagramme eines Lithium-Ionen-Batteriepacks 30, das die Spannungsbegrenzer 31 und 33 zum Schutze der Gates der entsprechenden MOSFETs 32 und 34 aufweist. Die MOSFETs 32 und 34 schalten den Strom von einer Lithium-Ionen-Batterie 35 um und sind in Reihe mit einer Drain-an-Drain-Konfiguration verbunden. Die Gate-Spannungen der MOSFETs 32 und 34 werden durch eine Steuerungs-IS 36 gesteuert. Die Spannungsbegrenzer 31 und 33 bestehen aus einem einzelnen Paar von antiparallelgeschalteten Dioden. Die Abbildung aus 3A zeigt einen ESD-Impuls von 12.000 V, der an die Anschlüsse bzw. Pole des Batteriepacks 30 angelegt ist. Wenn die Vorrichtungen bzw. Bausteine beim Auftreten des ESD-Impulses eingeschaltet sind, wird der Impuls von 12.000 V auf gewisse Weise auf die Vorrichtungen bzw. Bausteine in dem Batteriepack 30 verteilt und ein gewisser Teil tritt zwischen den Gate- und Source-Anschlüssen der MOSFETs 32 und 34 auf.
  • Wenn jedoch eine Gleichstromüberspannung von 12 V angelegt wird, wie dies in der Abbildung aus 3B dargestellt ist, kann die Steuerungs-IS 36 dem standhalten und die ganzen 12 V an die Gates der MOSFETs 32 und 34 weiterleiten. Wenn zum Beispiel angenommen wird, dass die Spannungsbegrenzer 31 und 33 bei 8 V zusammenbrechen bzw. durchschlagen, was der geschätzten Betriebsspannung der MOSFETs 32 und 34 entspricht, so leiten die Dioden in den Spannungsbegrenzern 31 und 33 höchst wahrscheinlich zu viel Strom und verbrennen.
  • Die europäische Patentschrift 0632501 zeigt einen Schutz für einen MOSFET unter Verwendung parallel geschalteter Dioden zwischen dem Gate und der Source des MOSFET.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung sind eine oder mehrere Dioden zwischen die Source und den Gate des MOSFET geschaltet. Unter normalen Betriebsbedingungen sind die Dioden nicht leitend und stellen eine offene Schaltung dar. Wenn die Gate-Source-Spannung einen vorbestimmten Wert überschreitet, brechen die Dioden jedoch zusammen (oder ermöglichen den Stromfluss in die Vorwärtsrichtung) und begrenzen dadurch die Spannung an dem Gate auf einen gewünschten Höchstwert.
  • Gemäß der vorliegenden Erfindung sind zahlreiche Ausführungsbeispiele möglich. Zum Beispiel kann eine Mehrzahl von Paaren entgegengesetzter Dioden (d.h. Anode-an-Anode oder Kathode-an-Kathode verbundene Dioden) in Reihe zwischen den Gate- und den Source-Anschluss geschaltet werden, um das Gate-Oxid vor positiven oder negativen Spannungsspitzen zu schützen. Ein Widerstand kann zwischen das Gate der MOSFET-Zellen und den Gate-Anschluss oder die Gate-Anschlussfläche des Leistungs-MOSFET geschaltet werden, um den Stromfluss durch die Diodenpaare bei einem Zustand des Durschlagens zu begrenzen. Weitere entgegengesetzte Diodenpaare können als zweiter Zweig zwischen die Gate- und Source-Anschlussflächen geschaltet werden, um die erste Gruppe der Diodenpaare zu schützen.
  • Alternativ können die entgegengesetzten Diodenpaare, die zwischen das Gate und die Source geschaltet sind, durch ein paralleles Diodennetz ersetzt werden, wobei jeder Zweig des parallelen Netzes eine Anzahl von Dioden aufweist, die in die gleiche Richtung ausgerichtet sind (d.h. Anode-an-Kathode), und wobei die Dioden in jedem Zweig in eine entgegengesetzte Richtung zu der Richtung der Dioden in dem anderen Zweig ausgerichtet sind. Diese Ausführungsbeispiele sind besonders nützlich in Verbindung mit dünnen Gate-Oxidschichten, da VGS auf einer Spannung begrenzt wird, die ungefähr der Summe der Vorwärtsspannungsabfälle an den Dioden entspricht, wobei jeder Vorwärtsspannungsabfall für gewöhnlich im Bereich von 0,6 V bis 0,8 V liegt. Diese Anordnung kann in Verbindung mit einem Widerstand und einer Mehrzahl entgegengesetzter Diodenpaare verwendet werden, die zwischen die Gate- und Source-Anschlussflächen geschaltet sind, wie dies vorstehend im Text beschrieben worden ist. Wenn die Gate-Spannung normalerweise nur in eine Richtung (positiv oder negativ) im Verhältnis zu der Source-Spannung verläuft, kann ein Zweig des parallelen Netzes darin nur eine Diode aufweisen, so dass das Gate an einem einzelnen Vorwärtsdiodenabfall in die betriebsfremde Richtung begrenzt wird.
  • In einer weiteren Gruppe von Ausführungsbeispielen ist ein Netz, das einen parallel geschalteten Widerstand und eine Diode aufweist, in Reihe mit dem vorstehend beschriebenen Strombegrenzungswiderstand in dem Pfad zwischen der Gate-Anschlussfläche bzw. dem Gate-Anschluss und dem Gate des MOSFET verbunden. Bei einem N-Kanal-MOSFET ist diese Diode so verbunden, dass ihre Anode zu dem Gate des MOSFET ausgerichtet ist, und wobei ihre Kathode zu der Gate-Anschlussfläche bzw. dem Gate-Anschluss gerichtet ist. Diese Anordnung ermöglicht das schnellere Abschalten des MOSFET als dessen Einschalten, da für den Fall, dass das Gate zum Abschalten des MOSFET in einen niedrigen Zustand gesteuert wird, die Diode eine Vorwärtsvorspannung aufweist und einen Strom leitet, der effektiv den Widerstand umgeht, mit dem sie parallel verbunden ist. Bei einem P-Kanal-MOSFET ist die Diode so verbunden, dass ihre Anode zu der Gate-Anschlussfläche bzw. dem Gate-Anschluss gerichtet ist, und wobei ihre Kathode zu dem Gate-Anschluss des MOSFET gerichtet ist. Eine verhältnismäßig langsame Einschaltzeit im Vergleich zu der Abschaltzeit des MOSFET ist vorteilhaft, da eine langsame Einschaltzeit die Nachschwingungs- und Überschwingungszustände vermeidet, die auftreten können, wenn in der Schaltung eine Induktion gegeben ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Grundsätze der vorliegenden Erfindung werden in Bezug auf die beigefügten Zeichnungen besser verständlich, in denen die gleichen Komponenten mit den gleichen Bezugsziffern bezeichnet sind. In den Zeichnungen zeigen:
  • 1A eine Prinzipskizze eines herkömmlichen Leistungs-MOSFET;
  • 1B ein äquivalentes Schaltungsdiagramm des Anlegens eines elektrostatischen Entladungsimpulses an das Gate des MOSFET;
  • 2 einen Graphen, der die Gate-Spannung eines MOSFET veranschaulicht, und zwar im normalen Betriebszustand, wenn dieser einem Überspannungszustand ausgesetzt ist, und wenn dieser einer elektrostatischen Entladung ausgesetzt ist;
  • 3A ein Schaltungsdiagramm eines Batteriepacks, das eine Lithium-Ionen-Batterie aufweist, und mit einem Schalter, der ein Paar von MOSFETs aufweist sowie mit Spannungsbegrenzern zum Schützen der Gates der MOSFETs, wobei das Batteriepack einem elektrostatischen Entladungsimpuls ausgesetzt ist;
  • 3B ein der Abbildung aus 3A ähnliches Schaltungsdiagramm, wobei eine ungeeignete Batterieladevorrichtung zum Laden der Lithium-Ionen-Batterie verwendet wird;
  • 4A ein Schaltungsdiagramm eines Ausführungsbeispiel, wobei der Spannungsbegrenzer eine Mehrzahl entgegengesetzter Diodenpaare aufweist, die in Reihe zwischen die Gate- und Source-Anschlüsse des MOSFET geschaltet sind;
  • 4B ein Schaltungsdiagramm eines Ausführungsbeispiels, das ferner einen Strombegrenzungswiderstand aufweist, der zwischen das Gate und die Gate-Anschlussfläche bzw. den Gate-Anschluss des MOSFET geschaltet ist, und mit einer zweiten Mehrzahl entgegengesetzter Diodenpaare, die in Reihe zwischen die Gate- und Source-Anschlussflächen oder -Anschlüsse des MOSFET verbunden sind;
  • 4C ein Schaltungsdiagramm eines Ausführungsbeispiels, wobei der Spannungsbegrenzer ein paralleles Netz von Dioden aufweist, die zwischen die Gate- und Source-Anschlüsse des MOSFET geschaltet sind, wobei die Dioden in jedem Zweig dazwischen in die gleiche Richtung ausgerichtet sind, jedoch in eine Richtung, die entgegengesetzt zu den Dioden in dem anderen Zweig verläuft;
  • 4D ein Schaltungsdiagramm des Begrenzers aus 4C in Kombination mit einem Spannungsbegrenzungswiderstand, der zwischen die Gate-Anschlussfläche bzw. den Gate-Anschluss und das Gate des MOSFET geschaltet ist, und mit einer Mehrzahl von entgegengesetzten Diodenpaaren, die zwischen die Gate-Anschlussfläche bzw. den Gate-Anschluss und die Source-Anschlussfläche bzw. den Source-Anschluss geschaltet sind;
  • 4E ein Schaltungsdiagramm eines Ausführungsbeispiels, wobei der Spannungsbegrenzer eine Mehrzahl von Dioden aufweist, die parallel mit einer Einzeldiode verbunden sind;
  • 5A einen Strom-Spannungs-Graphen, der die Funktionsweise des Ausführungsbeispiels aus 4A veranschaulicht;
  • 5B einen Strom-Spannungs-Graphen, der die Funktionsweise des Ausführungsbeispiels aus 4B veranschaulicht;
  • 5C einen Strom-Spannungs-Graphen, der die Funktionsweise des Ausführungsbeispiels aus 4C veranschaulicht;
  • 5D einen Strom-Spannungs-Graphen, der die Funktionsweise des Ausführungsbeispiels aus 4D veranschaulicht;
  • 6A einen Strom-Spannungs-Graphen, der experimentell abgeleitet wurde und die Funktionsweise des Ausführungsbeispiels aus 4B zeigt;
  • 6B die gleichen Daten wie die Abbildung aus 6A, jedoch bei höheren Stromwerten;
  • 7A einen Graphen der Durchschlagspannung, des Verluststroms und des Widerstands einer PN-Diode als eine Funktion der Dotiermittelkonzentration in dem P-Bereich;
  • 7B einen Graphen des Verluststroms und des Widerstands einer PN-Diode als eine Funktion der Durchschlagspannung;
  • die 8A–8D Schaltungsdiagramme von Ausführungsbeispielen, die denen der Abbildungen der 4B, 4C und 4E ähnlich sind, wobei der Spannungsbegrenzer eine Diode und einen Widerstand aufweist, die parallel zwischen der Gate-Anschlussfläche bzw. dem Gate-Anschluss und dem Gate des MOSFET verbunden sind;
  • die 9A–9C Zeitsteuerungsdiagramme, welche die differentiellen Einschalt-, Abschaltmerkmale der Ausführungsbeispiele aus den Abbildungen der 8A bis 8D veranschaulichen.
  • BESCHREIBUNG DER ERFINDUNG
  • Die Abbildung aus 4A stellt kein Ausführungsbeispiel der Erfindung dar. Sie zeigt ein Schaltungsdiagramm des MOSFET 10 mit einem Gate G', das durch einen Spannungsbegrenzer 402 geschützt ist. Die Source-, Drain- und Gate-Anschlüsse bzw. -Anschlussflächen des MOSFET 10 sind zur Unterscheidung von den internen Bereichen der Vorrichtung entsprechend mit S, D und G bezeichnet. Der Spannungsbegrenzer 402 weist einen Reihenstapel von N-Paaren entgegengesetzter Dioden auf, d.h. die Diodenpaare sind Anode-an-Anode verbunden, wobei sie jedoch auch Kathode-an-Kathode verbunden sein können. Die entgegengesetzten Diodenpaare sind zwischen das Gate G' und die Source S' des MOSFET 10 geschaltet. Da die umgekehrte Durchschlagspannung jeder Diode für gewöhnlich im Bereich zwischen 4,5 V und 7,7 V liegt und der Vorwärtsspannungsabfall an einer PN-Diode im Bereich von 0,6 V bis 0,7 V liegt, schlägt jedes entgegengesetzte Diodenpaar bei einer Spannung zwischen 5 V bis 8 V durch, für gewöhnlich bei 6,5 V bzw. 7,0 V. In der Annahme, dass der Spannungsbegrenzer 402 zum Beispiel zwei Diodenpaare aufweist, die jeweils eine Durchschlagspannung von 6,5 V aufweisen, würde das Gate G' bei etwa 13 V begrenzt. Die Begrenzungsspannung wird durch Anpassungen der Durchschlagmerkmale der einzelnen Dioden ebenso geregelt wie die Anzahl der in Reihe geschalteten Diodenpaare.
  • Die Funktionsweise des Spannungsbegrenzers 402 ist in der Abbildung aus 5A dargestellt, wobei die horizontale Achse für das elektrische Feld EGS zwischen dem Gate G und der Source S in MV/cm der Gate-Oxid-Dicke steht, und wobei die vertikale Achse für den Strom IG durch den Spannungsbegrenzer steht. Die vertikalen gestrichelten Linien zeigen die Trennlinien zwischen den Bereichen des sicheren Betriebs, einer latenten Beschädigung und der sofortigen Zerstörung an, wie dies bereits vorstehend im Text beschrieben worden ist. Die Zahlen in Klammern stehen für kennzeichnende Spannungen für eine Gate-Oxidschicht mit einer Dicke von 175 Å. In dem vorliegenden Ausführungsbeispiel ist das Diodenpaar in dem Spannungsbegrenzer 402 so gestaltet, dass es bei ± 8 V durchschlägt, was der Spannung entspricht, bei der das Eintreten einer latenten Beschädigung beginnen würde. Der MOSFET würde zerstört werden, wenn EGS etwa ± 17 V erreicht.
  • Sobald der Spannungsbegrenzer 402 durchschlägt, fließt ein Strom durch die entgegengesetzten Diodenpaare. Wenn der Strom ausreichend stark ist und lange genug andauert, können die Dioden verbrennen. Darüber hinaus sollte die Durchschlagspannung so genau wie möglich auf dem gewünschten Wert (in diesem Fall 8 V) eingestellt werden. Wenn die Durchschlagspannung deutlich unterhalb des Werts liegt, sieht der Spannungsbegrenzer einen besseren Schutz vor, wobei der Betriebsbereich der Gate-Spannung beschränkt werden muss; wenn die Durchschlagspannung deutlich oberhalb des gewünschten Werts liegt, kann die Gate-Oxidschicht einer latenten Beschädigung ausgesetzt sein. Diese Probleme werden in Verbindung mit dem in der Abbildung aus 4B abgebildeten Spannungsbegrenzer 404 reduziert. Der Spannungsbegrenzer 404 weist einen inneren Zweig 406 auf, der m entgegengesetzte Diodenpaare aufweist, die in Reihe zwischen das Gate G' und die Source S' geschaltet sind, dargestellt als ein einziges Diodenpaar; und mit einem äußeren Zweig 406, der n entgegengesetzte Diodenpaare aufweist, die zwischen die Gate-Anschlussfläche G und die Source-Anschlussfläche S geschaltet sind. Ein Strombegrenzungswiderstand R ist zwischen die Gate-Anschlussfläche G und das Gate G' geschaltet.
  • Die Funktionsweise des Spannungsbegrenzers 404 ist in der Abbildung aus 5B dargestellt. Ebenso wie bei dem Spannungsbegrenzer 402 schlagen die Diodenpaare in dem Zweig 406 bei 4 bis 5 MV/cm durch, was in diesem Fall etwa 7 V entspricht. Nachdem dies erfolgt begrenzt der Widerstand R allerdings den Strom durch die Diodenpaare und verhindert deren Verbrennung bzw. Ausbrennen. Der Strom nimmt mit einer Rate von etwa 1/R zu, während die Gate-Spannung weiterhin bei 7 V begrenzt ist. Der Widerstand R und die Diodenpaare fungieren im Wesentlichen als Spannungsteiler zwischen der Gate-Anschlussfläche G und der Source-Anschlussfläche S. Dieses Situation kann in den Bereich andauern, in dem normalerweise eine sofortige Zerstörung eintreten würde. Nur wenn die Spannung zwischen den Gate- und Source-Anschlussflächen die Durchschlagspannung der Diodenpaare in dem äußeren Zweig 408 überschreitet, beginnt der Strom dramatisch anzusteigen. Obwohl die Dioden in dem äußeren Zweig 408 verbrennen können, ist das Gate-Oxid auch in diesem Fall geschützt.
  • Die Abbildungen der 6A und 6B zeigen Messdaten, welche die Abbildung aus 5B bestätigen. Der Strombegrenzungswiderstand wurde auf 1,8 kΩ eingestellt. Wie dies bereits festgestellt worden ist, schlugen die inneren Dioden bei etwa 7 V durch, woraufhin der Strom linear bis zum Durchbruch der äußeren Dioden bei etwa 14 V angestiegen ist. An diesem Punkt begann der Verbundstrom zwischen den Gate- und Source-Anschlussflächen stärker anzusteigen.
  • Unter Verwendung entgegengesetzter Diodenpaare ist es schwer eine Durchschlagspannung von deutlich unterhalb von etwa 5 V zu erhalten, und wobei dieser Wert für sehr dünne Gate-Oxidschichten zu hoch sein kann. Der in der Abbildung aus 4C dargestellte Spannungsbegrenzer 410 weist ein paralleles Netz von Dioden auf, wobei die Dioden in jedem der beiden Zweige 412A und 412B die gleiche Ausrichtung aufweisen, während die Dioden in dem Zweig 412A entgegengesetzt zu den Dioden in dem Zweig 412B gerichtet sind. Die Begrenzungsspannung ist somit die Summe des Vorwärtsspannungsabfalls an den Dioden in jedem Zweig. Wenn in Bezug auf die Abbildung aus 5C angenommen wird, dass jeder Zweig z Dioden aufweist, wobei jede Diode eine Vorwärtsdurchschlagspannung Vf aufweist, ist das Gate bei z × Vf begrenzt. Wenn der Vorwärtsabfall an jeder Diode zum Beispiel 1,2 V entspricht, so sehen vier Dioden eine Begrenzungsspannung von insgesamt 5 V vor, wobei dies bei einer dünnen Gate-Oxidschicht 4 MV/cm entsprechen könnte. Aufgrund der parallelen Anordnung arbeitet der Begrenzer auf die gleiche Art und Weise, unabhängig davon, ob die Spannung zwischen dem Gate und der Source positiv oder negativ ist (Betrieb in Quadrant I oder in Quadrant III).
  • Der in der Abbildung aus 4D dargestellt Spannungsbegrenzer stellt kein Ausführungsbeispiel der vorliegenden Erfindung dar. Er kombiniert ein paralleles Netz des in der Abbildung aus 4C dargestellten Typs mit einem äußeren Zweig 408 gemäß der Abbildung aus 4B. Wie dies in der Abbildung aus 5D dargestellt ist, steigt der Strom mit einer Rate von 1/R an, nachdem das parallele Diodennetz bei z × Vf durchschlägt, bis eine Spannung erreicht wird, bei der die entgegengesetzten Diodenpaare in dem äußeren Zweig 416 durchschlagen. In der Annahme, dass ein einzelnes Paar entgegengesetzter Dioden in dem äußeren Zweig 416 vorhanden ist, kann die Durchschlagspannung des äußeren Zweigs bis zu 5,5 V niedrig sein, wobei der Wert bei zusätzlichen Diodenpaaren auch deutlich höher sein kann.
  • In einigen Fällen ist die Gate-Spannung im Betrieb im Verhältnis zu der Source-Spannung immer entweder positiv oder negativ. In diesem Fall kann ein Spannungsbegrenzer der in der Abbildung aus 4E verwendeten Art verwendet werden. Der Spannungsbegrenzer 420 weist eine parallele Kombination aus vier Dioden auf, die in eine Richtung ausgerichtet sind, und einer einzelnen Diode, die in die andere Richtung ausgerichtet ist. Die einzelne Diode in dem Zweig 424 begrenzt das Gate, wenn die Gate-Spannung nur einen Vorwärtsspannungsabfall unterhalb der Source-Spannung liegt. Der Spannungsbegrenzer 420 wäre besonders nützlich, wenn die Gate-Spannung normalerweise nie unter die Source-Spannung sinkt.
  • Gemäß einem umfassenden Aspekt weisen die Spannungsbegrenzer gemäß der vorliegenden Erfindung somit einen oder mehr parallele Zweige auf, die zwischen die Source- und Gate-Anschlüsse des MOSFET geschaltet sind. Jeder Zweig weist mindestens eine Diode und in vielen Fällen eine Reihe von Dioden auf, die abhängig von der gewünschten Begrenzungsspannung so verbunden sind, dass sie entweder durchschlagen oder in eine Vorwärtsrichtung leiten, wenn die Gate-Source-Spannung einen ausgewählten Wert erreicht. Um eine niedrigere Begrenzungsspannung zu erreichen, ist die Diode bzw. sind die Dioden für gewöhnlich so verbunden, dass sie in eine Vorwärtsrichtung leiten, und um eine höhere Begrenzungsspannung zu erreichen, ist die Diode bzw. sind die Dioden so verbunden, dass sie einem Lawinendurchbruch unterliegen. In vielen Fällen weist ein bestimmter Zweig Dioden auf, die in verschiedene Richtungen verbunden sind (z.B. ein Anode-an-Anode verbundenes Diodenpaar), um eine gewünschte Begrenzungsspannung zu erreichen. Wenn mehr als ein Zweig verwendet wird, sehen die Dioden in einem Zweig eine Begrenzungsspannung vor, die niedriger ist als die Dioden in dem anderen Zweig. Ein Widerstand kann in Reihe mit den Dioden verbunden werden, welche die niedrigere Begrenzungsspannung vorsehen, um die Menge des Stroms durch diese Dioden zu begrenzen und um dadurch ein Durchbrennen zu verhindern, wenn ein Strom durch sie hindurch geleitet wird. Dioden in bestimmten Zweigen können die Gate-Oxidschicht von Schwankungen der Gate-Spannung in eine Richtung schützen, während Dioden in anderen Zweigen die Gate-Oxidschicht vor Spannungsschwankungen in die andere Richtung schützen können.
  • Im Allgemeinen sollten die in den vorstehend beschriebenen Spannungsbegrenzern verwendeten Dioden so stark wie möglich dotiert sein, um den geringst möglichen Widerstand vorzusehen, wenn sie durchschlagen. Wenn die Dotierung in den Dioden allerdings zu hoch wird, neigen diese dazu, sehr verlustbehaftet zu sein, wenn sie umgekehrt vorgespannt werden, da sie eine Menge von Fehlern aufweisen. Der Verluststrom ist besonders hoch, wenn die Dioden heiß sind.
  • Die Abbildungen der 7A und 7B zeigen Graphen, welche die Beziehungen zwischen diesen Variablen veranschaulichen. In der Abbildung aus 7A steht die horizontale Achse für die Dotierungskonzentration des P-Bereichs. Die mit BV bezeichnete Kurve steht für die Durchschlagspannung bzw. die Durchbruchspannung der Diode, wobei sich die Skala auf der linken Achse befindet. Die mit Ileakage bzw. IVerlust bezeichnete Kurve stellt den Verluststrom dar, und die mit Ppoly sheet p bezeichnete Kurve steht für den Schichtwiderstand, wobei sich die Skala für beide Variablen auf dem rechten Rand befindet. Wie erwartet nehmen die Durchbruchspannung und der Schichtwiderstand mit ansteigender Dotierungskonzentration ab, während der Verluststrom zunimmt. Der Graph aus der Abbildung aus 7B zeigt den Verluststrom (linke Achse) und den Schichtwiderstand (rechte Achse) als eine Funktion der Durchbruchspannung.
  • Der in der Abbildung aus 8 dargestellte Spannungsbegrenzer 800 entspricht dem Spannungsbegrenzer 404 (4B), mit der Ausnahme, dass ein großer Widerstand RL und ein kleiner Widerstand RS in Reihe zwischen die Gate-Anschlussfläche G und das Gate G' verbunden sind, wobei eine Diode D1 parallel mit dem Widerstand RL verbunden ist. Wenn die Gate-Spannung hochgezogen wird, um den MOSFET 10 einzuschalten, wird die Diode D1 umgekehrt vorgespannt und der gesamte Strom in das Gate G' muss sowohl durch den Widerstand RL als auch durch den Widerstand RS fließen. Wenn die Gate-Spannung hingegen erneut nach unten gezogen wird, um den MOSFET 10 auszuschalten, wird die Diode vorwärts vorgespannt und der Strom wird um den großen Widerstand RL nebengeschlossen. Der Widerstand RL kann im Bereich von 50 kΩ bis 2 MΩ liegen; der Widerstand RS kann im Bereich von 25 Ω bis 1 KΩ liegen.
  • Diese Funktionsweise ist in den Abbildungen der 9A, 9B und 9C veranschaulicht, welche die Spannung an der Gate-Anschlussfläche G (VGS), die Spannung an dem Gate G' (VGS'), die Source-Drain-Spannung (VDS) und den Drain-Strom (ID) als eine Funktion der Zeit zeigen. Zum Zeitpunkt t1, wenn die Stufenfunktion bzw. die Treppenfunktion VGS angewandt wird, steigt VGS' mit einer Rate an, die im Wesentlichen durch den großen Widerstand RL bestimmt wird. Entsprechend fällt VDS von VCC und ID steigt von Null in Raten an, die etwaiges Nachschwingen oder Überschwingen verhindern (dargestellt durch die gestrichelten Linien). Im eingeschalteten Dauerzustand entspricht VDS I × RDS. Wenn im Gegensatz dazu zum Zeitpunkt t2 VGS niedrig gezogen wird, um den MOSFET 10 auszuschalten, fällt VGS' mit einer Rate, die durch den kleinen Widerstand RS bestimmt wird, und VDS und ID variieren in ähnlicher Weise mit beschleunigten Raten.
  • Der Spannungsbegrenzer 800 aus der Abbildung aus 8A weist m entgegengesetzte Diodenpaare in dessen inneren Zweig auf sowie n entgegengesetzte Diodenpaare in dessen äußeren Zweig, ähnlich dem Spannungsbegrenzer 404 aus 4B. Die Abbildungen der 8B bis 8D zeigen weitere alternative Ausführungsbeispiele, die einen differentiellen Einschalt-, Abschaltzustand vorsehen. Der in der Abbildung aus 8B dargestellte Spannungsbegrenzer 810 weist in dessen inneren Zweig ein paralleles Diodennetz auf und n entgegengesetzte Diodenpaare in dessen äußeren Zweig, ähnlich dem Spannungsbegrenzer 416 aus der Abbildung aus 4D; und der Spannungsbegrenzer 820 aus 8C weist einen inneren Zweig ähnlich dem Spannungsbegrenzer 420 aus 4E sowie einen äußeren Zweig auf, der n entgegengesetzte Diodenpaare aufweist.
  • In dem in der Abbildung aus 8D dargestellten Spannungsbegrenzer 830 wurde auf den kleinen Widerstand RS verzichtet, und wobei als Folge dessen die Abschaltzeit so kurz wie möglich gehalten wird. In einem Durchbruchzustand fließt andererseits mehr Strom durch die Begrenzungsdioden.
  • Die vorstehend beschriebenen Ausführungsbeispiele dienen lediglich der Veranschaulichung und schränken den umfassenden Umfang der vorliegenden Erfindung nicht ein. Für den Fachmann auf dem Gebiet werden zahlreiche weitere Ausführungsbeispiele ersichtlich.

Claims (10)

  1. MOSFET (10), der eine Source (S'), einen Drain (D') und ein Gate (G') umfasst, wobei die genannte Source von dem genannten Gate durch eine Isolierschicht getrennt ist, wobei der genannte MOSFET ferner einen Spannungsbegrenzer (404; 410; 420) umfasst, der zwischen die genannte Source und das genannte Gate geschaltet ist, wobei der genannte Spannungsbegrenzer die Differenz zwischen einer ersten Spannung an der genannten Source und einer zweiten Spannung an dem genannten Gate auf eine vorbestimmte Begrenzungsspannung begrenzt, so dass eine Beschädigung der genannten Isolierschicht verhindert wird, wobei der genannte Spannungsbegrenzer ein paralleles Netz mit ersten (408; 412A; 422) und zweiten (405; 412B, 424) Zweigen umfasst, wobei der genannte erste Zweig eine erste Mehrzahl (Z) von Dioden umfasst, wobei jede der genannten Dioden zwischen der genannten Source und dem genannten Gate in die gleiche Richtung gerichtet ist, dadurch gekennzeichnet, dass nur ein einziger Spannungsbegrenzer (404; 410; 420) zwischen die genannte Source und das genannte Gate geschaltet ist, und wobei der genannte eine Spannungsbegrenzer nur einen der genannten ersten und zweiten Zweige aufweist.
  2. MOSFET nach Anspruch 1, wobei der genannte zweite Zweig (412B) eine zweite Mehrzahl (Z) von Dioden umfasst, wobei jede der genannten Dioden in der genannten zweiten Mehrzahl zwischen der genannten Source und dem genannten Gate in eine Richtung gerichtet ist, die entgegengesetzt zu der Richtung der Dioden in der genannten ersten Mehrzahl von Dioden verläuft.
  3. MOSFET nach Anspruch 1, wobei der genannte zweite Zweig (424) nur eine einzelne Diode umfasst, wobei die genannte einzelne Diode zwischen der genannten Source und dem genannten Gate in eine Richtung gerichtet ist, die entgegengesetzt zu der Richtung der Dioden in der genannten ersten Mehrzahl von Dioden verläuft.
  4. MOSFET (10), der eine Source (S), einen Drain (D) und ein Gate (G') umfasst, wobei die genannte Source durch eine Isolierschicht von dem genannten Gate getrennt ist, wobei ein Gate-Anschluss (G) mit dem genannten Gate gekoppelt ist, und wobei ein Source-Anschluss mit der genannten Source gekoppelt ist, wobei der genannte MOSFET ferner einen Spannungsbegrenzer (800; 810; 820) umfasst, der zwischen die genannte Source und das genannte Gate geschaltet ist, wobei der genannte Spannungsbegrenzer die Differenz zwischen einer ersten Spannung an der genannten Source und einer zweiten Spannung an dem genannten Gate auf eine vorbestimmte Begrenzungsspannung begrenzt, um eine Beschädigung der genannten Isolierschicht zu verhindern, wobei der genannte Spannungsbegrenzer mindestens eine Diode umfasst, die zwischen die genannte Source und das genannte Gate geschaltet ist, und mit einer Parallelkombination, die einen Widerstand (RL) und eine zweite Diode (D1) umfasst, wobei die genannte Parallelkombination zwischen das genannte Gate und den genannten Gate-Anschluss geschaltet ist, dadurch gekennzeichnet, dass der genannte Spannungsbegrenzer in jedem der beiden Zweige eine Mehrzahl von in Reihe geschalteter Dioden umfasst.
  5. MOSFET nach Anspruch 4, wobei die genannte Source, der genannte Drain, das genannte Gate und der genannte Spannungsbegrenzer in einem einzigen integrierten Schaltungshalbleiter ausgebildet sind.
  6. MOSFET nach Anspruch 4, wobei die genannte Diode eine Verbindung zwischen einem Bereich mit einer p-dotierten Verunreinigung und einem Bereich mit einer n-dotierten Verunreinigung umfasst.
  7. MOSFET nach Anspruch 4, wobei dieser ferner einen zweiten Widerstand (RS) umfasst, der in einem Reihenpfad mit der genannten Parallelkombination zwischen dem genannten Gate-Anschluss und dem genannten Gate verbunden ist.
  8. MOSFET nach Anspruch 4, wobei der genannte Spannungsbegrenzer erste und zweite Dioden umfasst, die Anode-an-Anode in Reihe geschaltet sind.
  9. MOSFET nach Anspruch 4, wobei der genannte Spannungsbegrenzer erste und zweite Dioden umfasst, die Anode-an-Kathode in Reihe geschaltet sind.
  10. MOSFET nach Anspruch 1, wobei der genannte erste Zweig (408) mindestens eine zusätzliche Diode umfasst, die zwischen der genannten Source und dem genannten Gate in eine Richtung gerichtet ist, die entgegengesetzt zu der Richtung der Dioden in der genannten ersten Mehrzahl verläuft.
DE60009214T 1999-05-05 2000-04-11 Leistungs MOSFET mit vorgespanntem Gate Expired - Lifetime DE60009214T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US306003 1989-02-02
US09/306,003 US6172383B1 (en) 1997-12-31 1999-05-05 Power MOSFET having voltage-clamped gate

Publications (2)

Publication Number Publication Date
DE60009214D1 DE60009214D1 (de) 2004-04-29
DE60009214T2 true DE60009214T2 (de) 2005-01-27

Family

ID=23183305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60009214T Expired - Lifetime DE60009214T2 (de) 1999-05-05 2000-04-11 Leistungs MOSFET mit vorgespanntem Gate

Country Status (5)

Country Link
US (1) US6172383B1 (de)
EP (1) EP1063757B1 (de)
JP (2) JP4369009B2 (de)
KR (1) KR100625916B1 (de)
DE (1) DE60009214T2 (de)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564958B2 (ja) 1997-08-07 2004-09-15 株式会社日立製作所 電子ビームを用いた検査方法及び検査装置
JP2000022456A (ja) * 1998-06-26 2000-01-21 Nec Ic Microcomput Syst Ltd 半導体集積回路
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
KR100794151B1 (ko) * 2000-05-22 2008-01-14 소니 가부시끼 가이샤 전계 효과 트랜지스터의 보호 회로 및 반도체 장치
JP4846106B2 (ja) * 2001-02-16 2011-12-28 三菱電機株式会社 電界効果型半導体装置及びその製造方法
JP4641660B2 (ja) * 2001-05-18 2011-03-02 三菱電機株式会社 レベルシフト回路
US6798629B1 (en) * 2001-06-15 2004-09-28 Integrated Device Technology, Inc. Overvoltage protection circuits that utilize capacitively bootstrapped variable voltages
JP2003243512A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 静電破壊保護回路
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US7075763B2 (en) * 2002-10-31 2006-07-11 Micron Technology, Inc. Methods, circuits, and applications using a resistor and a Schottky diode
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
WO2004057743A1 (en) * 2002-12-20 2004-07-08 Koninklijke Philips Electronics N.V. Power factor controller utilizing duel-switch configuration
CN1745477A (zh) * 2002-12-20 2006-03-08 先进模拟科技公司 可测试静电放电保护电路
US6897707B2 (en) * 2003-06-11 2005-05-24 Northrop Grumman Corporation Isolated FET drive utilizing Zener diode based systems, methods and apparatus
EP1652281B1 (de) * 2003-07-28 2007-01-17 Siemens Aktiengesellschaft Vorrichtung zum schutz von elektronik-baugruppen in einem mehrspannungs-bordnetz gegen kurzschl sse
JP2005142363A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体集積回路
JP2005175054A (ja) * 2003-12-09 2005-06-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP1624570A1 (de) * 2004-08-03 2006-02-08 Freescale Semiconductor Inc. (A Delaware Corp) Halbleiterschalteranordnung
JP2007049012A (ja) * 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置
US7545614B2 (en) * 2005-09-30 2009-06-09 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
US20090021873A1 (en) * 2006-02-17 2009-01-22 Nxp B.V. Electro static discharge protection in integrated circuits
JP2008042950A (ja) * 2006-08-01 2008-02-21 Mitsubishi Electric Corp 電力変換装置
US8476709B2 (en) 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method
US8144441B2 (en) * 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
TWI496272B (zh) 2006-09-29 2015-08-11 Fairchild Semiconductor 用於功率金氧半導體場效電晶體之雙電壓多晶矽二極體靜電放電電路
JP4427561B2 (ja) * 2007-05-29 2010-03-10 株式会社東芝 半導体装置
KR101014152B1 (ko) 2008-10-15 2011-02-14 기아자동차주식회사 차량 인버터 회로 및 그를 이용한 차량
US9142592B2 (en) 2009-04-09 2015-09-22 Infineon Technologies Ag Integrated circuit including ESD device
DE112011100099T5 (de) 2010-01-29 2012-10-04 Fuji Electric Co., Ltd Halbleiterbauelement
US8614480B2 (en) * 2011-07-05 2013-12-24 Texas Instruments Incorporated Power MOSFET with integrated gate resistor and diode-connected MOSFET
KR101818537B1 (ko) * 2011-07-14 2018-01-15 현대모비스 주식회사 Ｍｏｓｆｅｔ 보호 회로 및 방법
KR101799017B1 (ko) 2011-08-18 2017-11-20 에스케이하이닉스 주식회사 전압 안정화 회로를 구비한 반도체 집적 회로
DE102012014860A1 (de) 2012-07-26 2014-05-15 Infineon Technologies Ag ESD-Schutz
JP2014045004A (ja) * 2012-08-24 2014-03-13 Samsung Electro-Mechanics Co Ltd Ｅｓｄ保護回路及び電子機器
EP2736171A1 (de) * 2012-11-23 2014-05-28 Nxp B.V. Kaskodenhalbleiterbauelemente
JP5729371B2 (ja) * 2012-12-27 2015-06-03 富士電機株式会社 半導体装置
US9966584B2 (en) 2013-03-11 2018-05-08 Atieva, Inc. Bus bar for battery packs
US10063071B2 (en) 2013-03-15 2018-08-28 Atieva, Inc. Balance resistor and low pass filter
US10901019B2 (en) 2013-03-15 2021-01-26 Atieva, Inc. Method of connecting cell voltage sensors
US10084214B2 (en) 2013-03-15 2018-09-25 Atieva, Inc. Automatic switchover from cell voltage to interconnect voltage monitoring
US9041454B2 (en) * 2013-03-15 2015-05-26 Atieva, Inc. Bias circuit for a switched capacitor level shifter
CN103347329B (zh) * 2013-06-22 2015-04-08 潍坊晶兰电源技术有限公司 一种led驱动电路
CN103347331A (zh) * 2013-06-22 2013-10-09 潍坊晶兰电源技术有限公司 一种驱动芯片保护电路
CN103347330B (zh) * 2013-06-22 2015-04-08 潍坊晶兰电源技术有限公司 一种led驱动控制电路
JP2015015643A (ja) * 2013-07-05 2015-01-22 ローム株式会社 信号伝達回路
TWI502836B (zh) * 2013-08-05 2015-10-01 Ind Tech Res Inst 電壓保護傳輸裝置及包括該裝置的電壓保護裝置
JP5741666B2 (ja) * 2013-10-30 2015-07-01 富士電機株式会社 半導体装置
JP6364758B2 (ja) * 2013-12-04 2018-08-01 オムロン株式会社 全波整流回路
US9640972B2 (en) * 2014-03-26 2017-05-02 Infineon Technologies Ag Controlled switch-off of a power switch
JP6256320B2 (ja) * 2014-11-28 2018-01-10 三菱電機株式会社 Ｅｓｄ保護回路及びｒｆスイッチ
CN104505390B (zh) * 2015-01-08 2019-03-15 电子科技大学 集成式二极管链功率mos防静电保护结构
CN104538395B (zh) * 2015-01-08 2019-01-25 电子科技大学 一种功率vdmos器件二极管并联式esd防护机构
JP2016201069A (ja) * 2015-04-14 2016-12-01 富士通セミコンダクター株式会社 整流回路、電源回路及びｒｆｉｄタグ
DE102015212152B4 (de) 2015-06-30 2018-03-15 TRUMPF Hüttinger GmbH + Co. KG Nicht lineare Hochfrequenzverstärkeranordnung
DE102015212247A1 (de) 2015-06-30 2017-01-05 TRUMPF Hüttinger GmbH + Co. KG Hochfrequenzverstärkeranordnung
TWI627822B (zh) * 2016-11-09 2018-06-21 致茂電子股份有限公司 鉗位控制電路
US10819320B2 (en) * 2016-12-29 2020-10-27 Scandinova Systems Ab Arrangement comprising an electrical pulse generating module
JP6643268B2 (ja) * 2017-03-24 2020-02-12 株式会社東芝 半導体装置
KR101916795B1 (ko) 2017-06-22 2018-11-08 현대오트론 주식회사 스위치드 릴럭턴스 모터를 갖는 모터 시스템 및 그것의 동작 방법
US10897246B2 (en) * 2017-11-10 2021-01-19 Qorvo Us, Inc. Radio frequency switching circuitry with reduced switching time
CN107834824B (zh) * 2017-12-12 2024-02-27 深圳市禾望电气股份有限公司 一种功率开关管驱动电路
JP7155534B2 (ja) * 2018-02-16 2022-10-19 富士電機株式会社 半導体装置
FR3079348B1 (fr) * 2018-03-22 2023-08-11 St Microelectronics Tours Sas Circuit de protection contre les décharges électrostatiques
TWI729538B (zh) 2018-11-21 2021-06-01 大陸商上海瀚薪科技有限公司 一種整合箝制電壓箝位電路的碳化矽半導體元件
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
US11410990B1 (en) 2020-08-25 2022-08-09 Semiq Incorporated Silicon carbide MOSFET with optional asymmetric gate clamp
JP2023032984A (ja) * 2021-08-27 2023-03-09 富士電機株式会社 半導体モジュール
CN115831956A (zh) * 2021-09-17 2023-03-21 中兴光电子技术有限公司 一种静电释放保护电路、保护单元以及芯片和装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967295A (en) 1975-04-03 1976-06-29 Rca Corporation Input transient protection for integrated circuit element
JPS5825264A (ja) 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
US4757363A (en) 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
FR2587157B1 (fr) 1985-09-06 1987-11-20 Thomson Csf Dispositif de commutation de tension
JPH0693485B2 (ja) 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
JP2724146B2 (ja) 1987-05-29 1998-03-09 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JPH02185069A (ja) 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
US5119162A (en) 1989-02-10 1992-06-02 Texas Instruments Incorporated Integrated power DMOS circuit with protection diode
US5274274A (en) 1992-03-23 1993-12-28 Power Integrations, Inc. Dual threshold differential discriminator
US5504449A (en) 1992-04-09 1996-04-02 Harris Corporation Power driver circuit
US5397914A (en) 1992-04-30 1995-03-14 Hitachi Ltd. Power transistor device including power transistors in darlington connection and zener diode which is coupled between collector and base of power transistors and which is formed in polysilicon film
US5439842A (en) 1992-09-21 1995-08-08 Siliconix Incorporated Low temperature oxide layer over field implant mask
US5525925A (en) 1992-09-25 1996-06-11 Texas Instruments Incorporated Simple power MOSFET low side driver switch-off circuit with limited di/dt and fast response
DE69329543T2 (de) 1992-12-09 2001-05-31 Compaq Computer Corp Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
DE69420327T2 (de) * 1993-06-22 2000-03-30 Koninkl Philips Electronics Nv Halbleiter-Leistungsschaltung
GB9313651D0 (en) * 1993-07-01 1993-08-18 Philips Electronics Uk Ltd A semiconductor device
DE69327320T2 (de) 1993-09-30 2000-05-31 Cons Ric Microelettronica Integrierte aktive Klammerungsstruktur für den Schutz von Leistungsanordnungen gegen Überspannungen, und Verfahren zu ihrer Herstellung
US5510747A (en) 1993-11-30 1996-04-23 Siliconix Incorporated Gate drive technique for a bidirectional blocking lateral MOSFET
JP2792417B2 (ja) * 1993-12-17 1998-09-03 日本電気株式会社 半導体回路の入力保護回路
US5946588A (en) 1994-12-07 1999-08-31 Micron Technology, Inc. Low temperature sub-atmospheric ozone oxidation process for making thin gate oxides
JP3485655B2 (ja) * 1994-12-14 2004-01-13 株式会社ルネサステクノロジ 複合型ｍｏｓｆｅｔ
JPH08172188A (ja) * 1994-12-19 1996-07-02 Kawasaki Steel Corp 半導体装置
US5805123A (en) 1995-03-16 1998-09-08 Texas Instruments Incorporated Display panel driving circuit having an integrated circuit portion and a high power portion attached to the integrated circuit
JP2988871B2 (ja) 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
US5661322A (en) 1995-06-02 1997-08-26 Siliconix Incorporated Bidirectional blocking accumulation-mode trench power MOSFET
US5602046A (en) 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
US5818084A (en) 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
US5804846A (en) 1996-05-28 1998-09-08 Harris Corporation Process for forming a self-aligned raised source/drain MOS device and device therefrom
US5811857A (en) 1996-10-22 1998-09-22 International Business Machines Corporation Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications
US5923210A (en) 1997-05-07 1999-07-13 Caterpillar Inc. High side driver circuit with diagnostic output
JPH11251594A (ja) * 1997-12-31 1999-09-17 Siliconix Inc 電圧クランプされたゲ―トを有するパワ―ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
JP2009224803A (ja) 2009-10-01
EP1063757A2 (de) 2000-12-27
JP2000349235A (ja) 2000-12-15
EP1063757A3 (de) 2001-12-05
KR20000077143A (ko) 2000-12-26
EP1063757B1 (de) 2004-03-24
JP4369009B2 (ja) 2009-11-18
KR100625916B1 (ko) 2006-09-20
JP5178649B2 (ja) 2013-04-10
US6172383B1 (en) 2001-01-09
DE60009214D1 (de) 2004-04-29

Similar Documents

Publication Publication Date Title
DE60009214T2 (de) Leistungs MOSFET mit vorgespanntem Gate
DE102013218670B4 (de) Verpolungsschutz für High-Side-Schalter in n-Substrat
DE2707744C2 (de)
DE2351732C2 (de) Schaltungsanordnung zum Schutz eines Leistungstransistors vor Überlastung
DE102005036153B4 (de) Schutzschalteinrichtung für ein Solarmodul
DE10046668B4 (de) Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung
DE69333367T2 (de) Überstromschutzschaltung und halbleitervorrichtung
DE3407975A1 (de) Normalerweise ausgeschaltete, gate-gesteuerte, elektrische schaltungsanordnung mit kleinem einschaltwiderstand
EP1849189A2 (de) Schutzschaltung mit strom-bypass für ein solarzellenmodul
DE3934577A1 (de) Stromversorgungseinrichtung mit einschaltstrombegrenzungsschaltung
DE19530664A1 (de) Leistungs-MOSFET
DE2437428A1 (de) Schutzschaltung
EP0144978B1 (de) Schaltungsanordnung zum Ansteuern eines Thyristors mit einem Fototransistor
DE102010001512B4 (de) Stromsteuerschaltung und Verfahren zum Schutz einer Stromsteuerschaltung
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE102017126058A1 (de) Gleichrichtereinrichtung
DE2504648A1 (de) Einrichtung zum verhindern von ueberstrom oder ueberspannung
DE3238486C2 (de) Integrierte Halbleiterschaltung
DE3615690C2 (de) Integriertes Schutzelement, insbesondere für Eingänge in MOS-Technologie von integrierten Schaltungen
DE2727147A1 (de) Halbleiterspeicher
DE3420003A1 (de) Anordnung zum verhindern uebermaessiger verlustleistung in einer leistungsschalthalbleitervorrichtung
DE69815010T2 (de) Leistungsvorrichtung mit kurzschlussdetektor
DE19838109B4 (de) Ansteuerschaltung für induktive Lasten
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
EP0732810B1 (de) Steuerbahrer Halbleiterschalter

Legal Events

Date Code Title Description
8364 No opposition during term of opposition