DE4029070A1 - Halbleiterbauelement und verfahren zu seiner herstellung - Google Patents
Halbleiterbauelement und verfahren zu seiner herstellungInfo
- Publication number
- DE4029070A1 DE4029070A1 DE4029070A DE4029070A DE4029070A1 DE 4029070 A1 DE4029070 A1 DE 4029070A1 DE 4029070 A DE4029070 A DE 4029070A DE 4029070 A DE4029070 A DE 4029070A DE 4029070 A1 DE4029070 A1 DE 4029070A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- trench
- conductive layer
- semiconductor substrate
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 26
- 230000035515 penetration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 241000158147 Sator Species 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Halbleiterbauelement nach dem Ober
begriff des Patentanspruchs 1, insbesondere ein solches mit
einem kombinierten stapel- und grabenartigen Kondensator, sowie
ein Verfahren zu seiner Herstellung.
Vor kurzem wurden Speicherbauelemente mit hoher Kapazität
entwickelt, wobei ein Fortschritt im Herstellungsverfahren für
ein Halbleiterbauelement und eine Ausweitung des Anwendungs
gebietes für ein Speicherbauelement zu verzeichnen sind. Ein
bemerkenswerter Fortschritt wurde besonders bei der Bildung
einer individuellen Speicherzelle mit einem einzelnen Konden
sator und einem einzelnen Transistor für ein DRAM (dynamischer
Schreib/Lese-Speicher) erzielt, welches vorteilhaft zur
Erhöhung der Packungsdichte geeignet ist.
Im Hinblick auf eine Speicherzellenstruktur zur Erhöhung der
Packungsdichte, wurde das DRAM von einer konventionellen,
planaren Kondensatorzellenstruktur hin zu dreidimensionalen,
stapelartigen und grabenartigen Kondensatorzellenstrukturen
entwickelt, um es solchermaßen als 4M DRAM zu verwenden,
wobei aber verschiedene Nachteile bei einer Übertragung auf ein
16M DRAM auftreten. Außerdem entsteht in der stapelartigen
Kondensatorzelle ein Stufenbedeckungsproblem aufgrund der
Struktur des stapelförmig auf dem Transistor befindlichen
Kondensators. Andererseits treten in grabenartigen Konden
satorzellen bei der Maßstabsverkleinerung Leckprobleme zwischen
den Gräben auf, so daß es schwierig ist, diese für ein 64M
DRAM zu verwenden.
Es wurde daher bereits ein kombinierter stapel-grabenartiger
Kondensator als neuartiger dreidimensionaler Kondensator vorge
schlagen, um die oben erwähnten Schwierigkeiten bei einem DRAM
mit hoher Kapazität zu überwinden. Dieses Herstellungsverfahren
für den kombinierten stapel-grabenartigen Kondensator ist in
den Fig. 1A bis 1D dargestellt und wird nachfolgend im Detail
beschrieben.
Fig. 1A zeigt einen Verfahrensschritt zur Bildung eines
Transistors auf einem Halbleitersubstrat (100), wobei durch
Aufwachsen einer Feldoxidschicht (101) auf dem Halbleiter
substrat (100) ein aktiver Bereich definiert wird. Eine Gate-
Elektrode (1), ein Source- Bereich (2) und ein Drain-Bereich
(3) eines Transistors, der ein Element einer Speicherzelle ist,
werden auf dem aktiven Bereich erzeugt, und eine erste leitende
Schicht (4), zum Beispiel eine fremdatomdotierte erste poly
kristalline Siliziumschicht, wird auf einem vorbestimmten Teil
der Feldoxidschicht (101) derart gebildet, daß sie mit einer
Gate-Elektrode einer zu der Feldoxidschicht benachbart angeord
neten Speicherzelle verbunden ist. Eine erste Isolationsschicht
(5), zum Beispiel eine HTO(Hochtemperaturoxoid) -Schicht mit
einer Dicke von ca. 150 nm bis 400 nm, wird über die gesamte
Oberfläche der vorgenannten Struktur aufgebracht.
Fig. 1B zeigt einen Verfahrensschritt zur Bildung einer Öffnung
(6), wobei ein Fotolackmuster (PR) durch die Schritte Foto
lackbeschichtung, Maskenbelichtung und Entwicklung auf die
erste Isolationsschicht (5) aufgetragen wird, wonach die
Öffnung (6) erzeugt wird, um einen Teil des Source-Bereiches
(2) durch Ätzen der ersten Isolationsschicht (5) unter Verwen
dung des Fotolackmusters (PR) freizulegen.
Fig. 1C stellt einen Verfahrensschritt zur Bildung eines
Grabens (10) dar. Nachdem das Fotolackmuster entfernt worden
ist, wird der Graben mittels Ätzen des Substrates durch einen
anisotropen Ätzprozeß erzeugt. Die erste Isolationsschicht (5)
wird hierbei als Maske verwendet.
Fig. 1D illustriert einen Verfahrensschritt zur Bildung einer
zweiten leitenden Schicht (13), die als erste Elektrode des
Kondensators dient, wobei die zweite leitende Schicht (13)
dadurch erzeugt wird, daß eine zweite polykristalline Silizium
schicht mit einer Dicke von ca. 50 nm bis 4000 nm sowohl auf
die Innenseite des Grabens als auch auf die erste Isolations
schicht (5) mittels einer Anlage zur chemischen Niederdruck-
Gasphasenabscheidung (LPCVD) aufgebracht und danach Fremdatome
in diese Schicht implantiert werden. Die implantierten Fremd
atome in der zweiten polykristallinen Siliziumschicht werden
daraufhin während eines Temperprozesses um den Graben (10)
herum in das Substrat eindiffundiert, wodurch ein Fremdatom
diffusionsbereich (14) gebildet wird.
Nachdem der in Fig. 1D dargestellte Verfahrensschritt ausge
führt worden ist, wird ein erstes Elektrodenmuster auf dem
Kondensator durch Ätzen der zweiten leitenden Schicht gebildet,
eine dielektrische Filmschicht zur Abdeckung der Oberfläche des
ersten Elektrodenmusters aufgebracht und auf die dielektrische
Filmschicht eine dritte leitende Schicht aufgetragen, die als
zweite Elektrode des Kondensators dient, wodurch die Bildung
des konventionellen, kombinierten stapel-grabenartigen Konden
sators vervollständigt ist.
Bei dem oben beschriebenen Herstellungsverfahren für den
konventionellen, kombinierten stapel-grabenartigen Kondensator
wird der Fremdatomdiffusionsbereich um den Graben herum gebil
det, weil die als erste Elektrode des Kondensators verwendete
zweite leitende Schicht durch den Temperprozeß nach Implantie
rung der Fremdatome in die polykristalline Siliziumschicht ge
bildet wird. Demgemäß tritt aufgrund des Fremdatomdiffusions
bereiches ein Durchgriffseffekt zwischen den Gräben auf, und es
bildet sich ein Verarmungsbereich im Gebiet zwischen den
Gräben, wo der Durchgriff auftritt. Als Ergebnis verringert
sich die Durchbruchspannung zwischen den Elementen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiter
bauelement mit einem eine kombinierte stapel-grabenartige
Struktur aufweisenden Kondensator derart zu erzeugen, daß es
gegen das Auftreten des Durchgriffeffekts zwischen Gräben und
von durch Alphateilchen verursachten Fehlern innerhalb eines
Verarmungsbereiches geschützt ist. Des weiteren soll ein Ver
fahren zur effektiven Herstellung eines solchen Halbleiterbau
elements vorgesehen werden.
Die Aufgabe wird für ein Halbleiterbauelement der eingangs
genannten Art dadurch gelöst, daß zwischen dem Halbleiter
substrat und der zweiten leitenden Schicht eine Diffusions
sperrschicht an der Oberfläche des Grabens aufgebracht ist. In
Anspruch 4 ist ein effektives Herstellungsverfahren für ein
solches Halbleiterbauelement offenbart.
Eine bevorzugte Ausführungsform der Erfindung ist in den Zeich
nungen dargestellt und wird nachfolgend beschrieben.
Fig. 1A bis 1D zeigen die Verfahrensschritte zur Herstellung
des früheren, kombinierten stapel
grabenartigen Kondensators,
Fig. 2 zeigt einen Querschnitt eines erfindungsgemäßen
kombinierten stapel-grabenartigen Kondensators
und
Fig. 3A bis 3I zeigen Verfahrensschritte zur Herstellung des
erfindungsgemäßen, kombinierten stapel-graben
artigen Kondensators.
Der in Fig. 2 abgebildete, kombinierte stapel-grabenartige
Kondensator gemäß der Erfindung enthält in dem Teilbereich der
kombinierten stapel-grabenartigen Struktur folgendes:
eine zur Festlegung eines aktiven Bereiches selektiv auf einem Halbleitersubstrat (100) eines ersten Leitfähigkeitstyps erzeugte Feldoxidschicht (101);
eine Gate-Elektrode (1), die vom aktiven Bereich elektrisch isoliert aufgebracht ist;
einen Source-Bereich (2) und einen Drain-Bereich (3), die jeweils an einer Seite der Gate-Elektrode (1) in der Oberfläche des Halbleitersubstrats gebildet sind;
eine erste leitende Schicht (4), die auf einem beliebigen, vorbestimmten Teil der Feldoxidschicht (101) derart gebildet ist, daß sie mit einer Gate-Elektrode einer zu der Feldoxid schicht benachbart angeordneten Speicherzelle verbunden ist;
innerhalb des Source-Bereiches (2) im Halbleitersubstrat (100) gebildete Gräben (10a und 10b);
eine erste Isolationsschicht (5) über der Gate-Elektrode (1) und der ersten leitenden Schicht (4);
eine Diffusionssperrschicht (12), die sowohl auf dem mit dem Halbleitersubstrat (100) in Verbindung stehenden Oberflächen bereich der Grabenstruktur als auch auf der ersten Isolier schicht (5) gebildet ist;
und eine zweite leitende Schicht (13) auf der Diffusionssperr schicht (12) und an der Seite des Source-Bereiches (2).
eine zur Festlegung eines aktiven Bereiches selektiv auf einem Halbleitersubstrat (100) eines ersten Leitfähigkeitstyps erzeugte Feldoxidschicht (101);
eine Gate-Elektrode (1), die vom aktiven Bereich elektrisch isoliert aufgebracht ist;
einen Source-Bereich (2) und einen Drain-Bereich (3), die jeweils an einer Seite der Gate-Elektrode (1) in der Oberfläche des Halbleitersubstrats gebildet sind;
eine erste leitende Schicht (4), die auf einem beliebigen, vorbestimmten Teil der Feldoxidschicht (101) derart gebildet ist, daß sie mit einer Gate-Elektrode einer zu der Feldoxid schicht benachbart angeordneten Speicherzelle verbunden ist;
innerhalb des Source-Bereiches (2) im Halbleitersubstrat (100) gebildete Gräben (10a und 10b);
eine erste Isolationsschicht (5) über der Gate-Elektrode (1) und der ersten leitenden Schicht (4);
eine Diffusionssperrschicht (12), die sowohl auf dem mit dem Halbleitersubstrat (100) in Verbindung stehenden Oberflächen bereich der Grabenstruktur als auch auf der ersten Isolier schicht (5) gebildet ist;
und eine zweite leitende Schicht (13) auf der Diffusionssperr schicht (12) und an der Seite des Source-Bereiches (2).
Die Fig. 3A bis 3I sind Querschnitte eines Halbleiterbauelemen
tes in aufeinanderfolgenden Stadien des erfindungsgemäßen Ver
fahrens zur Herstellung des Kondensators nach Fig. 2.
Fig. 3A stellt einen Verfahrensschritt zur Bildung eines
Transistors auf einem Halbleitersubstrat (100) dar, wobei durch
Aufwachsen einer Feldoxidschicht (101) auf dem Halbleiter
substrat (100) eines ersten Leitfähigkeitstyps mittels
selektiver Oxidation ein aktiver Bereich definiert wird. Eine
Gate-Oxidschicht mit einer Dicke von ca. 10 nm bis 20 nm wird
auf dem aktiven Bereich gebildet und eine erste leitende
Schicht, zum Beispiel eine fremdatomdotierte, erste poly
kristalline Siliziumschicht, wird aufgetragen, um als Gate-
Elektrode (1) des Transistors auf der Gate-Oxidschicht zu
dienen. Gleichzeitig wird eine erste leitende Schicht (4), zum
Beispiel eine fremdatomdotierte erste polykristalline Silizium
schicht auf einem vorbestimmten Teil der Feldoxidschicht (101)
derart gebildet, daß sie mit einer Gate-Elektrode einer zu der
Feldoxidschicht benachbarten Speicherzelle verbunden ist.
Weiterhin wird ein Source-Bereich (2) und ein Drain-Bereich (3)
durch Implantation von Ionen in die Oberfläche des Halbleiter
substrats an beiden Seiten der Gate-Elektrode (1) erzeugt und
eine erste Isolationsschicht (5), zum Beispiel eine HTO-Schicht
mit einer Dicke von ca. 150 nm bis 400 nm, auf die gesamte
Oberfläche der oben beschriebenen Struktur aufgebracht.
Fig. 3B zeigt einen Verfahrensschritt zur Bildung einer Öffnung
(6), wobei ein Fotolackmuster (PR) auf der ersten Isolations
schicht (5) durch die Schritte Fotolackbeschichtung, Masken
belichtung und Entwicklung gebildet wird und danach die Öffnung
(6) durch Ätzen der ersten Isolationsschicht (5) unter Verwen
dung des Fotolackmusters (PR) erzeugt wird, wodurch ein Teil
des Source-Bereiches (2) freigelegt wird.
Fig. 3C illustriert einen Verfahrensschritt zur Bildung eines
ersten Grabens (10a), wobei nach Entfernung des Fotolackmusters
der Graben durch anisotropes Ätzen des Substrats bis zur Tiefe
des Source-Bereiches (2) unter Verwendung der ersten
Isolationsschicht (5) als Maske erzeugt wird.
Fig. 3D zeigt einen Verfahrensschritt zur Bildung einer Nitrid
schicht (11), wobei die Nitridschicht (11) in einer Dicke von
ca. 5 nm bis 20 nm mittels einer LPCVD-Anlage auf die nach dem
Verfahrensschritt der Fig. 3C erhaltenen Struktur aufgebracht
wird.
Fig. 3E zeigt einen Verfahrensschritt zur Entfernung der
Nitridschicht (11) bis auf die Wände des ersten Grabens (10a).
Sobald die Nitridschicht durch einen anisotropen Ätzprozeß
ansonsten vollkommen abgeätzt ist, bleibt die Nitridschicht
lediglich an den Wänden des ersten Grabens (10a), d. h. an den
Seitenwänden des freigelegten Teils des Source- Bereiches,
stehen, wie in Fig. 3E dargestellt, während die in den übrigen
Bereichen aufgebrachte Nitridschicht entfernt ist. Deshalb wird
auch die Nitridschicht im Bodenbereich des ersten Grabens (10a)
entfernt, so daß das Substrat freigelegt ist.
Fig. 3F stellt einen Verfahrensschritt zur Bildung eines mit
dem ersten Graben in Verbindung stehenden zweiten Grabens (10b)
dar. Der zweite Graben (10b) weist eine vorbestimmte Tiefe von
ca. 1 µm bis 3 µm auf und wird in dem Bereich des Halbleiter
substrats (100), in dem der erste Graben geformt ist, erzeugt,
so daß der zweite Graben (10b) sich mit dem ersten Graben (10a)
verbindet. Die Nitridschicht (11) an den Wänden des ersten
Grabens bleibt hierbei unverändert.
Fig. 3G zeigt einen Verfahrensschritt zur Bildung einer Dif
fusionssperrschicht (12), nachdem der in Fig. 3F dargestellte
Verfahrensschritt ausgeführt worden ist. Die Diffusionssperr
schicht (12), zum Beispiel eine Oxidschicht mit einer Dicke von
ca. 5 nm bis 50 nm, wird thermisch aufgewachsen. Da die Nitrid
schicht (11) an den Wänden des ersten Grabens das thermische
Aufwachsen der Oxidschicht auf die Nitridschicht verhindert,
wächst die Oxidschicht (12) nur auf der Oberfläche des zweiten
Grabens (10b) und auf der ersten Isolationsschicht (5) auf.
Fig. 3H illustriert einen Verfahrensschritt zur Entfernung der
Nitridschicht an den Wänden des ersten Grabens, wobei die an
diesen inneren Wänden des ersten Grabens gebildete Nitrid
schicht durch ein Naßätzverfahren selektiv entfernt wird, um so
die Wände des ersten Grabens, d. h. die Seitenwände des frei
gelegten Source-Bereiches (2), freizulegen.
Fig. 3I stellt einen Verfahrensschritt zur Bildung einer
zweiten leitenden Schicht (13) dar, die als erste Elektrode des
Kondensators dient. Wie gezeigt, wird die Schicht (13) dadurch
gebildet, daß eine zweite polykristalline Siliziumschicht in
einer Dicke von ca. 100 nm bis 200 nm aufgetragen wird und in
diese danach Fremdatome implantiert werden. Durch den obigen
Verfahrensschritt bedeckt die zweite leitende Schicht (13) auch
die Seitenwände des Sourcebereiches (2), von denen die Nitrid
schicht entfernt wurde, und ist mit diesen verbunden.
Nach dem in Fig. 3I dargestellten Verfahrensschritt wird der
kombinierte stapel-grabenartige Kondensator dadurch fertig
gestellt, daß eine dielektrische Filmschicht und eine dritte
leitende Schicht aufgebracht werden, die als zweite Elektrode
des Kondensators dient.
Mit der erfindungsgemäßen Struktur des Kondensators ist es
möglich, die Bildung eines Fremdatomdiffusionsbereiches um den
üblichen Graben herum gebildeten zu blockieren, indem über die
Oberfläche des in dem Halbleitersubstrat erzeugten Grabens eine
Diffusionssperrschicht aufgebracht wird, wodurch der zwischen
Gräben auftretende Durchgriffeffekt und das Auftreten von durch
Alphateilchen hervorgerufenen Fehler verhindert wird. Dadurch
sind die Zuverlässigkeit und die elektrischen Eigenschaften des
Kondensators verbessert. Da die Diffusionssperrschicht nicht in
dem Teil des Grabens angebracht ist, der durch den Source-
Bereich hindurch führt, werden durch die Bildung der zweiten
leitenden Schicht der Source-Bereich und die zweite leitende
Schicht teilweise miteinander verbunden, wodurch die zweite
leitende Schicht als erste Elektrode des Kondensators dienen
kann.
Claims (11)
1. Halbleiterbauelement mit,
einer zur Festlegung eines aktiven Bereiches selektiv auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps gebildeten Feldoxidschicht,
einer gegenüber dem aktiven Bereich elektrisch isolierten Gate- Elektrode,
einem Source-Bereich und einem Drain-Bereich, die an den Seiten der Gate-Elektrode an der Oberfläche des Halbleitersubstrats gebildet sind,
einer ersten leitenden Schicht, die mit einer Gate-Elektrode einer benachbarten Speicherzelle verbunden auf einem beliebigen, vorbestimmten Teil der Feldoxidschicht gebildet ist,
einem Graben, der sich durch den Source-Bereich hindurch in das Halbleitersubstrat erstreckt,
einer ersten Isolationsschicht zur Isolierung der Gate- Elektrode und der ersten leitenden Schicht und
einer sowohl an der Innenseite des Grabens als auch auf der ersten Isolationsschicht gebildeten zweiten leitenden Schicht,
gekennzeichnet durch eine Diffusionssperrschicht (12) zwischen dem Halbleitersubstrat (100) und der zweiten leitenden Schicht (13) über der Oberfläche des Grabens (10b).
einer zur Festlegung eines aktiven Bereiches selektiv auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps gebildeten Feldoxidschicht,
einer gegenüber dem aktiven Bereich elektrisch isolierten Gate- Elektrode,
einem Source-Bereich und einem Drain-Bereich, die an den Seiten der Gate-Elektrode an der Oberfläche des Halbleitersubstrats gebildet sind,
einer ersten leitenden Schicht, die mit einer Gate-Elektrode einer benachbarten Speicherzelle verbunden auf einem beliebigen, vorbestimmten Teil der Feldoxidschicht gebildet ist,
einem Graben, der sich durch den Source-Bereich hindurch in das Halbleitersubstrat erstreckt,
einer ersten Isolationsschicht zur Isolierung der Gate- Elektrode und der ersten leitenden Schicht und
einer sowohl an der Innenseite des Grabens als auch auf der ersten Isolationsschicht gebildeten zweiten leitenden Schicht,
gekennzeichnet durch eine Diffusionssperrschicht (12) zwischen dem Halbleitersubstrat (100) und der zweiten leitenden Schicht (13) über der Oberfläche des Grabens (10b).
2. Halbleiterbauelement nach Anspruch 1, dadurch gekenn
zeichnet, daß die Diffusionssperrschicht (12) aus einer Oxid
schicht besteht.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die erste (4) und die zweite leitende
Schicht (13) jeweils aus einer fremdatomdotierten poly
kristallinen Siliziumschicht bestehen.
4. Verfahren zur Herstellung eines Halbleiterbauelements
nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die
Abfolge der nachfolgenden Verfahrensschritte:
Festlegung des aktiven Bereiches durch Aufwachsen der Feld oxidschicht (101) auf das Halbleitersubstrat (100) eines ersten Leitfähigkeitstyps;
Erzeugung der Gate-Elektrode (1), des Source-Bereiches (2) und des Drain-Bereiches (3) eines Transistors auf dem aktiven Bereich, Bildung der ersten leitenden Schicht (4) auf einem beliebigen, vorbestimmten Teil der Feldoxidschicht (101) und Auftragung der einer ersten Isolationsschicht (5) auf die erhaltene Struktur,
Erzeugung eines ersten Grabens (10a) unter Anwendung einer Maske über dem Source-Bereich (2) auf der ersten Isolations schicht (5),
Bildung einer Nitridschicht (11) auf der erhaltenen Struktur,
Entfernung der Nitridschicht (11) bis auf die Wände des ersten Grabens (10a),
Erzeugung eines zweiten, sich mit dem ersten (10a) verbindenden Grabens (10b),
Bildung einer Diffusionssperrschicht (12),
Entfernung der Nitridschicht (11) von den Wänden des ersten Grabens (10a) und
Bildung einer zweiten leitenden Schicht (13) auf der erhaltenen Struktur.
Festlegung des aktiven Bereiches durch Aufwachsen der Feld oxidschicht (101) auf das Halbleitersubstrat (100) eines ersten Leitfähigkeitstyps;
Erzeugung der Gate-Elektrode (1), des Source-Bereiches (2) und des Drain-Bereiches (3) eines Transistors auf dem aktiven Bereich, Bildung der ersten leitenden Schicht (4) auf einem beliebigen, vorbestimmten Teil der Feldoxidschicht (101) und Auftragung der einer ersten Isolationsschicht (5) auf die erhaltene Struktur,
Erzeugung eines ersten Grabens (10a) unter Anwendung einer Maske über dem Source-Bereich (2) auf der ersten Isolations schicht (5),
Bildung einer Nitridschicht (11) auf der erhaltenen Struktur,
Entfernung der Nitridschicht (11) bis auf die Wände des ersten Grabens (10a),
Erzeugung eines zweiten, sich mit dem ersten (10a) verbindenden Grabens (10b),
Bildung einer Diffusionssperrschicht (12),
Entfernung der Nitridschicht (11) von den Wänden des ersten Grabens (10a) und
Bildung einer zweiten leitenden Schicht (13) auf der erhaltenen Struktur.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
der Verfahrensschritt zur Erzeugung des ersten Grabens (10a)
unter Verwendung einer Maske über dem Source-Bereich (2) auf
der ersten leitenden Schicht (5) folgende Schritte beinhaltet:
Erzeugen eines Fotolackmusters (PR) auf der ersten leitenden Schicht (5) und Bildung einer Öffnung (6) zur Freilegung eines Teils des Source-Bereiches (2) durch Ätzen der ersten leitenden Schicht (5) unter Verwendung des Fotolackmusters (PR) und
anisotropes Ätzen des Halbleitersubstrats (100) bis zur Tiefe des Source-Bereiches (2) unter Benutzung der ersten Isolations schicht (5) als Maske nach Entfernung des Fotolackmusters.
Erzeugen eines Fotolackmusters (PR) auf der ersten leitenden Schicht (5) und Bildung einer Öffnung (6) zur Freilegung eines Teils des Source-Bereiches (2) durch Ätzen der ersten leitenden Schicht (5) unter Verwendung des Fotolackmusters (PR) und
anisotropes Ätzen des Halbleitersubstrats (100) bis zur Tiefe des Source-Bereiches (2) unter Benutzung der ersten Isolations schicht (5) als Maske nach Entfernung des Fotolackmusters.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeich
net, daß die Nitridschicht (11) durch chemische Niederdruck-
Gasphasenabscheidung in einer Dicke von ca. 5 nm bis 20 nm
gebildet wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch
gekennzeichnet, daß der Verfahrensschritt zur Entfernung der
Nitridschicht (11) bis auf die Wände des ersten Grabens (10a)
dergestalt durchgeführt wird, daß die Nitridschicht (11) auf
der durch die vorangegangenen Schritte erhaltenen Struktur
geätzt wird.
8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch
gekennzeichnet, daß der Verfahrensschritt zur Erzeugung des
sich mit dem ersten Graben (10a) verbindenden zweiten Grabens
(10b) dadurch ausgeführt wird, daß das Halbleitersubstrat (100)
im Bereich des ersten Grabens (10a) bis zu einer vorbestimmten
Tiefe anisotrop geätzt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
die vorbestimmte Tiefe im Bereich zwischen 1 µm bis 3 µm
liegt.
10. Verfahren nach einem der Ansprüche 4 bis 9, dadurch
gekennzeichnet, daß der Verfahrensschritt zur Bildung der
Diffusionssperrschicht (12) dadurch ausgeführt wird, daß eine
Oxidschicht in einer Dicke von ca. 5 nm bis 50 nm thermisch
aufgewachsen wird.
11. Verfahren nach einem der Ansprüche 4 bis 10, dadurch
gekennzeichnet, daß der Verfahrensschritt zur Entfernung der
restlichen Nitridschicht (11) mittels eines Naßätzprozesses
durchgeführt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010587A KR930006144B1 (ko) | 1990-07-12 | 1990-07-12 | 반도체 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4029070A1 true DE4029070A1 (de) | 1992-01-23 |
| DE4029070C2 DE4029070C2 (de) | 1992-07-16 |
Family
ID=19301186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4029070A Granted DE4029070A1 (de) | 1990-07-12 | 1990-09-13 | Halbleiterbauelement und verfahren zu seiner herstellung |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0472757A (de) |
| KR (1) | KR930006144B1 (de) |
| DE (1) | DE4029070A1 (de) |
| FR (1) | FR2664742A1 (de) |
| GB (1) | GB2246014A (de) |
| IT (1) | IT1243102B (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10059651B2 (en) * | 2014-10-31 | 2018-08-28 | Dow Global Technologies Llc | Separation process |
| KR102482504B1 (ko) * | 2018-04-23 | 2022-12-30 | 주식회사 엘지화학 | t-부틸 메타크릴레이트의 제조방법 |
| US11031404B2 (en) * | 2018-11-26 | 2021-06-08 | Etron Technology, Inc. | Dynamic memory structure with a shared counter electrode |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627153A (ja) * | 1985-07-03 | 1987-01-14 | Hitachi Ltd | 半導体メモリ |
| JPS627152A (ja) * | 1985-07-03 | 1987-01-14 | Hitachi Ltd | 半導体メモリ |
| EP0223616A2 (de) * | 1985-11-20 | 1987-05-27 | Kabushiki Kaisha Toshiba | Halbleiterspeichervorrichtung und Herstellungsverfahren |
| US4734384A (en) * | 1985-05-13 | 1988-03-29 | Hitachi, Ltd. | Process for manufacturing semiconductor memory device |
| EP0164829B1 (de) * | 1984-04-19 | 1988-09-28 | Nippon Telegraph And Telephone Corporation | Halbleiterspeicherbauelement und Verfahren zur Herstellung |
| DE3916228A1 (de) * | 1988-05-18 | 1989-11-30 | Toshiba Kawasaki Kk | Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6187358A (ja) * | 1984-10-05 | 1986-05-02 | Nec Corp | 半導体記憶装置およびその製造方法 |
| EP0236089B1 (de) * | 1986-03-03 | 1992-08-05 | Fujitsu Limited | Einen Rillenkondensator enthaltender dynamischer Speicher mit wahlfreiem Zugriff |
| JPS6384149A (ja) * | 1986-09-29 | 1988-04-14 | Hitachi Ltd | 半導体メモリの製造方法 |
| GB2199695B (en) * | 1987-01-06 | 1990-07-25 | Samsung Semiconductor Inc | Dynamic random access memory with selective well biasing |
| JPH01101664A (ja) * | 1987-10-15 | 1989-04-19 | Nec Corp | 半導体集積回路装置 |
-
1990
- 1990-07-12 KR KR1019900010587A patent/KR930006144B1/ko not_active IP Right Cessation
- 1990-09-13 DE DE4029070A patent/DE4029070A1/de active Granted
- 1990-09-19 GB GB9020480A patent/GB2246014A/en not_active Withdrawn
- 1990-09-19 IT IT02151690A patent/IT1243102B/it active IP Right Grant
- 1990-09-20 FR FR9011623A patent/FR2664742A1/fr not_active Withdrawn
- 1990-09-20 JP JP2254054A patent/JPH0472757A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0164829B1 (de) * | 1984-04-19 | 1988-09-28 | Nippon Telegraph And Telephone Corporation | Halbleiterspeicherbauelement und Verfahren zur Herstellung |
| US4734384A (en) * | 1985-05-13 | 1988-03-29 | Hitachi, Ltd. | Process for manufacturing semiconductor memory device |
| JPS627153A (ja) * | 1985-07-03 | 1987-01-14 | Hitachi Ltd | 半導体メモリ |
| JPS627152A (ja) * | 1985-07-03 | 1987-01-14 | Hitachi Ltd | 半導体メモリ |
| EP0223616A2 (de) * | 1985-11-20 | 1987-05-27 | Kabushiki Kaisha Toshiba | Halbleiterspeichervorrichtung und Herstellungsverfahren |
| DE3916228A1 (de) * | 1988-05-18 | 1989-11-30 | Toshiba Kawasaki Kk | Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9020480D0 (en) | 1990-10-31 |
| JPH0472757A (ja) | 1992-03-06 |
| GB2246014A (en) | 1992-01-15 |
| KR930006144B1 (ko) | 1993-07-07 |
| IT9021516A1 (it) | 1992-03-19 |
| FR2664742A1 (fr) | 1992-01-17 |
| DE4029070C2 (de) | 1992-07-16 |
| IT9021516A0 (it) | 1990-09-19 |
| IT1243102B (it) | 1994-05-24 |
| KR920003557A (ko) | 1992-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69737172T2 (de) | Herstellungsverfahren für einen Feldeffekttransistor mit isoliertem Gate | |
| DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
| DE4437068C2 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
| DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
| DE3931711C2 (de) | Dynamische Random-Access-Speicherzelle und Verfahren zur Herstellung | |
| DE4016268C2 (de) | ||
| DE102005048036B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen | |
| DE4007604C2 (de) | ||
| DE19929859B4 (de) | Herstellungsverfahren für Trenchkondensator | |
| DE3543937C2 (de) | ||
| DE19829862C2 (de) | Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung | |
| DE4034995A1 (de) | Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung | |
| DE102008045344A1 (de) | Flash-Speicher und Verfahren zu seiner Herstellung | |
| DE4428312A1 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
| DE3927176C2 (de) | ||
| DE19726069A1 (de) | Halbleitereinrichtung und zugehöriges Herstellungsverfahren | |
| DE4411851C2 (de) | Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür | |
| DE3714338C2 (de) | ||
| DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
| DE19727264A1 (de) | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung | |
| EP0021218A1 (de) | Dynamische Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung | |
| DE4426468C2 (de) | Verfahren zur Herstellung einer DRAM-Zelle | |
| DE4029070A1 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
| DE4140173C2 (de) | DRAM und Verfahren zu dessen Herstellung | |
| DE4242840A1 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |