DE102008045344A1 - Flash-Speicher und Verfahren zu seiner Herstellung - Google Patents

Flash-Speicher und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102008045344A1
DE102008045344A1 DE102008045344A DE102008045344A DE102008045344A1 DE 102008045344 A1 DE102008045344 A1 DE 102008045344A1 DE 102008045344 A DE102008045344 A DE 102008045344A DE 102008045344 A DE102008045344 A DE 102008045344A DE 102008045344 A1 DE102008045344 A1 DE 102008045344A1
Authority
DE
Germany
Prior art keywords
area
ion implantation
depth
trench isolation
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008045344A
Other languages
English (en)
Inventor
Sung Kun Cheongju Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008045344A1 publication Critical patent/DE102008045344A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

Ein Flash-Speicher und ein Verfahren zu seiner Herstellung umfassen eine Flachgrabenisolation und ein aktives Gebiet, die bei einem Substrat ausgebildet sind, eine Vielzahl von gestapelten Gates, die auf und/oder über dem aktiven Gebiet ausgebildet sind, ein tiefes Implantationsgebiet, das bei einem unteren Bereich der Flachgrabenisolation und des aktiven Gebiets zwischen den gestapelten Gates ausgebildet ist, und ein flaches Implantationsgebiet, das an einer Oberfläche des aktiven Gebiets zwischen den gestapelten Gates ausgebildet ist.

Description

  • Diese Patentanmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2007-0090832 (eingereicht am 7. September 2007), die hiermit durch Bezugnahme vollständig aufgenommen wird.
  • HINTERGRUND
  • Aspekte der Technologie zur Halbleiterherstellung schließen nichtflüchtige Speicherbausteine wie einen Floating-Gate-Speicherbaustein oder einen Metall-Isolator-Halbleiter-(MIS)-Speicherbaustein ein, die mit zwei oder mehr mehrschichtigen Dielektrikumschichten gestaltet sind. Der Floating-Gate-Speicherbaustein verwirklicht Speichereigenschaften unter Verwendung eines Potentialtopfes und kann mit einer Elektrisch-löschbarer-programmierbarer-Nur-Lese-Speicher-(EEPROM)-Tunnel-Oxid-(ETOX)-Struktur gestaltet sein. Die ETOX-Struktur ist eine einfache Stapelstruktur, die gegenwärtig die am weitestgehend als EEPROM anwendbare Struktur ist, oder eine Split-Gate-Struktur, die zwei Transistoren für jede Zelle aufweist. Demgegenüber erfüllt ein Speicherbaustein vom Typ MIS eine Speicherfunktion unter Verwendung einer Haftstelle, die bei einem Dielektrikumschicht-Bulk, einer Dielektrikumschicht/Dielektrikumschicht-Grenzfläche und einer Dielektrikumschicht-Halbleiter-Grenzfläche vorliegt. Eine Metall/Silizium-Oxid-Nitrid-Oxid-Halbleiter-(MONDS/SONOS)-Struktur, die gegenwärtig als Flash-EEPROM verwendbar ist, ist ein repräsentatives Beispiel.
  • Ein Flash-Speicherbaustein hat eine Source-Verbindungsschicht, die Sources entsprechender Einzelzellen verbindet, um eine Sourceleitung zu bilden. In den letzten Jahren wurde eine Sourceleitung, bei der es sich um eine Dotierstoff-Diffusionsschicht handelt, die durch einen Selbstausgerichtete-Source-(SAS)-Prozess erhalten wird, um eine hohe Integration des Flash-Speicherbausteins zu erzielen, in großem Umfang als die Source-Verbindungsschicht des Flash-Speicherbausteins verwendet.
  • Wie im Beispiel von 1 dargestellt, beinhaltet ein Verfahren zum Ausbilden einer Sourceleitung einen Schritt des Ausbildens einer Flachgrabenisolation 120 in einem Substrat 110, um ein aktives Gebiet 130 festzulegen. Wie im Beispiel von 2 dargestellt, wird dann ein Stapelagate auf und/oder über dem aktiven Gebiet 130 ausgebildet und die Flachgrabenisolation 120 wird im Feldgebiet mit beispielsweise einer Oxidschicht gefüllt und dann durch reaktives Ionenätzen (RIE) unter Verwendung einer Fotolackmaske geätzt, um einen Graben T auszubilden. Wie im Beispiel von 3 dargestellt, werden dort, wo der Graben T ausgebildet ist, durch zweifache Ionenimplantation, d. h. eine vertikale Ionenimplantation (Iv) und eine schräge Ionenimplantation (It), Ionen in das Substrat 110 implantiert, um eine gemeinsame Source 140 auszubilden, die sich seitlich ausdehnende Oberflächenbereiche 141 und 143 und einen vertikalen Oberflächenbereich 142 aufweist, die miteinander verbunden sind, wie es in 4 dargestellt ist.
  • Wie im Beispiel von 4 dargestellt, werden Schäden infolge des RIE durch chemisches Trockenätzen (CDE) vor der Oxidation einer Seitenwand (SW) beseitigt. Im Besonderen wird der durch die Ionenimplantation und die Oxidschichtätzung (Oxid-RIE) beanspruchte Bereich durch den CDE-Prozess entfernt. Doch ist eine hohe Ätzselektivität zwischen der Oxidschicht und dem Substrat erforderlich, und daher wird eine teuere Ausrüstung benötigt und ein zusätzlicher Prozess ist ebenfalls erforderlich. Des Weiteren wird bei einem anschließenden Fotoprozess aufgrund einer hohen Stufendifferenz zwischen dem Substrat und der geätzten Flachgrabenisolation ein Rand verkleinert. Außerdem kann ein Lesefehler auftreten, wenn ein Fotolack-(PR)-Rückstand bei einem Talbereich des Bereichs erzeugt wird, wo die Flachgrabenisolation geätzt wird. Beispielsweise wird, wenn der PR-Rückstand beim Talbereich erzeugt wird, eine Oxidätzsperre erzeugt. Folglich wird eine anschließende Ionenimplantation einer abgestuften gemeinsamen Source (RCS) blockiert, was dazu führt, dass eine Sourceleitung nicht verbunden wird und daher ein Floating-Phänomen auftreten kann. Ferner wird eine aktive Schädigung verursacht, wenn die Flachgrabenisolation geätzt wird, was dazu führt, dass das Ausheilen der Seitenwand (SW) erforderlich ist. Wird die Nachbehandlung nicht angemessen durchgeführt, tritt Dislokation auf, was dazu führt, dass ein Wortleitungs-(W/L)-Belastungsfehler auftreten kann.
  • Beispielsweise kann die aktive Schädigung zum Zeitpunkt der Ausführung des Oxidätzens wie folgt verursacht werden. Während die Sourceleitung geätzt wird, werden am daran angrenzenden aktiven Gebiet infolge einer Belastung Schäden verursacht. Infolgedessen wird die Belastung der W/L bewirkt und daher kann ein Belastungsfehler auftreten. Außerdem sind wegen der Schädigung an einem Steuer-Gate und einem Floating-Gate zum Zeitpunkt des Ätzens der Flachgrabenisolation ein CDE-Prozess und ein Schritt zum Ausheilen der SW zusätzlich erforderlich. Wird die Nachbehandlung nicht angemessen durchgeführt, kann ein Datenhaltungsfehler auftreten. Beispielsweise wird zum Zeitpunkt der Ausführung des Oxidätzens an der abgestuften gemeinsamen Source (PCS) nur beim Source-Gebiet eine Schädigung des Seiten-Poly verursacht, was dazu führt, dass eine Oxidschicht dünner wächst als ein Drain-Gebiet, wenn durch eine anschließende Oxidation der SW ein Oxid ausgebildet wird. Folglich tritt ein Datenhaltungsfehler auf. Um dieses Phänomen zu eliminieren, ist es erforderlich, das Gebiet zu entfernen, wo die Schädigung verursacht wird, indem man eine CDE-Ausrüstung verwendet, die wenig Schäden verursacht. Infolgedessen ist ein zusätzlicher Prozess erforderlich. Des Weiteren ist das Entfernen der geschädigten Gebiete unter Verwendung des CDE ein zusätzlicher Ätzprozess, was dazu führt, dass der Flächenwiderstand Rs der abgestuften gemeinsamen Source (RCS) zunimmt.
  • ZUSAMMENFASSUNG
  • Ausführungsformen beziehen sich auf einen Flash-Speicher und ein Verfahren zu seiner Herstellung, die zum Zeitpunkt der Ausführung eines Prozesses für eine abgestufte gemeinsame Source (RCS) keinen Feldoxid-Ätzschritt ausführen und unter dem selben Flächenwiderstand (Rs) liegende Eigenschaften einer gemeinsamen Source sicherstellen, wodurch sie den Prozess vereinfachen und das Auftreten von Problemen verhindern, die während der Ausführung des Prozesses auftreten können.
  • Ausführungsformen beziehen sich auf einen Flash-Speicher, der mindestens eines von Folgendem umfassen kann: eine Flachgrabenisolation und ein aktives Gebiet, die in einem Substrat ausgebildet sind; eine Vielzahl von Stapelgates, die auf und/oder über dem aktiven Gebiet ausgebildet sind; ein tiefes Implantationsgebiet, das auf einer unteren Seite der Flachgrabenisolation und des aktiven Gebiets zwischen den Stapelgates ausgebildet ist; und ein flaches Implantationsgebiet, das an einer Oberfläche des aktiven Gebiets zwischen den Stapelgates ausgebildet ist.
  • Ausführungsformen beziehen sich auf ein Verfahren zur Herstellung eines Flash-Speichers, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden einer Flachgrabenisolation, um ein aktives Gebiet in einem Substrat festzulegen; und dann Ausbilden einer Vielzahl von Stapelgates auf dem aktiven Gebiet; und dann Ausbilden eines tiefen Implantationsgebiets auf einer unteren Seite der Flachgrabenisolation und des aktiven Gebiets zwischen den Stapelgates; und dann Ausbilden eines flachen Implantationsgebiets in einer Oberfläche des aktiven Gebiets zwischen den Stapelgates.
  • Ausführungsformen beziehen sich auf ein Verfahren, das mindestens einen der folgenden Schritte umfassen kann: Ausbilden einer Grabenisolation in einem Substrat, die ein aktives Gebiet auf einer ersten Tiefe festlegt; und dann aufeinander folgendes Ausführen eines ersten Ionenimplantationsprozesses, um ein erstes Ionenimplantationsgebiet im aktiven Gebiet auf einer zweiten Tiefe auszubilden, eines zweiten Ionenimplantationsprozesses, um ein zweites Ionenimplantationsgebiet im aktiven Gebiet auf einer dritten Tiefe auszubilden, und eines dritten Ionenimplantationsprozesses, um ein drittes Ionenimplantationsgebiet im aktiven Gebiet und die Grabenisolation auf einer vierten Tiefe auszubilden; und dann Ausbilden eines flachen Implantationsgebiets beim aktiven Gebiet auf einer fünften Tiefe.
  • ZEICHNUNGEN
  • Die Beispiele von 1 bis 4 stellen einen Flash-Speicher dar.
  • Die Beispiele von 5 bis 9 stellen einen Flash-Speicherbaustein und ein Verfahren zur Herstellung eines Flash-Speichers gemäß Ausführungsformen dar.
  • Das Beispiel von 10 stellt einen Flash-Speicher dar.
  • BESCHREIBUNG
  • Es wird nun im Einzelnen auf die bevorzugten Ausführungsformen der vorliegenden Erfindung Bezug genommen, von der in den begleitenden Zeichnungen Beispiele veranschaulicht werden. Wo möglich, werden in allen Zeichnungen dieselben Bezugsziffern verwendet, um gleiche Teile zu bezeichnen. In der Beschreibung von Ausführungsformen beinhaltet das Ausbilden von etwas "auf und/oder unter" einer jeden Schicht das Ausbilden von etwas direkt an jeder Schicht oder indirekt vermittels einer anderen Schicht an jeder Schicht.
  • Wie in den Beispielen von 5 und 9 dargestellt, umfasst ein Flash-Speicher gemäß Ausführungsformen eine Flachgrabenisolation 220 und ein aktives Gebiet 230, die im Substrat 210 ausgebildet sind. Eine Vielzahl von Gestapelten Gates 260 ist auf und/oder über dem aktiven Gebiet 230 ausgebildet und ein tiefes Implantationsgebiet 240a ist so ausgebildet, dass es sich zwischen dem mittleren und dem unteren Gebiet der Flachgrabenisolation 220 und dem aktiven Gebiet 230 zwischen den jeweiligen Gestapelten Gates 260 erstreckt. Ein flaches Implantationsgebiet 240b ist beim oberen Gebiet des aktiven Gebiets 230 zwischen den jeweiligen gestapelten Gates 260 ausgebildet. Gemäß Ausführungsformen sind das tiefe Implantationsgebiet 240a und das flache Implantationsgebiet 240b miteinander elektrisch verbunden, um eine gemeinsame Source 240 zu bilden. Jedes Stapelgate 260 hat eine Höhe, die größer als die Tiefe der Flachgrabenisolation 220 ist. 9 ist eine Querschnittsansicht entlang der Linie I-I von 5 eines Flash-Speichers gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Das tiefe Implantationsgebiet 240a umfasst ein erstes Ionenimplantationsgebiet 242, das beim aktiven Gebiet 230 zwischen den gestapelten Gates 260 ausgebildet ist, und ein zweites Ionenimplantationsgebiet 244, das beim aktiven Gebiet 230 zwischen den gestapelten Gates 260 ausgebildet ist, und ein drittes Ionenimplantationsgebiet 246, das beim unteren Gebiet der Flachgrabenisolation 220 und des aktiven Gebiets 230 zwischen den gestapelten Gates 260 ausgebildet ist. Das erste Ionenimplantationsgebiet 242 ist auf einer geringeren Tiefe als der der Flachgrabenisolation 220 ausgebildet. Das dritte Ionenimplantationsgebiet 246 ist auf einer größeren Tiefe als der der Flachgrabenisolation 220 ausgebildet. Das zweite Ionenimplantationsgebiet 244 ist zwischen dem ersten Ionenimplantationsgebiet 242 und dem dritten Ionenimplantationsgebiet 246 ausgebildet. Insbesondere ist das zweite Ionenimplantationsgebiet 244 auf einer Tiefe ausgebildet, die größer als die des ersten Ionenimplantationsgebiets 242, aber kleiner als die des dritten Ionenimplantationsgebiets 246 ist. Das dritte Ionenimplantationsgebiet 246 kann in der Form einer geraden Linie ausgebildet sein, die das untere Gebiet der Flachgrabenisolation 220 und das aktive Gebiet 230 zwischen den gestapelten Gates 260 miteinander verbindet. Das heißt, dass die abgestufte gemeinsame Source (RCS) mit einer dreidimensionalen Struktur, d. h. einer gewundenen Struktur, gestaltet sein kann. Doch gemäß Ausführungsformen ist die gemeinsame Source geradlinig mit dem unteren Gebiet der Flachgrabenisolation 220 verbunden. Ein Strompfad 211 folgt dem geradlinigen Pfad des gemeinsamen Source-Gebiets.
  • Bei anderen Verfahren wird ein aktiver Ätzprozess, der den Flächenwiderstand (Rs) infolge der Schädigung erhöht, eliminiert, und so wird eine Reduktion der Widerstandsänderung im Vergleich zu einem RCS-Verfahren erzielt. Solch eine gewundene Verbindung wird in einer dreidimensionalen Struktur verwirklicht, um die gemeinsame Source 140 zu verbinden. Unter der Annahme, dass der Flächenwiderstand Rs einer Einheitsoberfläche R ist, beläuft sich der zum Erreichen eines N-ten aktiven Gebiets erforderliche Gesamtwiderstand auf 3 NR.
  • Wie im Beispiel von 9 dargestellt, umfasst die gemeinsame Source 240 andererseits gemäß Ausführungsformen das tiefe Implantationsgebiet 240a und das flache Implantationsgebiet 240b. Des Weiteren tritt ein Kurzschluss senkrecht auf, die gemeinsame Source 240 kann geradlinig mit dem unteren Gebiet der Flachgrabenisolation 220 verbunden ausgebildet werden. Insbesondere ist der Widerstand (R) proportional zur Länge eines Widerstandsobjekts, und der Gesamtwiderstand nimmt mit kleiner werdender Länge des Widerstandsobjekts ab. Gemäß Ausführungsformen sind Gebiete, die mit der gemeinsamen Source unter der Flachgrabenisolation 220 verbunden sind, geradlinig miteinander verbunden, und das aktive Gebiet 230 und die gemeinsame Source 240 sind in Anbetracht der oben genannten Tatsache durch die Implantationsgebiete 242, 244 und 246 verbunden. An diesem Punkt wird der wesentliche Widerstand verringert, da die den Widerstand betreffende Querschnittsfläche im Vergleich zu anderen Verfahren sehr groß ist. Folglich bieten Ausführungsformen, obwohl eine Dotierung mit einer Konzentration von ungefähr E13 (1013) und E14 (1014) ausgeführt wird, die selbe Wirkung wie die herkömmliche Dotierung mit einer Konzentration von ungefähr E15 (1015). Wie im Beispiel von 9 dargestellt, kann der zum Erreichen eines N-ten aktiven Gebiets erforderliche Gesamtwiderstand der selbe Wert wie beim herkömmlichen Verfahren sein, d. h. 3NR.
  • Das Beispiel von 5 veranschaulicht ein Verfahren zur Herstellung eines Flash-Speichers gemäß Ausführungsformen. Wie im Beispiel von 5 dargestellt, werden die Flachgrabenisolation 220 und das aktive Gebiet 230 im Substrat 210 festgelegt. Anschließend wird eine Vielzahl von gestapelten Gates 260 auf und/oder über den aktiven Gebieten 230 ausgebildet. Eine Fotolackstruktur 310 wird so ausgebildet, dass sie ein Drain-Gebiet 250 bedeckt. Ein Gebiet einer gemeinsamen Sourceleitung, d. h. das Gebiet der Linie I-I', wird durch die Fotolackstruktur 310 geöffnet. Das Beispiel von 6 ist eine Querschnittsansicht entlang der Linie I-I' des Beispiels von 5.
  • Wie im Beispiel von 7 dargestellt, wird ein Ionenimplantationsprozess bezüglich des aktiven Gebiets 230 und der Flachgrabenisolation 220 ausgeführt, um das tiefe Implantationsgebiet 240a in der Flachgrabenisolation 220 und im aktiven Gebiet 230 zwischen den gestapelten Gates 260 auszubilden. Gemäß Ausführungsformen kann das tiefe Implantationsgebiet 240a durch mehrmaliges Ausführen eines Ionenimplantationsprozesses bezüglich der Flachgrabenisolation 220 und des aktiven Gebiets 230 zwischen den gestapelten Gates 260 ausgebildet werden. Obwohl es möglich ist, das tiefe Implantationsgebiet 240a durch dreimaliges Ausführen eines Ionenimplantationsprozesses auszubilden, sind die Ausführungsformen nicht hierauf beschränkt, und daher kann der Ionenimplantationsprozess zwei oder vier oder mehr Male ausgeführt werden. Wenn beispielsweise der Ionenimplantationsprozess dreimal ausgeführt wird, wird der erste Ionenimplantationsschritt (A) ausgeführt, um das erste Ionenimplantationsgebiet 242 so auszubilden, dass das erste Ionenimplantationsgebiet 242 auf einer geringeren Tiefe als der der Flachgrabenisolation 220 ausgebildet wird. Anschließend wird ein zweiter Ionenimplantationsschritt (B) ausgeführt, um das dritte Ionenimplantationsgebiet 244 bei der Flachgrabenisolation 220 und dem aktiven Gebiet 230 zwischen den gestapelten Gates 260 so auszubilden, dass das zweite Ionenimplantationsgebiet 244 auf einer größeren Tiefe als der des ersten Ionenimplantationsgebiets 242 ausgebildet wird. Ein dritter Ionenimplantationsschritt (C) wird dann ausgeführt, um das dritte Ionenimplantationsgebiet 246 bei der Flachgrabenisolation 220 und dem aktiven Gebiet 230 zwischen den gestapelten Gates 260 so auszubilden, dass das dritte Ionenimplantationsgebiet 246 auf einer größeren Tiefe als der der Flachgrabenisolation 220 ausgebildet wird. Gemäß Ausführungsformen, kann das dritte Ionenimplantationsgebiet 246 geradlinig mit dem unteren Gebiet der Flachgrabenisolation 220 und des aktiven Gebiets 230 verbunden sein.
  • Das Beispiel von 8 ist eine Querschnittsansicht entlang der Linie II-II' des Beispiels von 5. Einige gestapelte Gates 260 und das Drain-Gebiet 250 sind mit der Fotolackstruktur 310 bedeckt und das gemeinsame Source-Gebiet wird damit durch einen Ätzprozess freigelegt. Gemäß Ausführungsformen kann die Höhe oder Dicke der gestapelten Gates 260 in einem Bereich zwischen 2800 Å und 3800 Å, vorzugsweise 3400 Å, liegen. Die Tiefe der Flachgrabenisolation 220 kann in einem Bereich zwischen 2000 Å und 3000 Å, vorzugsweise 2600 Å, liegen. Dementsprechend kann die Höhe oder Dicke der gestapelten Gates 260 größer als die Tiefe der Flachgrabenisolation 220 sein. Beispielsweise wird, ausgehend von einer Tatsache, dass die Dicke der gestapelten Gates 260 um ungefähr 800 Å größer als die Tiefe der Flachgrabenisolation 220 ist, ein Selbst ausrichtungsverfahren verwendet, und daher wird der Prozess auf effizientere Weise ausgeführt.
  • Überdies wird gegenüber der Ausführung der Ionenimplantation nach der Ausführung des RIE gemäß anderen Verfahren kein RIE ausgeführt. Folglich ist es möglich, die Verkleinerung des Prozessspielraums aufgrund der Differenz des Tiefenprofils und der durch das RIE verursachte Belastung zu verhindern. Das heißt, dass die Dicke der Poly-Gebiete der gestapelten Gates 260 auch bei einem nicht durch die Fotolackstruktur 310 gesperrten Bereich größer als die Tiefe der Flachgrabenisolationen 220 ist. Demgemäß wird das Sperren durch die Poly-Gebiete der gestapelten Gates 260 erreicht, und daher wird der Eintritt in den Kanal nicht verwirklicht. Ferner wird gemäß Ausführungsformen ein Flachgrabenisolation-(STI)-Ätzschritt weggelassen, und daher kann die Stufendifferenz im Vergleich zu anderen Verfahren auf ungefähr 2000 bis 4000 Å reduziert werden. Beispielsweise kann die Stufendifferenz auf ungefähr 2800 Å reduziert werden. Infolgedessen wird der Spielraum eines anschließenden Prozesses vergrößert, und eine Möglichkeit, dass ein Fotolackrückstand erzeugt wird, wird eliminiert. Beispielsweise ergibt sich gemäß anderen Verfahren aus Steuer-Gate mit der Dicke 2100 Å + ONO mit der Dicke 250 Å + Floating-Gate mit der Dicke 1000 Å + STI mit der Dicke 2800 Å eine kombinierte Dicke von 6150 Å. Demgegenüber ergibt sich gemäß Ausführungsformen aus Steuer-Gate mit der Dicke 2100 Å + ONO mit der Dicke 250 Å + Floating-Gate mit der Dicke 1000 Å eine kombinierte Dicke von 3350 Å. Folglich wird die Höhe um ungefähr 54% verringert.
  • Gemäß Ausführungsformen wird das tiefe Implantationsgebiet 240a wie folgt durch drei Ionenimplantationsprozesse ausgebildet, wie es im Beispiel von 7 dargestellt ist. Wenn zum Beispiel Phosphor-(P)-Ionen zur Ionenimplantation verwendet werden, umfasst der erste Ionenimplantationsschritt (A) das Implantieren von Ionen bei einer Energie von ungefähr 120 bis 150 keV, vorzugsweise 135 keV, und bei einer Dosierung von 1013 bis 1014/cm2, um das erste Ionenimplantationsgebiet 242 bei einer Projektionsreichweite (Rp oder Spitzenwert der Ionenimplantation) mit einer Tiefe von ungefähr 1350 Å bis 1650 Å, vorzugsweise 1500 Å, auszubilden. Dann umfasst der zweite Ionenimplantationsschritt (B) das Implantieren von Phosphorionen bei einer Energie von ungefähr 140 bis 180 keV, vorzugsweise 160 keV, und bei einer Dosierung von 1013 bis 1014/cm2, um das zweite Ionenimplantationsgebiet 244 bei einer Projektionsreichweite (Rp oder Spitzenwert der Ionenimplantation) mit einer Tiefe von ungefähr 2000 Å bis 2400 Å, vorzugsweise 2200 Å, auszubilden. Anschließend umfasst der dritte Ionenimplantationsschritt (C) das Implantieren von Phosphor (P) bei einer Energie von ungefähr 140 bis 220 keV, vorzugsweise 200 keV, und bei einer Dosis von 1013 bis 1014/cm2, um das dritte Ionenimplantationsgebiet 246 bei einer Projektionsreichweite (Rp oder Spitzenwert der Ionenimplantation) mit einer Tiefe von ungefähr 2500 Å bis 2900 Å, vorzugsweise 2700 Å, auszubilden.
  • Anderenfalls umfasst, wenn Arsen-(As)-Ionen zur Ionenimplantation verwendet werden, der erste Ionenimplantationsschritt (A) das Implantieren von Arsenionen bei einer Energie von ungefähr 220 bis 280 keV, vorzugsweise 250 keV, und einer Dosierung von 1013 bis 1014/cm2, um das erste Ionenimplantationsgebiet 242 bei einer Projektionsreichweite (Rp oder Spitzenwert der Ionenimplantation) mit einer Tiefe von ungefähr 1350 Å bis 1650 Å, vorzugsweise 1500 Å, auszubilden. Dann umfasst der zweite Ionenimplantationsschritt (B) das Implantieren von Arsenionen bei einer Energie von ungefähr 330 bis 410 keV, vorzugsweise 370 keV, und bei einer Dosierung von 1013 bis 1014/cm2, um das zweite Ionenimplantationsgebiet 244 bei einer Projektionsreichweite (Rp oder Spitzenwert der Ionenimplantation) mit einer Tiefe von ungefähr 2000 Å bis 2400 Å, vorzugsweise 2200 Å, auszubilden. Anschließend umfasst der dritte Ionenimplantationsschritt (C) das Implantieren von Arsenionen bei einer Energie von ungefähr 410 bis 510 keV, vorzugsweise 460 keV, und bei einer Dosierung von 1013 bis 1014/cm2, um das dritte Ionenimplantationsgebiet 246 bei einer Projektionsreichweite (Rp oder Spitzenwert der Ionenimplantation) mit einer Tiefe von ungefähr 2400 Å bis 3000 Å, vorzugsweise 2700 Å, auszubilden.
  • Wie im Beispiel von 9 dargestellt, ist das flache Implantationsgebiet 240b an der Oberfläche des aktiven Gebiets 230 zwischen den gestapelten Gates 260 ausgebildet.
  • Bei dem vorherigen Prozess für eine gemeinsame Source wird der untere Bereich der Flachgrabenisolation 220 bei gewünschten Gebieten durch den tiefen Ionenimplantationsprozess verbunden. Doch ist eine solche Verbindung bedeutungslos, wenn der Boden der Flachgrabenisolation 220 und die Oberfläche des aktiven Gebiets 230 nicht miteinander verbunden sind. Doch gemäß Ausführungsformen wird, wenn mindestens ein aus einer Gruppe, die einen Zellen-Source/Drain-(CSD)-Prozess, einen Hochvolt-Prozess für ein schwach dotiertes Drain (HV LDD) und einen Niedervolt-Prozess für ein schwach dotiertes Drain (LV LDD) umfasst, ausgewählter Prozess als Verfahren zum Verbinden des Bodens der Flachgrabenisolation 220 und der Oberfläche des aktiven Gebiets 230 ausgeführt wird, der Prozess ausgeführt, während die Flachgrabenisolation 220 und das aktive Gebiet 230 zwischen den gestapelten Gates 260 freiliegen. Folglich ist es möglich, den Boden der Flachgrabenisola tion 220 und die Oberfläche der Sourceleitung zu verbinden, ohne einen zusätzlichen Prozess auszuführen.
  • Wenn beispielsweise ein Zellen-Source/Drain-(CSD)-Prozess angewendet wird, werden Arsen-(As)-Ionen für den Ionenimplantationsprozess verwendet, der bei einer Energie von ungefähr 13 bis 17 keV, vorzugsweise 15 keV, und bei einer Dosierung von 2 × 1014/cm2 ausgeführt wird, um das flache Implantationsgebiet 240b bei einer Projektionsreichweite (Rp) mit einer Tiefe von ungefähr 130 Å bis 170 Å, vorzugsweise ungefähr 150 Å, auszubilden.
  • Wird andererseits ein Hochvolt-Prozess für ein schwach dotiertes Drain (HV LDD) angewendet, werden Phosphor-(P)-Ionen für den Ionenimplantationsprozess verwendet, der bei einer Energie von 50 bis 70 keV, vorzugsweise ungefähr 60 keV, und einer Dosierung von 2 × 1013/cm2 ausgeführt wird, um das flache Implantationsgebiet 240b bei einer Projektionsreichweite (Rp) mit einer Tiefe von ungefähr 720 Å bis 880 Å, vorzugsweise 800 Å, auszubilden.
  • Wird andererseits ein Niedervolt-Prozess für ein schwach dotiertes Drain (LV LDD) angewendet, werden Arsen-(As)-Ionen für den Ionenimplantationsprozess verwendet, der bei einer Energie von 36 bis 44 keV, vorzugsweise ungefähr 40 keV, und einer Dosierung von 2 × 1014/cm2 ausgeführt wird, um das flache Implantationsgebiet 240b bei einer Projektionsreichweite (Rp) mit einer Tiefe von ungefähr 270 Å bis 330 Å, vorzugsweise 300 Å, auszubilden.
  • Geht man beispielsweise von der Annahme aus, dass die maximale Sperrschichttiefe des Flash-Prozesses unter Verwendung eines Hochvolt-Transistors (HV TR) einem Minimum von ungefähr 1000 Å entspricht, kann der Prozess zum Ausbilden der gemeinsamen Source ab ungefähr 1500 Å ausgeführt werden. Das bedeutet, dass die existierenden Prozesse verwendet werden und kein zusätzlicher Prozess erforderlich ist.
  • Wie aus der obigen Beschreibung ersichtlich ist, sind Ausführungen mindestens wegen dem Folgendem vorteilhaft. Es ist möglich, zwei in anderen Verfahren verwendete wesentliche RIE-Prozesse (RCS-Oxid-RIE und Ätzschäden-CDE) auszulassen und dadurch den Prozess zu vereinfachen und das Auftreten von Fehlerhaftigkeit, die bei Verwendung anderer Verfahren verursacht werden kann, zu verhindern oder umzubilden. Ferner ist ein zusätzlicher Ionenimplantationsprozess nicht erforderlich und ein RIE-Schritt wird weggelassen. Beispielsweise wird in Ausführungsformen bei einem Ionenimplantationsverfahren die 0-Grad-Ionenimplantation + schräge Ionenimplantation durch eine tiefe Ionenimplantation in Abhängigkeit von der Tiefe der Flachgrabenisolation (STI) ersetzt. Des Weiteren wird ein STI-Ätzschritt weggelassen, und daher wird die Stufendifferenz im Vergleich zu anderen Verfahren auf ungefähr 2000 bis 4000 Å verringert. Beispielsweise kann die Stufendifferenz auf ungefähr 2800 Å reduziert werden. Infolgedessen wird der Spielraum eines anschließenden Prozesses vergrößert, und eine Möglichkeit, dass ein Fotolackrückstand (PR-Rückstand) erzeugt wird, wird eliminiert. Auch weiter wird bei Ausführungsformen kein Oxidätzen ausgeführt, was zur Folge hat, dass Schäden an einem Steuer-Gate und einem Floating-Gate minimiert werden. Obwohl während des tiefen Ionenimplantationsprozesses eine Schädigung auftreten kann, ist eine solche Schädigung im Vergleich zu der durch das Oxidätzen verursachten Schädigung minimal. Weiter noch wird, da keine Oxidätzung ausgeführt wird, der Rand der STI zum Zeitpunkt der Ausführung des RIE nicht belastet, und daher tritt kein Fehler auf.
  • Beispielsweise tritt ein Wortleitungs-(W/L)-Belastungsfehler auf, weil das aktive Gebiet der STI geschädigt wird, wenn ein Feld bei einem abgestuften gemeinsamen Source-(RCS)-Gebiet entfernt wird. Das Ätzen wird nicht ausgeführt und daher kommt es nicht zu einer Belastung aufgrund der Ätzschäden beim aktiven Randgebiet. Des Weiteren ist es in Ausführungsformen möglich, den PR-Rückstand durch die Verbesserung der Stufendifferenz zu beseitigen und dadurch das Auftreten einer Fehlerhaftigkeit zu verhindern. Zusätzlich ist es möglich, die Gleichförmigkeit des PR zum Zeitpunkt der Ausführung eines anschließenden Prozesses zu verbessern und dadurch die Gleichförmigkeit des CD zu verbessern und das Auftreten einer Fehlerhaftigkeit der Beschichtung zu verhindern. Ferner ist bei anderen Verfahren die RCS mit einer dreidimensionalen Struktur, d. h. gewunden, gestaltet, wohingegen in Ausführungsformen die gemeinsame Source geradlinig mit dem unteren Gebiet der STI verbunden ist und ein aktiver Ätzprozess, der den Flächenwiderstand (Rs) infolge der Verursachung von Schäden erhöht, eliminiert wird. Daher ist es möglich, eine Widerstandsänderung im Vergleich mit anderen RCS-Verfahren zu reduzieren.
  • Obwohl Ausführungen hier beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind verschiedene Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KP 10-2007-0090832 [0001]

Claims (20)

  1. Flash-Speicher, umfassend: eine Flachgrabenisolation und ein aktives Gebiet, die bei einem Substrat ausgebildet sind; eine Vielzahl von gestapelten Gates, die auf dem aktiven Gebiet ausgebildet sind; ein tiefes Implantationsgebiet, das auf einer unteren Seite der Flachgrabenisolation und des aktiven Gebiets zwischen den gestapelten Gates ausgebildet ist; und ein flaches Implantationsgebiet, das an einer Oberfläche des aktiven Gebiets zwischen den gestapelten Gates ausgebildet ist.
  2. Flash-Speicher nach Anspruch 1, bei dem jedes der gestapelten Gates eine Höhe hat, die größer als die Tiefe der Flachgrabenisolation ist.
  3. Flash-Speicher nach Anspruch 1 oder 2, bei dem das tiefe Implantationsgebiet umfasst: ein erstes Ionenimplantationsgebiet, das beim aktiven Gebiet zwischen den gestapelten Gates auf einer geringeren Tiefe als der der Flachgrabenisolation ausgebildet ist; ein zweites Ionenimplantationsgebiet, das beim aktiven Gebiet zwischen den gestapelten [Gates] auf einer größeren Tiefe als der des ersten Ionenimplantationsgebiets ausgebildet ist; und ein drittes Ionenimplantationsgebiet, das beim unteren Gebiet der Flachgrabenisolation und des aktiven Gebiets zwischen den gestapelten Gates auf einer größeren Tiefe als der der Flachgrabenisolation ausgebildet ist.
  4. Flash-Speicher nach Anspruch 3, bei dem das zweite Ionenimplantationsgebiet zwischen dem ersten Ionenimplantations gebiet und dem dritten Ionenimplantationsgebiet ausgebildet ist.
  5. Flash-Speicher nach Anspruch 3 oder 4, bei dem das dritte Ionenimplantationsgebiet geradlinig mit dem untersten Bereich der Flachgrabenisolation und des aktiven Gebiets zwischen den gestapelten Gates verbunden ist.
  6. Flash-Speicher nach einem der Ansprüche 1 bis 5, bei dem das flache Implantationsgebiet mit einer oberen Seite des tiefen Implantationsgebiets elektrisch verbunden ist.
  7. Flash-Speicher nach einem der Ansprüche 1 bis 6, bei dem das tiefe Implantationsgebiet und das flache Implantationsgebiet eine gemeinsame Source bilden.
  8. Verfahren zur Herstellung eines Flash-Speichers, umfassend: Ausbilden einer Flachgrabenisolation, die ein aktives Gebiet in einem Substrat festlegt; und dann Ausbilden einer Vielzahl von gestapelten Gates auf dem aktiven Gebiet; und dann Ausbilden eines tiefen Implantationsgebiets bei einem unteren Gebiet der Flachgrabenisolation und des aktiven Gebiets zwischen den gestapelten Gates; und dann Ausbilden eines flachen Implantationsgebiets an einer Oberfläche des aktiven Gebiets zwischen den gestapelten Gates.
  9. Verfahren nach Anspruch 8, bei dem das Ausbilden der gestapelten Gates das Ausbilden der gestapelten Gates mit einer Höhe, die größer als die Tiefe der Flachgrabenisolation ist, umfasst.
  10. Verfahren nach Anspruch 8 oder 9, bei dem das Ausbilden des tiefen Implantationsgebiets umfasst: Ausbilden eines ersten Ionenimplantationsgebiets bei dem aktiven Gebiet zwischen den gestapelten Gates auf einer geringeren Tiefe als der der Flachgrabenisolation; und dann Ausbilden eines zweiten Ionenimplantationsgebiets beim aktiven Gebiet zwischen den gestapelten [Gates] auf einer größeren Tiefe als der des ersten Ionenimplantationsgebiets; und dann Ausbilden eines dritten Ionenimplantationsgebiets bei einem unteren Gebiet der Flachgrabenisolation und des aktiven Gebiets zwischen den gestapelten Gates auf einer größeren Tiefe als der der Flachgrabenisolation.
  11. Verfahren nach Anspruch 10, bei dem das Ausbilden des tiefen Implantationsgebiets das Ausbilden des zweiten Ionenimplantationsgebiets zwischen dem ersten Ionenimplantationsgebiet und dem dritten Ionenimplantationsgebiet umfasst.
  12. Verfahren nach Anspruch 10 oder 11, bei dem das dritte Ionenimplantationsgebiet geradlinig mit dem unteren Gebiet der Flachgrabenisolation und des aktiven Gebiets verbunden ausgebildet wird.
  13. Verfahren nach einem der Ansprüche 8 bis 12, bei dem das Ausbilden des flachen Implantationsgebiets das Ausführen von mindestens einem aus einer Gruppe, die aus einem Zellen-Source/Drain-(CSD)-Prozess, einem Hochvolt-Prozess für ein schwach dotiertes Drain (HV LDD) und einem Niedervolt-Prozess für ein schwach dotiertes Drain (LV LDD) besteht, ausgewählten Prozess nach dem Ausbilden des tiefen Implantationsgebiets umfasst, um die Flachgrabenisolation und das aktive Gebiet zwischen den gestapelten Gates freizulegen.
  14. Verfahren, umfassend: Ausbilden einer Grabenisolation in einem Substrat, die ein aktives Gebiet auf einer ersten Tiefe festlegt; und dann aufeinander folgendes Ausführen eines ersten Ionenimplantationsprozesses, um ein erstes Ionenimplantationsgebiet im aktiven Gebiet auf einer zweiten Tiefe auszubilden, eines zweiten Ionenimplantationsprozesses, um ein zweites Ionenimplantationsgebiet im aktiven Gebiet auf einer dritten Tiefe auszubilden, und eines dritten Ionenimplantationsprozesses, um ein drittes Ionenimplantationsgebiet im aktiven Gebiet und die Grabenisolation auf einer vierten Tiefe auszubilden; und dann Ausbilden eines flachen Implantationsgebiets beim aktiven Gebiet auf einer fünften Tiefe.
  15. Verfahren nach Anspruch 14, bei dem die Grabenisolation eine Flachgrabenisolation umfasst.
  16. Verfahren nach Anspruch 14 oder 15, ferner umfassend nach dem Ausbilden der Grabenisolation und vor dem Ausbilden des tiefen Implantationsgebiets: Ausbilden einer Vielzahl von gestapelten Gates auf dem aktiven Gebiet.
  17. Verfahren nach einem der Ansprüche 14 bis 16, bei dem: die zweite Tiefe kleiner als die erste Tiefe ist; die dritte Tiefe kleiner als die erste Tiefe, aber größer als die zweite Tiefe ist; die vierte Tiefe größer als die erste Tiefe ist; und die fünfte Tiefe kleiner als die zweite Tiefe ist.
  18. Verfahren nach einem der Ansprüche 14 bis 17, bei dem das aufeinander folgende Ausführen des ersten Ionenimplanta tionsprozesses, des zweiten Ionenimplantationsprozesses und des dritten Ionenimplantationsprozesses umfasst: Implantieren von Phosphorionen bei einer Energie von ungefähr 135 keV und einer Dosierung von 1013/cm2 bis 1014/cm2, um das erste Ionenimplantationsgebiet auszubilden; und dann Implantieren von Phosphorionen bei einer Energie von ungefähr 160 keV und einer Dosierung von 1013/cm2 bis 1014/cm2, um das zweite Ionenimplantationsgebiet auszubilden; und dann Implantieren von Phosphorionen bei einer Energie von ungefähr 200 keV und einer Dosierung von 1013/cm2 bis 1014/cm2, um das dritte Ionenimplantationsgebiet auszubilden.
  19. Verfahren nach Anspruch 14, bei dem das aufeinander folgende Ausführen des ersten Ionenimplantationsprozesses, des zweiten Ionenimplantationsprozesses und des dritten Ionenimplantationsprozesses umfasst: Implantieren von Arsenionen bei einer Energie von ungefähr 250 keV und einer Dosierung von 1013/cm2 bis 1014/cm2, um das erste Ionenimplantationsgebiet auszubilden; und dann Implantieren von Arsenionen bei einer Energie von ungefähr 370 keV und einer Dosierung von 1013/cm2 bis 1014/cm2, um das zweite Ionenimplantationsgebiet auszubilden; und dann Implantieren von Arsenionen bei einer Energie von ungefähr 460 keV und einer Dosierung von 1013/cm2 bis 1014/cm2, um das dritte Ionenimplantationsgebiet auszubilden.
  20. Verfahren nach Anspruch 14, bei dem das dritte Ionenimplantationsgebiet geradlinig mit dem untersten Gebiet der Flachgrabenisolation und des aktiven Gebiets verbunden ausgebildet ist.
DE102008045344A 2007-09-07 2008-09-01 Flash-Speicher und Verfahren zu seiner Herstellung Ceased DE102008045344A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070090832A KR100872720B1 (ko) 2007-09-07 2007-09-07 플래시 메모리 및 그 제조방법
KR10-2007-0090832 2007-09-07

Publications (1)

Publication Number Publication Date
DE102008045344A1 true DE102008045344A1 (de) 2009-05-28

Family

ID=40372163

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008045344A Ceased DE102008045344A1 (de) 2007-09-07 2008-09-01 Flash-Speicher und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US8072019B2 (de)
JP (1) JP5032421B2 (de)
KR (1) KR100872720B1 (de)
CN (1) CN101383354B (de)
DE (1) DE102008045344A1 (de)
TW (1) TW200913235A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016518B1 (ko) * 2008-07-15 2011-02-24 주식회사 동부하이텍 반도체 메모리 소자 및 반도체 메모리 소자의 제조 방법
CN103715145B (zh) * 2012-09-29 2017-07-14 中芯国际集成电路制造(上海)有限公司 Nor快闪存储器的形成方法
US9673194B2 (en) * 2013-10-31 2017-06-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
US9679979B2 (en) * 2014-02-13 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure for flash memory cells and method of making same
US9876019B1 (en) * 2016-07-13 2018-01-23 Globalfoundries Singapore Pte. Ltd. Integrated circuits with programmable memory and methods for producing the same
CN106941076B (zh) * 2017-04-24 2020-05-01 上海华力微电子有限公司 一种降低闪存源端导通电阻的方法
CN112309853A (zh) * 2020-11-12 2021-02-02 上海华虹宏力半导体制造有限公司 屏蔽栅极沟槽结构的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070090832A (ko) 2006-03-03 2007-09-06 가부시끼가이샤 르네사스 테크놀로지 표시 제어용 반도체 집적 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223868A (ja) * 1997-02-12 1998-08-21 Mitsubishi Electric Corp 不揮発性半導体記憶装置及びその製造方法
TW355835B (en) * 1997-12-12 1999-04-11 United Microelectronics Corp Manufacturing method of flash memory
JP2000269366A (ja) * 1999-03-19 2000-09-29 Toshiba Corp 不揮発性半導体メモリ
US6596586B1 (en) 2002-05-21 2003-07-22 Advanced Micro Devices, Inc. Method of forming low resistance common source line for flash memory devices
KR100507699B1 (ko) * 2002-06-18 2005-08-11 주식회사 하이닉스반도체 반도체 플래시 메모리 셀의 제조방법
JP2004235399A (ja) * 2003-01-30 2004-08-19 Renesas Technology Corp 不揮発性半導体記憶装置
KR100638426B1 (ko) * 2004-12-23 2006-10-24 동부일렉트로닉스 주식회사 플래시 메모리 셀 및 그 제조 방법
KR100661230B1 (ko) * 2004-12-30 2006-12-22 동부일렉트로닉스 주식회사 플래시 메모리 셀 및 그 제조 방법
KR100806787B1 (ko) * 2006-07-24 2008-02-27 동부일렉트로닉스 주식회사 플래쉬 반도체 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070090832A (ko) 2006-03-03 2007-09-06 가부시끼가이샤 르네사스 테크놀로지 표시 제어용 반도체 집적 회로

Also Published As

Publication number Publication date
US8072019B2 (en) 2011-12-06
US20090065840A1 (en) 2009-03-12
TW200913235A (en) 2009-03-16
CN101383354B (zh) 2010-11-03
CN101383354A (zh) 2009-03-11
KR100872720B1 (ko) 2008-12-05
JP2009065154A (ja) 2009-03-26
JP5032421B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
DE102013111011B4 (de) Verfahren zur Herstellung einer Speicherzelle mit Ladungsspeicherzellenstruktur und Verfahren zur Herstellung einer Speicherzellenanordnung mit Ladungsspeicherzellenstruktur
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE102009021744B4 (de) Verfahren zum Herstellen einer Speicherzellen-Anordnung
DE112006000208B4 (de) Speicherbauelement mit trapezförmigen Bitleitungen und Verfahren zur Herstellung desselben, und Array von Speicherelementen
WO2003001600A2 (de) Speicherzelle, speicherzellenanordnung und herstellungsverfahren
DE102008045344A1 (de) Flash-Speicher und Verfahren zu seiner Herstellung
DE4234142A1 (de) Verfahren zur herstellung eines halbleiterwafers
DE10201314A1 (de) Feldeffekttransitor und Verfahren zum Herstellen eines Halbleiterbauteils mit einem solchen
DE102004058603A1 (de) EEPROM-Zelle, EEPROM-Bauelementstruktur und Herstellungsverfahren
DE112013005974T5 (de) Ladungseinfang-Splitgatevorrichtung und Verfahren zum Herstellen derselben
DE69637352T2 (de) Verfahren zur Herstellung einer vertikalen nichtflüchtigen Speicherzelle
DE10321457B4 (de) Verfahren zur Herstellung integrierter Schaltungen mit gleichförmigen Silizidsperrschichten
DE3540422A1 (de) Verfahren zum herstellen integrierter strukturen mit nicht-fluechtigen speicherzellen, die selbst-ausgerichtete siliciumschichten und dazugehoerige transistoren aufweisen
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE19822523B4 (de) Nichtflüchtige Halbleiter-Speicherzelle, nichtflüchtiges Halbleiterspeicher-Bauteil und Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicher-Bauteils
WO2004107435A1 (de) Nrom-halbleiterspeichervorrichtung und herstellungsverfahren
DE10012897B4 (de) Transistor und Verfahren zu seiner Herstellung bzw. Hestellung einer Halbleitervorrichtung
DE3543937A1 (de) Halbleitervorrichtung
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
WO2004003979A2 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes
DE10162975A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung
DE102008029791A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
EP0864177B1 (de) Festwert-speicherzellenanordnung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection