DE4234142A1 - Verfahren zur herstellung eines halbleiterwafers - Google Patents

Verfahren zur herstellung eines halbleiterwafers

Info

Publication number
DE4234142A1
DE4234142A1 DE4234142A DE4234142A DE4234142A1 DE 4234142 A1 DE4234142 A1 DE 4234142A1 DE 4234142 A DE4234142 A DE 4234142A DE 4234142 A DE4234142 A DE 4234142A DE 4234142 A1 DE4234142 A1 DE 4234142A1
Authority
DE
Germany
Prior art keywords
edge region
field
conductivity type
etching
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4234142A
Other languages
English (en)
Inventor
Roger R Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4234142A1 publication Critical patent/DE4234142A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich im allgemei­ nen auf die Herstellung von Halbleiterwafern unter Bildung von Speicherfeldern bzw. Speicheranord­ nungen sowie diese umgebenden Randbereichen, wobei die Felder nicht-flüchtige Speichervorrichtungen aufweisen, die Transistoren mit schwimmendem Gate verwenden. Im spezielleren befaßt sich die Erfin­ dung mit der Herstellung von EPROM- und EEPROM-Speicheranordnungen.
Festwertspeicher (ROMs) sind Speicher, in die In­ formation während der Herstellung permanent einge­ schrieben wird. Derartige Speicher betrachtet man als "nicht-flüchtig", da nur Lesevorgänge ausge­ führt werden können.
Jede einzelne Information in einem ROM wird durch das Vorhandensein oder Nicht-Vorhandensein eines Datenweges von der Wortleitung (Zugriffsleitung) zu einer Bitstellen- oder Bitleitung (Erfassungs- oder Leseleitung) gespeichert. Dabei wird der Datenweg einfach dadurch eliminiert, daß man sicherstellt, daß kein Schaltungselement eine Wortleitung und eine Bitleitung miteinander verbindet. Wenn nun die Wortleitung eines ROM aktiviert wird, bedeutet das Vorhandensein eines Signals auf der Bitleitung, daß eine 1 gespeichert ist, während das Nicht-Vorhan­ densein eines Signals anzeigt, daß eine 0 gespeichert ist.
Wenn nur eine kleine Anzahl ROM-Schaltungen für einen speziellen Anwendungsfall erforderlich ist, kann die traditionelle Maskenherstellung möglicher­ weise zu teuer oder zu zeitaufwendig sein. In der­ artigen Fällen wäre es für die Benutzer schneller und billiger, jeden ROM-Chip einzeln zu programmie­ ren. ROMs mit derartigen Fähigkeiten bezeichnet man als programmierbare Festwertspeicher (PROMs). Bei den ersten entwickelten PROMs konnte Information nur einmal in die Konstruktion einprogrammiert werden und danach nicht mehr gelöscht werden. Bei solchen PROMs besteht bei Beendigung der Chipher­ stellung in Datenweg zwischen jeder Wortleitung und jeder Bitleitung. Dies entspricht an jeder Datenstelle einer gespeicherten 1. Speicherzellen wurden während der Herstellung selektiv geändert, um nach der Herstellung eine 0 zu speichern, indem man die Wort-Bit-Verbindungswege elektrisch durchtrennt hat. Da der Einschreibvorgang von destruktiver Art war, konnte nach dem Programmieren einer 0 an einer Bitstelle diese nicht in eine 1 zurückgelöscht werden. PROMs wurden ursprünglich in Bipolartechnik ausgeführt, obwohl MOS-PROMs verfüg­ bar wurden.
Spätere Arbeiten mit PROMs führten zur Entwicklung löschbarer PROMs. Löschbare PROMs bedienen sich der langfristigen Aufrechterhaltung elektrischer Ladung als Einrichtung zum Speichern von Information. Derartige Ladungen werden in einer MOS-Vorrichtung gespeichert, die man als schwimmendes Polysilizium- Gate bezeichnet. Eine derartige Konstruktion unter­ scheidet sich geringfügig von einem herkömmlichen MOS-Transistor-Gate. Das herkömmliche MOS-Transistor-Gate einer Speicherzelle verwendet eine kontinuierliche Polysilizium-Wortleitung, die unter mehreren MOS-Transistoren verschaltet ist und als jeweiliges Transistor-Gate wirkt. Das schwimmende Polysilizium-Gate eines löschbaren PROMs fügt ein örtliches, sekundäres Polysilizium-Gate zwischen die kontinuierliche Wortleitung und das Siliziumsubstrat ein, in dem die aktiven Bereiche der MOS-Transistoren gebildet werden. Das schwim­ mende Gate wird dadurch örtlich festgelegt, daß die schwimmenden Gates der jeweiligen MOS-Transistoren von den schwimmenden Gates der anderen MOS-Tran­ sistoren elektrisch isoliert werden.
Zum Übertragen und Entfernen von Ladung zu bzw. von einem schwimmenden Gate wurden verschiedene Mechanismen vorgesehen. Bei einem Typ eines lösch­ baren programmierbaren Speichers handelt es sich um den sogenannten elektrisch programmierbaren ROM (EPROM). Der Ladungsübertragungsmechanismus erfolgt durch Injizieren von Elektronen in das schwimmende Polysilizium-Gate ausgewählter Transistoren. Wenn eine ausreichend hohe Sperr-Vorspannung an den programmierten Transistor-Drain angelegt wird, erfährt der "pn"-Übergang vom Drain-Anschluß zum Substrat einen "Lawinendurchbruch", wodurch die Erzeugung heißer Elektronen hervorgerufen wird. Einige von diesen besitzen eine ausreichende Energie, um über das jedes schwimmende Gate umge­ bende isolierende Oxidmaterial zu gelangen und dadurch das schwimmende Gate aufzuladen. Diese EPROM-Vorrichtungen bezeichnet man daher als MOS-Transistoren mit schwimmendem Gate und Lawinen-Injektion oder FAMOS-Transistoren. Sobald diese Elektronen ins schwimmende Gate übertragen worden sind, sind sie dort gefangen. Die Potentialbarriere an der Oxid-Silizium-Grenzfläche des Gates ist größer als 3 eV, wodurch die Rate der spontanen Emission der Elektronen von dem Oxid über die Barriere hinweg vernachlässigbar gering ist. Da­ durch läßt sich die in dem schwimmenden Gate ge­ speicherte Elektronenladung über viele Jahre auf­ rechterhalten.
Wenn das schwimmende Gate mit einer ausreichenden Anzahl von Elektronen aufgeladen ist, erfolgt eine Inversion des Kanals unter dem Gate. Dadurch wird ein kontinuierlich leitender Kanal zwischen dem Source- und dem Drain-Anschluß gebildet, genauso als wäre eine externe Gate-Spannung angelegt wor­ den. Das Vorhandensein einer 1 oder einer 0 an jeder Bitstelle wird somit durch das Vorhandensein oder Nicht-Vorhandensein eines leitenden, schwimmenden Kanal-Gates in jeder programmierbaren Vorrichtung bestimmt.
Eine derartige Konstruktion ermöglicht außerdem eine Einrichtung zum Entfernen der gespeicherten Elektronen von dem schwimmenden Gate, wodurch der PROM löschbar gemacht wird. Dies erfolgt durch flutartige Belichtung des EPROMs mit starkem ultra­ violetten Licht für ca. 20 Minuten. Das ultravio­ lette Licht erzeugt Elektron-Loch-Paare in dem Siliziumdioxid, wodurch ein Entladungsweg für die Ladung (Elektronen) von den schwimmenden Gates geschaffen wird.
Bei manchen Anwendungen ist es wünschenswert, den Inhalt eines ROM elektrisch zu löschen, anstatt dafür eine Quelle ultravioletten Lichts zu verwen­ den. Unter anderen Bedingungen wäre es wünschens­ wert, jeweils nur ein Bit zu verändern, ohne daß man dabei die gesamte integrierte Schaltung löschen muß. Dies hat zur Entwicklung elektrisch löschbarer PROMs (EEPROMs) geführt. Derartige Technologien beinhalten MNOS-Transistoren, Tunneloxid-MOS-Tran­ sistoren mit schwimmendem Gate (FLOTOX-Transisto­ ren), texturierte MOS-Transistoren mit hohem Poly­ silizium und schwimmendem Gate sowie Flash-EEPROMs. Solche Technologien können eine Kombination von Transistorspeicherzellen mit schwimmendem Gate innerhalb eines Felds solcher Zellen sowie eines das Feld umgebenden Randbereichs beinhalten, welcher CMOS-Transistoren aufweist.
Bei Transistoren mit schwimmendem Gate wird das Polysilizium für das schwimmende Gate (das im all­ gemeinen als Polysilizium 1 bezeichnet wird) zwi­ schen dem darüberliegenden Wortleitungs-Polysili­ zium (das im allgemeinen als Polysilizium 2 be­ zeichnet wird) und dem darunterliegenden Substrat positioniert. Zwei Ränder des Polysiliziums für das schwimmende Gate werden direkt relativ zu dem Wortleitungsrand ausgerichtet. Durch diesen Faktor würden die fotolithographischen Vorgänge und die Ätzvorgänge sehr schwierig, wenn man versuchen würde, das Polysilizium für das schwimmende Gate zuerst vollständig zu definieren, um sodann die Wortleitung in ein Muster zu bringen. Dies ergäbe sich aufgrund der Probleme der Fotomasken-Fehlaus­ richtung sowie des Foto-Ätzeffekts am Rand.
Ein Weg zur Umgehung des Problems besteht darin, daß man zuerst nur zwei Ränder (anstatt aller vier Ränder) des schwimmenden Gates definiert. Bei den typischen beiden Rändern, die zuerst in Muster gebracht werden, handelt es sich um die nicht mit den Wortleitungs-Rändern zusammenfallenden Ränder des schwimmenden Gates aus Polysilizium 1. Nach Beendigung dieses Vorgangs werden durch einen Polysilizium-Stapel-Ätzvorgang für die Wortlei­ tungen während der Polysilizium-2-Ätz-Mustergebung (Wortleitungs-Mustergebung) die Wortleitungsränder sowie die verbleibenden beiden Ränder des schwim­ menden Gates definiert. Diese Verfahrensweise ist für keinerlei Fehlausrichtung anfällig, und zwar aufgrund der Tatsache, daß die Wortleitungsränder und die entsprechenden Ränder des schwimmenden Gates während desselben Ätzvorgangs eine "Selbst­ ausrichtung" relativ zueinander ausführen.
Verfahren des Standes der Technik zum Bearbeiten löschbarer PROMs sind unter Bezugnahme auf die Fig. 1A bis 5 beschrieben. Fig. 1A zeigt eine Draufsicht auf ein Waferfragment bei einem Verarbeitungs­ schritt, während Fig. 1B eine vergrößerte Quer­ schnittsansicht entlang der Linie 1B-1B der Fig. 1 während desselben Schritts darstellt. In jeder der nachfolgenden Figuren bezeichnet die "A"-Fig. eine Draufsicht, während die "B"-Fig. eine vergrößerte Querschnittsansicht bei demselben Schritt in dem beschriebenen Verfahren darstellt. Die Fig. 1A und 1B zeigen ein Waferfragment 10, das durch einen Speicheranordnungsbereich 12 sowie einen den Anord­ nungsbereich 12 umgebenden Randbereich 14 definiert wird. Das Waferfragment 10 ist gebildet aus einem Massivsubstrat 16, welches bei dem beschriebenen Ausführungsbeispiel p-leitfähig ist, während der Randbereich 14 mit einer n-Wanne 18 zur Bildung von CMOS-Transistoren in dem Randbereich 14 versehen ist. Feldoxidbereiche 20 sowie eine Gate-Isolier­ schicht 22 sind auf dem Substrat 16 vorgesehen. Eine erste Schicht 24 aus Polysilizium (Polysili­ zium 1) wird oben auf die isolierenden Schichten 20 und 22 aufgebracht. Auf die erste Polysilizium­ schicht 24 wird wiederum eine Dreifachschicht 26 aus Dielektrikum aufgebracht, und zwar zur Ver­ wendung bei innerhalb des Anordnungsbereichs bzw. Feldbereichs 12 zu bildenden Transistoren mit schwimmendem Gate. Bei der Dreifachschicht 26 handelt es sich typischerweise um eine O-N-O-Ver­ bundkonstruktion.
Wie unter Bezugnahme auf die die Fig. 2A und 2B zu sehen ist, werden die dielektrische Schicht 26 und die Polysiliziumschicht 24 von dem Randbereich 14 weggeätzt sowie innerhalb des Felds 12 zur Bildung von Leitungen 28 geätzt. Die Leitungen 28 sind definiert durch einander gegenüberliegende Ränder 30a und 30b, die die ersten beiden Ränder der Tran­ sistoren mit schwimmendem Gate innerhalb des Felds 12 bilden, wie sich dies aus der nachfolgenden Beschreibung noch ausführlicher ergibt.
Wie unter Bezugnahme auf die Fig. 3A und 3B zu sehen ist, wird eine zweite Polysiliziumschicht 32 oben auf den Wafer derart aufgebracht, daß sie den Randbereich 14 und den Feldbereich 12 überdeckt. Außerdem wird eine dünne Schicht 34 mit höherer Leitfähigkeit, wie z. B. WSix, oben auf die Polysi­ liziumschicht 32 aufgebracht. Die Schichten 32 und 34 werden gemeinsam als Polysilizium-2-Schicht betrachtet.
Unter Bezugnahme auf die Fig. 4A und 4B ist zu sehen, daß eine Schicht aus Fotoresist (nicht ge­ zeigt) aufgebracht und in der dargestellten Weise in ein Muster gebracht wird, um FAMOS-Transistor- Gates 36, 38 innerhalb des Anordnungsbereichs 12 sowie damit übereinstimmenden Wortleitungen 29 zu definieren, wie dies gezeigt ist. Dabei ist es notwendig, daß der Randbereich 14 während dieses Ätzvorgangs mit Fotoresist-Material maskiert wird, um dabei ein Eingraben in das Substrat 16 zu ver­ hindern.
Unter Bezugnahme auf Fig. 5 ist zu sehen, daß bei den Verfahren des Standes der Technik sodann die Mustergebung des Randbereichs 14 zur Bildung eines jeden Wortleitungs-Transistor-Gates 35, 37, 39 und 41 in demselben Schritt erfolgt. (Die Wortleitungen 35, 37, 39 und 41 sind in den "A"-Figuren nicht dargestellt.) Danach müssen separate Fotoresist-Masken angebracht und in Muster gebracht werden, um ein Implantieren der verschiedenen p-leitfähigen und n-leitfähigen Dotierstoffe zu ermöglichen, die angrenzend an die dargestellten Transistor-Gates 36, 38, 35, 37, 39 und 41 erforderlich sind. Zur Erzeugung der in Fig. 6 gezeigten Konfiguration werden außerdem Abstandselemente gebildet. Beim Stand der Technik läuft das Verfahren von Fig; 5 zur Bildung der Konstruktion der Fig. 6 folgender­ maßen ab.
Es erfolgt eine Aufbringung von Fotoresist, das dann zum Maskieren der n-Wanne in ein Muster ge­ bracht wird. Danach erfolgt eine "durchgreifende" Implantation von Bor (p-leitendes Material) (mit einer typischen Dosierung von 5 · 1012 Atomen/cm2) in jedem der unmaskierten n-Kanal-Transistorberei­ che des Feld- sowie des Randbereichs. Eine konforme Schicht aus Oxid, wie z. B. TEOS (Tetraethylortho­ silikat), mit einer Dicke von ca. 100 nm wird oben auf den Wafer aufgebracht. Danach wird wiederum Fotoresist aufgebracht und zum Maskieren der n-Wanne in ein Muster gebracht. Anschließend wird Phosphor (n-leitendes Material) implantiert (ty­ pische Dosierung 5 · 1013 Atome/cm2), um leicht dotierte Drain-Bereiche 11 zu bilden. Das Fotoresist wird dann entfernt, und es wird eine Oxidschicht aufgebracht und zur Bildung von Ab­ standselementen 13 anisotrop geätzt. Danach wird das Fotoresist wieder aufgebracht und zum Maskieren der n-Wanne in ein Muster gebracht. Anschließend wird Arsen (zu n-Leitfähigkeit führendes Material) implantiert (typische Dosierung 5 · 1012 Atome/cm2), um n+-Source-und-Drain-Bereiche 15 zu bilden. Das Fotoresist wird dann entfernt und an­ schließend zum Maskieren des gesamten Substrates mit Ausnahme der n-Wanne wieder in einem entspre­ chenden Muster aufgebracht. Dann wird Bor (zu p-Leitfähigkeit führendes Material) implantiert (typische Dosierung 5 · 1015 Atome/cm2), um die Source- und Drain-p+-Bereiche 17 zu bilden, wonach das Fotoresist entfernt wird.
Dies resultiert in einer hohen Verfahrenskomplexi­ tät sowie in zahlreichen Fotomasken, wodurch sich die Kosten sowie die Zeit zur Herstellung der Wafer erhöhen. Aus Fig. 3 zum Beispiel ist zu erkennen, daß bei dem beschriebenen Verfahren sechs Foto­ masken zur Bewerkstelligung aller gewünschten Im­ plantationen erforderlich sind. Wenigstens eine zusätzliche Fotomaske wäre erforderlich, wenn es erwünscht wäre, die n-Kanal-Implantationen der im Feld angeordneten Transistoren unterschiedlich von den periphären bzw. am Rand befindlichen n-Kanal-Transistoren zu optimieren oder zu modifizieren.
Ein Ziel der vorliegenden Erfindung besteht in der Verbesserung dieses Standes der Technik.
Gemäß einem Gesichtspunkt der vorliegenden Erfin­ dung ist ein Verfahren geschaffen zur Herstellung eines Halbleiterwafers unter Bildung eines Spei­ cheranordnungsfelds und eines Randbereichs, wobei das Speicheranordnungsfeld nicht-flüchtige Speichervorrichtungen aufweist, die Transistoren eines ersten Leitfähigkeits-Typs mit schwimmendem Gate verwenden, wobei das Verfahren folgende Schritte umfaßt:
Aufbringen von Feld- und Gate-Isolierschichten auf einem Halbleiterwafer und Definieren eines Feldbe­ reichs und eines diesen umgebenden Randbereichs zur Bildung von nicht-flüchtigen Speichervorrichtungen des ersten Leitfähigkeits-Typs in dem Feld sowie zur Bildung von CMOS-Transistoren des ersten sowie eines zweiten Leitfähigkeits-Typs in dem Randbe­ reich;
Aufbringen einer ersten Schicht aus leitfähigem Material oben auf den isolierenden Schichten;
Aufbringen einer dielektrischen Schicht oben auf der ersten leitfähigen Schicht zur Verwendung bei Transistoren mit schwimmendem Gate innerhalb des Felds;
Wegätzen der dielektrischen Schicht und des ersten leitfähigen Materials von dem Randbereich und Be­ lassen der dielektrischen Schicht und des ersten leitfähigen Materials in dem Feld;
Aufbringen einer zweiten Schicht aus leitfähigem Material oben auf den Wafer, die den Randbereich und die dielektrische Schicht des Felds überdeckt;
Mustergebung und Ätzung von leitfähigem und di­ elektrischem Material des Felds separat von der Mustergebung und der Ätzung von leitfähigem Ma­ terial der CMOS-Transistoren sowohl des ersten als auch des zweiten Leitfähigkeits-Typs in dem Rand­ bereich;
Mustergebung und Ätzung des leitfähigen Materials der CMOS-Transistoren des ersten Leitfähigkeits- Typs in dem Randbereich separat von der Musterge­ bung und Ätzung sowohl a) von leitfähigem und di­ elektrischem Material des Felds als auch b) von leitfähigem Material der CMOS-Transistoren des zweiten Leitfähigkeits-Typs in dem Randbereich;
Mustergebung und Ätzung des leitfähigen Materials der CMOS-Transistoren des zweiten Leitfähigkeits- Typs in dem Randbereich separat von der Musterge­ bung und Ätzung sowohl a) von leitfähigem und di­ elektrischem Material des Felds als auch b) von leitfähigem Material der CMOS-Transistoren des ersten Leitfähigkeits-Typs in dem Randbereich.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand bevorzugter Ausführungs­ formen der Erfindung unter Bezugnahme auf die Be­ gleitzeichnungen beschrieben. In den Zeichnungen zeigen:
Fig. 1A eine Draufsicht auf ein Halbleiter­ wafer-Fragment, das nach Methoden des Standes der Technik bearbeitet und eingangs beschrieben worden ist;
Fig. 1B eine vergrößerte Querschnittsansicht der Fig. 1A entlang der Linie 1B-1B in Fig. 1A;
Fig. 2A eine Draufsicht auf das Waferfragment der Fig. 1A bei einem nachfolgenden Verarbeitungs­ schritt;
Fig. 2B eine vergrößerte Querschnittsansicht der Fig. 2A entlang der Linie 2B-2B der Fig. 2A;
Fig. 3A eine Draufsicht auf das Waferfragment der Fig. 1A bei einem nachfolgenden Verarbeitungs­ schritt;
Fig. 3B eine vergrößerte Querschnittsansicht der Fig. 3A entlang der Linie 3B-3B der Fig. 3A;
Fig. 4A eine Draufsicht auf das Waferfragment der Fig. 1 bei einem nachfolgenden Verarbeitungs­ schritt;
Fig. 4B eine vergrößerte Querschnittsansicht entlang der Linie 4B-4B in Fig. 4A;
Fig. 5 eine Querschnittsansicht des Wafers der Fig. 1A, der hinsichtlich seiner Position der Querschnittsansicht der Fig. 1B entspricht, jedoch einen der Fig. 4B nachfolgenden Verarbeitungs­ schritt darstellt;
Fig. 6 eine Querschnittsansicht des Wafers der Fig. 1, der hinsichtlich seiner Position der Querschnittsansicht der Fig. 1B entspricht, jedoch einen der Fig. 5B nachfolgenden Verarbeitungs­ schritt darstellt;
Fig. 7 eine Querschnittsansicht eines erfin­ dungsgemäß verarbeiteten Halbleiterwafers bei einem Verarbeitungsschritt, der nach dem in den Fig. 4A und 4B dargestellten Verarbeitungsschritt des Standes der Technik erfolgt;
Fig. 8 eine Querschnittsansicht des Wafers der Fig. 7 bei einem der Fig. 7 folgenden Verarbei­ tungsschritt;
Fig. 9 eine Querschnittsansicht des Wafers der Fig. 7 bei einem der Fig. 8 folgenden Verarbei­ tungsschritt;
Fig. 10 eine Querschnittsansicht des Wafers der Fig. 7 bei einem der Fig. 9 folgenden Verarbei­ tungsschritt;
Fig. 11 eine Querschnittsansicht des Wafers der Fig. 7 bei einem der Fig. 10 folgenden Verar­ beitungsschritt;
Fig. 12 eine Querschnittsansicht des Wafers der Fig. 7 bei einem der Fig. 11 folgenden Verar­ beitungsschritt.
Ein bevorzugtes Ausführungsbeispiel wird nun unter Bezugnahme auf die Fig. 7 bis 12 erläutert. Fig. 7 zeigt einen Wafer bei einem Verarbeitungsschritt, der sich an den in den Fig. 4A und 4B dargestellten Verarbeitungsschritt des eingangs erläuterten Ver­ fahrens des Standes der Technik anschließt. Dieser Wafer ist in Fig. 7 sowie den nachfolgenden Figuren als Wafer 10a bezeichnet. Ansonsten bleiben die in den Fig. 1A bis 4B verwendeten Bezugszeichen auch in den Fig. 7 bis 12 dieselben. Der Feld- oder Feldbereich 12 ist zur Bildung von nicht-flüchtigen Speichervorrichtungen eines ersten Leitfähigkeits-Typs in dem Feld definiert, während CMOS-Tran­ sistoren des ersten und eines zweiten Leitfähig­ keits-Typs in dem Randbereich 14 zu bilden sind. Zum Zwecke der nachfolgenden Beschreibung sei ange­ merkt, daß die CMOS-Transistoren des ersten und des zweiten Leitfähigkeits-Typs in einem ersten bzw. einem zweiten Randbereich 42, 44 gebildet werden. Den Randbereich 14 kann man sich somit als in den ersten und den zweiten Randbereich 42 und 44 unterteilt vorstellen.
Nach der Mustergebung und der Ätzung des Felds 12 in einer derartigen Weise, daß die Polysilizium­ schicht 32 bzw. die WSix-Schicht 34 den Randbe­ reich 14 bedecken, wird eine wahlweise durchgrei­ fende oder anderweitige erste Dotierung in die frei liegenden Bereiche des Felds angrenzend an Gate-Bereiche 36 und 38 durchgeführt. Dadurch wer­ den in der dargestellten Weise Halo-Bereiche 49 gebildet. Ein Beispiel für einen durchgreifenden Dotierstoff wäre Bor, das in einer Dosierung von 5 · 1012 Atomen/cm2 implantiert wird. Während dieses Dotiervorgangs schafft die zweite Schicht des leitfähigen Polysiliziums 32 in dem Randbereich 14 eine Maskierung des Randbereichs 14 gegen Implan­ tation. Die WSix-Schicht 34 und die Polysilizium­ schicht 32 bilden während dieses ersten Dotiervor­ gangs eine wirksame Maske für den Randbereich 14, ohne daß hierfür irgendein Fotoresist verwendet werden müßte. Die Halo-Implantation 49 könnte je­ doch auch vor dem Entfernen der Maske durchgeführt werden, die zur Bildung der Leitungen 36 und 38 unter Überdeckung des Bereichs 14 verwendet wird. Es ist darauf hinzuweisen, daß die n-Kanal-Tran­ sistorimplantationen im Feldbereich zu diesem Zeit­ punkt dadurch, daß die Schichten 34 und 32 den Randbereich 14 maskieren bzw. abdecken, relativ dazu optimiert werden oder optimiert werden können, woraus anschließend die n-Kanal-Transistoren im Randbereich gebildet werden.
Wie unter Bezugnahme auf Fig. 8 zu sehen ist, wird eine Fotoresist-Schicht 46 aufgebracht und in der dargestellten Weise in ein Muster gebracht, um das Feld 12 sowie den zweiten Randbereich 44 zu über­ decken, wobei gleichzeitig Bereiche zur Bildung von MOS-Transistoren innerhalb des ersten Randbe­ reichs 42 definiert werden.
Unter Bezugnahme auf Fig. 9 ist zu sehen, daß der Wafer zuerst zur Bildung der gewünschten Transistor-Gates 48, 50 in dem ersten Randbereich 42 geätzt wird. Es ist darauf hinzuweisen, daß die n-Wannen-Transistoren im Gegensatz zum Stand der Technik zu diesem Zeitpunkt nicht in ein Muster gebracht und geätzt werden. Zu diesem Zeitpunkt kann eine wahlweise durchgreifende oder ander­ weitige Dotierung ausgeführt werden, um Halo- oder andere Bereiche 51 zu erzeugen, wie dies gezeigt ist. Das Polysilizium 32 und das WSix 34 in dem zweiten Randbereich 44 schaffen zusammen mit dem darüberliegenden Fotoresist 46 eine Maskierung des zweiten Randbereichs gegen eine derartige Implanta­ tion. In entsprechender Weise schafft das Foto­ resist 46 eine Maskierung des Feldbereichs 12. Es ist darauf hinzuweisen, daß die Implantation zur Erzeugung der Bereiche 51 unabhängig davon durchge­ führt werden kann, ob die Bereiche 49 erzeugt sind sowie unabhangig von der Implantations-Dosierung der Bereiche 49.
Wie in Fig. 10 zu sehen ist, ist das Fotoresist 46 entfernt worden und eine dünne Schicht 61 aus TEOS mit einer Dicke von 100 nm aufgebracht worden, um eine Trennung eines zuvor implantierten Bor-Halo­ bereichs sowie nachfolgend zu implantierenden Phosphors zu ermöglichen. Die Dicke der Schicht 61 ist in den Zeichnungen aus Gründen der Klarheit übertrieben. Zu diesem Zeitpunkt wird eine erste gemeinsame Dotierung der freiliegenden Bereiche des Felds 12 und des ersten Randbereichs 42 ausgeführt, während die zweite leitfähige Schicht 32 den zwei­ ten Randbereich 44 ohne Verwendung eines Fotoresist maskiert. Aus der ersten gemeinsamen Dotierung wer­ den später leicht dotierte Drain-Bereiche 63 gebil­ det. Bei einer typischen Dosierung handelt es sich um Phosphor in einer Menge von 5 · 1013 Atomen/cm2. Die Bereiche 49 und 51 sind aus Gründen der Klar­ heit in Fig. 10 sowie in den nachfolgenden Figuren nicht mehr gezeigt.
Wie in Fig. 11 zu sehen ist, wird eine Oxidschicht aufgebracht und anisotrop geätzt, um Abstandsele­ mente 65 in Kombination mit dem verbleibenden Ma­ terial 61 zu bilden. Die Abstandselemente 65 be­ sitzen an ihrer Basis eine Breite von ca. 200 nm bis 400 nm. Die Schicht 61 ist in Fig. 11 sowie den nachfolgenden Figuren aus Gründen der Klarheit nicht gezeigt. Danach erfolgt eine starke zweite gemeinsame Dotierung zur Bildung von Source- und Drain-n+-Bereichen 67, wie dies gezeigt ist. Bei einer typischen Dosierung würde es sich dabei um Arsen in einer Menge von 5 · 1015 Atomen/cm2 han­ deln.
Wie in Fig. 12 zu sehen ist, wird eine Fotoresist- Schicht 52 aufgebracht, in der dargestellten Weise in ein Muster gebracht sowie geätzt, um Transistor-Gates 54, 56 im zweiten Randbereich für die CMOS-Transistoren des zweiten Leitfähigkeits-Typs inner­ halb der n-Wanne 18 zu bilden. Der Ätzvorgang wird derart ausgeführt, daß ein geringer Überstand des Fotoresist 52 relativ zu den Gates 54 und 56 gebil­ det wird. Bei positionierter Fotoresist-Maske 52 werden Implantationen (typischerweise Bor) für den zweiten Leitfähigkeits-Typ (p-Leitfähigkeit) in der n-Wanne 18 durchgeführt, um aktive p-Kanal-Bereiche 53 zu bilden. Durch den Überstand wird das implantierte Bor in einer gewünschten Distanz von dem Gate beabstandet. Ein Beispiel für eine Dosie­ rung wäre Bor in einer Menge von 5 · 1015 Atomen/cm2. Während dieser Dotierung schafft die Fotore­ sist-Schicht 52 eine Abdeckung des Felds 12 sowie des ersten Randbereichs 42.
Die vorstehend beschriebene Erfindung schafft eine beträchtliche Verbesserung gegenüber dem Stand der Technik, da ein derartiges CMOS-Verfahren nun ver­ einfacht ist und eine Optimierung der Implantatio­ nen ohne zusätzliche Verfahrenskomplexität ermög­ licht. Beim Stand der Technik sind z. B. sechs Fotomaskierschritte erforderlich, wie dies eingangs beschrieben worden ist. Gemäß dem vorstehend erläu­ terten Ausführungsbeispiel ist die Anzahl der Fo­ tomaskierschritte jedoch auf drei reduziert worden (und zwar dem Fotomaskier-Schritt, aus dem Fig. 7 entsteht, gefolgt von dem Fotomaskier-Schritt zur Bildung der Fig. 8 sowie dem Fotomaskier-Schritt zur Bildung von Fig. 12), und außerdem lassen sich die n-Kanal-Implantationen des Feldbereichs und des Randbereichs relativ zueinander optimieren. Beim Stand der Technik würde eine Optimierung dieser Bereiche einen weiteren Fotomaskier-Schritt erforderlich machen, wodurch die Gesamtzahl der Fotomaskier-Schritte auf sieben ansteigen würde.
Bei den Speicherzellen des Felds handelt es sich vorzugsweise um EPROM- oder EEPROM-Zellen.
Das vorstehend beschriebene bevorzugte Ausführungs­ beispiel begann mit der separaten Mustergebung des Feldbereichs 12, des ersten Randbereichs 42 und des zweiten Randbereichs 44 in jeweils separater Weise, wobei der Feldbereich zuerst in ein Muster gebracht und geätzt wird, der erste Randbereich 42 als zweites in ein Muster gebracht und geätzt wird und der zweite Randbereich 44 zuletzt in ein Muster gebracht und geätzt wird. Die Abfolge hinsichtlich dieser separaten Mustergebungs- und Ätzvorgänge könnte selbstverständlich verändert werden, ohne daß man dabei von den Prinzipien und dem Umfang der Erfindung abweicht. Zum Beispiel könnte man zuerst den zweiten Randbereich 44 maskieren und ätzen, gefolgt von der separaten Mustergebung und Atzung des ersten Randbereichs 42 sowie schließlich des Felds 12. Eine jegliche Reihenfolge der drei Berei­ che könnte gemäß der vorliegenden Erfindung separat in ein Muster gebracht und geätzt werden, wobei die Mustergebung und die Ätzung des Felds mit den vor­ stehend ausführlich beschriebenen Schritten bevor­ zugt werden. Unabhängig von der Reihenfolge ist es bevorzugt, daß das Feld 12 und der erste Randbe­ reich 42 in Folge in ein Muster gebracht werden, da die zu bildenden Transistoren Verunreinigungen desselben Leitfähigkeits-Typs verwenden. Dies er­ möglicht eine abwechselnde Dotierung dieser Be­ reiche, wie dies vorstehend beschrieben wurde, wodurch diese Bereiche während desselben Schritts mit Verunreinigungen des ersten Leitfähigkeits-Typs dotiert werden.

Claims (23)

1. Verfahren zur Herstellung eines Halbleiter­ wafers unter Bildung eines Speicheranordnungsfelds (12) und eines Randbereichs (42, 44), wobei das Speicheranordnungsfeld nicht-flüchtige Speichervor­ richtungen aufweist, die Transistoren eines ersten Leitfähigkeits-Typs mit schwimmendem Gate verwen­ den, und wobei der Randbereich (42, 44) CMOS-Tran­ sistoren des ersten und eines zweiten Leitfähig­ keits-Typs verwendet,
gekennzeichnet durch folgende Schritte:
Aufbringen von Feld- und Gate-Isolierschichten auf einem Halbleiterwafer (10a) und Definieren eines Feldbereichs (12) und eines diesen umgebenden Randbereichs (42, 44) zur Bildung von nicht-flüch­ tigen Speichervorrichtungen des ersten Leitfähig­ keits-Typs in dem Feld, sowie zur Bildung von CMOS-Transistoren des ersten sowie des zweiten Leit­ fähigkeits-Typs in dem Randbereich;
Aufbringen einer ersten Schicht aus leitfähigem Material oben auf den isolierenden Schichten;
Aufbringen einer dielektrischen Schicht oben auf der ersten leitfähigen Schicht zur Verwendung bei Transistoren mit schwimmendem Gate innerhalb des Felds;
Wegätzen der dielektrischen Schicht und des ersten leitfähigen Materials von dem Randbereich (42, 44) und Belassen der dielektrischen Schicht und des ersten leitfähigen Materials in dem Feld (12);
Aufbringen einer zweiten Schicht aus leitfähigem Material oben auf dem Wafer (10a), die den Randbe­ reich (42, 44) und die dielektrische Schicht des Felds (12) überdeckt;
Mustergebung und Ätzung von leitfähigem und dielek­ trischem Material des Felds (12) separat von der Mustergebung und der Ätzung von leitfähigem Mate­ rial der CMOS-Transistoren sowohl des ersten als auch des zweiten Leitfähigkeits-Typs in dem Randbe­ reich (42, 44);
Mustergebung und Ätzung des leitfähigen Materials der CMOS-Transistoren des ersten Leitfähigkeits-Typs in dem Randbereich (42, 44) separat von der Mustergebung und Ätzung sowohl a) von leitfähigem und dielektrischem Material des Felds (12) als auch b) von leitfähigem Material der CMOS-Tran­ sistoren des zweiten Leitfähigkeits-Typs in dem Randbereich (42, 44); und
Mustergebung und Ätzung des leitfähigen Materials der CMOS-Transistoren des zweiten Leitfähigkeits-Typs in dem Randbereich (42, 44) separat von der Mustergebung und Ätzung sowohl a) von leitfähigem und dielektrischem Material des Felds (12) als auch b) von leitfähigem Material der CMOS-Transis­ toren des ersten Leitfähigkeits-Typs in dem Rand­ bereich (42, 44).
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß es sich bei dem leitfähigen Material durchweg um leitfähig dotiertes Polysilizium han­ delt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es sich bei dem ersten Leit­ fähigkeits-Typ um "n"-Leitfähigkeit und bei dem zweiten Leitfähigkeits-Typ um "p"-Leitfähigkeit handelt.
4. Verfahren nach einem der vorausgehenden An­ sprüche, dadurch gekennzeichnet, daß die Musterge­ bung und Ätzung des Felds (12) vor der Mustergebung und der Ätzung der CMOS-Transistoren sowohl des ersten als auch des zweiten Leitfähigkeits-Typs in dem Randbereich (42, 44) erfolgen.
5. Verfahren nach einem der vorausgehenden An­ sprüche, dadurch gekennzeichnet, daß die Musterge­ bung und die Ätzung wenigstens der CMOS-Transisto­ ren des ersten Leitfähigkeits-Typs und/oder des zweiten Leitfähigkeits-Typs in dem Randbereich (42, 44) vor der vollständigen Mustergebung und Ätzung des Felds (12) erfolgen.
6. Verfahren nach einem der vorausgehenden An­ sprüche, dadurch gekennzeichnet, daß die Musterge­ bung und die Ätzung sowohl des Felds (12) als auch der Transistoren des ersten Leitfähigkeits-Typs in dem Randbereich (42, 44) vor der Mustergebung und der Ätzung der Transistoren des zweiten Leitfähig­ keits-Typs in dem Randbereich (44, 42) erfolgen.
7. Verfahren nach einem der vorausgehenden An­ sprüche, dadurch gekennzeichnet, daß das Feld (12) aus der aus EPROMs und EEPROMs gebildeten Gruppe ausgewählte Speicherzellen umfaßt.
8. Verfahren nach einem der vorausgehenden An­ sprüche, dadurch gekennzeichnet, daß es sich bei dem genannten leitfähigen Material durchweg um leitfähig dotiertes Polysilizium handelt und daß es sich bei dem ersten Leitfähigkeits-Typ um "n"-Leit­ fähigkeit und bei dem zweiten Leitfähigkeits-Typ um "p"-Leitfähigkeit handelt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Mustergebung und die Ätzung des Felds (12) vor der Mustergebung und der Ätzung der CMOS-Transistoren sowohl des ersten als auch des zweiten Leitfähigkeits-Typs in dem Randbereich (42, 44) erfolgen.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Mustergebung und die Ätzung sowohl des Felds (12) als auch der Transistoren des ersten Leitfähigkeits-Typs in dem Randbereich (42, 44) vor der Mustergebung und der Ätzung der Transistoren des zweiten Leitfähigkeits-Typs in dem Randbereich (44, 42) erfolgen.
11. Verfahren nach einem der vorausgehenden An­ sprüche, dadurch gekennzeichnet, daß eine zweite gemeinsame Dotierung freiliegender Bereiche des Felds (12) und eines ersten Randbereichs (42) mit Material des ersten Leitfähigkeits-Typs in dem­ selben Schritt erfolgt, während der zweite Rand­ bereich (44) ohne die Verwendung von Fotoresist maskiert wird.
12. Verfahren zur Herstellung eines Halbleiter­ wafers unter Bildung eines Speicheranordnungsfelds (12) und eines Randbereichs (42, 44), wobei das Speicheranordnungsfeld nicht-flüchtige Speichervor­ richtungen aufweist, die Transistoren eines ersten Leitfähigkeits-Typs mit schwimmendem Gate verwen­ den, und wobei der Randbereich (42, 44) CMOS-Tran­ sistoren des ersten und eines zweiten Leitfähig­ keits-Typs verwendet,
gekennzeichnet durch folgende Schritte:
Aufbringen von Feld- und Gate-Islierschichten auf einem Halbleiterwafer (10a) und Definieren eines Feldbereichs (12) sowie eines den Feldbereich um­ gebenden Randbereichs (42, 44) zur Bildung von nicht-flüchtigen Speichervorrichtungen des ersten Leitfähigkeits-Typs in dem Feld (12) sowie zur Bildung von CMOS-Transistoren des ersten sowie des zweiten Leitfähigkeits-Typs in dem Randbereich (42, 44), wobei sich der Randbereich aus einem ersten und einem zweiten Randbereich (42, 44) zusammen­ setzt und die CMOS-Transistoren des ersten und des zweiten Leitfähigkeits-Typs in dem ersten bzw. dem zweiten Randbereich (42, 44) zu bilden sind;
Aufbringen einer ersten Schicht aus leitfähigem Material oben auf den isolierenden Schichten;
Aufbringen einer dielektrischen Schicht oben auf der ersten leitfähigen Schicht zur Verwendung von Transistoren mit schwimmendem Gate innerhalb des Felds (12);
Wegätzen der dielektrischen Schicht und des ersten leitfähigen Materials von dem Randbereich (42, 44) und Belassen der dielektrischen Schicht und des ersten leitfähigen Materials in dem Feld (12);
nach dem Wegätzen der dielektrischen Schicht und des ersten leitfähigen Materials von dem Randbe­ reich erfolgendes Aufbringen einer zweiten Schicht aus leitfähigem Material oben auf dem Wafer (10a), die den Randbereich (42, 44) und die dielektrische Schicht des Felds überdeckt;
Mustergebung und Ätzung der ersten leitfähigen, der zweiten leitfähigen und der dielektrischen Schicht des Felds (12) sowie der zweiten leitfähigen Schicht des Randbereichs (42, 44) zur Bildung von Gate-Bereichen von Transistoren mit schwimmendem Gate in dem Feld (12) sowie zum Überdecken des Randbereichs (42, 44);
Mustergebung und Ätzung der zweiten leitfähigen Schicht in dem Randbereich (42, 44) zur Bildung von Transistor-Gates für die CMOS-Transistoren des ersten Leitfähigkeits-Typs in dem ersten Randbe­ reich (42) sowie zum Überdecken des zweiten Randbe­ reichs (44);
nach der Mustergebung und der Ätzung des Felds (12) zur Bildung der Transistoren mit schwimmendem Gate sowie nach der Mustergebung und der Ätzung des Randbereichs (42, 44) zur Bildung der Transistor-Gates für die CMOS-Transistoren des ersten Leit­ fähigkeits-Typs erfolgendes Maskieren des zweiten Randbereichs (44) mit der zweiten leitfähigen Schicht ohne die Verwendung eines Fotoresist sowie gemeinsam damit erfolgendes Dotieren von freilie­ genden Bereichen des Felds (12) und des ersten Randbereichs (42) mit Material des ersten Leitfä­ higkeits-Typs in demselben Schritt;
nach der Mustergebung des Felds (12) und des ersten Randbereichs (42) erfolgende Mustergebung und Ätzung der zweiten leitfähigen Schicht in dem zweiten Randbereich (44) zur Bildung von Transi­ stor-Gates für die CMOS-Transistoren des zweiten Leitfähigkeits-Typs in dem zweiten Randbereich (44); und
nach der Mustergebung und Ätzung des zweiten Rand­ bereichs (44) erfolgendes Dotieren von frei liegen­ den Bereichen des zweiten Randbereichs (44) mit Material des zweiten Leitfähigkeits-Typs, während das Feld (12) und der erste Randbereich (42) maskiert sind.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Mustergebung und Ätzung des Felds (12) zur Bildung der Transistoren mit schwimmendem Gate vor der Mustergebung und der Ätzung des ersten Randbereichs (42) zur Bildung der CMOS-Transistoren des ersten Leitfähigkeits-Typs erfolgen und daß die erste Dotierung in freiliegen­ de Bereiche des Felds (12) hinein durchgeführt wird.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Mustergebung und die Ätzung des ersten Randbereichs (42) zur Bildung der CMOS-Transistoren des ersten Leitfähigkeits-Typs vor der Mustergebung und der Ätzung des Felds (12) zur Bildung der Transistoren mit schwimmendem Gate erfolgen, und daß die erste Dotierung in frei­ liegende Bereiche des ersten Randbereichs (42) hinein durchgeführt wird.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß es sich bei dem genann­ ten leitfähigen Material durchweg um dotiertes Polysilizium handelt.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß es sich bei dem ersten Leitfähigkeits-Typ um "n"-Leitfähigkeit und bei dem zweiten Leitfähigkeits-Typ um "p"-Leitfähigkeit handelt.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß eine zweite gemeinsame Dotierung von freiliegenden Bereichen des Felds (12) und des ersten Randbereichs (42) mit Material des ersten Leitfähigkeits-Typs in demselben Schritt erfolgt, während der zweite Randbereich (44) ohne die Verwendung von Fotoresist maskiert wird.
18. Verfahren zur Herstellung eines Halbleiter­ wafers unter Bildung eines Speicheranordnungsfelds (12) und eines Randbereichs (42, 44), wobei das Speicheranordnungsfeld nicht-flüchtige Speichervor­ richtungen aufweist, die Transistoren eines ersten Leitfähigkeits-Typs mit schwimmendem Gate verwen­ den, und wobei der Randbereich CMOS-Transistoren des ersten sowie eines zweiten Leitfähigkeits-Typs aufweist, gekennzeichnet durch folgende Schritte:
Aufbringen von Feld- und Gate-Isolierschichten auf einem Halbleiterwafer (10a) und Definieren eines Feldbereichs (12) sowie eines den Feldbereich um­ gebenden Randbereichs (42, 44) zur Bildung von nicht-flüchtigen Speichervorrichtungen des ersten Leitfähigkeits-Typs in dem Feld (12) sowie zur Bildung von CMOS-Transistoren des ersten sowie des zweiten Leitfähigkeits-Typs in dem Randbereich (42, 44), wobei sich der Randbereich aus einem ersten und einem zweiten Randbereich (42, 44) zusammen­ setzt und die CMOS-Trasistoren des ersten und des zweiten Leitfähigkeits-Typs in dem ersten bwz. dem zweiten Randbereich (42, 44) zu bilden sind;
Aufbringen einer ersten Schicht aus leitfähigem Material oben auf den isolierenden Schichten;
Aufbringen einer dielektrischen Schicht oben auf der ersten leitfähigen Schicht zur Verwendung bei Transistoren mit schwimmendem Gate innerhalb des Felds (12);
Wegätzen der dielektrischen Schicht und des ersten leitfähigen Materials von dem Randbereich (42, 44) und Belassen der dielektrischen Schicht und des ersten leitfähigen Materials in dem Feld (12);
nach dem Wegätzen der dielektrischen Schicht und des ersten leitfähigen Materials von dem Randbe­ reich (42, 44) erfolgendes Aufbringen einer zweiten Schicht aus leitfähigem Material oben auf dem Wafer (10a), die den Randbereich (42, 44) und die dielek­ trische Schicht des Felds (12) überdeckt;
Mustergebung und Ätzung der ersten leitfähigen, der zweiten leitfähigen und der dielektrischen Schicht des Felds (12) sowie der zweiten leitfähigen Schicht des Randbereichs (42, 44) zur Bildung von Transistor-Gates für die CMOS-Transistoren des zweiten Leitfähigkeits-Typs im Randbereich (42, 44) sowie zum Überdecken des Felds (12) sowie des ersten Randbereichs (42);
erstes Dotieren von freiliegenden Bereichen des zweiten Randbereichs (44) mit Material des zweiten Leitfähigkeits-Typs, wobei die zweite Schicht aus leitfähigem Material in dem Feld (12) und dem ersten Randbereich (42) das Feld (12) sowie den ersten Randbereich (42) während des ersten Dotier­ vorgangs gegen Implantation maskiert;
nach dem Dotieren des zweiten Randbereichs (44) erfolgende Mustergebung und Ätzung der zweiten leitfähigen Schicht in dem Randbereich (42, 44) zur Bildung von Transistor-Gates für die CMOS-Transi­ storen des ersten Leitfähigkeits-Typs in dem ersten Randbereich (42) sowie zum Überdecken des Felds (12);
nach dem Dotieren des zweiten Randbereichs (44) erfolgende Mustergebung und Ätzung der ersten leit­ fähigen, der zweiten leitfähigen und der dielektri­ schen Schicht des Felds (12) zur Bildung von Gate-Bereichen von Transistoren mit schwimmendem Gate;
nach dem Dotieren des zweiten Randbereichs (44) sowie nach der Mustergebung und Ätzung nur des Felds (12) oder nur des ersten Randbereichs (42) erfolgendes zweites Dotieren von freiliegenden Bereichen des Felds (12) oder des ersten Randbe­ reichs (42) mit Material des ersten Leitfähigkeits-Typs, während der zweite Randbereich (44) und die jeweils andere, nicht-dotierte Region maskiert wer­ den, wobei die jeweils andere, nicht-dotierte Re­ gion während dieses zweiten Dotierschritts durch eine nicht in ein Muster gebrachte zweite leitfähi­ ge Schicht ohne Verwendung eines Fotoresist mas­ kiert wird;
nach der ersten und der zweiten Dotierung erfolgen­ des gemeinsames Dotieren von freiliegenden Berei­ chen des Felds (12) und des ersten Randbereichs (42) mit Material des ersten Leitfähigkeits-Typs, während der zweite Randbereich (44) maskiert wird.
19. Verfahren nach Anspruch 18, dadurch gekenn­ zeichnet, daß die Mustergebung und Ätzung des Felds (12) zur Bildung der Transistoren mit schwimmendem Gate vor der Mustergebung und der Ätzung des ersten Randbereichs (42) zur Bildung der CMOS-Transistoren des ersten Leitfähigkeits-Typs erfolgen, und daß die Dotierung in feiliegende Bereiche des Felds (12) hinein stattfindet.
20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß die Mustergebung und die Ätzung des ersten Randbereichs (42) zur Bildung der CMOS-Transistoren des ersten Leitfähigkeits-Typs vor der Mustergebung und der Ätzung des Felds (12) zur Bildung der Transistoren mit schwimmendem Gate erfolgen, und daß die erste Dotierung in freilie­ gende Bereiche des ersten Randbereichs (42) hinein stattfindet.
21. Verfahren nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, daß es sich bei dem genann­ ten leitfähigen Material durchweg um leitfähig dotiertes Polysilizium handelt.
22. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, daß es sich bei dem ersten Leitfähigkeits-Typ um "n"-Leitfähigkeit und bei dem zweiten Leitfähigkeits-Typ um "p"-Leitfähigkeit handelt.
23. Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, daß eine zweite gemeinsame Dotierung von freiliegenden Bereichen des Felds (12) und des ersten Randbereichs (42) mit Material des ersten Leitfähigkeit-Typs in demselben Schritt erfolgt, während der zweite Randbereich (44) ohne die Verwendung von Fotoresist maskiert wird.
DE4234142A 1991-10-11 1992-10-09 Verfahren zur herstellung eines halbleiterwafers Ceased DE4234142A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/776,073 US5175120A (en) 1991-10-11 1991-10-11 Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors

Publications (1)

Publication Number Publication Date
DE4234142A1 true DE4234142A1 (de) 1993-04-15

Family

ID=25106382

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4234142A Ceased DE4234142A1 (de) 1991-10-11 1992-10-09 Verfahren zur herstellung eines halbleiterwafers

Country Status (3)

Country Link
US (1) US5175120A (de)
JP (1) JPH05218350A (de)
DE (1) DE4234142A1 (de)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0595250B1 (de) * 1992-10-27 1999-01-07 Nec Corporation Verfahren zur Herstellung eines nicht-flüchtigen Halbleiter-Speicherbauteils
JP3363502B2 (ja) * 1993-02-01 2003-01-08 三菱電機株式会社 半導体記憶装置の製造方法
US5340764A (en) * 1993-02-19 1994-08-23 Atmel Corporation Integration of high performance submicron CMOS and dual-poly non-volatile memory devices using a third polysilicon layer
US5292681A (en) * 1993-09-16 1994-03-08 Micron Semiconductor, Inc. Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors
US5529941A (en) * 1994-03-28 1996-06-25 Vlsi Technology, Inc. Method for making an integrated circuit structure
US5470773A (en) * 1994-04-25 1995-11-28 Advanced Micro Devices, Inc. Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch
KR0138312B1 (ko) * 1994-05-13 1998-04-28 김광호 비휘발성 반도체 메모리장치의 제조방법
US5716864A (en) * 1994-07-22 1998-02-10 Nkk Corporation Method of manufacturing a non-volatile semiconductor memory device with peripheral transistor
US5723375A (en) * 1996-04-26 1998-03-03 Micron Technology, Inc. Method of making EEPROM transistor for a DRAM
KR100199382B1 (ko) * 1996-06-27 1999-06-15 김영환 플래쉬 메모리 소자의 제조방법
JP3008854B2 (ja) * 1996-07-12 2000-02-14 日本電気株式会社 不揮発性半導体記憶装置の製造方法
EP0849790A1 (de) * 1996-12-16 1998-06-24 Texas Instruments Incorporated Nichtflüchtige Halbleiterspeicherzelle mit Peripherietransistoren
US6258671B1 (en) 1997-05-13 2001-07-10 Micron Technology, Inc. Methods of providing spacers over conductive line sidewalls, methods of forming sidewall spacers over etched line sidewalls, and methods of forming conductive lines
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US5863820A (en) * 1998-02-02 1999-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of sac and salicide processes on a chip having embedded memory
US6319774B1 (en) 1998-02-27 2001-11-20 Micron Technology, Inc. Method for forming a memory cell
US6015730A (en) * 1998-03-05 2000-01-18 Taiwan Semiconductor Manufacturing Company Integration of SAC and salicide processes by combining hard mask and poly definition
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
JP2000082750A (ja) * 1998-07-10 2000-03-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6611020B2 (en) 1998-08-17 2003-08-26 Micron Technology, Inc. Memory cell structure
US6395623B1 (en) * 1998-08-27 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening to a conductive line and methods of forming substrate active area source/drain regions
US6177339B1 (en) * 1998-08-27 2001-01-23 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry and semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry
US6191444B1 (en) 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US6452856B1 (en) * 1999-02-26 2002-09-17 Micron Technology, Inc. DRAM technology compatible processor/memory chips
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6928001B2 (en) 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6979619B1 (en) * 2000-06-15 2005-12-27 Advanced Micro Devices, Inc. Flash memory device and a method of fabrication thereof
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6461906B1 (en) * 2001-03-14 2002-10-08 Macronix International Co., Ltd. Method for forming memory cell by using a dummy polysilicon layer
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6677805B2 (en) 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6583007B1 (en) 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US6885585B2 (en) 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6975536B2 (en) 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
KR100423064B1 (ko) * 2002-03-21 2004-03-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
KR100444775B1 (ko) * 2002-09-11 2004-08-16 주식회사 하이닉스반도체 마스크 롬 제조방법
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
KR100480894B1 (ko) * 2002-11-11 2005-04-07 매그나칩 반도체 유한회사 복합 반도체 장치의 제조방법
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
CN1838323A (zh) 2005-01-19 2006-09-27 赛芬半导体有限公司 可预防固定模式编程的方法
US7259064B2 (en) * 2005-01-26 2007-08-21 Micron Technology, Inc. Forming integrated circuit devices
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7172940B1 (en) * 2005-09-15 2007-02-06 Ememory Technology Inc. Method of fabricating an embedded non-volatile memory device
US7221138B2 (en) 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
JP4825541B2 (ja) * 2006-02-23 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7638835B2 (en) 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US9129996B2 (en) * 2013-07-31 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell and high-K and metal gate transistor integration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745083A (en) * 1986-11-19 1988-05-17 Sprague Electric Company Method of making a fast IGFET
US4918501A (en) * 1984-05-23 1990-04-17 Hitachi, Ltd. Semiconductor device and method of producing the same
JPH0368174A (ja) * 1989-04-13 1991-03-25 Mitsubishi Electric Corp 半導体装置
US5023190A (en) * 1990-08-03 1991-06-11 Micron Technology, Inc. CMOS processes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005066A (en) * 1987-06-02 1991-04-02 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
US5057448A (en) * 1988-02-26 1991-10-15 Hitachi, Ltd. Method of making a semiconductor device having DRAM cells and floating gate memory cells
JPH0257373A (ja) * 1988-08-23 1990-02-27 Toshiba Corp プリンタ装置
JPH0282581A (ja) * 1988-09-19 1990-03-23 Hitachi Ltd 半導体装置の製造方法およびそれにより得られる半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918501A (en) * 1984-05-23 1990-04-17 Hitachi, Ltd. Semiconductor device and method of producing the same
US4745083A (en) * 1986-11-19 1988-05-17 Sprague Electric Company Method of making a fast IGFET
JPH0368174A (ja) * 1989-04-13 1991-03-25 Mitsubishi Electric Corp 半導体装置
US5023190A (en) * 1990-08-03 1991-06-11 Micron Technology, Inc. CMOS processes

Also Published As

Publication number Publication date
JPH05218350A (ja) 1993-08-27
US5175120A (en) 1992-12-29

Similar Documents

Publication Publication Date Title
DE4234142A1 (de) Verfahren zur herstellung eines halbleiterwafers
DE69707382T2 (de) Nichtflüchtige speicheranordnung mit schwebendem gate und verfahren zur herstellung
DE69524376T2 (de) Herstellungsverfahren für einen ein eeprom und einen kondensator enthaltenden integrierten schaltungschip
DE69432568T2 (de) Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
DE69918636T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE68924849T2 (de) Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung.
DE19808182C1 (de) Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
DE69218048T2 (de) Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle und dadurch hergestellte Speicherzelle
DE102005030845B4 (de) Nichtflüchtige NAND-Typ-Halbleiterspeichervorrichtungen mit Gräben und Verfahren zum Bilden derselben
DE69427532T2 (de) Verfahren zur reduzierung den abstandes zwischen den horizontalen benachbarten schwebenden gates einer flash eprom anordnung
DE69023423T2 (de) Masken-ROM-Herstellungsverfahren.
DE69620559T2 (de) Verfahren für selbstausgerichtete source in einem speicher hoher dichte
DE69528426T2 (de) Amg eprom mit schneller zugriffszeit mit segment-auswahl-transistoren, welche eine vergrösserte weite haben und herstellungsverfahren
EP1399972A2 (de) Speicherzelle, speicherzellenanordnung und herstellungsverfahren
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE69207386T2 (de) Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's
DE69320582T2 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement
DE69418445T2 (de) MOS-Bauelement mit einer drainseitigen Kanalimplantation
DE69229374T2 (de) Gestapeltes Ätzverfahren für Koppelpunkt-EPROM-Matrizen
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE69511320T2 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE68923742T2 (de) Halbleiteranordnung mit einem Gebiet für Speicherzellen und mit peripherischer Schaltung und Herstellungsverfahren dafür.
DE69329088T2 (de) Verfahren zum Herstellen einer AMG-EPROM mit schneller Zugriffszeit
DE19807009B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung mit Programmierleitungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection