IT9021516A1 - Dispositivo a semiconduttore e relativo metodo di fabbricazione. - Google Patents

Dispositivo a semiconduttore e relativo metodo di fabbricazione. Download PDF

Info

Publication number
IT9021516A1
IT9021516A1 IT021516A IT2151690A IT9021516A1 IT 9021516 A1 IT9021516 A1 IT 9021516A1 IT 021516 A IT021516 A IT 021516A IT 2151690 A IT2151690 A IT 2151690A IT 9021516 A1 IT9021516 A1 IT 9021516A1
Authority
IT
Italy
Prior art keywords
layer
channel
forming
semiconductor device
manufacturing
Prior art date
Application number
IT021516A
Other languages
English (en)
Other versions
IT9021516A0 (it
IT1243102B (it
Inventor
Su-Han Choi
Kyung-Hun Kim
Seong-Tae Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of IT9021516A0 publication Critical patent/IT9021516A0/it
Publication of IT9021516A1 publication Critical patent/IT9021516A1/it
Application granted granted Critical
Publication of IT1243102B publication Critical patent/IT1243102B/it

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

Descrizione dell'invenzione industriale avente per titolo: "DISPOSITIVO A SEMICONDUTTORE E RELATIVO METODO DI FABBRI-CAZIONE"
Campo dell'invenzione
La presente invenzione si riferisce a un dispositivo a semiconduttore e ad un relativo metodo di fabbricazione, e in particolare ad un dispositivo a semiconduttore in cui vengono migliorate le caratteristiche elettriche di un condensatore del tipo combinato a sovrapposizione e a canale, e un metodo particolarmente adatto alla sua fabbricazione. Sfondo dell'invenzione
Recentemente, sono stati sviluppati dispositivi di memoria a grande capacità con il progredire dei metodi di fabbricazione dei dispositivi a semiconduttore e l'estensione del campo di applicazione dei dispositivi di memoria. In particolare, formando una cella di memoria individuale avente un singolo condensatore e un singolo transistore, si è ottenuto un considerevole progresso nelle DRAM (Memoria dinamica ad accesso casuale) che è favorevole per incrementare la densità di componenti.
In accordo alla struttura di cella di memoria per incrementare la densità di integrazione, la DRAM si è sviluppata da una struttura di cella di condensatore convenzionale di tipo planare a strutture di cella di condensatore tridimensionale del tipo a sovrapposizione e del tipo a canale, utilizzabile per DRAM fino a 4M, ma ci seno diversi inconvenienti per adattarla a DRAM di 16M. Inoltre, si verifica un problema di rivestimento a gradino nella cella di condensatore del tipo a sovrapposizione, dovuto alla struttura del condensatore sovrapposto al transistore. Dall'altro lato, si verificano problemi di perdita di corrente tra i canali nella cella di condensatore del tipo a canale, durante il lavoro di riduzione, cosicché risulta difficile applicarla a DRAM di 64M.
Viene quindi preposto un condensatore del tipo combinato a sovrapposizione e a canale, come un nuovo condensatore tridimensionale, per risolvere i problemi su menzionati nelle DRAM a grande capacità. Il processo di fabbricazione convenzionale per il condensatore del tipo combinato a sovrapposizione e a canale è illustrato nelle figure da 1A a 1D, e sarà descritto in dettaglio qui di seguito.
La figura 1A illustra un procedimento per formare un transistore su un substrato semiconduttore 100, in cui una regione attiva è definita facendo crescere uno strato 101 di ossido di campo sul substrato semiconduttore 100. Un elettrodo porta 1, una regione sorgente 2 e una regione pozzo 3 di un transistore, che è un elemento di una cella di memoria, vengono formati sulla regione attiva, e un primo strato conduttivo 4, per esempio un primo strato di silicio policristallino drogato con impurità, viene formato su una predeterminata porzione dello strato 101 di ossido di campo, in modo che esso sia collegato ad un elettrodo porta di una cella di memoria disposta adiacente allo strato di ossido di campo. Un primo strato isolante 5, per esempio uno strato OT O (Ossido ad alta temperatura) avente uno spessore di circa 1500Å ~ 4000Å, viene formato sull'intera superficie della suddetta struttura.
La figura 1B illustra un procedimento per formare un'apertura 6, in cui un disegno fotoresistivo PR è formato sul primo strato isolante 5 attraverso le fasi di rivestimento fotoresistivo, esposizione della maschera e sviluppo, e quindi, l'apertura 6 viene formata per esporre una porzione della regione sorgente 2 mediante incisione del primo strato isolante 5 usando il disegno fotoresistivo PR.
La figura 1C illustra un procedimento per formare un canale 10. Con riferimento alla figura 1C, dopo che il disegno fotoresistivo è stato rimosso, il canale viene formato incidendo il substrato mediante un processo di incisione anisotrcpa. In questo caso, il primo strato isolante 5 è usato come una maschera.
La figura 1D illustra un procedimento per formare un secondo strato conduttivo 13 servente come un primo elettrodo del condensatore, in cui il secondo strato conduttivo 13 è formato formando un secondo strato di silicio policristallino avente uno spessore di circa 500Å ~ 40000Å sia sull'interno del canale che sul primo strato isolante 5 mediante un dispositivo di deposizione chimica di vapore a bassa pressione (LPCVD) e successivamente impiantando in esso impurità. A questo punto, le impurità impiantate nel secondo strato di silicio policristallino vengono diffuse entro il substrato intorno al canale 10, durante il processo di ricottura, formando così una regione 14 di diffusione delle impurità.
Dopo che il processo illustrato nella figura 1D è terminato, viene formato un primo disegno di elettrodo del condensatore incidendo il secondo strato conduttivo, e un film dielettrico viene formato per coprire la superficie del primo disegno di elettrodo, e un terzo strato conduttivo servente come un secondo elettrodo del condensatore viene formato sul film dielettrico, cosicché la formazione del condensatore convenzionale del tipo cambinato a sovrapposizione e a canale è completata.
In un metodo di fabbricazione del condensatore convenzionale del tipo combinato a sovrapposizione e a canale sopra descritto, poiché il secondo strato conduttivo usato come il primo elettrodo del condensatore è formato mediante il processo di ricottura dopo l'impiantamento delle impurità nello strato policristallino, la regione di diffusione delle impurità è formata intorno al canale. Conseguentemente, si verifica un fenomeno di perforazione tra i canali dovuto alla regione di diffusione dell 'impurità e viene formata una zona di esaurimento nella regione tra i canali dove si verifica la perforazione. Quale risultato, la tensione di rottura tra i dispositivi è abbassata.
Sommario dell'invenzione
E' quindi uno scopo della presente invenzione di provvedere un condensatore avente una struttura del tipo combinato a sovrapposizione e a canale, in cui, per risolvere i problemi sopra descritti delle tecniche convenzionali, uno strato di ossido viene formato sulla superficie di un canale, prevenendo così il verificarsi di fenomeni di perforazione tra i canali e piccoli errori mediante particelle alfa in una regione di esaurimento.
Un altro scopo della presente invenzione è di provvedere un metodo per fabbricare effettivamente il condensatore avente la struttura sopra descritta.
Per raggiungere gli scopi suddetti, il condensatore del tipo combinato a sovrapposizione e a canale, in accordo alla presente invenzione, comprende : vino strato di ossido di campo formato selettivamente su un primo substrato semiconduttore di tipo conduttivo per definire una regione attiva; un elettrodo porta isolato elettricamente sulla regione attiva; una regione sorgente e una regione pozzo formate in rispettivi lati dell'elettrodo porta nella superficie del substrato semiconduttore; un primo strato conduttivo formato per collegare un elettrodo porta di una cella di memoria adiacente a qualsiasi porzione predeterminata dello strato di ossido di campo; un canale formato nella regione della sorgente nel substrato semiconduttore; un primo strato isolante per isolare l'elettrodo porta e il primo strato conduttivo; un secondo strato conduttivo formato sia sulla superficie del canale che sul primo strato isolante; e uno strato bloccante la diffusione previsto tra il substrato semiconduttore e il secondo strato conduttivo formato sulla superficie del canale.
Un metodo per fabbricare un condensatore avente la suddetta struttura, in accordo alla presente invenzione, comprende: un primo procedimento di definizione di una regione attiva facendo crescere uno strato di ossido di campo su un primo substrato semiconduttore di tipo conduttivo; un secondo procedimento di formazione di un elettrodo porta, una regione sorgente e una regione pozzo di un transistore che è un elemento di una cella di memoria sulla regione attiva, formando un primo strato conduttivo su qualsiasi porzione predeterminata dello strato di ossido di campo, e formando un primo strato isolante sulla struttura risultante cosi ottenuta; un terzo procedimento di formazione di un primo canale applicando una maschera sul primo strato isolante disposto sulla regione sorgente; un quarto procedimento di formazione di uno strato di nitruro sulla struttura ottenuta dopo aver eseguito il terzo procedimento; un quinto procedimento di lasciare lo strato di nitruro sulle pareti interne del primo canale; un sesto procedimento di formazione di un secondo canale per collegare il primo canale; un settimo procedimento di formazione di uno strato bloccante la diffusione dopo aver eseguito il sesto procedimento; un ottavo procedimento di rimozione dello strato di nitruro formato sulle pareti interne del primo canale; e un nono procedimento di formazione di un secondo strato conduttivo sulla struttura ottenuta dall'esecuzione l'ottavo procedimento.
Breve descrizione dei disegni
La presente invenzione verrà descritta con riferimento ai disegni annessi, in cui:
Le figure da 1A a ÌD mostrano le fasi per fabbricare il condensatore convenzionale del tipo combinato a sovrapposizione e a canale;
La figura 2 è una vista in sezione del condensatore del tipo combinato a sovrapposizione e a canale in accordo alla presente invenzione; e Le figure da 3A a 31 nostrano una realizzazione del procedimento per la fabbricazione del condensatore del tipo combinato a sovrapposizione e a canale in accordo alla presente invenzione.
Descrizione dettagliata della realizzazione preferita
Il condensatore del tipo combinato a sovrapposizione e a canale in accordo alla presente invenzione, come illustrato in figura 2, ha una parte di struttura del tipo combinata a sovrapposizione e a canale in modo tale che esso coiqprende: uno strato 101 di ossido di campo selettivamente formato su un primo substrato semiconduttore 100 di tipo conduttivo per definire una regione attiva; un elettrodo porta 1 formato per essere elettricamente isolato sulla regione attiva; una regione sorgente 2 e una regione pozzo 3 formate a rispettivi lati dell'elettrodo porta 1 nella superficie del substrato semiconduttore; un primo strato conduttivo 4 formato su qualsiasi porzione predeterminata dello strato di ossido di campo 101 in modo tale che esso è collegato ad un elettrodo porta di una cella di memoria disposta adiacente allo strato di ossido di canapo; canali 10a e 10b formati nella regione sorgente 2 nel substrato semiconduttore 100; un primo strato isolante 5 formato sull'elettrodo porta 1 e il primo strato conduttivo 4; uno strato 12 bloccante la diffusione formato sia sulla superficie del canale collegata al substrato semiconduttore 100 che sul primo strato isolante 5; e un secondo strato conduttivo 13 formato sullo strato 12 bloccante la diffusione e sul lato della regione sorgente 2.
Le figure da 3A a 31 sono viste in sezione mostranti una realizzazione del metodo per la fabbricazione del condensatore del tipo combinato a sovrapposizione e a canale in accordo alla presente invenzione.
La figura 3A illustra un procedimento per formare un transistore su un substrato semiconduttore 100, in cui una regione attiva è definita facendo crescere uno strato 101 di ossido di campo su un primo substrato semiconduttore 100 di tipo conduttivo per mezzo di ossidazione selettiva. Uno strato di ossido di porta, avente uno spessore di circa ΙΟθΑ ~ 200Å, è formato sulla regione attiva, e un primo strato conduttivo, per esempio un primo strato di silicio policristallino drogato con impurità, è formato per servire come un elettrodo porta l di un transistore sullo strato di ossido di porta, e allo stesso tarpo, un primo strato conduttivo 4, per esempio un primo strato di silicio policristallino drogato con impurità è formato su una predeterminata porzione dello strato 101 di ossido di campo per essere collegato ad un elettrodo porta di una cella di memoria adiacente allo strato di ossido di campo. Una regione scorgente 2 e una regione pozzo 3 sono formate mediante impiantamento di ioni nella superficie del substrato saniconduttore su entrambi i lati dell'elettrodo porta 1, e un primo strato isolante 5, per esempio uno strato HTO avente uno spessore di circa 150θΑ ~ 4000A, è formato sull'intera superficie della struttura sopra descritta.
La figura 3B illustra il procedimento per la formazione di un 'apertura 6, in cui un disegno fotoresistivo PR è formato sul primo strato isolante 5 attraverso le fasi di rivestimento fotoresistivo, esposizione della maschera e sviluppo, e quindi, l'apertura 6 è formata mediante incisione del primo strato isolante 5 usando il disegno fotoresistivo PR, esponendo così una porzione della regione sorgente 2.
La figura 3C illustra il procedimento per la formazione di un primo canale 10a, in cui, dopo che il disegno fotoresistivo è stato rimosso, il canale è fannato mediante incisione anisotropa del substrato alla profondità della regione sorgente 2 usando il primo strato isolante 5 come una maschera.
La figura 3D illustra il procedimento per la formazione di uno strato di nitruro, in cui lo strato di nitruro 11 avente uno spessore di circa 50Å - 200Å, è formato mediante un dispositivo LPCVD sulla struttura ottenuta mediante il procedimento della figura 3C.
La figura 3E illustra il procedimento per lasciare lo strato di nitruro 11 solo sulle pareti del primo canale 10a. Quando lo strato di nitruro è stato completamente inciso mediante il procedimento di incisione anisotropico, lo strato di nìtruro 11 è lasciato solo sulle pareti del primo canale 10a, vale a dire sulle pareti laterali della regione sorgente esposta come mostrato in figura 3E, e lo strato di nitruro formato sull'altra regione è rimosso.
Quindi, lo strato di nitruro sulla porzione di fondo del primo canale 10a viene anche rimosso cosicché il substrato è esposto.
La figura 3F illustra il procedimento per la formazione di un secondo canale 10b da collegare al primo canale. Il secondo canale 10b avente una predeterminata profondità di circa 1 μm ~ 3 μm è formato nel substrato semiconduttore 100, nel quale è formato il primo canale, in modo che il secondo canale 10b può essere collegato al primo canale 10a. In questa fase, lo strato di nitruro 11 formato sulle pareti del primo canale è mantenuto.
La figura 3G illustra il procedimento per formare uno strato 12 bloccante la diffusione dopo che è stato attuato il procedimento mostrato nella figura 3F. Lo strato 12 bloccante la diffusione, per esempio uno strato di ossido avente uno spessore di circa 50Å ~ 500Å, viene fatto crescere termicamente. Poiché lo strato di nitruro 11 formato sulle pareti del primo canale previene la crescita termica dello strato di ossido sullo strato di nitruro, lo strato di ossido 12 cresce solo sulla superficie del secondo canale 10b e sul primo strato isolante 5. La figura 3H illustra il procedimento per rimuovere lo strato di nitruro formato sulle pareti del primo canale, in cui lo strato di nitruro formato sulle pareti interne del primo canale viene selettivamente rimosso mediante un metodo di incisione ad umido, esponendo cosi le pareti del primo canale, vale a dire le pareti laterali della regione di sorgente esposta 2.
La figura 31 illustra il procedimento per formare un secondo strato conduttivo 13 servente come un primo elettrodo del condensatore. Cane illustrato, lo strato 13 è ottenuto formando un secondo strato di silicio policristallino avente uno spessore di circa 1000A - 2000Å e quindi impiantando impurità in esso. Nel suddetto procedimento, anche il secondo strato conduttivo 13 riveste ed è collegato alla parete laterale della regione sorgente 2, dalla quale lo strato di nitruro è rimosso.
Dopo il procedimento illustrato nella figura 31, il condensatore del tipo combinato a sovrapposizione e a canale è completato formando ulteriormente un film dielettrico e un terzo strato conduttivo che serve come un secondo elettrodo di un condensatore.
Con la struttura del condensatore in accordo alla presente invenzione, è possibile che una regione di diffusione di impurità formata intorno al canale convenzionale può essere bloccata formando uno strato bloccante la diffusione sulla superficie del canale formato nel substrato semiconduttore, per cui i fenomeni di perforazione verificantisi tra i canali e i piccoli errori risultanti da particelle alfa possono essere prevenuti. Quindi, l'affidabilità e le caratteristiche elettriche del condensatore sono migliorate. Inoltre, poiché lo strato bloccante la diffusione non è formato nella regione sorgente dove è formato il canale, la regione sorgente e il secondo strato conduttivo diventano parzialmente collegati l'una all'altro quando è formato il secondo strato conduttivo, consentendo così al secondo strato conduttivo di servire come il primo elettrodo del condensatore.

Claims (11)

  1. RIVENDICAZIONI 1. Un dispositivo a semiconduttore caprendente: uno strato di ossido di campo formato selettivamente su un primo substrato semiconduttore di tipo conduttivo per definire una regione attiva; un elettrodo porta isolato elettricamente sulla regione attiva; una regione sorgente e una regione pozzo formate a rispettivi lati di detto elettrodo porta e sulla superficie di detto substrato semiconduttore; un primo strato conduttivo formato per collegare un elettrodo porta di una cella di memoria adiacente su qualsiasi porzione predeterminata di detto strato di ossido di campo; un canale formato in detto substrato semiconduttore e all'interno di detta regione sorgente; un primo strato isolante per isolare detto elettrodo porta e detto primo strato conduttivo; e un secondo strato conduttivo formato sia all'interno di detto canale che su detto prima strato isolante; in cui uno strato bloccante la diffusione è previsto tra detto substrato semiconduttore e detto secondo strato conduttivo formato sulla superficie di detto canale.
  2. 2. Un dispositivo a semiconduttore secondo la rivendicazione 1, in cui detto strato bloccante la diffusione consiste di uno strato di ossido.
  3. 3. Un dispositivo a semiconduttore secondo la rivendicazione 1, in cui detti primo e secondo strato conduttivo consistono di strati di silicio policristallino drogato con impurità.
  4. 4. Un metodo per la fabbricazione di un dispositivo a semiconduttore comprendente, nell'ordine citato, le fasi di: definire una regione attiva facendo crescere uno strato di ossido di campo su un primo substrato semiconduttore di tipo conduttivo; formare un elettrodo porta, una regione sorgente e una regione pozzo di un transistore su detta regione attiva, formare un primo strato conduttivo su qualsiasi porzione predeterminata di detto strato di ossido di campo, e formare un primo strato isolante sulla struttura risultante; formare un primo canale applicando una maschera su detto primo strato isolante disposto su detta regione sorgente; formare uno strato di nitruro sulla struttura risultante; lasciare detto strato di nitruro solo sulle pareti di detto primo canale; formare un secondo canale da collegare a detto primo canale; formare uno strato bloccante la diffusione; rimuovere detto strato di nitruro formato sulle pareti di detto primo canale; formare un secondo strato conduttivo sulla struttura risultante.
  5. 5. Un metodo per la fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4, in cui la fase di formare un primo canale applicando una maschera su detto primo strato isolante disposto su detta regione sorgente comprende le fasi di: formare un disegno fotoresistivo su detto primo strato isolante e formare un'apertura per esporre una porzione di detta regione sorgente incidendo il primo strato isolante con l'applicazione di detto disegno fotoresistivo; incidere anisotropicamente detto substrato semiconduttore alla profondità di detta regione sorgente usando detto primo strato isolante come una maschera, dopo la rimozione di detto disegno fotoresistivo.
  6. 6. Un metodo per la fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4, in cui detto strato di nitruro è formato mediante una deposizione chimica di vapori a bassa pressione, formando così uno spessore di circa 50Å ~ 200Å.
  7. 7. Un metodo per la fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4, in cui detta fase di lasciare detto strato di nitruro solo sulle pareti di detto primo canale è effettuata incidendo lo strato di nitruro sulla struttura risultante ottenuta mediante le fasi precedenti.
  8. 8. Un metodo per la fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4, in cui detta fase di formazione del secondo canale da collegare a detto primo canale è eseguita mediante incisione anisotropica di detto substrato semiconduttore avente all'interno detto primo canale, ad una predeterminata profondità.
  9. 9. Un metodo per la fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 8, in cui detta predeterminata profondità è circa 1 μm - 3 μm.
  10. 10. Un metodo per la fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4 , in cui detta fase di formazione dello strato bloccante la diffusione è ottenuta mediante crescita termica dello strato di ossido avente uno spessore di circa 50Å ~ 500A.
  11. 11. Un metodo per la fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4, in cui detta fase di rimozione di detto strato di nitruro è eseguita mediante un procedimento di incisione ad umido.
IT02151690A 1990-07-12 1990-09-19 Dispositivo a semiconduttore e relativo metodo di fabbricazione. IT1243102B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010587A KR930006144B1 (ko) 1990-07-12 1990-07-12 반도체 장치 및 방법

Publications (3)

Publication Number Publication Date
IT9021516A0 IT9021516A0 (it) 1990-09-19
IT9021516A1 true IT9021516A1 (it) 1992-03-19
IT1243102B IT1243102B (it) 1994-05-24

Family

ID=19301186

Family Applications (1)

Application Number Title Priority Date Filing Date
IT02151690A IT1243102B (it) 1990-07-12 1990-09-19 Dispositivo a semiconduttore e relativo metodo di fabbricazione.

Country Status (6)

Country Link
JP (1) JPH0472757A (it)
KR (1) KR930006144B1 (it)
DE (1) DE4029070A1 (it)
FR (1) FR2664742A1 (it)
GB (1) GB2246014A (it)
IT (1) IT1243102B (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10059651B2 (en) * 2014-10-31 2018-08-28 Dow Global Technologies Llc Separation process
KR102482504B1 (ko) * 2018-04-23 2022-12-30 주식회사 엘지화학 t-부틸 메타크릴레이트의 제조방법
US11031404B2 (en) * 2018-11-26 2021-06-08 Etron Technology, Inc. Dynamic memory structure with a shared counter electrode

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3565339D1 (en) * 1984-04-19 1988-11-03 Nippon Telegraph & Telephone Semiconductor memory device and method of manufacturing the same
JPS6187358A (ja) * 1984-10-05 1986-05-02 Nec Corp 半導体記憶装置およびその製造方法
JPS61258468A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 半導体記憶装置およびその製造方法
JPS627152A (ja) * 1985-07-03 1987-01-14 Hitachi Ltd 半導体メモリ
JPS627153A (ja) * 1985-07-03 1987-01-14 Hitachi Ltd 半導体メモリ
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
EP0236089B1 (en) * 1986-03-03 1992-08-05 Fujitsu Limited Dynamic random access memory having trench capacitor
JPS6384149A (ja) * 1986-09-29 1988-04-14 Hitachi Ltd 半導体メモリの製造方法
GB2199695B (en) * 1987-01-06 1990-07-25 Samsung Semiconductor Inc Dynamic random access memory with selective well biasing
JPH01101664A (ja) * 1987-10-15 1989-04-19 Nec Corp 半導体集積回路装置
US4951175A (en) * 1988-05-18 1990-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof

Also Published As

Publication number Publication date
IT9021516A0 (it) 1990-09-19
DE4029070A1 (de) 1992-01-23
DE4029070C2 (it) 1992-07-16
FR2664742A1 (fr) 1992-01-17
JPH0472757A (ja) 1992-03-06
IT1243102B (it) 1994-05-24
GB2246014A (en) 1992-01-15
GB9020480D0 (en) 1990-10-31
KR930006144B1 (ko) 1993-07-07
KR920003557A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
US5071781A (en) Method for manufacturing a semiconductor
US7935595B2 (en) Method for manufacturing semiconductor device
KR100242352B1 (ko) 반도체 장치를 위한 자기 정합 컨택트홀의 제조방법
JP3480745B2 (ja) 半導体装置の製造方法
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
US6025227A (en) Capacitor over bit line structure using a straight bit line shape
JPS61179568A (ja) 半導体記憶装置の製造方法
US5350708A (en) Method of making dynamic random access semiconductor memory device
JPH03190162A (ja) 半導体装置及びその製造方法
JPH04234166A (ja) 半導体集積回路装置
JPH0322559A (ja) 半導体メモリ素子およびその製造方法
KR940002393B1 (ko) 반도체기억장치
IT9021853A1 (it) Dispositivo di memoria a semiconduttore altamente integrato e suo metodo di fabbricazione.
IT9048192A1 (it) Procedimento per la fabbricazione di condensatori per celle di memoria del tipo dram
US5372965A (en) Method for fabricating capacitor of semiconductor memory device
JPS6156445A (ja) 半導体装置
JPS62259464A (ja) 半導体記憶装置の製造方法
IT9021516A1 (it) Dispositivo a semiconduttore e relativo metodo di fabbricazione.
US5468671A (en) Method for fabricating stacked capacitor of semiconductor memory device
KR930004985B1 (ko) 스택구조의 d램셀과 그 제조방법
EP0977266A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
KR910007180B1 (ko) Sdtsac구조로 이루어진 dram셀 및 그 제조방법
JPS63107061A (ja) 半導体記憶装置の製造方法
KR960006716B1 (ko) 반도체 집적회로 제조 방법
KR930004345B1 (ko) 적층캐패시터 구조의 전하저장전극 제조방법

Legal Events

Date Code Title Description
0001 Granted