DE3922423A1 - Ferroelektrischer speicher, sowie verfahren zum treiben und herstellen eines solchen - Google Patents
Ferroelektrischer speicher, sowie verfahren zum treiben und herstellen eines solchenInfo
- Publication number
- DE3922423A1 DE3922423A1 DE3922423A DE3922423A DE3922423A1 DE 3922423 A1 DE3922423 A1 DE 3922423A1 DE 3922423 A DE3922423 A DE 3922423A DE 3922423 A DE3922423 A DE 3922423A DE 3922423 A1 DE3922423 A1 DE 3922423A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- strip electrodes
- electrode structure
- thin film
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 221
- 238000000034 method Methods 0.000 title claims description 68
- 239000010409 thin film Substances 0.000 claims description 105
- 239000000758 substrate Substances 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 51
- 238000004519 manufacturing process Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000429 assembly Methods 0.000 claims description 9
- 230000000712 assembly Effects 0.000 claims description 9
- 238000010276 construction Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims 3
- 238000003825 pressing Methods 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 129
- 239000010410 layer Substances 0.000 description 120
- 239000010408 film Substances 0.000 description 60
- 230000010287 polarization Effects 0.000 description 51
- 239000000463 material Substances 0.000 description 34
- 230000008569 process Effects 0.000 description 30
- 230000005684 electric field Effects 0.000 description 29
- 238000003860 storage Methods 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 23
- 238000009413 insulation Methods 0.000 description 16
- 230000000875 corresponding effect Effects 0.000 description 13
- 230000001066 destructive effect Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 230000002829 reductive effect Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229920001577 copolymer Polymers 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000013517 stratification Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000313 electron-beam-induced deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- FKNIDKXOANSRCS-UHFFFAOYSA-N 2,3,4-trinitrofluoren-1-one Chemical compound C1=CC=C2C3=C([N+](=O)[O-])C([N+]([O-])=O)=C([N+]([O-])=O)C(=O)C3=CC2=C1 FKNIDKXOANSRCS-UHFFFAOYSA-N 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 210000003608 fece Anatomy 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001659 ion-beam spectroscopy Methods 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000001235 sensitizing effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005574 cross-species transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007786 electrostatic charging Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 101150029123 osa gene Proteins 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 230000036642 wellbeing Effects 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft einen ferroelektrischen Speicher,
der ein ferroelektrisches Material als Informations
speichermedium (Speicher) verwendet, und betrifft Ver
fahren zum Treiben und Herstellen eines solchen Spei
chers.
Es ist allgemein bekannt, daß ferroelektrisches Material
eine Hystereseeigenschaft aufweist, so daß Daten unter
Verwendung der Hystereseeigenschaft gespeichert werden
können. Fig. 58 zeigt die Hystereseeigenschaft, wobei
die Abszisse die elektrische Feldstärke E und die Ordi
nate die Polarisationsintensität P bezeichnet. In der
Zeichnung bedeutet Ec ein elektrisches Feld, das eine
umzupolende Polarisationsrichtung verursacht, oder das
elektrische Feld (sogenannte Koerzitiv-Feldstärke),
welches auftritt, wenn der Polarisationswert bei "0"
gesetzt ist. Es bezeichnet ein elektrisches Feld (als
invertiertes elektrisches Feld bezeichnet), welches die
Umkehr der Richtung der Hystereseschleife verursacht.
Wenn die elektrische Feldstärke 0 beträgt, wird die Po
larisation wie in Fig. S8 gezeigt in einen der beiden
Zustände A und C gesetzt, die jeweils entsprechend den
digitalen Signalen "1" und "0" gesetzt werden. D. h.
wenn die Polarisation in den Zustand A gesetzt wird,
wird ein digitales Signal "1" gespeichert, und wenn die
Polarisation sich im Zustand B befindet, wird ein digi
tales Signal "0" gespeichert.
Es soll angenommen werden, daß ein Signal "1" in dem
ferroelektrischen Material gespeichert ist und die Po
larisation sich im Zustand A befindet. Falls bei dieser
Bedingung ein positiver ausgehender Ausleseimpuls Ec an
das ferroelektrische Material angelegt wird, ändert sich
der Polarisationszustand von A nach B und wird erneut
nach A zurückgesetzt. Dabei ist die Änderung der Pola
risationsintensität für den Änderungsbetrag von Er
klein, so daß die Variation der mit dem ferroelektri
schen Material zusammenhängenden Kapazität C L klein sein
wird. Im Gegensatz dazu, wenn ein Signal "0" in dem
ferroelektrischen Material gespeichert ist und die Po
larisation im Zustand C ist, und ein positiv ausgehender
Ausleseimpuls Ec angelegt wird, ändert sich der Polari
sationszustand von C nach D, und wird erneut auf C zu
rückgesetzt. Da diesmal die Änderung der Polarisations
intensität zwischen den Polarisationszuständen C und D
groß ist, wird eine große Variation in der Kapazität C L
verursacht. Auf diese Weise ist die Kapazitätsänderung
klein, wenn ein Signal "1" gespeichert wird, und man
erhält einen kleinen Ausgang, und wenn das Signal "0"
gespeichert ist, ist die Kapazitätsänderung groß, und
man erhält einen großen Ausgang. Damit können die "1"-
und "0"Zustände entsprechend dem Ausgang bestimmt wer
den, und als Folge davon können Daten ausgelesen wer
den.
Wie aus Fig. 58 ersichtlich, kann ein Aufnahmeimpuls mit
dem Spannungspegel Es angelegt sein, um den Polarisa
tionszustand des ferroelektrischen Materials von "0"
nach "1" zu ändern, und ein Impuls mit dem Spannungspe
gel -Es kann angelegt sein, um den Polarisationszustand
von "1" nach "0" zu ändern.
Die Verwendung des ferroelektrischen Materials als In
formationsaufnahmemedium durch Verwenden der Hysterese
eigenschaft des ferroelektrischen Materials ist bei
spielsweise in den Japanese Patent Disclosure Nr.
55-1 26 905, 57-1 17 186, 59-2 15 096 und 59-2 15 097 offenbart.
Ein weiteres Verfahren zur Aufnahme und zum Auslesen von
Information im Hinblick auf das ferroelektrische Mate
rial ist z. B. in der Japanese Patent Disclosure Nr.
59-2 15 096 offenbart. Wie in Fig. 59 gezeigt, ist ein
fotoleitfähiger Film oder ein ferroelektrischer dünner
Film 74 zwischen der Transparentelektrode 73, die auf
dem Substrat 72 angeordnet ist, und der Transparent
elektrode 75 zur Bildung des ferroelektrischen Speichers
71 angeordnet. Mit einer am ferroelektrischen Speicher
71 angelegt gehaltenen Spannung wird ein Lichtstrahl an
einen ausgewählten Abschnitt des fotoleitfähigen Filmes
zur Polarisation des ausgewählten Abschnittes angelegt,
so daß Information aufgenommen wird. Beim Auslesemodus
kann die Information durch Anlegen eines Lichtstrahles
an den ausgewählten Abschnitt durch Verwenden der Un
terschiede in der Brechung, Interferenz und Polarisation
des Lichtes aufgrund der Polarisation des ausgewählten
Abschnittes ausgelesen werden.
Bei diesem Beispiel wird ein Lichtstrahl an die Ober
fläche des ferroelektrischen Speichers angelegt und zum
sequentiellen Aufnehmen oder Auslesen von Information
durch direktes Anlegen eines Lichtstrahles an die Ober
fläche des fotoleitfähigen Filmes des ferroelektrischen
Speichers gesteuert. Bei diesem Fall ist die Position
der gespeicherten Information nicht auf dem ferroelek
trischen Speicher bestimmt, und die Speicherpostion wird
durch mechanisches Steuern der Position des angelegten
Lichtstrahles gesteuert. Aus diesem Grund ist es not
wendig, die Position des angelegten Lichtstahles präzise
so zu steuern, daß nicht fehlerhafterweise Information
aus einem nächsten Speicherabschnitt aufgrund der Ab
weichung des Lichtstrahles oder dergleichen aufgenommen
oder ausgelesen wird. Mit der Zunahme der Speicherdichte
muß die Steuerung der Position mit einer größeren Ge
nauigkeit bewirkt werden. Dadurch ergibt sich ein kom
plizierterer Aufbau. Da die Information lediglich in
einer zweidimensionalen Fläche aufgenommen werden kann,
ist es ferner schwierig, die Speicherkapazität durch
Schichtung der ferroelektrischen Speicher zu vergrö
ßern.
Aufgabe der Erfindung ist es, einen kleinen und dünnen
ferroelektrischen Speicher, sowie Verfahren zum Treiben
und Herstellen eines solchen Speichers vorzusehen, bei
dem die Position der gespeicherten Information eines
ferroelektrischen Speichers zur Vereinfachung der Posi
tionssteuerung für die Speicher- und Lesevorgänge be
stimmt werden kann und die Information bei einer hohen
Geschwindigkeit gespeichert und ausgelesen werden kann.
Aufgabe ist es ferner, einen ferroelektrischen Speicher
vom geschichteten Typ, sowie Verfahren zum Treiben und
Herstellen des ferroelektrischen Speichers vom ge
schichteten Typ vorzusehen, wobei der ferroelektrische
Speicher vom geschichteten Typ durch Schichten einer
Vielzahl von ferroelektrischen Speichern für eine große
Kapazität gebildet ist, in den Information gespeichert
und ausgelesen werden kann.
Aufgabe der Erfindung ist es ferner, einen ferroelek
trischen Speicher, sowie Verfahren zum Treiben und Her
stellen eines solchen vorzusehen, bei dem das überspre
chen zwischen benachbarten Speicherpositionen durch
Verbessern des Rauschabstandes unterdrückt werden kann,
wodurch Information mit hoher Zuverlässigkeit in der
ausgewählten Speicherposition gespeichert und ausgelesen
werden kann.
Aufgabe der Erfindung ist es auch, eine neuartige Spei
cherkarte vorzusehen, die mit einem ferroelektrischen
Speicher gebildet ist und eine beträchtlich vergrößerte
Speicherkapazität aufweist.
Die Aufgabe wird erfindungsgemäß durch einen ferroelek
trischen Speicher gelöst, welcher aufweist: einen fer
roelektrischen dünnen Film mit einer ersten und einer
zweiten Oberfläche, die sich gegenüberstehen, einen er
sten Elektrodenaufbau mit einer Vielzahl von Streifen
elektroden, die parallel auf der ersten Oberflächenseite
des ferroelektrischen dünnen Filmes angeordnet sind,
einen zweiten Elektrodenaufbau mit einer Vielzahl von
Streifenelektroden, die parallel auf der zweiten Ober
flächenseite des ferroelektrischen dünnen Filmes an
geordnet sind und die Streifenelektroden des ersten
Elektrodenaufbaus schneiden, eine erste und eine zweite
gemeinsame Elektrode, die getrennt von dem Endabschnitt
des jeweiligen ersten und zweiten Elektrodenaufbaus an
geordnet sind und sich in jeweilige Richtungen erstrec
ken, in die die Streifenelektroden des ersten und des
zweiten Elektrodenaufbaus angeordnet sind, und eine
Auswahleinrichtung zum jeweiligen Verbinden des ersten
und des zweiten Elektrodenaufbaus mit den ersten und den
zweiten gemeinsamen Elektroden und zum selektiven Akti
vieren von jeweils zumindest einer der Streifenelektro
den des ersten und des zweiten Elektrodenaufbaus.
Die Aufgabe wird ferner durch ein Verfahren zum Treiben
und Herstellen des erfindungsgemäßen ferroelektrischen
Speichers gelöst.
Beispielsweise weist die Auswahleinrichtung einen foto
leitfähigen Film auf, und ein Lichtstrahl wird zur Aus
wahl einer Speicherzelle an den fotoleitfähigen Film
angelegt, so daß zwischen dem ersten und dem zweiten
Elektrodenaufbau eine Spannung angelegt werden kann,
womit Daten in die ausgewählte Speicherzelle gespeichert
oder von dieser ausgelesen werden können.
Zumindest zwei Auswählereinrichtungen, die parallel für
jede der Streifenelektroden des ersten und des zweiten
Elektrodenaufbaus vorgesehen sind, können als die oben
erwähnte Auswahleinrichtung verwendet werden, und es
wird eine Steuereinrichtung zum Steuern der Auswähler
einrichtungen und zum Verursachen, daß die nicht ausge
wählten Streifenelektroden geerdet werden, verwendet.
Ferner kann der ferroelektrische Speicher in einer Karte
zur Bildung einer ferroelektrischen Speicherkarte vor
gesehen sein.
Entsprechend dem oben beschriebenen ferroelektrischen
Speicher können Daten aufgrund des Remanenzpolarisa
tionseffektes gespeichert werden, wobei die Speicherpo
sition der Daten bestimmt werden kann und die Daten mit
hoher Zuverlässigkeit und hoher Geschwindigkeit gespei
chert und ausgelesen werden können.
Weitere Einzelheiten, Aspekte und Vorteile der vorlie
genden Erfindung ergeben sich aus der nachfolgenden Be
schreibung unter Bezugnahme auf die Zeichnung.
Es zeigt:
Fig. 1 eine schematische Ansicht zur Veranschaulichung
eines Ausführungsbeispieles der Erfindung;
Fig. 2A-2I den Herstellungsprozeß des in Fig. 1 gezeig
ten ferroelektrischen Speichers;
Fig. 3 eine schematische Ansicht des Lesen/Schreiben-
Betriebes unter Bezugnahme auf den ferroelek
trischen Speicher aus Fig. 1;
Fig. 4-6 schematische perspektivische Ansichten von
ferroelektrischen Speichern vom geschichteten
Typ entsprechend weiteren Ausführungsbei
spielen dieser Erfindung;
Fig. 7 eine Speicherkarte mit einem ferroelektrischen
Speicher vom geschichteten Typ;
Fig. 8 eine schematische Ansicht des Verdrahtungsauf
baus, der den Datenlese/Schreibbetrieb in einer
parallelen Weise bewirkt;
Fig. 9 eine schematische Ansicht der Art und Weise des
Anlegens eines Lichtstrahles zum Bewirken des
Datenlese/Schreibbetriebes in einer parallelen
Weise;
Fig. 10 eine perspektivische Ansicht des Feldes der
lichtemittierenden Elemente, die zum Bewirken
des Datenlese/Schreibvorganges hinsichtlich des
ferroelektrischen Speichers verwendet werden;
Fig. 11 eine perspektivische Ansicht, die die Lese/
Schreibvorrichtung zeigt, die die lichtemittie
renden Elemente aus Fig. 10 verwendet;
Fig. 12-14 perspektivische Ansichten von ferroelek
trischen Speichern entsprechend weiteren
Ausführungsbeispielen dieser Erfindung;
Fig. 15-28 ferroelektrische Speicher entsprechend
weiteren Ausführungsbeispielen dieser Er
findung, bei denen eine Gegenmaßnahme zum
Verhindern des Übersprechens vorgenommen
worden ist, wobei
Fig. 15 einen ferroelektrischen Speicher
entsprechend einem Ausführungsbeispiel
dieser Erfindung zeigt, der eine Einrich
tung zum Verhindern des Übersprechens auf
weist,
Fig. 16 eine äquivalente Schaltung des
ferroelektrischen Speichers aus Fig. 15
zeigt,
Fig. 17 einen ferroelektrischen Speicher
entsprechend einem weiteren Ausführungs
beispiel dieser Erfindung mit einer Ein
richtung zum Verhindern des Übersprechens
zeigt,
Fig. 18 eine äquivalente Schaltung des
ferroelektrischen Speichers nach Fig. 17
zeigt,
Fig. 19-23 den detaillierten Aufbau der in
den oben genannten Ausführungsbeispielen
verwendeten Auswahleinrichtung zeigen,
Fig. 24-26 ein Ausführungsbeispiel zum Ver
hindern des Übersprechens im Schreibmodus
zeigen, und
Fig. 27 und 28 Schaltungsdiagramme eines in
den obigen Ausführungsbeispielen verwende
ten Ausgangsverstärkers zeigen;
Fig. 29-35 weitere Ausführungsbeispiele der Erfindung,
wobei
wobei
Fig. 29 die Hystereseeigenschaft eines
ferroelektrischen Materials zeigt,
Fig. 30 eine Ansicht eines ferroelektri
schen Speichers, der eine Gruppe von
symmetrischen Siliziumschaltern verwendet,
zeigt,
Fig. 31 eine Ansicht des symmetrischen Si
liziumschalters zeigt,
Fig. 32 eine charakteristische Kurve des
symmetrischen Siliziumschalters zeigt,
Fig. 33A-33D Ansichten von Verfahrens
schritten für die Herstellung des in Fig.
30 gezeigten Speichers zeigen,
Fig. 34 eine Ansicht des Speichers eines
weiteren Ausführungsbeispieles zeigt und
Fig. 35 eine Ansicht einer charakteristi
schen Spannungs-Strom-Kurve des in Fig. 34
gezeigten Speichers zeigt;
Fig. 36-53 weitere Ausführungsbeispiele zur Erfindung,
die eine Treiberzellenschicht verwenden,
wobei
Fig. 36 eine perspektivische Explosionsan
sicht eines ferroelektrischen Speichers
entsprechend einem Ausführungsbeispiel
dieser Erfindung, die die Treiberzellen
schicht verwendet, zeigt,
Fig. 37 ein Beispiel der Treiberzellen
schicht zeigt,
Fig. 38 eine teilweise Schnittansicht des
ferroelektrischen Speichers zeigt,
Fig. 39 ein weiteres Beispiel der Treiber
zellenschicht zeigt,
Fig. 40A-40O ein Beispiel des Herstel
lungsprozesses des ferroelektrischen Spei
chers mit Treiberzellenschicht zeigen,
Fig. 41 und 42 Treiberzellenschichten, die
für zwei Elektrodenaufbauten verwendet
werden, zeigen,
Fig. 43A-43C jeweils einen planaren Rück
wärts-Dünnfilmtransistor und einen ver
setzten Rückwärts-Dünnfilmtransistor zei
gen,
Fig. 44-47 Treiberzellenschichten zeigen,
die erhalten werden, wenn ein Halbleiter
schalter aus einem MOS-Transistor gebildet
ist,
Fig. 48-50 Treiberzellenschichten zeigen,
die erhalten werden, wenn ein Halbleiter
schalter aus einem wie in Fig. 23 gezeigten
CMOS-Transistor gebildet wird,
Fig. 51 einen ferroelektrischen Speicher
vom geschichteten Typ mit der Treiberzel
lenschicht zeigt, und
Fig. 52 und 53 einen weiteren Herstel
lungsprozeß des ferroelektrischen Speichers
mit der Treiberzellenschicht zeigen;
Fig. 54A und 54B Ansichten eines ferroelektrischen
Speichers, bei dem die Polarisations
richtung senkrecht zur Schichtungs
richtung angeordnet ist;
Fig. 55 ein Ausführungsbeispiel, bei dem die effektive
Fläche der zwei gegenüberstehenden Elektroden
einer Speicherzelle vergrößert ist;
Fig. 56 ein weiteres Ausführungsbeispiel, bei dem eine
Vielzahl von gemeinsamen Elektroden als gemein
same Elektrode in dem in Fig. 1 gezeigten fer
roelektrischen Speicher verwendet werden;
Fig. 57 eine Ansicht einer Speichereinrichtung eines
weiteren Ausführungsbeispieles dieser Erfin
dung;
Fig. 58 die Hystereseeigenschaft eines ferroelektrischen
Materials; und
Fig. 59 einen ferroelektrischen Speicher.
Es folgt die Beschreibung von Ausführungsbeispielen
dieser Erfindung.
Fig. 1 zeigt einen ferroelektrischen Speicher entspre
chend einem Ausführungsbeispiel dieser Erfindung. Wie in
Fig. 1 gezeigt, weist der ferroelektrische Speicher 1
einen ferroelektrischen Dünnfilm 3 von 0,3 um Dicke auf,
der auf der Oberfläche eines isolierenden Substrates,
das eine Dicke von 200 um zur Erreichung einer genügend
großen mechanischen Festigkeit aufweist, gebildet ist.
Das Material des Substrates 2 kann aus Glas, Keramik,
Metall, polymeres Material, Halbleitermaterial oder
dergleichen entsprechend der jeweiligen Anwendung aus
gewählt sein. Für das Material des ferroelektrischen
Dünnfilmes 3 kann ein anorganisches Material wie z. B.
Blei-Zirkon-Titanat (PZT) oder Bariumtitanat (BaTiO3)
oder KNO3, oder polymeres Material wie z. B. Vinyliden
fluorid-Reihen-Copolymer verwendet werden. Ein erster
Elektrodenaufbau 4, der eine Vielzahl von parallel mit
einem gleichmäßigen Abstand angeordneter Streifenelek
troden, die sich in einer Richtung (X-Richtung) er
strecken, aufweist, ist zwischen dem Substrat 2 und dem
ferroelektrischen Dünnfilm 3 angeordnet. Ferner ist ein
zweiter Elektrodenaufbau 5, der eine Vielzahl von
Streifenelektroden aufweist, welche so angeordnet sind,
daß sie sich in einer Richtung (Y-Richtung) senkrecht
zur Feldrichtung der Streifenelektroden des ersten
Elektrodenaufbaus 4 erstrecken, auf der entgegengesetz
ten (oberen) Oberfläche des ferroelektrischen Dünnfilmes
3 angeordnet. Der erste und der zweite Elektrodenaufbau
4 und 5 ist jeweils aus Al, TiW, Mo, Ta oder dergleichen
gebildet. Die Dicke von jeder Streifenelektrode beträgt
0,1 um, dessen Breite 0,5 um, und der Abstand zwischen
benachbarten Streifenelektroden beträgt 0,5 um. Gemein
same Elektroden 6 und 7 sind auf denjenigen Abschnitten
des Substrates 2 angeordnet, die von dem ersten und dem
zweiten Elektrodenaufbau 4 und 5 getrennt sind, und sind
so angeordnet, daß sie sich in die jeweiligen Feldrich
tungen der Streifenelektroden des ersten und des zweiten
Elektrodenaufbaues 4 und 5 wie in Fig. 1 gezeigt er
strecken. Ferner sind fotoleitende Elemente 8 und 9 auf
und zwischen den jeweiligen gemeinsamen Elektroden 6 und
7 und den jeweiligen Elektrodenaufbauten 4 und 5 als
Auswahleinrichtung zum selektiven Verbinden der gemein
samen Elektroden 6, 7 mit den Enden der Streifenelek
troden der ersten und zweiten Elektrodenaufbauten 4, 5
gebildet. Amorphes Silizium, kristallines Silizium,
Polyvenylcarvazol (PVK) oder dergleichen wird als Mate
rial für die fotoleitenden Elemente 8 und 9 unter
Beachtung der Antwortzeit und des Widerstandes verwen
det.
Als nächstes wird unter Bezugnahme auf die Fig. 2A-2I
das Herstellungsverfahren des ferroelektrischen Spei
chers 1 beschrieben.
Zuerst wird das Material des Substrates 2 entsprechend
dem verwendeten ferroelektrischen Material ausgewählt.
D. h., wenn der ferroelektrische Dünnfilm aus einem
anorganischen Material wie z. B. PZT oder BaTiO3 gebil
det wird, kann es notwendig sein, den Wärmebehandlungs
prozeß bei hoher Temperatur durchzuführen, um die Kri
stallrichtung zu steuern, wobei organisches polymeres
Material für das Material des Substrates 2 nicht geeig
net ist. In diesem Fall wird es bevorzugt, Wafer aus
amorphem Silizium, einkristallinem Silizium, Saphirein
kristall oder dergleichen, oder andere anorganische,
hitzebeständige Wafer als Substrat 2 zu verwenden. In
dem Falle, wo zur Bildung des ferroelektrischen Dünn
filmes Venylidenfluorid-Reihen-Copolymere oder Venyli
dencyanit-Reihen-Copolymere verwendet werden, ist es
möglich, die Bildung eines Überzugfilmes und einen
Trocknungsprozeß bei niedriger Temperatur zu bewirken,
und daher kann zur Bildung des Substrates 2 auch ther
moplastisches Material verwendet werden.
Da zumindest der Oberflächenabschnitt des Substrates 2
isolierend sein muß, ist es notwendig, den Oberflächen
abschnitt eines elektrisch leitenden Substrates wie z.
B. eines Metallsubstrates zu oxidieren, oder einen dün
nen isolierenden Film aus SiO2, Al2O3 oder dergleichen
auf der Oberfläche des Substrates zu bilden.
Wie in Fig. 2A gezeigt, wird zuerst elektrisch leitendes
Metallmaterial wie z. B. Au, Pt, Ag, oder Al, oder
durchsichtiges leitendes Material wie z. B. ITO durch
das wohlbekannte Sputter-Verfahren oder Vakuumabschei
deverfahren zur Bildung des leitenden Filmes 10 abge
schieden. Wie in Fig. 2B gezeigt wird dann ein Fotolack
11 auf der Oberfläche des leitenden Filmes 10 zur Bil
dung eines Fotolackfilmes durch die Schleuderabschei
detechnik abgeschieden.
Danach wird wie in Fig. 2C gezeigt ein ultravioletter
Strahl oder ein Elektronenstrahl über die Maske 12, die
entsprechend dem ersten Elektrodenaufbau 4 und der ge
meinsamen Elektrode 6 strukturiert ist, so angelegt, daß
der Lackfilm strukturiert wird. Der Lackfilm 11 kann in
der Form einer positiven oder einer negativen Struktur
entsprechend dem Speicheraufbau oder der Strukturform
verwendet werden.
Nach der Entwicklung der Struktur wird die Maske ent
fernt, und der unbelichtete Teil des Lackfilmes wird,
wie in Fig. 2D gezeigt, entfernt.
Dann wird, wie in Fig. 2E gezeigt, der Teil der leiten
den Schicht 10, die für die Bildung des ersten Elektro
denaufbaues 4, der gemeinsamen Elektrode 6 und derglei
chen nicht benötigt wird, herausgeätzt.
Wie in den Fig. 2F und 2G gezeigt, wird danach der
Lackfilm 11 entfernt, und damit wird der erste Elektro
denaufbau 4 mit einer Vielzahl von ersten Streifenelek
troden und die gemeinsame Elektrode 6 gebildet.
Durch Anwenden des gleichen Prozessen wie in den Figuren
2A-2F gezeigt, wird die fotoleitende Schicht 8 auf und
zwischen dem ersten Elektrodenaufbau 4 und der gemein
samen Elektrode 6, die getrennt von den Endabschnitten
des Aufbaues 4 gebildet wird, gebildet. Das fotoleitende
Material der fotoleitenden Schicht 8 kann aus einem
anorganischen Material wie z. B. kristallinem Silizium,
amorphem Silizium oder ZnO, Polyvenylcarvazol (PVK),
einer Verbindung aus dessen Derivaten und einer Farb
sensibilisierungslösung, einem Lewis-Sensibilisie
rungs-Verbundstoff, gebildet aus einer Verbindung aus
PVK und Trinitrofluorenon (TNF), oder einem organischen
Material wie z. B. metallfreies Phthalocyanin vom ge
steuerten Kristalltyp erhalten sein. Der fotoleitende
Film kann durch selektives Anwendes des Sputterverfah
rens, des Vakuumabscheideverfahrens oder des Lösemittel
überzugverfahrens entsprechend den gewünschten Eigen
schaften gebildet werden. Wie in Fig. 2H gezeigt, wird
dann der ferroelektrische Dünnfilm 3 auf dem Substrat 2
gebildet, auf dem die Elektrodenstruktur auf die oben
beschriebene Art und Weise gebildet ist. In diesem Fall
kann das ferroelektrische Material grob in das anorga
nische Material wie z. B. PZT, PLZT, KNO3, oder BaTiO3,
und das organische Material wie z. B. Fluoropolymer mit
Venylidenfluoren-Triflourethylen-Copolymer mit einem
gesteuerten Polymerisationsverhältnis oder Polymer mit
Cyanoradikalen wie z. B. Vinylidencyanitvinylacetat-Co
polymer unterteilt werden. Bei einem Fall, bei dem das
anorganische Material für die Bildung des Dünnfilmes
verwendet wird, wird hauptsächlich das Trockenfilmbil
dungsverfahren wie z. B. das Plasmasputterverfahren, das
Ionenstrahlsputterverfahren oder das Vakuumabscheide
verfahren verwendet. Ferner kann das Naßfilmbildungs
verfahren wie z. B. das elektrolytische Verfahren, das
Sol-Gel-Verfahren, bei dem Metallalkyloxide in das vor
gegebene Verbindungsverhältnis gemischt werden, und das
Substrat 2 mit dem Lösungsmittel überzogen und dem Hit
zeprozeß zur Bildung eines Filmes des Oxidkristalles
unterzogen wird, verwendet werden. Ferner kann dazu auch
das Schleuderverfahren verwendet werden. Eine geeignete
Lösung kann selektiv für das polymere organische Mate
rial entsprechend deren chemischer Struktur und Verbin
dungsverhältnis verwendet werden, und daher kann der
Film durch Bewirken des Überzugtrockenprozesses bei dem
Schleuderverfahren, Eintauchverfahren, Druckverfahren
oder dergleichen gebildet werden. Als nächstes wird, wie
in Fig. 2I gezeigt, der zweite Elektrodenaufbau 5 mit so
gebildeten Streifenelektroden, daß sie sich in einer
Richtung senkrecht zu den Streifenelektroden des ersten
Elektrodenaufbaus 4 erstrecken, auf dem ferroelektri
schen Dünnfilm 3 gebildet. Der zweite Elektrodenaufbau 5
kann auf dieselbe Weise wie in den Fig. 2A-2F ge
zeigt, oder durch ein anderes bekanntes Verfahren ge
bildet werden. In diesem Fall kann das fotoleitende Ma
terial das gleiche wie das beim ersten Elektrodenaufbau
4 oder ein anderes Material im Hinblick auf das Material
des ferroelektrischen Dünnfilmes 3 sein. Dabei wird die
zweite gemeinsame Elektrode 7 genauso zur gleichen Zeit
wie die Bildung des zweiten Elektrodenaufbaus 5 gebil
det.
Auf diese Weise wird der wie oben beschriebene ferro
elektrische Speicher 1 gebildet.
Der Aufbau des ferroelektrischen Speichers 1 ist nicht
auf den in Fig. 1 gezeigten Aufbau beschränkt. Es ist
möglich, eine Vielzahl von Speicherschichten 14 zu
schichten, von denen jede auf die gleiche Weise aus
einem ersten Elektrodenaufbau, einem ferroelektrischen
Dünnfilm 4 und einem zweiten Elektrodenaufbau 5 gebildet
ist. Es ist ebenso möglich, auf dem zweiten Elektroden
aufbau 5 einen Schutzfilm für die Abschirmung von Licht,
Verhinderung von elektrostatischer Aufladung, Verhinde
rung von Verunreinigung, Feuchteschutz und dergleichen
zu bilden.
Dann wird das Substrat 2 in Stücke mit vorbestimmter
Größe geschnitten, und Verbindungen bezüglich der ge
meinsamen Elektroden 6 und 7 werden zur Vervollständi
gung des oben beschriebenen ferroelektrischen Speichers
1 gefertigt.
Unter Bezugnahme auf Fig. 3 erfolgt nun die Erläuterung
des Betriebes des Schreibens von Daten in oder des Le
sens von Daten aus dem ferroelektrischen Speicher mit
dem obigen Aufbau.
Zuerst werden Lichtstrahlen, deren Durchmesser im we
sentlichen gleich der Breite von jeder Streifenelektrode
der Elektrodenaufbauten 4 und 5 ist, an die gewünschten
Abschnitte der fotoleitenden Schichten 8 und 9 durch
eine Lichtstrahlanlegeeinrichtung 15 und 16 angelegt.
Als Folge davon werden die Widerstände der beleuchteten
Abschnitte 17 und 18 verringert, so daß eine entspre
chende Elektrode von den Streifenelektroden des Elek
trodenaufbaus 4 und eine entsprechende Elektrode von den
Streifenelektroden des Elektrodenaufbaus 5 über jewei
lige beleuchtete Abschnitte 17 und 18 mit den gemeinsa
men Elektroden 6 und 7 verbunden werden können. Auswahl
einrichtungen 19 und 20 zur Auswahl der Streifenelek
troden der Elektrodenaufbauten 4 und 5 durch Anlegen von
Lichtstrahlen auf die fotoleitenden Schichten 8 und 9
von den Lichtstrahlanlegeeinrichtungen 15 und 16 werden
im folgenden als optische Multiplexer bezeichnet. Falls
eine bestimmte Spannung Ew (eine Spannung, die größer
als die Spannung ± Es in Fig. 58 ist) zwischen den ge
meinsamen Elektroden 4 und 5 angelegt ist, wird eine
Polarisation in dem Datenspeicherabschnitt (Speicher
zelle) 21 oder dem Abschnitt des ferroelektrischen
Dünnfilmes 3, bei dem sich die ausgewählten Streifen
elektroden schneiden, auftreten. Falls die Polarität
einer zwischen den gemeinsamen Elektroden 6 und 7 ange
legten Spannung geändert wird, kann sich in diesem Fall
die Richtung der in der Speicherzelle 21 auftretenden
Polarisation ändern. Damit können Daten durch Setzen der
Polarisationsrichtungen entsprechend den jeweiligen Di
gitalsignalen "1" und "0" geschrieben werden.
Nun wird der Auslesebetrieb erläutert. Wie im Falle des
Schreibbetriebes werden zuerst Lichtstrahlen an die
Abschnitte der fotoleitenden Schichten, die den sich bei
der Speicherzelle 21 schneidenden Streifenelektroden
entsprechen, durch die optischen Multiplexer 19 und 20
angelegt.
Dann wird ein wie in Fig. 58 gezeigter Ausleseimpuls Ec
zum Auswählen der Speicherzelle 21 angelegt, und der
Ausgang der Speicherzelle wird bestimmt. Als Folge kön
nen die gespeicherten Daten ausgelesen werden.
Alternativ kann ein weiteres Verfahren zum Auslesen von
Daten aus einer ausgewählten Speicherzelle 21 durch Er
wärmen des ganzen Abschnittes des Speichers und Erfassen
eines pyroelektrischen Stromes, der durch den pyroelek
trischen Effekt verursacht wird, durchgeführt werden. Da
die Polarität des pyroelektrischen Stromes aus der
Richtung der Polarisation bestimmt werden kann, können
Daten durch Erfassen der Polarisationsrichtung ausgele
sen werden. Als weiteres Ausleseverfahren kann ein Ver
fahren durch Nachweisen einer Spannung, die durch den
piezoelektrischen Effekt verursacht wird, verwendet
werden. Da die Polarität der Piezoelektrizität durch die
Richtung der Polarisation bestimmt werden kann, können
Daten durch Erfassen der Polarisationsrichtung ausgele
sen werden.
Nun wird die Speicherkapazität des ferroelektrischen
Speichers 1 mit dem obigen Aufbau erläutert. Hierbei
wird die Berechnung unter der Annahme durchgeführt, daß
die Fläche des ferroelektrischen Dünnfilmes 3 im we
sentlichen die gleiche wie die Fläche (8 mm×15 mm) des
derzeitigen Halbleiterspeichers mit 16 MBit ist (0,5 um
Regel). Da die Streifenelektroden der Elektrodenaufbau
ten 4 und 5 jeweils eine Breite von 0,5 um aufweisen und
mit einem Abstand von 0,5 um angeordnet sind, ist es
möglich, in der oben beschriebenen Fläche Speicherzellen
mit einer Kapazität von 120×106 unterzubringen, von
denen jede eine Information speichert. D. h. durch die
Verwendung im wesentlichen der gleichen Fläche wie bei
dem 16 MBit Halbleiterspeicher kann eine Speicherkapa
zität von 120 MBit erreicht werden. Durch die Verwendung
eines einfachgeschichteten ferroelektrischen Speichers 1
kann somit die achtfache Speicherkapazität eines her
kömmlichen Halbleiterspeichers erreicht werden.
Wie oben beschrieben, kann entsprechend dem ferroelek
trischen Speicher der obigen Ausführungsform eine Spei
cherzelle, in die Daten geschrieben werden oder Daten
ausgelesen werden sollen, durch das Anlegen von Licht
strahlen an die fotoleitenden Schichten, die als Aus
wahleinrichtungen zur Auswahl der Streifenelektroden aus
dem ersten und dem zweiten Elektrodenaufbau verwendet
werden, bestimmt werden. Ferner ist jede Speicherzelle
zum Speichern von Information auf den Abschnitt des
ferroelektrischen Dünnfilmes beschränkt, bei dem sich
die ausgewählten Streifenelektroden schneiden, und daher
sind die Speicherzellen unabhängig voneinander. Dadurch
kann vermieden werden, daß Daten fälschlicherweise in
die benachbarte Speicherzelle geschrieben oder aus die
ser gelesen werden, und Daten können korrekt in die
ausgewählte Speicherzelle geschrieben oder aus dieser
ausgelesen werden.
Da der Lese/Schreibbetrieb der in einer Ebene angeord
neten Speicherzellen durch ein eindimensionales Abtasten
von Lichtstrahlen bewirkt werden kann, können die opti
schen und elektrischen Systeme zum Abtasten des Licht
strahles und zum Lesen/Schreiben von Daten einfach in
der Konstruktion sein.
Im folgenden wird nun der detaillierte Aufbau des fer
roelektrischen Speichers vom geschichteten Typ, der
ferroelektrische Speicher 1 verwendet, erläutert.
Die Fig. 4-6 zeigen in perspektivischen Ansichten die
ferroelektrischen Speicher vom geschichteten Typ ent
sprechend weiteren Ausführungsbeispielen dieser Erfin
dung. Wie in Fig. 4 gezeigt, wird ein ferroelektrischer
Speicher 100 vom geschichteten Typ durch Schichten von
drei in Fig. 1 gezeigten ferroelektrischen Speichern 1
gebildet. In diesem Fall sollte bemerkt werden, daß die
ferroelektrischen Speicher 1 so geschichtet werden, daß
die optischen Multiplexer 19 und 20 von jedem ferro
elektrischen Speicher 1 nicht mit dem oberen Substrat
bedeckt werden. D. h., eine der Speicherschichten kann
durch Verschieben der Lichtstrahlen in Richtungen senk
recht zu den jeweiligen fotoleitenden Schichten ausge
wählt werden. Auf diese Weise können in drei Dimensionen
angeordnete Speicherzellen 21 selektiv aktiviert wer
den.
Fig. 5 zeigt einen ferroelektrischen Speicher 101 vom
geschichteten Typ, bei dem die Lichtstrahlanlegeein
richtungen 28 und 29 auf den Vorder- und Rückseiten des
ferroelektrischen Speichers 101 vom geschichteten Typ
angeordnet sind, um Lichtstrahlen an die vorderseitigen
und rückseitigen Oberflächen des ferroelektrischen
Speichers 101 vom geschichteten Typ anzulegen. Aufgrund
der Konstruktion des ferroelektrischen Speichers 100 vom
geschichteten Typ nach Fig. 4 werden sowohl die Licht
strahlen 22 als auch 23 an die vorderen Oberflächen des
ferroelektrischen Speichers 100 angelegt. Im Gegensatz
dazu werden bei der Konstruktion nach Fig. 5 Licht
strahlen jeweils an die vorderen und rückseitigen Ober
flächen des ferroelektrischen Speichers angelegt, so daß
die Lichtstrahlanlegeeinrichtungen 28 und 29 auch dann
nicht aufeinandertreffen, wenn die Lichtstrahlen 26 und
27 an die Eckenabschnitte des ferroelektrischen Spei
chers, die nahe bei der selben Ecke liegen, angelegt
werden. Wenn diese Aufbau verwendet wird, muß jedoch das
Substrat 2 weggelassen werden oder aus einem durchsich
tigen Material gebildet sein.
Fig. 6 zeigt eine perspektivische Ansicht eines ferro
elektrischen Speichers 102 vom geschichteten Typ ent
sprechend einem weiteren Ausführungsbeispiel dieser Er
findung. Aufgrund des Aufbaus dieses Ausführungsbei
spieles sind die Substrate 2, die bei den Fig. 4 und
5 zwischen den jeweiligen Speicherschichten vom ge
schichteten Typ angeordnet waren, weggelassen. Ein
Merkmal dieses Ausführungsbeispieles ist, daß der zwi
schen den ferroelektrischen Dünnfilmen 30 und 31 an
geordnete Elektrodenaufbau 32 gemeinsam als Elektroden
aufbau für die ferroelektrischen Dünnfilme 30 und 31
verwendet wird. Auf ähnliche Weise wird der zwischen den
zweiten und dritten ferroelektrischen Dünnfilmen an
geordnete zweite Elektrodenaufbau gemeinsam als Elek
trodenaufbau für die zweiten und dritten ferroelektri
schen Dünnfilme verwendet.
Die Speicherkapazität des ferroelektrischen Speichers
100, 101 und 102 vom geschichteten Typ der obigen
Ausführungsbeispiele kann durch Vergrößern der Anzahl
von geschichteten Speicherschichten vergrößert werden.
Beispielsweise kann bei einer Schichtung von zehn Spei
cherschichten eine Speicherkapazität von 1,4 GBit, was
einer 80fachen Speicherkapazität des gewöhnlichen Hal
bleiterspeichers mit der gleichen Fläche entspricht,
erhalten werden. Auch wenn zehn Speicherschichten ge
schichtet sind, beträgt die gesamte Dicke des ferro
elektrischen Speichers vom geschichteten Typ 2-3 mm bei
einem Fall, bei dem der Speicher mit Substraten (bei den
Speichern 100 und 101) gebildet ist, und ungefähr 1 mm
bei einem Fall, bei dem kein Substrat verwendet wird
(beim Speicher 102). Damit kann die Speicherkapazität
vergrößert werden, während die gesamte Dicke des fer
roelektrischen Speichers genügend dünn gehalten werden
kann.
Als nächstes wird ein Ausführungsbeispiel erläutert, bei
dem der ferroelektrische Speicher vom geschichteten Typ
zur Bildung von Speicherkarten 103 verwendet wird. Fig.
7 zeigt ein Ausführungsbeispiel, bei dem neun ferro
elektrische Speicher 100 vom geschichteten Typ in einer
Speicherkarte 103 in einem Feld von 3 Zeilen mal 3
Spalten angeordnet sind. Der Hauptgrund, warum ein
Vielzahl von ferroelektrischen Speichern 100 vom ge
schichteten Typ zur Bildung einer Speicherkarte an
geordnet werden, ist der, daß die Filmbildung und das
Elektrodenätzen (Lithographie) leichter durchgeführt
werden kann, wenn die zu prozessierende Fläche kleiner
ist. Von daher ist es insbesondere von Vorteil, die
obige Speicherkarte auszubilden. Abschnitte, die opti
schen Multiplexern 19 und 20 entsprechen, sind mit einem
durchsichtigen Material 34 bedeckt. Weitere Abschnitte
der äußeren Peripherie sind mit einem Material bedeckt,
das hinsichtlich der mechanischen Festigkeit und hin
sichtlich kleiner elektrostatischer Aufladung passend
ausgewählt ist. Um einen Speicher vom seriellen Typ zu
erhalten, bei dem Daten bitweise geschrieben oder aus
gelesen werden, werden die gemeinsamen Elektroden 6 und
7 von jedem ferroelektrischen Speicher 100 vom ge
schichteten Typ mit jeweiligen Anschlußelektroden 37,
die auf dem Substrat 36 über Bonddrähte 35 aus Au oder
Al gebildet sind, verbunden und dann mit Verbindern 38
verbunden. Die dabei benötigte Polzahl der Verbinder 38
ist 2. Im Gegensatz dazu werden bei der Ausbildung eines
Speichers vom parallelen Typ die zu übertragenden Bits
parallel entsprechend den geschichteten Speichern auf
geteilt, wie in Fig. 8 gezeigt. Bei diesem Fall wird
ferner ein Lichtstrahl 45 an jeden der optischen Multi
plexer 19 und 20 über eine zylindrische Linse 44 wie in
Fig. 9 gezeigt zum Auslesen oder Schreiben von Daten
angelegt. Gemeinsame Elektroden 41 für parallele Bits
werden mit den Anschlußelektroden 42, die auf dem Sub
strat gebildet sind und den parallelen Bits entsprechen,
über Bondverdrahtungen wie in Fig. 8 gezeigt verbunden
und dann mit Verbindern 43 verbunden. Die dabei benö
tigte Polungsanzahl der Verbinder ist gleich der Anzahl
von parallelen Bits (ein Byte in Fig. 8).
Unter Bezugnahme auf die Fig. 10 und 11 wird ein
Ausführungsbeispiel erläutert, bei dem optische Multi
plexer 19 und 20 der Speicherkarte bei hoher Geschwin
digkeit betrieben werden. Der im folgenden beschriebene
Mechanismus ist in einer Einrichtung (Speichertreiber)
zum Lesen oder Schreiben von Daten bezüglich des Spei
chers angeordnet. Die folgende Erläuterung beruht auf
der Annahme, daß der Lesen/Schreiben-Betrieb in einer
parallelen Weise durchgeführt wird.
Fig. 10 zeigt ein lichtaussendendes Elementfeld 48, das
zum Lesen und Schreiben von Daten bezüglich des obigen
ferroelektrischen Speichers vom geschichteten Typ ver
wendet wird. Das lichtaussendende Elementfeld 48 weist
400 lichtemittierende Elemente 46 auf, die mit einem
Abstand von 60 um angeordnet sind. Das lichtemittierende
Element 46 kann eine Elektroluminiszenzeinrichtung (ELD)
oder eine lichtemittierende Diode (LED) sein, die bei
spielsweise als Aufnahmekopf in einem Seitendrucker
verwendet wird. Bei diesem Ausführungsbeispiel ist je
weils eine zylindrische, linsenförmige Linse 47 auf dem
lichtemittierenden Abschnitt von jedem Element angeord
net, und daher kann der Lichtstrahl lediglich in Rich
tung des Feldes der lichtaussendenden Elemente fokus
siert werden. In diesem Fall weist der Lichtstrahl eine
vorbestimmte Breite in einer Richtung senkrecht zur
Feldrichtung und entsprechend zur Länge der linsenför
migen Linse auf. Wie in Fig. 11 gezeigt, sind lichtaus
sendende Elementfeldgruppen 50 und 51, die aus einer
Vielzahl von lichtaussendenden Elementen mit derselben
Konstruktion wie das in Fig. 10 gezeigte lichtaussen
dende Element 48 ausgebildet sind, in zweidimensionalen
Positionen entsprechend den optischen Multiplexern 19
und 20 des ferroelektrischen Speichers 100 vom ge
schichteten Typ angeordnet. Die in X-Richtung angeord
neten lichtaussendenden Elementfeldgruppen 50 und die in
Y-Richtung angeordneten lichtaussendenden Elementfeld
gruppen 51 sind mit einer hohen mechanischen Festigkeit
ausgebildet. Die lichtaussendenden Elementfeldgruppen 50
und 51 können unabhängig voneinander in X- und Y-Rich
tung durch einen Stellantrieb (nicht gezeigt) um einen
Abstand der lichtaussendenden Elemente für jede Ver
schiebeoperation verschoben werden. D. h., die Streifen
elektroden können durch die lichtaussendenden Elemente
46 selektiv ausgewählt werden, und die ferroelektrischen
Speicher 1 können durch Verschieben der lichtaussenden
den Elementfeldgruppen 50 und 51 ausgewählt werden. Auf
diese Weise können die optischen Multiplexer 19 und 20
der Speicherkarte (Fig. 8) bei hoher Geschwindigkeit
selektiv aktiviert werden. Ferner können die lichtaus
sendenden Elementfeldgruppen 50 und 51 in die jeweiligen
Fokussierungsrichtungen bewegt werden. Bei dem licht
aussendenden Elementfeld 48 werden ELDs oder LEDs, die
individuell Licht emittieren, als lichtaussendende Ele
mente 46 verwendet, aber es kann auch eine Kombination
einer Lichtquelle und eines Flüssigkristallverschluß
feldes verwendet werden, wie sie beispielsweise in einem
Flüssigkristalldrucker verwendet werden.
Im folgenden werden unter Bezugnahme auf Fig. 12 bis 14
weitere Ausführungsbeispiele erläutert, bei denen die
als Auswahleinrichtung verwendeten optischen Multiplexer
19 und 20 modifiziert sind.
Wie in Fig. 12 gezeigt, ist eine fotoleitende Schicht 54
und eine Hilfselektrode 55 zwischen den Endabschnitten
der Streifenelektroden 52 und der gemeinsamen Elektrode
53 angeordnet. In diesem Fall ist die gemeinsame Elek
trode 53 aus einer durchsichtigen Elektrode gebildet.
Wenn ein Lichtstrahl an die fotoleitende Schicht 54 über
die gemeinsame Elektrode 53 angelegt ist, kann der Wi
derstand des aktivierten Abschnittes der fotoleitenden
Schicht 54 beträchtlich verringert werden, da die ef
fektive Fläche der gegenüberliegenden Elektroden, zwi
schen denen die fotoleitende Schicht 54 angeordnet ist,
im Vergleich mit dem Abstand zwischen den benachbarten
Elektroden größer gesetzt werden kann. Da die Hilfs
elektrode 55 aus einem guten elektrischen Leiter wie z.
B. Au, Al ausgebildet ist, kann ferner die Impedanz der
gemeinsamen Elektrode 53 in deren Längsrichtung verrin
gert werden, so daß die Zeitkonstante verringert werden
kann, was es erlaubt, Daten bei hoher Geschwindigkeit
auszulesen oder zu schreiben.
Fig. 13 zeigt ein Ausführungsbeispiel, bei dem die in
Fig. 1 gezeigten fotoleitenden Schichten 8 und 9 wegge
lassen sind, und Halbleiterschalter (z. B. optische
FETs) 56, die optisch gesteuert und in IC-Form ausge
bildet sein können, als Auswahleinrichtung zwischen den
Streifenelektroden und der gemeinsamen Elektrode ver
bunden sind. Bei dem Ausführungsbeispiel, das optische
FETs 56 verwendet, kann der Lese/Schreibe-Betrieb durch
Anlegen von Lichtstrahlen auf dieselbe Weise wie oben
beschrieben bewirkt werden, wobei dieselbe Wirkung er
zielt werden kann. Ferner ist der EIN-Widerstand des
optischen FET klein, und daher kann die Betriebsge
schwindigkeit weiter verbessert werden.
Bei dem Ausführungsbeispiel nach Fig. 14 ist der elek
trisch steuerbare Halbleiterschalter 57 und dessen
Steuerabschnitt 58 in der IC-Form ausgebildet und auf
dem Substrat 59 als Auswahleinrichtung angeordnet. Fer
ner sind auf dem Substrat 59 die Elektrodenaufbauten 60
und 61 und der ferroelektrische Dünnfilm 62 angeordnet.
Bei dem ferroelektrischen Speicher nach dieser Ausfüh
rungsform kann die Einrichtung zum mechanischen Anlegen
des Lichtstrahles wie bei den obigen Ausführungsbei
spielen weggelassen werden, da die Speicherzelle elek
trisch ausgewählt werden kann. Damit kann ein Hoch
geschwindigkeitsbetrieb erreicht werden. Da der ferro
elektrische Speicher von jedem Ausführungsbeispiel durch
Verwenden von Streifenelektroden ausgebildet sein kann,
kann dieser daher mit hoher Dichte im Vergleich mit dem
herkömmlichen Halbleiterspeicher wie z. B. DRAM und SRAM
gebildet werden. Da die Daten unter Verwendung der Re
manenzpolarisation des ferroelektrischen Dünnfilmes ge
speichert werden können, kann dieser ferner als nicht
flüchtiger Speicher verwendet werden, der zum Halten der
gespeicherten Daten keine Leistung verbraucht.
Im folgenden wird ein Ausführungsbeispiel erläutert, bei
dem eine Gegenmaßnahme zum Verhindern des Übersprechens
zwischen der ausgewählten Speicherzelle und einer be
nachbarten Speicherzelle bei dem obigen ferroelektri
schen Speicher zur Verbesserung des Rauschabstandes
vorgenommen ist.
Fig. 15 stellt ein Diagramm zur Erläuterung eines Aus
führungsbeispieles eines ferroelektrischen Speichers
dar, bei dem eine Einrichtung zum Verhindern des Über
sprechens vorgesehen ist. Fig. 16 zeigt ein Schaltdia
gramm der äquivalenten Schaltung der ausgewählten Spei
cherzelle 21 bei dem Ausführungsbeispiel nach Fig. 15.
In Fig. 16 stellt C X die resultierende Kapazität dar von
Speicherzellen, die bei den Schnittpunkten (X-Richtung)
zwischen einer ausgewählten Elektrode von den Streifen
elektroden des ersten Elektrodenaufbaues 4 und den nicht
ausgewählten Elektroden des zweiten Elektrodenaufbaues 5
angeordnet sind, und C Y stellt die resultierende Kapa
zität von Speicherzellen dar, die bei den Schnittpunkten
(Y-Richtung) zwischen den nicht ausgewählten Elektroden
der Streifenelektroden des ersten Elektrodenaufbaues 4
und einer ausgewählten Elektrode der Streifenelektroden
des zweiten Elektrodenaufbaues 5 angeordnet sind. Da die
nicht ausgewählten Streifenelektroden des ersten und des
zweiten Elektrodenaufbaues 4 und 5 geerdet sind, kann in
diesem Fall die resultierende Kapazität C XY der nicht
ausgewählten Speicherzellen vernachlässigt werden.
Wie in Fig. 15 gezeigt, sind die Auswahleinrichtungen 8
und 9 zum selektiven Verbinden des ersten und des zwei
ten Elektrodenaufbaues 4 und 5 mit den jeweiligen ge
meinsamen Elektroden 6 und 7 jeweils aus gepaarten
Schaltern 8 a, 8 b oder 9 a, 9 b, die mit den jeweiligen
Streifenelektroden verbunden sind, gebildet. Die mit den
jeweiligen Streifenelektroden des ersten Elektrodenauf
baues 4 verbundenen Schalter 8 a sind sämtlich mit der
Treiberschaltung 81 zum Erzeugen einer Abgabe eines
Einschreibimpulses über die erste gemeinsame Elektrode 6
verbunden, und die Schalter 8 b sind sämtlich geerdet.
Vorzugsweise sind die mit den jeweiligen Streifenelek
troden des zweiten Elektrodenaufbaues 5 verbundenen
Schalter 9 a sämtlich über die zweite gemeinsame Elek
trode 87 mit dem Ausgangsverstärker 82 verbunden, und
die Schalter 9 b sind sämtlich geerdet. Einer der Schal
ter 8 a und 8 b oder der Schalter 9 a und 9 b wird einge
schaltet, während der andere Schalter ausgeschaltet
wird. Bei dem obigen Aufbau sind die nicht ausgewählten
Streifenelektroden sämtlich geerdet. Bei diesem Fall ist
die Ausgangsimpedanz der Treiberschaltung 81 beträcht
lich kleiner als die Impedanz (1/ω C Y ) aufgrund der
resultierenden Kapazität C Y gesetzt, und die Eingangs
impedanz des Verstärkers 82 ist beträchtlich kleiner als
die Impedanz (1/ω C X ) der resultierenden Kapazität C X
gesetzt. Dadurch wird sichergestellt, daß eine Spannung
an die ausgewählte Speicherzelle 21 angelegt werden
kann, ohne die Spannung beim Punkt A in Fig. 16 hin
sichtlich der Ausgangsspannung der Treiberschaltung 81
zu verringern, und daß der größte Teil des durch die
ausgewählte Speicherzelle fließenden Stromes an den
Verstärker 81 angelegt werden kann, wodurch das Auslesen
von Daten aus der ausgewählten Speicherzell mit hoher
Zuverlässigkeit erfolgt. Da die Kapazitäten C X und C Y
der zur ausgewählten Speicherzelle benachbarten Zellen
geerdet sind, wie deutlich aus Fig. 15 ersichtlich,
fließt entsprechend diesem Ausführungsbeispiel der
größte Teil des Auslesestromes über die ausgewählte
Speicherzelle in den Verstärker, so daß Daten aus der
ausgewählten Speicherzelle korrekt gelesen werden kann,
ohne einen Einfluß durch C X und C Y zu erhalten oder ein
übersprechen zu verursachen.
Fig. 17 zeigt in einem Diagramm ein weiteres Ausfüh
rungsbeispiel, bei dem das Übersprechen verhindert wird,
und Fig. 18 stellt eine äquivalente Schaltung einer
ausgewählten Speicherzelle bei diesem Ausführungsbei
spiel dar. Wie in Fig. 17 gezeigt, sind die Enden der
Streifenelektroden des ersten und des zweiten Elektro
denaufbaues, die nicht mit den Auswahleinrichtungen 8
und 9 verbunden sind, über jeweilige Widerstände R
geerdet. Wie bei der vorherigen Ausführungsform ist jede
der Auswahleinrichtungen 8 und 9 zum selektiven Verbin
den der Streifenelektroden der ersten und zweiten Elek
trodenaufbauten 4 und 5 mit den ersten und zweiten ge
meinsamen Elektroden 6 und 7 aus einer Vielzahl von ge
paarten parallelen Schaltern 8 a und 8 b oder 9 a und 9 b
gebildet, wobei jedes Paar mit einem entsprechenden Paar
der Streifenelektroden verbunden ist. Bei diesem Aus
führungsbeispiel sind beide Schalter 8 a und 8 b oder 9 a
und 9 b in dieselbe Schaltpositionen gesetzt. Ferner
weist jede der ersten und der zweiten gemeinsamen Elek
troden 6 und 7 ein Paar von gemeinsamen Elektroden
abschnitten 6 a und 6 b oder 7 a und 7 b auf. Der über den
Schaltabschnitt 8 mit dem ersten Elektrodenaufbau 4
verbundene gemeinsame Elektrodenabschnitt 6 a ist mit dem
Ausgangsanschluß des Verstärkers 83 verbunden, und der
über den Schaltabschnitt 8 mit dem ersten Elektroden
aufbau 4 verbundene gemeinsame Elektrodenabschnitt 6 b
ist mit dem negativen Eingangsanschluß des Verstärkers
83 verbunden. Der positive Eingangsanschluß des Ver
stärkers 83 ist mit der Treiberschaltung 81 zum Erzeugen
eines Lese/Schreib-Impulses verbunden. Der über den
Schaltabschnitt 9 mit dem zweiten Elektrodenaufbau 5
verbundene gemeinsame Elektrodenabschnitt 7 a ist mit dem
negativen Eingangsanschluß des Verstärkers 82 verbunden,
und der über den Schaltabschnitt 9 mit dem zweiten
Elektrodenaufbau 5 verbundene gemeiname Elektroden
abschnitt 7 b ist über den Widerstand Rf mit dem Aus
gangsanschluß des Verstärkers 82 verbunden. Der positive
Eingangsanschluß des Verstärkers 82 ist geerdet. Auf
diese Weise bilden die Verstärker 82 und 83 jeweils eine
Schaltung mit negativer Rückkopplung.
Da jede Auswahleinrichtung den EIN-Widerstand aufweist,
kann die äquivalente Schaltung der ausgewählten Spei
cherzelle, wie in Fig. 18 gezeigt, erhalten werden. Wie
oben beschrieben, bilden die Verstärker 82 und 83 je
weils eine negative Schaltung, wobei EIN-Widerstände r 1,
r 2, r 3 und r 4 der Auswahleinrichtung in den Schaltungen
mit negativer Rückkopplung enthalten sind. Unter der
Annahme, daß die offene Schleifenverstärkung der Ver
stärker 83 gleich 1 beträgt, beträgt die Ausgangsimpe
danz des Verstärkers 83 gleich r 2/α 1, wenn die Trei
berschaltung 81 vom Punkt A in Fig. 18 aus gesehen wird.
Da in diesem Fall die Ausgangsimpedanz vernachlässigt
werden kann, falls α 1 genügend größer als r 2 ist, kann
eine Auslesespannung an die ausgewählte Speicherzelle
angelegt werden, ohne einen Einfluß der resultierenden
Kapazität C Y , die das Übersprechen verursacht, zu em
pfangen. Unter der Annahme, daß die offene Schleifen
verstärkung des Verstärkers 82 gleich α 2 beträgt, be
trägt ferner die Eingangsimpedanz des Verstärkers 82
gleich (r 3+Rf)/ α 2, was sich aus der Sicht des Punktes
B in Fig. 18 ergibt. Da in diesem Fall die Eingangsim
pedanz vernachlässigt werden kann, falls α 2 genügend
größer als (r 3+Rf) beträgt, wird kein Strom von der
ausgewählten Speicherzelle in den resultierenden Kon
densator C X , der das übersprechen verursacht, fließen.
Damit wird der größte Teil des Stromes an den Ausgangs
verstärker 82 angelegt, womit Daten mit hohe Zuverläs
sigkeit ausgelesen werden können. Da der Einfluß durch
den EIN-Widerstand des Schalters eliminiert werden kann,
können bei dem Schaltungsaufbau dieses Ausführungsbei
spieles die Daten im Vergleich mit dem vorigen Ausfüh
rungsbeispiel zuverlässiger ausgelesen werden.
Fig. 19-23 zeigen den Aufbau der Auswahleinrichtung,
die den gleichzeitigen EIN-AUS-Betrieb im Hinblick auf
die gepaarten Elektrodenabschnitte 6 a und 6 b oder 7 a und
7 b, die in dieser Ausführungsform verwendet werden, be
wirken kann.
Fig. 19-21 sind Schnittansichten der Auswahleinrich
tung, die eine fotoleitende Schicht oder Schichten ver
wendet.
Die in Fig. 19 gezeigte Auswahleinrichtung weist foto
leitende Schichten 8 a und 8 b, die getrennt auf dem er
sten Elektrodenaufbau 4 angeordnet sind, der wiederum
auf dem Substrat 2 gebildet ist, auf. Zwei gemeinsame
Elektrodenabschnitte 6 a und 6 b, von denen jeder aus
einer durchsichtigen Elektrode gebildet ist, sind auf
den fotoleitenden Schichten 8 a und 8 b gebildet. Um den
Elektrodenaufbau 4 gleichzeitig mit beiden gemeinsamen
Elektrodenabschnitten 6 a und 6 b zu verbinden, wird bei
diesem Beispiel ein Lichtstrahl mit einer solchen Breite
verwendet, daß beispielsweise die beiden gemeinsamen
Elektrodenabschnitte gleichzeitig beleuchtet werden
können.
Die in Fig. 20 gezeigte Auswahleinrichtung weist ge
trennt auf dem ersten Elektrodenaufbau 4, der wiederum
auf dem Substrat 2 gebildet ist, angeordnete Isolier
filme 84 auf, sowie eine fotoleitende Schicht 8, die auf
dem Elektrodenaufbau 4 gebildet ist, und zwei gemeinsame
Elektrodenabschnitte 6 a und 6 b, von denen jeder aus
einer durchsichtigen Elektrode gebildet ist und die auf
den entsprechenden Isolierfilmen 84 angeordnet sind. Bei
diesem Beispiel wird derselbe Typ von Lichtstrahl wie
bei dem vorigen Beispiel angelegt.
Die in Fig. 21 gezeigte Auswahleinrichtung weist ein
Paar von fotoleitenden Schichten 8 auf, die zwischen
zwei gemeinsamen Elektrodenabschnitten 6 a und 6 b, von
denen einer auf dem Substrat 2 angeordnet ist, angeord
net sind, und weist eine durchsichtige Elektrode 85 auf,
die zwischen dem Paar der fotoleitenden Schichten 8 an
geordnet ist und mit dem ersten Elektrodenaufbau 4, der
wiederum auf dem Substrat 2 gebildet ist, verbunden ist.
Der auf der oberen der gepaarten fotoleitenden Schichten
8 angeordnete gemeinsame Elektrodenabschnitt 6 a ist aus
einer durchsichtigen Elektrode gebildet. Bei diesem
Beispiel kann die Breite des Lichtstrahles gleich mit der
eines gemeinsamen Elektrodenabschnittes gesetzt sein.
Fig. 22 zeigt ein Ausführungsbeispiel, bei dem Halblei
terschalter als die Auswahleinrichtung verwendet werden,
und Fig. 23 zeigt einen CMOS-Schalter, der als ein Bei
spiel des Halbleiterschalters verwendet wird.
Wie in Fig. 22 gezeigt, sind zwei parallele Halbleiter
schalter 86 als Auswahleinrichtung mit jeder der Strei
fenelektroden des ersten und des zweiten Elektrodenauf
baues verbunden, und gepaarte Halbleiterschalter 86 sind
mit gemeinsamen Elektrodenabschnitten 8 a und 8 b oder 7 a
und 7 b verbunden. Das Steuergate von jedem Halbleiter
schalter ist mit dem Decoder 87, der als Steuerabschnitt
arbeitet, verbunden. Jedes Paar von Halbleiterschaltern
wird als Reaktion auf Auswahlsignale, die vom Decoder 87
entsprechend eines Steuersignales von einer Steuer
schaltung (nicht gezeigt) erzeugt sind, gesteuert, und
damit werden dessen Schaltabschnitte zur gleichen Zeit
gesteuert. Wie in Fig. 23 gezeigt, weist der als
ein Beispiel eines Halbleiterschalters 86 verwendete
CMOS-Schalter einen aus den CMOS-Transistoren Tr 1 und
Tr 2 gebildeten Schalttransistorabschnitt 88 und einen
Ladungslöschungstransistorabschnitt 89 mit CMOS-Transi
storen Tr 3 und Tr 4, die mit den Ausgangsanschlüssen der
Schalttransistoren verbunden sind und eine Fläche auf
weisen, die ungefähr halb so groß wie die der Schalt
transistoren ist, auf. Der so gebildete Halbleiter
schalter ist bei seinem Eingangsanschluß Vin mit dem
ersten gemeinsamen Elektrodenabschnitt 6 a oder 6 b und
bei seinem Ausgangsanschluß Vout mit dem ersten Elek
trodenaufbau 4 verbunden. Die Gateelektroden der Tran
sistoren Tr 1 und Tr 4 sind zusammen verbunden, und die
Gateelektroden der Transistoren Tr 2 und Tr 3 sind mit
einander verbunden. Ferner sind diese Elektroden mit dem
Decoder 87 zum Empfangen von Signalen in einer inver
tierten Relation verbunden. Die Source-Drain-Pfade der
Transistoren Tr 3 und Tr 4 des Ladungslöschungstransistor
abschnittes 89 sind kurzgeschlossen, und lediglich des
sen Gatekapazitäten werden verwendet. Das Gate des
Transistors Tr 3 wird mit einem Signal in einer inver
tierten Relation hinsichtlich eines Signales, das an das
Gate des Transistors Tr 1 angelegt ist, versorgt, so daß
das Leck des Gatesignales kompensiert wird, welches ver
ursacht wird, wenn der Transistor Tr 1 durch den Transi
stor Tr 3 ausgeschaltet wird. Dies gilt auch für die Be
ziehung zwischen den Transistoren Tr 2 und Tr 4. Durch die
Verwendung der Auswahleinrichtung kann die Einrichtung
zum mechanischen Betreiben des Lichtstrahles weggelassen
werden, und es kann ein Hochgeschwindigkeitsbetrieb er
reicht werden.
Der Auslesebetrieb kann durch die Verwendung der Schal
tung dieses Ausführungsbeispieles zuverlässig bewirkt
werden. Wenn jedoch Daten in eine ausgewählte Speicher
zelle in der Schaltung geschrieben werden, kann es vor
kommen, daß die Daten in eine dazu benachbarte Spei
cherzelle geschrieben werden. Dies kann auftreten, da
dieselbe Spannung an die Kondensatoren C L und C Y ange
legt ist, falls angenommen wird, daß ein Schaltungs
abschnitt zwischen dem Punkt C und dem Ausgangsanschluß
der äquivalenten Schaltung nach Fig. 18 geerdet ist.
Fig. 24 bis 26 zeigen ein Ausführungsbeispiel, bei
dem das übersprechen nicht nur beim Auslese-Modus ver
hindert werden kann, sondern auch beim Einschreib-Modus,
womit die Auslese- und Einschreibvorgänge mit hoher Zu
verlässigkeit bewirkt werden können.
Fig. 24 zeigt in einem Schaltungsdiagramm den Aufbau
dieses Ausführungsbeispieles, Fig. 25 zeigt in einem
Zeitablaufdiagramm die Auswahlzeitsteuerungen der Le
se/Schreib-Impulse in der Schaltung dieses Ausführungs
beispieles, und Fig. 26 zeigt in einem Schaltungsdia
gramm eine äquivalente Schaltung einer Speicherzelle,
die bei dem Einschreib-Modus bei dieser Ausführungsform
ausgewählt ist.
Die Schaltung dieses Ausführungsbeispieles unterscheidet
sich von dem in Fig. 17 gezeigten Ausführungsbeispiel in
den folgenden Punkten. D. h., bei diesem Ausführungs
beispiel ist ein Verstärker 90, der zum Empfangen eines
Gatesignales zur Auswahl des Lese- oder Schreibmodus′
verbunden ist, ein Vergleichsverstärker 91 zum Erzeugen
eines Schreibimpulses als Reaktion auf ein Schreibda
tensignal, und Schalter 92 a, 92 b, 92 c und 92 d zum Setzen
des Lese- oder Schreibmodus′ als Reaktion auf das Gate
signal vorgesehen. Außerdem sind die Streifenelektroden
des ersten und des zweiten Elektrodenaufbaus 4 und 5
nicht über Widerstände R geerdet, sondern mit den Aus
gangsanschlüssen der Impedanzwandler 93 a und 93 b über
Widerstände R verbunden. Ferner sind die Eingangsan
schlüsse der Impedanzwandler 93 a und 93 b über Wider
stände R 2 und R 3 geerdet.
Die Treiberschaltung 81 zum Erzeugen eines Leseimpulses
ist über den Schalter 92 a mit dem Verstärker 83 verbun
den. Ferner ist der Ausgangsanschluß des Vergleichsver
stärkers 91 zum Erzeugen eines Schreibimpulses mit einem
Spannungspegel von ± Ew (V) als Reaktion auf ein
Schreibdatensignal über den Schalter 92 b mit dem Ver
stärker 83 verbunden und über den Schalter 92 b und den
Dämpfungswiderständen R 1 bis R 3 mit demselben Widerstand
geerdet. Das andere Ende des Dämpfungswiderstandes R 1
ist über den Schalter 9 b geerdet. Ferner wird ein
W/R-Gatesignal zum selektiven Setzen des Lese- oder
Schreibmodus′ über den Verstärker 90 an die Schalter 92 b
und 92 d und über den Verstärker 90 und den invertieren
den Verstärker 94 an die Schalter 92 a und 92 c angelegt.
Wenn das W/R-Gatesignal, der Leseimpuls und der Schreib
impuls mit den in Fig. 25 gezeigten Zeitabläufen erzeugt
werden, werden bei dieser Schaltung die in Fig. 25 ge
zeigten Signale von dem Schalter 92 a oder 92 b und dem
Schalter 92 c und 92 d erhalten. D. h., wenn der Lesemodus
durch das W/R-Gatesignal ausgewählt ist, werden die
Schalter 92 a und 92 c in die EIN-Stellung gesetzt und die
Schalter 92 b und 92 d werden in die AUS-Stellung gesetzt.
Als Ergebnis wird ein Leseimpuls mit einem Spannungspe
gel Er, der kleiner als der Pegel Ec von der Treiber
schaltung 81 ist, über den Schalter 92 a ausgegeben. Im
Gegensatz dazu, wenn der Schreibmodus durch das W/R-Ga
tesignal ausgewählt ist, werden die Schalter 92 b und 92 d
in die EIN-Stellung geesetzt und die Schalter 92 a und
92 c werden in die AUS-Stellung gesetzt. Als Ergebnis
wird ein Schreibimpuls mit einem Spannungspegel ± Er vom
Verstärker 91 über den Schalter 92 d an den Verstärker 91
über den Schalter 92 b an den Verstärker 83 angelegt und
zur selben Zeit über den Schalter 92 d ausgegeben. Ein
Ausgangssignal vom Schalter 92 d wird durch die Wider
stände R 1, R 2 und R 3 gedämpft und die Amplitude des Sig
nales wird auf 2/3 und 1/3 gedämpft. Dann werden die
abgeschwächten Signale an die Streifenelektroden über
die Impedanzwandler 93 a und 93 b und die jeweiligen Wi
derstände R angelegt. In Fig. 24 sind die Schalter 92 a
bis 92 d in die Schreibmoduspositionen gesetzt.
Fig. 26 zeigt die äquivalente Schaltung einer Speicher
zelle, die in den Schreibmodus ausgewählt ist. Wie aus
der Fig. 26 ersichtlich, werden die von den Widerständen
R 1-R3 abgeschwächten Spannungen über die Impedanzwandler
93 a und 93 b und die entsprechenden Widerstände R an die
jeweiligen Streifenelektroden angelegt. Bei diesem Fall
werden die Spannungen bei den Knoten A-D in Fig. 26 je
weils bei ± 2/3 Ew, ± 1/3 Ew, ± Ew und 0 gesetzt. Folg
lich werden die über den resultierenden Kondensatoren
C X , C Y und C XY angelegten Spannungen jeweils bei ± 1/3
Ew gesetzt. Daher können die Daten lediglich in eine
ausgewählte Speicherzelle geschrieben werden, ohne die
in den Speicherzellen gespeicherten Daten zu beeinflus
sen, was das Übersprechen verursacht.
In diesem Fall ist es möglich, den Schalter 95 als Shunt
mit dem Rückkopplungswiderstand Rf des Ausgangsverstär
kers 82 zu schalten und den Schalter einzuschalten, so
daß die Rückkopplungsrate vergrößert wird, und damit die
Eingangsimpedanz des Verstärkers verringert wird. Als
Ergebnis wird die Spannung beim Knoten D näher zu 0 V
gesetzt, wodurch über den Kondensator C L eine höhere
angelegte Spannung verursacht wird. Damit kann der
Schreibbetrieb bei einer größeren Zuverlässigkeit aus
geführt werden.
Fig. 27 und 28 zeigen Schaltungsdiagramme von Schaltun
gen, die die Eingangsimpedanz des Ausgangsverstärkers
unterdrücken können.
In Fig. 27 bezeichnet die Bezugsziffer 96 einen Ver
stärker in Basisschaltung vom Rückkopplungstyp, dessen
Eingangsimpedanz auf R 4/α 2 gesetzt ist, die Bezugszif
fern 97 a und 97 b bezeichnen Stromquellen, deren Ströme
denselben Wert haben.
Fig. 28 stellt ein Schaltungsdiagramm dar, in dem die
Stromquellen 97 a und 97 b im Detail gezeigt sind. Drei
Transistoren e, f und g sind in der Weise eines Strom
spiegels bei der Stromquelle 97 b verbunden. Zu einem von
der Stromquelle h über den Transistor e fließenden Strom
gleiche Ströme fließen jeweils über die Transistoren f
und g. Ferner sind ebenso zwei Transistoren m und n in
der Weise eines Stromspiegels in der Stromquelle 97 a
verbunden, und ein Strom, der der gleiche wie der obige
Strom ist, fließt in jedem der Transistoren m und n. D.
h., die in den Transistoren g und n fließenden Ströme
sind einander gleich.
Wie oben beschrieben, kann die Eingangsimpedanz durch
das wie in den Fig. 27 oder 28 gezeigte Ausbilden des
Ausgangsverstärkers 82 unterdrückt werden, und eine
wirksame und stabile Verstärkung kann erreicht werden.
Wenn der in Fig. 14 gezeigte Halbleiterschalter 57 als
Auswahleinrichtung verwendet wird und falls der Halb
leiterschalter entsprechend einem gewöhnlichen Halblei
terherstellungsprozeß gebildet ist, beträgt die belegte
Fläche für jeden Schalter ungefähr 10 µm2. Falls die
Breite und der Abstand der Streifenelektroden im Ver
hältnis mit der Größe des Halbleiterschalters größer
gesetzt werden, wird dabei die Speicherkapazität für die
Einheitsfläche verringert. Bei dem Fall, wo zwei Schal
ter für jede Streifenelektrode zum Verhindern des
übersprechens verbunden sind, wird eine noch größere
Fläche benötigt. Wenn die Halbleiterschalter parallel
auf dem Substrat angeordnet sind, wird die Fläche der
Auswahleinrichtung für die Fläche des Speicheabschnittes
größer, und folglich wird die Fläche des Speicherchips
größer.
Wenn Daten von dem Speicher ausgelesen werden, wird bei
dem obigen Ausführungsbeispiel ein nicht destruktiver
Auslesebetrieb bewirkt, bei dem ein Leseimpuls mit einem
elektrischen Feld, das schwächer als die elektrische
Koerzitivfeldstärke Ec ist, zum Auslesen der Speicher
daten verwendet, ohne die Polarisationsrichtung umzu
kehren. Es ist jedoch möglich, einen destruktiven Aus
lesebetrieb zu bewirken, bei dem ein elektrisches Feld,
das das invertierte elektrische Feld Es und die elek
trische Koerzitivfeldstärke Ec übertrifft, angelegt
wird, so daß Speicherdaten ausgelesen werden, während
die Polarisationsrichtung umgekehrt wird.
Unter Bezugnahme auf eine in Fig. 29 gezeigte Hystere
seschleife wird nun der destruktive Auslesebetrieb er
läutert. Es wird angenommen, daß der Polarisationszu
stand einer Speicherzelle bei einem Punkt a in dem Aus
lesemodus gesetzt ist. Wenn ein elektrisches Feld Er,
das das elektrische Feld Es übersteigt, an die Spei
cherzelle angelegt wird, wird unter dieser Bedingung der
Polarisationszustand vom Punkt a auf den Punkt b in
einer Richtung, die durch einen Pfeil in der Hystere
seschleife angedeutet ist, übertragen. Dabei wird der
Polarisationszustand bei der elektrischen Koerzitiv
feldstärke Ec umgekehrt, und die Speicherdaten können
durch Erfassen der Stromänderung, die dabei auftritt,
ausgelesen werden. Das elektrische Auslesefeld Er kann
durch Verwenden eines Impulses mit geeigneter Pulslänge
angelegt werden. Auch nach dem Entfernen des elektri
schen Auslesefeldes Er geht der Polarisationszustand
nicht auf den Punkt a zurück sondern geht auf den Punkt
c zurück. Auf diese Weise sind die Polarisationszustände
vor und nach dem Auslesebetrieb der Speicherdaten un
terschiedlich voneinander, d. h., die ursprünglichen
Speicherdaten sind zerstört. Um den Speicherinhalt auch
nach dem Auslesebetrieb zu halten, ist es notwendig,
einen Wiederschreibbetrieb durch Anlegen eines elektri
schen Feldes -Er, das das negative invertierte elektri
sche Feld -Es übersteigt, anzulegen, so daß der Polari
sationszustand vom Punkt c über den Punkt d auf den
Punkt a zurückkehrt.
Bei dem destruktiven Auslesebetrieb ist die Änderung des
Polarisationszustandes groß, und die Stromänderungsrate
wird im Vergleich mit dem nicht destruktiven Auslesebe
trieb groß, so daß der Speicherinhalt korrekt mit einem
hohen Rauschabstand ausgelesen werden kann.
Wie in Fig. 29 gezeigt, kann, falls ein elektrisches
Feld einer bestimmten Intensität (z. B. mehr als Ec/2)
als elektrisches Auslesefeld beim nicht destruktiven
Auslesebetrieb angelegt wird, der Polarisationszustand
manchmal vom Punkt a über den Punkt e auf den Punkt f
übertragen werden, bei dem der Polarisationswert klein
ist, anstatt des Rückganges auf den Punkt a. Bei diesem
Fall wird der Polarisationswert für jeden Auslesevorgang
kleiner, und der Rauschabstand wird schlechter.
Da jedoch ein elektrisches Feld, das das invertierte
elektrische Feld ± Es übersteigt, bei dem destruktiven
Auslesebtrieb angelegt ist, variiert der Polarisations
zustand entlang der Hystereseschleife, und der Polari
sationswert kann unverändert gehalten werden. Als Er
gebnis wird der Rauschabstand nicht verringert, auch
falls der Auslesebetrieb mehrmals durchgeführt wird.
Der destruktive Auslesebetrieb weist ein Problem dahin
gehend auf, daß ein Übersprechen aufgrund eines über
greifenden elektrischen Feldes, das an die benachbarte
Speicherzelle angelegt ist, verursacht wird. Bei dem
oben beschriebenen nicht-destruktiven Auslesebetrieb ist
das beim Auslesemodus angelegte elektrische Feld
schwach, und daher tritt das Problem des Übersprechens
nicht auf. Da jedoch der destruktive Auslesebetrieb von
der Umkehrung der Polarisation Gebrauch macht, wird ein
elektrisches Feld angelegt, das genauso hoch ist wie das
elektrische Feld zum Schreiben. Daher ist es notwendig,
Maßnahmen zum Verhindern des Übersprechens durch Ver
ringern des übergreifenden elektrischen Feldes auf die
gleiche Weise wie beim Schreibbetrieb zu treffen.
Das Übersprechen kann durch Verringern des übergreifen
den elektrischen Feldes beim nicht- destruktiven Ausle
sebetrieb durch die folgenden Maßnahmen verhindert wer
den. D. h., daß bei dem in den Fig. 24-26 gezeigten
Ausführungsbeispiel ein Verstärker, an den ein Gatesig
nal zum selektiven Setzen des Auslese- und Schreibmodus′
angelegt ist, ein Vergleichsverstärker zum Erzeugen
eines Schreibimpulses als Reaktion auf ein Schreibda
tensignal, und ein Schalter, der selektiv in den Lese-
oder Schreibzustand als Reaktion auf das Gatesignal ge
setzt wird, verwendet werden. In diesem Fall werden die
ersten und zweiten Streifenelektroden, die über Wider
stände mit geringem Widerstand mit GND verbunden waren,
über Widerstände mit geringem Widerstand und Impedanz
wandler mit GND verbunden, und die über die kombinierten
Kondensatoren C X , C Y und C XY einer benachbarten Spei
cherzelle angelegten Spannungen werden auf Es/3 ge
setzt.
Ferner wird beim dem folgenden Ausführungsbeispiel ein
Verfahren zum wirksameren Verhindern des übersprechens
erläutert.
Bei diesem Ausführungsbeispiel sind, wie in Fig. 30 ge
zeigt, ein ferroelektrischer Dünnfilm 3 und Halbleiter
schaltungsabschnitte 200, die Dioden-AC-Schalter (DIAC)
oder symmetrische Siliziumschalter (SSS) genannt werden,
vorgesehen, die zwischen den ersten und zweiten Strei
fenelektroden 4 und 5 angeordnet sind, die so angeordnet
sind, daß sie den ferroelektrischen Dünnfilm 3 dazwi
schen halten. Die Halbleiterschaltungsabschnitte 200
sind durch Isolationsschichten 210 voneinander isoliert.
Jeder von den Halbleiterschaltungsabschnitten ist aus
fünf geschichteten Halbleiterschichten N 1, P 1, N 2, P 2
und N 3 gebildet, die so auf dem ferroelektrischen Dünn
film 3 angeordnet sind, daß sie für jede Speicherzelle
in Serie geschaltet sind. Fig. 31 zeigt eine Schnittan
sicht eines DIAC, der als Halbleiterschaltungsabschnitt
200 gebildet ist und durch ein Paar von Elektroden ge
halten wird, und Fig. 32 zeigt in einem Diagramm den
Spannungs-Strom-Verlauf des DIAC zum Veranschaulichen
der Betriebsweise des DIAC. Wie in Fig. 31 gezeigt, sind
zwei Sätze von vier Lagendioden symmetrisch bezüglich
der Mittellinie des DIAC antiparallel angeordnet. Wie in
Fig. 32 gezeigt, entspricht der Spannungs-Strom-Verlauf
der Eigenschaft der vier Lagendiode in beiden Richtun
gen. D. h., der DIAC wird im AUS-Zustand gehalten, bei
dem kein Strom fließt, und daher als Element mit hohem
Widerstand wirkt, wenn eine Spannung angelegt ist, die
die Spannung ± Ve nicht übersteigt, und wird in den
EIN-Zustand gesetzt, bei dem Strom fließen kann und der
DIAC als leitendes Element wirkt, wenn eine Spannung
angelegt ist, die die Spannung ± Ve übersteigt. Der da
bei fließende Strom I H wird Haltestrom genannt und kann
durch Ändern der Dicke der zweiten Schicht N 2 vom n-Typ
oder der Ladungsträgerverhältnisse der ersten Schicht
vom p-Typ P 1/ersten Schicht vom n-Typ N 1 und N 2/P 2 ge
steuert werden. Der Widerstand des ferroelektrischen
Dünnfilmes 3 ist in der Größenordnung MΩ, und wenn eine
bei den Einschreib- und Auslesemoden angelegte Spannung
auf 5-10 V gesetzt ist, können ledichlich einige uA in
dem ferroelektrischen Dünnfilm 3 fließen, wobei I H
kleiner als der obige Strom vorgegeben ist.
Nun wird die Betriebsweise der in Fig. 30 gezeigten
Ausführungsform beschrieben. Wenn Daten in der Weise
eines destruktiven Auslesens von einer ausgewählten
Speicherzelle ausgelesen (oder in diese geschrieben)
werden, ist es notwendig, ein elektrisches Feld Er an
den ferroelektrischen Dünnfilm anzulegen, das die in
vertierte elektrische Feldstärke Es und die elektrische
Koerzitivfeldstärke Ec übersteigt. Dabei kann bei der in
Fig. 29 gezeigten Hystereseschleife die folgende Bezie
hung erhalten werden.
Er < Es < Ec (1)
In diesem Fall wird der Polarisationszustand einer
Speicherzelle, an die das elektrische Feld Er angelegt
ist, beispielsweise von d 44108 00070 552 001000280000000200012000285914399700040 0002003922423 00004 43989em Punkt a zum Punkt c umge
kehrt, und der Polarisationswert Pr kann entsprechend
der Hystereseschleife, auch nachdem das elektrische Feld
Er entfernt worden ist, unverändert gehalten werden.
Dann wird die Spannung V 1 zwischen die Streifenelektro
den 4 und 5 angelegt. Dabei wird V 1 so gesetzt, daß sie
die folgende Beziehung erfüllt.
V 1 Ve (2)
Unter dieser Bedingung wird der Halbleiterschaltungs
abschnitt 200 der Speicherzelle, an den V 1 angelegt ist,
in den EIN-Zustand gesetzt, so daß dieser als leitendes
Element wirkt, wodurch die Spannung V 1 direkt an den
ferroelektrischen Dünnfilm 3 angelegt werden kann. Dabei
wird die elektrische Feldstärke Ef wie folgt erhalten:
Ef = V 1/d 1 (3)
wobei d 1 die Dicke des ferroelektrischen Dünnfilmes 3
bezeichnet. Bei diesem Fall, falls Ef = Er, kann die
Polarisation invertiert sein. Dabei beträgt eine an die
benachbarte Speicherzelle angelegte Leckspannung gleich
V 2 (< Ve), die kleiner als V 1 ist. Um daher den Halb
leiterschaltungsabschnitt 200 in den AUS-Zustand zu
setzen und diesen als Element mit hohem Widerstand zu
betreiben, ist es notwendig, die folgende Beziehung zu
erfüllen.
V 1 Ve <V 2 (4)
Die Leckspannung V 2 hängt vom Abstand zwischen den
Elektroden ab, aber ist im allgemeinen geringer als ein
Bruchteil von V 1 gesetzt.
Das durch die Leckspannung V 2 verursachte elektrische
Leckfeld Eg kann wie folgt ausgedrückt werden, wenn der
Abstand (d. h., die Summe der Filmdicke d 1 und der Dicke
des DIAC, der als Halbleiterschaltungsabschnitt 200
wirkt) zwischen ersten und zweiten Streifenelektroden 4
und 5 d 2 beträgt.
Eg = V 2/d 2 (5)
In diesem Fall ist V 2 gleich der Leckspannung V 3, die an
die benachbarte Speicherzelle angelegt ist, wenn der
Halbleiterschaltungsabschnitt 200 nicht vorgesehen ist,
wobei die folgenden Gleichungen erhalten werden.
V 3 = Ed · d 1 (6)
V 3 = V 2 (7)
V 3 = V 2 (7)
Die folgende Gleichung kann aufgrund der Gleichungen (5)
bis (7) abgeleitet werden:
Eg = Ed · d 1/d 2 (8)
Da d 1/d 2 < 1, kann die folgende Beziehung gehalten wer
den:
Eg < Ed (9)
Wie oben beschrieben kann aufgrund des Halbleiterschal
tungsabschnittes 200 ein an die benachbarte Speicher
zelle angelegtes elektrisches Leckfeld verringert wer
den, wodurch es ermöglicht wird, das Übersprechen zu
verhindern.
Ferner kann Eg auf das Z 1/(Z 1+Z 2)-fache seines anfäng
lichen Wertes durch Setzen des Widerstandes Z 2 des Halb
leiterschaltungsabschnittes 200 auf einen Wert, der re
lativ größer als der Widerstand Z 1 des ferroelektrischen
Dünnfilmes 3 ist, reduziert werden, wodurch das über
sprechen noch wirksamer verhindert wird.
Es erfolgt nun unter Bezugnahme auf die Fig. 33A bis
33D ein Beispiel eines Herstellungsverfahrens der Ein
richtung dieses Ausführungsbeispieles.
Zuerst werden Streifenelektroden 4 auf dem Substrat 2 in
einer gitterförmigen Anordnung gebildet, und es werden
Isolierschichten 211 zwischen den Streifenelektroden zum
Nivellieren der Oberfläche angeordnet. Dann werden auf
einanderfolgend der ferroelektrische Dünnfilm 3 und die
Schicht N 3 geschichtet (Fig. 33A).
Die Schicht N 3 wird unter Verwendung beispielsweise
eines Fotolackes geätzt und in viele Abschnitte unter
teilt, so daß jeder unterteilte Abschnitt unter zwei
benachbarten Streifenelektroden liegt und jedes Ende des
unterteilten Abschnittes direkt über dem Zentrum einer
entsprechenden Elektrode von den Streifenelektroden
liegt. Dann werden die Schichten P 2 und N 2 aufeinander
folgend geschichtet (Fig. 33B) .
Nachdem die Schicht P 1 auf der Schicht N 2 angeordnet
ist, wird die Schicht N 1 in der Schicht P 1 durch die
Ionenimplantationstechnik gebildet. Dabei wird die
Schicht N 1 in einer symmetrischen Position mit der
Schicht N 3 gebildet (Fig. 33C).
Dann werden die geschichteten Halbleiter durch ein
RIE-Verfahren unter Verwendung eines Fotolackes als
Maske bis zur Oberfläche des ferroelektrischen Dünnfil
mes 3 geätzt, so daß für jede Speicherzelle die einzel
nen Schaltungsabschnitte 200 gebildet werden. Nach dem
Entfernen des Fotolackes werden Isolationsschichten 210
zur Nivellierung der Oberfläche gebildet und Streifen
elektroden 5 werden gebildet, womit der Bildungsprozeß
des Speichers abschließt.
Bei dem obigen Ausführungsbeispiel wird als Halbleiter
schaltungsabschnitt 200 ein DIAC verwendet. Es kann je
doch dieselbe Wirkung erhalten werden, wenn ein Vierla
gen-PNPN-Aufbau verwendet wird, der durch Verbinden
zweier Diodenelemente auf antiparallele Weise, wie in
Fig. 34 gezeigt, gebildet ist. Der Spannungs-Strom-Ver
lauf des Elementes ist in Fig. 35 gezeigt, und das Ele
ment weist einen Widerstand Z 3 auf, der wie folgt dar
gestellt wird, wenn das Element in den EIN-Zustand ge
setzt ist, bei dem eine höhere Spannung als Ve angelegt
ist.
Z 3 = Ve/Id (10)
Daher kann das an den ferroelektrischen Dünnfilm 3 einer
ausgewählten Speicherzelle angelegte elektrische Feld
Ef′ auf der Grundlage der Gleichung (3) wie folgt abge
leitet werden.
Ef′ = (V 1/d 1)(Z 1/(Z 1+Z 3)) (11)
Unter der Annahme, daß der Widerstand Z 1 im AUS-Zustand
nicht geändert wird, wird das an die benachbarte Spei
cherzelle angelegte elektrische Leckfeld Eg′ auf die
selbe Weise wie in Gleichung (8) wie folgt erhalten.
Eg′ = Ed · d 1/d 2 (12)
Unter dieser Bedingung wird das an eine ausgewählte
Speicherzelle angelegte elektrische Feld Ef′ schwächer
als Ef bei dem obigen DIAC. Da jedoch der Widerstand Z 4
im AUS-Zustand des Halbleiterschaltungsabschnittes grö
ßer als Z 3 ist, kann das an die benachbarte Speicher
zelle angelegte elektrische Leckfeld verringert werden
und das Übersprechen kann im Vergleich zu einem Fall,
bei dem kein Halbleiterschaltungsabschnitt vorgesehen
ist, effektiv verhindert werden.
Bei den obigen Ausführungsbeispielen ist der ferroelek
trische Dünnfilm 3 integriert, ohne geätzt zu sein,
ausgebildet. Jedoch kann dieser wie die Halbleiter
schaltungsabschnitte 200 geätzt sein und in viele
Abschnitte unterteilt sein, wobei Isolierschichten so
angeordnet sind, daß die ferroelektrischen Dünnfilm
abschnitte separat für jede Speicherzelle gebildet wer
den können.
Es wird nun ein Ausführungsbeispiel des ferroelektri
schen Speichers 1 erläutert, bei dem Halbleiterschalter
als Auswahleinrichtung verwendet werden. Fig. 36 zeigt
die perspektivische Explosionsansicht des ferroelektri
schen Speichers entsprechend diesem Ausführungsbeispiel,
und Fig. 37 zeigt in einer Draufsicht ein Beispiel einer
Treiberzellenschicht.
Zur Vereinfachung der Darstellung ist der in den Fig.
36 und 37 gezeigte Speicher als 625-Bitspeicher mit
Treiberzellen, die in einem Feld von fünf Zeilen mal
fünf Spalten angeordnet sind, ausgebildet.
Wie in Fig. 37 gezeigt, ist bei diesem Ausführungsbei
spiel die Treiberzellenschicht 121 aus Treiberzellen 120
gebildet, die in einer Matrixform (fünf Zeilen mal fünf
Spalten bei diesem Beispiel) in der gleichen Ebene an
geordnet sind, und bei dem mit jeweiligen Streifenelek
troden verbundene Halbleiterschalter zum selektiven
Verbinden der Streifenelektroden mit der gemeinsamen
Elektrode angeordnet sind. Wie in Fig. 36 gezeigt, sind
die mit dem ersten Elektrodenaufbau 4 verbundene Trei
berzellenschicht 121 a, der erste Elektrodenaufbau 4, der
ferroelektrische Dünnfilm 3, der zweite Elektrodenaufbau
5 und die mit dem zweiten Elektrodenaufbau 5 verbundene
Treiberzellenschicht 121 b in dieser Reihenfolge auf den
Substrat geschichtet. In der Praxis sind die Isola
tionsfilme 122 zwischen den Streifenelektroden und zwi
schen jeder Treiberzellenschicht und den Streifenelek
troden angeordnet, und es wird der geschnittene Aufbau
gemäß Fig. 38 für den Speicher erhalten.
Bei diesem Ausführungsbeispiel sind die Treiberzellen
mit derselben Strukturierung gebildet, und der Kontakt
abschnitt 120 a zwischen jeder Treiberzelle 120 und der
Streifenelektrode wird in derselben Position (linke
obere Ecke in Fig. 30) in jeder Treiberzelle gesetzt.
Die Treiberzellen jeder Zeile sind um einen Abstand der
Streifenelektroden bezüglich der Treiberzellen in der
benachbarten Zeile verschoben. Bei dieser Anordnung
können die Treiberzellen mit hoher Dichte gebildet wer
den. Als Ergebnis kann ein Anstieg der Anzahl von Spei
cherzellen (hohe Dichte), eine Vereinfachung des Mas
kenstrukturentwurfes für die Halbleiterherstellung, eine
Verbesserung der Prozeßeffizienz und dergleichen er
reicht werden.
Es ist ebenso möglich, die Treiberzelle 120 unter Ver
wendung eines Anschlußabschnittes und eines Schalt
abschnittes wie in Fig. 39 gezeigt auszubilden, und die
Kontaktabschnitte 120 a in Kontakt mit den Streifenelek
troden in Positionen zu setzen, die auf den jeweiligen
Anschlußabschnitten gesetzt sind und auf unterschiedli
chen Zeilen verschoben sind.
Im folgenden wird ein Verfahren zur Herstellung des
ferroelektrischen Speichers entsprechend dem Ausfüh
rungsbeispiel beschrieben. Die Fig. 40A bis 40J zei
gen Ansichten eines Beispieles des Herstellungsverfah
rens des ferroelektrischen Speichers, der die Treiber
zellenschichten verwendet.
Zuerst werden als erste Treiberzellenschicht 121 a
MOSFETs auf einem Si-Substrat 130 durch einen wohlbe
kannten Halbleiterprozeß gebildet. Wie man der Fig. 40A
entnimmt, werden Verunreinigungen in das Si-Substrat 130
zur Bildung einer Source-Diffusionsschicht 131 und einer
Drain-Diffusionsschicht 132 ionenimplantiert. Ein teil
weiser entfernter Feldoxidfilm 133 wird auf dem Si-Sub
strat 130 gebildet, eine Source-Elektrode 134 und eine
Drain-Elektrode 135 werden auf dem Isolationsfilm 133 so
gebildet, daß sie jeweils in Kontakt mit den Source- und
Draindiffusionsschichten 131 und 132 sind, und eine mit
einem Gateoxidfilm 136 bedeckte Gateelektrode 137 wird
zwischen den Source- und Drain-Elektroden gebildet. Die
Gatelektrode 137 wird so gebildet, daß sie sich über und
zwischen den Endabschnitten der Source- und Draindiffu
sionsschichten 131 und 132 erstreckt. Die Source- und
Drain-Elektroden 134 und 135 werden aus einem Material
gebildet, das beständig gegen Hitze ist, welche bei
einer späteren Wärmebehandlung auftritt, beispielsweise
aus einem hochtemperaturstabilen Metall wie z. B. Mo, W,
Ti oder deren Silizide (MoSi2, WSi2, TiSi2). Die Gate
elektrode 137 ist aus Polysilizium oder den obigen Si
liziden gebildet (Fig. 40A).
Die obere Oberfläche des MOSFET 121 a wird mit einem
Isolationsfilm 138 mit einer Dicke von 0,5-5 µm bedeckt.
Der Isolationsfilm 138 ist aus SiO2 oder PSG (Phosphor
silikatglas) gebildet, das durch Atmosphärendruck-CVD
(AP CVD) , Niedrigdruck-CVD (LP CVD) oder Plasma-CVD
(PCVD) gebildet wird. Fotolack 139 wird auf dem Isola
tionsfilm 138 abgeschieden (Fig. 40B). Dann werden Teile
des Fotolackes 139 und des Isolationsfilmes 138 durch
Rücksputtern oder durch eine RIE-Rückätztechnik zur Ein
ebnung der oberen Oberfläche des Isolationsfilmes ent
fernt.
Wie in Fig. 40C gezeigt, wird ein Kontaktloch 140 z. B.
durch einen wohlbekannten Fotoätzprozeß in dem Teil des
Isolationsfilmes 138 gebildet, der einem Kontaktab
schnitt der Sourceelektrode 134 entspricht, die elek
trisch mit dem auf der ebenen Oberfläche des Isola
tionsfilmes 138 zu bildenden ersten Elektrodenaufbau 4
verbunden ist.
Zum Füllen des Kontaktloches 140 wird elektrisch lei
tendes Material wie z. B. Metall abgeschieden, womit
der Kontakt 141 gebildet wird. Um das Metall in das
Kontaktloch 140 zu füllen, wird eine selektive
CVD-Technik unter Verwendung von W (Wolfram) angewendet
(Fig. 40D).
Wie in Fig. 40E gezeigt, wird auf der oberen Oberfläche
des Isolationsfilmes 138 ein Elektrodenmetall bis zu
einer Dicke von 0,1-1,0 µm gebildet und selektiv in
Streifenform durch die Fotoätztechnik so geätzt, daß ein
Elektrodenaufbau 4 mit einer Vielzahl von Streifenelek
troden gebildet wird. Hochtemperaturstabiles Metall oder
dessen Silizide können als Elektrodenmetall verwendet
werden. Ferner kann ebenfalls dotiertes Polysilizium,
das mit einer Verunreinigung wie z. B. Phosphor hochdo
tiert ist, verwendet werden. Einer der Streifenelektro
den des ersten Elektrodenaufbaues 4 wird über den Kon
takt 141 mit der Sourceelektrode 134 des MOSFET 121 a
verbunden.
Als nächstes werden, wie in Fig. 40f gezeigt, ein auf
die gleiche Weise wie in Fig. 33D gezeigt gebildeter
Isolationsfilm 142 aus SiO2 oder PSG und Fotolack 143
auf der Oberfläche der Halbleiterstruktur mit dem im
vorhergehenden Schritt gebildeten ersten Elektrodenauf
bau 4 gebildet.
Danach werden, wie in Fig. 40G gezeigt, der Fotolack 143
und der Isolationsfilm 142 durch das Rücksputtern oder
die RIE-Rückätztechnik glattgeätzt, bis die obere Ober
fläche des Elektrodenaufbaues 4 erreicht ist, wodurch
eine ebene obere Oberfläche der Halbleiterstruktur er
reicht wird.
Dann wird, wie in Fig. 40H gezeigt, ein beispielsweise
aus PTZ gebildeter ferroelektrischer Dünnfilm 3 auf der
glatten Oberfläche der Halbleiterstruktur mit einer
gewünschten Dicke gebildet. Das Verfahren zur Bildung
des Filmes wird unter Verwendung des Ionsputterverfah
rens, RF-Magnetron-Sputterverfahrens, Elektronstrahlab
scheideverfahrens, Clusterionstrahlverfahrens, MOCVD-
Verfahrens oder dergleichen durchgeführt. Beispielsweise
wird es bevorzugt, daß ein Mehrfach-Ionenstrahlsputter
verfahren verwendet wird, um die Zusammensetzung des
Dünnfilmes zu steuern, wenn ein Mehrfachelementeoxid
dünnfilm aus PZT, PLZT oder dergleichen gebildet wird.
Danach kann die Wärmebehandlung bei Temperaturen höher
als 600°C durchgeführt werden, um den ferroelektrischen
Dünnfilm 3 auszukristallisieren.
Als nächstes wird, wie in Fig. 40I gezeigt, ein leitfä
higes Elektrodenmaterial auf der oberen Oberfläche des
ferroelektrischen Dünnfilmes 3 bis zu einer Dicke von
0,1-1,0 um gebildet und durch das Fotoätzen selektiv so
geätzt, daß der zweite Elektrodenaufbau 5 mit einer
Vielzahl von Streifenelektroden, die die Streifenelek
troden des ersten Elektrodenaufbaues 4 schneiden, ge
bildet wird. Bei diesem Schritt wird das gleiche Elek
trodenmaterial wie bei dem Schritt nach Fig. 40E ver
wendet.
Ein Isolationsfilm 143 wird mit einer Dicke von 0,5-5,0
um zum Bedecken des zweiten Elektrodenaufbaues 5 gebil
det und auf die gleiche Weise wie bei den Schritten nach
Fig. 40B und 40F eingeebnet. Dann wird, wie in Fig. 40J
gezeigt, ein Kontakt 144 in dem Isolationsfilm 143 auf
die gleiche Weise wie bei den in den Fig. 40C und 40D
gezeigten Schritten gebildet.
Als nächstes wird ein aus Polysilizium oder amorphem
Silizium gebildeter Siliziumfilm mit einer Dicke von
0,1-1,0 um auf der oberen Oberfläche des Isolationsfil
mes 143 durch das LP CVD-Verfahren, P CVD-Verfahren,
Elektronstrahlabscheideverfahren, Sputterverfahren und
dergleichen gebildet. Dann wird zur Bildung des kri
stallisierten Siliziumfilmes 145 eine Wärmebehandlung
durchgeführt. Das Verfahren zum Erreichen des kristal
lisierten Siliziumfilmes 145 kann durch Durchführen des
Ausheilprozesses bei einer hohen Temperatur von ungefähr
600°C oder Anwenden eines Elektronenstrahles oder eines
ultravioletten Laserstrahles auf das Polysilizium oder
das amorphe Silizium für eine kurze Zeitspanne (weniger
als 1 nsec.) zum Anheben deren Temperatur nahe an den
Schmelzpunkt von Silizium erreicht werden. Nach der
Kristallisation des Siliziums wird der Siliziumfilm bis
auf den Teil, in dem die als zweite Treiberzellen ver
wendeten, planaren TFTs (Dünnfilmtransistoren) gebildet
sind, durch den Fotoätzprozeß entfernt, und ein Kanal
dotierungsprozeß (Ionenimplantationsprozeß mit kleiner
Verunreinigungskonzentration) zum Steuern der Schwel
lenspannung des TFT wird durchgeführt. Dann wird eine
Verunreinigung wie z. B. As oder P in Abschnitte des
Siliziumfilmes zur Bildung von n⁺-Typ Diffusionsschich
ten 145 a und 145 b, die mit den Source- und Drainelek
troden der TFT verbunden werden, ionenimplantiert. Dabei
wird der Ausheilprozeß bei Temperaturen höher als 600°C
zur Aktivierung der ionenimplantierten Verunreinigung
durchgeführt. Der thermische Ausheilprozeß kann ebenso
zum Ausheilen des ferroelektrischen Dünnfilmes 3 zur
Kristallisation (Fig. 40K) verwendet werden.
Ein leitfähiger Film aus Al, AlSi, AlSiCu oder derglei
chen wird bis zu einer Dicke von 0,1-1,0 µm auf dem Si
liziumfilm 145 und dem Isolationsfilm 143 durch das
Sputterverfahren, das Elektronenstrahlabscheideverfahren
oder dergleichen gebildet. Dann wird der leitfähige Film
zur Bildung der Sourceelektrode 146 und der Drainelek
trode 147 selektiv durch den Fotoätzprozeß entfernt. Die
Sourceelektrode 146 bzw. die Drainelektrode 147 wird je
weils mit den n⁺-Typ-Diffussionsschichten 145 a bzw. 145 b
verbunden. Ferner wird die Sourceelektrode 146 über den
Kontakt 144 mit dem zweiten Elektrodenaufbau 5 verbunden
(Fig. 40L).
Ein zur Bildung des Gateisolierfilmes des TFT verwende
ter Isolationsfilm wird durch das CVD-Verfahren gebildet
und zur Bildung eines Gateisolierfilmes 148 wie in Fig.
33M gezeigt selektiv durch den Fotoätzprozeß entfernt.
Der Isolierfilm 148 kann aus Si3N4, SiO, Ta2O5
oder dergleichen gebildet sein.
Ein aus Al, AlSi, AlSiCu oder dergleichen gebildeter
leitfähiger Film wird bis zu einer Dicke von 0,1 bis 1,0
µm auf dem Isolierfilm 148 beispielsweise durch das
Sputterverfahren, Elektronenstrahlabscheideverfahren
gebildet. Der leitfähige Film wird selektiv durch den
Fotoätzprozeß zur Bildung einer Gateelektrode 149 ent
fernt, wodurch eine Einrichtung mit Treiberzellen
schichten 121 a und 121 b wie in Fig. 40N gezeigt erhalten
wird. Bei diesem Fall sind die Gateelektrode 149, die
Sourceelektrode 146 und die Drainelektrode 147 aus Al
oder Al-Legierung gebildet, können jedoch auch aus einem
Material, das in dem Schritt nach Fig. 40A verwendet
wird, gebildet werden.
Falls benötigt, ist es möglich, auf der Oberfläche des
TFT einen Passivierungsfilm 150 aus Si3N4, PSG oder
dergleichen zu bilden, wie in Fig. 40O gezeigt.
Auf diese Weise kann ein ferroelektrischer Speicher mit
Treiberzellenschichten entsprechend dem oben beschrie
benen Verfahren vervollständigt werden.
Bei dem oben beschriebenen Verfahren der Herstellung des
ferroelektrischen Speichers sind die Treiberzellen
schicht, der erste Elektrodenaufbau, der ferroelektri
sche Dünnfilm, der zweite Elektrodenaufbau und die
Treiberzellenschicht in dieser Reihenfolge auf dem
Si-Substrat gebildet. Um jedoch die Kristallqualität des
ferroelektrischen Dünnfilmes zu verbessern, ist es mög
lich, zuerst einen ferroelektrischen Dünnfilm auf einem
beispielsweise monokristallinem Si-Substrat zu bilden,
einen ersten Elektrodenaufbau, eine erste Treiberzel
lenschicht und eine Stützplatte auf der oberen Oberflä
che des ferroelektrischen Dünnfilmes zu bilden, das mo
nokristalline Substrat zu entfernen, und dann einen
zweiten Elektrodenaufbau und eine zweite Treiberzellen
schicht zu bilden. Ferner ist es möglich, einen einla
gigen oder mehrlagigen Dünnfilm aus einem Material wie
z. B. MgO, dessen symmetrische Kristalleigenschaft und
Gitterkonstante dem ferroelektrischen Dünnfilm ähnlich
sind, vor der Bildung des ferroelektrischen Dünnfilmes
zu bilden. In diesem Fall kann die Kristallisierung und
die Wirkung der Orientierung des ferroelektrischen
Dünnfilmes verbessert werden.
Ferner sind bei diesem Ausführungsbeispiel jeweils
Treiberzellenschichten 121 a und 121 b jeweils für den
ersten und den zweiten Elektrodenaufbau 4 und 5 vorge
sehen. Es ist ebenso möglich, eine einlagige Treiber
zellenschicht 121 mit Treiberzellen 122 für den ersten
Elektrodenaufbau und Treiberzellen 123 für den zweiten
Elektrodenaufbau, die abwechselnd in den Zeilen- und
Spaltenrichtungen, wie in den Fig. 41 und 42, an
geordnet sind, auszubilden. Aufgrund dieser Anordnung
wird die Speicherzellendichte oder die Speicherkapazität
pro Einheitsfläche verringert, die ganze Treiberzellen
schicht 121 kann jedoch durch einen einzigen Prozeß ge
bildet werden, wodurch die Anzahl der Herstellungs
schritte verringert wird.
Da bei dem obigen Ausführungsbeispiel das Substrat aus
Si gebildet ist, wird die erste Treiberzellenschicht
121 a aus MOSFET gebildet. Wenn jedoch das Substrat aus
einem anderen Material wie z. B. Glas gebildet ist, kann
die erste Treiberzellenschicht 121 a aus TFTs gebildet
sein, wie die zweite Treiberzellenschicht 121 b. Ferner
wird bei dem obigen Ausführungsbeispiel der Herstel
lungsprozeß unter der Annahme erläutert, daß ein TFT vom
planaren Typ verwendet wird. Es ist jedoch ebenso mög
lich, die in den Fig. 43A bis 43C gezeigten anderen
Typen von TFTs zu verwenden. D. h., die Fig. 43A bis
43C zeigen jeweils TFTs vom planaren Typ, vom versetzten
Typ und vom rückwärts versetzten Typ. In den Fig.
43A-43C sind den Abschnitten, die denen des in den Fig.
40A bis 40 O gezeigten TFTs vom planaren Typ ähn
lich sind, denselben Bezugsziffern zuzuordnen.
Im folgenden wird die Treiberzellenschicht genauer er
läutert.
Fig. 44 stellt ein Verbindungsdiagramm eines Teiles der
Treiberzellenschicht bei einem Fall dar, bei dem ein
MOS-Transistor als Halbleiterschalter verwendet wird.
Wie aus Fig. 44 ersichtlich, sind die Drainelektroden D
derjenigen der in einer Matrixform angeordneten Transi
storen, die auf derselben Spalte liegen, mit einem
entsprechenden gemeinsamen Anschluß Vdi (i=1,2,...), und
die Gatelektroden G der Transistoren, die auf derselben
Zeile liegen, sind mit einem entsprechenden gemeinsamen
Anschluß Vgi (i=1, 2, ...) verbunden. Anschlüsse für
Sourceelektroden S sind unabhängig für jede Treiberzelle
vorgesehen. Die Drainelektrodenanschlüsse Vdi, bzw. die
Gateelektrodenanschlüsse Vgi, bzw. die Sourceelektroden
sind jeweils mit der in Fig. 14 gezeigten gemeinsamen
Elektrode 6, bzw. dem Steuerabschnitt 58, bzw. dem
Elektrodenaufbau 60 verbunden. Fig. 45 zeigt eine An
sicht eines Teiles der Treiberzellenschicht des wie oben
beschrieben gebildeten ferroelektrischen Speichers. Wie
in Fig. 38 gezeigt, erstrecken sich die parallel gebil
deten Drainelektroden 124 in Spaltenrichtung, und die
parallel gebildeten Gateelektroden 125 erstrecken sich
in Zeilenrichtung, so daß sich die Elektroden schneiden.
Die Sourceelektroden 126 sind in Bereiche gebildet, die
durch die Drainelektrode 124 und die Gateelektrode 125
definiert sind, und sind in einer Matrixform angeordnet.
In Fig. 45 bezeichnet der durch unterbrochene Linien
umgebene Abschnitt eine Treiberzelle 120, und bei diesem
Ausführungsbeispiel ist die Treiberzelle aus einem ein
zigen Schalter gebildet. Wie in Fig. 46 gezeigt, ist
jede Sourceelektrode 126 zur Vergrößerung der effektiven
Fläche in der Form eines "umgekehrten C" gebildet, so
daß die Streifenelektroden mit den Sourceelektroden über
Kontaktabschnitte 120 a, die auf den jeweiligen Source
elektroden bei Positionen, die in Zeilenrichtung ver
schoben sind, gebildet sind, verbunden werden, während
die Treiberzellen in einer Linie gehalten sind. Im Ge
gensatz dazu sind gemäß Fig. 47 die Treiberzellen 120 in
jeder Zeile um einen Abstand der Streifenelektroden des
Elektrodenaufbaues 4 im Hinblick auf die Treiberzellen
in der benachbarten Zeile verschoben. Falls die Trei
berzellen verschoben sind und auf diese Weise mit den
Streifenelektroden verbunden sind, ist es nicht notwen
dig, die Fläche der Sourceelektrode zu vergrößern, und
die Sourceelektrode kann, wie in Fig. 47 gezeigt, bei
spielsweise in rechteckiger Form ausgebildet sein.
Als nächstes wird ein Ausführungsbeispiel erläutert, bei
dem der Halbleiterschalter aus dem in Fig. 23 gezeigten
CMOS Transistor gebildet ist.
Fig. 48 zeigt eine Draufsicht eines CMOS Transistors. Um
die CMOS Transistoren mit den vier Transistoren Tr 1 bis
Tr 4 auf dem selben Substrat zu bilden, sind die Posi
tionen der Transistoren Tr 3 und Tr 4 aus Fig. 23 in Fig.
48 umgekehrt. Eine gemeinsame Draindiffusionsschicht 162
der Transistoren Tr 1 und Tr 3 ist zwischen den Source
diffusionsschichten 160 und 161 der jeweiligen Transi
storen Tr 1 und Tr 3 gebildet. Sourcediffusionsschichten
163 und 164 der Transistoren Tr 2 und Tr 4 und die ge
meinsame Draindiffusionsschicht 165 der Transistoren Tr 2
und Tr 4 sind symmetrisch hinsichtlich der Sourcediffu
sionsschichten 160 und 161 und der gemeinsamen Drain
diffusionsschicht 162 angeordnet. Eine Gateelektrode 166
des Transistors Tr 1 ist oberhalb und zwischen der Sour
cediffusionsschicht 160 des Transistors Tr 1 und der ge
meinsamen Draindiffusionsschicht 162 der Transistoren
Tr 1 und Tr 3 gebildet. Vorzugsweise sind Gateelektroden
167, 168 und 169 sämtlich oberhalb und zwischen einer
jeweiligen Schicht der Sourcediffusionsschichten und
einer jeweiligen Schicht der gemeinsamen Draindiffu
sionsschichten gebildet. In diesem Fall sind die Gate
elektroden 167 und 168 der Transistoren Tr 2 und Tr 3 mit
einander verbunden und bilden eine einzige leitfähige
Schicht. Ferner sind die Sourcediffusionsschicht 160 des
Transistors Tr 1 und die Sourcediffusionsschicht 163 des
Transistors Tr 2 durch eine "T"-förmige Vin-Elektrode 170
miteinander verbunden. Ebenso sind Sourceelektroden 161
und 164 der Transistoren Tr 3 und Tr 4 und gemeinsame
Draindiffusionsschichten 162 und 165 miteinander durch
eine "H′-förmige Vout-Elektrode 171 verbunden. Die
Vin-Elektrode 170 bzw. die Vout-Elektrode 171 sind je
weils mit der gemeinsamen Elektrode 6 (7) bzw. dem in
Fig. 14 gezeigten Elektrodenaufbau 4 (5) verbunden. Die
Gateelektroden 166, 169 der Transistoren Tr 1, Tr 4 und
die Gateelektroden 167, 168 der Transistoren Tr 2, Tr 3,
die integriert gebildet sind, sind mit dem Steuerab
schnitt 58 aus Fig. 14 verbunden, so daß die gebildeten
Elektroden mit einem Signal in invertierter Relation
bezüglich eines an die letzteren Elektroden angelegten
Signales versorgt werden können. Die Fig. 49A und 49B
sind Schnittansichten, genommen entlang der Linien
42A-42A und 42B-42B aus Fig. 48. Wie in den Fig. 49A
und 49B gezeigt, ist eine p-Wannendiffusionsschicht 173
in dem Oberflächenbereich des n-Typ-Substrates 172 in
dem Bereich der Transistoren Tr 2 und Tr 4 gebildet, und
n⁺-Typdiffusionsschichten 163, 164 und 165 sind in dem
Oberflächenbereich der p-Wannendiffusionsschicht 173
gebildet. In dem Bereich der Transistoren Tr 1 und Tr 3
sind p⁺-Typ-Source- und Draindiffusionsschichten 160,
163 und 162 in dem Oberflächenbereich des n-Typ-Sub
strates 172 gebildet. Fig. 50 zeigt ein Verbindungsdia
gramm eines Falles, bei dem die Treiberzellen in jeder
Zeile bezüglich der Treiberzellen in der benachbarten
Zeile verschoben sind. Wie aus der Fig. 50 ersichtlich,
sind die Vin-Elektroden 170 auf derselben Spalte mit dem
gemeinsamen Anschluß Vi (i=1, 2, ...) verbunden, die
Gateelektroden der Transistoren Tr 1 und Tr 4 auf dersel
ben Zeile sind mit den jeweiligen gemeinsamen Anschlüs
sen Gi und Gi+1 verbunden, und die gemeinsamen Gate
elektroden der Transistoren Tr 2 und Tr 3 auf derselben
Zeile sind mit dem gemeinsamen Anschluß Gi verbunden.
Ferner sind Vout-Anschlüsse für jede Treiberzelle unab
hängig gebildet, und der Anschluß V 1 ist mit der ge
meinsamen Elektrode 6 verbunden, und die Anschlüsse Gi,
Gi+1 und Gi sind mit dem Steuerabschnitt 58 verbunden.
Bei einem Fall, bei dem die durch unterbrochene Linien
umgebene Treiberzelle 120 in der Schaltung in diesem
Ausführungsbeispiel ausgewählt ist, werden Signale mit
invertierter Relation an die Anschlüsse G 1, G 2 und den
Anschluß G 1 angelegt, und gleichzeitig wird ein Signal
an den Anschluß V 1, der durch eine Auswahlschaltung
(nicht gezeigt) ausgewählt wird, angelegt.
Bei den obigen Beispielen sind die Gateelektroden über
eine Vielzahl von Schaltern verbunden, und die Drain
elektroden sind ebenso über eine Vielzahl von Schaltern
miteinander verbunden, und es ist notwendig, durch An
legen von Gateimpulsen die Schalter selektiv ein- und
auszuschalten. Es ist ferner notwendig, zwischen der
gemeinsamen Elektrode und dem Drainelektrodenanschluß
Vdi eine Drainelektrodenauswahlschaltung (nicht gezeigt)
vorzusehen, um die Drainelektrode auszuwählen, an die
ein Leseimpuls oder Schreibimpuls angelegt wird.
Bei dem Ausführungsbeispiel, das die Treiberzellen
schicht verwendet, wird der Speicher mit einem einzigen
ferroelektrischen Dünnfilm 1 gebildet. Es ist jedoch
möglich, durch Schichten der ferroelektrischen Dünnfilme
einen ferroelektrischen Speicher vom geschichteten Typ
zu bilden. In diesem Fall wird der in dem Schritt nach
Fig. 40O gebildete Passivierungsfilm 150 eben gemacht,
um den ferroelektrischen Speicher vom geschichteten Typ
mit einer Treiberzellenschicht oder Schichten zu bilden,
und dann wird der Prozeß nach den Fig. 40C bis 40O
wiederholt durchgeführt. Fig. 51 zeigt ein Beispiel des
ferroelektrischen Speichers vom geschichteten Typ ent
sprechend dem oben beschriebenen Verfahren. In Fig.
51 wird die Zellenschicht 121 gemeinsam für die beiden
geschichteten ferroelektrischen Dünnfilme 3 a und 3 b
verwendet. Es ist jedoch ebenso möglich, für die jewei
ligen ferroelektrischen Dünnfilme zwei Treiberzellen
schichten separat anzuordnen.
Bei dem in den Fig. 40A bis 40O gezeigten Herstel
lungsverfahren werden die Treiberzellenschicht, der
Elektrodenaufbau, der ferroelektrische Dünnfilm, der
Elektrodenaufbau und die Treiberzellenschicht in dieser
Reihenfolge auf dem Substrat angeordnet. Es ist jedoch
ebenso möglich, die in den Fig. 40g und 40h gezeigten
Elemente separat zu bilden, d. h., ein Element 190 mit
einer Treiberzellenschicht 121 b und einem auf dem Sub
strat 2 angeordneten Elektrodenaufbau 5, ein Element 191
mit einer Treiberzellenschicht 121 z, einen Elektroden
aufbau 4 und einen ferroelektrischen Dünnfilm 3, die in
dieser Reihenfolge auf dem Substrat 2 angeordnet sind,
zu bilden, und dann die Elemente 190 und 191 zusammen
zubonden, wobei die Streifenelektroden der Elektroden
aufbauten 4 und 5 sich überschneiden. Damit kann ein
einlagiger ferroelektrische Speicher erhalten werden.
Auf diese Weise kann der Herstellungsprozeß des ferro
elektrischen Speichers vereinfacht werden, und die Mas
senproduktion kann verbessert werden.
Diese Erfindung ist nicht auf die obigen Ausführungs
beispiele beschränkt, sondern kann verschieden modifi
ziert werden.
Beispielsweise sind bei den obigen Ausführungsformen die
ersten und zweiten Elektrodenaufbauten mit dem dazwi
schen angeordneten ferroelektrischen Dünnfilm angeord
net, und die Polarisationsrichtung ist so gesetzt, daß
sie mit der Richtung der Schichtung (senkrechte Richtung
in der Zeichnung) übereinstimmt. Die Polarisationsrich
tung kann aber auch senkrecht zur Schichtungsrichtung
(laterale Richtung in der Zeichnung) gesetzt sein. Die
Fig. 54A und 54B zeigen ein Ausführungsbeispiel, bei
dem die Polarisationsrichtung in lateraler Richtung ge
setzt ist. Fig. 54A zeigt einen ferroelektrischen Spei
cher, bei dem eine Vielzahl von Löchern in dem auf dem
Substrat 2 gebildeten ferroelektrischen Dünnfilm 3 ge
bildet sind, und die Streifenelektroden der Elektroden
aufbauten 4 und 5 abwechselnd in den Löchern angeordnet
sind, so daß Abschnitte des ferroelektrischen Dünnfilmes
3 zwischen den jeweiligen Streifenelektroden der ersten
und zweiten Elektrodenaufbauten 4 und 5 angeordnet sein
können. Damit ist die Polarisationsrichtung so gesetzt,
wie durch die in den Fig. 54A und 54B angedeuteten
Pfeile gezeigt. Da der ferroelektrische Dünnfilm nicht
auf dem Elektrodenaufbau gebildet ist, sondern direkt
auf dem Substrat, weist der ferroelektrische Dünnfilm
bei diesem Aufbau durch Verwenden eines monokristallinem
Substrates, das bezüglich der Kristallisierung und der
Gitterkonstante dem ferroelektrischen Dünnfilm ähnlich
ist, eine exzellente Kristallisierung, Orientierungs
wirkung und Polarisationseigenschaft auf. Fig. 54B zeigt
einen ferroelektrischen Speicher, bei dem die Streifen
elektroden der ersten und zweiten Elektrodenaufbauten 4
und 5 auf einer Oberfläche des auf einem Substrat 2 ge
bildeten ferroelektrischen Dünnfilmes 3 gebildet sind
und sich rechtwinklig schneiden, wobei ein Isolations
film dazwischen angeordnet ist. Bei diesem Aufbau ist
die Polarisation des zwischen den ersten und zweiten
Elektrodenaufbauten 4 und 5 angeordneten ferroelektri
schen Dünnfilmes 3 wie durch einen Pfeil in Fig. 54B
gezeigt gesetzt. Bei diesem Ausführungsbeispiel ist der
ferroelektrische Dünnfilm ebenso wie beim vorhergehenden
Ausführungsbeispiel direkt auf dem Substrat gebildet,
und daher kann ein Dünnfilm mit besserer Kristallisie
rung erreicht werden. Da es in diesem Fall nicht not
wendig ist, den ferroelektrischen Dünnfilm einem Prozeß
wie beispielsweise einem Ätzprozeß zu unterziehen, wird
die Kristallisierung des Dünnfilmes nicht zerstört, wo
durch es ermöglicht wird, einen Speicherfilm mit hoher
Qualität zu erhalten.
Ferner ist bei den obigen Ausführungsbeispielen der
ferroelektrische Dünnfilm 3, und der erste und der
zweite Elektrodenaufbau 4 und 5 jeweils in einer Ebene
angeordnet. Wie in Fig. 55 gezeigt, ist es jedoch mög
lich, den ersten Elektrodenaufbau 4 und den ferroelek
trischen Dünnfilm 3 mit Grabenabschnitten zu bilden, und
den zweiten Elektrodenaufbau 5 in und auf den Graben
abschnitten zu bilden. Bei diesem Aufbau wird die ef
fektive Fläche der gegenüberliegenden Elektroden einer
Speicherzelle groß, wodurch die statische Kapazität
vergrößert wird. Folglich wird der Rauschabstand für das
Signal verbessert, und der Auslesebetrieb kann verein
facht werden.
Ferner ist es möglich, ein Vielzahl von gemeinsamen
Elektroden 8 und 9 für die jeweiligen ersten und zweiten
Elektrodenaufbauten 4 und 5, wie in Fig. 56 gezeigt,
vorzusehen. In Fig. 56 sind drei gemeinsame Elektroden
8, 9 vorgesehen, wobei jede dritte Streifenelektrode von
jedem Elektrodenaufbau mit einer entsprechenden Elek
trode der drei gemeinsamen Elektroden verbunden ist. Bei
diesem Fall ist zwischen den gemeinsamen Elektroden 8
und 9 und den Streifenelektroden der Elektrodenaufbauten
4 und 5, die nicht elektrisch verbunden sind, ein Iso
lierfilm 65 gebildet. Falls auf diese Weise eine Viel
zahl von gemeinsamen Elektroden vorgesehen sind, können
Daten parallel in einen einlagigen ferroelektrischen
Speicher geschrieben oder ausgelesen werden.
Ferner wird bei dem obigen Ausführungsbeispiel die In
tegrationsdichte durch Verlagern der Schnittpunkte zwi
schen den Treiberzellen und den Streifenelektroden der
in einer flachen Konfiguration gebildeten Treiberzel
lenschicht verbessert. Es ist jedoch möglich, die Trei
berzellen mit einer vertikalen Struktur für jede Spei
cherzelle auszubilden. Fig. 57 zeigt ein Ausführungs
beispiel, bei dem vertikale FETs 300 als Treiberzellen
gebildet sind. Insbesondere sind n-Typ-Schichten 302,
p-Typ-Schichten 303 und n-Typ-Schichten 304 aufeinan
derfolgend auf entsprechende Drainelektroden 301 gebil
det, Gateelektroden 306 sind auf den entsprechenden
Seitenoberflächen der geschichteten Strukturen über
Isolationsschichten 305 zur Ausbildung vertikaler FETs
300 gebildet, und ferroelektrische Dünnfilme 3 und
Streifenelektroden 5 sind aufeinanderfolgend auf jewei
lige n-Typ-Schichten 304 von vertikalen FETs 300 gebil
det.
Wie oben beschrieben, kann die Fläche jeder Treiberzelle
verringert werden und die Integrationsdichte verbessert
werden durch Ausbilden der Treiberzellenschicht durch
vertikale FETs.
Wie oben beschrieben, kann gemäß dieser Erfindung ein
kleiner und dünner ferroelektrischer Speicher, sowie ein
Verfahren zum Treiben und Herstellen des Speichers vor
gesehen werden, bei dem die Position der gespeicherten
Information eines ferroelektrischen Speichers zur Ver
einfachung der Positionssteuerung für die Speicher- und
Lesevorgänge bestimmt werden kann, und Information bei
einer hohen Geschwindigkeit gespeichert und ausgelesen
werden kann.
Ferner kann ein ferroelektrischer Speicher vom ge
schichteten Typ, sowie Verfahren zum Treiben und Her
stellen des ferroelektrischen Speichers vom geschichte
ten Typ vorgesehen werden, der durch eine Schichtung
einer Vielzahl von ferroelektrischen Speichern zur Er
zielung einer großen Speicherkapazität gebildet ist, und
in den Information gespeichert und ausgelesen werden
kann.
Ebenso kann eine neuartige Speicherkarte vorgesehen
werden, die mit einem ferroelektrischen Speicher gebil
det ist und eine beträchtlich vergrößerte Speicherkapa
zität aufweist.
Claims (19)
1. Ferroelektrischer Speicher mit:
- - einem ferroelektrischen Dünnfilm (3) mit einer ersten und einer zweiten Oberfläche, die sich ge genüberstehen;
- - einem ersten Elektrodenaufbau (4) mit einer Viel zahl von Streifenelektroden, die parallel auf der ersten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind;
- - einem zweiten Elektrodenaufbau (5) mit einer Vielzahl von Streifenelektroden, die parallel auf der zweiten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind und die Streifen elektroden des ersten Elektrodenaufbaues (4) schneiden;
- - einer ersten und einer zweiten gemeinsamen Elek trode (6, 7), die separat von den Endabschnitten des jeweiligen ersten und des zweiten Elektroden aufbaues (4, 5) angeordnet sind und sich jeweils in die Richtung erstrecken, in der die Streifen elektroden des ersten und des zweiten Elektroden aufbaues (4, 5) angeordnet sind; und
- - einer Auswahleinrichtung zum jeweiligen Verbinden des ersten und des zweiten Elektrodenaufbaues (4, 5) mit der ersten und der zweiten gemeinsamen Elektrode (6, 7) und zum selektiven Aktivieren von zumindest einer Elektrode von den Streifenelek troden des ersten und des zweiten Elektrodenauf baues (4, 5).
2. Ferroelektrischer Speicher mit:
- - einem ferroelektrischen Dünnfilm (3) mit einer ersten und einer zweiten Oberfläche, die sich ge genüberstehen;
- - einem ersten Elektrodenaufbau (4) mit einer Viel zahl von Streifenelektroden, die parallel auf der ersten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind;
- - einem zweiten Elektrodenaufbau (5) mit einer Vielzahl von Streifenelektroden, die parallel auf der zweiten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind und die Streifen elektroden des ersten Elektrodenaufbaues (4) schneiden;
- - einer ersten und einer zweiten gemeinsamen Elek trode (6, 7), die separat von den Endabschnitten des jeweiligen ersten und des zweiten Elektroden aufbaues (4, 5) angeordnet sind und sich jeweils in die Richtung erstrecken, in der die Streifen elektroden des ersten und des zweiten Elektroden aufbaues (4, 5) angeordnet sind; und
- - einem fotoleitenden Element, das auf und zwischen dem ersten und dem zweiten Elektrodenaufbau (4, 5) und der ersten und der zweiten gemeinsamen Elek trode (6, 7) gebildet ist.
3. Ferroelektrischer Speicher mit:
- - einem ferroelektrischen Dünnfilm (3) mit einer ersten und einer zweiten Oberfläche, die sich ge genüberstehen;
- - einem ersten Elektrodenaufbau (4) mit einer Viel zahl von Streifenelektroden, die parallel auf der ersten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind;
- - einem zweiten Elektrodenaufbau (5) mit einer Vielzahl von Streifenelektroden, die parallel auf der zweiten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind und die Streifen elektroden des ersten Elektrodenaufbaues (4) schneiden;
- - einer ersten und einer zweiten gemeinsamen Elek trode (6, 7), die separat von den Endabschnitten des jeweiligen ersten und des zweiten Elektroden aufbaues (4, 5) angeordnet sind und sich jeweils in die Richtung erstrecken, in der die Streifen elektroden des ersten und des zweiten Elektroden aufbaues (4, 5) angeordnet sind; und
- - einer Halbleiterschalteinrichtung zum jeweiligen Verbinden des ersten und des zweiten Elektroden aufbaues (4, 5) mit der ersten und der zweiten gemeinsamen Elektrode (6, 7) und zum selektiven Aktivieren von zumindest einer Elektrode von den Streifenelektroden des ersten und des zweiten Elektrodenaufbaues (4, 5).
4. Ferroelektrischer Speicher nach Anspruch 3, dadurch
gekennzeichnet, daß eine Treiberzellenschicht ge
bildet ist, die eine Vielzahl von in einer Ebene
angeordneter Treiberzellen aufweist und zumindest
einen Halbleiterschalter für jede der Streifenelek
troden des ersten und des zweiten Elektrodenaufbaues
(4, 5) aufweist, und die Treiberzellenschicht zu
sammen mit dem ferroelektrischen Dünnfilm (3), dem
ersten und dem zweiten Elektrodenaufbau (4, 5) zur
Bildung einer geschichteten Struktur geschichtet
ist.
5. Ferroelektrischer Speicher nach Anspruch 4, dadurch
gekennzeichnet, daß die Treiberzellenschicht aus
einer Vielzahl von Dünnfilmtransistoren gebildet
ist.
6. Ferroelektrischer Speicher nach Anspruch 4, dadurch
gekennzeichnet, daß der Abstand oder das Intervall
der Streifenelektroden kürzer als die Länge einer
Seite der Treiberzelle, die parallel zur Feldrich
tung der Streifenelektroden liegt, eingerichtet ist,
und jede der Treiberzellen, die im wesentlichen
dieselbe Elementsaufbaustrukturierung aufweisen und
in derselben Ebene angeordnet sind, um den Abstand
der Streifenelektroden in einer Richtung senkrecht
zu den Streifenelektroden verschoben ist, so daß der
Kontaktabschnitt, der im wesentlichen an derselben
Stelle jeder Treiberzelle gebildet ist, mit einer
entsprechenden Elektrode von den Streifenelektroden
verbindbar ist, oder der Kontaktabschnitt in jeder
Treiberzelle an einer Stelle gebildet ist, die um
den Abstand der Streifenelektroden in einer Richtung
senkrecht zur Streifenelektrode verschoben ist, so
daß diese mit einer entsprechenden Elektrode der
Streifenelektroden verbindbar ist.
7. Ferroelektrischer Speicher nach Anspruch 4, dadurch
gekennzeichnet, daß ein erstes Element mit zumindest
einer Treiberzellenschicht und einem ersten Elek
trodenaufbau mit im wesentlichen parallelen Strei
fenelektroden, die auf einem Substrat gebildet sind,
mit einem zweiten Element mit zumindest einer Trei
berzelle, einem zweiten Elektrodenaufbau mit im we
sentlichen parallelen Streifenelektroden und einem
ferroelektrischen Dünnfilm, der auf einem weiteren
Substrat gebildet ist, gebonded ist, wobei die
Streifenelektroden des ersten und des zweiten Elek
trodenaufbaues sich schneiden, und der ferroelek
trische Dünnfilm zwischen dem ersten und dem zweiten
Elektrodenaufbau angeordnet ist.
8. Verfahren zum Treiben eines ferroelektrischen Spei
chers, welcher aufweist:
- - einen ferroelektrischen Dünnfilm (3) mit einer ersten und einer zweiten Oberfläche, die sich ge genüberstehen;
- - einen ersten Elektrodenaufbau (4) mit einer Viel zahl von Streifenelektroden, die parallel auf der ersten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind;
- - einen zweiten Elektrodenaufbau (5) mit einer Vielzahl von Streifenelektroden, die parallel auf der zweiten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind und die Streifen elektroden des ersten Elektrodenaufbaues (4) schneiden;
- - eine erste und eine zweite gemeinsame Elektrode (6, 7), die separat von den Endabschnitten des jeweiligen ersten und des zweiten Elektrodenauf baues (4, 5) angeordnet sind und sich jeweils in die Richtung erstrecken, in der die Streifenelek troden des ersten und des zweiten Elektrodenauf baues (4, 5) angeordnet sind; und
- - ein fotoleitendes Element, das auf und zwischen dem ersten und dem zweiten Elektrodenaufbau (4, 5) und der ersten und der zweiten gemeinsamen Elek trode (6, 7) gebildet ist; gekennzeichnet durch die Schritte:
- - Anlegen von Lichtstrahlen an Abschnitte des foto leitenden Elementes entsprechend zweier Elektroden der Streifenelektroden des ersten und des zweiten Elektrodenaufbaues (4, 5) zum Auswählen einer Speicherzelle, die einen Speicherabschnitt dar stellt, der an der Stelle liegt, bei der sich die zwei ausgewählten Streifenelektroden schneiden; und
- - Anlegen einer Spannung zwischen die ausgewählten Streifenelektroden zum Bewirken eines Speicher- oder Auslesebetriebes von Daten bezüglich der ausgewählten Speicherzelle.
9. Verfahren zum Treiben eines ferroelektrischen Spei
chers, welcher aufweist:
- - einen ferroelektrischen Dünnfilm (3) mit einer ersten und einer zweiten Oberfläche, die sich ge genüberstehen;,
- - einen ersten Elektrodenaufbau (4) mit einer Viel zahl von Streifenelektroden, die parallel auf der ersten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind;
- - einen zweiten Elektrodenaufbau (5) mit einer Vielzahl von Streifenelektroden, die parallel auf der zweiten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind und die Streifen elektroden des ersten Elektrodenaufbaues (4) schneiden;
- - eine erste und eine zweite gemeinsame Elektrode (6, 7), die separat von den Endabschnitten des jeweiligen ersten und des zweiten Elektrodenauf baues (4, 5) angeordnet sind und sich jeweils in die Richtung erstrecken, in der die Streifenelek troden des ersten und des zweiten Elektrodenauf baues (4, 5) angeordnet sind; und
- - ein fotoleitendes Element, das auf und zwischen dem ersten und dem zweiten Elektrodenaufbau (4, 5) und der ersten und der zweiten gemeinsamen Elek trode (6, 7) gebildet ist; gekennzeichnet durch die Schritte:
- - Anlegen eines Druckes an den ganzen Abschnitt des ferroelektrischen Speichers; und
- - Erfassen der Polarität einer Spannung, die durch das Anlegen des Druckes zum Auslesen von Daten, die in einer ausgewählten Speicherzelle gespei chert sind, erzeugt wird.
10. Verfahren zum Treiben eines ferroelektrischen Spei
chers, welcher aufweist:
- - einen ferroelektrischen Dünnfilm (3) mit einer ersten und einer zweiten Oberfläche, die sich ge genüberstehen;
- - einen ersten Elektrodenaufbau (4) mit einer Viel zahl von Streifenelektroden, die parallel auf der ersten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind;
- - einen zweiten Elektrodenaufbau (5) mit einer Vielzahl von Streifenelektroden, die parallel auf der zweiten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind und die Streifen elektroden des ersten Elektrodenaufbaues (4) schneiden;
- - eine erste und eine zweite gemeinsame Elektrode (6, 7), die separat von den Endabschnitten des jeweiligen ersten und des zweiten Elektrodenauf baues (4, 5) angeordnet sind und sich jeweils in die Richtung erstrecken, in der die Streifenelek troden des ersten und des zweiten Elektrodenauf baues (4, 5) angeordnet sind; und
- - ein fotoleitendes Element, das auf und zwischen dem ersten und dem zweiten Elektrodenaufbau (4, 5) und der ersten und der zweiten gemeinsamen Elek trode (6, 7) gebildet ist; gekennzeichnet durch die Schritte:
- - Aufheizen des ganzen Abschnittes des ferroelek trischen Speichers; und
- - Erfassen der Polarität eines pyroelektrischen Stromes, der durch den Aufheizvorgang erzeugt wird, zum Auslesen von Daten, die in einer ausge wählten Speicherzelle gespeichert sind.
11. Verfahren zum Herstellen eines ferroelektrischen
Speichers mit den Schritten:
- - Bilden eines ersten und eines zweiten Elektroden aufbaues (4, 5) mit einer Vielzahl von Streifen elektroden, die so gebildet sind, daß sie sich auf einem Substrat schneiden;
- - Bilden von gemeinsamen Elektroden (6, 7), die je weils mit dem ersten und dem zweiten Elektroden aufbau (4, 5) verbunden werden sollen;
- - Bilden zumindest eines ferroelektrischen Dünnfil mes (3) in Kontakt mit dem ersten und dem zweiten Elektrodenaufbau (4, 5);
- - Bilden einer Auswahleinrichtung zum selektiven Verbinden des ersten und des zweiten Elektroden aufbaues (4, 5) mit den gemeinsamen Elektroden (6, 7); und
- - Unterziehen des ferroelektrischen Dünnfilmes (3) einer Wärmebehandlung.
12. Ferroelektrischer Speicher mit:
- - einem ferroelektrischen Dünnfilm (3) mit einer ersten und einer zweiten Oberfläche, die sich ge genüberstehen;,
- - einem ersten Elektrodenaufbau (4) mit einer Viel zahl von Streifenelektroden, die parallel auf der ersten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind;
- - einem zweiten Elektrodenaufbau (5) mit einer Vielzahl von Streifenelektroden, die parallel auf der zweiten Oberflächenseite des ferroelektrischen Dünnfilmes (3) angeordnet sind und die Streifen elektroden des ersten Elektrodenaufbaues (4) schneiden;
- - einer ersten und einer zweiten gemeinsamen Elek trode (6, 7), die separat von den Endabschnitten des jeweiligen ersten und des zweiten Elektroden aufbaues (4, 5) angeordnet sind und sich jeweils in die Richtung erstrecken, in der die Streifen elektroden des ersten und des zweiten Elektroden aufbaues (4, 5) angeordnet sind;
- - einer Auswahleinrichtung zum jeweiligen Verbinden des ersten und des zweiten Elektrodenaufbaues (4, 5) mit der ersten und der zweiten gemeinsamen Elektrode (6, 7) und zum selektiven Aktivieren von zumindest einer Elektrode von den Streifen elektroden des ersten und des zweiten Elektroden aufbaues (4, 5);
- wobei die Auswahleinrichtung zumindest zwei pa rallele Auswahlabschnitte, die mit jeder Elektrode der Streifenelektroden des ersten und des zweiten Elektrodenaufbaues verbunden sind, und eine Steuereinrichtung zum selektiven Steuern der Aus wahlabschnitte so, daß die nicht ausgewählten Elektroden der Streifenelektroden geerdet werden, aufweist.
13. Ferroelektrischer Speicher nach Anspruch 12, dadurch
gekennzeichnet, daß einer der Auswahlabschnitte mit
einem negativen Eingangsanschluß eines Verstärkers
verbunden ist, und der andere der Auswahlabschnitte
mit einem Ausgangsanschluß des Verstärkers zur Aus
bildung einer Schaltung mit negativer Rückkopplung
verbunden ist.
14. Ferroelektrischer Speicher nach Anspruch 12, dadurch
gekennzeichnet, daß die nichtausgewählten Elektroden
der Streifenelektroden bei einem Datenauslesemodus
geerdet sind und mit einer vorbestimmten Spannung
versorgt werden, die kleiner als eine Einschreib
spannung bei einem Dateneinschreibmodus ist.
15. Ferroelektrischer Speicher vom geschichteten Typ mit
einer Vielzahl von geschichteten ferroelektrischen
Speichern, von denen jeder denselben Aufbau wie ein
ferroelektrischer Speicher aufweist, den man ent
sprechend Anspruch 8 erhält.
16. Speicherkarte mit einem Kartenkörper, der einen
ferroelektrischen Speicher, den man erhält entspre
chend Anspruch 8, oder einen ferroelektrischen
Speicher vom geschichteten Typ, den man erhält
entsprechend Anspruch 15, aufweist.
17. Ferroelektrischer Speicher nach Anspruch 1, gekenn
zeichnet durch einen Halbleiterabschnitt mit einer
nichtlinearen Spannungs-Strom-Eigenschaft, der zwi
schen dem ferroelektrischen Dünnfilm und zumindest
einer Elektrode von den ersten und den zweiten
Streifenelektroden angeordnet ist.
18. Ferroelektrischer Speicher nach Anspruch 17, dadurch
gekennzeichnet, daß der Halbleiterabschnitt einen
Dioden-AC-Schalter (DIAC) oder einen symmetrischen
Siliziumschalter (SSS) darstellt.
19. Ferroelektrischer Speicher nach Anspruch 7, dadurch
gekennzeichnet, daß die Treiberzellenschicht aus
vertikalen FETs gebildet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17047188 | 1988-07-08 | ||
JP63321639A JP2788265B2 (ja) | 1988-07-08 | 1988-12-20 | 強誘電体メモリ及びその駆動方法,製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3922423A1 true DE3922423A1 (de) | 1990-01-11 |
DE3922423C2 DE3922423C2 (de) | 1995-01-05 |
Family
ID=26493454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3922423A Expired - Fee Related DE3922423C2 (de) | 1988-07-08 | 1989-07-07 | Ferroelektrischer Speicher |
Country Status (3)
Country | Link |
---|---|
US (1) | US5060191A (de) |
JP (1) | JP2788265B2 (de) |
DE (1) | DE3922423C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4143405C2 (de) * | 1990-03-26 | 1995-05-04 | Murata Manufacturing Co | Permanenter ferroelektrischer Speicher mit wahlfreiem Zugriff |
EP1548833A1 (de) * | 2002-08-19 | 2005-06-29 | Seiko Epson Corporation | Ferroelektrischer speicher und verfahren zu seiner herstellung |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0336763A (ja) * | 1989-07-03 | 1991-02-18 | Hitachi Ltd | 半導体集積回路装置 |
US5254482A (en) * | 1990-04-16 | 1993-10-19 | National Semiconductor Corporation | Ferroelectric capacitor test structure for chip die |
US5530667A (en) * | 1991-03-01 | 1996-06-25 | Olympus Optical Co., Ltd. | Ferroelectric memory device |
US5579258A (en) * | 1991-11-28 | 1996-11-26 | Olympus Optical Co., Ltd. | Ferroelectric memory |
SE501106C2 (sv) * | 1992-02-18 | 1994-11-14 | Peter Toth | Optiskt minne |
US5390142A (en) * | 1992-05-26 | 1995-02-14 | Kappa Numerics, Inc. | Memory material and method for its manufacture |
US5350705A (en) * | 1992-08-25 | 1994-09-27 | National Semiconductor Corporation | Ferroelectric memory cell arrangement having a split capacitor plate structure |
JPH0677434A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体記憶装置 |
US5424716A (en) * | 1992-10-06 | 1995-06-13 | The Whitaker Corporation | Penetration detection system |
JP3364268B2 (ja) * | 1992-10-21 | 2003-01-08 | パイオニア株式会社 | 分極反転層形成方法 |
US5313176A (en) * | 1992-10-30 | 1994-05-17 | Motorola Lighting, Inc. | Integrated common mode and differential mode inductor device |
JPH07122661A (ja) * | 1993-10-27 | 1995-05-12 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
US5666305A (en) * | 1993-03-29 | 1997-09-09 | Olympus Optical Co., Ltd. | Method of driving ferroelectric gate transistor memory cell |
JPH06302179A (ja) * | 1993-04-13 | 1994-10-28 | Casio Comput Co Ltd | 電子機器 |
US5416042A (en) * | 1994-06-09 | 1995-05-16 | International Business Machines Corporation | Method of fabricating storage capacitors using high dielectric constant materials |
DE19640213C1 (de) * | 1996-09-30 | 1998-03-05 | Siemens Ag | Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung |
NO309500B1 (no) * | 1997-08-15 | 2001-02-05 | Thin Film Electronics Asa | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
US5959878A (en) * | 1997-09-15 | 1999-09-28 | Celis Semiconductor Corporation | Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same |
NO308149B1 (no) * | 1998-06-02 | 2000-07-31 | Thin Film Electronics Asa | Skalerbar, integrert databehandlingsinnretning |
DE19819542C2 (de) * | 1998-04-30 | 2002-10-24 | Infineon Technologies Ag | Schaltungsanordnung mit einem Sensorelement und einem nichtflüchtigen Speichermittel |
JP3239109B2 (ja) | 1998-08-28 | 2001-12-17 | 株式会社半導体理工学研究センター | 強誘電体不揮発性メモリとその読み出し方法 |
US6441414B1 (en) * | 1998-10-13 | 2002-08-27 | Symetrix Corporation | Ferroelectric field effect transistor, memory utilizing same, and method of operating same |
JP3120112B2 (ja) * | 1998-12-01 | 2000-12-25 | 科学技術庁金属材料技術研究所長 | 微小物の精密配置法 |
JP3217326B2 (ja) | 1999-03-19 | 2001-10-09 | 富士通株式会社 | 電磁波シールド構造を有する強誘電体メモリ |
JP3377762B2 (ja) | 1999-05-19 | 2003-02-17 | 株式会社半導体理工学研究センター | 強誘電体不揮発性メモリ |
US6333202B1 (en) * | 1999-08-26 | 2001-12-25 | International Business Machines Corporation | Flip FERAM cell and method to form same |
JP4303389B2 (ja) * | 2000-02-24 | 2009-07-29 | ローム株式会社 | 強誘電体メモリ装置の製造方法 |
NO312180B1 (no) * | 2000-02-29 | 2002-04-08 | Thin Film Electronics Asa | Fremgangsmåte til behandling av ultratynne filmer av karbonholdige materialer |
GB2362976B (en) * | 2000-05-31 | 2005-04-27 | Seiko Epson Corp | Memory device |
JP3915868B2 (ja) * | 2000-07-07 | 2007-05-16 | セイコーエプソン株式会社 | 強誘電体メモリ装置およびその製造方法 |
JP3901432B2 (ja) | 2000-08-22 | 2007-04-04 | セイコーエプソン株式会社 | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 |
WO2002082510A1 (en) * | 2000-08-24 | 2002-10-17 | Cova Technologies Incorporated | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
JP3940883B2 (ja) * | 2000-09-18 | 2007-07-04 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
NO316580B1 (no) | 2000-11-27 | 2004-02-23 | Thin Film Electronics Asa | Fremgangsmåte til ikke-destruktiv utlesing og apparat til bruk ved fremgangsmåten |
US20020164850A1 (en) | 2001-03-02 | 2002-11-07 | Gnadinger Alfred P. | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
JP2002359358A (ja) * | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 強誘電体メモリ及び電子機器 |
JP4058971B2 (ja) * | 2001-03-26 | 2008-03-12 | セイコーエプソン株式会社 | 強誘電体メモリ及び電子機器 |
US20050057580A1 (en) * | 2001-09-25 | 2005-03-17 | Atsuhiro Yamano | El display panel and el display apparatus comprising it |
DE10156470B4 (de) * | 2001-11-16 | 2006-06-08 | Infineon Technologies Ag | RF-ID-Etikett mit einer Halbleiteranordnung mit Transistoren auf Basis organischer Halbleiter und nichtflüchtiger Schreib-Lese-Speicherzellen |
US6683803B2 (en) * | 2001-12-14 | 2004-01-27 | Thin Film Electronics Asa | Apparatus and methods for data storage and retrieval |
DE10200475A1 (de) * | 2002-01-09 | 2003-07-24 | Samsung Sdi Co | Nichtflüchtiges Speicherelement und Anzeigematrizen daraus |
US6828685B2 (en) * | 2002-06-14 | 2004-12-07 | Hewlett-Packard Development Company, L.P. | Memory device having a semiconducting polymer film |
US7066088B2 (en) * | 2002-07-31 | 2006-06-27 | Day International, Inc. | Variable cut-off offset press system and method of operation |
US6825517B2 (en) * | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
US6714435B1 (en) | 2002-09-19 | 2004-03-30 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
US6888736B2 (en) | 2002-09-19 | 2005-05-03 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
JP2004178734A (ja) | 2002-11-28 | 2004-06-24 | Sanyo Electric Co Ltd | メモリ装置 |
JP2004241632A (ja) * | 2003-02-06 | 2004-08-26 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
WO2005015653A1 (en) * | 2003-08-07 | 2005-02-17 | The University Of Sheffield | Field effect transistor |
KR100641921B1 (ko) * | 2003-10-17 | 2006-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 워드라인 형성 방법 |
KR100626912B1 (ko) * | 2004-04-23 | 2006-09-20 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법 |
US7253502B2 (en) * | 2004-07-28 | 2007-08-07 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same |
US7339448B2 (en) * | 2004-12-14 | 2008-03-04 | Freudenberg-Nok General Partnership | Water resistant encoding material |
NO20052904L (no) * | 2005-06-14 | 2006-12-15 | Thin Film Electronics Asa | Et ikke-flyktig elektrisk minnesystem |
US7706165B2 (en) * | 2005-12-20 | 2010-04-27 | Agfa-Gevaert Nv | Ferroelectric passive memory cell, device and method of manufacture thereof |
JP4550094B2 (ja) * | 2007-08-31 | 2010-09-22 | 富士通セミコンダクター株式会社 | データ記憶装置 |
WO2012029638A1 (en) | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012256821A (ja) | 2010-09-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
US9601178B2 (en) | 2011-01-26 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
US9076505B2 (en) | 2011-12-09 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
JP6105266B2 (ja) | 2011-12-15 | 2017-03-29 | 株式会社半導体エネルギー研究所 | 記憶装置 |
US9058868B2 (en) | 2012-12-19 | 2015-06-16 | International Business Machines Corporation | Piezoelectronic memory |
US9214224B2 (en) * | 2013-02-28 | 2015-12-15 | Hewlett Packard Enterprise Development Lp | Memory elements with series volatile and nonvolatile switches |
US9941472B2 (en) | 2014-03-10 | 2018-04-10 | International Business Machines Corporation | Piezoelectronic device with novel force amplification |
US9251884B2 (en) | 2014-03-24 | 2016-02-02 | International Business Machines Corporation | Non-volatile, piezoelectronic memory based on piezoresistive strain produced by piezoelectric remanence |
CN104216182B (zh) * | 2014-08-22 | 2017-03-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示面板 |
US11437402B2 (en) * | 2020-04-21 | 2022-09-06 | Ferroelectric Memory Gmbh | Memory cell circuit, memory cell arrangement, and methods thereof |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE195671C (de) * | 1906-12-01 | |||
US2791759A (en) * | 1955-02-18 | 1957-05-07 | Bell Telephone Labor Inc | Semiconductive device |
US3159820A (en) * | 1958-11-24 | 1964-12-01 | Int Standard Electric Corp | Information storage device |
US3710353A (en) * | 1971-12-30 | 1973-01-09 | Ibm | Thermal capacitative-ferroelectric storage device |
DE2627249A1 (de) * | 1976-06-18 | 1977-12-29 | Battelle Institut E V | Speicherelement fuer einen loeschbaren, digitalen permanentspeicher |
DE3439283A1 (de) * | 1984-10-26 | 1986-04-30 | Bayer Ag, 5090 Leverkusen | Verfahren zum ein- und auslesen von signalen auf basis elektrisch polarisierbarer schichten |
DE3602887A1 (de) * | 1986-01-31 | 1987-08-06 | Bayer Ag | Nichtfluechtiger elektronischer speicher |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707897A (en) * | 1976-02-17 | 1987-11-24 | Ramtron Corporation | Monolithic semiconductor integrated circuit ferroelectric memory device, and methods of fabricating and utilizing same |
US3681765A (en) * | 1971-03-01 | 1972-08-01 | Ibm | Ferroelectric/photoconductor memory element |
US3871745A (en) * | 1972-03-27 | 1975-03-18 | Nippon Telegraph & Telephone | Visual information storage and display device |
US4713157A (en) * | 1976-02-17 | 1987-12-15 | Ramtron Corporation | Combined integrated circuit/ferroelectric memory device, and ion beam methods of constructing same |
GB2142494A (en) * | 1983-05-20 | 1985-01-16 | Rikagaku Kenkyusho | Methods of recording information in and reading information from a ferroelectric polymer material |
JPS6075821A (ja) * | 1983-09-30 | 1985-04-30 | Hitachi Ltd | 情報保持装置 |
PT80512A (de) * | 1984-06-01 | 1985-06-01 | Bayer Ag | Verfahren zum ein- und auslesen von signalen auf basis elektrisch polariserbarer schichten |
FR2621757A1 (fr) * | 1987-10-09 | 1989-04-14 | Thomson Csf | Reseau neuronal programmable a polymere ferroelectrique |
-
1988
- 1988-12-20 JP JP63321639A patent/JP2788265B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-28 US US07/373,082 patent/US5060191A/en not_active Expired - Fee Related
- 1989-07-07 DE DE3922423A patent/DE3922423C2/de not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE195671C (de) * | 1906-12-01 | |||
US2791759A (en) * | 1955-02-18 | 1957-05-07 | Bell Telephone Labor Inc | Semiconductive device |
US3159820A (en) * | 1958-11-24 | 1964-12-01 | Int Standard Electric Corp | Information storage device |
US3710353A (en) * | 1971-12-30 | 1973-01-09 | Ibm | Thermal capacitative-ferroelectric storage device |
DE2627249A1 (de) * | 1976-06-18 | 1977-12-29 | Battelle Institut E V | Speicherelement fuer einen loeschbaren, digitalen permanentspeicher |
DE3439283A1 (de) * | 1984-10-26 | 1986-04-30 | Bayer Ag, 5090 Leverkusen | Verfahren zum ein- und auslesen von signalen auf basis elektrisch polarisierbarer schichten |
DE3602887A1 (de) * | 1986-01-31 | 1987-08-06 | Bayer Ag | Nichtfluechtiger elektronischer speicher |
Non-Patent Citations (5)
Title |
---|
Electronics, 18. Februar 1988, H. 4, S. 91-95 * |
IEEE Transactions on Electron Devices, Vol. ED-18,Nr. 10, Oktober 1971, S. 951-958 * |
JP-Z.: J. Appl. Phys. Vol. 14(1975), No. 11, S. 1845-1846 * |
Proceedings of the IRE, Januar 1961, S. 121, 122 * |
Tietze/Schenk, Halbleiterschaltungstechnik, 5. Auflage, Springer-Verlag, Berlin Heidelberg New York 1980, S. 240, 241 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4143405C2 (de) * | 1990-03-26 | 1995-05-04 | Murata Manufacturing Co | Permanenter ferroelektrischer Speicher mit wahlfreiem Zugriff |
EP1548833A1 (de) * | 2002-08-19 | 2005-06-29 | Seiko Epson Corporation | Ferroelektrischer speicher und verfahren zu seiner herstellung |
EP1548833A4 (de) * | 2002-08-19 | 2007-03-21 | Seiko Epson Corp | Ferroelektrischer speicher und verfahren zu seiner herstellung |
Also Published As
Publication number | Publication date |
---|---|
JP2788265B2 (ja) | 1998-08-20 |
US5060191A (en) | 1991-10-22 |
JPH02154388A (ja) | 1990-06-13 |
DE3922423C2 (de) | 1995-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3922423A1 (de) | Ferroelektrischer speicher, sowie verfahren zum treiben und herstellen eines solchen | |
DE69824293T2 (de) | Ferroelektrische datenverarbeitungsanordnung | |
DE60129540T2 (de) | Multidimensionale adressierungsarchitektur für elektronische anordnungen | |
DE202019005959U1 (de) | Dreidimensionale ferroelektrische Speichervorrichtungen | |
DE69131373T2 (de) | Ferroelektrische Kondensator und Verfahren zum Herstellen von örtlichen Zwischenverbindungen | |
DE69803782T2 (de) | Festwertspeicher und festwertspeicheranordnungen | |
DE3348002C2 (de) | ||
DE3130407C2 (de) | ||
DE19600423C2 (de) | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE60217916T2 (de) | Anzeigetafel und anzeigetafelansteuerverfahren | |
DE69511779T2 (de) | Lumineszenzdioden-Anordnung und Verfahren zu ihrer Herstellung | |
EP2436011B1 (de) | Speichereiement, stapelung, speichermatrix und verfahren zum betreiben | |
DE4417289B4 (de) | Leistungsunabhängige, statische Speicher | |
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE2844955C2 (de) | Permanent-Halbleiterspeicher | |
DE4434040A1 (de) | Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben | |
DE2331093A1 (de) | Verfahren und vorrichtung zum abtasten von strahlung und zur lieferung einer elektrischen ausgabe | |
DE102021110278A1 (de) | Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung | |
EP0946985B1 (de) | Speicherzellenanordnung und verfahren zu deren herstellung | |
DE3243565C2 (de) | ||
DE19840824C1 (de) | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung | |
DE3219217A1 (de) | Elektrisch programmierbarer nur-lese-speicher | |
DE69212518T2 (de) | Matrix-Ansteuerungsstruktur für Anzeigeschirm | |
DE60218945T2 (de) | Speicheranordnung mit Dünnfilmtransistoren | |
DE19931124C1 (de) | Speicherzellenanordnung mit einem ferroelektrischen Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G11C 11/22 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |