DE19640213C1 - Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung - Google Patents

Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung

Info

Publication number
DE19640213C1
DE19640213C1 DE19640213A DE19640213A DE19640213C1 DE 19640213 C1 DE19640213 C1 DE 19640213C1 DE 19640213 A DE19640213 A DE 19640213A DE 19640213 A DE19640213 A DE 19640213A DE 19640213 C1 DE19640213 C1 DE 19640213C1
Authority
DE
Germany
Prior art keywords
arrangement
contact
storage
elevations
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19640213A
Other languages
English (en)
Inventor
Walter Dipl Phys Hartner
Guenter Dr Rer Nat Schindler
Carlos Mazure
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19640213A priority Critical patent/DE19640213C1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to CNB971983755A priority patent/CN1158700C/zh
Priority to KR10-1999-7002690A priority patent/KR100414237B1/ko
Priority to PCT/DE1997/001664 priority patent/WO1998014996A1/de
Priority to JP51609198A priority patent/JP3280988B2/ja
Priority to EP97937429A priority patent/EP0931337A1/de
Priority to IN1496CA1997 priority patent/IN192035B/en
Priority to TW086111598A priority patent/TW369695B/zh
Application granted granted Critical
Publication of DE19640213C1 publication Critical patent/DE19640213C1/de
Priority to US09/282,041 priority patent/US6097050A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Speicheranordnung mit einer Tran­ sistoranordnung, die eine Vielzahl Transistoren aufweist, und einer Kondensatoranordnung, die eine Vielzahl Kondensatoren aufweist, wobei Transistoranordnung und Kondensatoranordnung getrennt voneinander hergestellt sind und zusammengefügt die Speicheranordnung bilden. Ein erster Kontakt jeweils eines der Transistoren ist hierbei mit jeweils einem zweiten Kon­ takt eines der Kondensatoren verbunden und die Verbindung der Anordnungen über hervorstehende Kontakte erfolgt, die zwischen Erhebungen eingreifen.
Aus der EP 0 700 088 A2 ist eine Halbleiteranordnung bekannt, die aus zwei getrennt voneinander hergestellten Halbleiteran­ ordnungen zusammengefügt ist. Die Oberflächen, an denen die Halbleiteranordnungen zusammengefügt sind, weisen im Quer­ schnitt jeweils eine Sägezahnstruktur auf, wobei die Säge­ zahnstrukturen um exakt 180° zueinander phasenverschoben sein müssen, um eine exakte Kontaktierung von in der Oberfläche befindlichen Kontakten der einen Struktur mit Kontakten der anderen Struktur zu gewährleisten. Eine geringe Abweichung von dieser Phasenverschiebung bewirkt eine ungenaue Kontak­ tierung aller Kontakte.
Der Erfindung liegt die Aufgabe zugrunde, eine Speicheranordnung zur Verfü­ gung zu stellen, bei welcher beim Zusammenfügen von Transi­ storanordnung und Kondensatoranordnung die Verbindung von je­ weils einem ersten Kontakt mit jeweils einem zweiten Kontakt auf einfache Art und Weise sichergestellt werden kann und bei der sich insbesondere die oben genannten Justierungsprobleme nicht ergeben.
Diese Aufgabe wird durch eine Speicheranordnung gelöst, die folgende Merkmale aufweist:
  • - eine Transistoranordnung mit einer Vielzahl Transisto­ ren, die mit jeweils einem ersten Kontakt verbunden sind;
  • - eine Kondensatoranordnung mit einer Vielzahl Kondensato­ ren, die jeweils eine erste Elektrode und eine zweite Elektrode aufweisen, zwischen denen sich ein Speicher­ dielektrikum befindet, wobei die erste Elektrode einen zweiten Kontakt aufweist;
  • - die Transistoranordnung und die Kondensatoranordnung sind derart zusammengefügt, daß eine erste Hauptfläche der Transistoranordnung und eine zweite Hauptfläche der Kondensatoranordnung gegenüberliegend angeordnet sind, wobei jeweils ein erster Kontakt mit jeweils einem zwei­ ten Kontakt verbunden ist;
  • - die zweiten Kontakte sind hervorstehend in der zweiten Hauptfläche ausgebildet;
  • - in der ersten Hauptfläche ist eine Struktur aus Erhebun­ gen angeordnet, wobei die hervorstehend ausgebildeten zweiten Kontakte zwischen die Erhebungen eingreifen.
Derartige Speicheranordnungen, bei denen die Transistoranord­ nung und die Kondensatoranordnung getrennt voneinander herge­ stellt und anschließend zusammengefügt werden, können bei­ spielsweise Verwendung finden, wenn ferroelektrische Substan­ zen als Speicherdielektrika verwendet werden sollen, da viele der ferroelektrischen Substanzen, die als Speicherdielektri­ kum geeignet sind, nur schwer in den Herstellungsprozeß ein­ bezogen werden können, in dem die Transistoranordnung herge­ stellt wird.
Bei der beschriebenen Speicheranordnung ist es in einfacher Art und Weise möglich, die Transistoranordnung und die Kon­ densatoranordnung beim Zusammenfügen so zu justieren, daß je­ weils ein erster Kontakt über jeweils einem zweiten Kontakt zum Liegen kommt, so daß die beiden Kontakte in einem Temper­ schritt leitend miteinander verbunden werden können, so daß jeweils einer der Transistoren mit jeweils einem der Konden­ satoren elektrisch leitend verbunden ist. Die Justierung der beiden Anordnungen erfolgt durch das Eingreifen der hervor­ stehend ausgebildeten zweiten Kontakte zwischen die zwischen den ersten Kontakten ausgebildeten Erhebungen. Die Justierung erfolgt direkt und kommt ohne Markierungen an den Rändern der Transistoranordnung und der Kondensatoranordnung aus. Auf­ grund der bei der beschriebenen Speicheranordnung möglichen exakteren Justierungsmöglichkeit ist es möglich, die hervor­ stehenden Kontakte kleiner zu dimensionieren als bei bisher bekannten derartigen Speicheranordnungen und trotzdem eine ausreichende Kontaktierung zwischen erstem Kontakt und zwei­ tem Kontakt zu gewährleisten.
Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.
In der bisherigen Beschreibung wurde angenommen, daß die zweiten Kontakte der Kondensatoranordnung in der zweiten Hauptfläche hervorstehend ausgebildet sind und daß die zwei­ ten Kontakte beim Zusammenfügen der Transistoranordnung und der Kondensatoranordnung zwischen Erhebungen eingreifen, die zwischen den ersten Kontakten in der ersten Hauptflache der Transistoranordnung angeordnet sind. Da die hervorstehende Ausgestaltung der zweiten Kontakte auf der Kondensatoranord­ nung und das Vorhandensein einer korrespondierenden Struktur aus Erhebungen auf der Transistoranordnung lediglich für die Kontaktierung von Transistoren der Transistoranordnung mit Kondensatoren der Kondensatoranordnung von Bedeutung ist, ist es offensichtlich, daß ebenso die ersten Kontakte der Transi­ storanordnung hervorstehend ausgebildet sein können und die Struktur aus Erhebungen auf der Kondensatoranordnung ange­ bracht sein kann, so daß beim Zusammenfügen die hervorstehen­ den ersten Kontakte der Transistoranordnung zwischen die zwi­ schen den zweiten Kontakten ausgebildeten Erhebungen in der Kondensatoranordnung eingreifen.
Bei einer zweiten Lösungsmöglichkeit für die Aufgabe ist deshalb vorgeschlagen, die ersten Kontakte der Transistoranordnung hervorstehend auszubilden und auf der Kondensatoranordnung eine Struktur aus Erhebungen vorzusehen, wobei die ersten Kontakte beim Zusammenfügen zwi­ schen die Erhebungen eingreifen, wodurch jeweils ein erster Kontakt der Transistoranordnung mit jeweils einem zweiten Kontakt der Kondensatoranordnung in Verbindung gebracht wer­ den kann.
Die im folgenden beschriebenen Ausführungsformen gelten so­ wohl für hervorstehend ausgebildete zweite Kontakte mit einer auf der Transistoranordnung angeordneten Struktur aus Erhe­ bungen als auch für hervorstehend ausgebildete erste Kontakte mit einer auf der Kondensatoranordnung angeordneten Struktur aus Erhebungen. Da sich die folgenden Ausführungsformen stets auf beide der bereits genannten Ausführungsformen beziehen, wird der Begriff "hervorstehender Kontakt" im folgenden syn­ onym für einen hervorstehend ausgebildeten zweiten Kontakt, wobei angenommen wird, daß die Struktur aus Erhebungen sich auf der Transistoranordnung befindet, und für einen hervor­ stehend ausgebildeten ersten Kontakt, wobei angenommen wird, daß sich die Struktur aus Erhebungen auf der Kondensatoran­ ordnung befindet, verwendet. Ebenso wird der Begriff "Gegenkontakt" synonym für den ersten Kontakt verwendet, wo­ bei der zweite Kontakt hervorstehend ausgebildet ist und den zweiten Kontakt verwendet, wobei der erste Kontakt hervorste­ hend ausgebildet ist.
Eine Ausführungsform der Speicheranordnung nach der Erfindung sieht vor, daß die Struktur aus Erhebungen aus einer isolie­ renden Schicht besteht, die Aussparungen aufweist. Die Aus­ sparungen sind derart bemessen, daß die hervorstehenden Kon­ takte zwischen sie eingreifen können und mit dem Gegenkon­ takt, der sich im Bereich der Aussparungen befindet, in Ver­ bindung gebracht werden können. Vorzugsweise sind die Kanten, die sich an der isolierenden Schicht an den Randern der Aus­ sparungen ergeben, abgerundet, um ein leichteres Eingreifen der hervorstehenden Kontakte in die Aussparungen zu gewähr­ leisten.
Eine Ausführungsform der Erfindung sieht vor, die Aussparun­ gen rechteckig, vorzugsweise quadratisch auszubilden, während eine weitere Ausführungsform vorsieht, die Aussparungen kreisförmig auszubilden.
In einer weiteren Ausführungsform der Erfindung ist vorgese­ hen, die Struktur aus Erhebungen aus nebeneinander angeordne­ ten ringförmigen Erhebungen zu gestalten. Jeder zweite Gegen­ kontakt befindet sich bei einer derartigen Ausgestaltung in­ nerhalb einer der ringförmigen Erhebungen, während der je­ weils andere Gegenkontakt von einer Anzahl ringförmiger Erhe­ bungen, vorzugsweise vier, umgeben sind. Um ein einfaches Eingreifen der hervorstehenden Kontakte zwischen die ringför­ migen Erhebungen zu gewährleisten, sind die ringförmigen Er­ hebungen vorzugsweise kalottenförmig, im besonderen halb­ kreisförmig im Querschnitt.
Da nach dem Zusammenfügen von Kondensatoranordnung und Tran­ sistoranordnung die hervorstehenden Kontakte an der Struktur aus Erhebungen anliegen können, muß verhindert werden, daß jeweils zwei Kontakte durch die Erhebungen leitend in Verbin­ dung gebracht werden können. Die Struktur aus Erhebungen be­ steht daher aus einem elektrisch isolierenden Material. Eine Ausführungsform der Erfindung sieht vor, die Struktur aus Er­ hebungen aus Glas zu bilden.
Die beschriebene Speicheranordnung findet insbesondere Anwen­ dung bei der Verwendung von Ferroelektrika als Speicher­ dielektrika. Eine Ausführungsform der Erfindung sieht daher vor, als Speicherdielektrikum in den Kondensatoren der Kondensa­ toranordnung ein Ferroelektrikum zu verwenden. Geeignete der­ artige Materialien sind beispielsweise oxidische Dielektrika, wie PZT (Pb, Zr)TiO₃, BST (Ba, Sr)TiO₃, ST SrTiO₃ oder SBTN SrBi₂(Ta1-xNbx)₂O₉, wobei die Formeln (Pb, Zr)TiO₃ und (Ba, Sr)TiO₃ für PbxZr1-xTiO₃ bzw. BaxSr1-xTiO₃ stehen.
Eine weitere Ausführungsform der Erfindung sieht daher vor, derartige oxidische Dielektrika als Speicherdielektrika zu verwenden. Da die ferroelektrischen Eigenschaften derartiger Substanzen temperaturabhängig sind und die genannten Materia­ lien oberhalb einer bestimmten Temperatur paraelektrische Ei­ genschaften aufweisen, ist es ebenso vorgesehen, ein Spei­ cherdielektrikum mit paraelektrischen Eigenschaften zu ver­ wenden, wobei die Dielektrizitätskonstante größer als 10, vorzugsweise größer als 100 ist.
Die Erfindung wird nachfolgend im Zusammenhang mit Ausfüh­ rungsbeispielen anhand von Figuren näher erläutert. Es zei­ gen:
Fig. 1 ein erstes Ausführungsbeispiel einer Speicher­ anordnung nach der Erfindung im Querschnitt,
Fig. 2 ein zweites Ausführungsbeispiel einer Spei­ cheranordnung nach der Erfindung im Quer­ schnitt,
Fig. 3 ein weiteres Ausführungsbeispiel einer Spei­ cheranordnung nach der Erfindung in Draufsicht auf eine Transistoranordnung und eine Konden­ satoranordnung,
Fig. 4 ein Ausführungsbeispiel einer Transistoranord­ nung in Draufsicht, und
Fig. 5 ein weiteres Ausführungsbeispiel einer Transi­ storanordnung in Draufsicht.
In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
Fig. 1 zeigt ein erstes Ausführungsbeispiel einer Speicheran­ ordnung 1 nach der Erfindung im Querschnitt, wobei in Fig. 1a eine Transistoranordnung 2 und eine Kondensatoranordnung 4 vor dem Zusammenfügen dargestellt sind, während in Fig. 1b die Transistoranordnung 2 und die Kondensatoranordnung 4 zu­ sammengefügt zu der Speicheranordnung 1 dargestellt sind. Wie aus Fig. 1 ersichtlich, weist die Transistoranordnung 2 eine Vielzahl Transistoren 8 auf, die jeweils einen ersten Kontakt 10 besitzen, wobei eine erste Kontaktfläche 5 jedes ersten Kontakts 10 in einer ersten Hauptfläche 3 der Transistoran­ ordnung 2 angeordnet ist. Weiterhin befindet sich in der er­ sten Hauptfläche 3 der Transistoranordnung 2 eine Struktur aus Erhebungen 20, die im vorliegenden Ausführungsbeispiel als im Querschnitt halbkreisförmige Erhebungen zwischen den ersten Kontaktflächen 5 angeordnet sind.
Die Kondensatoranordnung 4 weist eine Vielzahl von Kondensa­ toren 15 auf, die jeweils eine erste Elektrode 14, ein Spei­ cherdielektrikum 18 und eine zweite Elektrode 16 aufweisen, wobei die zweite Elektrode 16 im vorliegenden Ausführungsbei­ spiel einer Anzahl von Kondensatoren 15 gemeinsam ist. Die erste Elektrode 14 weist einen zweiten Kontakt 12 auf, der im vorliegenden Ausführungsbeispiel hervorstehend in Form einer Beule ausgebildet ist.
Wie aus Fig. 1b ersichtlich, greifen die hervorstehend ausge­ bildeten zweiten Kontakte 12 nach dem Zusammenfügen von Tran­ sistoranordnung 2 und Kondensatoranordnung 4 in die Struktur aus Erhebungen 20 ein und jeweils ein zweiter Kontakt 12 ist mit jeweils einem ersten Kontakt 10 leitend verbunden. Durch einen Temperschritt, der notwendig ist, um erste Kontakte 10 und zweite Kontakte 12 miteinander zu verschmelzen, werden die ursprünglich hervorstehend ausgebildeten zweiten Kontakte 12 deformiert, wie aus Fig. 1b ersichtlich. Um zu verhindern, daß leitendes Material, aus dem die zweiten Kontakte 12 be­ stehen, während des Temperschrittes in Richtung benachbarter Kontakte gedrückt wird und somit eine leitende Verbindung zwischen zwei benachbarten Kontakten herstellt, sind in dem vorliegenden Ausführungsbeispiel Vertiefungen 9 in einer zweiten Hauptfläche 11 der Kondensatoranordnung 4 vorgesehen, in die die Struktur aus Erhebungen 20 der Transistoranordnung 2 eingreift, wodurch zwei benachbarte zweite Kontakte 12 si­ cherer voneinander getrennt sind.
In Fig. 2 ist ein zweites Ausführungsbeispiel einer Speicher­ anordnung nach der Erfindung dargestellt, wobei in Fig. 2a eine Transistoranordnung 2 und eine Kondensatoranordnung 4 vor dem Zusammenfügen dargestellt sind, während in Fig. 2b die Transistoranordnung 2 und die Kondensatoranordnung 4 zu einer Speicheranordnung 1 zusammengefügt dargestellt sind. In dem dargestellten Ausführungsbeispiel sind die ersten Kontak­ te 10 der Transistoranordnung 2 hervorstehend ausgebildet und die Kondensatoranordnung 4 weist eine Struktur aus Erhebungen 20 auf, wobei erste Elektroden 14 von Speicherkondensatoren 15 zwischen der Struktur aus Erhebungen 20 angeordnet sind. Die in Fig. 1 beschriebene zweite Elektrode 12, die dort her­ vorstehend ausgebildet ist, ist in dem vorliegenden Ausfüh­ rungsbeispiel weggelassen, hier bildet die erste Elektrode 14 des Speicherkondensators 15 sowohl die erste Elektrode 14 als auch den zweiten Kontakt. In Fig. 2b sind die Transistoran­ ordnung 2 und die Kondensatoranordnung 4 zu der Speicheran­ ordnung 1 zusammengefügt dargestellt. Die hervorstehend aus­ gebildeten ersten Kontakte 10 sind nach dem Zusammenfügen mit der ersten Elektrode 14 des Speicherkondensators 15 verbunden und durch den Temperschritt beim Zusammenfügen leicht defor­ miert.
In Fig. 3 ist eine Ausführungsform der Speicheranordnung nach der Erfindung in Draufsicht auf eine Kondensatoranordnung 4 und eine Transistoranordnung 2 dargestellt. Die in Draufsicht dargestellte Kondensatoranordnung 4 weist hervorstehend aus­ gebildete zweite Kontakte 12 auf, die sich in einer zweiten Hauptfläche 11 der Kondensatoranordnung 4 befinden. Die dar­ gestellte Kondensatoranordnung 4 korrespondiert zu der in Fig. 1a im Querschnitt dargestellten Kondensatoranordnung 4. Die in Fig. 3b dargestellte Transistoranordnung weist eine Anzahl erster Kontakte 10 auf, deren erste Kontaktflächen 5 in einer ersten Hauptfläche 3 der Transistoranordnung 2 ange­ ordnet sind. Eine auf der Transistoranordnung 2 befindliche Struktur aus Erhebungen besteht in dem dargestellten Ausfüh­ rungsbeispiel aus einer Isolationsschicht, die rechteckförmi­ ge Aussparungen 22 aufweist, wobei die ersten Kontaktflächen 5 in den Aussparungen 22 angeordnet sind. Im Falle einer Ab­ rundung der Kanten, die am Rand der Aussparungen an der Iso­ lationsschicht entstehen, ergibt sich bei einem Schnitt ent­ lang der in Fig. 3b eingezeichneten Linie A-A′ der in Fig. 1a dargestellte Querschnitt.
Eine weitere Ausführungsform einer Transistoranordnung, die eine Struktur aus Erhebungen 20 aufweist, ist in Fig. 4 dar­ gestellt. Die Struktur aus Erhebungen 20 besteht wiederum aus einer Isolationsschicht, die Aussparungen 22 aufweist, wobei die Aussparungen 22 im vorliegenden Ausführungsbeispiel kreisförmig ausgestaltet sind. Die ersten Kontaktflächen 5 der ersten Kontakte befinden sich innerhalb der Aussparungen 22 der Isolationsschicht. Im Falle einer Abrundung der an den Rändern der Aussparungen 22 entstehenden Kanten der Isolati­ onsschicht ergibt sich bei einem Schnitt entlang der in Fig. 4 dargestellten Linie B-B′ der in Fig. 1a dargestellte Quer­ schnitt für die Transistoranordnung 2. Eine Abrundung der Kanten ist sinnvoll, um ein Hineingleiten der hervorstehend ausgebildeten zweiten Kontakte 12 in die Aussparungen 22 zu erleichtern.
Ein weiteres Ausführungsbeispiel einer Transistoranordnung ist in Fig. 5 in Draufsicht dargestellt. Eine Struktur aus Erhebungen 20 besteht im vorliegenden Ausführungsbeispiel aus einer Anzahl ringförmiger Erhebungen, die nebeneinander ange­ ordnet sind. Jede zweite erste Kontaktfläche 5 eines ersten Kontakts 10 befindet sich innerhalb einer der ringförmigen Erhebungen, während die anderen ersten Kontaktflächen 5 von jeweils vier ringförmigen Erhebungen 24 umgeben sind. Bei ei­ ner kalottenförmigen, vorzugsweise halbkreisförmigen Ausge­ staltung der ringförmigen Erhebungen 24 im Querschnitt ergibt sich bei einem Schnitt entlang der in Fig. 5 eingezeichneten Linie C-C′ die in Fig. 1a dargestellte Transistoranordnung im Querschnitt.
Es sei darauf hingewiesen, daß die in den Fig. 3b, 4 und 5 dargestellten Strukturen aus Erhebungen nicht notwendigerwei­ se auf der Transistoranordnung angeordnet sein müssen, viel­ mehr können sie ebenso auf der Kondensatoranordnung angeord­ net sein, wenn der erste Kontakt der Transistoranordnung her­ vorstehend ausgebildet ist. Ebenso besteht keine Notwendig­ keit, bei hervorstehender Ausgestaltung des ersten Kontakts oder des zweiten Kontakts eine Kontaktfläche des jeweils an­ deren Kontakts eben auszuführen, vielmehr kann auch die Kon­ taktfläche, die sich zwischen der Struktur aus Erhebungen be­ findet, hervorstehend ausgebildet sein, solange deren Höhe die Erhebungen der Struktur aus Erhebungen nicht übersteigt.
Bezugszeichenliste
1 Speicheranordnung
2 Transistoranordnung
3 erste Hauptfläche
4 Kondensatoranordnung
5 erste Kontaktfläche
8 Transistor
9 Vertiefung
10 erster Kontakt
11 zweite Hauptfläche
12 zweiter Kontakt
14 erste Elektrode
15 Kondensator
16 zweite Elektrode
18 Speicherdielektrikum
20 Struktur aus Erhebungen
22 Aussparungen
24 ringförmige Erhebung

Claims (12)

1. Speicheranordnung, die folgende Merkmale aufweist:
  • 1.1. eine Transistoranordnung (2) mit einer Vielzahl Transistoren (8), die mit jeweils einem ersten Kontakt (10) verbunden sind;
  • 1.2. eine Kondensatoranordnung (4) mit einer Vielzahl Kondensatoren (15), die jeweils eine erste Elek­ trode (14) und eine zweite Elektrode (16) aufwei­ sen, zwischen denen sich ein Speicherdielektrikum (18) befindet, wobei die erste Elektrode (14) ei­ nen zweiten Kontakt (12) aufweist.
  • 1.3. die Transistoranordnung (2) und die Kondensa­ toranordnung (4) sind derart zusammengefügt, daß eine erste Hauptfläche (3) der Transistoranord­ nung (2) und eine zweite Hauptfläche (11) der Kondensatoranordnung (4) gegenüberliegend ange­ ordnet sind, wobei jeweils ein erster Kontakt (10) mit jeweils einem zweitem Kontakt (12) ver­ bunden ist;
  • 1.4. die zweiten Kontakte (12) sind hervorstehend aus der zweiten Hauptfläche (11) ausgebildet;
  • 1.5. in der ersten Hauptfläche ist eine Struktur aus Erhebungen (20) angeordnet, wobei die hervorste­ hend ausgebildeten zweiten Kontakte (12) zwischen die Erhebungen eingreifen.
2. Speicheranordnung, die folgende Merkmale aufweist:
  • 2.1. eine Transistoranordnung (2) mit einer Vielzahl Transistoren (8), die mit jeweils einem ersten Kontakt (10) verbunden sind;
  • 2.2. eine Kondensatoranordnung (4) mit einer Vielzahl Kondensatoren (15), die jeweils eine erste Elek­ trode (14) und eine zweite Elektrode (16) aufwei­ sen, zwischen denen sich ein Speicherdielektrikum (18) befindet, wobei die erste Elektrode (14) ei­ nen zweiten Kontakt (12) aufweist.
  • 2.3. die Transistoranordnung (2) und die Kondensa­ toranordnung (4) sind derart zusammengefügt, daß eine erste Hauptfläche (3) der Transistoranord­ nung (2) und eine zweite Hauptfläche (11) der Kondensatoranordnung (4) gegenüberliegend ange­ ordnet sind, wobei jeweils ein erster Kontakt (10) mit jeweils einem zweitem Kontakt (12) ver­ bunden ist;
  • 2.4. die ersten Kontakte (10) sind hervorstehend aus der ersten Hauptfläche (3) ausgebildet;
  • 2.5. in der zweiten Hauptfläche (11) ist eine Struktur aus Erhebungen (20) angeordnet, wobei die hervor­ stehend ausgebildeten ersten Kontakte (10) zwi­ schen die Erhebungen eingreifen.
3. Speicheranordnung nach einem der Ansprüche 1 oder 2, da­ durch gekennzeichnet, daß die Struktur aus Erhebungen (20) aus einer isolierenden Schicht besteht, die Ausspa­ rungen (22) aufweist.
4. Speicheranordnung nach Anspruch 3, dadurch gekennzeich­ net, daß die Aussparungen (22) kreisförmig ausgebildet sind.
5. Speicheranordnung nach Anspruch 3, dadurch gekennzeich­ net, daß die Aussparungen (22) rechteckig, insbesondere quadratisch ausgebildet sind.
6. Speicheranordnung nach einem der Ansprüche 1 oder 2, da­ durch gekennzeichnet, daß die Struktur aus Erhebungen (20) aus nebeneinander angeordneten ringförmigen Erhe­ bungen besteht.
7. Speicheranordnung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die Struktur aus Erhe­ bungen (20) aus Isolationsmaterial besteht.
8. Speicheranordnung nach Anspruch 7, dadurch gekennzeich­ net, daß das Isolationsmaterial Glas ist.
9. Speicheranordnung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß das Speicherdielektri­ kum (18) ein Ferroelektrikum ist.
10. Speicheranordnung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß das Speicherdielektri­ kum (18) eine Dielektrizitätskonstante größer als 10 aufweist.
11. Speicheranordnung nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß das Speicherdielektrikum (18) ein oxidisches Dielektrikum ist.
12. Speicheranordnung nach Anspruch 11, dadurch gekennzeich­ net, daß das Speicherdielektrikum (18) PZT (Pb, Zr)TiO₃, BST (Ba, Sr)TiO₃, ST SrTiO₃ oder SBTN SrBi₂(Ta1-xNbx)₂O₉ ist.
DE19640213A 1996-09-30 1996-09-30 Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung Expired - Fee Related DE19640213C1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19640213A DE19640213C1 (de) 1996-09-30 1996-09-30 Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung
KR10-1999-7002690A KR100414237B1 (ko) 1996-09-30 1997-08-07 비통합된 자기 정렬 캐패시터 장치를 가지는 메모리 장치
PCT/DE1997/001664 WO1998014996A1 (de) 1996-09-30 1997-08-07 Speicheranordnung mit selbstjustierender nicht integrierter kondensatoranordnung
JP51609198A JP3280988B2 (ja) 1996-09-30 1997-08-07 自己調整式の非集積形コンデンサ構成装置を有するメモリ装置
CNB971983755A CN1158700C (zh) 1996-09-30 1997-08-07 具有自对准的非集成电容器排布的存储器装置
EP97937429A EP0931337A1 (de) 1996-09-30 1997-08-07 Speicheranordnung mit selbstjustierender nicht integrierter kondensatoranordnung
IN1496CA1997 IN192035B (de) 1996-09-30 1997-08-12
TW086111598A TW369695B (en) 1996-09-30 1997-08-13 Memory arrangement with self-aligning non-integrated capacitor arrangement
US09/282,041 US6097050A (en) 1996-09-30 1999-03-30 Memory configuration with self-aligning non-integrated capacitor configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19640213A DE19640213C1 (de) 1996-09-30 1996-09-30 Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung

Publications (1)

Publication Number Publication Date
DE19640213C1 true DE19640213C1 (de) 1998-03-05

Family

ID=7807379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19640213A Expired - Fee Related DE19640213C1 (de) 1996-09-30 1996-09-30 Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung

Country Status (9)

Country Link
US (1) US6097050A (de)
EP (1) EP0931337A1 (de)
JP (1) JP3280988B2 (de)
KR (1) KR100414237B1 (de)
CN (1) CN1158700C (de)
DE (1) DE19640213C1 (de)
IN (1) IN192035B (de)
TW (1) TW369695B (de)
WO (1) WO1998014996A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
CN100365815C (zh) * 2003-05-09 2008-01-30 松下电器产业株式会社 非易失性存储器及其制造方法
KR100778227B1 (ko) 2006-08-23 2007-11-20 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100852603B1 (ko) * 2006-12-27 2008-08-14 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
JP5585167B2 (ja) * 2010-03-30 2014-09-10 富士通株式会社 電子デバイス及び電子デバイスの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0700088A2 (de) * 1994-08-29 1996-03-06 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung mit zwei Halbleitersubstrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912545A (en) * 1987-09-16 1990-03-27 Irvine Sensors Corporation Bonding of aligned conductive bumps on adjacent surfaces
JP2788265B2 (ja) * 1988-07-08 1998-08-20 オリンパス光学工業株式会社 強誘電体メモリ及びその駆動方法，製造方法
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0700088A2 (de) * 1994-08-29 1996-03-06 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung mit zwei Halbleitersubstrate

Also Published As

Publication number Publication date
US6097050A (en) 2000-08-01
JP2001501370A (ja) 2001-01-30
EP0931337A1 (de) 1999-07-28
TW369695B (en) 1999-09-11
CN1158700C (zh) 2004-07-21
KR100414237B1 (ko) 2004-01-13
KR20000048721A (ko) 2000-07-25
JP3280988B2 (ja) 2002-05-13
CN1231761A (zh) 1999-10-13
IN192035B (de) 2004-02-14
WO1998014996A1 (de) 1998-04-09

Similar Documents

Publication Publication Date Title
DE2619849C3 (de) Speicher in integrierter Schaltungstechnik
DE4309764C2 (de) Leistungs-MOSFET
DE10261457B3 (de) Integrierte Schaltungsanordnung mit einem Transistorarray aus vertikalen FET-Auswahltransistoren
DE3046749C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE3037431C2 (de)
DE4126046C2 (de) Herstellungsverfahren für einen DRAM-Speicherzellenkondensator
EP1497862B1 (de) Halbleiterbauelement mit integrierter gitterförmiger kapazitätsstruktur
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE2933694A1 (de) Integrierter schaltkreis
DE4002037A1 (de) Kondensator und spannungsmultiplizierer unter verwendung des kondensators
EP0513715B1 (de) Leitbahnanorndung für höchstintegrierte Schaltungen
DE102006056139A1 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102008028554A1 (de) Halbleiterbauelement mit reduziertem Kapazitätstoleranzwert
DE10330072A1 (de) Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE102005040847B4 (de) Single-Poly-EPROM-Baustein und Verfahren zur Herstellung
EP0936673A1 (de) Speicherzellenanordnung und entsprechendes Herstellungsverfahren
DE19640213C1 (de) Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung
DE2532594A1 (de) Halbleiterspeicher
WO2005076366A2 (de) Soi-halbleiterbauelement mit erhöhter spannungsfestigkeit
DE69833674T2 (de) Ferroelektrischer speicher und verfahren zur herstellung
DE4038115A1 (de) Halbleiterspeicher
EP1776725B1 (de) Piezoelektrischer transformator
DE3930622C2 (de) Statischer RAM

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee