JP3280988B2 - 自己調整式の非集積形コンデンサ構成装置を有するメモリ装置 - Google Patents

自己調整式の非集積形コンデンサ構成装置を有するメモリ装置

Info

Publication number
JP3280988B2
JP3280988B2 JP51609198A JP51609198A JP3280988B2 JP 3280988 B2 JP3280988 B2 JP 3280988B2 JP 51609198 A JP51609198 A JP 51609198A JP 51609198 A JP51609198 A JP 51609198A JP 3280988 B2 JP3280988 B2 JP 3280988B2
Authority
JP
Japan
Prior art keywords
contact
memory device
capacitor
transistor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51609198A
Other languages
English (en)
Other versions
JP2001501370A (ja
Inventor
ハルトナー ヴァルター
シンドラー ギュンター
マズレ―エスペヨ カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2001501370A publication Critical patent/JP2001501370A/ja
Application granted granted Critical
Publication of JP3280988B2 publication Critical patent/JP3280988B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 従来の技術 本発明は、以下の特徴を備えたメモリ装置、すなわ
ち、 多数のトランジスタを備えたトランジスタ構成装置を
有し、前記トランジスタはそれぞれ第１コンタクトに接
続されており、 多数のコンデンサを備えたコンデンサ構成装置を有
し、前記コンデンサはそれぞれ第１電極と第２電極を有
しており、それらの電極間にはメモリ誘電体が設けられ
ており、前記第１の電極は第２コンタクトを有してお
り、 前記トランジスタ構成装置とコンデンサ構成装置は、
トランジスタ構成装置の第１主表面とコンデンサ構成装
置の第２主表面が対向して配設されるように結合されて
おり、この場合それぞれ第１コンタクトが各第２コンタ
クトに接続されており、 前記第２コンタクトは第２主表面から突出するように
構成されている、メモリ装置に関する。
この種のメモリ装置、すなわちトランジスタ構成装置
とコンデンサ構成装置が相互に別個に製造されて結合さ
れているメモリ装置は主に、強誘電性物質がメモリ誘電
体として利用されべき場合に用いられている。なぜなら
メモリ誘電体として適している強誘電物質の多くがトラ
ンジスタ構成装置の製造プロセス中に困難な影響を招く
からである。
トランジスタ構成装置とコンデンサ構成装置が相互に
別個に製造される公知のメモリ装置では、トランジスタ
構成装置の第１コンタクトと、コンデンサ構成装置の第
２コンタクトが共にこれらの装置の結合前に、突出する
ように構成されている。このように構成されているトラ
ンジスタ構成装置とコンデンサ構成装置の結合の際に
は、次のことに注意しなければならない。すなわちそれ
ぞれ第１コンタクトを各第２コンタクトに接続し、その
際これらの２つのコンタクトが短時間の加熱ステップで
相互に溶融され継続的な導通接続が形成されるように注
意しなければならない。
加熱ステップ前に第１コンタクトと第２コンタクトが
接続されているかどうかを監視することは、この種のメ
モリ装置では、例えば装置縁部のマーキングなどを介し
た間接的手法でしか実行できない。しかしながらこの種
の手法は多くの精度的不安をかかえているので、とりわ
け第１及び第２コンタクトの接触面を、導通接続に必要
な分以上の大きな面積で準備する必要がある。
本発明の課題は、冒頭に述べたような形式のメモリ装
置において、トランジスタ構成装置とコンデンサ構成装
置の結合の際に、それぞれ第１コンタクトと各第２コン
タクトの接続がより簡単かつ正確に保証され、前述した
ような調整に関する問題がもはや生じないように改善を
行うことである。
この課題は、第１の主表面に、隆起部からなる構造体
を配設し、突出的に構成されている第２コンタクトがこ
れらの隆起部間に係合されるように構成されて解決され
る。
前述のメモリ装置のもとではトランジスタ構成装置と
コンデンサ構成装置の結合の際に、それぞれ第１コンタ
クトがそれぞれ第２コンタクトの上に重なるように調整
することが非常に簡単に可能となる。それにより２つの
コンタクトは熱処理ステップで相互に導通接続され、こ
れによってそれぞれ１つのトランジスタとそれぞれ１つ
のコンデンサが電気的に導通接続される。２つの装置間
の調整は、第１コンタクトを形成する隆起部の間への、
突出的に構成された第２コンタクトの係合によって行わ
れる。この調整は直接的に行われ、トランジスタ構成装
置とコンデンサ構成装置の縁部におけるマーキングなし
でも十分こと足りる。前述のメモリ装置における正確な
調整手段に基づけば、突出的に構成されるコンタクトが
これまでの公知のこの種のメモリ装置のものに較べて著
しく小さな寸法にすることが可能であり、それにもかか
わらず第１と第２のコンタクト間の十分なコンタクト接
続は保証される。
本発明の別の有利な実施例は従属請求項に記載され
る。
前述の本発明の説明によれば、コンデンサ構成装置の
第２コンタクトが第２主表面にて突出的に構成され、こ
の第２コンタクトがトランジスタ構成装置とコンデンサ
構成装置の結合の際に隆起部の間に係合され、これらの
隆起部は、トランジスタ構成装置の第１主表面における
第１コンタクトの間に設けられている。トランジスタ構
成装置のトランジスタと、コンデンサ構成装置のコンデ
ンサとのコンタクトに対しては、コンデンサ構成装置に
おける第２コンタクトの突出構成と、それに応じた隆起
部構造体の存在のみが重要なので、トランジスタ構成装
置の第１コンタクトを突出的に構成し、コンデンサ構成
装置に隆起部構造体を設けることも明らかに可能であ
る。それにより結合の際には、トランジスタ構成装置の
突出した第１コンタクトがコンデンサ構成装置の第２コ
ンタクトを形成する隆起部の間に係合する。それ故に本
発明の第２実施例によれば、トランジスタ構成装置の第
１コンタクトが突出的に構成され、コンデンサ構成装置
には隆起部構造体が設けられる。この場合は第１コンタ
クトが結合の際に隆起部の間に係合し、これによってト
ランジスタ構成装置の各第１コンタクトが、コンデンサ
構成装置の各第２コンタクトと接続形成される。
以下に記載する実施形態は、突出的に構成された第２
コンタクトとトランジスタ構成装置上に設けられた隆起
部構造体に対しても、突出的に構成された第１コンタク
トとコンデンサ構成装置上に設けられた隆起部構造体に
対しても当てはまるものである。以下の実施形態は既に
前述した２つの実施形態の常に関連するので、以下では
突出的に構成された第２コンタクト（この場合は隆起部
構造体がトランジスタ構成装置上に存在するものとみな
される）と、突出的に構成された第１コンタクト（この
場合は隆起部構造体がコンデンサ構成装置上に存在する
ものとみなされる）に対しては同義的に“突出コンタク
ト”の概念が用いられる。同様に、第２コンタクトが突
出的に構成されている場合の第１コンタクトと、第１コ
ンタクトが突出的に構成されている場合の第２コンタク
トに対しては同義的に“対向コンタクト”の概念が用い
られる。
本発明によるメモリ装置の実施形態では、隆起部構造
体が絶縁層からなっており、これは凹部を有している。
この凹部は次のように設計される。すなわち突出コンタ
クトがそれらの間に係合し、この凹部領域にある対向コ
ンタクトと接続形成できるように設計される。有利に
は、この凹部の縁部の絶縁層にあるエッジが、突出コン
タクトの凹部への容易な係合が保証されるように丸みを
付けられる。
本発明の別の実施形態では、この凹部が矩形状に、有
利には正方形に構成される。また別の実施形態では凹部
が円形に構成される。
本発明の別の実施形態では、隆起部構造体が相互に隣
接して配設された環状の隆起部から構成される。各第２
の対向コンタクトは、この種の構成のもとでは環状の隆
起部のうちの１つの内部に存在し、それに対してそれぞ
れ別の対向コンタクトは、複数の環状隆起部、例えば４
つの環状隆起部によって囲繞される。この環状隆起部の
間への突出コンタクトの容易な係合を保証するために、
この環状の隆起部は有利には球欠状に、特に半円状の断
面で構成される。
コンデンサ構成装置とトランジスタ構成装置を合わせ
た後で、突出コンタクトを隆起部構造体に当接させる際
には、それぞれ２つのコンタクトが隆起部によって導電
的に接続形成されることがないようにしなければならな
い。それ故にこの隆起部構造体は絶縁材料で形成され
る。本発明の有利な実施形態によれば、隆起部構造体が
ガラスで形成される。
前述のメモリ装置では、メモリ誘電体として特に強誘
電体が用いられる。それ故に本発明の別の実施形態で
は、コンデンサ構成装置のコンデンサにおけるメモリ誘
電体として強誘電体が用いられる。この種の材料に適す
るものとして、例えばPZT（Pb,Zr）Tio3,BST（Ba,Sr）T
io3,ST SrTio3,又はSBTN SrBi2（Ta1-xNbx）2O9,など
の酸化誘電体が挙げられる。この場合は化学式（Pb,Z
r）Tio3,（Ba,Sr）Tio3がpbxZr1-xTiO3ないしBaxSr1-xT
iO3に対して生じる。
それ故に本発明の別のさらなる実施形態では、この種
の酸化誘電体がメモリ誘電体として用いられる。この種
の物質の強誘電特性は温度に依存しており、前記材料群
は所定の温度以上では常誘電特性を有するので、常誘電
特性を有するメモリ誘電体を用いることも可能である。
この場合の誘電率は10以上、有利には100以上である。
次に本発明を図面に基づいて以下の明細書で詳細に説
明する。この場合、 図１は、本発明によるメモリ装置の第１実施例の断面図
である。
図２は、本発明によるメモリ装置の第２実施例の断面図
である。
図３は、本発明によるさらなる実施例のメモリ装置のト
ランジスタ構成装置とコンデンサ構成装置の平面図であ
る。
図４は、トランジスタ構成装置の実施例の平面図であ
る。
図５は、トランジスタ構成装置のさらなる実施例の平面
図である。これらの各図面において同じ構成要素には同
じ符号が付されている。
実施例 図１には本発明によるメモリ装置の第１実施例が断面
図で示されている。この場合図１のａには、１つに結合
される前のトランジスタ構成装置２とコンデンサ構成装
置４が示されており、それに対して図１のｂには、トラ
ンジスタ構成装置２とコンデンサ構成装置４が合わされ
てメモリ装置１に結合されているようすが示されてい
る。図１から明らかなように、トランジスタ構成装置２
は、多数のトランジスタ８を有しており、これらはそれ
ぞれ１つの第１コンタクト10を有している。この場合は
各第１コンタクト10の第１コンタクト面５がトランジス
タ構成装置２の第１主表面３内に配設されている。さら
にこのトランジスタ構成装置２の第１主表面３には隆起
部からなる構造体20が設けられており、これらはこの実
施例では半円状断面の隆起部として第１コンタクト面５
の間に配設されている。
コンデンサ構成装置４は、多数のコンデンサ15を有し
ている。これらはそれぞれ第１電極14と、メモリ誘電体
18と、第２電極16を有している。この場合第２電極16は
この実施例では多数のコンデンサ15間で共通のものであ
る。第１電極14は、第２コンタクト12を有している。こ
の第２コンタクトは当該実施例では突出形状の張出し部
で構成されている。
図1bからも明らかなように、突出構成された第２のコ
ンタクト12は、トランジスタ構成装置２とコンデンサ構
成装置４の結合の後で隆起部構造体20に係合し、それぞ
れの第２コンタクト12は各第１コンタクト10と導電的に
接続形成される。第１コンタクト10と第２コンタクト12
を相互に溶融する所要の加熱処理ステップによって、当
初の突出構成された第２コンタクト12は図1bに示されて
いるように変形する。第２コンタクト12を形成する導電
材料が加熱処理ステップ期間中に隣のコンタクト方向に
押圧されてこれらの隣接するコンタクト間で不所望な導
通接続が形成されることを回避するために、当該実施例
ではコンデンサ構成装置４の第２主表面11内にノッチ９
が設けられている。このノッチ９にはトランジスタ構成
装置２の隆起部構造体20が係合し、これによって２つの
隣接するコンタクト12同士が相互に確実に分離される。
図２には本発明による記憶装置の第２実施例が示され
ている。この場合図２のａには、結合される前のトラン
ジスタ構成装置２とコンデンサ構成装置４が示されてい
る。これに対して図２のｂには、トランジスタ構成装置
２とコンデンサ構成装置４が合わされてメモリ装置１に
統合されているようすが示されている。図示の実施例で
はトランジスタ構成装置２の第１コンタクト10が突出的
に構成されており、コンデンサ構成装置４は、隆起部構
造体20を有している。この場合メモリコンデンサ15の第
１電極14が隆起部構造体20の間に配設される。図１に示
されている突出的に構成された第２電極12は、この実施
例では省かれており、ここではメモリコンデンサ15の第
１電極14が第１電極と第２コンタクトを形成している。
図２のｂにはトランジスタ構成装置２とコンデンサ構成
装置４が合わされてメモリ装置１に統合されているよう
すが示されている。突出的に構成された第１コンタクト
10は、結合の後でメモリコンデンサ15の第１電極14に接
続され、結合の際に加熱処理によって若干変形される。
図３には本発明によるメモリ装置の実施形態がコンデ
ンサ構成装置４とトランジスタ構成装置２の平面図で示
されている。これらの平面図に示されているコンデンサ
構成装置４は、突出的に構成された第２コンタクト12を
有している。この第２コンタクトはコンデンサ構成装置
４の第２主平面11に存在する。図示のコンデンサ構成装
置４は、図1aの断面図で示されているコンデンサ構成装
置４に相応する。図3bに示されているトランジスタ構成
装置は、複数の第１コンタクト10を有している。それら
の第１コンタクト面５は、トランジスタ構成装置２の第
１主平面３に配設されている。トランジスタ構成装置２
にある隆起部構造体は、図示の実施例では絶縁層からな
っている。これは矩形状の凹部22を有している。この場
合第１コンタクト面５は、この凹部22内に配設される。
この凹部周縁の絶縁層からなるエッジが丸みを付けて構
成されている場合には、図3bのラインＡ−Ａ′に沿った
断面のもとで図1aに示されているような断面が得られ
る。
隆起部構造体20を有するトランジスタ構成装置のさら
に別の実施形態は図４に示されている。この隆起部構造
体20も絶縁層からなっており、同じように凹部22を有し
ている。この場合この凹部22はこの実施例では円形に構
成されている。第１コンタクトの第１コンタクト面５
は、絶縁層の凹部22内に存在する。この凹部22の周縁に
ある絶縁層のエッジが丸み付け処理されている場合に
は、図４のラインＢ−Ｂ′に沿った断面で図1aに示され
ているようなトランジスタ構成装置２の断面が得られ
る。エッジの丸み付け処理は有利には、突出構成された
第２コンタクトの凹部22への導入を容易にする。
トランジスタ構成装置のさらに別の実施例は図５に平
面図で示されている。隆起部構造体20は、この実施例で
は複数の環状隆起部からなっている。これらは相互に隣
接して配設されている。第１コンタクト10の各２番目の
第１コンタクト面５がこの環状隆起部内に存在する。そ
れに対して他の第１コンタクト面５はそれぞれ４つの環
状隆起部24によって囲繞されている。球欠状、有利には
半円状に構成された環状隆起部24の断面のもとでは、図
５のラインＣ−Ｃ′に沿った断面のもとで図1aに示され
ているようなトランジスタ構成装置の断面が得られる。
ここにおいて図3b、図４及び図５に示されている隆起
部構造体は、必ずしもトランジスタ構成装置上に配設さ
れなければならないものではないことを述べておく。そ
れどころかこの隆起部構造体は、トランジスタ構成装置
の第１コンタクトが突出的に構成されている場合には、
コンデンサ構成装置上に配設してもよい。同様に第１コ
ンタクト又は第２コンタクトの突出構成のもとでそれぞ
れ別のコンタクトのコンタクト面が平面に構成されなく
てもよい。それどころか隆起部構造体の間に存在するコ
ンタクト面が隆起部構造体の隆起の高さを超えない範囲
で突出的に構成されてもよい。
フロントページの続き (72)発明者 カルロス マズレ―エスペヨ ドイツ連邦共和国 Ｄ―85614 キルヒ ゼーオン ミュンヒナー シュトラーセ 50 ベー (56)参考文献 特開 平８−186235（ＪＰ，Ａ) 特開 平２−73648（ＪＰ，Ａ) 特開 平９−36174（ＪＰ，Ａ) 米国特許4912545（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 25/00 - 25/075

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】多数のトランジスタ（８）を備えたトラン
    ジスタ構成装置（２）を有し、前記トランジスタはそれ
    ぞれ第１コンタクト（10）に接続されており、 多数のコンデンサ（15）を備えたコンデンサ構成装置
    （４）を有し、前記コンデンサはそれぞれ第１電極（1
    4）と第２電極（16）を有しており、それらの電極間に
    はメモリ誘電体（18）が設けられており、前記第１電極
    （14）は第２コンタクト（12）を有しており、 前記トランジスタ構成装置（２）とコンデンサ構成装置
    （４）は、トランジスタ構成装置（２）の第１主表面
    （３）とコンデンサ構成装置（４）の第２主表面（11）
    が対向して配設されるように結合されており、この場合
    それぞれ第１コンタクト（10）が各第２コンタクト（1
    2）に接続されており、 前記第２コンタクト（12）は第２主表面（11）から突出
    するように構成されている、メモリ装置において、 前記第１主表面に、隆起部からなる構造体（20）が配設
    され、突出的に構成されている第２コンタクト（12）が
    これらの隆起部間に係合されるように構成されているこ
    とを特徴とするメモリ装置。
  2. 【請求項２】多数のトランジスタ（８）を備えたトラン
    ジスタ構成装置（２）を有し、前記トランジスタはそれ
    ぞれ第１コンタクト（10）に接続されており、 多数のコンデンサ（15）を備えたコンデンサ構成装置
    （４）を有し、前記コンデンサはそれぞれ第１電極（1
    4）と第２電極（16）を有しており、それらの電極間に
    はメモリ誘電体（18）が設けられており、前記第１電極
    （14）は第２コンタクト（12）を有しており、 前記トランジスタ構成装置（２）とコンデンサ構成装置
    （４）は、トランジスタ構成装置（２）の第１主表面
    （３）とコンデンサ構成装置（４）の第２主表面（11）
    が対向して配設されるように結合されており、この場合
    それぞれ第１コンタクト（10）が各第２コンタクト（1
    2）に接続されており、 前記第１コンタクト（10）は第１主表面（３）から突出
    するように構成されている、メモリ装置において、 前記第２主表面（11）に、隆起部からなる構造体（20）
    が配設され、突出的に構成されている第１コンタクト
    （10）がこれらの隆起部間に係合されるように構成され
    ていることを特徴とするメモリ装置。
  3. 【請求項３】前記隆起部からなる構造体（20）は、絶縁
    層からなっており、凹部（22）を有している、請求項１
    又は２記載のメモリ装置。
  4. 【請求項４】前記凹部（22）は、円形状に構成されてい
    る、請求項３記載のメモリ装置。
  5. 【請求項５】前記凹部（22）は、矩形状、例えば正方形
    に構成されている、請求項３記載のメモリ装置。
  6. 【請求項６】前記隆起部から成る構造体（20）は、相互
    に隣接して配設された環状の隆起部からなる、請求項１
    又は２記載のメモリ装置。
  7. 【請求項７】前記隆起部からなる構造体（20）は、絶縁
    材料からなる、請求項１〜６いずれか１項記載のメモリ
    装置。
  8. 【請求項８】前記絶縁材料は、ガラスである、請求項７
    記載のメモリ装置。
  9. 【請求項９】前記メモリ誘電体（18）は、強誘電体であ
    る、請求項１〜８いずれか１項記載のメモリ装置。
  10. 【請求項１０】前記メモリ誘電体（18）は、10よりも大
    きい誘電率を有している、請求項１〜９いずれか１項記
    載のメモリ装置。
  11. 【請求項１１】前記メモリ誘電体（18）は、酸化誘電体
    である、請求項９又は10記載のメモリ装置。
  12. 【請求項１２】前記誘電体（18）は、PZT（Pb,Zr）Ti
    o3,BST（Ba,Sr）Tio3,ST SrTio3,又はSBTN SrBi2（Ta
    1-xNbx）2O9である、請求項11記載のメモリ装置。
JP51609198A 1996-09-30 1997-08-07 自己調整式の非集積形コンデンサ構成装置を有するメモリ装置 Expired - Fee Related JP3280988B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19640213.1 1996-09-30
DE19640213A DE19640213C1 (de) 1996-09-30 1996-09-30 Speicheranordnung mit selbstjustierender nicht integrierter Kondensatoranordnung
PCT/DE1997/001664 WO1998014996A1 (de) 1996-09-30 1997-08-07 Speicheranordnung mit selbstjustierender nicht integrierter kondensatoranordnung

Publications (2)

Publication Number Publication Date
JP2001501370A JP2001501370A (ja) 2001-01-30
JP3280988B2 true JP3280988B2 (ja) 2002-05-13

Family

ID=7807379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51609198A Expired - Fee Related JP3280988B2 (ja) 1996-09-30 1997-08-07 自己調整式の非集積形コンデンサ構成装置を有するメモリ装置

Country Status (9)

Country Link
US (1) US6097050A (ja)
EP (1) EP0931337A1 (ja)
JP (1) JP3280988B2 (ja)
KR (1) KR100414237B1 (ja)
CN (1) CN1158700C (ja)
DE (1) DE19640213C1 (ja)
IN (1) IN192035B (ja)
TW (1) TW369695B (ja)
WO (1) WO1998014996A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999036957A1 (fr) * 1998-01-19 1999-07-22 Citizen Watch Co., Ltd. Boitier de semiconducteur
JP3743891B2 (ja) 2003-05-09 2006-02-08 松下電器産業株式会社 不揮発性メモリおよびその製造方法
KR100778227B1 (ko) 2006-08-23 2007-11-20 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100852603B1 (ko) * 2006-12-27 2008-08-14 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
JP5585167B2 (ja) * 2010-03-30 2014-09-10 富士通株式会社 電子デバイス及び電子デバイスの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912545A (en) * 1987-09-16 1990-03-27 Irvine Sensors Corporation Bonding of aligned conductive bumps on adjacent surfaces
JP2788265B2 (ja) * 1988-07-08 1998-08-20 オリンパス光学工業株式会社 強誘電体メモリ及びその駆動方法，製造方法
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
EP0931337A1 (de) 1999-07-28
CN1158700C (zh) 2004-07-21
WO1998014996A1 (de) 1998-04-09
KR20000048721A (ko) 2000-07-25
TW369695B (en) 1999-09-11
DE19640213C1 (de) 1998-03-05
US6097050A (en) 2000-08-01
JP2001501370A (ja) 2001-01-30
CN1231761A (zh) 1999-10-13
KR100414237B1 (ko) 2004-01-13
IN192035B (ja) 2004-02-14

Similar Documents

Publication Publication Date Title
US7402871B2 (en) Semiconductor device having resistor and method of fabricating the same
JPH0736437B2 (ja) 半導体メモリの製造方法
JPH11307738A (ja) キャパシタおよびその製造方法
JP2002270788A (ja) 半導体装置及びその製造方法
JP3280988B2 (ja) 自己調整式の非集積形コンデンサ構成装置を有するメモリ装置
JPH05218347A (ja) 半導体メモリセル及びその製造方法
US6573111B2 (en) Method of making a semiconductor device with capacitor element
US5355277A (en) Thin film capacitor
JP3629123B2 (ja) Ｄｒａｍセルアレイ及びｄｒａｍセルアレイの構成要素を配列する方法
US5686746A (en) Semiconductor memory device and a method of making the same
KR100326494B1 (ko) 배리어 없는 반도체 메모리 장치의 제조 방법
JPH0294558A (ja) 半導体記憶装置及びその製造方法
US5637526A (en) Method of making a capacitor in a semiconductor device
US5583357A (en) Semiconductor device and a method for manufacturing the same
US7528490B2 (en) Semiconductor device and ferroelectric memory, and method for manufacturing semiconductor device
JPH0321062A (ja) 半導体記憶装置
JPH0575057A (ja) 半導体記憶装置
US6087687A (en) MISFET device with ferroelectric gate insulator
US6559495B1 (en) Semiconductor memory cell device
US6552379B2 (en) Semiconductor device and manufacturing method thereof
JPH07321232A (ja) 半導体記憶装置及びその製造方法
JPH05190797A (ja) 半導体記憶装置
JPS63244769A (ja) 半導体記憶装置
KR20030028044A (ko) 강유전체 메모리 소자 및 그 제조방법
KR100209219B1 (ko) 강유전체 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees