CN100365815C - 非易失性存储器及其制造方法 - Google Patents

非易失性存储器及其制造方法 Download PDF

Info

Publication number
CN100365815C
CN100365815C CNB2004800006483A CN200480000648A CN100365815C CN 100365815 C CN100365815 C CN 100365815C CN B2004800006483 A CNB2004800006483 A CN B2004800006483A CN 200480000648 A CN200480000648 A CN 200480000648A CN 100365815 C CN100365815 C CN 100365815C
Authority
CN
China
Prior art keywords
electrode
recording layer
substrate
nonvolatile memory
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800006483A
Other languages
English (en)
Other versions
CN1698204A (zh
Inventor
森田清之
山田升
宫本明人
大塚隆
田中英行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1698204A publication Critical patent/CN1698204A/zh
Application granted granted Critical
Publication of CN100365815C publication Critical patent/CN100365815C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Abstract

一种非易失性存储器，包括：第一基板(100)和第二基板(110)，所述第一基板(100)具有多个排列成矩阵的开关元件(4)和多个连接在所述开关元件(4)的第一电极(18)，所述第二基板(110)具有导电膜(32)，和通过提供电脉冲改变阻值的记录层(34)，其中，所述多个第一电极(18)被所述记录层(34)完整地覆盖，该记录层(34)由此位于所述多个第一电极(18)和所述导电膜(32)之间；所述第一基板(100)还包括第二电极(22)，和所述第二电极(22)与所述导电膜(32)电联接，当给所述记录层(34)施加电流时，所述第二电极(22)的电压保持在一定的水平上。该非易失性存储器以低成本获得高集成度。

Description

非易失性存储器及其制造方法
技术领域
本发明涉及一种非易失性存储器及其制造方法，特别涉及一种非易失性存储器，在该非易失性存储器中通过应用电流控制电阻值的偏差可以记录(写)或删除数据，并且涉及其制造方法。
背景技术
铁电存储器是已知的常规非易失性存储器。例如，日本未审查的专利申请公开第1996-227980号(具体的，图9)公开了一种结构，其中用铁电材料作为DRAM(动态随机存取读写存储器)的电容器绝缘薄膜的材料。通过将在其上形成电容器的基板和在其上形成开关元件的基板连接成一个整体来制造铁电存储器。
具体来说，如本说明书的图9(a)所示，在硅基板61上形成晶体管Tr，接着形成第一基板S1，暴露到第一基板S1的表面的氮化钛膜63与n-型区域62连接。
同样如图9(a)所示，通过在搀杂铌的单晶STO(SrTiO3)基板64上形成BSTO(Ba0.5Sr0.5TiO3)膜65和在BSTO膜65上形成铂膜66，获得包括电容器C的第二基板S2。
因此，获得的第一基板S1和第二基板S2彼此连接并且将其厚度变薄直到其厚度达到预定值，然后形成如图9(b)所示的隔离区域67，获得DRAM存储单元。隔离区域67由将第一基板S1内的相邻晶体管Tr彼此隔离的第一隔离区域67a和将第二基板S2内的相邻电容器C彼此隔离的第二隔离区域67b组成。
图10显示了包括矩阵排列的存储单元的等效电路。如图10所示，每个开关元件Tr的栅极与字线WL连接，并且每个开关元件Tr的漏极与位线BL连接。每个开关元件Tr的源极与每个电容器C的一个电极连接，并且板线(plate wire)PL与每个电容器C的另一个电极连接。当字线WL处于ON状态时通过给位线BL或者板线PL提供电压来对每个内存单元进行写操作，并且当给电容器C提供电压时通过检测铁电体的极化反转读出数据。
在上述制造半导体存储器的常规方法中，可以减少用于连接具有开关元件Tr的第一基板S1和具有电容器C的第二基板S2的必需的精确水平。然而，在具有如图9(a)所示的结构的铁电存储器中，除了在包括开关元件Tr的第一基板S1内形成第一隔离区域67a之外，必须在包括铁电电容器C的第二基板S2内形成第二隔离区域67b。因此，在常规技术中，如图9(b)所示，在将第一基板S1连接到第二基板S2上之后，形成隔离区域67a，即第一隔离区域67a和第二隔离区域67b是同时形成的。然而，即使是在这样的制造方法中，对于第二基板S2还是需要使用光刻法的复杂精细的处理步骤。随着集成度的提高，这个问题更加突出了。
此外，在上述制造半导体存储器的方法中，必须构造存储器以使图10所示的从板线PL施加到电容器C的电压可以被控制；然而，还没有公开满足该需求的具体结构并且考虑到制造的简易还有进一步提高的空间。
与铁电存储器一样，已知一种非易失性存储器，该存储器利用根据结晶体(所谓的相变存储器)的条件改变总体阻值的特性。例如，日本未审查的专利申请公开第1999-204742号，美国专利第6314014号等，公开了这样的存储器；然而，这些公开文献中没有一件文献公开了解决上述问题的方法。
发明内容
本发明的目的是提供一种低成本高集成的非易失性存储器和制造该种非易失性存储器的方法。
本发明的目的可以通过非易失性存储器实现，该非易失性存储器包括：
第一基板和第二基板，
所述第一基板具有多个排列成矩阵的开关元件，和多个连接在所述开关元件上的第一电极，
所述第二基板具有导电膜，和通过应用电脉冲改变阻值的记录层，其中，
所述多个第一电极被所述记录层完整地覆盖，该记录层由此位于所述多个第一电极和所述导电膜之间；
所述第一基板还包括第二电极，和
所述第二电极与所述导电膜电联接，当给所述记录层施加电流时，所述第二电极的电压保持在一定的水平上。
本发明的另一目的可以通过一种制造非易失性存储器的方法实现，该方法包括用于排列和连接第一基板和第二基板的排列步骤，
所述第一基板具有多个排列成矩阵的开关元件，和多个连接在所述开关元件上的第一电极，
所述第二基板具有导电膜，和通过提供电脉冲改变阻值的记录层，其中，
所述第一基板还包括第二电极，当给所述记录层提供电流时，第二电极的电压保持在一定的水平上，
在排列步骤中，进行第一电极连接步骤，其中通过用记录层整体地覆盖多个所述第一电极而将所述记录层放置在多个第一电极和导电膜之间，并且同时进行用于将第二电极电联接到所述导电膜或者所述记录层的第二电极连接步骤。
附图说明
图1(a)-1(c)是解释制造根据本发明的一个实施例的非易失性存储器步骤的横截面视图；
图2是GeSbTe化合物的相图；
图3是图1(c)中所示的非易失性存储器的一个变化例的示意横截面视图；
图4是图1(c)中所示的非易失性存储器的另一个变化例的示意横截面视图；
图5(a)和5(b)是根据本发明一个实施例的非易失性存储器的电路图；
图6是解释根据本发明一个实施例的读写非易失性存储器的方法的示图；
图7(a)和7(b)是根据本发明一个实施例的非易失性存储器的电路图；
图8是图1(c)中所示的非易失性存储器的一个修改例的示意横截面视图；
图9(a)和9(b)是解释制造常规非易失性存储器步骤的横截面视图；
图10是常规非易失性存储器的电路图；
图11是图1(c)中所示的非易失性存储器的一个修改例的示意横截面视图。
具体实施方式
以下参考附图说明本发明的实施例。图1是解释根据本发明的一个实施例的制造非易失性存储器步骤的横截面视图。
首先，如图1(a)所示，用例如STI(浅沟槽隔离)技术，在下基板100内形成隔离区域2，该基板是p型半导体基板，然后，通过常用的硅半导体制造处理工艺形成每个由n型晶体管组成的多个开关元件4。每个开关元件4包括通过栅极绝缘膜6在下基板100上方形成的栅极8，在下基板100内形成源极区域10a和漏极区域10b，源极区域10a和漏极区域10b在栅极绝缘膜6的每侧形成并且由n型扩散层组成。
接着以这样的方式在下基板100上形成夹层绝缘膜12a以覆盖开关元件4。多个一直延伸到源极区域10a和漏极区域10b的接触孔在夹层绝缘膜12a内形成，并且通过由可选择的CVD(化学蒸汽沉积)等方法向接触孔中注入钨和/或类似的金属材料在夹层绝缘膜12a内形成插头14a。在通过溅射等方法在夹层绝缘膜12a上沉积金属层之后，金属层通过光刻法制作图案，形成连接插头14a的金属线16a。此后，在夹层绝缘膜12a的整个表面上形成夹层绝缘膜12b以覆盖金属线16a的上表面；形成接触孔一直延伸到金属线16a；并且以与上述相同的方式形成插头14b和连接插头14b的金属线16b。通过在重复这些步骤时有选择地形成接触孔，形成多层互联结构，其中连接源极区域10a和漏极区域10b的金属线的高度不同。换言之，在夹层绝缘膜12b上进一步形成夹层绝缘膜12c、插头14c和金属线16c。从夹层绝缘膜12c中暴露的金属线16c与开关元件4的源极区域10a连接作为源极(第一电极)18。夹层绝缘膜12b内形成的金属线16b中，使不与插头14c连接的那些接触开关元件4的漏极区域10b作为位线20。
在夹层绝缘膜12b上形成金属线16b的步骤中，通过形成既不连接源极区域10a又不连接漏极区域10b的金属线16b，将在夹层绝缘膜12c上形成的金属线16c中之一制成恒压电极(第二电极)22。恒压电极22在形成源极18的相同层上形成并且保持在恒定的电压。这样就获得了包括开关元件4，源极18和恒压电极22的下基板100。
相反，如图1(b)所示，通过溅射等工艺在上基板的表面上形成包括金属薄膜的导电膜32，在光刻步骤中使导电膜32制成布线图案，通过溅射等工艺在导电膜32表面上形成包括相变膜的记录层34，和使记录层34制成布线图案，来形成上基板110。记录层34的尺寸使该层覆盖整个存储单元，并且导电膜32形成的面积大于记录层34的面积。这使得导电膜32的一部分为没有被记录层34覆盖的暴露部分32a。
通过使用例如聚碳酸酯(PC)，聚对苯二甲酸乙二醇酯(PET)和/或类似具有高热阻的有机材料优选地形成上基板110；然而，也可以使用无机材料，只要它们具有足够的弹性。例如，可以使用薄膜硅基板、陶瓷基板、FRP基板等作为上基板110。优选如W、Pt、Pd等金属构成的导电膜32，其中几乎不会出现扩散。
将具有至少两种不同阻值的稳定相位并且能够在这些两相位间逆转的相变材料优选地用作记录层34的材料。在本实施例中，使用以Ge、Sb和Te作为其主要成分的硫属化合物GeSbTe。还可以使用将Ge、Sb和Te与Ag和/或In等结合的硫基(chalcogenide-based)材料，例如，AgInSbTe，AgInSbGeTe，GeInSbTe等。通过适当地选择元素的种类及其比率，可以控制记录层34的熔点。例如，当使用GeSbTe化合物时，如图2所示的相图中，在Sb2Te3和GeTe之间的化合物是可取的，例如图中的(225)，即，优选地使用Ge2Sb2Te5和类似物。
除了硫基材料，用于记录层34的材料实例包括(R1-x，Ax)MnO3，其中R是稀土金属，A是碱土金属，且0＜x＜1。Pr、Gd和/或La可以用作稀土金属R，Ca、Ba、Sr等可以用作碱土金属A。在这些元素中，尤其是，当使用(Pr0.7，Ca0.3)MnO3，(Gd1-x，Bax)MnO3，(La1-x，Srx)MnO3或者类似物时，可以获得具有优越性能的半导体元件。还可以使用(R1-x，Ax)CoO3，其中Co替换(R1-x，Ax)MnO3中的Mn。
在按照如图1(c)所示排列之后，下基板100和上基板110彼此连接。具体来说，将多个源极18以整体的方式同时与记录层34连接和排列，以使恒压电极22与导电膜32的暴露部分32a连接，实现非易失性存储器。
当使下基板100和上基板110彼此连接时，通过进行适当的热处理，可以加强源极18与记录层34之间的连接，和恒压电极22与导电膜32之间的连接。热处理的具体示例包括电炉或热电板(hot plate)的使用，和短时间的灯退火处理器(lamp annealer)。也可以通过提供来自下基板100的主表面侧(形成开关元件4的一侧)的毫米波或微波辐射并且阻挡来自相反侧的波的释放来进行热处理。在这种方法中，因为首先加热源极18和恒压电极22，记录层34的要连接在源极18上的部分和导电膜32的要连接在恒压电极22上的部分可以有选择地被加热，获得坚固的连接。被加热的部分不一定是上述部分，例如，即使当通过使用加热板等施加与上述相反方向的毫米波或微波辐射来首先加热下基板100时，仍可以将热量有效地传给金属形成的源极18和恒压电极22，由此仍然可以获得下基板100和上基板110之间的坚固连接。
除了上述方法之外，在下基板100和上基板110之间放置粘附层以增强二者之间连接的强度。换言之，如图3所示，在源极18和恒压电极22的顶表面上形成粘附层36之后，下基板100和上基板110与位于源极18与记录层34之间和恒压电极22与导电膜32之间的粘附层36彼此连接。当粘附层36很薄(例如，不超过10nm)时，粘附层36不只可以在源极18或恒压电极22的顶表面上形成，而是可以在下基板100的整个表面上形成。图3中，与图1(c)中相同的部分用相同的参考数字。
Sn、In、Pb和类似的低熔点金属，Ge、导电聚合体等优选地用作粘附层36的材料。优选地，这样的导电聚合体具有在主平面方向上显示高电阻率和在垂直于主平面的方向上显示低电阻率的电阻各向异性。在这种情况下，可以在记录层34的表面上形成粘附层36，而不是在下基板100上形成粘附层36。可选择地，包括Ge、Sb、Te等的低熔点相变材料可以被用作粘附层36。在这种情况下，优选地，在形成粘附层36的时候，通过用合适的掩膜防止在恒压电极22的顶部上形成粘附层36。
为了减少源极18和记录层34之间的连接面积，还可以通过离子辐射在源极18和/或记录层34的表面上形成直径不超过100nm的金属微粒或者微凹陷和凸出部分。当给记录层34施加电流时这样可以增加电流密度，减少存储器的功率消耗。
为了减少源极18和记录层34之间的连接面积，还可以如图4所示在源极18的顶部上将绝缘层38制成布线图案，然后将下基板100连接到上基板110。在图4中，与图1(c)中相同的部分用相同的参考数字。
在这种结构下，由于绝缘层38位于源极18和记录层34之间接触面部分上(即，在源极18的顶部上)，源极18和记录层34只在侧表面上连接，与图1(c)所示的结构相比减少了连接面积。因此，可以使操作节省能量。除了绝缘层38的形成，通过在连接部分放置细金属微粒或者形成凹陷和凸起，可以进一步减少电力消耗。在图4中，绝缘层38也在恒压电极22上形成，并且可以在单独的步骤中被去除。
在本实施例的非易失性存储器中，下基板100需要一个如在常规的非易失性存储器内一样的隔离区域；然而，可以用标准的硅半导体制造处理步骤形成隔离区域且无需额外的步骤。在上基板110的形成中不需要复杂的精细处理步骤，简化了整个制造处理工艺。
换言之，形成在上基板110上的记录层34具有可以覆盖整个存储器区域的尺寸以连接所有的源极18，并且记录层34通常形成不小于100μm的图案宽度(pattern width)。导电膜32暴露给下基板100的部分可以在任何位置上形成，例如，通过在存储器区域的周围形成暴露的部分和为该区域获得充分的空间，增加了下基板100和上基板110的排列边界。该排列边界对应恒压电极22和邻近该恒压电极22的源极18之间的距离M(参见图1(c))，并且可以被设为从1到50μm范围内。因此，对于上基板110，减弱了对图案分布的需求。此外，在本发明实施例的非易失性存储器中，与常规铁电存储器相比(参见图9(b))，不需要在具有记录层34的上基板110内形成隔离区域。因此，在与下基板100连接之前和之后，上基板110不需要精细处理步骤。这使得与常规的非易失性存储器相比制造处理工艺变得更简单并且可以以低成本制造高集成度的非易失性存储器。
在本发明实施方式的非易失性存储器中，如图11所示，可以在形成恒压电极22的相同的层上形成邻近恒压电极22的辅助电极22a。图11中，与图1(c)中相同的部分用相同的参考数字。
在这种结构中，即使由于下基板100和上基板110之间的未对准，恒压电极22由于被记录层34覆盖而与记录层34相连时，如图11所示，通过提供经过恒压电极22和辅助电极22a的电流，可以使记录层34内的通电区域为结晶状态以具有低电阻率。因此，恒压电极22可以以与图1(c)所示的结构以相同的方式工作。这使得下基板100和上基板110之间的排列更为容易并且减少了排列边界(图1(c)中的距离M)，使半导体小型化。在图11所示的结构中，辅助电极22a没有被记录层34所覆盖；然而，即使恒压电极22和辅助电极22a都被记录层34所覆盖(见图8，在后描述)，也不会出现问题。
在这种结构下，当在后来的步骤中，通过激光辐射等方法使得记录层34内的通电区域具有高电阻率时，可以削弱恒压电极22的功能。因此，优选地通过给上基板110使用具有低透明度的材料使记录层34内的通电区域之上的部分与光隔绝。
图5是图1(c)所示的非易失性存储器的等效电路图，其中图5(a)是单个单元并且图5(b)是排列成矩阵的多个单元。单个单元包括开关元件4和记录层34。开关元件4的栅极8是字线并且漏极部分10b连接位线20。开关元件4的源极部分10a连接记录层34的一侧并且记录层34的另一侧连接恒压电极22。恒压电极22通常是地线；然而，只要当给记录层34提供电流时电压可以保持在一定的水平上，接地就不是必需的。当进行数据读写时，恒压电极22与在其中提供电压的常规铁电存储器中使用的板线PL(见图10)功能不同。
作为用于本实施例的记录层34的材料的硫属化合物，在结晶状态中表现低电阻和在非结晶状态时表现高电阻，并且变化大约在1-3位数。因此，当在非易失性存储器中使用相变材料时，通过将结晶状态和非结晶状态分别分配数字“0”和“1”(或者“1”和“0”)可以读写数据。
图5(b)中，当读数据时，通过给位线20和栅极(字线)8提供预定电压，电流从位线20通过开关元件4和记录层34流向恒压电极22。因为提供的电流量依赖于记录层34的阻值而改变，可以根据电流量读取记录层34的存储内容。
为了写数据，给位线20和栅极(字线)8提供适当的电压以改变记录层34的结晶的条件。为了将记录层34从结晶状态(低阻态)变到非结晶状态(高阻态)，在以这样的方式给记录层34提供电流以使记录层34的一部分变得比结晶化的温度更高(例如，600℃)之后，快速消除电流。相反，为了将记录层34从非结晶状态(高阻态)变到结晶状态(低阻态)，以这样的方式给记录层34提供电流以使温度不超过记录层34的结晶化温度并且使记录层34结晶。在200℃或者低于200℃的温度下，记录层34通常不改变它的电阻条件，因此它起到非易失性存储器的作用。
当从结晶状态变化到非结晶状态时，包括记录层34的相变材料通常将其体积增加百分之几到10％；然而，在本实施例的结构中，通过上基板110的适当的弹性减轻了相变材料的膨胀和收缩，防止连接下基板100和上基板110的部分中的导线断裂。
在本实施例的非易失性存储器中，不仅在电气上而且也可在光学上使用激光等方式读写数据。当读数据时，如图6所示，用入射激光Ib照射对应一个目标存储单元的记录层34的部分，并且可以测量反射激光Rb的强度或者偏光度。记录层34的偏振在结晶状态和非结晶状态之间是不同的，并且因此可以根据偏振差读存储器。为了有效地传送入射激光Ib，用于上基板110的材料优选地具有高透明度并且导电膜32应该是薄的。具体来说，优选的导电膜32的厚度是3-10nm。通过如此构造每个单元以使可以在光学上读出其权重系数等，与在电气上读数据的电路相比可以减小该电路。这样的结构有利于，例如，构造神经网络。当必须防止光学读或写数据时，优选的，上基板110的透明度应该为低和/或导电膜32厚于10nm。
在本实施例中，可以通过用在已知的DVD磁盘介质上的方法写数据。换言之，可以通过用高强度激光Lb如图6所示照射记录层34对应目标存储单元的部分之后突然停止照射，将记录层34变到非结晶状态，且通过用使记录层34不会熔化的相对低密度激光照射可以使记录层34变为结晶体。在这种情况下，通过使导电膜32的厚度设置在3nm-10nm内，也能够有效地发射激光Lb并且通过减少穿过导电膜32的热量传输防止对邻近的存储单元的热量干扰。存储单元越小，激光Lb的波长应该越短。例如，当激光Lb的波长大约为600nm-700nm时，源极18的尺寸可以减小到大约每一侧0.2μm见方。如上所述，通过构造光学可写的单元，电写入电路不再必需。这使得容易以低成本制造神经网络，其通过在后面的步骤改变权重系数进行优化。
本实施例的非易失性存储器使用n沟道型MOSFET作为开关元件4；然而，也可以通过在下基板100内形成n-well区域使用p沟道型MOSFET，等等。可替换地，其他FET，双极元件，HEMT(高电子迁移率晶体管)或者具有三端或者更多端的类似晶体管可以被用作开关元件4。
存储单元的结构不局限于本实施例中的结构，并且例如，本发明可以被用于SRAM(静态随机存取存储器)，该SRAM包括具有第一n型开关元件41、第二n型开关元件42、第一p型开关元件43、第二p型开关元件44、第三n型开关元件45，和第三n型开关元件46的六晶体管双稳态多谐振荡器电路，如图7(a)所示。在图7(a)中，参考数字8和20分别指字线和位线。
在这种情况下，通过在下基板100上提供第一记录层47和第二记录层48，将第一记录层47的一端和第二记录层48的一端分别连接到第一n型开关元件41的源极和第二n型开关元件42的源极上，并且将第一记录层47的另一端和第二记录层48的另一端连接到恒压电极22上。在这种结构中，因为当电力线49的电源打开时，根据第一记录层47和第二记录层48之间的电阻差确定节点A和节点B的电压，所以可以根据这些电压读存储器。如图7(b)所示可以将第一记录层47的一端和第二记录层48的一端连接到第一p型晶体管43的源极和第二p型晶体管44的源极上。在图7中，形成多个开关元件，其中，开关元件41-44排列成矩阵。
在本实施例中，在上基板110上形成导电膜32的暴露部分32a，并且下基板100的恒压电极22与暴露部分32a连接；然而，也可以在导电膜32的全部表面上形成记录层34，以使导电膜32不被暴露，如图8所示。在这种情况下，在下基板110中，通过在与恒压电极22相同的层上形成邻近恒压电极22的辅助电极22a，当下基板100和上基板110彼此连接时，恒压电极22和辅助电极22a连接到记录层34上。在图8中，与图1(c)中所示相同的组成部分采用相同的参考数字。
在具有这样结构的非易失性存储器中，通过使记录层34中的带电区域结晶以通过事先提供的穿过恒压电极22和辅助电极22a的电流来降低其电阻率，可以使恒压电极22以与图1(c)所示的结构相同的方式工作。通过以这样的方式构造非易失性存储器，排列边界变得不必要。这使得可以进一步使非易失性存储器小型化并且使其制造变得更简单。此外，如图11所示，优选地，在该结构下的记录层34中的带电区域之上的部分应该与光隔绝。
工业应用
如上所述，本发明提供了一种能以低成本获得高集成度的非易失性存储器和制造该种存储器的方法。

Claims (27)

1.一种非易失性存储器，其包括第一基板和第二基板，
其中，所述第一基板具有配置成矩阵状的多个开关元件和与所述各开关元件电连接的多个第一电极，
所述第二基板具有导电膜和电阻值通过施加电脉冲而改变的记录层，
多个所述第一电极被所述记录层整体地覆盖，由此，所述记录层被夹持在多个所述第一电极与所述导电膜之间，
所述第一基板还具有向所述记录层通电时保持一定电压的第二电极，
所述第一电极和第二电极形成在所述第一基板上的相同层上，
所述导电膜具有未被所述记录层覆盖的暴露部分，
所述第二电极与所述暴露部分接合。
2.根据权利要求1所述的非易失性存储器，所述第二电极和与该第二电极邻接的所述第一电极之间的距离不小于1μm且不大于50μm。
3.根据权利要求1所述的非易失性存储器，所述第一电极的上面与所述记录层之间和所述第二电极的上面与所述导电膜之间隔着粘附层。
4.根据权利要求1所述的非易失性存储器，所述第一电极的上面与所述记录层之间隔着绝缘层。
5.一种非易失性存储器，其包括第一基板和第二基板，
其中，所述第一基板具有配置成矩阵状的多个开关元件和与所述各开关元件电连接的多个第一电极，
所述第二基板具有导电膜和电阻值通过施加电脉冲而改变的记录层，
多个所述第一电极被所述记录层整体地覆盖，由此，所述记录层被夹持在多个所述第一电极与所述导电膜之间，
所述导电膜具有未被所述记录层覆盖的暴露部分，
所述第一基板还具有向所述记录层通电时保持一定电压的第二电极和与所述第二电极邻接配置的辅助电极，
所述第一电极、第二电极和辅助电极形成在所述第一基板上的相同层上，
所述第二电极被所述记录层覆盖的同时，所述辅助电极与所述暴露部分接合，
通过对所述第二电极与辅助电极之间通电，所述第二电极与辅助电极之间的部分的所述记录层被低电阻化，由此，所述第二电极构成为可与所述导电膜电连接。
6.一种非易失性存储器，其包括第一基板和第二基板，
其中，所述第一基板具有配置成矩阵状的多个开关元件和与所述各开关元件电连接的多个第一电极，
所述第二基板具有导电膜和电阻值通过施加电脉冲而改变的记录层，
多个所述第一电极被所述记录层整体地覆盖，由此，所述记录层被夹持在多个所述第一电极与所述导电膜之间，
在所述导电膜的整个表面上形成有所述记录层，
所述第一基板还包括向所述记录层通电时保持一定电压的第二电极和与所述第二电极邻接配置的辅助电极，
所述第一电极、第二电极和辅助电极形成在所述第一基板上的相同层上，
所述第二电极和辅助电极被所述记录层覆盖，
通过对所述第二电极与辅助电极之间通电，所述第二电极与辅助电极之间的部分的所述记录层被低电阻化，由此，所述第二电极构成为可与所述导电膜电连接。
7.根据权利要求1、5或6中任一项所述的非易失性存储器，所述记录层不具有元件分离区域。
8.根据权利要求5或6所述的非易失性存储器，所述第二电极与辅助电极之间的部分的所述记录层的上方被遮光。
9.根据权利要求1、5或6中任一项所述的非易失性存储器，所述开关元件具备形成在所述第一基板内的源极区域和漏极区域，以及形成在所述第一基板上的栅极。
所述第一电极与所述源极区域连接。
10.根据权利要求9所述的非易失性存储器，所述第一基板是p型半导体基板，
所述源极区域和漏极区域是n型扩散层，
所述第二电极是接地用的电极。
11.根据权利要求9所述的非易失性存储器，所述栅极隔着栅极绝缘膜形成在所述第一基板上。
12.根据权利要求1、5或6中任一项所述的非易失性存储器，所述记录层具有电阻值不同的两个以上的稳定状态，各状态间由能够可逆变化的相变材料构成。
13.根据权利要求12所述的非易失性存储器，所述相变材料包含硫属化物系材料。
14.一种非易失性存储器的制造方法，其包括对准并接合第一基板和第二基板的对准步骤，
其中，所述第一基板具有配置成矩阵状的多个开关元件和与所述各开关元件电连接的多个第一电极，
所述第二基板具有导电膜和电阻值通过施加电脉冲而改变的记录层，
所述第一基板还具有向所述记录层通电时保持一定电压的第二电极，
所述第一电极和第二电极形成在所述第一基板上的相同层上，
所述导电膜具有未被所述记录层覆盖的暴露部分，
在所述对准步骤中，通过用所述记录层整体地覆盖多个所述第一电极，多个所述第一电极与所述导电膜之间夹持所述记录层的第一电极连接步骤和将所述第二电极与所述导电膜的所述暴露部分接合的第二电极连接步骤同时进行。
15.根据权利要求14所述的非易失性存储器的制造方法，所述第二电极和与该第二电极邻接的所述第一电极之间的距离不小于1μm且不大于50μm。
16.根据权利要求14所述的非易失性存储器的制造方法，其包括在所述对准步骤之前，使所述第一电极的上面与所述记录层之间和所述第二电极的上面与所述导电膜之间隔着粘附层的步骤。
17.根据权利要求14所述的非易失性存储器的的制造方法，其包括在所述对准步骤之前，使所述第一电极的上面与所述记录层之间隔着绝缘层的步骤。
18.根据权利要求14所述的非易失性存储器的的制造方法，所述对准步骤包括加热所述第一电极与所述记录层的接合部和所述第二电极与所述导电膜的接合部的步骤。
19.一种非易失性存储器的制造方法，其包括对准并接合第一基板和第二基板的对准步骤，
其中，所述第一基板具有配置成矩阵状的多个开关元件和与所述各开关元件电连接的多个第一电极，
所述第二基板具有导电膜和电阻值通过施加电脉冲而改变的记录层，
所述导电膜具有未被所述记录层覆盖的暴露部分，
所述第一基板还具有向所述记录层通电时保持一定电压的第二电极和与所述第二电极邻接配置的辅助电极，
所述第一电极、第二电极和辅助电极形成在所述第一基板上的相同层上，
在所述对准步骤中，通过用所述记录层整体地覆盖多个所述第一电极，多个所述第一电极与所述导电膜之间夹持所述记录层的第一电极连接步骤和在用所述记录层覆盖所述第二电极的同时将所述辅助电极与所述导电膜的所述暴露部分接合的第二电极连接步骤同时进行，
通过对所述第二电极与辅助电极之间通电，所述第二电极与辅助电极之间的部分的所述记录层被低电阻化，由此，所述第二电极构成为可与所述导电膜电连接。
20.一种非易失性存储器的制造方法，包括对准并接合第一基板和第二基板的对准步骤，
其中，所述第一基板具有配置成矩阵状的多个开关元件和与所述各开关元件电连接的多个第一电极，
所述第二基板具有导电膜和电阻值通过施加电脉冲而改变的记录层，
在所述导电膜的整个表面上形成有所述记录层，
所述第一基板还具有向所述记录层通电时保持一定电压的第二电极和与所述第二电极邻接配置的辅助电极，
所述第一电极、第二电极和辅助电极形成在所述第一基板上的相同层上，
在所述对准步骤中，通过用所述记录层整体地覆盖多个所述第一电极，多个所述第一电极与所述导电膜之间夹持所述记录层的第一电极连接步骤和用所述记录层覆盖所述第二电极和辅助电极的第二电极连接步骤同时进行，
通过对所述第二电极与辅助电极之间通电，所述第二电极与辅助电极之间的部分的所述记录层被低电阻化，由此，所述第二电极构成为可与所述导电膜电连接。
21.根据权利要求14、19或20中任一项所述的非易失性存储器的制造方法，所述记录层不具有元件分离区域。
22.根据权利要求19或20所述的非易失性存储器的制造方法，所述第二电极与辅助电极之间的部分的所述记录层的上方被遮光。
23.根据权利要求14、19或20中任一项所述的非易失性存储器的制造方法，所述开关元件具备形成在所述第一基板内的源极区域、漏极区域和形成在所述第一基板上的栅极，
所述第一电极与所述源极区域连接。
24.根据权利要求23所述的非易失性存储器的制造方法，所述第一基板是p型半导体基板，
所述源极区域和漏极区域是n型扩散层，
所述第二电极是接地用的电极。
25.根据权利要求23所述的非易失性存储器的制造方法，所述栅极隔着栅绝缘膜形成在所述第一基板上。
26.根据权利要求14、19或20中任一项所述的非易失性存储器的的制造方法，所述记录层具有电阻值不同的两个以上的稳定状态，各状态间由能够可逆变化的相变材料构成。
27.根据权利要求26所述的非易失性存储器的的制造方法，所述相变材料包含硫属化物系材料。
CNB2004800006483A 2003-05-09 2004-05-07 非易失性存储器及其制造方法 Expired - Fee Related CN100365815C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003131338 2003-05-09
JP131338/2003 2003-05-09

Publications (2)

Publication Number Publication Date
CN1698204A CN1698204A (zh) 2005-11-16
CN100365815C true CN100365815C (zh) 2008-01-30

Family

ID=33432127

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800006483A Expired - Fee Related CN100365815C (zh) 2003-05-09 2004-05-07 非易失性存储器及其制造方法

Country Status (4)

Country Link
US (2) US7232703B2 (zh)
JP (1) JP3743891B2 (zh)
CN (1) CN100365815C (zh)
WO (1) WO2004100266A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
EP1817796B1 (en) * 2004-11-30 2013-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4712545B2 (ja) * 2004-11-30 2011-06-29 株式会社半導体エネルギー研究所 半導体装置
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
DE102005001253A1 (de) * 2005-01-11 2006-07-20 Infineon Technologies Ag Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
JP4552745B2 (ja) * 2005-05-10 2010-09-29 ソニー株式会社 記憶素子及びその製造方法
KR100650735B1 (ko) * 2005-05-26 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
JP2006344876A (ja) * 2005-06-10 2006-12-21 Sharp Corp 不揮発性記憶素子とその製造方法
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP4760225B2 (ja) * 2005-08-26 2011-08-31 ソニー株式会社 記憶装置
US7746682B2 (en) * 2005-11-03 2010-06-29 Agata Logic Inc. SEU hardened latches and memory cells using programmable resistance devices
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
JP4061328B2 (ja) 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
KR100763908B1 (ko) * 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
KR100722769B1 (ko) * 2006-05-19 2007-05-30 삼성전자주식회사 상변화 메모리 장치 및 이의 형성 방법
US7839672B1 (en) 2006-12-18 2010-11-23 Marvell International Ltd. Phase change memory array circuits and methods of manufacture
JP4466738B2 (ja) 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
US8094485B2 (en) * 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
US8624214B2 (en) 2008-06-10 2014-01-07 Panasonic Corporation Semiconductor device having a resistance variable element and a manufacturing method thereof
US8223580B2 (en) * 2008-06-17 2012-07-17 Ovonyx, Inc. Method and apparatus for decoding memory
WO2010067585A1 (ja) 2008-12-10 2010-06-17 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
JP5180913B2 (ja) * 2009-06-02 2013-04-10 シャープ株式会社 不揮発性半導体記憶装置
JP5672678B2 (ja) * 2009-08-21 2015-02-18 Tdk株式会社 電子部品及びその製造方法
JP5348108B2 (ja) * 2010-10-18 2013-11-20 ソニー株式会社 記憶素子
KR101676810B1 (ko) * 2014-10-30 2016-11-16 삼성전자주식회사 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치
JP6956191B2 (ja) * 2017-09-07 2021-11-02 パナソニック株式会社 不揮発性半導体記憶素子を用いたニューラルネットワーク演算回路
KR20210141589A (ko) * 2019-04-30 2021-11-23 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리를 갖는 3차원 메모리 디바이스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789303A (en) * 1994-11-28 1998-08-04 Northern Telecom Limited Method of adding on chip capacitors to an integrated circuit
US6097050A (en) * 1996-09-30 2000-08-01 Siemens Aktiengesellschaft Memory configuration with self-aligning non-integrated capacitor configuration

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722578A (ja) * 1993-07-05 1995-01-24 Hitachi Ltd 積層集積半導体装置及びその製造方法
JPH08227980A (ja) 1995-02-21 1996-09-03 Toshiba Corp 半導体装置及びその製造方法
EP0742598B1 (en) * 1995-05-08 2000-08-02 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a composite substrate and a piezoelectric device using the substrate
JPH11204742A (ja) 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
JP4911845B2 (ja) * 2001-09-20 2012-04-04 株式会社リコー 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
WO2003065377A1 (fr) * 2002-02-01 2003-08-07 Hitachi, Ltd. Memoire
DE60309232T2 (de) * 2002-03-05 2007-09-06 Mitsubishi Kagaku Media Co. Ltd. Phasenwechselaufzeichnungsmaterial für ein Informationsaufzeichnungsmedium und ein Informationsaufzeichnungsmedium dieses verwendend
JP3624291B2 (ja) * 2002-04-09 2005-03-02 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US6906376B1 (en) * 2002-06-13 2005-06-14 A Plus Flash Technology, Inc. EEPROM cell structure and array architecture
US7337160B2 (en) * 2002-12-31 2008-02-26 Bae Systems Information And Electronic Systems Integration Inc. Use of radiation-hardened chalcogenide technology for spaceborne reconfigurable digital processing systems
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789303A (en) * 1994-11-28 1998-08-04 Northern Telecom Limited Method of adding on chip capacitors to an integrated circuit
US6097050A (en) * 1996-09-30 2000-08-01 Siemens Aktiengesellschaft Memory configuration with self-aligning non-integrated capacitor configuration

Also Published As

Publication number Publication date
US7394090B2 (en) 2008-07-01
US20070210362A1 (en) 2007-09-13
JP3743891B2 (ja) 2006-02-08
WO2004100266A1 (ja) 2004-11-18
US7232703B2 (en) 2007-06-19
JPWO2004100266A1 (ja) 2006-07-13
CN1698204A (zh) 2005-11-16
US20050093043A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
CN100365815C (zh) 非易失性存储器及其制造方法
US7037762B2 (en) Phase changeable memory devices having multi-level data storage elements and methods of fabricating the same
US7767993B2 (en) Resistance change memory device
US7623370B2 (en) Resistance change memory device
EP0495494B1 (en) Electrically erasable phase change memory
KR100796430B1 (ko) 메모리를 위한 상 변화 액세스 디바이스
US7254059B2 (en) Multilevel phase-change memory element and operating method
CN100440486C (zh) 具有电极层处理的相变随机存取存储器的制造方法
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
US7663132B2 (en) Resistance change memory device
US7075131B2 (en) Phase change memory device
CN100524878C (zh) 具有空气绝热单元的可编程电阻材料存储阵列
US20050158950A1 (en) Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US20070153571A1 (en) Phase-change memory device and its methods of formation
JP2004363586A (ja) 相変換メモリ装置
CN100595930C (zh) 电可重写非易失存储元件
US8581223B2 (en) Memory device and method of making same
US6849892B2 (en) Phase changeable memory devices having reduced cell areas
US7723715B2 (en) Memory device and method of making same
US20220238603A1 (en) Switching cell
KR20050076115A (ko) 상변환 기억 소자 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20100507