KR100722769B1 - 상변화 메모리 장치 및 이의 형성 방법 - Google Patents
상변화 메모리 장치 및 이의 형성 방법 Download PDFInfo
- Publication number
- KR100722769B1 KR100722769B1 KR1020060045091A KR20060045091A KR100722769B1 KR 100722769 B1 KR100722769 B1 KR 100722769B1 KR 1020060045091 A KR1020060045091 A KR 1020060045091A KR 20060045091 A KR20060045091 A KR 20060045091A KR 100722769 B1 KR100722769 B1 KR 100722769B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- change material
- pattern
- lower electrode
- film pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000012782 phase change material Substances 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 230000008859 change Effects 0.000 claims abstract description 42
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 229910052582 BN Inorganic materials 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 4
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 claims description 4
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 claims description 4
- DNXNYEBMOSARMM-UHFFFAOYSA-N alumane;zirconium Chemical compound [AlH3].[Zr] DNXNYEBMOSARMM-UHFFFAOYSA-N 0.000 claims description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 4
- QDMRQDKMCNPQQH-UHFFFAOYSA-N boranylidynetitanium Chemical compound [B].[Ti] QDMRQDKMCNPQQH-UHFFFAOYSA-N 0.000 claims description 4
- GALOTNBSUVEISR-UHFFFAOYSA-N molybdenum;silicon Chemical compound [Mo]#[Si] GALOTNBSUVEISR-UHFFFAOYSA-N 0.000 claims description 4
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 claims description 4
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 4
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 claims description 3
- UVGLBOPDEUYYCS-UHFFFAOYSA-N silicon zirconium Chemical compound [Si].[Zr] UVGLBOPDEUYYCS-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 description 23
- 238000005530 etching Methods 0.000 description 17
- 239000004020 conductor Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000010955 niobium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910052758 niobium Inorganic materials 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 6
- 239000005368 silicate glass Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- JEEHQNXCPARQJS-UHFFFAOYSA-N boranylidynetungsten Chemical compound [W]#B JEEHQNXCPARQJS-UHFFFAOYSA-N 0.000 description 3
- 150000001786 chalcogen compounds Chemical class 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- -1 chalcogenide compound Chemical class 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
상변화 메모리 장치 및 이의 제조 방법이 개시되어 있다. 절연막을 패터닝하여 상기 하부 전극을 노출시키는 제1 개구를 갖는 제1 절연막 패턴을 형성한다. 제1 개구 내에 상변화 물질막 패턴을 형성한다. 캡핑막 패턴을 이용하여 상기 제1 절연막 패턴을 패터닝함으로서 상기 콘택용 패드를 노출시키는 제2 개구를 갖는 제2 절연막 패턴을 형성한다. 제2 절연막 패턴으로부터 돌출된 금속 플러그를 형성한다. 제2 절연막 패턴 상에 상기 금속 플러그와 연결되는 도전성 배선 및 상기 상변화 물질막 패턴과 연결되는 상부 전극을 형성한다. 따라서, 상변화 물질막 패턴의 손상없이 상변화 메모리 장치를 제조할 수 있다.
Description
도 1은 본 발명의 일 실시예에 따른 상변화 메모리 장치를 설명하기 위한 단면도이다.
도 2 내지 도 9는 도 1에 도시된 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 기판 110 : 스위칭 소자
112 : 제1 절연막 116 : 콘택
121 : 콘택용 패드 126 : 하부전극용 패드
128 : 하부 전극 140 : 제2 절연막
150 : 제3 절연막 152 : 제1 개구
160 : 상변화 물질막 패턴 165 : 캡핑막 패턴
170 : 금속 플러그 175 : 제2 개구
180 : 제4 도전막 182 : 도전성 배선
184 : 상부 전극
본 발명은 상변화 메모리 장치 및 상기 상변화 메모리 장치를 제조하는 방법에 관한 것이다. 보다 상세하게 본 발명은 상변화 물질을 포함하는 상변화 메모리 장치 및 상기 상변화 메모리 장치를 제조하는 방법에 관한 것이다.
반도체 기억 소자의 예로서는 DRAM, SRAM, Flash 메모리 등을 들 수 있다. 이러한 반도체 소자들은 전원 공급이 중단되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 기억 소자 및 비휘발성 기억소자로 나누어 질 수 있다. 디지털 카메라, MP3 플레이어 및 휴대 전화의 데이터 저장용으로 사용되는 기억 소자는 전원 공급이 없는 상태에서도 데이터를 보관하기 위해 비휘발성 기억 소자 특히 플래시 메모리가 주로 사용한다. 그러나, 플래시 메모리는 RAM(Random Access Memory)이 아니어서 데이터를 읽거나 쓰는데 많은 시간이 필요해서 새로운 반도체 소자가 요구되어 왔다. 이러한 새로운 차세대 반도체 소자로서는 FRAM(Ferro-Electric RAM), MRAM(Magentic RAM), 상변화 메모리인 PRAM(Phase-change RAM)등이 제안되어 왔다.
이중에서 상변화 메모리 소자는 상변화 물질막 패턴에 제공되는 열(heat)에 의존하여 그 결정 상태가 결정(Crystal) 구조와 비정질 구조(Amorphous) 상호간 상(phase)이 변하는 상변화 물질이 적용된다. 일반적으로 상변화 메모리 소자는 하부 전극, 상변화 물질막 패턴 및 상부 전극을 포함한다. 상변화 물질막 패턴은 하부 전극 및 상부 전극 사이에 위치한다. 상변화 물질막 패턴에 적용되는 상변화 물질의 예로서는 게르마늄(Ge), 안티몬(stibium; Sb) 및 텔루리움(tellurium: Te)으 로 구성된 칼코겐 화합물(Chalcogenides)등을 들 수 있다.
특히, 상변화 메모리 소자는 상기 상변화 물질에 열을 제공하기 위해서 상변화 물질막 패턴에 전류를 흘려보내는 구조를 갖는다. 즉, 상기 하부 전극과 상부 전극 사이에서 발생하는 전압차에 의에서 상변화 물질막 패턴에 소정의 전류가 공급될 경우, 상변화 물질막 패턴의 상(phase)은 저항이 상대적으로 낮은 단결정(single crystalline) 상태에서 저항이 상대적으로 높은 비정질(amorphous) 상태로 변화된다. 또한 상변화 물질막 패턴에 공급되는 전류가 소정의 값보다 작거나 제거될 경우, 상변화 물질막 패턴의 상은 비정질 상태에서 단결정 상태로 변화된다. 따라서, 상기 상변화 물질막 패턴의 상이 변함으로 인해 하부 전극, 상변화 물질막 패턴 및 상부 전극을 포함하는 상변화 메모리 소자는 가변 저항의 기능을 가질 수 있다.
종래의 상변화 메모리 소자의 형성 방법에 따르면, 하부 전극 상에 상변화 물질막을 형성한 후, 상변화 물질막 상에 금속 질화막을 형성한다. 그 후, 금속 질화막 및 상변화 물질막에 대하여 식각 공정을 수행하여 상부 전극 및 상변화 물질막 패턴을 형성한다.
그러나, 식각 공정에 의하여 상부 전극 및 상변화 물질막 패턴이 동시에 형성될 경우, 식각 물질(etchant)이 상기 상변화 물질막과 반응하여 상변화 물질막의 전기적 특성이 저하되는 문제점이 초래된다. 나아가, 셀 사이즈의 감소에 따라 이러한 문제점이 심각하게 제기되고 있는 실정이다.
본 발명의 제1 목적은 식각 공정에 의한 상변화 물질막의 전기적 특성 저하를 방지할 수 있는 상변화 메모리 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 제2 목적은 상변화 물질막의 전기적 특성 저하를 방지되는 상변화 메모리 장치를 제공하는 것이다.
상기 본 발명의 제1 목적을 달성하기 위한 상변화 메모리 장치의 제조방법에 있어서, 셀 영역에 순차적으로 형성된 하부 전극용 패드와 하부 전극을 갖고, 주변 영역에는 콘택용 패드를 갖는 기판 상에 절연막을 형성한다. 상기 절연막을 패터닝하여 상기 하부 전극을 노출시키는 제1 개구를 갖는 제1 절연막 패턴을 형성한다. 상기 제1 개구 내에 충분하게 매립된 상변화 물질막 패턴을 형성한다. 상기 주변 영역의 제1 절연막 패턴을 부분적으로 패터닝함으로서, 상기 콘택용 패드를 노출시키는 제2 개구를 갖는 제2 절연막 패턴을 형성한다. 상기 제2 개구에 충분하게 매립되고, 상기 제2 절연막 패턴으로부터 돌출된 금속 플러그를 형성한다. 상기 제2 절연막 패턴 상에 상기 금속 플러그와 연결되는 도전성 배선 및 상기 상변화 물질막 패턴과 연결되는 상부 전극을 형성한다.
상기 도전성 배선 및 상부 전극은 동시에 형성될 수 있다. 이는, 상변화 물질막 패턴 및 금속 플러그들을 갖는 결과물 상에 도전막을 형성한 후, 상기 도전막을 패터닝하여 형성될 수 있다. 상기 절연막은 다층 구조를 가질 수 있다. 절연막은 하부 절연막과 상부 절연막을 갖고, 상부 절연막은 하부 절연막에 대하여 식각 선택비를 갖는다.
상기 상변화 물질막 패턴은 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te), 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te), 인듐-안티몬-텔루륨-은(In-Sb-Te-Ag)등의 물질을 포함할 수 있다.
상기 본 발명의 제2 목적을 달성하기 위한 상변화 메모리 장치에 있어서, 상변화 메모리 장치는 기판, 콘택용 패드, 하부 전극용 패드, 하부 전극, 절연막 패턴, 상변화 물질막 패턴, 금속 플러그, 도전성 배선 및 상부 전극을 포함한다. 기판은 주변 영역 및 셀 영역을 갖는다. 콘택용 패드는 주변 영역 상부에 형성된다. 하부 전극용 패드와 하부 전극은 셀 영역 상에 순차적으로 형성된다. 상기 절연막 패턴은 상기 기판 상에 형성되고, 상기 콘택용 패드를 노출시키는 제2 개구와 상기 하부 전극을 노출시키는 제1 개구를 갖는다. 상기 상변화 물질막 패턴은 상기 제1 개구 내에 형성되고, 상변화 물질을 포함한다. 상기 금속 플러그는 상기 제2 개구 내에 형성되고, 그 표면이 상기 상변화 물질막 패턴의 표면보다 높다. 상기 도전성 배선은 상기 금속 플러그 상에 형성된다. 상기 상부 전극은 상변화 물질막 패턴 상부에 형성된다.
상기 콘택용 패드의 상부 표면과 상기 하부 전극용 패드의 상부 표면은 동일 평면에 위치할 수 있다. 하부 전극은 상변화 물질막 패턴에 일대일 대응할 수 있다. 이와 다르게, 하부 전극은 하나의 상변화 물질막 패턴에 다수개가 연결될 수 있다.
본 발명에 따르면, 상변화 물질막 패턴이 형성된 절연막에 주변 영역의 절연 막을 부분적으로 노출시키는 캡핑막 패턴을 형성한 후 절연막을 패터하여 상기 절연막에 금속 플러그 형성용 개구를 형성할 수 있다. 따라서, 상기 금속플러그 형성용 개구를 형성하기 위한 식각 공정시 상변화 물질막 패턴이 노출되지 않게 된다. 따라서, 금속 플러그의 형성 공정시 상변화 물질막 패턴은 식각 손상이 방지될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 상변화 구조물 형성 방법들에 대하여 상세하게 설명하겠지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 구성 요소들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 구성 요소들이 "제1", "제2"," 제3" 및/또는 "제4"로 언급되는 경우, 이러한 구성 요소들을 한정하기 위한 것이 아니라 단지 구성 요소들을 구분하기 위한 것이다. 따라서 "제1", "제2", "제3" 및/또는 "제4"는 구성 요소들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. 제1 구성 요소가 제2 구성 요소의 "상"에 형성되는 것으로 언급되는 경우에는 제1 구성 요소가 제2 구성 요소의 위에 직접 형성되는 경우뿐만 아니라 제1 구성 요소 및 제2 구성 요소 사이에 제3 구성 요소가 개재될 수 있다.
상변화 메모리 장치
도 1은 본 발명의 일 실시예에 따른 상변화 메모리 장치를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 상변화 메모리 장치(200)는 기판(100), 스위칭 소자(110), 콘택용 패드(121), 하부전극용 패드(126), 하부 전극(128), 절연막 패턴, 금속 플러그(170), 상변화 물질막 패턴(160), 도전성 배선(182) 및 상부 전극(184)을 포함한다.
기판(100)은 셀 영역(104)과 주변 영역(102)을 포함한다. 셀 영역(104)은 데이터를 저장하기 위한 셀들이 형성되는 영역에 해당한다. 따라서, 셀 영역(104)에는 상변화 물질을 포함하는 상변화 메모리 소자가 형성된다. 주변 영역(102)은 셀 영역(104)에 인접하여 형성될 수 있다. 상기 기판에는 외부로부터 신호를 인가 받거나 외부에 신호를 출력하기 위한 스위칭 소자가 형성된다. 상기 스위칭 소자의 예로서는 다이오드 또는 트랜지스터를 들 수 있다. 본 실시예의 스위칭 소자는 다이오드(110)인 것이 바람직하다.
상기 콘택용 패드(121)는 기판(100)의 주변 영역(102)의 상부에 형성된다. 상기 콘택 패드(121)는 상기 주변 영역에 존재하는 스위칭 소자와 전기적으로 연결된다. 상기 콘택용 패드(121)는 구리, 알루미늄과 같은 금속을 포함할 수 있다. 상기 콘택용 패드(121)는 외부로부터 신호를 인가 받아 셀 영역(104)에 형성된 메모리 소자에 신호를 전송하거나, 메모리 소자로부터 신호를 인가 받아 외부로 신호를 전송한다.
하부 전극용 패드(126)는 기판(100)의 셀 영역(104)의 상부에 형성된다. 상 기 하부 전극용 패드(126)는 상기 셀 영역에 존재하는 스위칭 소자와 전기적으로 연결된다. 하부 전극용 패드(126)는 후속 공정에서 형성되는 메모리 소자에 전압을 인가한다. 한편, 하부 전극용 패드(126)는 콘택용 패드(121)의 상부 표면과 동일 평면에 위치하는 상부 표면을 가질 수 있다.
하부 전극(128)은 하부 전극용 패드(126) 상에 형성되고, 상기 하부 전극용 패드(126)와 전기적으로 연결된다. 상기 하부 전극(128)은 전류가 인가될 경우 열을 발생하는 도전 물질을 포함한다. 상기 도전물질의 예로써는 텅스텐, 티타늄, 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 티타늄-실리콘 질화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물 등을 들 수 있다. 그 외에도 도체로서 충분한 전류를 흘려줄 수 있는 전도성 물질이라면 사용이 가능하다.
상변화 물질막 패턴(160)은 하부 전극(128) 상에 형성된다. 상기 상변화 물질막 패턴(160)은 상기 금속 플러그(170)의 표면 보다 낮게 위치한 표면을 갖는다. 즉, 상변화 물질막 패턴(160)과 금속 플러그(170)의 표면은 동일 평면에 위치하지 않는다. 상기 상변화 물질막 패턴(160)은 인가되는 전압의 크기 또는 형태에 대응하여 비정질(amorphous)에서 결정질(crystalline)로 또는 결정질에서 비정질로 상(phase)이 변경된다. 따라서, 상변화 물질막 패턴(160)은 상변화에 따라 저항값 이 달라지기 때문에 상변화 물질막 패턴(160)으로 지나는 전류 값 또한 달라진다. 읽게 된다.
상변화 물질막 패턴(160)은 칼코겐 화합물을 포함한다. 상기 칼코겐 화합물의 예로서는 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te), 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te), 탄탈륨(Ta), 니오브(Nb) 내지 바나듐(V) 등과 같은 5A족 원소-안티몬-텔루륨(Ta, Nb 또는 V-Sb-Te), 텅스텐(W), 몰리브덴(Mo) 내지 크롬(Cr) 등과 같은 6A족 원소-안티몬-텔루륨(W, Mo 또는 Cr-Sb-Te), 5A족 원소-안티몬-셀렌(Ta, Nb 또는 V-Sb-Se) 또는 6A족 원소-안티몬-셀렌(W, Mo 또는 Cr-Sb-Se) 등을 들 수 있다.
본 발명의 일 실시예에 따르면, 셀 영역에는 하나의 테이터를 저장할 수 있는 단위 셀들이 복수로 형성된다. 따라서, 상변화 물질막 패턴(160)은 복수의 단위 셀들에 각각 대응되도록 복수개로 형성될 수 있다. 또한, 다른 실시예에 따르면 셀 영역에는 하나의 데이터를 저장할 수 있는 단위 셀들이 일렬로 형성될 수 있다.
상부 전극(184)은 상변화 물질막 패턴(160) 상에 형성된다. 따라서, 상변화 물질막 패턴(160)은 상부 전극(184) 및 하부 전극(128) 사이에 형성된다. 상부 전극(184) 및 하부 전극(128)은 상변화 물질막 패턴(160)에 소정의 전압을 인가하는 전극에 해당한다. 상기 상부 전극은 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드 물질을 포함한다.
금속 플러그(170)는 주변 영역의 콘택용 패드(121) 상에 형성되며, 콘택용 패드(121)와 전기적으로 연결된다. 금속 플러그(170)는 도핑된 폴리실리콘이나, 탄탈륨(Ta), 구리(Cu), 텅스텐(W), 티타늄(Ti), 알루미늄(Al) 등과 같은 금속 또는 이들의 질화물과 같은 화합물을 포함할 수 있다. 특히, 상기 금속 플러그(170)는 상변화 물질막 패턴(160)의 표면보다 높게 위치한 표면을 갖는다. 즉, 금속 플러그(170)와 상변화 물질막 패턴(160)의 표면은 동일 평면에 위치하지 않는다.
도전성 배선(182)은 금속 플러그(170) 상에 형성된다. 특히, 상기 도전성 배선을 실질적으로 균일한 두께를 갖고, 상기 도전성 배선의 상부 감싸도록 형성된다. 따라서, 도전성 배선(181)은 금속 플러그(170)를 통하여 콘택용 패드(121)와 전기적으로 연결된다. 도전성 배선(182)은 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드 물질을 포함한다.
한편, 상변화 메모리 장치(200)는 셀 영역(104) 및 주변 영역(102)에 형성된 소자들을 상호 전기적으로 절연시키는 절연막 패턴을 포함한다. 상기 절연막 패턴들은 삼중막 또는 사중막 같은 다중막 구조를 가질 수 있다. 예를 들면, 상기 절연막들은 제2 절연막(140a) 및 제3 절연막(150a)을 포함한다. 이때, 상기 절연막 패턴은 상기 기판(100) 상에 형성되고, 상기 콘택용 패드(121)를 노출시키는 제2 개구(175)와 상기 하부 전극(128)을 노출시키는 제1 개구(152)를 포함한다. 일 예로서, 상기 절연막 패턴은 제1 절연막(112) 및 제4 절연막(미도시)을 더 포함할 수 있다.
상변화 메모리 장치의 제조 방법
도 2 내지 도 9는 도 1에 도시된 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100) 상에 스위칭 소자(110)를 형성한다.
상기 기판(100)은 셀 영역(104)과 주변 영역(102)을 포함한다. 상기 기판의 셀 영역(104)은 데이터를 저장하기 위한 데이터 저장 영역에 해당한다. 따라서, 셀 영역(104)에는 상변화 물질을 포함하는 상변화 메모리 소자가 형성된다. 반면에 상기 기판의 주변 영역(102)은 셀 영역(104)에 인접하여 형성된다.
상기 스위칭 소자(110)는 외부로부터 신호를 인가 받거나 외부에 신호를 상변화 메모리 셀에 인가하는 역할을 수행한다. 상기 스위칭 소자(110)의 예로서는 다이오드 또는 트랜지스터를 들 수 있다. 본 실시예의 스위칭 소자(110)는 다이오드인 것이 바람직하다. 상기 다이오드는 상기 상변화 메모리 셀의 하부 전극과 전기적으로 연결된다. 이로 인해, 상기 상변화 메모리 셀은 상기 스위칭 소자로부터 전기적 신호를 받아서 구동될 수 있다.
이후, 상기 스위칭 소자(110)가 형성된 기판(100) 상에 스위칭 소자를 덮는 제1 절연막(114)을 형성한다. 상기 제1 절연막(114)은 실리콘 산화물을 이용하여 형성할 수 있다. 상기 실리콘 산화물의 예로서는 PSG(Phosphor Silicate Glass), BPSG(Boro-Phosphor Silicate Glass), USG(Undoped Silicate Glass), SOG(Spin On Glass), TEOS(Tetra Ethyl Ortho Silicate), PE-TEOS(Plasma Enhanced-TEOS), FOX(Flowable Oxide), HDP-CVD(High Density Plasma-Chemical Vapor Deposition) 산화물등을 들 수 있다.
도 3을 참조하면, 스위칭 소자(110) 및 제1 절연막(116)이 형성된 기판 상에 콘택용 패드(121) 및 하부 전극용 패드(126)를 형성한다.
먼저, 상기 제1 절연막(116)에 제1 콘택(112)과 제2 콘택(114)을 형성한다. 상기 제1 콘택(114)은 스위칭 소자(110)와 전기적으로 연결되고, 상기 제2 콘택(112)은 주변 영역의 기판과 전기적으로 연결된다.
이어서, 제1 콘택(114) 및 제2 콘택(112)이 형성된 제1 절연막(116) 상에 제1 도전막(미도시)을 형성한다. 이후, 상기 도전막 상에 제1 포토레지스트 패턴(미도시)이 형성한 후 상기 제1 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제1 도전막을 패턴닝한다. 그 결과 상기 도전막은 콘택용 패드(121) 및 하부 전극용 패드(126)로 형성된다. 이후, 상기 제1 포토레지스트 패턴은 에싱 스트립 공정을 수행하여 제거된다.
상기 콘택용 패드(121)는 상기 기판의 주변 영역에 대응되도록 형성되고, 하부 전극용 패드(126)는 상기 기판의 셀 영역에 대응되도록 형성된다. 특히, 상기 하부 전극용 패드(126)는 상기 제2 콘택(112) 상에 형성된다. 따라서, 상기 하부전극용 패드는 상기 제2 콘택(112)에 의해 상기 스위칭 소자와 전기적으로 연결된다.
상기 제1 도전막은 텅스텐(W), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 등을 포함하며, 플라즈마 화학기상 증착 또는 스퍼터링 공정을 수행하여 형성할 수 있다.
도 4를 참조하면, 콘택용 패드(121) 및 하부 전극용 패드(126)가 형성된 기판 상에 제2 절연막(140) 형성한다.
상기 제2 절연막(140)은 실리콘 산화물을 이용하여 형성할 수 있다. 상기 실리콘 산화물의 예로서는 PSG(Phosphor Silicate Glass), BPSG(Boro-Phosphor Silicate Glass), USG(Undoped Silicate Glass), SOG(Spin On Glass), TEOS(Tetra Ethyl Ortho Silicate), PE-TEOS(Plasma Enhanced-TEOS), FOX(Flowable Oxide), HDP-CVD(High Density Plasma-Chemical Vapor Deposition) 산화물 등을 들 수 있다.
이어서, 상기 제2 절연막(140)에 상기 전극용 패드(126)를 노출시키는 하부 전극용 개구를 형성한다. 구체적으로, 제2 절연막(140) 상에 제2 포토레지스트 패턴(미도시)이 형성한다. 이후 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 절연막을 패터닝함으로써 하부 전극용 개구가 형성된다. 이후, 상기 제2 포토레지스트 패턴은 에싱 스트립 공정을 수행하여 제거된다.
이어서, 하부 전극용 개구 내에 하부 전극(128)을 형성한다. 하부 전극(128)은 하부 전극용 패드(126)와 전기적으로 연결된다.
구체적으로, 상기 제2 절연막(140) 상에 하부 전극용 개구를 충분히 매립하도록 제2 도전막(미도시)을 형성한다. 이후, 제2 절연막의 표면이 노출될 때까지 화학적 기계적 연마(chemical mechanical polishing) 공정을 수행한다. 그 결과 하부 전극용 개구 내에 하부 전극(128)이 형성된다.
도면에 도시하지 않았지만 일 예로서 상기 하부 전극용 개구를 형성하기 위한 포토공정의 마진이 부족할 경우 상기 하부 전극이 상기 하부 전극용 개구의 직경보다 작은 폭을 갖도록 하기 위해 상기 하부 전극용 개구 내에 스페이서를 더 형 성할 수 있다.
상기 하부 전극(128)은 전류가 인가될 경우 열을 발생하는 도전성 물질을 포함할 수 있다. 또한, 하부 전극(128)은 우수한 갭 필링 특성을 갖는 도전성 물질을 포함할 수 있다. 상기 도전성 물질의 예로서는 텅스텐, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 몰리브덴 질화물, 니오븀 질화물, 티타늄 실리콘 질화물, 알루미늄, 티타늄 알루미늄 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물, 탄탈륨 알루미늄 질화물 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서 둘 이상을 혼합하여 사용하여도 무방하다.
이와 다르게 하부 전극(128)은 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
도 5를 참조하면, 먼저, 하부전극(145)을 갖는 제2 절연막(140) 상에 제1 개구를 갖는 제3 절연막(150)을 형성한다.
구체적으로 상기 하부전극 및 제2 절연막을 덮는 제3 절연막(미도시)을 형성한다. 상기 제3 절연막은 실리콘 산화물을 화학기상증착 또는 플라즈마 화학기상증착 공정을 수행하여 형성된다. 상기 제3 절연막은 도 1에 개시된 상변화 물질막 패턴(160)의 높이에 대응하는 높이를 갖는다. 예를 들면, 상기 제3 절연막은 약 200Å 내지 약 1,000Å 범위의 높이를 갖는다.
이어서, 제3 절연막 상에 제3 포토레지스트 패턴을 형성한다. 이후 상기 제3 포토레지스트 패턴(미도시)을 식각 마스크로 이용하여 상기 제3 절연막을 패터닝한다. 그 결과 상기 제3 절연막은 제1 개구(152)를 갖는 제3 절연막(150)으로 형성된다. 이후, 상기 제3 포토레지스트 패턴은 에싱 스트립 공정을 수행하여 제거된다. 상기 제1 개구(152)는 상기 하부 전극(128)과 하부 전극에 인접하는 제2 절연막(140)의 표면의 일 부분을 노출할 수 있다. 따라서 도 1에 개시된 상변화 물질막 패턴(160)의 폭은 하부 전극(128)의 폭보다 넓을 수 있다.
일 예로서 상기 기판(100)의 셀 영역에는 하나의 데이터를 저장할 수 있는 단위 셀이 복수로 형성된다. 따라서 복수의 단위 셀에 각각 대응하여 상기 제3 절연막에는 제1 개구(155)가 복수 개로 형성될 수 있다. 따라서 제1 개구(152) 내에 후속하여 형성될 상변화 물질막 패턴(160)은 각각의 셀에 대응되도록 형성될 수 있다.
도 6을 참조하면, 상기 제1 개구(152) 내에 충분하게 매몰된 상변화 물질막 패턴(160)을 형성한다.
구체적으로, 상기 제1 개구(152)를 충분하게 매몰하면서, 상기 제3 절연막(150)을 덮는 상변화 물질막(미도시)을 형성한다. 상기 상변화 물질막은 열에 의해 상(phase)이 변화되는 칼코겐 화합물을 포함한다. 상기 칼코겐 화합물의 예로서는 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te), 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te), 탄탈륨(Ta), 니오브(Nb) 내지 바나듐(V) 등과 같은 5A족 원소-안티몬-텔루륨(Ta, Nb 또는 V-Sb-Te), 텅스텐(W), 몰리브덴(Mo) 내지 크 롬(Cr) 등과 같은 6A족 원소-안티몬-텔루륨(W, Mo 또는 Cr-Sb-Te), 5A족 원소-안티몬-셀렌(Ta, Nb 또는 V-Sb-Se), 또는 6A족 원소-안티몬-셀렌(W, Mo 또는 Cr-Sb-Se) 등을 들 수 있다. 본 실시예의 칼코겐 화합물은 게르마늄-안티몬-텔루륨이 포함된다.
또한, 상기 상변화 물질막을 상기 제1 개구에 보이드(void) 또는 심(seam) 없이 형성하기 위해 스퍼터링(sputtering) 공정, 화학적 기상 공정 또는 원자층 적층 공정을 수행하여 형성하는 것이 바람직하다.
이어서, 상기 상변화 물질막에 제3 절연막(150)의 표면이 노출될 때까지 평탄화 공정을 수행한다. 그 결과, 상기 상변화 물질막은 상기 제1 개구(152) 내에 존재하는 상변화 물질막 패턴(160)으로 형성된다. 상기 평탄화 공정은 화학적 기계적 연마 공정인 것이 바람직하다.
상기 상변화 물질막 패턴(160)은 화학적 기계적 연마 공정에 의해 제1 개구(152) 내에서 형성되기 때문에 식각 공정 중 식각 물질에 의한 상변화 물질막 패턴(160)의 손상이 방지된다. 따라서 상변화 물질막 패턴(160)의 전기적 특성 저하가 발생되지 않는다.
일 예에 따르면, 상기 셀 영역에는 하나의 데이터를 저장할 수 있는 복수의 단위 셀에 각각 대응하여 제1 개구(152)가 복수 개로 형성될 경우 상기 상변화 물질막 패턴(160) 또한 상기 각각의 단위 셀에 대응하여 복수로 형성될 수 있다.
상변화 물질막 패턴(160)은 인가되는 전압의 크기 또는 형태에 대응하여 비정질(amorphous)에서 결정질(crystalline) 또는 결정질에서 비정질로 상(phase)변 화가 일어난다. 따라서, 상변화 물질막 패턴(160)은 변화되는 저항 값을 가짐으로써, 상변화 물질막 패턴(160)을 지나는 전류 값이 달라져짐에 따라 데이터를 저장하거나 저장된 데이터를 읽게 된다.
도 7을 참조하면, 상변화 물질막 패턴(160)을 갖는 제3 절연막(150)상에 캡핑막 패턴(165)을 형성한다.
구체적으로 상변화 물질막 패턴(160)을 갖는 제3 절연막(150)상에 실질적으로 균일한 두께를 갖는 캡핑막을 형성한다. 상기 캡핑막을 다층 구조를 가질 수 있다. 이후 상기 캡핑막에 제4 포토레지스트 패턴을 형성한 후 제4 포토레지스트 패턴에 노출된 캡핑막을 패터닝한다. 그 결과 상기 캡핑막은 캡핑막 패턴(165)으로 형성된다. 상기 캡핑막 패턴(165)은 상기 주변 영역의 제3 절연막(150)을 부분적으로 노출시키는 개구를 갖는다.
일 예로서, 상기 캡핑막 패턴(165)은 산화막(162) 및 실리콘 질화막(163)을 순차적으로 적층된 구조를 가질 수 있다. 다른 예로서, 상기 캡핑막 패턴(165)은 금속막 및 실리콘 질화막이 순차적으로 적층된 구조를 가질 수 있다. 상기 캡핑막 패턴(165)에 포함된 실리콘 질화막은 이후 금속 플러그를 형성하기 위한 화학적 기계적 연마 공정시 식각저지막으로 사용된다.
도 8을 참조하면, 제3 절연막(150) 및 제2 절연막(140)을 관통하는 제2 개구(175)를 형성한다.
구체적으로 상기 캡핑막 패턴(165)을 식각 마스크로 사용하여 제3 절연막(150) 및 제2 절연막(140)을 순차적으로 식각한다. 그 결과 제3 절연막(150)과 제2 절연막(140)을 관통하며, 상기 콘택용 패드(121)를 노출시키는 제2 개구(175)가 형성된다. 상기 제2 개구(175)가 형성됨으로 제3 절연막(150)은 제2 개구를 갖는 제3 절연막(150a)으로 형성되고, 제2 절연막(140)은 제2 개구를 갖는 제2 절연막(140a)으로 형성된다.
이어서, 상기 제2 개구(175)를 채우면서 상기 캡핑막 패턴(165)을 덮는 플러그용 금속막을 형성한다. 상기 금속막은 탄탈륨(Ta), 구리(Cu), 텅스텐(W), 티타늄(Ti), 알루미늄(Al) 등과 같은 금속을 사용하여 형성될 수 있다. 상기 플러그용 금속막은 화학적 기상 증착(Chemical Vapor Depostion; CVD) 공정, 스퍼터링 방법과 같은 물리적 기상 증착(Physical Vapor Depostion; PVD) 공정에 의하여 형성될 수 있다.
이어서, 상기 캡핑막 패턴(165)의 표면이 노출될 때까지 상기 플러그용 금속막을 화학적 기계적 연마한다. 그 결과 상기 제2 개구에 충분하게 매립되고, 제3 절연막(150a)의 표면 보다 높은 위치에 존재하는 표면을 갖는 금속 플러그(170)가 형성된다. 상기 금속 플러그(170)는 제2 개구(175) 내에 존재하고, 콘택용 패드(121)와 전기적으로 연결된다.
상기 제2 개구(175) 및 금속 플러그(170)의 형성시 상변화 물질을 포함하는 상변화 물질막 패턴(160)은 상기 캡핑막 패턴(165)에 의해 보호된다. 이 때문에 상기 상변화 물질막 패턴(160)은 제2 개구(175)를 형성하기 위한 식각 공정 중 물리적으로 또는 화학적으로 손상이 방지될 수 있다.
도 9를 참조하면, 상기 금속 플러그(170) 및 상변화 물질막 패턴(160)이 형 성된 제3 절연막(150a) 상에 제4 도전막(180)을 형성한다.
구체적으로, 제3 절연막(150a) 상에 형성된 캡핑막 패턴을 제거한다. 상기 캡핑막 패턴은 다층 구조를 갖기 때문에 각각의 막들을 순차적으로 제거하는 것이 바람직하다. 그 결과 상기 금속 플러그(170)는 상기 캡핑막 패턴(165)의 두께만큼 상기 제3 절연막(150a)으로부터 돌출된 구조를 갖는다.
이어서, 상변화 물질막 패턴(160), 금속 플러그(170) 및 제3 절연막(150a) 상에 제4 도전막(180)을 형성한다. 상기 제4 도전막(180)은 실질적으로 균일한 두께를 갖고, 상기 상변화 물질막 패턴과 상기 금속 플러그와 전기적으로 연결된다. 특히, 상기 제4 도전막(180)은 상기 제3 절연막(150)으로부터 돌출된 부분에 해당하는 금속 플러그의 상면과 측면에 면접된다.
또한, 상기 제4 도전막(180)에 포함된 도전물질의 예로서는 텅스텐, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 몰리브덴 질화물, 니오븀질화물, 티타늄 실리콘 질화물, 알루미늄, 티타늄 알루미늄 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물, 탄탈륨 알루미늄 질화물 등을 들 수 있다. 이는 단독 또는 혼합하여 사용할 수 있다.
본 실시예에서, 제4 도전막(180)은 상기 캡핑막 패턴의 제거 공정 이후 별도의 화학적 기계적 연마 공정을 수행하지 않고 형성된다. 이 때문에 상변화 메모리 장치의 제조의 비용 절감 및 생산성을 향상시킬 수 있다.
이어서, 제4 도전막(180)을 패터닝하여 도전성 배선(182)과 상부 전극(184)을 형성한다. 구체적으로 상기 제4 도전막에 식각마스크를 형성한 후 식각마스크에 노출된 제4 도전막(180)을 패터닝한다. 그 결과, 도 1에 도시된 바와 같이 상기 제4 도전막(180)은 도전성 배선(182)과 상부 전극(184)으로 형성된다. 상기 도전성 배선(182)은 상기 금속 플러그(170) 상에 위치하고, 상기 상부 전극(184)은 상기 상변화 물질막 패턴(160) 상에 존재한다.
본 발명에 따르면, 상변화 물질막 패턴이 형성된 절연막에 주변 영역의 절연막을 부분적으로 노출시키는 캡핑막 패턴을 형성한 후 절연막을 패터닝함으로써 상기 절연막에 금속 플러그 형성용 개구를 형성할 수 있다. 따라서, 상기 금속플러그 형성용 개구를 형성하기 위한 식각 공정시 상기 상변화 물질막 패턴 식각 손상이 방지될 수 있다. 나아가, 콘택용 패드에 연결되는 금속 플러그가 형성된 후, 별도의 화학적 연마 공정없이 후속 공정을 수행할 수 있어 상변화 메모리 장치의 제조 공정이 단순화 될 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (13)
- 셀 영역에 순차적으로 형성된 하부 전극용 패드와 하부 전극을 갖고, 주변 영역에는 콘택용 패드를 갖는 기판 상에 절연막을 형성하는 단계;상기 절연막을 패터닝하여 상기 하부 전극을 노출시키는 제1 개구를 갖는 제1 절연막 패턴을 형성하는 단계;상기 제1 개구 내에 충분하게 매립된 상변화 물질막 패턴을 형성하는 단계;상기 주변 영역의 제1 절연막 패턴을 패터닝함으로서, 상기 콘택용 패드를 노출시키는 제2 개구를 갖는 제2 절연막 패턴을 형성하는 단계;상기 제2 개구에 충분하게 매립되고, 상기 제2 절연막 패턴으로부터 돌출된 금속 플러그를 형성하는 단계; 및상기 제2 절연막 패턴 상에 상기 금속 플러그와 연결되는 도전성 배선 및 상기 상변화 물질막 패턴과 연결되는 상부 전극을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
- 제1 항에 있어서, 상기 제2 절연막 패턴을 형성하는 단계는상기 제1 절연막 패턴 상에 상기 제1 절연막 패턴의 주변 영역을 노출시키는 캡핑막 패턴을 형성하는 단계; 및상기 캡핑막 패턴에 노출된 상기 제1 절연막 패턴을 패터닝 하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제2 항에 있어서, 상기 캡핑막 패턴은 산화물과 실리콘 질화물을 포함하거나 금속과 실리콘 질화물을 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제2 항에 있어서, 상기 금속 플러그를 형성하는 단계는,상기 제2 절연막 패턴의 제2 개구를 충분히 매몰하면서 상기 캡핑막 패턴을 덮는 금속막을 형성하는 단계;상기 캡핑막 패턴의 표면이 노출되도록 상기 금속막을 화학 기계적 연마하는 단계; 및상기 캡핑막 패턴을 제거하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
- 제1 항에 있어서, 상기 도전성 배선 및 상기 상부 전극은 동시에 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제1 항에 있어서, 상기 도전성 배선 및 상기 상부 전극을 형성하는 단계는,상기 상변화 물질막 패턴 및 금속 플러그를 갖는 결과물 상에 실질적으로 동일한 두께를 갖는 도전막을 형성하는 단계; 및상기 도전막을 패터닝하여 상기 상변화 물질막 패턴 상에 잔류하는 도전막은 상부 전극으로 형성하고, 상기 금속 플러그 상에 잔류하는 도전막은 도전성 배선으로 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제6 항에 있어서, 상기 도전막은 텅스텐, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 몰리브덴 질화물, 니오븀질화물, 티타늄 실리콘 질화물, 알루미늄, 티타늄 알루미늄 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물, 탄탈륨 알루미늄 질화물 또는 이들의 혼합물을 사용하여 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제1 항에 있어서, 상기 상변화 물질막 패턴은 게르마늄-안티몬-텔루륨(Ge-Sb-Te), 비소-안티몬-텔루륨(As-Sb-Te), 주석-안티몬-텔루륨(Sn-Sb-Te), 주석-인듐-안티몬-텔루륨(Sn-In-Sb-Te), 비소-게르마늄-안티몬-텔루륨(As-Ge-Sb-Te) 및 인듐-안티몬-텔루륨-은(In-Sb-Te-Ag)으로 이루는 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제1 항에 있어서, 상기 상변화 물질막 패턴을 형성하는 단계는,상기 제1 절연막 패턴의 제1 개구를 충분히 매몰하면서 상기 제1 절연막 패 턴을 덮는 상변화 물질막을 형성하는 단계; 및상기 제1 절연막 패턴의 표면이 노출되도록 상기 상변화 물질막을 화학 기계적 연마하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
- 주변 영역 및 셀 영역을 갖는 기판;상기 주변 영역 상부에 형성된 콘택용 패드;상기 셀 영역 상에 순차적으로 형성된 하부 전극용 패드와 하부 전극;상기 기판 상에 형성되고, 상기 콘택용 패드를 노출시키는 제2 개구와 상기 하부 전극을 노출시키는 제1 개구를 갖는 절연막 패턴;상기 제1 개구 내에 형성되고, 상변화 물질을 포함하는 상변화 물질막 패턴;상기 제2 개구 내에 형성되고, 그 표면이 상기 상변화 물질막 패턴의 표면보다 높은 금속 플러그;상기 상변화 물질막 패턴 상부에 형성된 상부 전극; 및상기 금속 플러그 상에 형성된 도전성 배선을 포함하는 상변화 메모리 장치.
- 제10 항에 있어서, 상기 콘택용 패드의 상부 표면과 상기 하부 전극용 패드의 상부 표면은 동일 평면에 위치하는 것을 특징으로 하는 상변화 메모리 장치.
- 제10 항에 있어서, 상기 하부전극과 전기적으로 연결되는 다이오드 스위칭 소자를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- 제10 항에 있어서, 상기 하부 전극과 상기 상변화 물질막 패턴은 하나의 하부 전극 상에 하나의 상변화 물질막 패턴이 독립적으로 형성되는 것을 특징으로 하는 상변화 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060045091A KR100722769B1 (ko) | 2006-05-19 | 2006-05-19 | 상변화 메모리 장치 및 이의 형성 방법 |
| US11/783,531 US20070267669A1 (en) | 2006-05-19 | 2007-04-10 | Phase-changeable memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060045091A KR100722769B1 (ko) | 2006-05-19 | 2006-05-19 | 상변화 메모리 장치 및 이의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100722769B1 true KR100722769B1 (ko) | 2007-05-30 |
Family
ID=38278493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060045091A KR100722769B1 (ko) | 2006-05-19 | 2006-05-19 | 상변화 메모리 장치 및 이의 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070267669A1 (ko) |
| KR (1) | KR100722769B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8804400B2 (en) | 2011-05-17 | 2014-08-12 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of fabricating the same |
| US11903220B2 (en) | 2020-06-12 | 2024-02-13 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682948B1 (ko) * | 2005-07-08 | 2007-02-15 | 삼성전자주식회사 | 상전이 메모리 소자 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050071965A (ko) * | 2004-01-05 | 2005-07-08 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR20050071954A (ko) * | 2004-01-05 | 2005-07-08 | 한국과학기술연구원 | 상변화 메모리 및 그 제조방법 |
| KR20050085526A (ko) * | 2002-12-13 | 2005-08-29 | 오보닉스, 아이엔씨. | 수직 상승형 구멍의 상변화 메모리 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3983960B2 (ja) * | 2000-07-14 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
| US6737312B2 (en) * | 2001-08-27 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating dual PCRAM cells sharing a common electrode |
| KR100476893B1 (ko) * | 2002-05-10 | 2005-03-17 | 삼성전자주식회사 | 상변환 기억 셀들 및 그 제조방법들 |
| CN100365815C (zh) * | 2003-05-09 | 2008-01-30 | 松下电器产业株式会社 | 非易失性存储器及其制造方法 |
| JP2005032855A (ja) * | 2003-07-09 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| KR100655796B1 (ko) * | 2004-08-17 | 2006-12-11 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR100593450B1 (ko) * | 2004-10-08 | 2006-06-28 | 삼성전자주식회사 | 수직하게 차례로 위치된 복수 개의 활성 영역들을 갖는피이. 램들 및 그 형성방법들. |
| JP4466315B2 (ja) * | 2004-10-21 | 2010-05-26 | 株式会社日立製作所 | 相変化メモリ |
-
2006
- 2006-05-19 KR KR1020060045091A patent/KR100722769B1/ko not_active IP Right Cessation
-
2007
- 2007-04-10 US US11/783,531 patent/US20070267669A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050085526A (ko) * | 2002-12-13 | 2005-08-29 | 오보닉스, 아이엔씨. | 수직 상승형 구멍의 상변화 메모리 |
| KR20050071965A (ko) * | 2004-01-05 | 2005-07-08 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR20050071954A (ko) * | 2004-01-05 | 2005-07-08 | 한국과학기술연구원 | 상변화 메모리 및 그 제조방법 |
Non-Patent Citations (3)
| Title |
|---|
| 1020050071954 |
| 1020050071965 |
| 1020050085526 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8804400B2 (en) | 2011-05-17 | 2014-08-12 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of fabricating the same |
| US9118010B2 (en) | 2011-05-17 | 2015-08-25 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of fabricating the same |
| US11903220B2 (en) | 2020-06-12 | 2024-02-13 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070267669A1 (en) | 2007-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100669851B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR100533958B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| US7670871B2 (en) | Method of fabricating a phase-change memory | |
| US7067837B2 (en) | Phase-change memory devices | |
| KR101617381B1 (ko) | 가변 저항 메모리 장치 및 그 형성 방법 | |
| KR100733147B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| KR100568109B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| US7394088B2 (en) | Thermally contained/insulated phase change memory device and method (combined) | |
| US7671355B2 (en) | Method of fabricating a phase change memory and phase change memory | |
| KR100566699B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| KR100873878B1 (ko) | 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| US7485559B2 (en) | Semiconductor device and method of fabricating the same | |
| US20060108667A1 (en) | Method for manufacturing a small pin on integrated circuits or other devices | |
| US20070108077A1 (en) | Spacer Electrode Small Pin Phase Change Memory RAM and Manufacturing Method | |
| US20100072453A1 (en) | Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein | |
| US10892412B2 (en) | Electronic device and method for fabricating the same | |
| KR101009334B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
| KR101511421B1 (ko) | 다층 상변화 물질을 이용하는 3차원 메모리 | |
| KR100711517B1 (ko) | 상변화 메모리 장치 및 이의 형성 방법 | |
| JP2006344948A (ja) | 相変化記憶素子及びその製造方法 | |
| KR100722769B1 (ko) | 상변화 메모리 장치 및 이의 형성 방법 | |
| US20220359616A1 (en) | Memory device | |
| KR20070058054A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR20070079647A (ko) | 상변화 메모리 소자의 제조 방법 | |
| KR101046228B1 (ko) | 상변화 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |