DE2545871B2 - Feldeffekttransistor mit verbesserter Stabilität der Schwellenspannung - Google Patents

Feldeffekttransistor mit verbesserter Stabilität der Schwellenspannung

Info

Publication number
DE2545871B2
DE2545871B2 DE2545871A DE2545871A DE2545871B2 DE 2545871 B2 DE2545871 B2 DE 2545871B2 DE 2545871 A DE2545871 A DE 2545871A DE 2545871 A DE2545871 A DE 2545871A DE 2545871 B2 DE2545871 B2 DE 2545871B2
Authority
DE
Germany
Prior art keywords
field effect
drain
region
area
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2545871A
Other languages
English (en)
Other versions
DE2545871C3 (de
DE2545871A1 (de
Inventor
Igor Pleasant Valley Antipov
Dale Keith Putnam Valley Jadus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2545871A1 publication Critical patent/DE2545871A1/de
Publication of DE2545871B2 publication Critical patent/DE2545871B2/de
Application granted granted Critical
Publication of DE2545871C3 publication Critical patent/DE2545871C3/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft einen Feldeffekttransistor mit einem monokristallinem Halbleiterkörper aus P-Ieitendem Silicium, mit einen Abstand voneinander aufweisenden, zwischen sich einen Kanalbereich definierenden Source- und Drain-Zonen des N-Leitungstyps, wobei mindestens die Drain-Zone aus einem Zentraibereich relativ hoher Störelement-Konzentration und einem diesen Zentralbereich umgebenden Randbereich relativ niedriger Störclement-Konzentration besteht, sowie mit einer auf der Oberfläche des Halbleiterkörpers angebrachten isolierschicht und mit Source-, Gate- und Drain-Elektroden.
Derartige Feldeffekttransistoren sind beispielsweise bereits aus der DE-OS 24 04 184 bekannt
Die Entwicklung von Halbleitervorrichtungen und insbesondere von Feldeffekttransistoren hat ganz allgemein zum Ziel, das Betriebsverhalten zu verbessern, indem man die Dichte erhöht die Kapazität verringert und die Empfindlichkeit heraufsetzt. Durch Verringerung der Dichte wird der Kanalbereich verkürzt, wodurch sich eine größere Packungsdichte und ein schnelleres Ansprechverhalten ergibt Mit der Verkürzung der Kanallänge ergeben sich jedoch Einschränkungen in bezug auf die Betriebsspannung.η des Feldeffekttransistors. Die Störelementgradienten relativ flacher Diffusionszonen niedrigen spezifischen Widerstandes mit N-Ieitenden Störstellen, wie z. B. Arsen oder, zu einem geringeren Grad, Phosphor sind hoch. Die Durchbruchsspannung kurzer, mit N-Ieitendem Kanal versehener Feldeffekttransistoren mit isolierter Gate-Elektrode kann sehr klein sein- FOr eine gegebene Betriebsspannung hat dies eine Beschränkung der Minimallinge von N-Kanal-Transistoren zur Folge und umgekehrt beschränkt eine vorgegebene minimale Kanaliänge die Höhe der Betriebsspannung. Für einen vorgegebenen Feldeffekttransistor mit sehr kleiner Kanallärige ist das elektrische Feld in der Nachbarschaft der Drain-Zone sehr hoch. Wird die Spannung zwischen Source- und Drain-Zone erhöht, dann tritt ein
ίο Lawinendurchbruch zunächst unmittelbar anschließend an die Drain-Zone in der Nähe der Oberfläche der Halbleitervorrichtung auf. Durch den Lawinendurchbruch werden Elektronen und Löcher erzeugt wobei sich die Elektronen in die dielektrische Schicht zwischen der Gate-Elektrode und dem Halbleiterkörper einlagern. Dadurch ergibt sich aber eine negative Aufladung, die die Schwellenspannung der Halbleitervorrichtung wesentlich beeinflußt Wenn also die Längen der einzelnen Kanäle von Feldeffekttransistoren immer kurzer werden, dann wird die zulässige Betriebsspannung zwischen Source- und Drain-Zone ebenfalls kleinen
Die Erfindung hat e« sich zur Aufgabe gestellt diese einschränkenden Randbedingungen dadurch etwas zu mildern, daß eine Struktur eines Feldeffekttransistors angegeben wird, wodurch für eine gegebene an sich schon geringe Kanallänge höhere Betriebsspannungen bei stabiler Schweilenspannung benutz; werden können.
Dies wird bei einem Feldeffekttransistor der eingangs
j» genannten Art dadurch erreicht daß die Kanallänge 0,635 bis 234 χ 10~3 mm beträgt daß der Zentralbereich mit Arsen und der den Zentralbereich umgebende Randbereich mit Phosphor dotiert ist und daß die Oberflächen-Störelernentkonzentration im Zentralbe-
r. reich etwa I χ 10» bis 6 χ 10» Atome/cm3 und in dem den Zentralbereich umgebenden Randbereich etwa 3 χ 10" bis 5 χ 10"· Atome/cm3 beträgt
Vorzugsweise zeichnet sich dieser Feldeffekttransistor dadurch aus, daß auch die Source-Zone aus einem
4» mit Arsen dotierten Zentraitrereich und einem mit Phosphor dotierten Randbereich besieht und daß die Oberflächen-Störstellenkonzentration im Zentralbereich 1 χ !O20Ws 6 χ 1020 Atome/cm3 und im Randbereich 3 χ 1017 bis5 χ 10"Atome/cm3beträgt.
π Die Erfindung wird nunmehr an Hand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale sind den Patentansprüchen im einzelnen zu entnehmen.
Ί(ΐ In den Zeichnungen zeigt
Fig. 1—7 eine Folge von Schnittansichten zur Darstellung eines Verfahrens zur Herstellung eines erfindungsgemäß aufgebauten Feldeffekttransistors mit einem kurzen Kanal,
t> Fig.8A und 8B eine vergrößerte Teilschnittansicht des Drain-Bereiches des erfindungsgemäß aufgebauten
Transistors und das entsprechende Störelemenlprofil
und
F i g. 9 ein Diagramm zur Darstellung der maximalen
M) Betriebsspannung über der Kanallänge, woraus die erhöhte Betriebsspannung, die sich bei erfind-mgsgcmqß aufgebauten Feldeffekttransistoren ergibt, erkennbar ist.
Die Hauptschwierigkeit, die beim Betrieb von
h'> Feldeffekttransistoren deren Wirksamkeit nachteilig beeinflußt, ist die durch Lawinenzusammenbruch hervorgerufene Injektion heißer Elektronen in das Gate-Dielektrikum. Es kann gezeigt werden, daß die
Stabilität und das Betriebsverhalten von Feldeffekttransistoren, bei denen diese Schwierigkeit auftritt, sich bis auf unannehmbare Werte verschlechtert. Heiße Elektronen werden durch starke elektrische Felder im Verarmungsbereich der Drain-Zone hervorgerufen, die eine Stoßionisation und Vervielfachung der Ladungsträger zur Folge hat, die zu einer lawinenartigen Injektion von Elektronen in das Dielektrikum führt Diese im Verarmungsbereich auftretenden hohen Feldstärken können dadurch herabgesetzt werden, daß man die Dicke des Veiarmungsbereichs der Drain-Zone heraufsetzt
In den F i g. 1 bis 7 ist eine Folge von Querschnittansichten dargestellt, die der Erläuterung eines Herstellungsverfahrens dienen. In F i g. 1 ist eine Maskenschicht 10, vorzugsweise aus Siliciumdioxid gezeigt die beispielsweise durch thermische Oxidation eines monokristallinen Siliciumkörpers 12 in einer oxydierenden Atmosphäre erzeugt wird, wobei die Oxidationszeit so gewählt wird, daß eine Schichtdicke der Schicht 10 im Bereich zwischen 600 und 1000 nm erzielt wird, öffnungen 14 und 16 werden durch übliche photolithographische und Ätzverfahren hergestellt. Die Öffnungen 14 und 16 liegen über den Source- und Drain-Bereichen, die in dem Halbleiterkörper 12 hergestellt werden sollen. Wie aus Fig.2 zu ersehen, wird zunächst ein erstes Störelement eingeführt Dabei wird Phosphor durch die öffnungen 14 und 16 in den Halbleiterkörper 12 zur Bildung der Zonen 18 und 20 eingebracht. Das Störelement kann entweder durch übliche Diffusion oder durch Ionenimplantation eingebracht werden. Falls das Störelement durch Diffusion eingebracht wird, soll die Oberflächenkonzentration in der Größenordnung von 4 χ ΙΟ18 Atomen/cm3 liegen. Wenn das Störelement durch lonenbeschuß eingebracht wird, sollte die Dosierung der Ionen so gewählt sein, daß sich eine Konzentration auf oder in der Nähe der Oberfläche von 4 χ 1018 Atomen/cm3 ergibt. Der lonenbeschuß wird normalerweise in der Größenordnung von 50 KeV liegen. Wie in F i g. 3 angedeutet, wird der Halbleiterkörper 12 anschließend für eine so lange Zeit auf eine erhöhte Temperatur aufgeheizt, so daß das erste N-leitende Störelement in den Halbleiterkörper 12 hineingetrieben wird und sich dort ausbreitet. Dabei geht man gewöhnlich so vor, daß man den Halbleiterkörper in einer Stickstoffatmosphäre für ein bis vier Stunden auf eine Temperatur in der Größenordnung von 1100"C aufheizt. Nach diesem Verfahrensschritt zum Eintreiben der Diffusion sollte der spezifische Widerstand auf oder in der Nähe der Oberfläche der Zonen 18 und 20 in der Größenordnung von 340 Ohm/Quadrat liegen, was einer Oberflächen-Störelementkonzentration von 1,6 χ 10" Atomen/cm3 entspricht. Wie aus F i g. 4 zu erkennen, wird anschließend Arsen durch die öffnungen 14 und 16 zur Bildung hoher Störelementkonzentrationcn in den Bereichen 22 und 24 in den Halbleiterkörper 12 eingebracht. Die Bereiche 22 und 24 dienen der Herstellung der elektrischen Kontaktverbindung an die Source- und Drain-Bereiche beim fertiggestellten Feldeffekttransistor. Das Arsen kann durch Kapseldiffusion eingeführt weruen. Andererseits läßt sich das Störelement auch durch lonenbeschuß mit geeigneter Energie und Dosierung einbringen, so daß sich in den Bereichen 22 und 24 eine hohe Oberflächenkonzentration in der Größenordnung von 1 bis 6 χ l02''Atome/cm3ergibl. Wie aus Fig. 5 zu erkennen, werden dann, falls erforderlich, die Oberflächen und Öffnungen gereinigt, und der Halbleiterkörper wird zur Bildung einer Schicht 26, die eine Dicke in der Größenordnung von 400 nm aufweist, thermisch oxidiert Wie Fig,6 zeigt, wird dann der Teil der dielektrischen Schicht 10 zwischen den öffnungen 14 und 16 entfernt so daß die Oberfläche des Kanalbereichs 28 freiliegt Dies läßt sich dadurch erreichen, daß man auf der Oberfläche der Schicht 10 eine Photolackschicht aufbringt und entwickelt so daß über dem Kanalbereich 28 eine öffnung verbleibt und daß man die
ίο freiliegende Oxidschicht abätzt Die sich dabei ergebende Struktur zeigt Fig,6. Anschließend wird über dem Kanalbereich 28 durch thermische Oxidation oder durch andere geeignete Verfahren zur Bildung des Gate-Dielektrikums eine Schicht 30 erzeugt und es werden für die Source- und Drain-Kontakte mit den Bereichen 22 und 24 neue öffnungen 32 und 34 hergestellt Durch metallischen Niederschlag und photolithographische Verfahren wird die Metallisierung hergestellt und somit erhält man eine Source-EIektrode 36, ^ine Gate-EIektrode 38 und eine Drain-Elektrode 40. Dieser Aufbau ist in Fig.7 gezeigt Selbstverständlich läßt sich dieses Verfahren zum Herstellen eines iv-zifischen Gate-Dielektrikums in beliebiger Weise abwandeln.
F i g. 8A und 8B zeigen die Art der Störelementvertei-
2*> lung oder des Störelementprofils in den Zonen 20 und 24, d. h, hier wenigstens im Drain-Bereich der dargestellten Halbleitervorrichtung. Die Kurve 42 stellt dabei die Störelementkonzentration im Bereich 24 dar, während die Kurve 44 das Störelement-Konzentra-
ii) tionsprofil im Bereich 20 zeigt Das Profil ist jeweils in den Mittelabschnitten der Bereiche ermittelt
Feldeffekttransistoren mit einem abgestuften Störelementprofil im Drain-Bereich lassen sich bei höheren Betriebsspannungen betreiben. Wenn ein Feldeffekt-
r> transitor in den Sättigungsbereich vorgespannt ist, dann fließen Elektronen durch diesen Kanal in den Raumladungsbereich, die den Drain-Übergang umgibt. Wenn das elektrische Feld im Raumladungsbereich ausreichend stark ist, dann wird ein Kanalelektron so stark
-)() beschleunigt, daß es eine ausreichend hohe kinetische Energie besitzt, um nach einem Zusammenstoß mit einem Siliciumatom ein Löcher-Elektronenpaar freizusetzen. Dieser in dem den Drain-Bereich umgebenden Verarmungsbereich ablaufende Vorgang einer Stoßio-
·»"' nisation wird als Ladungsträger-Vervielfcchung bezeichnet. Die durch diese Stoßionisation erzeugten Elektronen sind auf einem sehr hohen Energieniveau. In Feldeffekttransistoren des Anreicherungstyps zieht eine an der Gate-Elektrode 38 angelegte positive Ladung
ίο das Elektron an. Diese Elektronen können in der dielektrischen Schicht der Gate-Elektrode 30 eingelagert werden, wodurch sich eine permanente negative Aufladung ergibt. Diese negativen Ladungen nahen einen starken Einfluß auf die Schwellenspannung und
">' r!am!t auf den Betrieb des Feldeffekttransistors.
Das nachfolgende Beispiel soll der Erläuterung einer bevorzugten Ausiührungsform der Erfindung dienen und zeigen, daß dieser Feldeffekttransistor tatsächlich betriebsfähig und praktisch herstellbar ist.
Beispiel
Ein Halbleiterplättchen mit einer P-Ieitenden Störelementkonzentration und einem spezifischen Widerstand von 0,6 Ohm cm wurde gereinigt und anschließend »>■> wurde auf der Oberfläche durch thermische Oxidation der Oberfläcne zu S1O2 eine Maskenschicht mit einer Dicke von ungefähr 600 nm aufgebracht. Anschließend wurden fünf verschiedene Gruppen von Source- und
Drain-Öffnungen in dem Halbleiterplättchen durch Maskieren, photolithographische Verfahren und Ätzen hergestellt. Die Abstände zwischen den einzelnen Source- und Drain-Öffnungen waren 2,54, 3,1. 3,8. 4,45 bzw. 5,7 χ iodinin Anschließend wurde in dem Halbleiterplättchen in einer Arsenkapsel eine Arsendiffusion in der Weise durchgeführt, daß das Halbleiterplättchen für 105 min in Arsendampf auf 10500C erhitzt wurde. Die dabei in dem Halbleiterkörper erzeugten Source- und Drain-Bereiche hatten eine Oberflächen-Störelementkonzentration von 5 χ IO20 Atome/cm3 und einen spezifischen Widerstand von 10.2 Ohm/Quadrat. Nach Reoxidation der öffnungen wurden elektrische Kontaktanschlüsse an die Source- und Drain-Bereiche sowie die Source-, Drain- und Gate-Elektrode durch Verdampfen von Metall, photolithographische Verfahren und Abätzen hergestellt. Die effektive Kanalbreite zwischen Source und Drain wurde durch die folgende
- L
wobei Lm„i,e der Abstand zwischen Source und Drain auf der Maske selbst ist und Un die tatsächliche wirksame Länge des Kanals zwischen Source- und Drain-Bereich und L den Gesamtabstand darstellt, bis zu dem die Störelemente unter dem Abschnitt der Maske, die über dem Kanal liegt, diffundiert sind.
Die folgende Beziehung wurde dabei verwendet:
/,= yW!LciJ(V,- V,- V4Jy)V4,.
wobei Id der vom Drain-Bereich nach dem Substrat fließende Strom, γ der Leitwert des Halbleitermaterials in dem Kanal, JVdie Tiefe des Substratkörpers, V, die Gate-Spannung, V, die Schwellenspannung und VA die Spannung zwischen Drain und Source ist. Der obenstehende Ausdruck kann vereinfacht werden, wenn V* viel kleiner ist als Vg— V1, so daß sich der folgende Ausdruck ergibt
ld wurde über V1 für jeden der Feldeffekttransistoren für verschiedene Gate-Spannungen aufgetragen. Der Punkt, an dem die Kurve die waagrechte Achse der Kurve schneidet, ist die Schwellenspannung V1. Verwendet man die Ausdrücke
Steigung (S) = -^7--
dann wird eine zweite Kurve des Reziprokwertes der Steigung über den Werten von LmAe aufgetragen. Der Schnittpunkt der Kurve mit der waagrechten Achse gibt den Wert für L, d. h, den Abstand, über den sich die Diffusion unter der den Gate-Bereich bedeckenden Oxidschicht ausgebreitet hat Kennt man Lnuitr und L, dann kann mit Hilfe der ersten Gleichung Lrf-berechnet werden. Dasselbe Verfahren wurde mit allen Feldeffekttransistoren mit unterschiedlichen Kanallängen durchgeführt, jeder der Feldeffekttransistoren wurde dann durchgeprüft um die Spannung Vp zu messen, d. h. die Spannung zwischen Drain und Substrat bei der der
Feldeffekttransistor in die Sättigung übergeht. Vd ist die Spannung, die gemessen wird, wenn ein Strom vom Substrat nach dem Drain-Bereich zu fließen beginnt, wenn die Gate-Spannung für einen Kleinstwert der Spannung Vu eingestellt ist. Die verschiedenen F.rgebnisse sind in der folgenden Tabelle zusammengefaßt:
I, H
(Sourcc-Drain)
( K) ' nun) 111)
2.54 1.4
3.18 2.0
3.8 2.67
4.45 3,3
5.7 4.57
'/) (Voll
mm) (IO ' mm)
,14 6.5
,14 7.0
,14 7.2
,14 7.4
,14 7.5
Die Ergebnisse wurden in F i g. 9 aufgetragen, in der eine Kurve von Vo dargestellt ist. die ein Maß für die maximale Betriebsspannung des Transistors über der tatsächlich erzielten Länge des Kanals ist. Das Ergebnis zeigt Kurve 50 in F i g. 9.
Das gleiche Verfahren wurde mit einer zweiten Gruppe von Feldeffekttransistoren wiederholt, wobei jedoch die Source- und die Drain-Zone aus einem Zentralttreich relativ hoher Arsen-Konzentration und einem diesen Zentralbereich umgebenden Randbereich relativ niedriger Phosphor-Konzentration bestanden.
Eine Maske mit öffnungen für Source- und Drain-Diffusionen mit einem Abstand zwischen 1,9 χ 10-3mm und 6,3 x 10-3mm wurde in einem Siliciumsubstrat in der zuvor beschriebenen Weise hergestellt. Eine Implantation von Phosphor-Ionen wurde zunächst bei 50 KeV mit einer Dosierung von 1,7 χ 10M Atomen/cm2 durchgeführt. Nach der Phosphor-Ionenimplantation wurde das Substrat für 60 min in einer Stickstoffatmosphäre für eine Dispersion der ersten implantierten Ionen erhitzt Anschließend an diese Aufheizung wurde eine Arsendiffusion durch die gleiche Maske bei 10500C für 30 min in einer Kapsel durchgeführt. Die sich dabei ergebende Oberflächenkonzentration von Arsen betrug 5 χ I020 Atome/cm3. Die effektive Breite des Kanals wurde für jede Gruppe von Feldeffekttransistoren in der zuvor beschriebenen Weise ermittelt ebenso wurde die Betriebsspannung in gleicher Weise ermittelt Die Ergebnisse sind in der folgenden Tabelle zusammengefaßt:
l-mtnke L1.,, I .88 1» (Vo.t)
(Source-Drain) 1,88
(Ι(Γ3 mm) ,88
1,95 ,88 5,3
2,54 (10''mm) (lO'mm) ,88 6,8
3,18 0,254 ,88 7.7
3,8 0,66 8,3
4,45 U9 8,6
6J5 1,93 9,2
2,56
4,47
Die Ergebnisse der Tabelle sind in F i g. 9 als Kurve 52 dargestellt
Aus einer Betrachtung der Kurven 50 und 52 erkennt man, daß für eine gegebene effektive Kanaiiänge in dem dargestellten Bereich eines doppelt diffundierten Source- und Drain-Bereiches, die einen Störelementgra-
7 8
dienten ergibt, der fddeffekttransistor bei einer reich nach der Lrfindung ausgebildet sind. Ls sei hier wesentlich höheren Betriebsspannung betrieben wer- bemerkt, daß für sehr kurze Kanäle, d.h. mit einer den kann. Betrachtet man die Situation etwas anders, so Länge von weniger als 0.653 χ 10-1 mm, die Durchsieht man, daD für eine gegebene Betriebsspannung die bruchsspannune kleiner sein kann als V/> Unter dieser Kanallänge beträchtlich kurzer sein kann, wenn Source- "> Bedingung ist die Betriebsspannung auf die Durch- und Drain-Bereich, insbesondere aber der Drain-Be- bruchsspannung beschränkt.
.■.j lliei/u 2 Watt Zeichnungen :i|

Claims (2)

Patentansprüche;
1. Feldeffekttransistor mit einem monokristalliiiem Halbleiterkörper aus P-Ieitendem Silicium, mit einen Abstand voneinander aufweisenden, zwischen sich einen Kanalbereich definierenden Source- und Drain-Zonen des N-Leitungstyps, wobei mindestens die Drain-Zone aus einem Zentralbereich relativ hoher Störelement-Konzentration und einem diesen Zentralbereich umgebenden Randbereich relativ niedriger Störelement-Konzentration besteht, sowie mit einer auf der Oberfläche des Halbleiterkörpers angebrachten Isolierschicht und mit Source-, Gate- und Drain-Elektroden, dadurch gekennzeichnet,
daß die Kanallänge 0,635 bis 2^4 χ I Ο-3 mm beträgt, daß der Zentralbereich (24) mit Arsen und der den Zentralbereich umgebende Randbereich (20) mit Phosphor dotiert ist und
daß die Oberflächen-Störelementkonzentration im Zentralbprsich (24) etwa 1 χ 10» bis 6 χ 10» Atome/cm3 und in dem den Zentraibereich umgebenden Randbereich (20) etwa 3 χ 10I7bis5 χ ΙΟ18 Atome/cm3 beträgt
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet
daß die Source-Zone aus einem mit Arsen dotierten
Zentralbereich und einem mit Phosphor dotierten
Randbereich besteht und
daß die Oberflächen-Störstellenkonzentration im
Zentralbereich 1 χ 1020WsO χ ΙΟ20Atome/cm3und
im Randberoich 3 χ 1017 bis 5 χ 10" Atome/cm3 beträgt
DE2545871A 1974-12-06 1975-10-14 Feldeffekttransistor mit verbesserter Stabilität der Schwellenspannung Granted DE2545871B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US53024974A 1974-12-06 1974-12-06

Publications (3)

Publication Number Publication Date
DE2545871A1 DE2545871A1 (de) 1976-06-10
DE2545871B2 true DE2545871B2 (de) 1980-06-19
DE2545871C3 DE2545871C3 (de) 1983-03-03

Family

ID=24112972

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2545871A Granted DE2545871B2 (de) 1974-12-06 1975-10-14 Feldeffekttransistor mit verbesserter Stabilität der Schwellenspannung

Country Status (9)

Country Link
JP (1) JPS5168776A (de)
BE (1) BE835288A (de)
BR (1) BR7508781A (de)
CH (1) CH591764A5 (de)
DE (1) DE2545871B2 (de)
ES (1) ES442755A1 (de)
FR (1) FR2293795A1 (de)
NL (1) NL7513901A (de)
SE (1) SE7513554L (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337020A1 (de) * 1987-02-24 1989-10-18 General Electric Company Halbleiterbauelement mit tiefen Source- und Drainerweiterungen sowie Verfahren zu seiner Herstellung

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559477A (en) * 1978-07-06 1980-01-23 Nec Corp Method of making semiconductor device
JPS5646561A (en) * 1979-09-26 1981-04-27 Nec Corp Semiconductor device
JPS5685867A (en) * 1979-12-14 1981-07-13 Nec Corp Field effect semiconductor device
JPS57155771A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Semiconductor integrated circuit device
JPH0646662B2 (ja) * 1983-12-26 1994-06-15 株式会社日立製作所 半導体装置
JPS6114765A (ja) * 1984-06-29 1986-01-22 Shindengen Electric Mfg Co Ltd 絶縁ゲ−ト型電界効果トランジスタ
JPS60121771A (ja) * 1984-11-09 1985-06-29 Hitachi Ltd 半導体装置
JPS61170065A (ja) * 1985-01-23 1986-07-31 Fuji Electric Co Ltd 絶縁ゲ−ト型電界効果トランジスタ
JPS61105872A (ja) * 1985-10-04 1986-05-23 Hitachi Ltd 半導体装置
DE3818533C2 (de) * 1987-06-01 1994-05-26 Mitsubishi Electric Corp Feldeffekttransistor
JPH0294477A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 半導体装置及びその製造方法
DE19706282A1 (de) * 1997-02-18 1998-08-20 Siemens Ag Verfahren zur Erzeugung einer Transistorstruktur
JP4541582B2 (ja) * 2001-03-28 2010-09-08 セイコーインスツル株式会社 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49105490A (de) * 1973-02-07 1974-10-05

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337020A1 (de) * 1987-02-24 1989-10-18 General Electric Company Halbleiterbauelement mit tiefen Source- und Drainerweiterungen sowie Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
NL7513901A (nl) 1976-06-09
ES442755A1 (es) 1977-04-01
DE2545871C3 (de) 1983-03-03
JPS5168776A (en) 1976-06-14
CH591764A5 (de) 1977-09-30
BE835288A (fr) 1976-03-01
DE2545871A1 (de) 1976-06-10
BR7508781A (pt) 1976-08-24
FR2293795B1 (de) 1978-05-12
FR2293795A1 (fr) 1976-07-02
SE7513554L (sv) 1976-06-08

Similar Documents

Publication Publication Date Title
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE1913052C2 (de) Halbleitervorrichtung
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE69119820T2 (de) Halbleiteranordnung mit verringten zeitabhängigen dielektrischen Fehlern
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE69517140T2 (de) Halbleiterbauelement mit Bipolartransistor mit isolierter Gateelektrode und dessen Herstellungsverfahren
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE2844162A1 (de) Ionenimplantationsverfahren und dessen anwendung
DE2636214A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE2545871B2 (de) Feldeffekttransistor mit verbesserter Stabilität der Schwellenspannung
DE1965799C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE4325348C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE2926334A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE2728845C2 (de)
DE102015118616B3 (de) Latchup-fester Transistor
DE69519016T2 (de) Hochspannungs-ldd-mosfet mit erhöhter durchbruchspannung und herstellungsverfahren
DE69128406T2 (de) Lateraler MOSFET und Verfahren zur Herstellung
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE112018002359T5 (de) Halbleiterbauteil
DE4340592C2 (de) Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee