DE2844162A1 - Ionenimplantationsverfahren und dessen anwendung - Google Patents

Ionenimplantationsverfahren und dessen anwendung

Info

Publication number
DE2844162A1
DE2844162A1 DE2844162A DE2844162A DE2844162A1 DE 2844162 A1 DE2844162 A1 DE 2844162A1 DE 2844162 A DE2844162 A DE 2844162A DE 2844162 A DE2844162 A DE 2844162A DE 2844162 A1 DE2844162 A1 DE 2844162A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
conductive layer
conductive
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2844162A
Other languages
English (en)
Inventor
Gregorio Spadea
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2844162A1 publication Critical patent/DE2844162A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

BLUMBACH . WESER · BERGEN · KRAMER ZWIRNER - HIRSCH - BREHM .
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN * V *» H J O 4
-AV-
Patentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patemconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult
FUJITSU LIMITED
1015» Kamikodanaka, Nakahara-ku,
Kawasaki, Japan
Ionenimplantationsverfabren und dessen Anwendung
Beschreibung:
Diese Erfindung betrifft ein Verfahren zur Implantation ionisierter Teilchen in ein Material hinein; insbesondere betrifft die Erfindung ein Verfahren, das besonders für die Herstellung von Isolierschicht- Peldeffekt-Halbleiter-Bauelementen geeignet ist.
Die Ionenimplantation ist ein gut bekanntes Verfahren bei der Herstellung von Halbleitern und anderen Herstellungsverfahren. Gewöhnlich werden geladene Teilchen benutzt, um Atome oder Moleküle in ein Substratmaterial einzubringen. Das Substrat
München: R. Kramer Dipl.-Ing. . W. Weser Dipl.-Phys. Dr. rer. nat. · P. Hirsch Dipl.-Ing. . H.P. Brehm Dipl.-Chem. Dr. phll. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr. jur. · G.Zwirner Oipl.-lng. Dipl.-W.-Ing.
909818/0898
ist typischerweise eins Halb1eitersdBibe aus Silicium oder
einem, anderen, zur Halbleiterherstellung geläufigen Material. Die mittels Ionenimplantation einzubringenden Materialien sind typischerweise Dotierstoffe wie Bor oder Phosphor. Mittels den Dotierstoffen werden somit Fremdstoffe in das Substrat eingebracht. Der in das Substrat zu implantierende Dotierstoff wird aufgeladen und mittels einem Hochspannungsfeld auf den Halbleiter hin beschleunigt. Die Ionenverteilung auf der Oberfläche des Substrates ist gewöhnlich gleichförmig. Die Dichte und die Eindringtiefe der implantierten Ionen ist eine Funktion der Beschleunigungsspannung und der Ionendosis. Nachdem die Ionen des Dotierstoffes implantiert worden sind, werden die Atome und Moleküle üblicherweise aktiviert, wozu eine Wärmebehandlung bei erhöhter Temperatur vorgesehen ist.
Die Ionenimplantation ist besonders wertvoll bei der Herstellung von Metall-Oxid-Halbleitern (MOS) und komplementären Metall-Oxid-Halbleitern (CMOS). Zur Herstellung von CMOS-Bauelementen wird üblicherweise die Ionenimplantation angewandt, da CMOS-Bauelemente eine Anzahl unterschiedlicher Dotierungsschritte erfordern, und da solche Schritte mittels Ionenimplantation erfolgreicher durchgeführt werden können. Zum Beispiel wird bei CMOS-Bauelementen typischerweise eine Borimplantation für die muldenförmigen p-Zonen, eine Borimplantation für den p-Kanal zur Steuerung der Schwellenspannung, eine Phosphorimplantation für die n-Kanal-Transistoren, und eine Borimplantation für p-Kanal-Transistoren an-
909816/0898
gewandt, typische Verfahrensschritte zur Herstellung von CMOS-Bauelementen sind in dem Beitrag "A Fully Plasma Etched Ion Implanted CMOS Process", von A.Aitken, E.G. Poulsen, A.T. P. MacArthur, J.J. White in Technical Digest 1976 International Electron Devices Meeting, aufgeführt.
Obwohl die Maßnahmen zur Ionenimplantation bei CMOS-Bauelementen gut bekannt sind, besteht ein Bedarf nach verbesserten Verfahrensschritten, insbesondere bei der Herstellung von Hochleistungs-Halbleiter-Bauelementen.
In der Halbleitertechnologie geht der Trend zur Herstellung von Bauelementen mit einer größeren Anzahl von Elementen pro !Flächeneinheit. Dieser Trend erfordert, daß die Abmessungen der Halbleiterelemente immer kleiner und kleiner werden. Zum Beispiel beträgt die Dicke der Gate-Oxidschichten in CMOS-Bauelementen typischerweise 50 nm (500 ^-Einheiten) oder weniger. Diese kleinen Abmessungen erlauben relativ geringe Schwellenspannungen in MOS-Bauelementen und sind deshalb recht erwünscht.
Die Anwendung der Ionenimplantation bei solchen relativ dünnen Gate- Oxidschichten hat zu Herstellungschwierigkeiten geführt. Die Ionenimplantation wird zur Erzeugung der Source- und Drain-Zonen innerhalb des Substrates verwendet. Eine dünne Gate-Oxidschicht bedeckt die Oberfläche des Substrates oberhalb des Bereiches, wo die Source- und Drain-Zonen ausgebildet werden
909816/0898
sollen. Die Ionenimplantation zur Ausbildung der Source- und Drain-Zonen erfolgt durch, die Oxidschicht hindurch. Häufig wird oberhalb der dünnen Gate-Oxidschicht eine Silicium-Gate-Maske vorgesehen, um die Source- und Drain-Zonen zu trennen. Die auf die Maske auftreffenden Ionen werden von dem Silicium-Gate-Material gestoppt, so daß ein hohes elektrostatisches EeId auftreten kann. Dieses elektrostatische Feld führt zu einem Potentialgefälle längs der dünnen Gate-Qxidschicht. Die Stärke des elektrostatischen Feldes ist eine direkte Funktion der Ionendosis und hat typischerweise einen Wert in der Größenordnung von 10 V/cm. Eine solche Spannung ist ausreichend hoch, um zu einem Durchschlag der Gate-Oxidschicht zu führen, was zu einer Beschädigung der dünnen Gate-Oxidschicht führt.
Das Auftreten solcher Schaden der Gate-Oxidschicht im Verlauf der Ionenimplantation verhindert die Erreichung hoher Ausbeuten und/oder die Herstellung von Hochleistungs-Bauelementen.
Im Hinblick auf die oben dargestellten Schwierigkeiten besteht die Aufgabe der vorliegenden^Erfindung darin, ein Verfahren zur Ionenimplantation anzugeben, das besonders geeignet für die Herstellung von Halbleiterbauelementen wie etwa MOS- und CMOS-Bauelementen ist und bei dem eine Beschädigung der Gate-Oxidschicht vermieden wird.
Die erfindungsgemäße Lösung dieser Aufgabe ist ein Verfahren
909816/0898
mit den in Anspruch i angegebenen Merkmalen, Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens und dessen Anwendungen zur Herstellung besonderer Bauelemente ergeben sich aus den Unteransprüchen.
Mit der vorliegenden Erfindung wird ein Verfahren zur Ionenimplantation, angegeben. Ein Substrat oder ein sonstiges Material, an dem die Ionenimplantation durchgeführt werden soll, weist eine Deckschicht auf, welche wenigstens einige der auftreffenden Ionen aufnimmt, bevor diese Ionen in das Substrat eintreten. Eine leitfähige Schicht ist im Kontakt mit der Deckschicht ausgebildet. Das Substrat, die Deckschicht und die leitfähige Schicht werden anschließend der Einwirkung der auftreffenden Ionen ausgesetzt. Im Verlauf der Ionenimplantation dient die leitfähige Schicht als Leiter und verhindert jegliche statische Aufladung als Folge der auftreffenden Ionen.
Nach einer Ausführungsform der vorliegenden Erfindung hat die leitfähige Schicht eine Dicke von mehreren 10 nm, so daß die auftreffenden Ionen durch diese leitfähige schicht hindurch implantiert werden, ohne daß die Eindringtiefe und die Dosis der in das Substrat implantierten Ionen wesentlich verändert werden.
Nach einem Merkmal der Erfindung soll die dünne leitfähige Schicht aus einer Schicht aus polykristallinem Silicium bestehen.
909816/0898
2844182
Nach einer weiteren Ausführungsform der vorliegenden Erfindung soll ein Isolierschicht-Feldeffekt-Halbleiter-Bauelement hergestellt werden. Hierzu wird ein Halbleitersubstrat behandelt, um mittels Ionenimplantation durch eine dünne, isolierende Gate-Qxidschicht hindurch die Source- und Drain-Zonen zu erzeugen. Vor der Ionenimplantation zur Erzeugung der Source- und Drain-Zonen wird auf der Gate-Oxidschicht eine Gate-Elektrode gebildet, welche als Maske zwischen den Source- und Drain-Zonen im Verlauf der Ionenimplantation dient. Eine dünne leitfähige Schicht wird auf der Gate-Qxidschicht und der Gate-Elektrode abgeschieden, welche nachfolgend bei der Ionenimplantation die statische Aufladung verhindern soll. Im Verlauf der Ionenimplantation treten die Ionen sowohl durch die Gate-Oxidschicht und die leitfähige Schicht hindurch und führen zur Bildung der Source- und Drain-Zonen in dem Substrat. Eine unerwünschte statische Aufladung der Gate-Elektrode, die durch den auftreffenden Ionenstrahl erfolgen könnte, wird durch diese dünne leitfähige Schicht beseitigt.
Nach einem anderen Merkmal der vorliegenden Erfindung wird eine dünne leitfähige Schicht aus polykristallinem Silicium erzeugt, um die statische Aufladung im.Verlauf der Ionenimplantation zu verhindern; anschließend wird die polykristalline Siliciumschicht in einem nachfolgenden Oxidationsschritt zu einer isolierenden Siliciumdioxidschicht oxidiert.
Nach einem weiteren Merkmal der Erfindung wird die dünne leitfähige Schicht in der Weise behandelt, daß eine mehrschichtige
909816/0898
Gate-Elektrode erhalten wird.
Mit der vorliegenden Erfindung läßt sich die Ionenimplantation zur Herstellung von Isolierschicht-Feldeffekt-Halbleiter-Bauelementen und anderen Bauelementen anwenden, wobei die zu implantierenden Ionen auf das Substrat bedeckende Schichten auftreffen, und wobei die Deckschichten, wie etwa Gate-Oxidschichten nicht beschädigt werden.
Weitere Aufgaben und Besonderheiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von bevorzugten Ausführungsformen des erfindungsgemäßen Verfahrens. Zur detaillierten Erläuterung dieser bevorzugten Ausführungsformen dienen auch die Fig. 1 bis 17; es zeigt:
Fig. 1 eine Halbleiterscheibe, die nach dem erfindungsgemäßen Verfahren behandelt werden soll;
Fig. 2 einen Querschnitt durch die teilweise behandelte Scheibe nach Fig. 1;
Fig. 3 einen Querschnitt durch einen Abschnitt
der behandelten Scheibe nach Fig. 2, welche weiter behandelt worden ist, um eine, dicke Oxidschicht auf der gesamten Oberfläche der Scheibe aufzubringen, ausgenommen in zwei
Eereichen, wo Markierungsschichten vorliegen, S09816/ÖS38
wo die aktiven Bauelemente erzeugt werden so11en\
Fig. M- einen Querschnitt des mit Fig. 3 dargestellten Abschnittes der Halbleiterscheibe, die weiter behandelt worden ist, um die Maskierungsschi ent en zu entfernen und um eine Eesistschicht auf einer der beiden aktiven Bereiche des Bauelementes aufzubringen und wobei weiterhin p-leitende Ionen in die nichtmaskierten aktiven Zonen des Bauelementes implantiert worden sind;
Fig. 5 einen Querschnitt durch einen Abschnitt der Scheibe nach Iig. 4-, die weiter behandelt worden ist, um die muldenförmige p~-Zone zu glühen, um die alte Oxidschicht zu entfernen und eine neue Gate-Oxidschicht auf beiden Bereichen der aktiven Zonen des Bauelementes zu erzeugen und um eine dünne, leitfähige Schicht aus polykristallinem Silicium auf der gesamten Oberfläche zu bilden;
Fig. 6 einen .Abschnitt der Scheibe nach Fig. 5 einschl. dem Endabschnitt der Scheibe nach einer weiterai Behandlung, in deren Verlauf die dünne polykristalline Silicium-
schicht selektiv entfernt worden ist, um 909816/0898
2844102
Gate-Elektroden zu erzeugen und daraufhin eine Photoresistschicht auf der gesamten Oberfläche aufgebracht worden ist;
Fig. 7 einen Querschnitt durch eine Scheibe mit den in Fig. 6 dargestellten Scheibenabschnitten nach einer weiteren Bearbeitungsstufe, wobei die Photoresistschicht selektiv entfernt worden ist, um eine Maske bereitzustellen für die Wegnahme der nicht-maskierten Bereiche der Scheibe;
Fig. 8 einen Querschnitt durch eine Scheibe nach Fig. 6 nach einer weiteren Bearbeitungsstufe, wobei Teile der dicken Oxidschicht und der Eesistschicht entfernt worden sind, und in einem weiteren Verfahrensschritt zuerst eine Schicht aus polykristallinem Silicium und als zweites eine Schicht aus Phosphor-Silikat-Glas auf der gesamten Oberfläche der Scheibe aufgebracht worden ist;
Fig. 9 einen Querschnitt durch einen Abschnitt der
Scheibe nach Fig. 8 nach einer weiteren Bearbeitungsstufe, wobei die Phosphor-Silikat-Glas-Schicht entfernt und in einem weiteren Verfahrensschritt die Photoresistschicht auf der gesamten Oberfläche selektiv entfernt wor-909816/0890
den ist, um Zugang zu einer der aktiven Zonen des Bauelementes zu schaffen;
Fig. 10 eine Ionenimplantationsvorrichtung, in der eine Anzahl von Halbleiterscheiben gehalten ist;
Fig. 11 einen Querschnitt durch eine Scheibe mit einem aus Fig. 9 ersichtlichen Abschnitt, die von den Halteelementen der in Fig. 10 dargestellten Ionenimplantationsvorrichtung mechanisch gehalten und elektrisch angeschlossen ist, und wobei die Scheibe in einem weiteren Verfahrensschritt mit N+-Ionen implantiert wird, um die Source- und Drain-Zonen für eines der aktiven Bauelemente zu erzeugen;
Fig.12 einen Querschnitt durch einen Abschnitt der Scheibe nach Fig. 11 nach einem weiteren Behandlungsschritt, wobei P+-Ionen implantiert worden sind, um die Source- und Drain-Zonen für ein anderes aktives Bauelement zu erzeugen;
Fig. 13 eine Draufsicht auf ein mit entsprechendem
Muster versehenes Prüfchip, wobei das Muster typischerweise 35 Chips auf der Halbleiterscheibe nach Fig. 1 entspricht; 909818/089Ö
Fig. 14 einen Querschnitt längs der Linie 14-14
durch einen teilweise bearbeiteten (Transistor des Chips nach Fig. 15;
Fig. 15 einen Querschnitt längs der Linie 15-15
aus Fig. 13 des gleichen, mit Fig. 14 dargestellten Transistors;
Fig. 16 einen Querschnitt durch einen teilweise bearbeiteten Scheibenabschnitt, der doppelschichtige Gates aufweist, entsprechend einer alternativen Ausführung der vorliegenden Erfindung; und
Fig. 17 einen Querschnitt durch den Scheibenabschnitt nach Fig. 16 nach einer weiteren Bearbeitungsstufe um die mittels erfindungsgemäßer Ionenimplantation erzeugten Source- und Drain-Zonen zu erläutern.
Nachfolgend wird eine Ausführungsform der vorliegenden Erfindung mit Bezugnahme auf die Fig. 1 bis 13 im einzelnen erläutert.
Fig. 1 zeigt eine übliche Halbleiterscheibe 6 mit einem Durchmesser von angenähert 7»5 cm. Die Scheibe 6 wird erfindungsgemäß bearbeitet, um eine Anzahl von Chipsbereichen 7 zu erzeugen, wobei jeder Chipsbereich 7 bearbeitet wird, um eine
909816/0898
-21 - . 28441S2
Anzahl von aktiven Halbleiterbauelementen zu erzeugen. Bei einer Ausführungsform hat jeder Chipbereich 7 die Abmessungen i,5 x 1-j* mm; und insgesamt werden auf einer Scheibe 6 35 Chips erzeugt.
Die J1Ig. 2 zeigt die teilweise bearbeitete Scheibe 6 nach Fig. 1 im Querschnitt längs der Schnittlinie 2-2 der Fig. 1. Bei der Darstellung nach Fig. 2 besteht das Substrat 10 aus η-leitendem Silicium. Die n-Zone 10 weist typischerweise eine Dicke von 500 um auf. Das Substrat 10 ist mit einer Silicumdioxidschicht 8 bedeckt, die typischerweise eine Dicke von 50 nm hat. Die Siliciumdioxidschicht ist nach üblichen Verfahren, beispielsweise durch thermisches Aufwachsen, aufgebracht worden. Die Oberfläche der Siliciumdioxidschicht 8 ist mit einer Siliciumnitridschicht 9 bedeckt. Die Siliciumnitridschicht 9 ist nach üblichen Verfahren aufgebracht worden, beispielsweise als Reaktionsprodukt einer Gasphasenreaktion in einem Reaktionsrohr, durch das ein Gemisch aus Monosilan und Ammoniak strömt; die Siliciumnitridschicht 9 hat typischerweise eine Dicke von angenähert 150 nm (bzw. 1500 Ä-Einheiten).
Die Siliciumnitridschicht 9 ist mit einer typischen Photoresistschicht 11 bedeckt. Die Photoresistschicht 11 ist in üblicher Weise belichtet worden, um ein Muster zu erzeugen, das die aktiven Bauelemente, wie etwa p-Kanal- und n-Kanal-Transistoren festlegt. Lediglich für die Zwecke einer leichteren Erläuterung soll die erste Zone 4 einem typisch aktiven
909816/0898
n-Kanal-Bauelement und die zweite Zone 5 der Fig. 2, einem typischen, aktiven p-Kanal-Bauelement entsprechen.
Nachdem die Photoresistschieht 11 belichtet worden ist, wird die Resistschicht 11, abgesehen von den Zonen 4 und 5> entfernt· Nachdem die Photoresistschieht entfernt worden ist, wird die Siliciumnitridschicht 9 mittels üblicher Plasmaätzung, abgesehen von den Bereichen unterhalb der Zonen 4· und 5, entfernt. Die Plasmaätzung entfernt die Siliciumdxoxidschicht 8 nicht. Anschlieesend wird die in den Zonen 4- und 5 zurückgebliebene Eesistschicht 11 entfernt, wobei die Silicumnitridschicht 9 in den Zonen 4- und 5 zurückbleibt. Dadurch dient die zurückbleibende Siliciumnitridschicht 9 als eine Oxidationsmaske. Die nach dieser Behandlung anfallende Scheibe nach Fig.2 wird in einen Oxidationsofen eingebracht, um eine dicke Oxidschicht mit einer Dicke von angenähert 600 nm aufwachsen zu lassen.
Wie mit Fig. 3 dargestellt, befindet sich danach, abgesehen von den Bereichen der Nitridmasken 9 auf allen restlichen Bereichen der Oberfläche und der Bodenfläche der Scheibe eine Feld-Oxidschicht 13. Anschließend wird die Siliciumnitridschicht 9 in den beiden Zonen 4- und 5 der Fig. 3 mittels einer üblichen Ätzlösung entfernt. Nach der Ätzung weist die Scheibenoberfläche sowohl die dicke Siliciumdxoxidschicht 13 wie die dünne Siliciumdxoxidschicht 8 auf. Anschließend wird auf der Oberfläche der beiden Siliciumdxoxidschichten 13 und 8 eine übliche Photoresistschicht aufgebracht. Die Photoresist-
909816/089-8 ;
schicht wird belichtet,
um eine Maske oberhalb der Zone 5 zu erzeugen. Wie das mit Fig. 4 dargestellt ist, verbleibt die Resistschicht 12 als eine Maske oberhalb der Zone 5·
Die nach dieser Bearbeitungsstufe angefallene, mit Fig. 4 dargestellte Scheibe wird in eine Ionenimplantationsvorrichtung eingebrächt. Durch die Siliciumdioxidschicht 8 in der Zone 4 hindurch werden Borionen in das Substrat 10 implantiert. Die implantierten Borionen führen zu der p-Zone 14.
Nach der Ionenimplantation wird die Resistschicht 12 der Fig. 4 mittels üblicher Maßnahmen entfernt;die danach anfallende Scheibe wird in einen Wärmeofen zur Wärmebehandlung bzw. Glühung eingebracht. Das Glühverfahren treibt die implantierten Ionen tiefer in das Substrat 10 hinein, wobei die muldenförmige p-Zone 14 gebildet wird, wie das mit Fig. 5 dagestellt ist.
Die in den Zonen 4 und 5 vorhandene Oxidschicht 8 wird mittels üblicher Maßnahmen entfernt, etwa mittels einer Flußsäure enthaltenden Ätzlösung. Nachdem die Oxidschicht 8 entfernt worden ist, wird sorgfältig eine neue Gate-Oxidschicht 15 mit einer Dicke bis zu 50 nm erzeugt, wozu beispielsweise eine thermische Oxidation mit Chlor als oxidierendem Gas angewandt wird. Nach der Bildung der Oxidschicht 15 in den beiden Zonen 4 und 5 wird die Scheibe in ein Reaktionsrohr für
909816/0898
die Durchführung einer Gasphasenreaktion eingebracht. Durch das Reaktionsrohr strömt Monosilan, wodurch eine Schidat 16 aus polykristallinem Silicium gebildet wird. Mittels einer Rotationspumpe wird der Druck innerhalb des Reaktionsrohres vorzugsweise auf einem Wert von 292 Pa (2,2 Torr) gehalten, um eine einheitliche Dicke der polykristallinen Siliciumschicht 16 zu gewährleisten. Die polykristalline Siliciumschicht 16 wird bis zu einer Dicke von angenähert 400 nm abgeschieden. Die nach dieser Bearbeitungsstufe erhaltene Scheibe ist mit Fig. 5 dargestellt.
Um die Leitfähigkeit der polykristallinen Siliciumschicht 16 (vgl. Fig. 5) zu erhöhen, wird die mit Fig. 5 dargestellte Scheibe in eine Ionenimplantationsvorrichtung eingebracht, und es werden Phosphorionen in die polykristalline Siliciumschicht injiziert. Die Beschleunigungsspannung der Ionenimplantationsvorrichtung beträgt 30 000 V und es wird eine Ionendosis von 7 x 10 ^ Ionen/cm eingestellt.
Nach der Ionenimplantation wird eine Glühung durchgeführt, wozu 20 min lang in einem Ofen bei 10000C gehalten wird. Obwohl an dieser Stelle eine Ionenimplantationsstufe wegen ihrer Einfachheit wünschenswert ist, kann auch eine übliche Diffusionsbehandlung vorgesehen werden, um die Leitfähigkeit der polykristallinen Siliciumschicht 16 (vgl. Fig. 5) zu erhöhen.
Nachdem die Leitfähigkeit der polykristallinen Siliciumschicht 16 (vgl. Fig. 5) mittels Ionenimplantation und Glühung gesteigert worden ist, wird die polykristalline Siliciumschicht 16
909816/0898
mit einer üblichen (nicht dargestellten) Photoresistschicht bedeckt. Die Photoresistschicht wird anschließend belichtet, um in einem Teil der polykristallinen Siliciumschicht 16 über den beiden Zonen 4 und 5 und anderen, für die Verbindungslinien zwischen den Gates erforderlichen Bereichen der Schicht 16 Gates abzugrenzen. Die nicht-belichtete Photoresistschicht wird mittels üblicher Maßnahmen entfernt, so daß Zugang zu Teilen der polykristallinen Siliciumschicht 16 geschaffen wird. Abgesehen von den mit der zurückbleibenden Photoresistschicht geschützten Bereichen der Schicht 16 wird die Schicht 16 mittels üblicher Plasmaatzung abgeätzt, wobei die polykristallinen Gates 16 oberhalb der Gate-Qxidschichten 15 zurückbleiben (vgl. Fig. 6). Nachdem die polykristalline Siliciumschicht 16, abgesehen von den Gate-Zonen der Fig. 6 entfernt ■ worden ist, wird die zurückgebliebene Resistmaske mittels der gleichen Plasmaeinrichtung entfernt.
Anschließend wird die Scheibe, welche die mit Fig. 6 dargestellten Abschnitte aufweist, auf der Oberfläche mit einer Photoresistschicht 17 bedeckt. Die Photoresistschicht 17 wird belichtet; weiterhin wird das Eesistmaterial rund um den äußeren Umfang J der Scheibe in einer Breite von angenähert 6 mm entfernt, so daß die Resistschicht 17 lediglich auf der mit Fig. 7 dargestellten Oberfläche der Scheibe zurückbleibt.
Die Scheibe nach Fig. 7 wird einer üblichen Plasmaatzung ausgesetzt, um jegliche polykristalline Siliciumschicht 16 zu entfernen, die im ümfangsbereich 3 der Scheibe nach Fig. 7
• 909816/0898
vorhanden sein kann. Anschließend wird die freiliegende, nicht mit der Resistschicht 17 bedeckte Oberfläche mittels einer naß arbeitenden, chemisch wirkenden Ätzung behandelt, um die relativ dicke Siliciumdioxidschicht 13 zu entfernen. Die Schicht 13 wird sowohl auf der Oberfläche im Umfangsbereich 3 wie am Ende und an der Bodenfläche der Scheibe nach Fig· 7 entfernt. Anschießend wird die Resistschicht 17 vollständig entfernt.
Wie das mit Fig. 8 dargestellt ist, wird eine polykristalline Siliciumschicht 18 auf der gesamten Oberfläche der Scheibe bis zu einer Dicke von angenähert 40 nm (bzw. 400 Ä-Einheiten) aufgebracht. Diese polykristalline Siliciumschicht 18 wird beispielsweise als Reaktionsprodukt einer Gasphasenreaktion in einem Reaktionsrohr aufgebracht, durch das Monosilan strömt. Im Reaktionsrohr wird mittels einer Rotationspumpe ein Druck von 292 Pa eingestellt, um auf der gesamten Oberfläche eine einheitliche Schichtdicke der polykristallinen Siliciumschicht 18 zu gewährleisten. Erfindungsgemäß wird die leitfähige Schicht 18 in der Weise ausgebildet, daß sie sämtliche der ansonsten elektrisch isolierten Silicium-Gates 16 miteinander verbindet.
Nach einer .Ausführungsform der Erfindung wird die Leitfähigkeit der leitfähigen, polykristallinen Siliciumschicht 18 gesteigert, indem ein Dotierstoff, wie etwa Phosphin, in das Reaktionsgas im Verlauf der Abscheidung aus der Gasphase eingebracht wird. Beispielsweise kann die bis zu diesem Zustand bearbeitete Scheibe, wo die Schicht 18 die Außenfläche bildet, in ein Reaktionsrohr eingebracht werden, durch das Monosilan
909816/0898
und Phosphin strömt; hieibeiwird eine angenähert 200 nm dicke Schicht 19 aus Phosphor-Silikat-Glas abgeschieden, wie das mit Fig. 8 dargestellt ist. Die mit Fig. 8 dargestellte Scheibe wird anschließend in einen Glühofen gebracht, um 10 min lang bei 10000C geglüht zu werden. Hierbei diffundiert der in der Schicht 19 enthaltende Phosphor in die dünne polykristalline Siliciumschicht 18. Bei dieser Ausführungsform ist für den Flächenwiderstand der Siliciumschicht 18 ein Wert unter 1000 0hm pro Quadratfläche gemessen worden. Im Anschluß an. die mittels Glühung bewirkte Diffusion wird die Schicht 19 vollständig entfernt, beispielsweise mittels gepufferter Flußsäure.
Nach Entfernung der Schicht 19 νίτά eine übliche Photoresistschicht auf der Oberfläche der Scheibe aufgebracht. Die Resistschicht wird belichtet und behandelt, um das Resistmaterial in der Zone 4 und im Umfangsbereich 3 (vgl. Fig. 11) zu entfernen.
Die nach dieser Behandlung vorliegende Scheibe ist teilweise mit einem Scheibenabschnitt in Fig. 9 dargestellt. Die bis zu diesem Zustand bearbeitete Scheibe (vgl. Fig. 9) wird in die mit Fig. 10 dargestellte Ionenimplantationsvorrichtung eingebracht .
Wie aus Fig. 10 ersichtlich, wird eine Anzahl von Scheiben, wobei 6 und 61 typische Scheiben darstellen, in einem Halteelement 20 innerhalb der öffnungen 21 und 21' befestigt. Das Halteelement 20 besteht typischerweise aus einem guten Leiter, wie etwa Aluminium. Jede der öffnungen, wie das mit Bezugnahme
9098T6/0898
auf die öffnung 21 beschrieben ist, wird durch einen Flansch 22 des Halteelementes 20 begrenzt. Die Scheibe 6 wird vom Boden her mit der nach oben auf den Ionengenerator 26 zugerichteten Oberfläche eingesetzt. Die Scheibe 6 wird von der Feder 23 in der vorgesehenen Stellung gehalten; die Feder 23 ist am Halteelement 20 verschieblich angebracht, so daß die Scheibe 6 in die öffnung eingesetzt werden kann. Zwischen das Halteelement 20 und den Erdanschluß wird ein Ionenstrom-Meßgerät angeschlossen. Die Ionen werden vom Ionengenerator 26 erzeugt und von einer Spannungsdifferenz die zwischen der Ionenquelle und dem Halteelement 20 herrscht, auf die Scheibe 6 zu beschleunigt. Die Ionen treten in die freiliegenden Zonen der Scheibe 6 ein; der dabei auftretende elektrische Strom wird von dem lonenmeßgerät 25 gemessen. Die Umhüllung 27 ist ebenfalls geerdet. Die anderen Scheiben, wie etwa die Scheibe 61 in dem Halteelement 20 können zu anderen Zeiten an die Stelle der Scheibe 6 verschoben werden, damit in gleicher Weise wie an der Scheibe 6 die Ionenimplantation durchgeführt werden kann.
Aus Fig. 11 sind weitere Mnzelheiten der elektrischen und mechanischen Verbindung der Scheibe 6 mit dem Halteelement ersichtlich.
Der- Flansch 22 weist eine untere Kontaktfläche 40 auf. Die Scheibe 6 wird mit ihrer oberen Fläche 41 an der polykristallinen Siliciumschicht 18 in elektrischen und mechanischen Kon-
909816/0898
takt mit der Kontaktfläche 40 des Flansches 22 gebracht. Auf diese Weise ist das Halteelement 20 über die leitfähige polykristalline Siliciumschicht 18 elektrisch mit jeder Gate-Zone sowie mit der Substratzone 10 verbunden. Eine weitere mechanische und elektrische Verbindung zwischen der polykristallinen Siliciumschicht 18 der Scheibe 6 und dem Halteelement 20 erfolgt über die Metallfeder 23. Die auf diese Weise gehaltene Scheibe 6 wird innerhalb der mit Eig. 10 dargestellten Implantationsvorrichtung einer Phosphorionenimplantation ausgesetzt.
Wie mit Fig. 10 dargestellt, werden die Phosphorionen von der Ionenquelle 26 erzeugt. Die Beschleunigungsspannung hat typischerweise einen Wert von 85 000 V. Eie leitfähige Schicht 18 ist relativ dünn und hat eine vernachlässigbare Auswirkung auf die auf treffenden Ionen, soweit die Durchdringung dieser Ionen in die muldenförmige p-Zone 14 betroffen ist. Die Ionen treten durch die öffnung in der Resistschicht 28 hindurch, weiterhin durch die polykristalline Siliciumschicht 18 hindurch und durch die dünne Oxidschicht 15 hindurch in die muldenförmige p-Zone 14 ein. Das polykristalline Silicium-Gate 16 dient als Maske für die Phosphorionen, so daß die Source- und Drain-Zonen 42 und 43 in der muldenförmigen p-Zone 14 unterhalb der öffnungen auf dieser Seite der Gate-Maske 16 auftreten. Im Verlauf der erfindungsgemäßen Ionenimplantation wenden die Gate-Maske 16, die Siliciumdioxidschichten 15 und das n-Substrat 16 sämtlich bei im wesentlichen der gleichen Spannung gehalten, als Folge der Leitfähigkeit der leitfähigen, polykristallinen Siliciumschicht 18. Auf diese Weise wer-
909816/0898
den Spannungsentladungen durch die dünne Gate-Oxidschicht 15 hindurch unterdrückt.
Nachdem die Phosphorionenimplantation in der Anordnung nach Fig. 11 durchgeführt worden ist, wird die Dehandelte Scheibe aus der Ionenimplantationsvorrichtung herausgenommen, und die verbliebene Hesistschicht 28 wird in üblicher Weise entfernt. Daraufhin wird eine neue Photoresistmaske 29 auf der Scheibenoberfläche aufgebracht, und anschließend selektiv belichtet und innerhalb der Zone 5 entfernt, wie das mit Fig. 12 dargestellt ist. Obwohl das in Fig.. 12 nicht dargestellt ist, wird die Resistschicht 29 auch im Umfangsbereich 3 nahe an der Kante der Scheibe 6 entfernt, wodurch die Oberfläche der leitfähigen Schicht 18 freigelegt wird. Nach dieser Bearbeitungsstufe wird die Scheibe mit dem in Fig. 12 dargestellten Scheibenabschnitt erneut in das Halteelement 20 eingesetzt, wobei ein Kontakt zwischen der oberen Fläche 41 der leitfähigen Schicht 18 und der Kontaktfläche 14 des Flansches 22 hergestellt wird. Die auf diese Weise befestigte Scheibe wird nun einer Borionenimplantation ausgesetzt. Im Verlauf der Borionenimplantation wird die leitfähige Schicht in gutem elektrischen Kontakt mit dem Halteslement 20 gehalten. Zur Borionenimplantation ist eine Beschleunigungsspannung von 30 000 V und eine Ionendosis von 1,5 x 10 ^ Ionen/cm vorgesehen. Wie das. mit Fig. 12 angedeutet ist, erfolgt die p+-Ioneninjektion durch die leitfähige Schicht 18 und durch die dünne Gate-Oxidschicht 15 hindurch innerhalb der Zone 5 in das n-leitende Substrat hinein auf jeder Seite des polykristallinen Gates
90 9816/0898
Das polykristalline Gate 16 und die dicke Oxidschicht 13 dienen als eine Maske für die p+-Source- und Drain-Zonen 44 und 45. Im Verlauf der Ionenimplantation steht die leitfähige Schicht 18 in elektrischer Verbindung mit der isolierten Gate-Schicht 16 aus polykristallinem Silicium,den dicken Oxidschichten 13 und dem Substrat 10, wodurch irgendeine statische Aufladung, welche eine Bogenbildung durch die dünne Oxidschicht 15 hindurch verursachen könnte, vermieden wird.
Nachdem die.Ionenimplantation in der Anordnung, nach Fig. 12 durchgeführt worden ist, wird die Resistschicht 29 vollständig entfernt und die erhaltene Scheibe geglüht, um die Phosphor- und Borionen der Source-und Drain-Zonen zu verteilen und zu aktivieren. Nach einer Ausführungsform erfolgt die Glühung in oxidierender Atmosphäre, um die dünne Siliciumschicht 18 in eine Siliciumdioxidschicht überzuführen. Alternativ kann die dünne Siliciumschicht 18 mittels üblicher Plasmaätzung entfernt werden. Da zur Entfernung der Schicht 18 lediglich eine kurze Ätzdauer erforderlich ist, verändert dieser Ätzschritt die Form und Dicke des darunterliegenden Silicium-Gates 16 nicht merklich. Jedoch wird die Oxidationsbehandlung häufig dort bevorzugt, wo im Verlauf der weiteren Behandlungsschritte auch Ätzschritte durch einzelne öffnungen vorgesehen sind, da die verbleibende dünne Oxidschicht dann als eine Ätzbegrenzung wirkt.
Nachfolgend soll über Versuchsergebnisse berichtetwerden. Die an erfindungsgemäß hergestellten Bauelementen durchgeführten
909816/0898
Versuche haben gezeigt, daß weder durch die Phosphorionenimplantation noch durch die Borionenimplantation durch die dünne Gate-Oxidschicht hindurch Kurzschlüsse im Gate aufgetreten sind. Unter einem üblichen 100 nA-Strom wurde eine Spannungsdifferenz von nominal 40 V zwischen dem Substrat 10 und der Gate-Elektrode 16 gemessen, was die Abwesenheit solcher Kurzschlüsse bestätigt. Werden andererseits die Maßnahmen nach der vorliegenden Erfindung nicht angewandt, so ist festgestellt worden, daß Gate-Kurzschlüsse über oder durch die dünne Oxidschicht 15 hindurch als Folge der Ionenimplantationsschritte häufig auftreten. Bei Abwesenheit der erfindungsgemäß vorgesehenen dünnen leitfähigen Schicht 18 verursachen die von der Gate-Elektrode 16 angehaltenen Ionen den Aufbau eines elektrischen Feldes. Es ist geschätzt worden, daß das über der dünnen isolierenden Gate-Schicht 15 gebildete elektrische Feld Werte von mehr als 10 V/cm erreicht. Ein solches Spannungsfeld verursacht häufig elektrische Durchschläge durch die Schicht 15. Sofern eine Ladungsabführung von der Oberfläche nicht vorgesehen ist, wird ein solches elektrisches Feld von
15 einer Ionenimplantation mit einer Ionendosis von ungefähr 10
Ionen/cm erzeugt. Eine Ionendosis von 10 ^ Ionen/cm ist ein typischer Wert für die Einführung der Fremdstoffe Phosphor und Bor bei der Herstellung von MOS-Bauelementen.
Es ist jedoch festgestellt worden, daß die geschätzte hohe Spannung nicht notwendigerweise zu Gate-Kurzschlüssen in allen Ausführungen führt. Der Gate-Kurzschluß tritt hauptsächlich bei Transistoren mit einem relativ langen Gate-Muster
909816/0898
Im einzelnen ist festgestellt worden, daß bei Abwesenheit der erfindungsgemäß vorgesehenen Maßnahmen der tatsächliche Gate-Kurzschluß als eine Funktion der Gesamtmenge der in das Gate injizierten Ionen auftritt. Es ist weiterhin festgestellt worden, daß zwei verschiedene Sorten von Beschädigung der dünnen Gate-Oxidschicht auftreten. Die eine Sorte von Beschädigung ist visuell beobachtbar und wird deshalb als Makrodefekt bezeichnet. Die andere Sorte von Beschädigung läßt sich visuell nicht feststellen und wird deshalb als Mikrodefekt bezeichnet. Der Makrodefekt kann unter einem Mikroskop als ein Fleck mit einem Durchmesser von angenähert 1 um festgestellt werden. Am Umfang des Fleckes tritt geschmolzenes Material auf, das offensichtlich aus dem Mittelpunkt des Fleckes wegbewegt worden ist. Der Makrodefekt hat naturgemäß die Folge,daß die Oxidschicht nicht weiterhin als Isolator dienen kann und deshalb treten Kurzschlüsse zwischen den Materialien auf den jeweiligen Seiten der dünnen Oxidschicht auf.
In ähnlicher Weise verursacht der Mikrodefekt ebenfalls einen katastrophalen Ausfall des Bauelementes, indem ein Kurzschluß zwischen den Materialien auf den jeweiligen Seiten der dünnen Oxidschicht auftritt. Obwohl der Mikrodefekt unter dem Mikroskop nicht festgestellt werden kann, wird angenommen, daß auch der Mikrodefekt auf einem Durchschlag durch die Oxidschicht beruht, der von einer Spannungsentladung im Verlauf der Ionen-
909816/0898
implantation (bei Abwesenheit der erfindungsgemäß vorgesehenen Maßnahmen) verursacht worden ist.
Sofern die dünne leitfähige Schicht, wie etwa eine polykristalline Siliciumschicht 18, wie das oben beschrieben ist, die isoliert angeordneten Gates an einen gemeinsamen Potentialwert anschließt, ist weder der Makrodefekt noch der Mikrodefekt der Gate-Oxidschicht fest-gestellt worden.
In einem Durchgang wurden eine Anzahl von Prüfscheiben erfindungsgemäß behandelt, wie das oben mit Bezugnahme auf die Fig. 1 bis 13 erläutert worden ist. Jede Scheibe weist 35 Prüfchips auf, von denen wiederum Jeder Chip das mit Fig. 13 dargestellte Chipmuster aufweist.
Mit Fig. 13 ist das Oberflächenmuster eines einzelnen Chips 30 dargeäb eilt; zu diesem Muster gehören 10 n-Kanal-Transistoren 38 und 10 p-Kanal-Transistoren 33 von unterschiedlicher Größe. Die n-Kanal-Transistoren 38 entsprechend Fig. 14 sind gewöhnlich in der Zone 5 (vgl. Fig. 1 bis 13) und die p-Kanal-Transistoren entsprechend Fig. 14 sind gewöhnlich in der Zone 4- (vgl. Fig. 1 bis 13) erzeugt worden.
Wie aus Fig. 13 ersichtlich, weist der Chip 30 ein Muster für 10 -n-Kanal-Transistoren 38 und für 10 p-Kanal-Transistoren 33 von unterschiedlicher Größe auf. Das Muster des Chips 30 weist ferner eine Anzahl von Anschlußmustern 31 rund um den Umfang
- r
des Chips 30 auf. Ferner ist ein Silicium-Gate 32 vorgesehen, um die Gates aller Transistoren miteinander zu verbinden.
909816/0898
-55- . . 28A4162
Die Fig. 14 zeigt einen Querschnitt durch den Transistorbereich 38-1 längs der Schnittlinie 14-14 der Fig. 15. Die Fig. 14 zeigt den Transistor 38-1 im Zustand nach den mit Bezugnahme auf die Fig. 1 "bis 7 beschriebenen Bearbeitungsstufen. Zusätzlich ist die dicke Oxidschicht 3 von der Rückseite der Scheibe 6 entfernt worden, so daß das η-leitende Substrat 10 völlig frei liegt.
Die Fig. 15 zeigt einen Querschnitt des Transistors 38-1, der bis zu der gleichen, mit Fig. 14 dargestellten Bearbeitungsstufe bearbeitet worden ist, längs der Schnittlinie 15-15 der Fig. 13.
An dem Chipmuster der Fig. 13, bei dem alle Transistoren 33 und 38 den mit den Fig. 14 und 15 dargestellten Bearbeitungszustand aufweisen, sind die Siliciumoxid-Gate-Schichten 15 geprüft worden. Zur Prüfung der Gate-Schichten ließ man einen Strom von 400 nA zwischen dem.Endanschluß 31-1 und dem Substrat 10 fließen. Zur Durchführung des Versuches wurde die Scheibe mit dem mit Fig. 13 dargestellten Prüfchip einerseits mit dem Anschluß 31-1 und andererseits mit dem Substrat 10 an eine konstanten Strom liefernde Stromquelle angeschlossen. Hierbei ist der Endanschluß 31-1 positiver geladen, und es fließt ein Strom von 100 nA; es wird die Spannung zwischen dem Endanschluß 31*1 und dem Substrat 10 gemessen. Sofern irgendeine der Gate-Oxidschichten einen Kurzschluß aufweisen würde, würde das einen relativ geringen Wert für die Spannung ergeben. Sofern andererseits die Gate-Oxidschichten keinen Kurzschluß aufweisen würden, dann müßte die Nennspannung von ungefähr 40 V ge-
909816/0898
messen werden.
In der nachfolgenden Tabelle 1 sind die Versuchsergebnisse für jeden der 35 Chips auf einer Scheibe angegeben, die den mit den Fig. 14 und 15 dargestellten Bearbeitungsstand aufweisen. Die in Tabelle 1 angegebenen Werte betreffen die Spannung in Volt (V), und jeder angegebene Wert entspricht der Spannung, die zwischen der Gate-Elektrode 31-1 und dem Substrat 10 bei einem Strom von 400 nA für jeden Chip gemessen worden ist.'Die Bezeichnung der einzelnen Chips erfolgt durch Angabe von Zeile und Spalte der jeweiligen Stelle. Zum Beispiel ist in Zeile 1 und Spalte 1 der Chip (1,1) angeordnet, für den eine Spannung von 39,9 V gemessen worden ist. Aus den Meßwerten ist ersichtlich, daß die dünne Gate-Oxidschicht für alle Transistoren des Chipmusters nach fig. 13 zu dem mit den Fig. 14 und 15 dargestellten Bearbeitungsstand keinen Kurzschluß aufweisen.
Aus den Meßwerten der Tabelle 1 ist weiterhin ersichtlich, daß am Chip (5,1) ein Kurzschluß vorliegt, da hier lediglich eine Spannung von 7^0 V gemessen worden ist. Dies trifft in ähnlicher Weise auch für die Chips (7,1), (4-,^), (6,4), (3,5) und (5,5) zu, für die jeweils eine niedrige Spannung gemessen worden ist, was auf einen Kurzschluß an diesen Chips hindeutet. Weiterhin ist für den Chip (4,2) eine Spannung von -108,8 V gemessen worden; dies ist ein anormaler Wert, der vermutlich auf eine falsche Anordnung des Meßgerätes zurückzuführen ist.
909816/0898
In der nachfolgenden Tabelle .2 sind entsprechende Meßwerte für eine zweite Halbleiterscheibe aufgeführt, die wiederum 35 Chips aufweist, die in 7 Zeilen und 5 Spalten angeordnet sind; sämtliche Chips weisen den mit den Pig. 14 und 15 dargestellten Bearbeitungsstand auf. Wiederum erfolgten die Spannungsmessungen bei einem konstanten Strom von 100 nA. Aus Tabelle 2 ist ersichtlich, daß die Chips (3,1), (4,1), (7,1), (3,2), (6,2), (1,3), (4,4), (7,4), (3,5) und (7,5) alle eine geringe Spannung aufweisen, was ein Anzeichen für einen Kurzschluß ist.
1 Tab« 3 1 4 5
3 1 1 e
Spalte 39,9 Halbleiterscheibe 1 40,8 39,3 38,9
Zeile 40,4 2 40,2 .40,3 39,0
1 41,2 41,2 40,5 5,1
2 40,7 40,3 40,7 6,2 40,7
3 7,0 41,0 41,8 40,8 5,2
4 41,6 41,2 41,6 6,9 40,4
5 6,9 -108,8 41,9 40,2 40,1
6 42,0
7 . 41,3
41,2
909816/0898
Tabelle 2
1 Halbleiterscheibe 2 3 4 5
Spalte 2
Zeile 38,4 5,7 38,4 41,3
1 38,8 39,0 39,6 39,6 39,2
2 6,3 39,3 39,5 39,5 3,6
3 8,9 7,2 39,5 8,0 39,3
4 6,8 40,0 39,5 39Λ 39,2
5 38,7 39,2 39,2 38,6 39,0
6 6,5 5,6 40,7 6,5 0,8
7 38,7
Nachdem die Messungen, deren Meßergebnisse in den Tabellen 1 und 2 aufgeführt sind, an den Halbleiterscheiben durchgeführt worden sind, wurden diese Scheiben erfindungsgemäß weiterbehandelt, wie das mit Bezugnahme auf die Hg. 8 bis 12 beschrieben ist. Nach der Ionenimplantation von sowohl Bor wie Phosphor zur Ausbildung der Source- und Drain-Zonen der Transistoren 33 und 38 wurden an beiden Scheiben die gleichen Chips erneut geprüft. Durch die Gate-Zonen dieses Substrates wurde ein 100 nA Strom geleitet.
In der nachfolgenden Tabelle 3 sind die gemessenen Spannungen füi die 35 Chips aufgeführt, deren entsprechende Werte in Tabelle 1 angegeben sind. In gleicher Weise sind in Tabelle 4 die gemessenen Spannungen für die 35 Chips der zweiten Scheibe
909816/089-8
aufgeführt, deren entsprechende Werte in Tabelle 2 angegeben sind.
Ein Vergleich der Tabellen 1 und 2 mit den Tabellen 3 und 4 zeigt, daß die gleichen Chips an jeder Scheibe die niedrigen Spannungswerte aufweisen, und daß kein Chip mit brauchbaren Spannungswerten entsprechend Tabelle 1 und Tabelle 2 bei den in den Tabellen 3 und 4 aufgeführten Heßwerten unbrauchbare Spannungswerte aufweist. Damit belegen die Versuchsergebnisse eindeutig, daß die erfindungsgemäß durchgeführten Verfahrensschritte zur Ionenimplantation zu einer iOO%igen Ausbeute geführt haben. Zu beachten ist dabei, daß für den Chip (4,2) der Tabelle 3 eine Spannung von 40,2 V gemessen worden ist, während für den gleichen Chip in Tabelle 1 eine Spannung von -108,8 V gemessen worden ist; der in Tabelle 3 aufgeführte Meßwert von 40,2 V bestätigt, daß es sich bei dem entsprechenden Wert für den Chip (4,2) in Tabelle 1 um einen Meßfehler oder dgl. handeln muß.
1 T a b e 1 1 e 3 3 4 5
Halbleiterscheibe 1
Spalte 39 »1 2 39,5 ■ 40,3 39,9
Zeile 39,6 39,6 40,8 40,0
1 40,2 39,6 40,7 39,8 O
2 . 40,2 41,5 40,0 O 41,9
3 O 40,7 40,7 40,2 O
4 42,5 40,2 40,7 0,5 39,8
5 O 41,6 41,1 39,6 40,4
6 40,9
7 41,2
909816/0898
T a b e 1 Ie 4 1 2 3 4 5
Halbleiterscheibe 2
Spalte 40,1 41,0 2,1 40,0 40,5
Zeile 4-0,3 39,8 39,8 38,2 40,4
1 ' 4,2 0,2 39,7 40,0 0
2 0 40,2 39,7 0 40,0
3 0 39,6 40,0 39,8 39,7
4 39,4 0,5 39,5 39,3 39,3
5 0 39,2 40,3 0 0
6
7
Wie angegeben, erbringt das erfindungsgemäß vorgesehene Verfahren zur Ausbildung der Source- und Drain-Zonen eine 100%ige Ausbeute; werden andererseits die gleichen Maßnahmen zur Ausbildung jener Source- und Drain-Zonen ohne Anwendung der erfindungsgemäß vorgesehenen, leitfähigen Schicht durchgeführt, so ergeben ähnliche Versuche lediglich eine Ausbeut« von 3%. Daraus ist ersichtlich, daß die vorliegende Erfindung zu einer besonderen Steigerung der Ausbeute in Verbindung' mit der Ionenimplantation zur Erzeugung von Source- und Drain-Zonen in MÖS-Bauelementen führt.
Die Erfindung ist oben mit Bezugnahme auf eine einschichtige Gate-Struktur beschrieben worden, etwa mit Bezugnahme auf die Gate-Schicht 16 in den Tig. 1 bis 15 j andererseits sind
909816/0898
im Rahmen der vorliegenden Erfindung auch mehrschichtige Gate-Strukturen möglich.
Mit Fig. 16 ist eine solche mehrschichtige Gate-Struktur dargestellt. Die Struktur nach Fig. 16 wird nach folgendem Verfahren erhalten:
Die oben mit Bezugnahme auf die Fig. 1 bis 4 erläuterten Behandlungsschritte werden wiederholt. Nachdem die Oxidschicht der Fig. 4 entfernt worden ist und die p-Zone geglüht worden ist, um die muldenförmige p-Zone 14 auszubilden, wird eine dünne Oxidschicht 15 gebildet, vgl; Fig. 16, wozu die oben angegebenen Verfahrensschritte angewandt werden. Nach Bildung der mit.Fig. 16 dargestellten Oxidschicht 15 wird eine mit Phosphor dotierte Schicht 34 aus polykristallinem Silicium auf der gesamten Scheibenoberfläche mit einer Dicke bis zu angenähert 40 nm erzeugt; dies kann beispielsweise durch die oben angegebene Gasphasenreaktion geschehen. Anschliessend wird auf der gesamten Oberfläche der polykristallinen Schicht eine Metallschicht bis zu einer Dicke von angenähert 200 nm (bzw'. 2000 S-Einheiten) aufgebracht. Die Metallschicht besteht vorzugsweise aus einem hochschmelzenden Metall wie etwa Molybdän. Zur Aufbringung der Metallschicht werden übliche Abscheidungsmaßnahmen angewandt. Anschließend wird eine zweite Schicht 36 aus polykristallinem Silicium auf der gesamten Oberfläche der Schicht 35 aufgebracht. Daraufhin wird eine Photoresistschicht auf der zweiten polykristallinen Siliciumschicht aufgebracht. Die Photoresistschicht wird in
903816/0898
üblicher Weise bestrahlt und die belichteten Bereiche der Resistschicht entfernt, um abgesehen von den auszubildenden Gate-Zonen Zugang zu der polykristallinen Siliciumschicht zu schaffen. Der nicht von der Resistschicht bedeckte Abschnitt der zweiten polykristallinen Siliciumschicht wird mittels üblicher Plasmaätzung abgeätzt, so daß ein selektiver Zugang zu der darunterliegenden Molybdänschicht geschaffen wird. Daran anschließend wird die auf diese Weise freigelegte Molybdänschicht mittels einer üblichen chemischen Ätzlösung wie etwa Salpetersäure geätzt. Der danach erhaltene Aufbau ist mit Fig. 16 dargestellt, mit der Molybdänschicht 35 und der zweiten polykristallinen Siliciumschicht 36.
Der Aufbau nach Fig. 16 ist anschließend fertig für die Ausbildung der Source- und Drain-Zonen mittels Ionenimplantation, um sowohl den p-Xanal-Transistor wie den n-Kanal-Transistor in der oben mit Bezugnahme auf die Fig. 9 und 12 erläuterten Weise zu erzeugen. Im Verlauf der Ionenimplantation berührt die leitfähige Schicht 34 nach-Fig. 16 das in Fig.10 dargestellte Halteelement 20 in gleicher Weise, wie das in Fig. 11 für die Schicht 18 dargestellt ist. Auf diese Weise werden die isolierten Gate-Zonen 35 auf einem gemeinsamen Potential gehalten, wodurch eine Spannungsentladung längs oder durch die Gate-Oxidschicht 15 verhindert wird.
Nachdem die Ionenimplantation in der mit Bezugnahme auf die Fig. 9 bis 12 erläuterten Weise durchgeführt worden ist,wird die polykristalline Gate-Schicht 34- abgesehen von der Zone
909816/0898
unterhalb der Molybdänelektrodenschicht 35 mittels chemischer Ätzung entfernt. Alternativ dazu kann die Gate-Schicht 34- in eine Siliciumdioxidschicht überführt werden. Die nach der Ätzung vorliegende Scheibe ist mit Fig. 17 dargestellt. Das mehrschichtige Gate besteht aus der unteren Schicht 34- aus leitfähigem polykristallinem Silicium und der oberen Schicht 35 aus Molybdän. Die Anwendung dieses mit Fig. 17 dargestellten mehrschichtig-en Gate-Aufbaus ist besonders wünschenswert, wenn relativ lange Gate-Verbindungen angestrebt werden, wie beim Gate 32 in Fig. 13. Die obere Schicht 35 aus Metall weist eine höhere Leitfähigkeit auf als die untere Schicht 34·. Deshalb ist die Gesamtleitfähigkeit der Gate-Schicht verringert, wodurch auch die Verzögerungszeit innerhalb der Verbindungsleitungen herabgesetzt ist.
909816/0898
-im-
Leerseite

Claims (17)

  1. BLUMBACH . WESER · BERGEN KRAlViEi? ZWIRNER - HIRSCH · BREHM
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Patentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult
    FUJITSU LIMITED 78/8761
    1015» Kamikodanaka, Nakahara-ku,
    Kawasaki, Japan
    Ionenimplantationsverfahren und dessen Anwendung
    Patentansprüche:
    Verfahren zur Implantation von Ionen in einen Körper, gekennzeichnet durch die Verfahrensschritte:
    auf dem Körper wird eine isolierende Schicht gebildet;
    in Kontakt mit der isolierenden Schicht wird eine leitfähige Schicht gebildet;
    der Körper wird mittels Halteelementen in einer Ionenimplantationsvorrichtung gehalten, wobei die leitfähige Schicht in elektrischem Kontakt mit den
    München: R, Kramer Dipl.-Ing. .W. Weser Dipl.-Phys. Dr. rer. nat. · P.Hirsch Dipl.-Ing. · H.P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing. · P.Bergen Dipl.-Ing. Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.
    9816/0898
    Halteelementen steht; und
    die Ionenimplantation erfolgt durch die isolierende Schicht hindurch in den Körper, wobei die leitfähige Schicht zur Verringerung der statischen Aufladung dient.
  2. 2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß
    eine isolierende Schicht mit einer Schichtdicke von 50 (500 Ä-Einheiten) gebildet wird.
  3. 3. Verfahren nach Anspruch 1 oder 2,
    dadurch gekennzeichnet, daß
    nach Bildung der leitfähigen Schicht auf der leitfähigen Schicht eine Maske gebildet wird, um einen Bereich des Körpers zur Aufnahme der Ionen abzugrenzen.
  4. 4. Verfahren nach Anspruch 3»
    dadurch gekennzeichnet, daß
    die Verfahrensschritte zur Ausbildung einer Maske, zum Halten des Körpers innerhalb der Ionenimplantationsvorrichtung und zur Ionenimplantation mehrmals für unterschiedliche Bereiche und für eine Anzahl verschiedener Ionenarten wiederholt werden.
  5. 5. . Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß
    im Anschluß an die Bildung der isolierenden Schicht auf der isolierenden Schicht eine leitfähige Elektrode gebildet wird;
    9098 1 6/Oddd
    "■*" ■ 2844182
    die Bildung einer leitfähigen Schicht zu einer leitfähigen Schicht in elektrischem Kontakt mit der leitfähigen Elektrode führt;
    wobei die leitfähige Schicht zur Verringerung der statischen Aufladung in der leitfähigen Elektrode dient."
  6. 6. Verfahren nach einem der Ansprüche' 1 bis 5» dadurch gekennzeichnet, daß
    die leitfähige Schicht in Form einer polykristallinen Schicht gebildet wird.
  7. 7. Verfahren nach Anspruch 6,
    dadurch gekennzeichnet, daß
    zur Ausbildung einer leitfähigen Schicht auch die Bildung einer Metallschicht auf der polykristallinen Schicht gehört, wodurch eine mehrschichtige leitfähige Elektrode erhalten wird.
  8. 8. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß
    die Bildung der leitfähigen Schicht zur Abdeckung der isolierenden Schicht mit dieser leitfähigen Schicht führt; und die Ionenimplantation zur Einführung von Ionen durch sowohl die leitfähige Schicht wie die isolierende Schicht hindurch in den Körper erfolgt.
  9. 9. Verfahren nach .Anspruch 8,
    dadurch gekennzeichnet, daß
    im Anschluß an die Bildung der isolierenden Schicht auf der
    909816/0898
    2844182
    isolierenden Schicht eine leitfähige Elektrode gebildet wird, um einen Kanalbereich des Körpers zu maskieren; und die Ionenimplantation durch die leitfähige Schicht und die isolierende Schicht hindurch in den Körper, jedoch außerhalb des Kanalbereiches erfolgt.
  10. 10. Verfahren nach Anspruch 9»
    dadurch gekennzeichnet, daß
    im Anschluß an die Ionenimplantation die leitfähige Schicht entfernt wird.
  11. 11. Verfahren zur Implantation von Ionen in einen Körper, gekennzeichnet durch die Verfahrensschritte:
    auf dem Körper wird ei,ne isolierende Schicht gebildet; in Kontakt mit der isolierenden Schicht wird eine leitfähige Schicht gebildet;
    auf der leitfähigen Schicht wird eine erste Maske · , gebildet, um einen ersten Bereich abzugrenzen; der Körper wird mittels Halteelement in einer Ionenimplantationsvorrichtung gehalten, wobei die leitfähige Schicht in elektrischem Kontakt mit den Halteelementen steht;
    eine erste Sorte Ionen wird durch die isolierende Schicht in dem ersten Bereich in den Körper hinein implantiert, wobei die leitfähige Schicht zur Verringerung der statischen Aufladung dient; auf der leitfähigen Schicht wird eine zweite Maske gebildet, um einen zweiten Bereich abzugrenzen; 909816/0838
    der Körper wird mittels Halteelement in einer Ionenimplantationsvorrichtung gehalten, wobei die leitfähige Schicht in elektrischem Kontakt mit den Halteelementen steht; und
    eine zweite Sorte Ionen wird durch die isolierende ' Schicht hindurch in dem zweiten Bereich in den Körper hinein implantiert, wobei die leitfähige Schicht zur Verringerung der statischen .Aufladung dient.
  12. 12* Verfahren nach Anspruch 11,
    dadurch gekennzeichnet, daß
    im Anschluß an die Bildung der isolierenden Schicht eine leitfähige Elektrode mit beschränkter Fläche auf der isolierenden Schicht gebildet wird; und
    die Bildung der ersten Maske in der Weise erfolgt, daß der erste Bereich die beschränkte Fläche einschließt.
  13. 13. Verfahren zur Herstellung eines Isolierschicht-Feldeffekt-Bauelementes,
    gekennzeichnet durch die Verfahrensschritte:
    das Halbleitersubstrat wird mit einer Isolierschicht bedeckt;
    auf der Isolierschicht wird eine Gate-Elektrode gebildet;
    auf der Isolierschicht und auf der Gate-Elektrode wird eine leitfähige Schicht gebildet; und die Ionen der Dotierstoffe werden durch die leit-
    909816/0898
    fähige Schicht und durch die isolierende Schicht hindurch in das Substrat implantiert.
  14. 14. Verfahren zur Herstellung eines Silicium-Gate-Halbleiter-Bauelementes,
    gekennzeichnet durch die Verfahrensschritte:
    auf dem Halbleitersubstrat wird eine isolierende Schicht gebildet;
    auf der isolierenden Schicht wird ein Silicium-Gate gebildet;
    auf der isolierenden Schicht und dem Silicium-Gate wird eine leitfähige Schicht gebildet; und die Ionen der Dotierstoffe werden durch die leitfähige Schicht und durch die isolierende ,Schicht hindurch in das Substrat implantiert.
  15. 15. Verfahren zur Herstellung eines Isolierschicht-Feldeffekt-Bauelementes ,
    gekennzeichnet durch die Verfahrensschritte:
    auf einem Halbleitersubstrat wird eine isolierende Schicht mit einer Schichtdicke von 50 um (500 £-Einheiten) oder weniger gebildet;
    auf der Isolierschicht werden, getrennt voneinander, eine Anzahl von Gate-Elektroden gebildet; auf der Isolierschicht wird im Kontakt mit sämtlichen Gate-Elektroden eine leitfähige Schicht gebildet; und die Ionen der Dotierstoffe werden durch die leitfähige Schicht und durch die isolierende Schicht hindurch
    909816/0898
    in die Oberfläche des halbleitenden Substrates implantiert, um dort Leitfähigkeitszonen zu erzeugen.
  16. 16· Verfahren zur Herstellung eines Halbleiter-Bauelementes mit einer mehrschichtigen, isolierten Gate-Elektrode, gekennzeichnet durch die Verfahrensschritte:
    auf einem Halbleitersubstrat wird eine Isolierschicht gebildet;
    auf der gesamten Oberfläche der Isolierschicht wird ein erstes Gate-Metall aufgebracht; auf dem ersten Gate-Metall wird an den erforderlichen Gate-Stellen ein zweites Gate-Metall aufgebracht; und die Ionen der Dotierstoffe werden durch das erste Gate-Metall und durch die Isolierschicht hindurch in die Oberfläche des Halbleitersubstrates implantiert, um dort Leitfähigkeitszonen zu erzeugen.
  17. 17. Verfahren zur Herstellung eines Isolierschicht-Feldeffekt-Halbleiter-Bauelementes ,
    gekennzeichnet durch die Verfahrensschritte:
    in einer dicken Isolierschicht auf einem n-leitenden Halbleiterkörper werden eine Anzahl von Öffnungen gebildet, um eine Anzahl von diskreten Bereichen, jeder bei einer Öffnung abzugrenzen;
    in wenigstens einigen dieser Bereiche werden muldenförmige p-Zonen ausgebildet;
    oberhalb jedes diskreten Bereiches wird eine dünne isolierende Siliciumdioxidschicht mit einer Dicke
    909816/0898
    von angenähert 50 um (500 ^-Einheiten) aufgebracht j an. dieser dünnen isolierenden Schicht werden an einem Abschnitt Jedes diskreten Bereiches leitfähige Elektroden gebildet;
    in Kontakt mit der dünnen isolierenden schicht und jeder leitfähigen Elektrode wird eine leitfähige Schicht gebildet;
    auf der dünnen leitfähigen Schicht wird -eine erste Maske gebildet, welche 'einen ersten dieser Bereiche oberhalb des n-leitfähigen Körpers und Abschnitte der leitfähigen Schicht freiläßt; der Körper wird mittels Halteelementen in einer Ionenimplantationsvorrichtung gehalten, wobei die leitfähige Schicht in elektrischem Kontakt mit den Halteelementen steht;
    durch die isolierendeSchicht hindurch wird eine erste Sorte von Ionen in den Körper implantiert, um Source und Drain eines ersten Transistors in dem ersten dieser Bereiche zu bilden, wobei die leitfähige Schicht zur Verringerung der statischen Aufladung dient;
    auf der leitfähigen Schicht wird eine zweite Maske gebildet, welche einen zweiten dieser Bereiche oberhalb einer dieser muldenförmigen p-Zonen freiläßt; der Körper wird mittels Halteelement in einer Ionenimplantationsvorrichtung gehalten, wobei die leitfähige Schicht in elektrischem Kontakt mit den Halteelementen steht; und
    909816/0898
    durch die isolierende Schicht hindurch wird in eine der muldenförmigen p-Zonen eine zweite Sorte Ionen implantiert, um Source und Drain eines anderen Transistors in einem zweiten dieser Bereiche zu "bilden, wobei die leitfähige Schicht zur Verringerung der statischen Aufladung dient.
    909816/039 3
DE2844162A 1977-10-11 1978-10-10 Ionenimplantationsverfahren und dessen anwendung Pending DE2844162A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/840,793 US4224733A (en) 1977-10-11 1977-10-11 Ion implantation method

Publications (1)

Publication Number Publication Date
DE2844162A1 true DE2844162A1 (de) 1979-04-19

Family

ID=25283248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2844162A Pending DE2844162A1 (de) 1977-10-11 1978-10-10 Ionenimplantationsverfahren und dessen anwendung

Country Status (7)

Country Link
US (1) US4224733A (de)
JP (1) JPS5910052B2 (de)
CA (1) CA1108311A (de)
DE (1) DE2844162A1 (de)
FR (1) FR2406302A1 (de)
GB (1) GB1601070A (de)
NL (1) NL7810168A (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477962A (en) * 1978-05-26 1984-10-23 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
JPS54161894A (en) * 1978-06-13 1979-12-21 Toshiba Corp Manufacture of semiconductor device
DE2923995C2 (de) * 1979-06-13 1985-11-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
US4325169A (en) * 1979-10-11 1982-04-20 Texas Instruments Incorporated Method of making CMOS device allowing three-level interconnects
WO1981002493A1 (en) * 1980-02-22 1981-09-03 Mostek Corp Self-aligned buried contact and method of making
US4883543A (en) * 1980-06-05 1989-11-28 Texas Instruments Incroporated Shielding for implant in manufacture of dynamic memory
US4323638A (en) * 1980-08-18 1982-04-06 Bell Telephone Laboratories, Incorporated Reducing charging effects in charged-particle-beam lithography
EP0064506B2 (de) * 1980-11-17 1991-12-27 National Research Development Corporation Verbesserungen von verfahren zum herstellen von bauelementen mit metallisierten bereichen auf dielektrischen substraten
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie
US4411058A (en) * 1981-08-31 1983-10-25 Hughes Aircraft Company Process for fabricating CMOS devices with self-aligned channel stops
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US4422885A (en) * 1981-12-18 1983-12-27 Ncr Corporation Polysilicon-doped-first CMOS process
JPS5994450A (ja) * 1982-11-19 1984-05-31 Nec Kyushu Ltd 半導体装置の製造方法
US4470191A (en) * 1982-12-09 1984-09-11 International Business Machines Corporation Process for making complementary transistors by sequential implantations using oxidation barrier masking layer
GB2137806B (en) * 1983-04-05 1986-10-08 Standard Telephones Cables Ltd Ion implantation in semiconductor bodies
US5210042A (en) * 1983-09-26 1993-05-11 Fujitsu Limited Method of producing semiconductor device
JPS60116128A (ja) * 1983-11-29 1985-06-22 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
US4578859A (en) * 1984-08-22 1986-04-01 Harris Corporation Implant mask reversal process
US4561170A (en) * 1984-07-02 1985-12-31 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
JPS61222175A (ja) * 1985-03-01 1986-10-02 Fujitsu Ltd 半導体記憶装置の製造方法
US4694565A (en) * 1986-04-28 1987-09-22 Rockwell International Corporation Method of making hardened CMOS sub-micron field effect transistors
JPH0746727B2 (ja) * 1986-05-30 1995-05-17 ヤマハ株式会社 半導体装置の製法
US5066995A (en) * 1987-03-13 1991-11-19 Harris Corporation Double level conductor structure
US4860079A (en) * 1987-05-29 1989-08-22 Sgs-Thompson Microelectronics, Inc. Screening of gate oxides on semiconductors
US4760032A (en) * 1987-05-29 1988-07-26 Sgs-Thomson Microelectronics, Inc. Screening of gate oxides on semiconductors
JPH0748493B2 (ja) * 1987-06-22 1995-05-24 日本電気株式会社 半導体装置及びその製造方法
JPH0770611B2 (ja) * 1987-12-11 1995-07-31 日本電気株式会社 相補型ｍｏｓ半導体装置の製造方法
JPH01206667A (ja) * 1988-02-15 1989-08-18 Toshiba Corp Ｍｏｓ型集積回路およびその製造方法
JPH0724261B2 (ja) * 1989-01-20 1995-03-15 株式会社東芝 半導体装置の製造方法
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05343308A (ja) * 1992-06-09 1993-12-24 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09312391A (ja) * 1996-05-22 1997-12-02 Toshiba Corp 半導体装置およびその製造方法
US6995068B1 (en) 2000-06-09 2006-02-07 Newport Fab, Llc Double-implant high performance varactor and method for manufacturing same
US6815317B2 (en) * 2002-06-05 2004-11-09 International Business Machines Corporation Method to perform deep implants without scattering to adjacent areas
US20040002202A1 (en) * 2002-06-26 2004-01-01 Horsky Thomas Neil Method of manufacturing CMOS devices by the implantation of N- and P-type cluster ions
US9132639B2 (en) * 2011-04-29 2015-09-15 Funai Electric Co., Ltd. Method for fabricating fluid ejection device
US9403365B2 (en) * 2011-04-29 2016-08-02 Funai Electric Co., Ltd. Method for fabricating fluid ejection device
JP6359925B2 (ja) * 2014-09-18 2018-07-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
DE102019100312A1 (de) * 2019-01-08 2020-07-09 Parcan NanoTech Co. Ltd. Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation
JP2022089648A (ja) * 2020-12-04 2022-06-16 ローム株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3330696A (en) * 1967-07-11 Method of fabricating thin film capacitors
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
GB1244225A (en) * 1968-12-31 1971-08-25 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices
GB1289740A (de) * 1969-12-24 1972-09-20
US4033797A (en) * 1973-05-21 1977-07-05 Hughes Aircraft Company Method of manufacturing a complementary metal-insulation-semiconductor circuit
US4075754A (en) * 1974-02-26 1978-02-28 Harris Corporation Self aligned gate for di-CMOS

Also Published As

Publication number Publication date
FR2406302B1 (de) 1983-12-30
JPS5910052B2 (ja) 1984-03-06
GB1601070A (en) 1981-10-21
JPS5464460A (en) 1979-05-24
NL7810168A (nl) 1979-04-17
FR2406302A1 (fr) 1979-05-11
CA1108311A (en) 1981-09-01
US4224733A (en) 1980-09-30

Similar Documents

Publication Publication Date Title
DE2844162A1 (de) Ionenimplantationsverfahren und dessen anwendung
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE3106202C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3019850C2 (de)
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3230077A1 (de) Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2915024A1 (de) Halbleiterbauelement
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE3304255C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Getterbehandlung erfolgt
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
OHW Rejection