JPS60121771A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60121771A JPS60121771A JP23491484A JP23491484A JPS60121771A JP S60121771 A JPS60121771 A JP S60121771A JP 23491484 A JP23491484 A JP 23491484A JP 23491484 A JP23491484 A JP 23491484A JP S60121771 A JPS60121771 A JP S60121771A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- gate electrode
- region
- low concentration
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 230000005669 field effect Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 230000001133 acceleration Effects 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- -1 Phosphorus ions Chemical class 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置における拡散層の不純物濃度分布
の形状とその形成法に関し、高耐圧化構造、低抵抗の配
線、加工性が容易、ならびに素子特性が安定な半導体装
置ならびにその製造方法に関する。
の形状とその形成法に関し、高耐圧化構造、低抵抗の配
線、加工性が容易、ならびに素子特性が安定な半導体装
置ならびにその製造方法に関する。
半導体装置の微細化にともない、拡散層深さを残く形成
することが要求されており、そのために拡散係数の小さ
い不純物が用いられる傾向にある。
することが要求されており、そのために拡散係数の小さ
い不純物が用いられる傾向にある。
その際、形成される接合の不純物濃度が急激に変わるた
め接合耐圧が低下する。この現象は結局素子の動作電源
範囲の低下につながるばかりが、素子の安定動作の寿命
をも低下させてしまう。
め接合耐圧が低下する。この現象は結局素子の動作電源
範囲の低下につながるばかりが、素子の安定動作の寿命
をも低下させてしまう。
尚、ドレイン領域を二種の不純物領域を用いて構成する
のは、特公昭４７−４８１９５号公報に開示されている
。
のは、特公昭４７−４８１９５号公報に開示されている
。
しかし、当該技術は、ゲートとの関係についても全く考
慮していない。
慮していない。
したがって本発明は、接合の不純物濃度の勾配を緩和す
るため、接合境界面に拡散係数の大きい不純物を低濃度
に拡散させる高耐圧化構造の半導体装置およびその製造
方法を提供することを目的とする。
るため、接合境界面に拡散係数の大きい不純物を低濃度
に拡散させる高耐圧化構造の半導体装置およびその製造
方法を提供することを目的とする。
とくに微細化された半導体装置を実現するため高濃度と
低濃度との２回にオ〕たって不純物を拡散する際、ゲー
ト電極幅２回自己整合的に使用し。
低濃度との２回にオ〕たって不純物を拡散する際、ゲー
ト電極幅２回自己整合的に使用し。
その際ゲート電極幅も異なっているような製造方法をと
る。このゲート電極幅を変える方法として９００℃以下
の低温酸化法をとる。
る。このゲート電極幅を変える方法として９００℃以下
の低温酸化法をとる。
以下、本発明を実施例を参照して詳細に説明する。実施
例を２つ述べる。
例を２つ述べる。
実施例の第１は、第１図の（Ａ）および（Ｂ）に半導体
装置とその製造方法を述べる。第１図の（Ａ）は基［１
上に１０００℃、６０分の熱酸化で酸化膜を形成し、そ
の上に厚さ４０００人の高濃度にリンが含まれた多結晶
シリコンを堆積した後ホトレジスト加工技術によってゲ
ート絶縁膜２およびゲート電４１ｉ３とを形成し、その
後不純物としてリンを加速電圧４０ｋｅＶでＩ Ｘ ］
０ ”ｃｍ−２イオン打込みして熱処理工程を経たの
ちの最終的な拡散深さ０．２μの拡散層領域４−１およ
び４−２を形成したところまでを示す。第１図の（Ｂ）
は、その後の製造工程すなわち、まず７５０°Ｃの湿式
酸化法によって基板上に厚さ５００人の酸化膜５−１お
よび５−２を形成する。このとき多結晶シリコン中の高
濃度に不純物リンが含まれているため、ゲート電極３の
周辺には厚さ３０００人の酸化膜５−３が形成される。
装置とその製造方法を述べる。第１図の（Ａ）は基［１
上に１０００℃、６０分の熱酸化で酸化膜を形成し、そ
の上に厚さ４０００人の高濃度にリンが含まれた多結晶
シリコンを堆積した後ホトレジスト加工技術によってゲ
ート絶縁膜２およびゲート電４１ｉ３とを形成し、その
後不純物としてリンを加速電圧４０ｋｅＶでＩ Ｘ ］
０ ”ｃｍ−２イオン打込みして熱処理工程を経たの
ちの最終的な拡散深さ０．２μの拡散層領域４−１およ
び４−２を形成したところまでを示す。第１図の（Ｂ）
は、その後の製造工程すなわち、まず７５０°Ｃの湿式
酸化法によって基板上に厚さ５００人の酸化膜５−１お
よび５−２を形成する。このとき多結晶シリコン中の高
濃度に不純物リンが含まれているため、ゲート電極３の
周辺には厚さ３０００人の酸化膜５−３が形成される。
しかる後、ヒ素を加速電圧１５０ ｋｅＶで１． Ｘ
１０ ” ｃｍ−”イオン打込みして熱処理工程を経た
のちの最終的な拡散深さ０．４μの拡散層６−１および
６−２を形成しＭＯ８型電界効果１−ランジスタが実現
したところまでを示す。このときゲート電極３と接する
拡散層４−１および４−２が残く低濃度に形成されてい
るため接合境界面の不純物の濃度勾配がゆるやかとなり
ドレイン領域端で動作バイアスによる電界集中が緩和さ
れた構造になっている。そのため素子の高耐圧化が実現
されている。
１０ ” ｃｍ−”イオン打込みして熱処理工程を経た
のちの最終的な拡散深さ０．４μの拡散層６−１および
６−２を形成しＭＯ８型電界効果１−ランジスタが実現
したところまでを示す。このときゲート電極３と接する
拡散層４−１および４−２が残く低濃度に形成されてい
るため接合境界面の不純物の濃度勾配がゆるやかとなり
ドレイン領域端で動作バイアスによる電界集中が緩和さ
れた構造になっている。そのため素子の高耐圧化が実現
されている。
実施例の第２は、第２図の（Ａ）および（Ｂ）に半導体
装置とその製造方法を述べる。第１の実施例との相異は
拡散層の形状とその形成法だけであすその点だけに−〕
いて詳しく述べる。第２図の（Ａ）において拡散領域４
−１および４−２は１×１０１８ゴ３の吐濃度にリンを
拡散し、熱処理工程を経た後のｒ＆終的な拡散深さが０
．４μとなるように形成したところまでである。さらに
第２図の（Ｂ）において拡散領域６−１および６−２は
、ヒ素を加速電圧１５０ｋｅＶで５ Ｘ １０１５ｃＩ
＋ｒ”イオン打込みして熱処理工程を経た後の最終的な
拡散深さが０．３μとなるように形成しＭＯ８型電界効
果トランジスタが実現したところまでを示す。
装置とその製造方法を述べる。第１の実施例との相異は
拡散層の形状とその形成法だけであすその点だけに−〕
いて詳しく述べる。第２図の（Ａ）において拡散領域４
−１および４−２は１×１０１８ゴ３の吐濃度にリンを
拡散し、熱処理工程を経た後のｒ＆終的な拡散深さが０
．４μとなるように形成したところまでである。さらに
第２図の（Ｂ）において拡散領域６−１および６−２は
、ヒ素を加速電圧１５０ｋｅＶで５ Ｘ １０１５ｃＩ
＋ｒ”イオン打込みして熱処理工程を経た後の最終的な
拡散深さが０．３μとなるように形成しＭＯ８型電界効
果トランジスタが実現したところまでを示す。
このときグー１〜電極３と接する拡散層４−１および４
−２が低濃度に形成されているため、接合境界層で不純
物濃度の勾配が０．２μ以上にわたるため、ドレイン領
域端で動作バイアスによる電界集中が緩和された構造に
なっている。そのため素子の高耐圧化が実現されている
。
−２が低濃度に形成されているため、接合境界層で不純
物濃度の勾配が０．２μ以上にわたるため、ドレイン領
域端で動作バイアスによる電界集中が緩和された構造に
なっている。そのため素子の高耐圧化が実現されている
。
以」一実施例を２つあげて説明してきたが１本発明の精
神に基づいて種々の変形があり得ることに注意しなけれ
ばならない。たとえば、第２の実施例と同じ製造工程を
経るのみで、双方向のＤＳＡ構造のＭＯ３Ｉ−ランジス
タの製造が可能である。
神に基づいて種々の変形があり得ることに注意しなけれ
ばならない。たとえば、第２の実施例と同じ製造工程を
経るのみで、双方向のＤＳＡ構造のＭＯ３Ｉ−ランジス
タの製造が可能である。
ただしこの場合、第２図の基板ｌをして１５０Ω・印の
比較的高抵抗のｐ型基板を用い、低濃度層の形成にはＰ
型不純物たとえばボロンをｌ Ｑ １１ Ｃ，！１の濃
度で最終的な拡散深さが１．０μ程度になるように形成
する。この双方向ＤＳＡ構造のＭＯ３１〜ランジスタは
ドレイン耐圧が向上するのみならず、実効的なチャネル
長が、はぼＰ型不純物の拡散深さで決まるため短チャネ
ルが実現し、従来構造の２倍以上の素子動作の高速化が
実現した。
比較的高抵抗のｐ型基板を用い、低濃度層の形成にはＰ
型不純物たとえばボロンをｌ Ｑ １１ Ｃ，！１の濃
度で最終的な拡散深さが１．０μ程度になるように形成
する。この双方向ＤＳＡ構造のＭＯ３１〜ランジスタは
ドレイン耐圧が向上するのみならず、実効的なチャネル
長が、はぼＰ型不純物の拡散深さで決まるため短チャネ
ルが実現し、従来構造の２倍以上の素子動作の高速化が
実現した。
以上説明したごとく本発明によれば、素子の高耐圧化が
実現し、チャネル長５μのＭ ＯＳ型電界効果トランジ
スタにおいて、従来構造の素子耐圧１３、ＯＶが本構造
によって１５．５Ｖとなり。
実現し、チャネル長５μのＭ ＯＳ型電界効果トランジ
スタにおいて、従来構造の素子耐圧１３、ＯＶが本構造
によって１５．５Ｖとなり。
２０％近くの高耐圧化が実現した。この改善分は素子を
最大８ｖで使用した場合、素子特性の安定性あるいは動
作寿命が１０倍以上向上したことに相当する。
最大８ｖで使用した場合、素子特性の安定性あるいは動
作寿命が１０倍以上向上したことに相当する。
第１図（Δ）および（Ｂ）、および第２図（Ａ）および
（Ｂ）は本発明が提供するＭＯ８型電界効果トランジス
タを示す断面図である。 ■は半導体基板、２はゲート絶縁膜、３はゲート電極、
４−１．４−２は不純物領域である。 第 ７図 θ （Ａ） （１３）
（Ｂ）は本発明が提供するＭＯ８型電界効果トランジス
タを示す断面図である。 ■は半導体基板、２はゲート絶縁膜、３はゲート電極、
４−１．４−２は不純物領域である。 第 ７図 θ （Ａ） （１３）
Claims (1)
- １、−導電型の半導体ウェハの所定の領域に反対導電型
のドレイン領域とソース領域と、上記ドレイン領域とソ
ース領域に挾まれたチャネル領域に接し、その表面を少
なくとも覆うごとく設けられたグー１−絶縁膜と、さら
にその上に設けられたゲート電極と、上記ドレイン領域
およびソース領域のためにそれぞれ設けられたドレイン
電極とソース電極−とからなるＭＯ８型電界効果トラン
ジスタにおいて、上記ドレイン領域とソース領域とが不
純物の低濃度層と高濃度層の２層から成ることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23491484A JPS60121771A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23491484A JPS60121771A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15337376A Division JPS5378181A (en) | 1976-12-22 | 1976-12-22 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60121771A true JPS60121771A (ja) | 1985-06-29 |
Family
ID=16978259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23491484A Pending JPS60121771A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121771A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168776A (en) * | 1974-12-06 | 1976-06-14 | Ibm | Doreinryoikigako oyobi teifujunbutsunodobukaranaru denkaikokatoranjisuta |
| JPS5169985A (en) * | 1974-12-16 | 1976-06-17 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS5378181A (en) * | 1976-12-22 | 1978-07-11 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS5444482A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device and its manufacture |
-
1984
- 1984-11-09 JP JP23491484A patent/JPS60121771A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5168776A (en) * | 1974-12-06 | 1976-06-14 | Ibm | Doreinryoikigako oyobi teifujunbutsunodobukaranaru denkaikokatoranjisuta |
| JPS5169985A (en) * | 1974-12-16 | 1976-06-17 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS5378181A (en) * | 1976-12-22 | 1978-07-11 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS5444482A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device and its manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031855B2 (ja) | 半導体装置の製造方法 | |
| US4110899A (en) | Method for manufacturing complementary insulated gate field effect transistors | |
| KR940008571B1 (ko) | 반도체장치의 제조방법 | |
| JPS6129554B2 (ja) | ||
| JPS60121771A (ja) | 半導体装置 | |
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPS61154172A (ja) | 半導体装置の製造方法 | |
| JPS6159672B2 (ja) | ||
| JPH0461497B2 (ja) | ||
| JPH0481327B2 (ja) | ||
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPS61105873A (ja) | 半導体装置の製造方法 | |
| JPH01117362A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0456280A (ja) | 半導体装置およびその製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61181166A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH04179162A (ja) | 半導体装置の製造方法 | |
| JPS61105872A (ja) | 半導体装置 | |
| JPS59222939A (ja) | 半導体装置 | |
| JPS63160277A (ja) | 半導体素子製造方法 | |
| JPH03104235A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH04142749A (ja) | 半導体装置の製造方法 |