DE112014003246T5 - Hochvolt-Feldeffekttransistor mit mehreren implantierten Schichten - Google Patents

Hochvolt-Feldeffekttransistor mit mehreren implantierten Schichten Download PDF

Info

Publication number
DE112014003246T5
DE112014003246T5 DE112014003246.8T DE112014003246T DE112014003246T5 DE 112014003246 T5 DE112014003246 T5 DE 112014003246T5 DE 112014003246 T DE112014003246 T DE 112014003246T DE 112014003246 T5 DE112014003246 T5 DE 112014003246T5
Authority
DE
Germany
Prior art keywords
oxide layer
implanted
type
layers
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014003246.8T
Other languages
English (en)
Inventor
Vijay Parthasarathy
Sujit Banerjee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of DE112014003246T5 publication Critical patent/DE112014003246T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren für das Fertigen eines Hochvolt-Feldeffekttransistors umfasst das Bilden eines Body-Bereichs, eines Source-Bereichs und eines Drain-Bereichs in einem Halbleitersubstrat. Der Drain-Bereich ist von dem Source-Bereich durch den Body-Bereich getrennt. Das Bilden des Drain-Bereichs umfasst das Bilden einer Oxidschicht auf einer Oberfläche des Halbleitersubstrats über dem Drain-Bereich und das Durchführen einer Vielzahl von Ionenimplantationsvorgängen durch die Oxidschicht bei gleichzeitigem Neigen des Halbleitersubstrats dergestalt, dass die Ionenstrahlen auf der Oxidschicht in einem Winkel auftreffen, der von der Senkrechten abweicht. Die Vielzahl der Ionenimplantationsvorgänge bildet eine entsprechende Vielzahl separater implantierter Schichten innerhalb des Drain-Bereichs. Jede der implantierten Schichten wird in einer unterschiedlichen Tiefe innerhalb des Drain-Bereichs gebildet.

Description

  • HINTERGRUNDINFORMATIONEN
  • Gebiet der Offenbarung
  • Die Offenbarung bezieht sich auf die Fertigung von Feldeffekttransistoren, genauer gesagt, auf die Fertigung von Hochvolt-Feldeffekttransistoren.
  • Hintergrund der Erfindung
  • Hochvolt-Feldeffekttransistoren (HVFETs) können in verschiedensten unterschiedlichen Schaltungsanwendungen, beispielsweise in Stromrichterschaltungen, eingesetzt werden. So kann z. B. ein HFVET in einer Stromrichterschaltung als Stromschalter verwendet werden. Zu den Beispielen von Stromrichter-Topologien, wie unter anderem von HVFET-Stromschaltern, können nicht-isolierte Stromumwandlungs-Topologien (z. B. Abwärtswandler oder Inverswandler) und isolierte Stromumwandlungs-Topologien (z. B. Sperrwandler) zählen.
  • Ein HVFET kann beim Betrieb in einer Stromumwandlungseinheit gegebenenfalls hohen Spannungen und Strömen ausgesetzt sein. So können an HVFETs während des Betriebs mehrere hundert Volt Spannung (z. B. 700–800 V) anliegen. Dementsprechend sind HVFETs gegebenenfalls für hohe Durchbruchspannungen konzipiert. Ebenso können HVFETs für einen relativ niedrigen Durchlasswiderstand entworfen sein, um Leitfähigkeitsverluste während des Betriebs der Stromrichterschaltung zu minimieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Unter Bezug auf die folgenden Abbildungen sind nicht einschränkende und nicht erschöpfende Ausführungsformen der gegenständlichen Offenbarung beschrieben, wobei gleiche Referenznummern in den verschiedenen Ansichten auf gleiche Teile verweisen können.
  • ist eine seitliche Schnittdarstellung eines Hochvolt-Feldeffekttransistors (HVFET).
  • ist ein Ablaufdiagramm, in dem die Fertigung des HVFET von beschrieben ist.
  • ist eine seitliche Schnittdarstellung eines Substrats einschließlich eines Drain-Bereichs und eines Body-Bereichs des HVFET von .
  • ist eine seitliche Schnittdarstellung eines Substrats einschließlich einer dünnen Oxidschicht.
  • ist eine seitliche Schnittdarstellung von Vorgängen zur Implantation von Ionen, die für das Implantieren implantierter Schichten des HVFET von durchgeführt werden.
  • ist eine seitliche Schnittdarstellung eines eine dicke Oxidschicht einschließenden Substrats.
  • ist eine seitliche Schnittdarstellung eines eine geätzte dicke Oxidschicht und eine geätzte dünne Oxidschicht einschließenden Substrats.
  • ist eine seitliche Schnittdarstellung eines alternativen HVFET.
  • In den verschiedenen Ansichten der Zeichnungen können übereinstimmende Hinweiszahlen auf übereinstimmende Komponenten verweisen. Der Fachmann wird erkennen, dass Elemente in den Abbildungen mit dem Ziel der Einfachheit und Klarheit dargestellt sind und nicht zwingend im richtigen Größenverhältnis gezeichnet wurden. So können beispielsweise die Abmessungen einiger Elemente in den Abbildungen im Vergleich zu anderen Elementen übertrieben sein, um das bessere Verständnis verschiedener Ausführungsformen der gegenständlichen Offenbarung zu unterstützen. Auch sind übliche, jedoch gut bekannte Elemente, die in wirtschaftlich durchführbaren Ausführungsformen nützlich oder erforderlich sind, häufig nicht dargestellt, um eine weniger behinderte Ansicht der verschiedenen Ausführungsformen der gegenständlichen Offenbarung zu gewährleisten.
  • DETAILLIERTE BESCHREIBUNG
  • In der nachfolgenden Beschreibung sind zahlreiche spezifische Details beschrieben, die dem gründlichen Verständnis der vorliegenden Erfindung dienen sollen. Dem Durchschnittsfachmann wird jedoch erkennbar sein, dass die spezifischen Details zur praktischen Verwertung der vorliegenden Erfindung nicht angewendet werden müssen. In anderen Fällen sind bekannte Materialien oder Verfahren nicht im Detail beschrieben, um eine Verschleierung der gegenständlichen Offenlegung zu vermeiden.
  • In dieser gesamten Spezifikation bedeuten Verweise auf „eine Ausführungsform”, „Ausführungsform”, „ein Beispiel”, „Beispiel”, dass ein(e) in Verbindung mit der Ausführungsform oder dem Beispiel beschriebene(s) Merkmal, Struktur oder Charakteristikum in mindestens einer Ausführungsform der vorliegenden Erfindung vorhanden ist. Daher beziehen sich in dieser gesamten Spezifikation die Ausdrücke „eine Ausführungsform”, „Ausführungsform”, „ein Beispiel”, „Beispiel” nicht zwingend auf ein und dieselbe Ausführungsform oder ein und dasselbe Beispiel. Daneben können die besonderen Merkmale, Strukturen oder Charakteristika der Erfindung in geeigneter Weise in Kombinationen und/oder Unterkombinationen einer einzelnen oder mehreren Ausführungsform(en) oder eines Beispiels oder mehrerer Beispiele kombiniert werden.
  • Ein Hochvolt-Feldeffekttransistor (HVFET) der gegenständlichen Offenbarung kann auf einem Substrat (z. B. auf einem dotierten Silikonsubstrat) gefertigt werden. Im Allgemeinen können die zur Bildung des HVFET angewendeten Verarbeitungsvorgänge auf der Oberfläche des Substrats durchgeführt werden. So lassen sich beispielsweise die zur Fertigung des HVFET angewendeten Dotierungsvorgänge, Strukturierungsvorgänge und Schichtungsvorgänge auf der Oberfläche des Substrats durchführen.
  • Der HVFET umfasst einen Drain-Bereich (z. B. Drain-Bereich 104 von ), einen Source-Bereich (z. B. Source-Bereich 108 von ) und einen Body-Bereich (z. B. Body-Bereich 106 von ), gebildet im Substrat. Der Drain-Bereich und der Source-Bereich sind gegebenenfalls durch den Body-Bereich voneinander getrennt. Der Drain-Bereich kann einen im Substrat gebildeten dotierten Bereich (z. B. eine n-Wanne) umfassen. Der Body-Bereich kann ein im Substrat angrenzend an den Drain-Bereich gebildeter dotierter Bereich (z. B. eine p-Wanne) sein. Der Source-Bereich kann ein dotierter Bereich (z. B. P+ und N+ dotierte Bereiche) sein, der innerhalb des Body-Bereichs so gebildet ist, dass ein Teil des Body-Bereichs zwischen dem Source-Bereich und dem Drain-Bereich angeordnet ist.
  • Über der Oberfläche des Substrats kann eine Vielfalt unterschiedlicher Schichten gebildet sein. Über die obere Seite des zwischen Source-Bereich und Drain-Bereich angeordneten Abschnitts des Body-Bereichs können eine Gate-Oxidschicht und eine Gate-Elektrode gebildet sein. Der Abschnitt des Body-Bereichs unterhalb der Gate-Elektrode und des Gate-Oxids kann einen Kanalbereich des HVFET bilden. Zur Verfügbarmachung von Kontakten für die Source- und Drain-Bereiche können auch Source- und Drain-Elektroden gebildet werden.
  • Der HVFET der gegenständlichen Offenbarung kann auch eine dünne Oxidschicht umfassen, die über dem Drain-Bereich gebildet wird. Die dünne Oxidschicht kann während der Fertigung der im Drain-Bereich enthaltenen Merkmale (z. B. implantierte Schichten 110) vorhanden sein. Die dünne Oxidschicht kann auch im endgültigen HVFET vorhanden sein, wie in dargestellt. Struktur und Fertigung des Drain-Bereichs sind nachfolgend beschrieben.
  • Der Drain-Bereich des HVFET umfasst eine Vielzahl implantierter Schichten (z. B. implantierte Schichten 110-1, 110-2, 110-3 von ). Wie in diesem Dokument beschrieben, können die implantierten Schichten p-dotierte Bereiche innerhalb der n-Wanne des Drain-Bereichs sein. Jede implantierte Schicht kann eine ebenflächige Geometrie aufweisen, die zur Oberfläche des Substrats annähernd parallel liegt. Dementsprechend können die implantierten Schichten zueinander annähernd parallel sein. Die implantierten Schichten können in unterschiedlichen Tiefen innerhalb des Drain-Bereichs dergestalt gebildet sein, dass die implantierten Schichten übereinander oder untereinander gestapelt sind. Die implantierten Schichten des p-Typs können voneinander durch die n-Typ-Bereiche des Drain-Bereichs getrennt sein.
  • Die drei implantierten Schichten können als eine oberste implantierte Schicht, eine mittlere implantierte Schicht und eine unterste implantierte Schicht bezeichnet werden. In einigen Beispielen kann die oberste implantierte Schicht auf der Oberfläche des Substrats gebildet sein (siehe beispielsweise ). In anderen Beispielen (siehe z. B. ) kann die oberste implantierte Schicht in einem Abstand unterhalb der Oberfläche des Substrats dergestalt gebildet sein, dass ein n-Typ-Abschnitt des Drain-Bereichs zwischen der obersten implantierten Schicht und der Oberfläche des Substrats angeordnet ist. Die mittlere implantierte Schicht kann unterhalb der obersten implantierten Schicht gebildet sein und von der obersten implantierten Schicht durch einen Bereich der n-Wanne getrennt sein. Die unterste implantierte Schicht kann unterhalb der mittleren implantierten Schicht gebildet sein und von der mittleren Schicht durch einen Bereich der n-Wanne getrennt sein.
  • Die drei implantierten Schichten können mithilfe von Ionenimplantationsvorgängen in den Drain-Bereich implantiert werden. Im Allgemeinen erfolgt ein Ionenimplantationsvorgang gegebenenfalls durch Emittieren eines Ionenstrahls von ausgewählter Energie auf das Substrat, um eine der implantierten Schichten zu implantieren. Wie in diesem Dokument nachfolgend beschrieben (z. B. in Bezug auf ), können die drei implantierten Schichten durch eine auf der Oberfläche des Substrats gebildete dünne Oxidschicht implantiert werden. Die Implantation durch die dünne Oxidschicht hilft gegebenenfalls bei der Erzeugung implantierter Schichten mit einem der Gaußschen Normalverteilung entsprechenden Dotierungsprofil. In einigen Beispielen kann das Substrat während eines Ionenimplantationsvorgangs dergestalt geneigt werden, dass der Ionenstrahl nicht senkrecht auf der dünnen Oxidschicht auftrifft. Beispielsweise kann das Substrat so geneigt werden, dass der Ionenstrahl auf der dünnen Oxidschicht in einem Winkel auftrifft, der von der Senkrechten etwa 3–10 Grad abweicht. Die Implantation, während das Substrat geneigt ist, hilft gegebenenfalls auch bei der Erzeugung implantierter Schichten mit einem der Gaußschen Normalverteilung entsprechenden Dotierungsprofil.
  • Die dünne Oxidschicht über der oberen Seite des Drain-Bereichs kann während der nachfolgenden Verarbeitungsvorgänge über dem Drain-Bereich verbleiben. Beispielsweise können während der nachfolgenden Verarbeitungsvorgänge zusätzliche Schichten (z. B. Isolatoren und Elektroden) über der oberen Seite der dünnen Oxidschicht aufgebaut werden. In einigen Beispielen ist die dünne Oxidschicht gegebenenfalls in einer fertigen HVFET-Vorrichtung vorhanden, wie in und dargestellt.
  • Beispiele von HVFETs und die Fertigung der Beispiel-HVFETs sind nachfolgend unter Verweis auf – beschrieben. In und sind Beispiel-HVFETs dargestellt. zeigt ein Beispielverfahren für das Fertigen von HVFETs. – zeigen verschiedene Phasen der HVFET-Fertigung, wie im Verfahren von beschrieben.
  • ist eine seitliche Schnittansicht eines HVFET 100 der gegenständlichen Offenbarung. Der HVFET 100 kann in einer Vielzahl verschiedener elektronischer Anwendungen eingesetzt werden. Beispielsweise kann der HVFET 100 als Stromschalter in einem geschalteten Versorgungsstromkreis verwendet werden. In einem Beispiel kann der HVFET 100 für Anwendungen mit einer Nennspannung von 700 Volt, einem Nennstrom von 5 Ampere und einem Widerstand RDSON von 1 Ohm eingesetzt werden.
  • Der HVFET 100 umfasst ein p-Typ-Halbleitersubstrat 102. Das p-Typ-Halbleitersubstrat 102 kann ein p-dotierter Silizium-Wafer sein. Das p-Typ-Halbleitersubstrat 102 kann nachfolgend in diesem Dokument als „Substrat 102” bezeichnet sein. Substrat 102 umfasst einen Drain-Bereich 104, einen Body-Bereich 106 und einen Source-Bereich 108. Source-Bereich 108 bezieht sich gegebenenfalls auf die Kombination aus P+ Bereich 108-1 und N+ Bereich 108-2. Ein Abschnitt des Body-Bereichs 106 ist zwischen Drain-Bereich 104 und Source-Bereich 108 angeordnet.
  • Drain-Bereich 104 wird innerhalb des Substrats 102 gebildet. Beispielsweise kann Drain-Bereich 104 eine innerhalb des Substrats 102 gebildete n-Wanne sein. Drain-Bereich 104 umfasst drei implantierte Schichten 110-1, 110-2 und 110-3 (gemeinschaftlich „implantierte Schichten 110”). Drain-Bereich 104 kann auch einen Drain-Kontaktbereich 112 umfassen. Drain-Kontaktbereich 112 kann ein stark n-dotierter (N+) Bereich innerhalb des Drain-Bereichs 104 sein. Drain-Kontaktbereich 112 kann mit einer Drain-Elektrode 114 in Kontakt sein. Drain-Elektrode 114 kann als Drain-Anschluss von HVFET 100 dienen, der mit Schaltkreisen außerhalb des HVFET 100 verbunden ist. In einigen Beispielen kann die Drain-Elektrode 114 eine metallische Elektrode sein.
  • Body-Bereich 106 ist im Substrat 102 angrenzend an Drain-Bereich 104 gebildet. Beispielsweise kann Body-Bereich 106 ein in Substrat 102 angrenzend an Drain-Bereich 104 gebildeter dotierter Bereich (z. B. eine p-Wanne) sein. In einigen Beispielen kann Body-Bereich 106 an Drain-Bereich 104 anstoßen (z. B. eine Grenzfläche mit diesem bilden).
  • Source-Bereich 108 kann eine oder mehrere dotierte Bereiche innerhalb von Body-Bereich 106 umfassen. So kann beispielsweise Source-Bereich 108 einen in Body-Bereich 106 gebildeten stark p-dotierten (P+) Bereich 108-1 und einen stark n-dotierten (N+) Bereich 108-2 umfassen. Source-Bereich 108 ist von Drain-Bereich 104 durch Body-Bereich 106 getrennt. Beispielsweise ist Source-Bereich 108 innerhalb von Body-Bereich 106 so gebildet, dass ein Abschnitt von Body-Bereich 106 zwischen Source-Bereich 108 und Drain-Bereich 104 angeordnet ist. Der zwischen Source-Bereich 108 und Drain-Bereich 104 angeordnete Abschnitt von Body-Bereich 106 kann einen Abschnitt des „Kanalbereichs” von HVFET 100 umfassen. Source-Bereich 108 kann mit einer Source-Elektrode 116 in Kontakt sein. Source-Elektrode 116 kann als Source-Anschluss des HVFET 100 dienen, der mit Schaltkreisen außerhalb des HVFET 100 verbunden ist. In einigen Beispielen kann die Source-Elektrode 116 eine metallische Elektrode sein.
  • Wie oben beschrieben, kann Drain-Bereich 104 drei implantierte Schichten 110 umfassen. Obwohl in diesem Dokument drei implantierte Schichten 110 dargestellt und beschrieben sind, ist beabsichtigt, dass in Drain-Bereich 104 weitere implantierte Schichten den Methoden der gegenständlichen Offenbarung entsprechend gebildet werden können. Die implantierte Schicht 110-1 kann in diesem Dokument als „oberste implantierte Schicht 110-1” bezeichnet werden. Die implantierte Schicht 110-2 kann in diesem Dokument als „mittlere implantierte Schicht 110-2” bezeichnet werden. Die implantierte Schicht 110-3 kann in diesem Dokument als „unterste implantierte Schicht 110-3” bezeichnet werden.
  • Implantierte Schichten 110 können p-dotierte Schichten (z. B. unter Verwendung von Bor) innerhalb des Drain-Bereichs 104 sein. Implantierte Schichten 110 können mithilfe der in diesem Dokument beschriebenen Ionenimplantationsvorgänge in den Drain-Bereich 104 implantiert werden. Jeder der implantierten Schichten 110 weist gegebenenfalls beinahe ebene Geometrien auf, die sich innerhalb des Drain-Bereichs 104 annähernd parallel zu Oberfläche 118 erstrecken. Dementsprechend lassen sich implantierte Schichten 110 als p-dotierte Bereiche innerhalb des Drain-Bereichs 104 vorstellen, die annähernd parallel zu Oberfläche 118 und parallel zueinander liegen.
  • Implantierte Schichten 110 können in unterschiedlichen Tiefen innerhalb des Drain-Bereichs 104 dergestalt gebildet sein, dass die implantierten Schichten 110 übereinander und untereinander gestapelt sind. Implantierte Schichten 110 können voneinander durch Bereiche [der] n-Wanne getrennt sein, die nicht durch die Ionenimplantationsvorgänge p-dotiert sind. Anders ausgedrückt, können implantierte Schichten 110 in Drain-Bereich 104 so gebildet sein, dass implantierte Schichten 110 von Drain-Bereich 104 durch n-dotierte Bereiche 120-1, 120-2 getrennt sind.
  • Die oberste implantierte Schicht 110-1 ist gegebenenfalls von der mittleren implantierten Schicht 110-2 durch den n-dotierten Bereich 120-1 getrennt. Anders ausgedrückt, kann der n-dotierte Bereich 120-1 zwischen der obersten implantierten Schicht 110-1 und der mittleren implantierten Schicht 110-2 angeordnet sein und sich gegebenenfalls entlang der Längsachsen der obersten implantierten Schicht 110-1 und der mittleren implantierten Schicht 110-2 erstrecken. Die mittlere implantierte Schicht 110-2 ist gegebenenfalls von der untersten implantierten Schicht 110-3 durch den n-dotierten Bereich 120-2 getrennt. Anders ausgedrückt, kann der n-dotierte Bereich 120-2 zwischen der mittleren implantierten Schicht 110-2 und der untersten implantierten Schicht 110-3 angeordnet sein und sich gegebenenfalls entlang der Längsachsen der mittleren implantierten Schicht 110-2 und der untersten implantierten Schicht 110-3 erstrecken.
  • In dem HVFET 100 von kann die oberste implantierte Schicht 110-1 an Oberfläche 118 gebildet sein. In anderen Beispielen, z. B. in Bezug auf , kann die oberste implantierte Schicht 810-1 unterhalb Oberfläche 118 von Substrat 102 so gebildet sein, dass ein n-dotierter Bereich 820-1 zwischen der obersten implantierten Schicht 810-1 und Oberfläche 118 angeordnet ist.
  • Die implantierten Schichten 110 können sich in einer Richtung erstrecken, die parallel zu Oberfläche 118 liegt. Wie in diesem Dokument dargestellt, können sich die implantierten Schichten 110 in einigen Beispielen von einem Abschnitt des Drain-Bereichs 104, der nahe an Drain-Kontaktbereich 112 liegt, zu einem Abschnitt des Drain-Bereichs 104 erstrecken, der nahe an Body-Bereich 106 liegt. Wie jedoch in dargestellt, haben die implantierten Schichten 110 in einigen Beispielen keinen Kontakt zu Drain-Kontaktbereich 112 und Body-Bereich 106. Vielmehr kann in diesen Beispielen ein n-dotierter Bereich von Drain-Bereich 104 die implantierten Schichten 110 von Drain-Kontaktbereich 112 trennen. In ähnlicher Weise kann ein n-dotierter Bereich von Drain-Bereich 104 die implantierten Schichten 110 von Body-Bereich 106 trennen. Anders gesagt, sind Ränder der implantierten Schichten 110 nahe an Drain-Kontaktbereich 112 von Drain-Kontaktbereich 112 durch einen n-dotierten Bereich von Drain-Bereich 104 getrennt. In ähnlicher Weise sind Ränder der implantierten Schichten 110 nahe an Body-Bereich 106 von Body-Bereich 106 durch einen n-dotierten Bereich von Drain-Bereich 104 getrennt.
  • In dem Beispiel-HVFET 100 von kann die mittlere implantierte Schicht 110-2 und die unterste implantierte Schicht 110-3 von n-dotierten Bereichen von Drain-Bereich 104 umgeben sein. Die oberste implantierte Schicht 110-1 ist an allen Seiten von n-dotierten Bereichen von Drain-Bereich 104 umgeben, ausgenommen an der Seite der obersten implantierten Schicht 110 an Oberfläche 118. Die Seite der obersten implantierten Schicht 110-1 an Oberfläche 118 kann an die dünne Oxidschicht 122 anstoßen. In dem Beispiel-HVFET 800 von kann jede der implantierten Schichten 810 von n-dotierten Bereichen des Drain-Bereichs 104 umgeben sein.
  • Der HVFET 100 umfasst eine dünne Oxidschicht 122, eine Gate-Oxidschicht 124 und eine dicke Oxidschicht 126. Die dünne Oxidschicht 122 kann an Oberfläche 118 über der oberen Seite von implantierten Schichten 110 gebildet sein. Beispielsweise kann die dünne Oxidschicht 122 den Abschnitt von Oberfläche 118 über der oberen Seite der implantierten Schichten 110 vollständig bedecken. Wie weiter unten beschrieben, kann die dünne Oxidschicht 122 an Oberfläche 118 vor der Implantation der implantierten Schichten 110 gebildet werden. Nach Bildung der dünnen Oxidschicht 122 können die implantierten Schichten 110 im Zuge von Ionenimplantationsvorgängen durch die dünne Oxidschicht 122 in den Drain-Bereich 104 implantiert werden.
  • Gate-Oxidschicht 124 kann an Oberfläche 118 über der oberen Seite von Body-Bereich 106 gebildet sein. Beispielsweise kann Gate-Oxidschicht 124 den Abschnitt von Body-Bereich 106 bedecken, der sich zwischen Drain-Bereich 104 und Source-Bereich 108 befindet. Wie in dargestellt, kann die Gate-Oxidschicht 124 angrenzend an die dünne Oxidschicht 122 so gebildet sein, dass Gate-Oxidschicht 124 und dünne Oxidschicht 122 eine durchgehende Oxidschicht bilden, welche die Oberfläche 118 bedeckt.
  • An der Oberseite von Gate-Oxidschicht 124 über der oberen Seite von Body-Region 106 kann eine Gate-Elektrode 128 gebildet sein. Der Abschnitt von Body-Bereich 106 und Drain-Bereich 104 unterhalb von Gate-Oxidschicht 124 und Gate-Elektrode 128 kann einen Kanalbereich des HVFET 100 bilden. Dementsprechend kann sich der Kanalbereich des HVFET 100 in einigen Beispielen von den Rändern der implantierten Schichten 110 bis zu dem Source-Bereich 108 erstrecken. Gate-Elektrode 128 kann als Gate-Anschluss von HVFET 100 dienen, der gegebenenfalls mit Schaltkreisen außerhalb des HVFET 100 verbunden ist. In einigen Beispielen kann Gate-Elektrode 128 ein stark dotiertes polykristallines Silikonmaterial sein. Das Modulieren einer an Gate-Elektrode 128 angelegten Gate-Spannung moduliert gegebenenfalls die Leitfähigkeit des Abschnitts von Body-Bereich 106 (z. B. den Kanalbereich), welcher der Gate-Elektrode 128 und der Gate-Oxidschicht 124 zu Grunde liegt.
  • Die dicke Oxidschicht 126 kann über der oberen Seite der dünnen Oxidschicht 122 gebildet werden, nachdem die implantierten Schichten 110 mithilfe von Ionenimplantationsvorgängen gebildet sind. Ein Rand der dicken Oxidschicht 126 kann sich gegebenenfalls angrenzend an einem Rand von Gate-Oxidschicht 124 befinden. Beispielsweise kann an einem Rand von Gate-Oxidschicht 124 und einem Rand der dicken Oxidschicht 126 eine Grenzfläche vorhanden sein.
  • Wie oben beschrieben, wird Gate-Elektrode 128 über der Oberseite von Gate-Oxidschicht 124 gebildet. In einigen Beispielen, wie in dargestellt, kann Gate-Elektrode 128 eine durchgehende Schicht sein, die sowohl über der Gate-Oxidschicht 124 und einem Abschnitt der dicken Oxidschicht 126 gebildet wird. Beispielsweise kann sich Gate-Elektrode 128 an die Grenzfläche zwischen Gate-Oxidschicht 124 und dicker Oxidschicht 126 dergestalt anfügen, dass an der Oberseite von Gate-Oxidschicht 124 und an der Oberseite eines Abschnitts der dicken Oxidschicht 126 eine durchgehende Gate-Elektrode 128 abgelagert wird. Wie in dargestellt, kann Gate-Elektrode 128 an der oberen Seite der dicken Oxidschicht 126 über der oberen Seite der Ränder der implantierten Schichten 110, die sich nahe Body-Region 106 befinden, gebildet werden. In einigen Beispielen kann eine Drain-Polysilicon-Extension 130 auf der oberen Seite der dicken Oxidschicht 126 über der Oberseite der Ränder der implantierten Schichten 110 abgelagert werden, die sich nahe an Drain-Kontaktbereich 112 befinden. Die Drain-Polysilicon-Extension 130 und der Abschnitt von Gate-Elektrode 128 über der oberen Seite der implantierten Schichten 110 kann das Peak-Feld in dem zugrunde liegenden Drain-Bereich 104 verändern.
  • Der HVFET 100 kann eine dielektrische Zwischenschicht 132 umfassen, gebildet über der oberen Seite der Gate-Oxidschicht 124, der Gate-Elektrode 128 und der dicken Oxidschicht 126. Die dielektrische Zwischenschicht 132 kann ein Isoliermaterial sein, welches dazu dient, Elektroden (z. B. 114, 116, 128) davon abzuhalten, einander zu berühren.
  • Einiges der Struktur und der Operation von HVFET 100 ist in der Folge zusammengefasst. Drain-Bereich 104 und Source-Bereich 108 sind durch Body-Bereich 106 getrennt. Drain-Bereich 104 umfasst einen Drain-Kontaktbereich 112, der mit Drain-Elektrode 114 kontaktiert werden kann. Body Bereich 106 umfasst den Source-Bereich 108, der mit Source-Elektrode 116 kontaktiert werden kann. Ein Abschnitt von Body-Bereich 106 und ein Abschnitt von Drain-Bereich 104 sind zwischen Source-Bereich 108 und Drain-Kontaktbereich 112 angeordnet. In anderen Worten, Drain-Kontaktbereich 112 und Source-Bereich 108 können an separaten Enden von HVFET 100 so angeordnet sein, dass sich Abschnitte von Body-Bereich 106 und Abschnitte von Drain-Bereich 104 einschließlich implantierter Schichten 110 zwischen Drain-Kontaktbereich 112 und Source-Bereich 108 befinden. Sobald der HVFET 100 im Betrieb durch eine Gate-Spannung in den Durchlasszustand gesetzt wird, kann zwischen Drain-Kontaktbereich 112 und Source-Bereich 108 (z. B. zwischen implantierten Schichten 110) als Reaktion auf die Anwendung eines Drains auf die Source-Spannung Strom fließen.
  • Die Fertigung des HVFET 100 ist unten beschrieben. Ein Verfahren 200 für das Fertigen des HVFET 100 ist in Bezug auf beschrieben. Die Fertigung des HVFET 100 in verschiedenen Phasen ist in – dargestellt. Das Verfahren 200 für das Fertigen des HVFET 100 wird nun unter Verweis auf – beschrieben.
  • ist die Darstellung eines Verfahrens 200 für das Fertigen des HVFET 100. Wie in diesem Dokument dargestellt und beschrieben, kann der HVFET 100 auf einem Halbleitersubstrat 102 des p-Typs (z. B. auf einem p-dotierten Silizium-Wafer) gefertigt werden. In einem Beispiel kann ein leicht p-dotierter (5 × 1013 cm–3 bis 5 × 1014 cm–3) Silizium-Wafer verwendet werden.
  • Was betrifft, kann Substrat 102 eine Oberfläche 118 aufweisen, auf der für das Fertigen des HVFET 100 Verarbeitungsvorgänge durchgeführt werden. So können beispielsweise zur Fertigung des HVFET 100 angewendete Dotierungsvorgänge, Strukturierungsvorgänge und Schichtungsvorgänge auf der Oberfläche 118 durchgeführt werden, wie unten beschrieben.
  • Zunächst werden gegebenenfalls Drain-Bereich 104 und Body-Bereich 106 in Substrat 102 in Block 202 bzw. Block 204 gebildet. Drain-Bereich 104 kann eine in einem Abschnitt von Substrat 102 gebildete n-Wanne sein. Body Bereich 106 kann eine in einem Abschnitt von Substrat 102 angrenzend an Drain-Bereich 104 gebildete p-Wanne sein.
  • Drain-Bereich 104 und Body-Bereich 106 können dotierte Bereiche sein, die sich von Oberfläche 118 in das Substrat 102 erstrecken. In einigen Beispielen weist Drain-Bereich 104 gegebenenfalls eine Tiefe von annähernd 5–10 μm und eine Länge von annähernd 20–150 μm auf. In einigen Beispielen weist Body-Bereich 106 gegebenenfalls eine Tiefe von annähernd 1–8 μm auf.
  • Bezieht man sich nun auf , so kann die dünne Oxidschicht 122 an der Oberfläche 118 in Block 206 gebildet werden. Wie dargestellt, kann die dünne Oxidschicht 122 über sowohl dem Body-Bereich 106 wie auch dem Drain-Bereich 104 gebildet werden. Mithilfe eines thermischen Oxidationsverfahrens kann die dünne Oxidschicht 122 aufgebaut werden. In einigen Beispielen kann die dünne Oxidschicht 122 eine Stärke von annähernd 20–500 nm aufweisen.
  • Bezieht man sich nun auf , so kann über der oberen Seite der dünnen Oxidschicht 122 in Block 208 eine Maskierschicht 134 gebildet werden. Die Maskierschicht 134 kann eine Öffnung 136 über der oberen Seite eines Abschnitts der dünnen Oxidschicht 122 definieren, die sich oberhalb von Drain-Bereich 104 befindet. Durch Öffnung 136 können nachfolgende Ionenimplantationsvorgänge durchgeführt werden. Die Maskierschicht 134 kann in einigen Beispielen als Fotolackschicht ausgeführt sein. Die Maskierschicht 134 weist gegebenenfalls eine ausreichende Stärke auf, um Ionen am Eindringen in Abschnitte des Substrats 102 zu hindern, die durch die Maskierschicht 134 maskiert sind.
  • Durch die dünne Oxidschicht 122 wird dann eine Vielzahl von Ionenimplantationsvorgängen in den Blöcken 210–214 durchgeführt, um implantierte Schichten 110 zu bilden. Die Vielzahl von Ionenimplantationsvorgängen ist durch Pfeile 138 dargestellt, die auf der dünnen Oxidschicht 122 auftreffen. Beispielsweise können Pfeile 138 einen Ionenstrahl darstellen, der auf der dünnen Oxidschicht 122 auftrifft. Der Winkel von Pfeilen 138 kann gegebenenfalls den Winkel des Ionenstrahls im Verhältnis zu der dünnen Oxidschicht 122 darstellen. Der Winkel, mit dem der Ionenstrahl auf der dünnen Oxidschicht 122 auftrifft, kann durch Neigen des Substrats 102 relativ zu dem Ionenstrahl gesteuert werden. Zwar kann das Substrat 102 während eines Ionenimplantationsvorgangs so geneigt sein, dass der Ionenstrahl auf der dünnen Oxidschicht 122 in einem Winkel auftrifft, der nicht 90 Grad (d. h., der Senkrechten auf die dünne Oxidschicht 122) entspricht, jedoch kann in einigen Beispielen das Substrat 102 so geneigt sein, dass der Ionenstrahl auf der dünnen Oxidschicht 122 in einem Winkel von 90 Grad auftrifft. Die Pfeile 138 sind in so dargestellt, dass sie auf der dünnen Oxidschicht 122 in einem Winkel auftreffen, der von der Senkrechten annähernd fünf Grad abweicht.
  • Zum Implantieren einer einzelnen der implantierten Schichten 110 kann ein einzelner Ionenimplantationsvorgang angewendet werden. Dementsprechend werden zum Implantieren der drei separaten implantierten Schichten 110 gegebenenfalls drei separate Ionenimplantationsvorgänge vorgenommen. Bei jedem dieser Ionenimplantationsvorgänge können verschiedene unterschiedliche Parameter (z. B. Implantationswinkel und Implantationsenergie) Ansatz finden. Beispielparameter für die drei Implantationsvorgänge sind unten beschrieben.
  • Zum Implantieren der untersten implantierten Schicht 110-3 in Block 210 kann ein erster Ionenimplantationsvorgang durch die dünne Oxidschicht 122 vorgenommen werden. In einigen Beispielen kann der erste Ionenimplantationsvorgang vorgenommen werden, während Substrat 102 so geneigt ist, dass der Ionenstrahl auf der dünnen Oxidschicht 122 in einem Winkel auftrifft, der nicht 90 Grad entspricht, d. h., nicht senkrecht ist.
  • Beispielsweise kann das Substrat 102 so geneigt sein, dass der Ionenstrahl auf der dünnen Oxidschicht 122 in einem Winkel auftrifft, der von der Senkrechten etwa 3–10 Grad abweicht. Der erste Ionenimplantationsvorgang kann in einigen Beispielen unter Anwendung einer Ionenimplantationsenergie von annähernd 2 MeV–5 MeV vorgenommen werden. Die Durchführung einer Ionenimplantation durch die dünne Oxidschicht 122 bei geneigtem Substrat 102, wie oben beschrieben, kann darin resultieren, dass die unterste implantierte Schicht 110-3 ein annähernd der Gaußschen Normalverteilung entsprechendes Dotierungsprofil aufweist.
  • Die unterste implantierte Schicht 110-3 kann in Substrat 102 (d. h., Drain-Bereich 104) etwa 2–5 μm unterhalb der Oberfläche 118 implantiert werden. Die Stärke der untersten implantierten Schicht 110-3 kann annähernd 0,5–2 μm betragen. Der Abstand zwischen der untersten implantierten Schicht 110-3 und der mittleren implantierten Schicht 110-2 (d. h., der n-dotierte Bereich 120-2) kann in einigen Beispielen etwa 0,5–3 μm betragen.
  • Zum Implantieren der mittleren implantierten Schicht 110-2 in Block 212 kann ein zweiter Ionenimplantationsvorgang durch die dünne Oxidschicht 122 vorgenommen werden. In einigen Beispielen kann der zweite Ionenimplantationsvorgang vorgenommen werden, während Substrat 102 so geneigt ist, dass der Ionenstrahl auf der dünnen Oxidschicht 122 in einem Winkel auftrifft, der nicht 90 Grad entspricht, d. h., nicht senkrecht ist. Beispielsweise kann das Substrat 102 so geneigt sein, dass der Ionenstrahl auf der dünnen Oxidschicht 122 in einem Winkel auftrifft, der von der Senkrechten etwa 3–10 Grad abweicht. Der zweite Ionenimplantationsvorgang kann in einigen Beispielen unter Anwendung einer Ionenimplantationsenergie von annähernd 0,5 MeV–3 MeV vorgenommen werden. Die Durchführung einer Ionenimplantation durch die dünne Oxidschicht 122 bei geneigtem Substrat 102, wie oben beschrieben, kann darin resultieren, dass die mittlere implantierte Schicht 110-2 ein annähernd der Gaußschen Normalverteilung entsprechendes Dotierungsprofil aufweist.
  • Die mittlere implantierte Schicht 110-2 kann in Substrat 102 (d. h., Drain-Bereich 104) etwa 0,5–3 μm unterhalb der Oberfläche 118 implantiert werden. Die Stärke der untersten implantierten Schicht 110-2 kann annähernd 0,3–1,5 μm betragen. Der Abstand zwischen der mittleren implantierten Schicht 110-2 und der obersten implantierten Schicht 110-1 (d. h., der n-dotierte Bereich 120-1) kann in einigen Beispielen etwa 0,5–3 μm betragen.
  • Zum Implantieren der obersten implantierten Schicht 110-1 in Block 214 kann ein dritter Ionenimplantationsvorgang durch die dünne Oxidschicht 122 vorgenommen werden. In einigen Beispielen kann der dritte Ionenimplantationsvorgang vorgenommen werden, während Substrat 102 so geneigt ist, dass der Ionenstrahl auf der dünnen Oxidschicht 122 in einem Winkel auftrifft, der nicht 90 Grad entspricht, d. h., nicht senkrecht ist. Beispielsweise kann das Substrat 102 so geneigt sein, dass der Ionenstrahl auf der dünnen Oxidschicht 122 in einem Winkel auftrifft, der von der Senkrechten etwa 3–10 Grad abweicht. Der dritte Ionenimplantationsvorgang kann in einigen Beispielen unter Anwendung einer Ionenimplantationsenergie von annähernd 50–500 keV vorgenommen werden. Die Durchführung einer Ionenimplantation durch die dünne Oxidschicht 122 bei ebenso geneigtem Substrat 102, wie oben beschrieben, kann darin resultieren, dass die oberste implantierte Schicht 110-1 ein annähernd der Gaußschen Normalverteilung entsprechendes Dotierungsprofil aufweist. Die Stärke der obersten implantierten Schicht 110-1 kann annähernd 0,1–1 μm betragen. Dementsprechend kann sich die oberste implantierte Schicht 110-1 von der Oberfläche 118 etwa 0,1–1 μm hinunter in das Substrat 102 (d. h., in den Drain-Bereich 104) erstrecken.
  • Bezieht man sich nun auf , so kann die Maskierschicht 134 von der dünnen Oxidschicht 122 entfernt werden. Anschließend kann in Block 216 die dicke Oxidschicht 126 über der oberen Seite der dünnen Oxidschicht 122 gebildet werden. Die dicke Oxidschicht 126 kann in einigen Beispielen mithilfe eines Niedertemperatur-Oxidbildungsverfahrens, beispielsweise einer chemischen Gasphasenabscheidung, gebildet werden.
  • Die Anwendung eines Niedertemperaturverfahrens kann die Diffusion von implantierten Schichten 110 verhindern. In einigen Beispielen kann die dicke Oxidschicht 126 eine Stärke von annähernd 0,1–2 μm aufweisen.
  • Bezieht man sich nun auf , so können die dicke Oxidschicht 126 und die dünne Oxidschicht 122 geätzt werden, um die Bereiche 140-1, 140-2 von Oberfläche 118 in Block 218 freizulegen. Der freigelegte Bereich 140-1 kann sich über der oberen Seite von Body-Bereich 106 befinden. Der freigelegte Bereich 140-2 kann sich über der oberen Seite von Drain-Bereich 104 befinden. Die Fertigung weiterer Merkmale des HVFET 100 ist nun in Bezug auf beschrieben.
  • Bezieht man sich erneut auf , so können Source-Bereich 108 und Drain-Kontaktbereich 112 in Block 224 gefertigt werden. Source-Bereich 108 kann mithilfe zweier Dotierungsvorgänge gebildet werden. Beispielsweise können P+ Bereich 108-1 und N+ Bereich 108-2 durch Anwenden eines p-Dotierungsvorgangs bzw. eines n-Dotierungsvorgangs gebildet werden. Drain-Kontaktbereich 112 kann unter Anwendung eines N+ Dotierungsvorgangs gebildet werden.
  • Gate-Oxidschicht 124 kann über dem Body-Bereich 106 in Block 220 gebildet werden. Gate-Oxidschicht 124 kann mithilfe eines thermischen Oxidationsverfahrens gebildet werden. In einigen Beispielen kann Gate-Oxidschicht 124 eine Stärke von annähernd 10–100 nm aufweisen.
  • Gate-Elektrode 128 und Drain-Polysilicon-Extension 130 können in Block 222 unter Anwendung eines Niedrigdruck-Gasphasenabscheidungsverfahrens (Low Pressure Chemical Vapor Deposition, LPCVD) gebildet werden. Gate-Elektrode 128 und Drain-Polysilicon-Extension 130 können in einigen Beispielen dotiertes Polysilicon enthalten. Gate-Elektrode 128 kann eine Stärke von annähernd 0,1–1 μm aufweisen. Drain-Polysilicon-Extension 130 kann eine Stärke von annähernd 0,1–1 μm aufweisen.
  • Die dielektrische Zwischenschicht 132 kann dann in Block 226 unter Anwendung eines Gasphasenabscheidungsverfahrens (Chemical Vapor Deposition, CVD), bei dem es sich um ein Niedrigtemperaturverfahren handelt, gebildet werden. Die dielektrische Zwischenschicht 132 kann in einigen Beispielen eine Stärke von annähernd 0,3–2 μm aufweisen. Drain-Elektrode 114 und Source-Elektrode 116 können in Block 228 gebildet werden. In einigen Beispielen können Drain-Elektrode 114 und Source-Elektrode 116 metallische Elektroden sein.
  • Zwar sind oben einige Beispiele im Detail beschrieben, es sind jedoch andere Modifikationen möglich. So verlangt beispielsweise das in dargestellte Ablaufdiagramm zur Erzielung des gewünschten Ergebnisses weder die dargestellte bestimmte Anordnung noch die dargestellte bestimmte Reihenfolge. In dem beschriebenen Ablaufdiagramm können andere Schritte vorgesehen werden oder Schritte entfallen. So können beispielsweise die verschiedenen Bereiche von Substrat 102 (z. B. 104, 106, 108, 110, 112) und verschiedene Schichten (z. B. 114, 116, 122, 124, 126, 128, 130, 132) des HVFET 100 in einer anderen Anordnung als der in Bezug auf beschriebenen gefertigt werden. Zusätzlich dazu ist beabsichtigt, dass dem Substrat 102 Bereiche und/oder Schichten hinzugefügt oder aus dem Substrat 102 entfernt werden können, um einen HVFET zu bilden. Gegebenenfalls gehören andere Ausführungsformen zum Umfang der Ansprüche.
  • ist die Darstellung eines alternativen HVFET 800, welcher die implantierten Schichten 810-1, 810-2, 810-3 (gemeinschaftlich „implantierte Schichten 810”) umfasst. Der alternative HVFET 800 unterscheidet sich von dem HVFET 100 dahingehend, dass die implantierten Schichten 810 in Tiefen in Drain-Bereich 104 implantiert sind, die zu denen der implantierten Schichten 110 unterschiedlich sind. Beispielsweise kann die oberste implantierte Schicht 810-1 so in einem Abstand zu Oberfläche 118 implantiert sein, dass zwischen der implantierten Schicht 810-1 und Oberfläche 118 ein n-dotierter Bereich 820-1 vorhanden ist.
  • Implantierte Schichten 810 können p-dotierte Schichten (z. B. unter Verwendung von Bor) innerhalb des Drain-Bereichs 104 sein. Implantierte Schichten 810 können mithilfe der oben für die Ionenimplantation der implantierten Schichten 110 beschriebenen Ionenimplantationsvorgänge in Drain-Bereich 104 implantiert werden. Jede der implantierten Schichten 810 weist gegebenenfalls beinahe ebene Geometrien auf, die sich innerhalb des Drain-Bereichs 104 annähernd parallel zu Oberfläche 118 erstrecken.
  • Implantierte Schichten 810 können in unterschiedlichen Tiefen innerhalb des Drain-Bereichs 104 dergestalt gebildet sein, dass die implantierten Schichten 810 übereinander und untereinander gestapelt sind. Implantierte Schichten 810 können voneinander durch Regionen der n-Wanne getrennt sein, welche nicht durch die Ionenimplantationsvorgänge p-dotiert sind. Anders ausgedrückt, können implantierte Schichten 810 in Drain-Bereich 104 so gebildet werden, dass implantierte Schichten 810 von Drain-Bereich 104 durch n-dotierte Bereiche 820-2, 820-3 getrennt sind. In dem HVFET 800 ist jede der implantierten Schichten 810 von n-dotiertem Material des Drain-Bereichs 104 umgeben.
  • Die obige Beschreibung von illustrierten Beispielen der vorliegenden Erfindung, einschließlich der in der Zusammenfassung enthaltenen Beschreibung, ist nicht als erschöpfend oder als die offenbarten genauen Formen einschränkend beabsichtigt. Zwar sind in diesem Dokument spezifische Ausführungsformen der Erfindung und Beispiele derselben zu Zwecken der Veranschaulichung beschrieben, jedoch sind verschiedene gleichwertige Abänderungen möglich, ohne vom umfassenderen Geist und Umfang der vorliegenden Erfindung abzuweichen. Tatsächlich versteht sich, dass die spezifischen Beispielabmessungen, -spannungen, -ströme usw. zu Zwecken der Erläuterung angegeben sind, und dass in anderen Ausführungsformen und Beispielen auch andere Werte den Lehren der gegenständlichen Offenbarung entsprechend angewendet werden können.

Claims (25)

  1. Ein Verfahren für das Fertigen eines Hochvolt-Feldeffekttransistors, das Verfahren umfassend: Bilden eines Body-Bereichs in einem Halbleitersubstrat; Bilden eines Source-Bereichs in dem Halbleitersubstrat, und Bilden eines Drain-Bereichs in dem Halbleitersubstrat, der gegebenenfalls einen dotierten n-Wannenbereich umfasst und von dem Source-Bereich durch den Body-Bereich getrennt ist, wobei das Bilden des Drain-Bereichs Folgendes umfasst: Bilden einer ersten Oxidschicht an einer Oberfläche des Halbleitersubstrats über dem Drain-Bereich, wobei die erste Oxidschicht eine Stärke von 20–500 Nanometer aufweist, sowie Durchführen einer Vielzahl von Ionenimplantationsvorgängen durch die Oxidschicht bei gleichzeitigem Neigen des Halbleitersubstrats dergestalt, dass die Ionenstrahlen auf der Oxidschicht in einem Winkel auftreffen, der von der Senkrechten abweicht, wobei die Vielzahl der Ionenimplantationsvorgänge eine entsprechende Vielzahl separater implantierter Schichten innerhalb des Drain-Bereichs bildet, und wobei jede der implantierten Schichten in einer unterschiedlichen Tiefe im Drain-Bereich gebildet wird.
  2. Verfahren von Anspruch 1, in welchem die Oxidschicht eine Stärke von 20–500 Nanometer aufweist.
  3. Verfahren eines der vorhergehenden Ansprüche, in welchem das Neigen des Halbleitersubstrats das Neigen des Halbleitersubstrats dergestalt umfasst, dass die Ionenstrahlen auf der Oxidschicht in einem Winkel auftreffen, der von der Senkrechten um drei bis zehn Grad abweicht.
  4. Verfahren eines der vorhergehenden Ansprüche, in welchem die Oxidschicht eine erste Oxidschicht ist, wobei das Bilden der ersten Oxidschicht das Bilden der ersten Oxidschicht mithilfe eines thermischen Oxidationsverfahrens umfasst, und wobei das Verfahren ferner das Ablagern einer zweiten Oxidschicht auf der ersten Oxidschicht mithilfe eines Niedertemperatur-Oxidablagerungsvorgangs umfasst.
  5. Verfahren eines der vorhergehenden Ansprüche, in welchem die Oxidschicht eine erste Oxidschicht ist, wobei das Verfahren ferner das Bilden einer zweiten Oxidschicht auf der ersten Oxidschicht umfasst, wobei die erste Oxidschicht eine Stärke von 20–500 Nanometer aufweist, und wobei die zweite Oxidschicht eine Stärke von 0,1–2 Mikrometer aufweist.
  6. Verfahren von Anspruch 5, ferner umfassend: Durchführen eines Ätzvorgangs, um die Oberfläche des Halbleitersubstrats über der oberen Seite des Body-Bereichs freizulegen; Bilden einer Gate-Oxidschicht über der oberen Seite des Body-Bereichs, wobei die Gate-Oxidschicht an die erste Oxidschicht und die zweite Oxidschicht anstößt, sowie Bilden einer Gate-Elektrode über der oberen Seite der Gate-Oxidschicht und einem Abschnitt der zweiten Oxidschicht, wobei sich ein über dem Abschnitt der zweiten Oxidschicht liegender Abschnitt der Gate-Elektrode über der oberen Seite von Abschnitten der implantierten Schichten nahe des Body-Bereichs befindet.
  7. Verfahren eines der vorhergehenden Ansprüche, in welchem jede implantierte Schicht der Vielzahl separater implantierter Schichten eine Stärke von 0,1–2 Mikrometer aufweist.
  8. Verfahren eines der vorhergehenden Ansprüche, in welchem der Drain-Bereich eine Wanne des n-Typs umfasst, wobei das Durchführen der Vielzahl von Ionenimplantationsvorgängen das Durchführen von drei Ionenimplantationsvorgängen für das Bilden von drei separaten implantierten Schichten des p-Typs umfasst, wobei eine erste der implantierten Schichten des p-Typs an der Oberfläche des an die Oxidschicht anstoßenden Halbleitersubstrats gebildet wird, wobei eine zweite der implantierten Schichten des p-Typs unter der ersten der implantierten Schichten des p-Typs gebildet wird, und wobei eine dritte der implantierten Schichten des p-Typs unter der zweiten der implantierten Schichten des p-Typs gebildet wird.
  9. Verfahren von Anspruch 8, in welchem die ersten und die zweiten implantierten Schichten des p-Typs durch einen ersten n-Typ-Bereich der Wanne des n-Typs getrennt sind, welche eine Stärke von 0,5–3 Mikrometer aufweist, und in welchem die zweiten und die dritten implantierten Schichten des p-Typs durch einen zweiten n-Typ-Bereich der Wanne des n-Typs getrennt sind, welche eine Stärke von 0,5–3 Mikrometer aufweist.
  10. Verfahren eines der vorhergehenden Ansprüche, in welchem der Drain-Bereich eine Wanne des n-Typs umfasst, wobei das Durchführen der Vielzahl von Ionenimplantationsvorgängen das Durchführen von drei Ionenimplantationsvorgängen für das Bilden von drei separaten implantierten Schichten des p-Typs innerhalb der Wanne des n-Typs umfasst, wobei eine erste der implantierten Schichten des p-Typs unter der Oberfläche des Substrats dergestalt begraben wird, dass ein n-Typ-Bereich der Wanne des n-Typs zwischen der Oxidschicht und der ersten implantierten Schicht des p-Typs angeordnet ist, wobei eine zweite der implantierten Schichten des p-Typs unterhalb der ersten der implantierten Schichten des p-Typs gebildet wird, und wobei eine dritte der implantierten Schichten des p-Typs unterhalb der zweiten der implantierten Schichten des p-Typs gebildet wird.
  11. Verfahren von Anspruch 10, in welchem die erste implantierte Schicht des p-Typs von der Oxidschicht durch einen ersten n-Typ-Bereich der Wanne des n-Typs getrennt ist, welche eine Stärke von 0,05–2 Mikrometer aufweist, wobei die ersten und zweiten implantierten Schichten des p-Typs durch einen zweiten n-Typ-Bereich der Wanne des n-Typs getrennt sind, welche eine Stärke von 0,5–3 Mikrometer aufweist, und wobei die zweiten und dritten implantierten Schichten des p-Typs durch einen dritten n-Typ-Bereich der Wanne des n-Typs getrennt sind, welche eine Stärke von 0,5–3 Mikrometer aufweist.
  12. Verfahren für das Fertigen eines Hochvolt-Feldeffekttransistors, das Verfahren umfassend: Bilden eines Body-Bereichs in einem Halbleitersubstrat; Bilden eines Source-Bereichs in dem Halbleitersubstrat, und Bilden eines Drain-Bereichs in dem Halbleitersubstrat, der von dem Source-Bereich durch den Body-Bereich getrennt ist, wobei das Bilden des Drain-Bereichs Folgendes umfasst: Bilden einer ersten Oxidschicht an einer Oberfläche des Halbleitersubstrats über dem Drain-Bereich, wobei die erste Oxidschicht eine Stärke von 20–500 Nanometer aufweist, sowie Durchführen von drei Ionenimplantationsvorgängen durch die Oxidschicht, um drei separate implantierte Schichten innerhalb des Drain-Bereichs zu bilden, wobei jede der implantierten Schichten in einer unterschiedlichen Tiefe in dem Drain-Bereich abgelagert wird, und wobei sich eine erste der drei implantierten Schichten an der Oberfläche des an die Oxidschicht anstoßenden Halbleitersubstrats befindet.
  13. Verfahren von Anspruch 12, in welchem das Durchführen von drei Ionenimplantationsvorgängen das Neigen des Halbleitersubstrats dergestalt umfasst, dass die Ionenstrahlen auf der Oxidschicht in einem Winkel auftreffen, der von der Senkrechten abweicht.
  14. Verfahren eines der Ansprüche 12–13, in welchem die Oxidschicht eine erste Oxidschicht ist, wobei das Verfahren ferner das Bilden einer zweiten Oxidschicht auf der ersten Oxidschicht umfasst, wobei die erste Oxidschicht eine Stärke von 20–500 Nanometer aufweist, und wobei die zweite Oxidschicht eine Stärke von 0,1–2 Mikrometer aufweist.
  15. Verfahren von Anspruch 14, ferner umfassend: Durchführen eines Ätzvorgangs, um die Oberfläche des Halbleitersubstrats über der oberen Seite des Body-Bereichs freizulegen; Bilden einer Gate-Oxidschicht über der oberen Seite des Body-Bereichs, wobei die Gate-Oxidschicht an die erste Oxidschicht und die zweite Oxidschicht anstößt, sowie Bilden einer Gate-Elektrode über der oberen Seite der Gate-Oxidschicht.
  16. Verfahren eines der Ansprüche 12–15, in welchem jede der drei implantierten Schichten eine Stärke von 0,1–2 Mikrometer aufweist.
  17. Verfahren eines der Ansprüche 12–16, in welchem der Drain-Bereich eine Wanne des n-Typs umfasst, wobei die drei implantierten Schichten implantierte Schichten des p-Typs sind, wobei eine zweite der implantierten Schichten des p-Typs unter der ersten der implantierten Schichten des p-Typs gebildet wird, und wobei eine dritte der implantierten Schichten des p-Typs unter der zweiten der implantierten Schichten des p-Typs gebildet wird.
  18. Verfahren von Anspruch 17, in welchem die ersten und die zweiten implantierten Schichten des p-Typs durch einen ersten n-Typ-Bereich der Wanne des n-Typs getrennt sind, welche eine Stärke von 0,5–3 Mikrometer aufweist, und in welchem die zweiten und die dritten implantierten Schichten des p-Typs durch einen zweiten n-Typ-Bereich der Wanne des n-Typs getrennt sind, welche eine Stärke von 0,5–3 Mikrometer aufweist.
  19. Hochvolt-Feldeffekttransistor (HVFET), umfassend: einen Body-Bereich in einem Halbleitersubstrat; einen Source-Bereich in dem Halbleitersubstrat; einen Drain-Bereich in dem Halbleitersubstrat, der vom Source-Bereich durch den Body-Bereich getrennt ist, wobei der Drain-Bereich drei separate implantierte Schichten umfasst, wobei sich jede der implantierten Schichten in einer unterschiedlichen Tiefe im Drain-Bereich befindet, und wobei sich eine erste der drei implantierten Schichten an der Oberfläche des Halbleitersubstrats befindet, sowie eine Oxidschicht an der Oberfläche des Halbleitersubstrats über dem Drain-Bereich, und an die erste implantierte Schicht in dem Drain-Bereich anstoßend.
  20. Verfahren von Anspruch 19, in welchem die Oxidschicht eine erste Oxidschicht ist, wobei der HVFET ferner eine zweite Oxidschicht über der ersten Oxidschicht umfasst, wobei die erste Oxidschicht eine Stärke von 20–500 Nanometer aufweist, und wobei die zweite Oxidschicht eine Stärke von 0,1–2 Mikrometer aufweist.
  21. HVFET von Anspruch 20, ferner umfassend: eine Gate-Oxidschicht an der Oberseite der Oberfläche über der oberen Seite des Body-Bereichs, wobei die Gate-Oxidschicht an die erste Oxidschicht und an die zweite Oxidschicht anstößt, sowie eine Gate-Elektrode über der oberen Seite der Gate-Oxidschicht.
  22. HVFET eines der Ansprüche 19–21, in welchem jede der drei implantierten Schichten eine Stärke von 0,1–2 Mikrometer aufweist.
  23. HVFET eines der Ansprüche 19–22, in welchem der Drain-Bereich eine Wanne des n-Typs umfasst, wobei die drei implantierten Schichten implantierte Schichten des p-Typs sind, wobei sich eine zweite der implantierten Schichten des p-Typs unter der ersten der implantierten Schichten des p-Typs befindet, und wobei sich eine dritte der implantierten Schichten des p-Typs unter der zweiten der implantierten Schichten des p-Typs befindet.
  24. HVFET von Anspruch 23, in welchem die ersten und die zweiten implantierten Schichten des p-Typs durch einen ersten n-Typ-Bereich der Wanne des n-Typs getrennt sind, welche eine Stärke von 0,5–3 Mikrometer aufweist, und in welchem die zweiten und die dritten implantierten Schichten des p-Typs durch einen zweiten n-Typ-Bereich der Wanne des n-Typs getrennt sind, welche eine Stärke von 0,5–3 Mikrometer aufweist.
  25. Verfahren für das Fertigen eines Hochvolt-Feldeffekttransistors, das Verfahren umfassend: Bilden eines Body-Bereichs in einem Halbleitersubstrat; Bilden eines Source-Bereichs in dem Halbleitersubstrat; Bilden eines Drain-Bereichs in dem Halbleitersubstrat, der von dem Source-Bereich durch den Body-Bereich getrennt ist, wobei das Bilden des Drain-Bereichs Folgendes umfasst: Bilden einer ersten Oxidschicht an einer Oberfläche des Halbleitersubstrats über dem Drain-Bereich, wobei die erste Oxidschicht eine Stärke von 20–500 Nanometer aufweist, sowie Durchführen von drei Ionenimplantationsvorgängen durch die Oxidschicht, um drei separate implantierte Schichten innerhalb des Drain-Bereichs zu bilden, wobei jede der implantierten Schichten in einer unterschiedlichen Tiefe im Drain-Bereich abgelagert wird, und wobei jede der drei separaten implantierten Schichten eine Stärke von 0,1–2 Mikrometer aufweist; Bilden einer zweiten Oxidschicht über der oberen Seite der ersten Oxidschicht, wobei die zweite Oxidschicht eine Stärke von 0,1–2 Mikrometer aufweist; Bilden einer Gate-Oxidschicht auf der Oberfläche des Halbleitersubstrats über der oberen Seite des Body-Bereichs, wobei die Gate-Oxidschicht an die erste Oxidschicht und die zweite Oxidschicht anstößt, sowie Bilden einer Gate-Elektrode über der oberen Seite der Gate-Oxidschicht und einem Abschnitt der zweiten Oxidschicht.
DE112014003246.8T 2013-07-12 2014-06-28 Hochvolt-Feldeffekttransistor mit mehreren implantierten Schichten Pending DE112014003246T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/941,119 US9660053B2 (en) 2013-07-12 2013-07-12 High-voltage field-effect transistor having multiple implanted layers
US13/941,119 2013-07-12
PCT/US2014/044769 WO2015006074A1 (en) 2013-07-12 2014-06-28 High-voltage field-effect transistor having multiple implanted layers

Publications (1)

Publication Number Publication Date
DE112014003246T5 true DE112014003246T5 (de) 2016-04-07

Family

ID=52276454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014003246.8T Pending DE112014003246T5 (de) 2013-07-12 2014-06-28 Hochvolt-Feldeffekttransistor mit mehreren implantierten Schichten

Country Status (6)

Country Link
US (1) US9660053B2 (de)
JP (1) JP6490679B2 (de)
KR (1) KR102283496B1 (de)
CN (1) CN105378934B (de)
DE (1) DE112014003246T5 (de)
WO (1) WO2015006074A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355580B2 (en) * 2019-10-18 2022-06-07 Semiconductor Components Industries, Llc Lateral DMOS device with step-profiled RESURF and drift structures
CN113130632B (zh) * 2019-12-31 2022-08-12 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制备方法

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638867A (en) 1979-09-07 1981-04-14 Hitachi Ltd Insulated gate type field effect transistor
JPS5712557A (en) 1980-06-25 1982-01-22 Sanyo Electric Co Ltd High dielectric resisting mos transistor
JPS5712558A (en) 1980-06-25 1982-01-22 Sanyo Electric Co Ltd Mos transistor having high withstand voltage
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4462041A (en) 1981-03-20 1984-07-24 Harris Corporation High speed and current gain insulated gate field effect transistors
US4454648A (en) * 1982-03-08 1984-06-19 Mcdonnell Douglas Corporation Method of making integrated MNOS and CMOS devices in a bulk silicon wafer
US4626879A (en) 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPS6064771A (ja) 1983-09-19 1985-04-13 Daihen Corp 溶接機制御装置
DE3404834A1 (de) 1984-02-08 1985-08-08 Hahn-Meitner-Institut für Kernforschung Berlin GmbH, 1000 Berlin Halbleiter-leistungsbauelement, insbesondere thyristor und gridistor, sowie verfahren zu dessen herstellung
US4618541A (en) 1984-12-21 1986-10-21 Advanced Micro Devices, Inc. Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article
US4665426A (en) 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
US4764800A (en) 1986-05-07 1988-08-16 Advanced Micro Devices, Inc. Seal structure for an integrated circuit
US4894694A (en) 1986-10-31 1990-01-16 Hewlett-Packard Company MOSFET structure and method for making same
US5010024A (en) 1987-03-04 1991-04-23 Advanced Micro Devices, Inc. Passivation for integrated circuit structures
US4811075A (en) 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US4890146A (en) 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US4922327A (en) 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
US5237193A (en) 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
DE68926384T2 (de) 1988-11-29 1996-10-10 Toshiba Kawasaki Kk Lateraler Leitfähigkeitsmodulations-MOSFET
US4950977A (en) * 1988-12-21 1990-08-21 At&T Bell Laboratories Method of measuring mobile ion concentration in semiconductor devices
JPH02214114A (ja) * 1989-02-15 1990-08-27 Mitsubishi Electric Corp 半導体装置の製造方法
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
JPH038323A (ja) * 1989-06-06 1991-01-16 Nec Corp イオン注入方法およびイオン注入装置
JP2597412B2 (ja) 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5040045A (en) 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
JP2991753B2 (ja) 1990-08-27 1999-12-20 松下電子工業株式会社 半導体装置及びその製造方法
JP2599493B2 (ja) 1990-08-27 1997-04-09 松下電子工業株式会社 半導体装置
JP2609753B2 (ja) * 1990-10-17 1997-05-14 株式会社東芝 半導体装置
US5386136A (en) 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5146298A (en) 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US5258636A (en) 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
US5270264A (en) 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
JP3435173B2 (ja) 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置
JP3076468B2 (ja) 1993-01-26 2000-08-14 松下電子工業株式会社 半導体装置
US5313082A (en) 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5349225A (en) 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain
US5324683A (en) 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
JP3218267B2 (ja) 1994-04-11 2001-10-15 新電元工業株式会社 半導体装置
US5523604A (en) 1994-05-13 1996-06-04 International Rectifier Corporation Amorphous silicon layer for top surface of semiconductor device
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5494853A (en) 1994-07-25 1996-02-27 United Microelectronics Corporation Method to solve holes in passivation by metal layout
US5521105A (en) 1994-08-12 1996-05-28 United Microelectronics Corporation Method of forming counter-doped island in power MOSFET
US5550405A (en) 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US5656543A (en) 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5670828A (en) 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
US5659201A (en) 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
KR100188096B1 (ko) 1995-09-14 1999-06-01 김광호 반도체 장치 및 그 제조 방법
DE59707158D1 (de) 1996-02-05 2002-06-06 Infineon Technologies Ag Durch feldeffekt steuerbares halbleiterbauelement
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
WO1998020562A1 (en) 1996-11-05 1998-05-14 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region and method of making the same
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
KR100228331B1 (ko) 1996-12-30 1999-11-01 김영환 반도체 소자의 삼중웰 제조 방법
JP3393544B2 (ja) 1997-02-26 2003-04-07 シャープ株式会社 半導体装置の製造方法
US5843817A (en) * 1997-09-19 1998-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Process for integrating stacked capacitor DRAM devices with MOSFET devices used for high performance logic circuits
JP3059423B2 (ja) * 1998-10-19 2000-07-04 松下電子工業株式会社 半導体装置の製造方法
US6174758B1 (en) * 1999-03-03 2001-01-16 Tower Semiconductor Ltd. Semiconductor chip having fieldless array with salicide gates and methods for making same
US6429077B1 (en) * 1999-12-02 2002-08-06 United Microelectronics Corp. Method of forming a lateral diffused metal-oxide semiconductor transistor
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6424007B1 (en) 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6448625B1 (en) * 2001-03-16 2002-09-10 Semiconductor Components Industries Llc High voltage metal oxide device with enhanced well region
US6489224B1 (en) * 2001-05-31 2002-12-03 Sun Microsystems, Inc. Method for engineering the threshold voltage of a device using buried wells
US6773997B2 (en) * 2001-07-31 2004-08-10 Semiconductor Components Industries, L.L.C. Method for manufacturing a high voltage MOSFET semiconductor device with enhanced charge controllability
JP3546037B2 (ja) * 2001-12-03 2004-07-21 松下電器産業株式会社 半導体装置の製造方法
US7011998B1 (en) 2004-01-12 2006-03-14 Advanced Micro Devices, Inc. High voltage transistor scaling tilt ion implant method
KR100539247B1 (ko) * 2004-02-04 2005-12-27 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
EP1742250A1 (de) 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Leistungsfeldeffekttransistor und Verfahren zu seiner Herstellung
CN101300679B (zh) 2005-11-02 2010-09-01 Nxp股份有限公司 制造半导体器件的方法
KR20100064556A (ko) 2008-12-05 2010-06-15 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8362557B2 (en) * 2009-12-02 2013-01-29 Fairchild Semiconductor Corporation Stepped-source LDMOS architecture
US8349678B2 (en) * 2010-02-08 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Laterally diffused metal oxide semiconductor transistor with partially unsilicided source/drain

Also Published As

Publication number Publication date
JP6490679B2 (ja) 2019-03-27
CN105378934B (zh) 2018-12-11
US20150014770A1 (en) 2015-01-15
US9660053B2 (en) 2017-05-23
KR102283496B1 (ko) 2021-07-29
JP2016526804A (ja) 2016-09-05
WO2015006074A1 (en) 2015-01-15
CN105378934A (zh) 2016-03-02
KR20160030171A (ko) 2016-03-16

Similar Documents

Publication Publication Date Title
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE102009051745B4 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102014117780A1 (de) Halbleiterbauelement mit einer Grabenelektrode
DE102014107325A1 (de) Halbleiterbauelement
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014118227A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication