DE112012002077T5

DE112012002077T5 - Halbleitervorrichtung

Info

Publication number: DE112012002077T5
Application number: DE112012002077.4T
Authority: DE
Inventors: Seiichi Yoneda
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-05-13
Filing date: 2012-05-02
Publication date: 2014-02-13
Anticipated expiration: 2032-05-03
Also published as: SG11201503709SA; US8564331B2; WO2012157533A1; TW201306484A; CN103548263A; KR20140044818A; DE112012002077B4; TWI590587B; CN103548263B; JP5886127B2; KR101957315B1; US20120286823A1; JP2012257208A

Abstract

Geschaffen wird eine Halbleitervorrichtung, bei der ein Eingangsanschluss elektrisch mit einem ersten Anschluss eines ersten Übertragungsgatters verbunden ist, ein zweiter Anschluss des ersten Übertragungsgatters elektrisch mit einem ersten Anschluss eines ersten Inverters und einem zweiten Anschluss einer Funktionsschaltung verbunden ist, ein zweiter Anschluss des ersten Inverters und ein erster Anschluss der Funktionsschaltung elektrisch mit einem ersten Anschluss eines zweiten Übertragungsgatters verbunden sind, ein zweiter Anschluss des zweiten Übertragungsgatters elektrisch mit einem ersten Anschluss eines zweiten Inverters und einem zweiten Anschluss eines getakteten Inverters verbunden ist, ein zweiter Anschluss des zweiten Inverters und ein erster Anschluss des getakteten Inverters elektrisch mit einem Ausgangsanschluss verbunden sind und die Funktionsschaltung einen Datenhalte-Abschnitt zwischen einem Transistor mit schwachem Sperrstrom und einem Kondensator enthält.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung. In der vorliegenden Patentbeschreibung bezieht sich der Begriff ”Halbleitervorrichtung” auf ein Halbleiterelement an sich oder eine Vorrichtung, die ein Halbleiterelement enthält. Als ein Beispiel für ein derartiges Halbleiterelement kann beispielsweise ein Dünnfilmtransistor angeführt werden. Daher schließt die Halbleitervorrichtung eine Flüssigkristall-Anzeigevorrichtung, eine Speichervorrichtung und dergleichen ein.
Technischer Hintergrund
In den letzten Jahren haben Metalloxide mit Halbleitereigenschaften (im Folgenden als Oxid-Halbleiter bezeichnet) Interesse gefunden. Oxid-Halbleiter können bei Transistoren eingesetzt werden (siehe Patentdokumente 1 und 2).
Bezugsdokumente

Patentdokument 1: Japanische veröffentlichte Patentanmeldung Nr. 2007-123861
Patentdokument 2: Japanische veröffentlichte Patentanmeldung Nr. 2007-096055

Offenbarung der Erfindung
Bei einer Anzeigevorrichtung, einer Speichervorrichtung und dergleichen werden Halbleiterelemente in einer Matrix angeordnet. Die in einer Matrix angeordneten Halbleiterelemente werden von einer Peripherie-Treiberschaltung gesteuert. Ein Beispiel für Schaltungen, die in der Peripherie-Treiberschaltung enthalten sind, ist eine D-Flip-Flop-Schaltung.
Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung besteht darin, eine D-Flip-Flop-Schaltung zu schaffen, mit der Daten auch dann gehalten werden können, wenn sie beim Durchführen von Verarbeitung abgeschaltet wird, und die eine kleinere Fläche als eine herkömmliche Schaltung hat.
Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine Schaltung enthält, die einen Eingangsanschluss, ein erstes Übertragungsgatter (transmission gate), ein zweites Übertragungsgatter, einen ersten Inverter, einen zweiten Inverter, eine Funktionsschaltung, einen getakteten Inverter und einen Ausgangsanschluss enthält. Der Eingangsanschluss ist elektrisch mit einem ersten Anschluss des ersten Übertragungsgatters verbunden. Ein zweiter Anschluss des ersten Übertragungsgatters ist elektrisch mit einem ersten Anschluss des ersten Inverters und einem zweiten Anschluss der Funktionsschaltung verbunden. Ein zweiter Anschluss des ersten Inverters und ein erster Anschluss der Funktionsschaltung sind elektrisch mit einem ersten Anschluss des zweiten Übertragungsgatters verbunden. Ein zweiter Anschluss des zweiten Übertragungsgatters ist elektrisch mit einem ersten Anschluss des zweiten Inverters und einem zweiten Anschluss des getakteten Inverters verbunden. Ein zweiter Anschluss des zweiten Inverters und ein erster Anschluss des getakteten Inverters sind elektrisch mit dem Ausgangsanschluss verbunden. Die Funktionsschaltung enthält einen ersten p-Kanal-Transistor, einen zweiten p-Kanal-Transistor, einen Transistor mit einem niedrigen Sperrstrom und einen Kondensator. Eine Source oder ein Drain des ersten p-Kanal-Transistors ist elektrisch mit einer ersten Verdrahtung verbunden. Der andere Anschluss von der Source und dem Drain des ersten p-Kanal-Transistors ist elektrisch mit einer Source oder einem Drain des zweiten p-Kanal-Transistors verbunden. Ein Zeit-Signal wird in ein Gate des ersten p-Kanal-Transistors eingegeben. Der andere Anschluss von der Source und dem Drain des zweiten p-Kanal-Transistors ist elektrisch mit einer Source oder einem Drain des Transistors mit niedrigem Sperrstrom sowie dem ersten Anschluss des ersten Inverters verbunden. Ein Gate des zweiten p-Kanal-Transistors ist elektrisch mit dem zweiten Anschluss des ersten Inverters verbunden. Der andere Anschluss von der Source und dem Drain des Transistors mit niedrigem Sperrstrom ist elektrisch mit einer Elektrode des Kondensators verbunden. Die andere Elektrode des Kondensators ist elektrisch mit einer zweiten Verdrahtung verbunden.
Bei der Halbleitervorrichtung sind die erste Verdrahtung und die zweite Verdrahtung vorzugsweise jeweils eine Stromquellenpotenzial-Leitung, der ein konstantes Potenzial zugeführt wird, und das Potenzial der ersten Verdrahtung ist vorzugsweise höher als das Potenzial der zweiten Verdrahtung.
Wenn die Halbleitervorrichtung neu gestartet wird, besteht die Möglichkeit, dass ein Taktsignal nicht in den getakteten Inverter eingegeben wird und eine Verdrahtung, in die das Taktsignal eingegeben wird, auf einem konstanten Potenzial gehalten wird, und dass das in das Gate des ersten p-Kanal-Transistors eingegebene Zeit-Signal auf einen H-Pegel gesetzt wird, bevor der Transistor mit niedrigem Sperrstrom geöffnet wird. Nach dem Neustart ist es möglich, dass das gleiche Signal wie das in dem getakteten Inverter eingegebene Taktsignal als das Zeit-Signal eingegeben wird.
In der Halbleitervorrichtung mit dem oben beschriebenen Aufbau ist es vorzugsweise so, dass ein Knoten in einem potenzialfreien Zustand elektrisch mit einer Source oder einem Drain eines Rücksetz-Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des Rücksetz-Transistors elektrisch mit der ersten Verdrahtung oder der zweiten Verdrahtung verbunden ist und ein Rücksetz-Signal in den Rücksetz-Transistor eingegeben wird.
Bei dem oben beschriebenen Aufbau beträgt der Sperrstrom pro Mikrometer Kanalbreite des Transistors mit niedrigem Sperrstrom bei Raumtemperatur vorzugsweise 10 aA oder weniger.
Es ist anzumerken, dass in einer Erläuterung, die sich teilweise auf eine Verdrahtung konzentriert, die Verdrahtung auch als ein ”Knoten” bezeichnet wird.
Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine D-Flip-Flop-Schaltung geschaffen werden, die Daten selbst dann halten kann, wenn sie beim Durchführen von Verarbeitung abgeschaltet wird, und die eine kleinere Fläche hat als eine herkömmliche Schaltung.
Kurze Beschreibung von Zeichnungen
1A und 1B stellen eine D-Flip-Flop-Schaltung einer Halbleitervorrichtung in einer Ausführungsform der vorliegenden Erfindung dar.
2A und 2B stellen eine D-Flip-Flop-Schaltung einer herkömmlichen Halbleitervorrichtung dar.
3 ist ein Zeitdiagramm, das eine Funktion der D-Flip-Flop-Schaltung in 1A und 1B veranschaulicht.
4 ist ein Zeitdiagramm, das eine Funktion der D-Flip-Flop-Schaltung in 2A und 2B veranschaulicht.
5 stellt eine D-Flip-Flop-Schaltung einer Halbleitervorrichtung in einer Ausführungsform der vorliegenden Erfindung dar.
6 ist eine schematische Schnittansicht eines Transistors, der bei einer Ausführungsform der vorliegenden Erfindung eingesetzt werden kann.
7A bis 7D veranschaulichen ein Verfahren zum Herstellen des in 6 dargestellten Transistors.
8A bis 8E stellen Strukturen von Oxid-Halbleitern dar, die bei einem Transistor eingesetzt werden können.
9A bis 9C stellen eine Struktur eines Oxid-Halbleiters dar, die bei einem Transistor eingesetzt werden kann.
10A bis 10C stellen eine Struktur eines Oxid-Halbleiters dar, die bei einem Transistor eingesetzt werden kann.
11 stellt mittels Berechnung ermittelte Abhängigkeit der Feldeffekt-Mobilität von der Gate-Spannung dar.
12A bis 12C stellen mittels Berechnung ermittelte Abhängigkeit des Drain-Stroms und der Feldeffekt-Mobilität von der Gate-Spannung dar.
13A bis 13C stellen mittels Berechnung ermittelte Abhängigkeit des Drain-Stroms und der Feldeffekt-Mobilität von der Gate-Spannung dar.
14A bis 14C stellen mittels Berechnung ermittelte Abhängigkeit des Drain-Stroms und der Feldeffekt-Mobilität von der Gate-Spannung dar.
15A und 15B stellen Querschnittsstrukturen von Transistoren dar, die für die Berechnung verwendet werden.
16A bis 16C zeigen Kennlinien eines Transistors, der unter Verwendung eines Oxid-Halbleiterfilms ausgebildet wird.
17A und 17B zeigen jeweils V_g-I_d-Kennlinien eines Transistors von Muster 1 nach einem BT-Test.
18A und 18B zeigen jeweils V_g-I_d-Kennlinien eines Transistors von Muster 2 nach einem BT-Test.
19 stellt die Abhängigkeit der Größe I_d sowie der Feldeffekt-Mobilität von V_g dar.
20A stellt eine Beziehung zwischen Substrattemperatur und Schwellenspannung dar, und 20B stellt eine Beziehung zwischen Substrattemperatur und Feldeffekt-Mobilität dar.
21 zeigt Röntgenbeugungsspektren von Muster A und Muster B.
22 stellt eine Beziehung zwischen dem Sperrstrom eines Transistors und der Substrattemperatur bei Messung dar.
Beste Ausführungsweise der Erfindung
Ausführungsformen der vorliegenden Erfindung werden im Folgenden ausführlich unter Bezugnahme auf die Zeichnungen beschrieben. Es ist anzumerken, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist, und für den Fachmann ist klar, dass verschiedene Veränderungen und Abwandlungen vorgenommen werden können, ohne vom Geist und vom Schutzumfang der vorliegenden Erfindung abzuweichen. Daher sollte die vorliegende Erfindung in den folgenden Ausführungsformen nicht als auf die Beschreibung beschränkt betrachtet werden.
Es wird eine D-Flip-Flop-Schaltung beschrieben, die eine Ausführungsform der vorliegenden Erfindung ist.
1A ist ein Schaltbild einer D-Flip-Flop-Schaltung 100, die eine Ausführungsform der vorliegenden Erfindung ist, und 2A ist ein Schaltbild einer herkömmlichen D-Flip-Flop-Schaltung 130.
In der in 2A dargestellten D-Flip-Flop-Schaltung 130 ist ein Eingangsanschluss elektrisch mit einem ersten Anschluss eines Übertragungsgatters 102 verbunden. Ein zweiter Anschluss des ersten Übertragungsgatters 102 ist über einen Knoten 114 elektrisch mit einem ersten Anschluss eines ersten Inverters 104 und einem zweiten Anschluss eines getakteten Inverters 107 verbunden. Ein zweiter Anschluss des ersten Inverters 104 und ein erster Anschluss des getakteten Inverters 107 sind über einen Knoten 116 elektrisch mit einem ersten Anschluss eines zweiten Übertragungsgatters 108 verbunden. Ein zweiter Anschluss des zweiten Übertragungsgatters 108 ist elektrisch mit einem ersten Anschluss eines zweiten Inverters 110 und einem zweiten Anschluss eines getakteten Inverters 112 verbunden. Ein zweiter Anschluss des zweiten Inverters 110 und ein erster Anschluss des getakteten Inverters 112 sind elektrisch mit einem Ausgangsanschluss verbunden. Es ist anzumerken, dass 2B einen Aufbau des getakteten Inverters 107 darstellt.
In der in 1A dargestellten D-Flip-Flop-Schaltung 100 ist ein Eingangsanschluss elektrisch mit einem ersten Anschluss eines ersten Übertragungsgatters 102 verbunden. Ein zweiter Anschluss des ersten Übertragungsgatters 102 ist über einen Knoten 114 elektrisch mit einem ersten Anschluss eines ersten Inverters 104 und einem zweiten Anschluss einer Funktionsschaltung 106 verbunden. Ein zweiter Anschluss des ersten Inverters 104 und ein erster Anschluss der Funktionsschaltung 106 sind über einen Knoten 116 elektrisch mit einem ersten Anschluss eines zweiten Übertragungsgatters 108 verbunden. Ein zweiter Anschluss des zweiten Übertragungsgatters 108 ist elektrisch mit einem ersten Anschluss eines zweiten Inverters 110 und einem zweiten Anschluss eines getakteten Inverters 112 verbunden. Ein zweiter Anschluss des zweiten Inverters 110 und ein erster Anschluss des getakteten Inverters 112 sind elektrisch mit einem Ausgangsanschluss verbunden.
Damit unterscheidet sich die in 1A dargestellte D-Flip-Flop-Schaltung 100 von der in 2A dargestellten D-Flip-Flop-Schaltung 130 dahingehend, dass der getaktete Inverter 107 durch die Funktionsschaltung 106 ersetzt wurde.
Die in 1B dargestellte Funktionsschaltung 106 enthält einen ersten p-Kanal-Transistor 120, einen zweiten p-Kanal-Transistor 122, einen Transistor 124 mit niedrigem Sperrstrom und einen Kondensator 128.
Eine Source oder ein Drain des ersten p-Kanal-Transistors 120 ist elektrisch mit einer Hochspannungsquellenpotenzial-Leitung Vdd verbunden. Der andere Anschluss von der Source und dem Drain des ersten p-Kanal-Transistors 120 ist elektrisch mit einer Source oder einem Drain des zweiten p-Kanal-Transistors 122 verbunden. Ein Zeit-Signal CLKa wird in ein Gate des ersten p-Kanal-Transistors 120 eingegeben. Der andere Anschluss von der Source und dem Drain des zweiten p-Kanal-Transistors 122 ist elektrisch mit einer Source oder einem Drain des Transistors 124 und dem Knoten 114 verbunden. Ein Gate des zweiten p-Kanal-Transistors 122 ist elektrisch mit dem Knoten 116 verbunden. Der andere Anschluss von der Source und dem Drain des Transistors 124 ist elektrisch mit einer Elektrode des Kondensators 128 verbunden. Die andere Elektrode des Kondensators 128 ist elektrisch mit einer Niedrigspannungsquellenpotenzial-Leitung Vss verbunden. Ein Datenhalteabschnitt 126 ist zwischen dem anderen Anschluss von der Source und dem Drain des Transistors 124 und der einen Elektrode des Transistors 128 vorhanden.
3 ist ein Zeitdiagramm, das eine Funktion der D-Flip-Flop-Schaltung 100 in 1A veranschaulicht, und 4 ist ein Zeitdiagramm, das eine Funktion der D-Flip-Flop-Schaltung 130 in 2A veranschaulicht.
Zunächst wird das Zeitdiagramm in 4 beschrieben. 4 stellt vier Perioden t1 bis t4 dar. Die Periode t1 ist eine Sperr-Periode, die Periode t2 eine Durchlass-Periode, die Periode t3 eine Sperr-Periode und die Periode t4 eine Durchlass-Periode. Es ist anzumerken, dass eine dicke schraffierte Linie anzeigt, dass nicht festgestellt werden kann, ob das Potenzial einen hohen Pegel oder einen niedrigen Pegel hat.
Das Potenzial der Hochspannungsquellenpotenzial-Leitung Vdd hat in den Durchlass-Perioden einen H-Pegel und in den Sperr-Perioden einen L-Pegel.
Ein Taktsignal CLK wird mit einer konstanten Frequenz nur in den Durchlass-Perioden eingegeben.
Ein invertiertes Taktsignal CLKB wird gewonnen, indem das Taktsignal CLK invertiert wird. Es ist zu bemerken, dass, wenn der Strom abgeschaltet ist (wenn Vdd den L-Pegel hat), das invertierte Taktsignal CLKB wie das Taktsignal CLK den L-Pegel hat.
Ein Datensignal D wird in Form von Daten in die D-Flip-Flop-Schaltung 130 eingegeben.
Zunächst wird die D-Flip-Flop-Schaltung 130 von dem Sperr-Zustand (die Periode t1) in den Durchlass-Zustand (die Periode t2) umgeschaltet. Indem die D-Flip-Flop-Schaltung 130 in den Durchlass-Zustand geschaltet wird, wird Vdd auf den H-Pegel eingestellt, und das Taktsignal CLK sowie das invertierte Taktsignal CLKB werden eingegeben. Wenn dabei das Datensignal D eingegeben wird, wird das Potenzial des Knotens 114, das am Anfang ein mittleres Potenzial ist, in Abhängigkeit von dem Datensignal D auf den H-Pegel (oder den L-Pegel) gesetzt. Des Weiteren wird das Potenzial des Knotens 116, das zum Beginn ebenfalls ein mittleres Potenzial ist, auf den dem Pegel des Potenzials des Knotens 114 entgegengesetzten Pegel gesetzt.
Das heißt, das Potenzial des Knotens 116 wird auf den L-Pegel gesetzt, wenn das Potenzial des Knotens 114 den H-Pegel hat, und das Potenzial des Knotens 116 wird auf den H-Pegel gesetzt, wenn das Potenzial des Knotens 114 den L-Pegel hat. Dabei hängt ein Ausgangssignal Q von dem Datensignal D ab (die Periode t2).
Dann wird, indem die D-Flip-Flop-Schaltung 130 von dem Durchlass-Zustand (die Periode t2) in den Sperr-Zustand (die Periode t3) umgeschaltet wird, der Eingang aller Signale unterbrochen (die Periode t3).
Dann wird, indem die D-Flip-Flop-Schaltung 130 wieder von dem Sperr-Zustand (die Periode t3) in den Durchlass-Zustand (die Periode t4) umgeschaltet wird, Vdd auf den H-Pegel gesetzt, und das Taktsignal CLK sowie das invertierte Taktsignal CLKB werden eingegeben. Wenn dabei das Datensignal D eingegeben wird, ändern sich, obwohl das Ausgangssignal Q wie in der Periode t2 von dem Datensignal D abhängt, die Potenziale des Knotens 114 sowie des Knotens 116 und sind aufgrund der Periode t3 unbestimmt, und daher ist auch das Ausgangssignal Q zum Beginn der Periode t4 (die Periode t4) unbestimmt.
Das heißt, die D-Flip-Flop-Schaltung 130 kann nicht die gleichen Daten wie vor dem Umschalten in den Sperr-Zustand halten und kann daher nicht in den Sperr-Zustand geschaltet werden, während sie Verarbeitung durchführt.
Beschrieben wird das Zeitdiagramm in 3. 3 stellt sieben Perioden t1 bis t7 dar. Die Periode t1 ist eine Sperr-Periode, die Periode t2 eine Start-Periode, die Periode t3 eine Verarbeitungs-Periode, die Periode t4 eine Datenhalte-Periode, die Periode t5 eine Sperr-Periode, die Periode t6 eine Neustart-Periode und die Periode t7 eine Verarbeitungs-Periode. Es ist zu bemerken, dass in der Neustart-Periode und den Verarbeitungs-Perioden die D-Flip-Flop-Schaltung angeschaltet bzw. offen ist. Es ist zu bemerken, dass eine dicke schraffierte Linie anzeigt, dass nicht festgestellt werden kann, ob das Potenzial einen hohen Pegel oder einen niedrigen Pegel hat.
Ein Zeit-Signal CLKa wird auf Basis eines Taktsignal CLK in einer externen Schaltung erzeugt.
Zunächst wird die D-Flip-Flop-Schaltung 100 von dem Sperr-Zustand (die Periode t1) in den Durchlass-Zustand (die Periode t2) umgeschaltet. Indem die D-Flip-Flop-Schaltung 100 in den Durchlass-Zustand geschaltet wird, wird Vdd auf den H-Pegel gesetzt. Das Taktsignal CLK wird nicht eingegeben, während das Zeit-Signal CLKa eingegeben wird. Des Weiteren wird, wenn ein Gate-Steuersignal Gc eingegeben wird, d. h. auf einen H-Pegel gesetzt wird, die Start-Periode beendet, und die Verarbeitungs-Periode wird gestartet (von der Periode t2 bis zu der Periode t3).
Das heißt, in der Start-Periode (die Periode t2) wird das Taktsignal CLK nicht in den getakteten Inverter 112 eingegeben, eine Verdrahtung, in die das Taktsignal CLK eingegeben wird, wird auf einem konstanten Potenzial gehalten, und das in das Gate des ersten p-Kanal-Transistors 120 eingegebene Zeit-Signal CLKa wird auf den H-Pegel gesetzt, bevor der Transistor 124 geöffnet wird. Dann wird von der Periode t3 an das gleiche Signal wie das Taktsignal CLK in den getakteten Inverter 112 als das Zeit-Signal CLKa eingegeben, bis die D-Flip-Flop-Schaltung 100 abgeschaltet bzw. gesperrt wird.
In der Periode t3 wird die Eingabe eines Datensignals D gestartet, und der Transistor 124 befindet sich aufgrund der Eingabe des Gate-Steuersignals Gc in einem Durchlass-Zustand. So wird das Potenzial des Knotens 114 auf den H-Pegel gesetzt, und das Potenzial des Knotens 116 wird auf den L-Pegel gesetzt. Wenn das Taktsignal CLK und das invertierte Taktsignal CLKB eingegeben werden, arbeitet die D-Flip-Flop-Schaltung 100 auf ähnliche Weise wie die D-Flip-Flop-Schaltung 130 und gibt ein Ausgangssignal Q aus, das von dem Datensignal D abhängt (die Periode t3).
Als Alternative dazu kann in der Periode t3 anstelle des Taktsignals CLK das Zeit-Signal CLKa, das dem Taktsignal CLK entspricht, eingegeben werden.
Dann wird das Gate-Steuersignal Gc auf den L-Pegel gesetzt, um den Transistor 124 zu sperren, so dass ein Datenhalte-Vorgang durchgeführt wird, bevor die D-Flip-Flop-Schaltung 100 abgeschaltet wird (die Periode t4). In dieser Periode t4 werden die Daten des Knotens 114 in den Datenhalte-Abschnitt 126 geschrieben.
Dann wird die D-Flip-Flop-Schaltung 100 von dem Durchlass-Zustand (die Datenhalte-Periode (die Periode t4)) in den Sperr-Zustand (die Periode t5) umgeschaltet. Anschließend wird, wenn die D-Flip-Flop-Schaltung 100 in den Durchlass-Zustand geschaltet ist, Vdd auf den H-Pegel gesetzt (von der Periode t5 bis zu der Periode t6). Das Taktsignal CLK wird nicht eingegeben, wohingegen das Zeit-Signal CLKa eingegeben wird. Des Weiteren wird, wenn das Gate-Steuersignal Gc eingegeben ist, d. h. auf den H-Pegel gesetzt ist, die Neustart-Periode beendet, und die Verarbeitungs-Periode wird gestartet (von der Periode t6 bis zu der Periode t7). Dann wird die Eingabe des Datensignals D wieder gestartet (die Periode t7).
Im Folgenden wird besonders das Ausgangssignal Q betrachtet. Anders als in der Periode t2 werden die gleichen Daten wie unmittelbar vor dem Umschalten der D-Flip-Flop-Schaltung 100 von dem Durchlass-Zustand (die Datenhalte-Periode (die Periode t4)) in den Sperr-Zustand (die Periode t5) ausgegeben. Dies ist darauf zurückzuführen, dass die gleichen Daten wie unmittelbar vor dem Umschalten von dem Datenhalte-Abschnitt 126 gehalten werden. Der Datenhalte-Abschnitt 126 ist zwischen der Source oder dem Drain des Transistors 124 und einer Elektrode des Kondensators 128 vorhanden, wobei die andere Elektrode elektrisch mit der Niedrigspannungsquellenpotenzial-Leitung Vss verbunden ist. Der Datenhalte-Abschnitt 126, der Daten auch dann halten kann, nachdem er abgeschaltet wurde, wie dies oben beschrieben ist, kann mit einem Transistor mit niedrigem Sperrstrom als dem Transistor 124 geschaffen werden.
Als der Transistor mit niedrigem Sperrstrom, der als der Transistor 124 eingesetzt werden kann, kann ein Transistor mit einem niedrigen Sperrstrom von 10 aλ/μm (1 × 10^–17 A/μm) oder weniger pro Mikrometer Kanalbreite bei Raumtemperatur, vorzugsweise 1 aA/μm (1 × 10^–18 A/μm) oder weniger, weiterhin vorzugsweise 1 zA/μm (1 × 10^–21 A/μm) oder weniger und weiterhin vorzugsweise 10 yA/μm (1 × 10^–24 A/μm) oder weniger eingesetzt werden.
Auf diese Weise kann die in 1A dargestellte D-Flip-Flop-Schaltung 100 die gleichen Daten wie vor dem Umschalten der D-Flip-Flop-Schaltung 100 in einen Sperr-Zustand halten und kann in den Sperr-Zustand geschaltet werden, während sie Verarbeitung durchführt.
Es ist zu bemerken, dass eine andere Konfiguration eingesetzt werden kann, bei der ein Rücksetz-Signal in die D-Flip-Flop-Schaltung 100 eingegeben wird. Die Konfiguration, bei der ein Rücksetz-Signal in die D-Flip-Flop-Schaltung 100 eingegeben wird, kann geschaffen werden, indem die in 1B dargestellte Funktionsschaltung 106 durch eine in 5 dargestellte Funktionsschaltung 106 ersetzt wird. Indem ein Rücksetz-Signal eingegeben wird, kann ein Knoten vor der Start-Periode (die Periode t2) in einem potenzialfreien Zustand auf einen L-Pegel oder einen H-Pegel gesetzt werden, so dass verhindert werden kann, dass ein bestimmter Knoten in Funktion ein Leerlaufpotenzial hat.
Die in 5 dargestellte Funktionsschaltung 106 enthält einen ersten p-Kanal-Transistor 140, einen zweiten p-Kanal-Transistor 142, einen dritten p-Kanal-Transistor 144, einen Transistor 146 mit niedrigem Sperrstrom und einen Kondensator 150.
Eine Source oder ein Drain des ersten p-Kanal-Transistors 140 ist elektrisch mit einer Hochspannungsquellenpotenzial-Leitung Vdd verbunden. Der andere Anschluss von der Source und dem Drain des ersten p-Kanal-Transistors 140 ist elektrisch mit einer Source oder einem Drain des zweiten p-Kanal-Transistors 142 und einer Source oder einem Drain des dritten p-Kanal-Transistors 144 verbunden. Ein Zeit-Signal CLKa wird in ein Gate des ersten p-Kanal-Transistors 140 eingegeben. Der andere Anschluss von der Source und dem Drain des zweiten p-Kanal-Transistors 142 und der andere Anschluss von der Source und dem Drain des dritten p-Kanal-Transistors 144 sind elektrisch mit einer Source oder einem Drain des Transistors 146 und einem Knoten 114 verbunden. Ein Rücksetz-Signal Res wird in ein Gate des zweiten p-Kanal-Transistors 142 eingegeben. Ein Gate des dritten p-Kanal-Transistors 144 ist elektrisch mit einem Knoten 116 verbunden. Der andere Anschluss von der Source und dem Drain des Transistors 146 ist elektrisch mit einer Elektrode des Kondensators 150 verbunden. Die andere Elektrode des Kondensators 150 ist elektrisch mit einer Niedrigspannungsquellenpotenzial-Leitung Vss verbunden. Ein Datenhalte-Abschnitt 148 ist zwischen dem anderen Anschluss von der Source und dem Drain des Transistors 146 und der einen Elektrode des Kondensators 150 verbunden.
Wie bei dem Transistor 124 und dem Transistor 146, die oben beschrieben sind, werden vorzugsweise Oxid-Halbleitertransistoren eingesetzt.
Es ist zu bemerken, dass bei der vorliegenden Erfindung die Transistoren nicht auf diejenigen mit spezifischen Strukturen beschränkt sind, sondern verschiedenartige Strukturen haben können. So können die Transistoren unter Verwendung von polykristallinem Silizium hergestellt werden oder können unter Verwendung eines SOI-Substrats (silicon-on-insulator substrate) hergestellt werden.
Obwohl der Transistor 124 und der Transistor 146, die in der Schaltung gemäß der vorliegenden Erfindung enthalten sind, n-Kanal-Transistoren sind, ist die vorliegende Erfindung nicht darauf beschränkt, und es können gegebenenfalls p-Kanal-Transistoren eingesetzt werden.
Im Folgenden wird ein Transistor mit niedrigem Sperrstrom beschrieben, der in der vorliegenden Erfindung eingesetzt werden kann. Ein Beispiel für den Transistor mit niedrigem Sperrstrom ist ein Transistor, der unter Verwendung eines Metalloxids hergestellt wird, das Halbleitereigenschaften hat. Ein Beispiel für einen anderen Transistor als den Transistor mit niedrigem Sperrstrom ist ein Transistor, der unter Verwendung eines Halbleitersubstrats hergestellt wird.
6 stellt Beispiele schematischer Querschnittsstrukturen von Transistoren dar, die in der vorliegenden Erfindung eingesetzt werden können. In 6 ist ein Transistor mit niedrigem Sperrstrom über einem Transistor ausgebildet, der unter Verwendung eines Halbleitersubstrats hergestellt wurde. Als der unter Verwendung des Halbleitersubstrats hergestellte Transistor können sowohl ein p-Kanal-Transistor als auch ein n-Kanal-Transistor vorhanden sein, oder es ist möglich, dass nur einer von ihnen vorhanden ist.
Der p-Kanal-Transistor und der n-Kanal-Transistor können unter Verwendung des Halbleitersubstrats mit einem bekannten Verfahren hergestellt werden. Nachdem der p-Kanal-Transistor und der n-Kanal-Transistor unter Verwendung des Halbleitersubstrats hergestellt sind, wird der Transistor mit niedrigem Sperrstrom darüber ausgebildet. Das heißt, der Transistor mit niedrigem Sperrstrom wird über einem Halbleitersubstrat 200 ausgebildet, das mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehen ist. Ein Beispiel für den Transistor mit niedrigem Sperrstrom ist ein Transistor, der einen Kanalbildungsbereich in einer Oxid-Halbleiterschicht aufweist.
Es ist zu bemerken, dass das mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehene Halbleitersubstrat 200 Bereiche 201 mit hoher Verunreinigungskonzentration, die als ein Source-Bereich und ein Drain-Bereich dienen, Bereiche 202 mit niedriger Verunreinigungskonzentration, einen Gate-Isolierfilm 203, eine Gate-Elektrode 204 sowie einen Zwischenschicht-Isolierfilm 205 (6) enthält.
Ein Transistor 210, der einen Kanalbildungsbereich in einer Oxid-Halbleiterschicht aufweist, enthält eine Oxid-Halbleiterschicht 211 über dem mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehenen Halbleitersubstrat 200, eine Source-Elektrode 212a und eine Drain-Elektrode 212b, die voneinander getrennt und mit der Oxid-Halbleiterschicht 211 in Kontakt sind, einen Gate-Isolierfilm 213 wenigstens über einem Kanalbildungsbereich der Oxid-Halbleiterschicht 211 sowie eine Gate-Elektrode 214b über dem Gate-Isolierfilm 213, die die Oxid-Halbleiterschicht 211 überlappt (7D). Eine Elektrode 214a und die Gate-Elektrode 214b sind, obwohl nicht dargestellt, elektrisch miteinander verbunden, und die Gate-Elektrode 204 und die Elektrode 214a sind elektrisch miteinander verbunden.
Der Zwischenschicht-Isolierfilm 205 dient auch als ein Basis-Isolierfilm für die Oxid-Halbleiterschicht 211.
Der Zwischenschicht-Isolierfilm 205 enthält Sauerstoff wenigstens an seiner Oberfläche und kann unter Verwendung eines isolierenden Oxids hergestellt werden, aus dem ein Teil des Sauerstoffs mittels Wärmebehandlung freigesetzt wurde. Als das isolierende Oxid, aus dem ein Teil des Oxids mittels Wärmebehandlung freigesetzt wurde, wird vorzugsweise ein isolierendes Oxid eingesetzt, das eine große Menge an Sauerstoff enthält, die die Stöchiometrie übersteigt. Dies ist darauf zurückzuführen, dass einem Oxid-Halbleiterfilm, der in Kontakt mit dem Zwischenschicht-Isolierfilm 205 ist, mittels der Wärmebehandlung Sauerstoff zugeführt werden kann.
Ein Beispiel für das isolierende Oxid, das eine große Menge an Sauerstoff enthält, die die Stöchiometrie übersteigt, ist Siliziumoxid, das durch SiO_x repräsentiert wird, wobei x > 2 gilt. Eine Ausführungsform der vorliegenden Erfindung ist jedoch nicht darauf beschränkt, und der Zwischenschicht-Isolierfilm 205 kann unter Verwendung von Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Aluminiumoxynitrid, Galliumoxid, Hafniumoxid, Yttriumoxid oder dergleichen hergestellt werden.
Es ist zu bemerken, dass der Zwischenschicht-Isolierfilm 205 ausgebildet werden kann, indem eine Vielzahl von Filmen übereinandergeschichtet werden. Der Zwischenschicht-Isolierfilm 205 kann eine geschichtete Struktur aufweisen, bei der ein Siliziumoxid-Film beispielsweise über einem Siliziumnitrid-Film ausgebildet ist.
Aus dem isolierenden Oxid, das eine große Menge an Sauerstoff enthält, die die Stöchiometrie übersteigt, wird ein Teil des Sauerstoffs mittels Wärmebehandlung leicht freigesetzt. Die Menge an freigesetztem Sauerstoff (der in die Anzahl von Sauerstoffatomen umgewandelte Wert), die mittels TDS-Analyse ermittelt werden kann, wenn ein Teil des Sauerstoffs mittels Wärmebehandlung auf einfache Weise freigesetzt wird, beträgt 1,0 × 10¹⁸ Atome/cm³ oder mehr, vorzugsweise 1,0 × 10²⁰ Atome/cm³ oder mehr und noch besser 3,0 × 10²⁰ Atome/cm³ oder mehr.
Im Folgenden wird ein Verfahren für die TDS-Analyse beschrieben. Die Menge an Gas, die bei der TDS-Analyse freigesetzt wird, ist proportional zu einem Zeitintegral-Wert der Ionenintensität (ion intensity). So kann die Menge an freigesetztem Gas anhand des Zeitintegral-Wertes der Ionenintensität eines Oxids und eines Bezugswertes einer Standardprobe berechnet werden. Der Bezugswert einer Standardprobe bezieht sich auf das Verhältnis der Dichte von Atomen eines vorgegebenen Elementes, das in der Probe enthalten ist, zu dem Integralwert seines Spektrums.
Beispielsweise kann die Anzahl von Sauerstoffmolekülen (O₂), die aus einem Oxid (N_O2) freigesetzt wird, mit der Formel N_O2 = N_H2/S_H2 × S_O2 × α anhand des Zeitintegral-Wertes der Ionenintensität eines Siliziumwafers, der Wasserstoff in einer vorgegebenen Dichte (Standardprobe) enthält, und des Zeitintegral-Wertes der Ionenintensität des Oxids ermittelt werden.
N_H2 ist der Wert, der mittels Umwandlung der aus der Standardprobe freigesetzten Anzahl von Wasserstoffmolekülen (H₂) in Dichte ermittelt wird. S_H2 ist der Zeitintegral-Wert der Ionendichte von Wasserstoffmolekülen (H₂) der Standardprobe. Das heißt, der Bezugswert der Standardprobe ist N_H2/S_H2. S_O2 ist der Zeitintegral-Wert der Ionenintensität von Sauerstoffmolekülen (O₂) des isolierenden Oxids. α ist ein Koeffizient, der die Ionenintensität beeinflusst. Details zu der obenstehenden Gleichung sind der japanischen veröffentlichten Patentanmeldung Nr. H06-275697 zu entnehmen.
Es ist zu bemerken, dass die bei der TDS-Analyse freigesetzte Menge an Sauerstoff (der in die Anzahl von Sauerstoffatomen umgewandelte Werte) mit einer Thermodesorptionsspektroskopie-Vorrichtung, die von ESCO Ltd. unter der Bezeichnung EMD-WA1000S/W hergestellt wird, unter Verwendung eines Siliziumwafers, der Wasserstoffatome in einer Menge von 1 × 10¹⁶ Atome/cm³ enthält, als der Standardprobe gemessen wird.
Es ist zu bemerken, dass bei der TDS-Analyse Sauerstoff teilweise als Sauerstoffatome erfasst wird. Das Verhältnis zwischen Sauerstoffmolekülen und Sauerstoffatomen kann anhand der Ionisierungsrate der Sauerstoffmoleküle berechnet werden. Es ist zu bemerken, dass, da der oben aufgeführte Koeffizient α die Ionisierungsrate von Sauerstoffmolekülen beinhaltet, die Anzahl der freigesetzten Sauerstoffatome auch durch die Bewertung der Anzahl freigesetzter Sauerstoffmoleküle berechnet werden kann.
Es ist zu bemerken, dass N_O2 die Anzahl freigesetzter Sauerstoffmoleküle (O₂) ist. Daher beträgt die in die Anzahl von Sauerstoffatomen umgewandelte Menge an freigesetztem Sauerstoff das Doppelte der Anzahl freigesetzter Sauerstoffmoleküle (O₂).
Der Zwischenschicht-Isolierfilm 205 kann mit einem Sputterverfahren, einem CVD-Verfahren oder dergleichen ausgebildet werden und wird vorzugsweise mit einem Sputterverfahren ausgebildet. Wenn ein Siliziumoxid-Film als der Zwischenschicht-Isolierfilm 205 ausgebildet wird, kann ein Taget aus Quarz (vorzugsweise synthetischem Quarz) als ein Target eingesetzt werden, und ein Argon-Gas kann als ein Sputter-Gas verwendet werden. Als Alternative dazu kann ein Silizium-Target als ein Target eingesetzt werden, und ein Gas, das Sauerstoff enthält, kann als ein Sputter-Gas eingesetzt werden. Es ist zu bemerken, dass das Gas, das Sauerstoff enthält, ein aus einem Argon-Gas und einem Sauerstoff-Gas gemischtes Gas sein kann oder lediglich ein Sauerstoff-Gas sein kann.
Zwischen der Ausbildung des Zwischenschicht-Isolierfilms 205 und der Ausbildung eines Oxid-Halbleiterfilms, der die Oxid-Halbleiterschicht 211 bilden soll, wird eine erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung wird durchgeführt, um Wasser und Wasserstoff zu entfernen, die in dem Zwischenschicht-Isolierfilm 205 enthalten sind. Die Temperatur der ersten Wärmebehandlung kann höher eingestellt werden als eine Temperatur, bei der Wasser und Wasserstoff, die in dem Zwischenschicht-Isolierfilm 205 enthalten sind, freigesetzt werden (eine Temperatur, bei der die freigesetzte Menge einen Spitzenwert erreicht), oder genau so hoch wie diese, und niedriger als eine Temperatur, bei der sich das mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehene Halbleitersubstrat 200 ändert oder verformt, und sie wird vorzugsweise auf 400°C oder höher und 750°C oder niedriger und niedriger als eine Temperatur einer zweiten Wärmebehandlung eingestellt, die in einem späteren Schritt durchgeführt wird.
Dann wird die zweite Wärmebehandlung durchgeführt, nachdem der Oxid-Halbleiterfilm ausgebildet ist. Die zweite Wärmebehandlung wird durchgeführt, um dem Oxid-Halbleiterfilm Sauerstoff aus dem Zwischenschicht-Isolierfilm 205 zuzuführen, der als eine Sauerstoffquelle dient. Es ist zu bemerken, dass der Zeitpunkt der zweiten Wärmebehandlung nicht darauf beschränkt ist und dass die zweite Wärmebehandlung durchgeführt werden kann, nachdem der Oxid-Halbleiterfilm zu der Oxid-Halbleiterschicht 211 verarbeitet worden ist.
Es ist zu bemerken, dass die zweite Wärmebehandlung vorzugsweise in einer Stickstoff-Gasatmosphäre oder einer Edelgas-Atmosphäre durchgeführt wird, die Helium, Neon, Argon oder dergleichen enthält, und dass die Atmosphäre keinen Wasserstoff, kein Wasser, keine Hydroxylgruppe, kein Hydrid und dergleichen enthält. Als Alternative dazu wird die Reinheit eines Stickstoffgases oder eines Edelgases, wie beispielsweise Helium, Neon oder Argon, das in eine Wärmebehandlungsvorrichtung eingeleitet wird, vorzugsweise auf 6 N (99,9999%) oder noch besser auf 7 N (99,99999%) oder mehr festgelegt (d. h. die Verunreinigungskonzentration beträgt 1 ppm oder weniger, vorzugsweise 0,1 ppm oder weniger).
In einigen Fällen kann der Oxid-Halbleiterfilm oder die Oxid-Halbleiterschicht 211 in Abhängigkeit von den Bedingungen der zweiten Wärmebehandlung oder dem Material des Oxid-Halbleiterfilms oder der Oxid-Halbleiterschicht 211 zu einer mikrokristallinen Oxid-Halbleiterschicht oder einer polykristallinen Oxid-Halbleiterschicht kristallisiert werden. Beispielsweise kann der Oxid-Halbleiterfilm oder die Oxid-Halbleiterschicht 211 zu einer mikrokristallinen Oxid-Halbleiterschicht kristallisiert werden, die einen Grad der Kristallisation von 90% oder mehr oder 80% oder mehr aufweist. Des Weiteren kann der Oxid-Halbleiterfilm oder die Oxid-Halbleiterschicht 211 in Abhängigkeit von den Bedingungen der zweiten Wärmebehandlung oder dem Material des Oxid-Halbleiterfilms oder der Oxid-Halbleiterschicht 211 eine amorphe Oxid-Halbleiterschicht sein, die keine kristalline Komponente enthält. Weiterhin kann der Oxid-Halbleiterfilm oder die Oxid-Halbleiterschicht 211 eine amorphe Oxid-Halbleiterschicht sein, die Mikrokristalle (mit einer Kristallkorngröße von 1 nm bis 20 nm) enthält.
Es ist zu bemerken, dass bei der zweiten Wärmebehandlung der Zwischenschicht-Isolierfilm 205 als eine Sauerstoffquelle dient.
Es ist zu bemerken, dass der Zwischenschicht-Isolierfilm 205, über dem der Oxid-Halbleiterfilm ausgebildet wird, vorzugsweise eine durchschnittliche Oberflächenrauhigkeit (R_a) von 0,1 nm oder mehr und weniger als 0,5 nm hat. Dies ist darauf zurückzuführen, dass die Kristallorientierungen ausgerichtet sein können, wenn der Oxid-Halbleiterfilm ein kristalliner Oxid-Halbleiterfilm ist.
Es ist zu bemerken, dass die durchschnittliche Oberflächenrauhigkeit (R_a) ermittelt wird, indem die arithmetische Mittelrautiefe (R_a), die nach JIS B 0601:2001 (ISO 4287:1997) definiert ist, in drei Dimensionen ausgedehnt wird, so dass sie auf eine Messfläche angewendet werden kann. Die durchschnittliche Oberflächenrauhigkeit (R_a) wird als ein Mittelwert der Absolutwerte von Abweichungen von einer Bezugsfläche zu einer spezifischen Fläche ausgedrückt.
Dabei wird die arithmetische Mittelrautiefe (R_a) mit der untenstehenden Gleichung (1) dargestellt, wobei davon ausgegangen wird, dass ein Teil einer Messlänge L aus einer Rauhigkeitskurve in der Richtung der Mittellinie der Rauhigkeitskurve ausgewählt wird, die Richtung der Mittellinie der Rauhigkeitskurve des ausgewählten Abschnitts durch eine X-Achse repräsentiert wird, die Richtung der Längenvergrößerung (longitudinal magnification) (Richtung senkrecht zu der X-Achse) durch eine Y-Achse repräsentiert wird und die Rauhigkeitskurve mit Y = F(X) ausgedrückt wird.
Gleichung 1

R_a = 1 / L∫ L / 0|F(X)|dX (1)

Wenn die Messfläche, die eine durch Messdaten repräsentierte Fläche ist, mit Z = F(X, Y) ausgedrückt wird, ist die mittlere Oberflächenrauhigkeit (R_a) ein Mittelwert der Absolutwerte von Abweichungen von der Bezugsfläche zu der spezifischen Fläche und wird mit der folgenden Gleichung (2) dargestellt. Gleichung 2
Dabei ist die spezifische Fläche eine Fläche, die ein Gegenstand von Rauhigkeitsmessung ist, und sie ist ein viereckiger Bereich, der von vier Punkten umgeben wird, die durch die Koordinaten (X₁, Y₁), (X₁, Y₂), (X₂, Y₁) und (X₂, Y₂) repräsentiert werden. S₀ repräsentiert die Flächenausdehnung der spezifischen Fläche, wenn die spezifische Fläche idealerweise eben ist.
Des Weiteren ist die Bezugsfläche eine Fläche parallel zu einer X-Y-Ebene auf der durchschnittlichen Höhe der spezifischen Fläche. Das heißt, wenn der Mittelwert der Höhe der spezifischen Fläche mit Z₀ ausgedrückt wird, wird die Höhe der Bezugsfläche ebenfalls mit Z₀ ausgedrückt.
Behandlung mittels chemisch-mechanischem Polieren (CMP) kann so durchgeführt werden, dass die durchschnittliche Oberflächenrauhigkeit des Zwischenschicht-Isolierfilms 205 0,1 nm oder mehr und weniger als 0,5 nm betragen kann. Die CMP-Behandlung kann vor der Ausbildung des Oxid-Halbleiterfilms, vorzugsweise vor der ersten Wärmebehandlung, durchgeführt werden.
Die CMP-Behandlung kann wenigstens einmal durchgeführt werden. Wenn die CMP-Behandlung mehrmals durchgeführt wird, wird das erste Polieren vorzugsweise mit einer hohen Poliergeschwindigkeit durchgeführt, und das abschließende Polieren wird mit einer niedrigen Poliergeschwindigkeit durchgeführt.
Anstelle der CMP-Behandlung kann Trockenätzen oder dergleichen durchgeführt werden, um den Zwischenschicht-Isolierfilm 205 zu planarisieren. Als das Ätzgas kann ein Gas auf Chlorbasis, wie beispielsweise ein Chlorgas, ein Bor-Chlor-Gas, ein Siliziumchlorid-Gas oder ein Tetrachlorkohlenstoff-Gas, ein Gas auf Fluorbasis, wie beispielsweise ein Tetrafluorkohlenstoff-Gas, ein Schwefelfluorid-Gas oder ein Stickstofffluorid-Gas oder dergleichen eingesetzt werden.
Anstelle der CMP-Behandlung kann Plasmabehandlung oder dergleichen durchgeführt werden, um den Zwischenschicht-Isolierfilm 205 zu planarisieren. Die Plasmabehandlung kann dabei unter Verwendung eines Edelgases durchgeführt werden. Bei der Plasmabehandlung wird die zu bearbeitende Oberfläche mit Ionen eines inerten Gases bestrahlt und mittels eines Sputter-Effektes planarisiert, indem kleine Vorsprünge und Vertiefungen an der Oberfläche entfernt werden. Diese Plasmabehandlung wird auch als Rückzerstäuben (”reverse sputtering”) bezeichnet.
Es ist zu bemerken, dass jede beliebige der oben aufgeführten Behandlungen durchgeführt werden kann, um den Zwischenschicht-Isolierfilm 205 zu planarisieren. Beispielsweise kann nur die sogenannte Rückzerstäubung durchgeführt werden, oder es kann Trockenätzen durchgeführt werden, nachdem CMP-Behandlung durchgeführt wurde. Es ist zu bemerken, dass Trockenätzen oder Rückzerstäuben vorzugsweise eingesetzt werden, so dass verhindert werden kann, dass Wasser und dergleichen an den Zwischenschicht-Isolierfilm 205 gelangen, über dem der Oxid-Halbleiterfilm ausgebildet werden soll. Insbesondere, wenn die Planarisierungsbehandlung nach der ersten Wärmebehandlung durchgeführt wird, wird vorzugsweise Trockenätzen oder Rückzerstäuben eingesetzt.
Die Oxid-Halbleiterschicht 211 kann selektiv so ausgebildet werden, dass ein Oxid-Halbleiterfilm ausgebildet wird, eine Ätzmaske über dem Oxid-Halbleiterfilm ausgebildet wird und Ätzen durchgeführt wird. Als Alternative dazu kann ein Tintenstrahlverfahren oder dergleichen eingesetzt werden.
Der Oxid-Halbleiterfilm enthält vorzugsweise wenigstens Indium (In) oder Zink (Zn). Vorzugsweise sind insbesondere sowohl In als auch Zn enthalten. Des Weiteren ist vorzugsweise Gallium (Ga) enthalten. Wenn Gallium (Ga) enthalten ist, können Schwankungen der Transistoreigenschaften verringert werden. Ein derartiges Element, mit dem Schwankungen der Transistoreigenschaften verringert werden können, wird als ein Stabilisator bezeichnet. Als Stabilisatoren sind Zinn (Sn), Hafnium (Hf) oder Aluminium (Al) anzuführen.
Als weitere Stabilisatoren sind ein Lanthanoid, wie beispielsweise Lanthan (La), Cerium (Ce), Praseodymium (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) und Lutetium (Lu) anzuführen. Eines oder eine Vielzahl dieser Elemente kann/können eingesetzt werden.
Als der Halbleiter können beispielsweise ein Indiumoxid, ein Zinnoxid, ein Zinkoxid, ein Zweikomponenten-Metalloxid, wie beispielsweise ein Oxid auf In-Zn-Basis, ein Oxid auf Sn-Zn-Basis, ein Oxid auf Al-Zn-Basis, ein Oxid auf Zn-Mg-Basis, ein Oxid auf Sn-Mg-Basis, ein Oxid auf In-Mg-Basis oder ein Oxid auf In-Ga-Basis, ein Dreikomponenten-Metalloxid, wie beispielsweise ein Oxid auf In-Ga-Zn-Basis (auch als IGZO bezeichnet), ein Oxid auf In-Al-Zn-Basis, ein Oxid auf In-Sn-Zn-Basis, ein Oxid auf Sn-Ga-Zn-Basis, ein Oxid auf Al-Ga-Zn-Basis, ein Oxid auf Sn-Al-Zn-Basis, ein Oxid auf In-Hf-Zn-Basis, ein Oxid auf In-La-Zn-Basis, ein Oxid auf In-Ce-Zn-Basis, ein Oxid auf In-Pr-Zn-Basis, ein Oxid auf In-Nd-Zn-Basis, ein Oxid auf In-Sm-Zn-Basis, ein Oxid auf In-Eu-Zn-Basis, ein Oxid auf In-Gd-Zn-Basis, ein Oxid auf In-Tb-Zn-Basis, ein Oxid auf In-Dy-Zn-Basis, ein Oxid auf In-Ho-Zn-Basis, ein Oxid auf In-Er-Zn-Basis, ein Oxid auf In-Tm-Zn-Basis, ein Oxid auf In-Yb-Zn-Basis oder ein Oxid auf In-Lu-Zn-Basis, ein Vierkomponenten-Metalloxid, wie beispielsweise ein Oxid auf In-Sn-Ga-Zn-Basis, ein Oxid auf In-Hf-Ga-Zn-Basis, ein Oxid auf In-Al-Ga-Zn-Basis, ein Oxid auf In-Sn-Al-Zn-Basis, ein Oxid auf In-Sn-Hf-Zn-Basis oder ein Oxid auf In-Hf-Al-Zn-Basis eingesetzt werden.
Es ist zu bemerken, dass der Begriff ”ein Oxid auf In-Ga-Zn-Basis” ein Oxid bezeichnet, das In, Ga und Zn als Hauptbestandteile enthält, und dass keine Einschränkung hinsichtlich des Verhältnisses In:Ga:Zn besteht. Des Weiteren kann zusätzlich zu In, Ga und Zn ein Metallelement enthalten sein.
Beispielsweise kann ein Oxid auf In-Ga-Zn-Basis mit einem Atomverhältnis In:Ga:Zn = 1:1:1 (= 1/3:1/3:1/3) oder In:Ga:Zn = 2:2:1 (= 2/5:2/5:1/5) oder ein Oxid mit einem Atomverhältnis nahe an den oben aufgeführten Atomverhältnissen eingesetzt werden. Als Alternative dazu kann ein Oxid auf In-Sn-Zn-Basis mit einem Atomverhältnis In:Sn:Zn = 1:1:1 (= 1/3:1/3:1/3), In:Sn:Zn = 2:1:3 (= 1/3:1/6:1/2) oder In:Sn:Zn = 2:1:5 (= 1/4:1/8:5/8) oder ein Oxid mit einem Atomverhältnis nahe an den oben aufgeführten Atomverhältnissen eingesetzt werden.
Jedoch ist der Oxid-Halbleiterfilm, der in einer Ausführungsform der vorliegenden Erfindung eingesetzt werden kann, nicht auf die oben beschriebenen beschränkt, und in Abhängigkeit von den erforderlichen Halbleitereigenschaften (Mobilität, Schwellenspannung, Abweichung und dergleichen) kann ein Oxid-Halbleiterfilm mit einer geeigneten Zusammensetzung eingesetzt werden. Entsprechend den erforderlichen Transistoreigenschaften (Halbleitereigenschaften) können die Trägerdichte, die Verunreinigungskonzentration, die Defektdichte, das Atomverhältnis zwischen einem Metallelement und Sauerstoff, der Atomabstand, die Dichte und dergleichen entsprechend angepasst werden.
Beispielsweise kann mit dem Oxid auf In-Sn-Zn-Basis eine relativ hohe Mobilität erreicht werden. Mobilität kann jedoch verstärkt werden, indem die Defektdichte in der Masse reduziert wird, auch wenn das Oxid auf In-Ga-Zn-Basis eingesetzt wird.
Der Oxid-Halbleiter kann entweder ein Einkristall oder ein Nicht-Einkristall sein. Wenn der Oxid-Halbleiterschicht ein Nicht-Einkristall ist, kann der Oxid-Halbleiter entweder amorph oder polykristallin sein. Weiterhin kann der Oxid-Halbleiter eine Struktur haben, die einen kristallinen Abschnitt in einem amorphen Abschnitt enthält. Des Weiteren kann der Oxid-Halbleiter nichtamorph sein.
Es ist anzumerken, dass das Metalloxid vorzugsweise Sauerstoff über die Stöchiometrie hinaus enthält. Wenn überschüssiger Sauerstoff enthalten ist, kann die Erzeugung von Trägern aufgrund von Sauerstoffmangel in dem auszubildenden Oxid-Halbleiterfilm verhindert werden.
Es ist anzumerken, dass beispielsweise, wenn der Oxid-Halbleiterfilm unter Verwendung eines Metalloxids auf In-Zn-Basis ausgebildet wird, ein Target ein Zusammensetzungsverhältnis hat, bei dem das Atomverhältnis In/Zn 1 zu 100, vorzugsweise 1 zu 20 und noch besser 1 zu 10 beträgt. Wenn das Atomverhältnis von Zn in dem oben aufgeführten bevorzugten Bereich liegt, kann die Feldeffekt-Mobilität verbessert werden. Dabei ist, wenn für das Atomverhältnis des Metalloxids In:Zn:O = X:Y:Z gilt, vorzugsweise die Beziehung Z > 1,5X + Y erfüllt, so dass überschüssiger Sauerstoff enthalten ist.
Es ist zu bemerken, dass der Füllfaktor (filling factor) des Targets 90% oder mehr und 100% oder weniger, vorzugsweise 95% oder mehr und 99,9% oder weniger beträgt. Bei einem hohen Füllfaktor kann ein dichter Oxid-Halbleiterfilm ausgebildet werden.
Es ist zu bemerken, dass der Energie- bzw. Bandabstand eines Metalloxids, das bei dem Oxid-Halbleiterfilm eingesetzt werden kann, vorzugsweise 2 eV oder mehr, noch besser 2,5 eV oder mehr und am Besten 3 eV oder mehr beträgt. Auf diese Weise kann der Sperrstrom eines Transistors unter Verwendung eines Metalloxids mit einem großen Energieabstand reduziert werden.
Es ist anzumerken, dass der Oxid-Halbleiterfilm Wasserstoff enthält. Als Wasserstoff kann ein Wasserstoffatom, ein Wasserstoffmolekül, Wasser, eine Hydroxylgruppe oder ein Hydrid in dem Oxid-Halbleiterfilm enthalten sein. Vorzugsweise ist in dem Oxid-Halbleiterfilm so wenig wie möglich Wasserstoff enthalten.
Es ist anzumerken, dass die Konzentrationen eines Alkalimetalls und eines Erdalkalimetalls in dem Oxid-Halbleiterfilm vorzugsweise niedrig sind und diese Konzentrationen vorzugsweise 1 × 10¹⁸ Atome/cm³ oder weniger, noch besser 2 × 10¹⁶ Atome/cm³ oder weniger betragen. Dies ist darauf zurückzuführen, dass ein Alkalimetall und ein Erdalkalimetall an einen Oxid-Halbleiter gebunden werden können und Träger erzeugen, wodurch der Sperrstrom des Transistors erhöht wird.
Es ist anzumerken, das Verfahren zum Ausbilden und die Dicke des Oxid-Halbleiterfilms unter Berücksichtigung der Größe oder dergleichen eines herzustellenden Transistors bestimmt werden können und keine speziellen Beschränkungen diesbezüglich gelten. Als ein Beispiel für ein Verfahren zum Ausbilden des Oxid-Halbleiterfilms können ein Sputter-Verfahren, ein Molekularstrahl-Epitaxieverfahren, ein Beschichtungsverfahren, ein Druckverfahren, ein Verfahren der sogenannten Pulsed-Laser-Deposition (PLD) oder dergleichen angeführt werden. Die Dicke des Oxid-Halbleiterfilms kann 3 nm und mehr und 50 nm oder weniger betragen. Dies ist darauf zurückzuführen, dass der Transistor möglicherweise normalerweise offen ist, wenn der Oxid-Halbleiterfilm eine große Dicke von 50 nm oder mehr hat. Bei einem Transistor, der eine Kanallänge von 30 μm hat, kann, wenn der Oxid-Halbleiterfilm eine Dicke von 5 nm oder weniger hat, ein Kurzkanaleffekt verhindert werden.
Dabei wird in einem bevorzugten Beispiel der Oxid-Halbleiterfilm mittels eines Sputtering-Verfahrens unter Verwendung eines Metalloxid-Targets auf In-Ga-Zn-Basis ausgebildet. Ein Edelgas (beispielsweise ein Argon-Gas), ein Sauerstoff-Gas oder ein aus einem Edelgas und einem Sauerstoff-Gas gemischtes Gas kann als ein Sputtering-Gas eingesetzt werden.
Vorzugsweise wird ein hochreines Gas, in dem Wasserstoff, Wasser, eine Hydroxylgruppe oder Hydrid in verringertem Maß enthalten ist, als das Sputtering-Gas für die Ausbildung des Oxid-Halbleiterfilms eingesetzt. Um das Sputtering-Gas hochrein zu halten, wird ein an der Innenwand einer Behandlungskammer oder dergleichen haftendes Gas entfernt, und das mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehene Halbleitersubstrat 200 kann einer Wärmebehandlung unterzogen werden, bevor der Oxid-Halbleiterfilm ausgebildet wird. Des Weiteren kann ein hochreines Sputtering-Gas in die Behandlungskammer eingeleitet werden, wobei es sich um ein Argongas handeln kann, das eine Reinheit von 9 N (99,9999999%) oder mehr, einen Taupunkt bei –121°C oder darunter, einen Wassergehalt von 0,1 ppb oder weniger, sowie einen Wasserstoffgehalt von 0.5 ppb oder weniger hat, oder um ein Sauerstoff-Gas, das eine Reinheit von 8 N (99,999999%) oder weniger, einen Taupunkt bei –112°C oder darunter, einen Wassergehalt von 1 ppb oder weniger und einen Wasserstoffgehalt von 1 ppb oder weniger hat. Wenn der Oxid-Halbleiterfilm ausgebildet wird und dabei das mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehene Halbleitersubstrat 200 erhitzt und auf einer hohen Temperatur gehalten wird, kann die Konzentration von Verunreinigungen, wie beispielsweise in dem Oxid-Halbleiterfilm enthaltenem Wasser, reduziert werden. Des Weiteren kann Schaden an dem Oxid-Halbleiterfilm durch den Einsatz eines Sputtering-Verfahrens verringert werden. Das mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehene Halbleitersubstrat 200 kann dabei auf einer Temperatur von 100°C oder darüber und 600°C oder darunter, vorzugsweise 200°C oder darüber und 400°C oder darunter gehalten werden.
Des Weiteren kann Sauerstoff mittels Ionenimplantation zugeführt werden, so dass der Oxid-Halbleiterfilm überschüssigen Sauerstoff enthält.
Es ist zu bemerken, dass der Oxid-Halbleiterfilm eine amorphe Struktur oder eine kristalline Struktur haben kann. In einer Ausführungsform ist, wenn er eine kristalline Struktur hat, der Oxid-Halbleiterfilm vorzugsweise ein Oxid-Halbleiterfilm vom Typ CAAC (c-axis aligned crystalline). Wenn der Oxid-Halbleiterfilm ein CAAC-Oxid-Halbleiterfilm ist, kann die Zuverlässigkeit des Transistors verbessert werden.
Es ist zu bemerken, dass mit dem Begriff ”CAAC-Oxid-Halbleiterfilm” ein Oxid-Halbleiterfilm bezeichnet wird, der ein Kristall enthält, das, aus der Richtung einer a-b-Ebene, einer Oberfläche oder einer Grenzfläche gesehen, c-Achsenorientierung und eine dreieckige oder hexagonale Atomanordnung hat. In dem Kristall sind Metallatome geschichtet angeordnet, oder Metallatome und Sauerstoffatome sind entlang der c-Achse geschichtet angeordnet, und die Richtung der a-Achse oder der b-Achse variiert in der a-b-Ebene (oder der Oberfläche oder an der Grenzfläche) (der Kristall rotiert um die c-Achse).
Es ist zu bemerken, dass der CAAC-Oxid-Halbleiterfilm im allgemeinen Sinn ein Oxid-Halbleiterfilm vom Nicht-Einkristalltyp ist, der eine Phase enthält, die, in der Richtung senkrecht zu der a-b-Ebene gesehen, eine Atomanordnung in Form eines Dreiecks, Sechsecks, eines gleichseitigen Dreiecks oder eines gleichseitigen Sechsecks hat, in der, in der Richtung senkrecht zu der c-Achsen-Richtung gesehen, Metallatome geschichtet angeordnet sind oder Metallatome und Sauerstoffatome geschichtet angeordnet sind.
Es ist zu bemerken, dass der CAAC-Oxid-Halbleiterfilm kein Einkristall ist, was jedoch nicht bedeutet, dass der CAAC-Oxid-Halbleiterfilm nur aus einer amorphen Komponente besteht. Obwohl der CAAC-Oxid-Halbleiterfilm einen kristallisierten Abschnitt (kristallinen Abschnitt) enthält, ist eine Grenze zwischen einem kristallinen Abschnitt und einem anderen kristallinen Abschnitt in einigen Fällen nicht klar gezogen.
Ein Teil des in dem CAAC-Oxid-Halbleiterfilms enthaltenen Sauerstoffs kann durch Stickstoff ersetzt werden. Die c-Achsen einzelner kristalliner Abschnitte, die in dem CAAC-Oxid-Halbleiterfilm enthalten sind, können in einer Richtung ausgerichtet sein (z. B. einer Richtung senkrecht zu einer Oberfläche eines Substrats, über dem der CAAC-Oxid-Halbleiterfilm ausgebildet ist, einer Oberfläche des CAAC-Oxid-Halbleiterfilms oder einer Grenzfläche des CAAC-Oxid-Halbleiterfilms). Als Alternative dazu können Senkrechte der a-b-Ebenen einzelner kristalliner Abschnitte, die in dem CAAC-Oxid-Halbleiterfilm enthalten sind, in einer Richtung ausgerichtet sein (z. B. einer Richtung senkrecht zu der Oberfläche des Substrats, über dem der CAAC-Oxid-Halbleiterfilm ausgebildet ist, der Oberfläche des CAAC-Oxid-Halbleiterfilms oder der Grenzfläche des CAAC-Oxid-Halbleiterfilms).
Es ist anzumerken, dass der CAAC-Oxid-Halbleiterfilm je nach seiner Zusammensetzung oder dergleichen ein Leiter, ein Halbleiter oder ein Isolator sein kann. Der CAAC-Oxid-Halbleiterfilm lässt je nach seiner Zusammensetzung oder dergleichen sichtbares Licht durch oder nicht.
Ein Beispiel für einen derartigen CAAC-Oxid-Halbleiterfilm ist ein Film, der unter Verwendung eines Materials ausgebildet wird, das, in der Richtung senkrecht zu einer Oberfläche des Films, einer Oberfläche eines Substrats oder einer Grenzfläche gesehen, eine dreieckige oder sechseckige Atomanordnung hat, in der, in einem Schnitt durch den Film gesehen, Metallatome geschichtet angeordnet sind oder Metallatome und Sauerstoffatome (oder Stickstoffatome) geschichtet angeordnet sind.
Beispiele für Kristallstrukturen, die in einem derartigen CAAC-Oxid-Halbleiterfilm enthalten sind, werden ausführlich unter Bezugnahme auf 8A bis 8E, 9A bis 9C sowie 10A bis 10C beschrieben. In 8A bis 8E, 9A bis 9C sowie 10A bis 10C entspricht die vertikale Richtung im Wesentlichen der c-Achsen-Richtung, und eine Ebene senkrecht zu der c-Achsen-Richtung entspricht im Wesentlichen der a-b-Ebene. Wenn nur der Begriff ”eine obere Hälfte” oder ”eine untere Hälfte” verwendet wird, ist die a-b-Ebene die Grenze. Des Weiteren stellt in 8A bis 8E ein von einem Kreis umschlossenes O ein vierfach koordiniertes O-Atom dar, und ein von einem doppelten Kreis umschlossenes O stellt ein dreifach koordiniertes O-Atom dar.
8A stellt eine Struktur dar, die ein sechsfach koordiniertes Indium-Atom (im Folgenden mit In-Atom bezeichnet) und sechs vierfach koordinierte Sauerstoff-Atome (im Folgenden als vierfach koordinierte O-Atome bezeichnet) nahe an dem In-Atom enthält. Eine Struktur, in der nur ein Metallatom und Sauerstoffe nahe an dem In-Atom dargestellt sind, wird hier als Teileinheit bezeichnet. Die Struktur in 8A ist eigentlich eine oktaedrische Struktur, sie ist jedoch der Einfachheit halber als eine plane Struktur dargestellt. Es ist zu bemerken, dass drei vierfach koordinierte O-Atome jeweils in einer oberen Hälfte und einer unteren Hälfte in 8A vorhanden sind. In der in 8A dargestellten Teileinheit beträgt die elektrische Ladung 0.
8B stellt eine Struktur dar, die ein fünffach koordiniertes Gallium-Atom (im Folgenden als Ga-Atom bezeichnet), drei dreifach koordinierte Sauerstoff-Atome (im Folgenden als dreifach koordinierte O-Atome bezeichnet) nahe an dem Ga-Atom sowie zwei vierfach koordinierte O-Atome nahe an dem Ga-Atom enthält. Alle dreifach koordinierten O-Atome befinden in der a-b-Ebene. Ein vierfach koordiniertes O-Atom befindet sich jeweils in einer oberen Hälfte und einer unteren Hälfte in 8B. Ein In-Atom kann auch die in 8B dargestellte Struktur haben, da ein In-Atom fünf Liganden haben kann. In der in 8B dargestellten Teileinheit beträgt die elektrische Ladung 0.
8C stellt eine Struktur dar, die ein vierfach koordiniertes Zink-Atom (im Folgenden als Zn-Atom bezeichnet) sowie vier vierfach koordinierte O-Atome nahe an dem Zn-Atom enthält. In 8C befindet sich ein vierfach koordiniertes O-Atom in einer oberen Hälfte, und drei vierfach koordinierte O-Atome befinden sich in einer unteren Hälfte. Als Alternative dazu können sich drei vierfach koordinierte O-Atome in der oberen Hälfte befinden, und ein vierfach koordiniertes O-Atom kann sich in der unteren Hälfte in 8C befinden. In der in 8C dargestellten Teileinheit beträgt die elektrische Ladung 0.
8D stellt eine Struktur dar, die ein sechsfach koordiniertes Zinn-Atom (im Folgenden als Sn-Atom bezeichnet) und sechs vierfach koordinierte O-Atome nahe an dem Sn-Atom enthält. In 8D befinden sich drei vierfach koordinierte O-Atome jeweils in einer oberen Hälfte und einer unteren Hälfte. In der in 8D dargestellten Teileinheit beträgt die elektrische Ladung +1.
8E stellt eine Teileinheit dar, die zwei Zn-Atome enthält. In 8E befindet sich ein vierfach koordiniertes O-Atom jeweils in einer oberen Hälfte und einer unteren Hälfte. In der in 8E dargestellten Teileinheit beträgt die elektrische Ladung –1.
Dabei bildet eine Vielzahl von Teileinheiten eine Gruppe, und eine Vielzahl von Gruppen bildet einen Ring (cycle), der als Einheit bezeichnet wird.
Im Folgenden wird eine Regel der Bindung zwischen den Teileinheiten beschrieben. Die drei O-Atome in der oberen Hälfte in Bezug auf das sechsfach koordinierte In-Atom in 8A weisen jeweils drei nahe In-Atome in der Abwärtsrichtung auf, und die drei O-Atome in der unteren Hälfte weisen jeweils drei nahe In-Atome in der Aufwärtsrichtung auf. Das eine O-Atom in der oberen Hälfte in Bezug auf das fünffach koordinierte Ga-Atom in 8B hat ein nahes Ga-Atom in der Abwärtsrichtung, und das eine O-Atom in der unteren Hälfte hat ein nahes Ga-Atom in der Aufwärtsrichtung. Das eine O-Atom in der oberen Hälfte in Bezug auf das vierfach koordinierte Zn-Atom in 8C hat ein nahes Zn-Atom in der Abwärtsrichtung, und die drei O-Atome in der unteren Hälfte haben jeweils drei nahe Zn-Atome in der Aufwärtsrichtung. Auf diese Weise ist die Anzahl der vierfach koordinierten O-Atome oberhalb des Metallatoms der Anzahl der Metallatome nahe an und unterhalb jedes der vierfach koordinierten O-Atome gleich. Desgleichen ist die Anzahl der vierfach koordinierten O-Atome unterhalb des Metallatoms gleich der Anzahl der Metallatome nahe an und oberhalb jedes der vierfach koordinierten O-Atome. Da die Koordinationszahl des vierfach koordinierten O-Atoms 4 ist, beträgt die Summe der Anzahl der Metallatome nahe an dem O-Atom und unterhalb desselben und der Anzahl der Metallatome nahe an dem O-Atom und oberhalb desselben 4. Dementsprechend können, wenn die Summe der Anzahl vierfach koordinierter O-Atome oberhalb des Metallatoms und der Anzahl vierfach koordinierter O-Atome unterhalb eines anderen Metallatoms 4 beträgt, die zwei Typen von Teileinheiten, die die Metallatome enthalten, gebunden sein. Beispielsweise ist das sechsfach koordinierte Metallatom (In oder Sn), wenn es über drei vierfach koordinierte O-Atome in der unteren Hälfte gebunden ist, an das fünffach koordinierte Metallatom (Ga oder In) oder das vierfach koordinierte Metallatom (Zn) gebunden.
Ein Metallatom, dessen Koordinationszahl 4, 5 oder 6 ist, ist über ein vierfach koordiniertes O-Atom in der c-Achsen-Richtung an ein anderes Metallatom gebunden. Zusätzlich dazu kann eine Gruppe auf andere Weise ausgebildet werden, indem eine Vielzahl von Teileinheiten kombiniert werden, so dass die gesamte elektrische Ladung der beschichteten Struktur 0 beträgt.
9A stellt ein Modell einer Gruppe dar, die in einer geschichteten Struktur eines Metalloxids auf In-Sn-Zn-Basis enthalten ist. 9B stellt eine Einheit dar, die drei Gruppen enthält. Es ist zu bemerken, dass 9C eine Atomanordnung in dem Fall darstellt, in dem die geschichtete Struktur in 9B aus der c-Achsen-Richtung betrachtet wird.
In 9A wird der Einfachheit halber ein dreifach koordiniertes O-Atom weggelassen, und ein vierfach koordiniertes O-Atom wird mit einem Kreis dargestellt, wobei die Zahl in dem Kreis die Anzahl vierfach koordinierter O-Atome angibt. Beispielsweise werden drei vierfach koordinierte O-Atome, die sich jeweils in einer oberen Hälfte und einer unteren Hälfte in Bezug auf ein Sn-Atom befinden, mit einer eingekreisten 3 bezeichnet. Desgleichen wird in 9A ein vierfach koordiniertes O-Atom, das sich jeweils in einer oberen Hälfte und einer unteren Hälfte in Bezug auf ein In-Atom befindet, mit einer eingekreisten 1 bezeichnet. Desgleichen stellt 9A auch ein Zn-Atom nahe an einem vierfach koordinierten O-Atom in einer unteren Hälfte sowie drei vierfach koordinierte O-Atome in einer oberen Hälfte sowie ein Zn-Atom nahe an einem vierfach koordinierten O-Atom in einer oberen Hälfte und drei vierfach koordinierte O-Atome in einer unteren Hälfte dar.
In der in der geschichteten Struktur des Metalloxids auf In-Sn-Zn-Basis in 9A enthaltenen Gruppe ist, der Reihe nach, von oben beginnend, ein Sn-Atom nahe an drei vierfach koordinierten O-Atomen jeweils in einer oberen Hälfte und einer unteren Hälfte an ein In-Atom nahe an einem vierfach koordinierten O-Atom jeweils in einer oberen Hälfte und einer unteren Hälfte gebunden, das In-Atom ist an ein Zn-Atom nahe an drei vierfach koordinierten O-Atomen in einer oberen Hälfte gebunden, das Zn-Atom ist über ein vierfach koordiniertes O-Atom in einer unteren Hälfte in Bezug auf das Zn-Atom an ein In-Atom nahe an drei vierfach koordinierten O-Atomen jeweils in einer oberen Hälfte und einer unteren Hälfte gebunden, das In-Atom ist an eine Teileinheit gebunden, die zwei Zn-Atome enthält und sich nahe an einem vierfach gebundenen O-Atom in einer oberen Hälfte befindet, und die Teileinheit ist an ein Sn-Atom nahe an drei vierfach koordinierten O-Atomen jeweils in einer oberen Hälfte und einer unteren Hälfte über ein vierfach koordiniertes O-Atom in einer unteren Hälfte in Bezug auf die Teileinheit gebunden. Eine Vielzahl derartiger Gruppen sind gebunden und bilden eine Einheit, die einem Ring entspricht.
Dabei kann angenommen werden, dass elektrische Ladung für eine Bindung eines dreifach koordinierten O-Atoms und elektrische Ladung für eine Bindung eines vierfach koordinierten O-Atoms –0,667 bzw. –0,5 beträgt. Beispielsweise betragen elektrische Ladung eines (sechsfach koordinierten oder fünffach koordinierten) In-Atoms, elektrische Ladung eines (vierfach koordinierten) Zn-Atoms und elektrische Ladung eines (fünffach koordinierten oder sechsfach koordinierten) Sn-Atoms +3, +2 bzw. +4. Damit beträgt die elektrische Ladung einer Teileinheit, die ein Sn-Atom enthält, +1. Dementsprechend ist eine elektrische Ladung von –1, die +1 aufhebt, erforderlich, um eine geschichtete Struktur auszubilden, die ein Sn-Atom enthält. Als eine Struktur, deren elektrische Ladung –1 beträgt, kann die Teileinheit angeführt werden, die zwei Zn-Atome enthält, wie dies in 8E dargestellt ist. Beispielsweise kann mit einer Teileinheit, die zwei Zn-Atome enthält, elektrische Ladung einer Teileinheit aufgehoben werden, die ein Sn-Atom enthält, so dass die elektrische Gesamtladung der geschichteten Struktur 0 betragen kann.
Ein In-Atom kann entweder fünf Liganden oder sechs Liganden haben. Das heißt, beim Einsatz der in 9B dargestellten Einheit kann ein Metalloxid-Kristall auf Basis von In-Sn-Zn (In₂SnZn₃O₈) gewonnen werden. Es ist zu bemerken, dass eine geschichtete Struktur des gewonnen Metalloxids auf Basis von In-Sn-Zn mit einer Formel In₂SnZn₂O₇(ZnO)_m (m ist 0 oder eine natürliche Zahl) ausgedrückt werden kann.
Die oben beschriebene Regel gilt auch für andere Metalloxide. Beispielsweise stellt 10A ein Modell einer Gruppe dar, die in einer geschichteten Struktur eines Metalloxid-Kristalls auf In-Ga-Zn-Basis enthalten ist.
In der in der geschichteten Struktur des Metalloxid-Kristalls auf In-Ga-Zn-Basis in 10A enthaltenen Gruppe ist, der Reihe nach, von oben beginnend, ein In-Atom nahe an drei vierfach koordinierten O-Atomen jeweils in einer oberen und einer unteren Hälfte an ein vierfach koordiniertes O-Atom in einer oberen Hälfte eines Zn-Atoms gebunden, das Zn-Atom ist über drei vierfach koordinierte O-Atome in einer unteren Hälfte in Bezug auf das Zn-Atom an ein Ga-Atom nahe an einem vierfach koordinierten O-Atom jeweils in einer oberen und einer unteren Hälfte gebunden, und das Ga-Atom ist über ein vierfach koordiniertes O-Atom in einer unteren Hälfte in Bezug auf das Ga-Atom an ein In-Atom nahe an drei vierfach koordinierten O-Atomen jeweils in einer oberen und einer unteren Hälfte gebunden. Eine Vielzahl derartiger Gruppen sind gebunden und bilden eine Einheit, die einem Ring entspricht.
10B stell eine Einheit dar, die drei Gruppen enthält. Es ist zu bemerken, dass 10C eine Anordnung von Atomen bei Betrachtung der geschichteten Struktur in 10B aus der c-Achsen-Richtung darstellt.
Dabei betragen elektrische Ladung eines (sechsfach koordinierten oder fünffach koordinierten) In-Atoms, elektrische Ladung eines (vierfach koordinierten) Zn-Atoms und elektrische Ladung eines (fünffach koordinierten) Ga-Atoms +3, +2 bzw. +3, und elektrische Ladung einer Teileinheit, die ein In-Atom, ein Zn-Atom oder ein Ga-Atom enthält, beträgt 0. Dadurch beträgt die elektrische Gesamtladung einer Gruppe, die eine Kombination derartiger Teileinheiten aufweist, stets 0.
Es ist zu bemerken, dass die in der geschichteten Struktur des Metalloxid-Kristalls auf In-Ga-Zn-Basis enthaltene Gruppe nicht auf die in 10A dargestellte Gruppe beschränkt ist.
Im Folgenden wird ein Verfahren zum Ausbilden bzw. Herstellen des CAAC-Oxid-Halbleiterfilms beschrieben.
Zunächst wird ein Oxid-Halbleiterfilm mit einem Sputtering-Verfahren oder dergleichen ausgebildet. Es ist zu bemerken, dass, wenn der Oxid-Halbleiterfilm ausgebildet wird und dabei das mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehene Halbleitersubstrat 200 auf einer hohen Temperatur gehalten wird, das Verhältnis eines kristallinen Abschnitts zu einem amorphen Abschnitt hoch sein kann. Dabei kann die Temperatur des mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehenen Halbleitersubstrats 200 beispielsweise 150°C oder mehr und 450°C oder weniger, vorzugsweise 200°C oder mehr und 350°C oder weniger betragen.
Dann kann der ausgebildete Oxid-Halbleiterfilm einer Wärmebehandlung unterzogen werden. Aufgrund der Wärmebehandlung kann das Verhältnis eines kristallinen Abschnitts zu einem amorphen Abschnitt hoch sein. Bei der Wärmebehandlung kann die Temperatur des mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehenen Halbleitersubstrats 200 beispielsweise 200°C oder mehr betragen und niedriger sein als die Temperatur, bei der sich das mit dem p-Kanal-Transistor und dem n-Kanal-Transistor versehene Halbleitersubstrat 200 ändert oder verformt, vorzugsweise 250°C oder höher und 450°C oder niedriger. Die Wärmebehandlung kann über 3 Minuten oder länger und vorzugsweise über 24 Stunden oder kürzer ausgeführt werden. Dies erklärt sich daraus, dass die Produktivität abnimmt, wenn die Wärmebehandlung über lange Zeit durchgeführt wird, auch wenn das Verhältnis eines kristallinen Abschnitts zu einem amorphen Abschnitt hoch sein kann. Es ist zu bemerken, dass die Wärmebehandlung in einer oxidierenden Atmosphäre oder einer inerten Atmosphäre durchgeführt werden kann, wobei sie jedoch nicht darauf beschränkt ist. Diese Wärmebehandlung kann bei verringertem Druck durchgeführt werden.
Die oxidierende Atmosphäre ist eine Atmosphäre, die ein oxidierendes Gas enthält. Als Beispiele für das oxidierende Gas können Sauerstoff, Ozon, Stickoxid und dergleichen angeführt werden. Vorzugsweise werden Komponenten (z. B. Wasser und Wasserstoff), die vorzugsweise nicht in dem Oxid-Halbleiterfilm enthalten sind, so weit wie möglich aus der oxidierenden Atmosphäre entfernt. Beispielsweise kann die Reinheit von Sauerstoff, Ozon oder Stickoxid 8 N (99,999999%) oder mehr, noch besser 9 N (99,9999999%) betragen.
Die oxidierende Atmosphäre kann ein inertes Gas, wie beispielsweise ein Edelgas, enthalten. Es ist anzumerken, dass die oxidierende Atmosphäre ein oxidierendes Gas in einer Konzentration enthält, die 10 ppm oder mehr beträgt. Eine inerte Atmosphäre enthält ein inertes Gas (Stickstoffgas, Edelgas oder dergleichen), und enthält ein reaktives Gas, wie beispielsweise ein oxidierendes Gas, in einer Konzentration unter 10 ppm.
Es ist anzumerken, dass eine Vorrichtung für beschleunigte thermische Ausheilung (rapid thermal annealing – RTA) für alle Wärmebehandlungen eingesetzt werden kann. Beim Einsatz der RTA-Vorrichtung kann die Wärmebehandlung bei hoher Temperatur durchgeführt werden, wenn die Erwärmungszeit kurz ist. So kann der Oxid-Halbleiterfilm ausgebildet werden, der ein hohes Verhältnis eines kristallinen Abschnitts zu einem amorphen Abschnitt hat, und eine Verringerung der Produktivität kann verhindert werden.
Jedoch ist die für alle Wärmebehandlungen eingesetzte Vorrichtung nicht auf eine RTA-Vorrichtung beschränkt, beispielsweise kann eine Vorrichtung eingesetzt werden, die mit einer Einheit versehen ist, die ein zu bearbeitendes Objekt mittels Wärmeleitung oder Wärmestrahlung von einem Widerstandsheizer oder dergleichen erwärmt. Beispielsweise kann ein elektrischer Ofen oder eine RTA-Vorrichtung, wie z. B. eine GRTA-Vorrichtung (gas rapid thermal annealing apparatus) oder eine LRTA-Vorrichtung (lamp rapid thermal annealing apparatus) als die Wärmebehandlungsvorrichtung angeführt werden, die für alle Wärmebehandlungen eingesetzt wird. Es ist zu bemerken, dass eine LRTA-Vorrichtung eine Vorrichtung ist, mit der ein zu bearbeitendes Objekt mittels Lichtstrahlung (einer elektromagnetischen Welle) erwärmt wird, die von einer Lampe, wie beispielsweise einer Halogenlampe, einer Metallhalogenidlampe, einer Xenonbogenlampe, einer Kohlebogenlampe, einer Hochdruck-Natriumdampflampe oder einer Hochdruck-Quecksilberdampflampe emittiert wird. Eine GRTA-Vorrichtung ist eine Vorrichtung, mit der ein zu bearbeitendes Objekt unter Verwendung eines Hochtemperaturgases als ein Wärmemedium erwärmt wird. Dabei ist die Temperatur des Hochtemperaturgases vorzugsweise höher als die Erwärmungstemperatur des zu bearbeitenden Objektes.
Beim Einsatz eines Metalloxids auf In-Ga-Zn-Basis, bei dem die Stickstoffkonzentration 1 × 10¹⁷ Atome/cm³ oder mehr und 5 × 10¹⁹ Atome/cm³ oder weniger beträgt, wird ein Metalloxid-Film mit einer hexagonalen Kristallstruktur mit c-Achsen-Ausrichtung ausgebildet, und eine oder mehrere Schicht/en, die Ga und Zn enthält/enthalten, wird/werden zwischen zwei Schichten der In-O-Kristallebenen (Kristallebenen, die Indium und Sauerstoff enthalten) geschaffen.
Um ein Metalloxid auf In-Sn-Zn-Basis auszubilden, kann beispielsweise ein Target mit einem Atomverhältnis In:Sn:Zn = 1:2:2, 2:1:3, 1:1:1 oder 20:45:35 eingesetzt werden.
So kann, wie oben beschrieben, der CAAC-Oxid-Halbleiterfilm ausgebildet werden.
Der CAAC-Oxid-Halbleiterfilm weist im Unterschied zu einem Oxid-Halbleiterfilm mit einer amorphen Struktur eine ausgeprägte Geordnetheit einer Bindung zwischen Metall und Sauerstoff auf. Das heißt, bei einem Oxid-Halbleiterfilm mit einer amorphen Struktur variiert die Anzahl von um ein angrenzendes Metallatom herum koordinierten Sauerstoffatomen entsprechend der Art des angrenzenden Metallatoms. Im Unterschied dazu ist bei dem CAC-Oxid-Halbleiterfilm die Anzahl von Sauerstoffatomen, die um ein angrenzendes Metallatom herum koordiniert sind, im Wesentlichen gleich. Daher tritt selbst auf mikroskopischer Ebene kaum Sauerstoffmangel auf, und Ladungsübertragung sowie Instabilität elektrischer Leitfähigkeit aufgrund von Wasserstoffatomen (einschließlich Wasserstoffionen), Alkali-Metallatomen oder dergleichen kann verhindert werden.
Daher ist es, wenn ein Transistor einen Kanalbildungsbereich aufweist, der unter Verwendung eines CAAC-Oxid-Halbleiterfilms ausgebildet wird, möglich, die Verschiebung der Schwellenspannung des Transistors zu verhindern, die aufgrund von Lichtbestrahlung oder eines sogenannten Bias-Temperature-Stress-Tests an dem Transistor auftritt, so dass der Transistor stabile elektrische Eigenschaften aufweisen kann.
Dann wird eine Ätzmaske über dem Oxid-Halbleiterfilm ausgebildet, und es wird Ätzen durchgeführt, so dass die Oxid-Halbleiterschicht 211 ausgebildet wird (7A).
Dann werden die Source-Elektrode 212a und die Drain-Elektrode 212b, die voneinander getrennt sind, in Kontakt mit der Oxid-Halbleiterschicht 211 ausgebildet (7B).
Die Source-Elektrode 212a und die Drain-Elektrode 212b können selektiv so ausgebildet werden, dass beispielsweise ein leitender Film (z. B. ein Metall-Film oder ein Silizium-Film, zu dem ein Verunreinigungselement hinzugefügt wird, das einen Leitfähigkeitstyp verleiht) mittels eines Sputtering-Verfahrens ausgebildet wird, eine Ätzmaske über dem leitenden Film ausgebildet wird und Ätzen durchgeführt wird. Als Alternative dazu kann ein Tintenstrahlverfahren eingesetzt werden. Es ist zu bemerken, dass der leitende Film, aus dem die Source-Elektrode 212a und die Drain-Elektrode 212b entsteht, mittels einer einzelnen Schicht oder einer Vielzahl übereinander angeordneter Schichten ausgebildet werden kann. Der leitende Film kann beispielsweise so ausgebildet werden, dass er eine dreischichtige Struktur hat, in der eine Al-Schicht zwischen Ti-Schichten eingeschlossen ist.
Anschließend wird der Gate-Isolierfilm 213 wenigstens über dem Kanalbildungsbereich der Oxid-Halbleiterschicht 211 ausgebildet, und, nachdem der Gate-Isolierfilm 213 ausgebildet ist, wird eine Öffnung ausgebildet (7C). Die Öffnung wird so ausgebildet, dass sie sich mit der Gate-Elektrode 204 überlappt.
Als der Gate-Isolierfilm 213 kann beispielsweise ein Film aus isolierendem Material (z. B. Siliziumnitrid, Siliziumnitridoxid, Siliziumoxynitrid, Siliziumoxid oder dergleichen) mittels eines Sputtering-Verfahrens ausgebildet werden. Es ist zu bemerken, dass der Gate-Isolierfilm 213 unter Verwendung einer einzelnen Schicht ausgebildet werden kann, oder indem eine Vielzahl von Schichten übereinander angeordnet werden. Dabei ist der Gate-Isolierfilm 213 so ausgebildet, dass er eine zweischichtige Struktur hat, in der beispielsweise eine Siliziumoxynitrid-Schicht über einer Siliziumnitrid-Schicht angeordnet ist. Es ist zu bemerken, dass in dem Fall, in dem der Gate-Isolierfilm 213 mittels eines Sputtering-Verfahrens ausgebildet wird, verhindert werden kann, dass Wasserstoff und Feuchtigkeit in die Oxid-Halbleiterschicht 211 eindringen. Des Weiteren ist der Gate-Isolierfilm 213 vorzugsweise ein isolierenden Oxidfilm, da Sauerstoff zugeführt werden kann, um Sauerstoff-Leerstellen aufzufüllen.
Es ist anzumerken, dass ”Siliziumnitridoxid” mehr Stickstoff als Sauerstoff enthält. Des Weiteren enthält ”Siliziumoxynitrid” mehr Sauerstoff als Stickstoff.
Dann kann der Oxid-Halbleiterfilm mittels Trockenätzen bearbeitet werden. Beispielsweise kann ein Chlorgas oder ein Mischgas aus Bortrichlorid-Gas und einem Chlorgas als ein für das Trockenätzen zu verwendendes Gas eingesetzt werden. In dieser Hinsicht bestehen jedoch keinerlei Einschränkungen, d. h., es kann Nassätzen eingesetzt werden, oder es kann ein anderes Verfahren eingesetzt werden, mit dem der Oxid-Halbleiterfilm verarbeitet werden kann.
Der Gate-Isolierfilm 213 enthält Sauerstoff wenigstens in einem Abschnitt, der mit der Oxid-Halbleiterschicht 211 in Kontakt ist, und er wird vorzugsweise unter Verwendung eines isolierenden Oxids ausgebildet, aus dem ein Teil des Sauerstoffs durch Erhitzen freigesetzt wird. Das heißt, es werden vorzugsweise die Materialien eingesetzt, die als Beispiel für das Material des Zwischenschicht-Isolierfilms 205 angeführt sind. Wenn der Abschnitt des Gate-Isolierfilms 213, der in Kontakt mit der Oxid-Halbleiterschicht 211 ist, unter Verwendung von Siliziumoxid ausgebildet wird, kann Sauerstoff in die Oxid-Halbleiterschicht 211 diffundiert werden, und es kann eine Verringerung des Widerstandes des Transistors verhindert werden.
Es ist anzumerken, dass der Gate-Isolierfilm 213 unter Verwendung eines sogenannten High-k-Materials, wie beispielsweise Hafniumsilikat (HfSiO_x), Hafniumsilikat, dem Stickstoff zugesetzt ist (HfSi_xO_yN_z), Hafniumaluminat, dem Stickstoff zugesetzt ist (HfAl_xO_yN_z), Hafniumoxid, Yttriumoxid oder Lanthanoxid ausgebildet werden kann, so dass Gate-Leckstrom verringert werden kann. Als Gate-Leckstrom wird hier Leckstrom bezeichnet, der zwischen einer Gate-Elektrode und einer Source- oder Drain-Elektrode fließt. Des Weiteren können eine Schicht, die unter Verwendung des High-k-Materials ausgebildet wird, und eine Schicht, die unter Verwendung von Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid, Siliziumnitridoxid, Aluminiumoxid, Aluminiumoxynitrid oder Galliumoxid ausgebildet wird, übereinander angeordnet werden. Es ist zu bemerken, dass, selbst wenn der Gate-Isolierfilm 213 eine geschichtete Struktur aufweist, der Abschnitt, der mit der Oxid-Halbleiterschicht 211 in Kontakt ist, vorzugsweise unter Verwendung eines isolierenden Oxids ausgebildet wird.
Der Gate-Isolierfilm 213 kann mittels eines Sputtering-Verfahrens ausgebildet werden. Die Dicke des Gate-Isolierfilms 213 kann 1 nm oder mehr und 300 nm oder weniger, vorzugsweise 5 nm oder mehr und 50 nm oder weniger, betragen. Wenn die Dicke des Gate-Isolierfilms 213 5 nm oder mehr beträgt, kann damit Gate-Leckstrom besonders verringert werden.
Des Weiteren kann eine dritte Wärmebehandlung (vorzugsweise bei einer Temperatur von 200°C oder darüber und 400°C oder darunter, beispielsweise bei einer Temperatur von 250°C oder darüber und 350°C oder darunter) in einer Atmosphäre aus inertem Gas oder einer Atmosphäre aus Sauerstoffgas durchgeführt werden. Mit der dritten Wärmebehandlung kann Wasserstoff oder Feuchtigkeit, der/die in der Oxid-Halbleiterschicht 211 zurückgeblieben ist, in den Gate-Isolierfilm diffundiert werden. Des Weiteren kann mittels der dritten Wärmebehandlung der Oxid-Halbleiterschicht 211 Sauerstoff aus dem Gate-Isolierfilm 213 zugeführt werden, der als Sauerstoffquelle dient.
Die dritte Wärmebehandlung kann nicht nur durchgeführt werden, nachdem der Gate-Isolierfilm 213 über der Oxid-Halbleiterschicht 211 ausgebildet ist, sondern auch, nachdem die Elektrode 214a und die Gate-Elektrode 214b an dem leitenden Film ausgebildet sind, oder der leitende Film ausgebildet ist, aus dem die Elektrode 214a und die Gate-Elektrode 214 entstehen.
Es ist zu bemerken, dass die Konzentration von Wasserstoff in der Oxid-Halbleiterschicht 211 vorzugsweise 5,0 × 10¹⁹ Atome/cm³ oder weniger, noch besser 5,0 × 10¹⁸ Atome/cm³ oder weniger beträgt. Wenn die Konzentration von Wasserstoff so niedrig ist, kann verhindert werden, dass sich die Schwellenspannung des Transistors in der negativen Richtung verschiebt.
Es ist zu bemerken, dass die Oxid-Halbleiterschicht 211 vorzugsweise eine niedrige Trägerkonzentration unter 1,0 × 10¹⁴/cm³ hat. Wenn die Trägerkonzentration niedrig ist, kann Sperrstrom schwach sein.
Dann wird ein leitender Film über dem Gate-Isolierfilm 213 ausgebildet, eine Ätzmaske wird über dem leitenden Film ausgebildet, und Ätzen wird durchgeführt, so dass die Elektrode 214a und die Gate-Elektrode 214b ausgebildet werden (7D).
Die Elektrode 214a und die Gate-Elektrode 214b können unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen für die Source-Elektrode 212a und die Drain-Elektrode 212b gleichen.
Vorzugsweise wird, obwohl dies nicht dargestellt ist, der Oxid-Halbleiterschicht 211 ein Dotierstoff unter Verwendung der Gate-Elektrode 214b als einer Maske zugesetzt, um einen Source-Bereich und einen Drain-Bereich in der Oxid-Halbleiterschicht 211 auszubilden.
Es ist dabei anzumerken, dass der Dotierstoff mittels eines Ionenimplantationsverfahrens oder eines Ionendotierverfahrens zugesetzt werden kann. Als Alternative dazu kann der Dotierstoff unter Verwendung von Plasmabehandlung in einer Atmosphäre aus einem Gas zugesetzt werden, das den Dotierstoff enthält. Als der Dotierstoff kann Stickstoff, Phosphor, Bor oder dergleichen zugesetzt werden.
Auf die oben beschriebene Weise kann ein Oxid-Halbleitertransistor über einem Transistor hergestellt werden, der unter Verwendung eines Halbleitersubstrats ausgebildet wird, wie dies in 6 dargestellt ist.
Ein Oxid-Halbleiter wird, wie oben beschrieben, vorzugsweise für den Oxid-Halbleitertransistor eingesetzt. Ein Transistor, der einen Oxid-Halbleiter enthält, kann hohe Feldeffekt-Mobilität aufweisen.
Es ist anzumerken, dass die tatsächliche Feldeffekt-Mobilität des Transistors, der einen Oxid-Halbleiter enthält, niedriger sein kann als seine ursprüngliche Mobilität. Einer der Gründe für die geringere Mobilität ist eine Fehlstelle im Inneren eines Halbleiters oder eine Fehlstelle an einer Grenzfläche zwischen dem Halbleiter und einem Isolierfilm. Wenn ein Levinson-Modell angewendet wird, kann die Feldeffekt-Mobilität in der Annahme, dass keine Fehlstelle im Inneren des Halbleiters vorhanden ist, theoretisch berechnet werden.
Wenn angenommen wird, dass die ursprüngliche Mobilität und die gemessene Feldeffekt-Mobilität eines Halbleiters μ₀ bzw. μ sind und eine Potenzialschranke (wie beispielsweise eine Korngrenze) in dem Halbleiter vorhanden ist, kann die gemessene Feldeffekt-Mobilität mit der folgenden Gleichung (3) ausgedrückt werden:
Gleichung 3

μ = μ₀exp(– E / kT) (3)

Dabei repräsentiert E die Höhe der Potenzialsperre, k repräsentiert die Boltzmann-Konstante und T repräsentiert die absolute Temperatur. Wenn angenommen wird, dass die Potenzialschranke auf eine Fehlstelle zurückzuführen ist, kann die Höhe der Potenzialschranke entsprechend dem Levinson-Modell mit der folgenden Gleichung (4) ausgedrückt werden: Gleichung 4
Dabei repräsentiert e die Elementarladung, N repräsentiert die durchschnittliche Fehlstellen- bzw. Defektdichte pro Flächeneinheit in einem Kanal, ε repräsentiert die Dielektrizitätskonstante des Halbleiters, n repräsentiert die Anzahl von Trägern pro Flächeneinheit in dem Kanal, C_ox repräsentiert die Kapazität pro Flächeneinheit, V_g repräsentiert die Gate-Spannung und t repräsentiert die Dicke des Kanals. Wenn die Dicke der Halbleiterschicht 30 nm oder weniger beträgt, kann davon ausgegangen werden, dass die Dicke des Kanals die gleiche ist wie die Dicke der Halbleiterschicht.
Der Drain-Strom I_d in einem linearen Bereich kann mit der folgenden Gleichung (5) ausgedrückt werden: Gleichung 5
Dabei repräsentiert L die Kanallänge, W repräsentiert die Kanalbreite, und L sowie W betragen jeweils 10 μm. Des Weiteren repräsentiert V_d die Drain-Spannung. Wenn beide Seiten der Gleichung (5) durch V_g dividiert werden und dann Logarithmen beider Seiten gebildet werden, kann die folgende Gleichung (6) gebildet werden: Gleichung 6
Die rechte Seite der Gleichung (6) ist eine Funktion von V_g. Aus der Gleichung (6) ergibt sich, dass die Defektdichte anhand des Gefälles einer Kurve in einem Diagramm ermittelt werden kann, das sich ergibt, indem tatsächlich gemessene Werte mit In(I_d/V_g) als Ordinate und 1/V_g als Abszisse dargestellt werden. Das heißt, die Defektdichte kann aus der I_d-V_g-Kennlinie des Transistors ermittelt werden. Die Defektdichte N eines Oxid-Halbleiters, bei dem das Verhältnis von Indium (In) zu Zinn (Sn) und Zink (Zn) 1:1:1 entspricht, beträgt ungefähr 1 × 10¹²/cm².
Auf Basis der so oder ähnlich ermittelten Defektdichte kann aus der Gleichung (3) und der Gleichung (4) mit 120 cm²/Vs berechnet werden. Die berechnete Mobilität eines In-Sn-Zn-Oxids, das eine Fehlstelle enthält, beträgt ungefähr 40 cm²/Vs. Wenn jedoch angenommen wird, dass keine Fehlstelle im Inneren des Halbleiters und an der Grenzfläche zwischen dem Halbleiter und einem Isolierfilm vorhanden ist, folgt aus den oben stehenden Ergebnissen, dass die Mobilität μ₀ des Oxid-Halbleiters 120 cm²/Vs beträgt.
Es ist anzumerken, dass selbst wenn keine Fehlstelle im Inneren eines Halbleiters vorhanden ist, Streuung an der Grenzfläche zwischen einem Kanal und einem Gate-Isolierfilm die Transporteigenschaften des Transistors beeinflusst. Das heißt, die Feldeffekt-Mobilität μ₁ an einer Position, die sich in einem Abstand x zu der Grenzfläche zwischen dem Kanal und dem Gate-Isolierfilm befindet, kann mit der folgenden Gleichung (7) ausgedrückt werden: Gleichung 7
Dabei repräsentiert D das elektrische Feld in der Gate-Richtung, und B sowie I sind Konstanten. B und I können aus tatsächlichen Messergebnissen gewonnen werden, bei den oben aufgeführten Messergebnissen beträgt B 4,75 × 10⁷ cm/s, und I beträgt 10 nm (die Tiefe, bis in die der Einfluss von Grenzflächen-Streuung erreicht). Wenn D zunimmt (d. h., wenn die Gate-Spannung erhöht wird), wird der zweite Term der Gleichung (7) größer, und dementsprechend wird die Feldeffekt-Mobilität μ₁ verringert.
Ergebnisse der Berechnung der Feldeffekt-Mobilität μ₂ eines Transistors, dessen Kanal einen idealen Oxid-Halbleiter ohne eine Fehlstelle im Inneren des Halbleiters enthält, sind in 11 dargestellt. Für die Berechnung wurde die Gerätesimulations-Software Sentaurus Device (hergestellt von Synopsys, Inc.) eingesetzt, und der Bandabstand, die Elektronenaffinität, die Dielektrizitätskonstante sowie die Dicke des Oxid-Halbleiters wurden mit 2,8 eV, 4,7 eV, 15 bzw. 15 nm angenommen. Des Weiteren wurden die Werte der Austrittsarbeit eines Gate, einer Source und eines Drain mit 5,5 eV, 4,6 eV bzw. 4,6 eV angenommen. Die Dicke eines Gate-Isolierfilms wurde mit 100 nm angenommen, und die Dielektrizitätskonstante desselben wurde mit 4,1 angenommen. Die Kanallänge und die Kanalbreite wurden jeweils mit 10 μm angenommen, und die Drain-Spannung V_d wurde mit 0,1 V angenommen.
Die Mobilität hat, wie in 11 gezeigt, einen Spitzenwert von 100 cm²/Vs oder mehr bei einer Gate-Spannung, die geringfügig über 1 V liegt, und nimmt ab, wenn die Gate-Spannung steigt, da der Einfluss von Grenzflächen-Streuung zunimmt. Es ist zu bemerken, dass, um Grenzflächen-Streuung zu reduzieren, eine Oberfläche der Halbleiterschicht auf der atomaren Ebene plan ist (Planheit der atomaren Schicht), wie dies mit der oben stehenden Gleichung (1) und dergleichen beschrieben ist.
Ergebnisse der Berechnungen von Kennlinien kleiner Transistoren, die unter Verwendung eines Oxid-Halbleiters hergestellt werden, der eine derartige Mobilität aufweist, sind in 12A bis 12C, 13A bis 13C sowie 14A bis 14C dargestellt. 15A und 15B stellen Querschnittsstrukturen der Transistoren dar, die für die Berechnung verwendet werden. Die in 15A und 15B dargestellten Transistoren enthalten jeweils einen Halbleiterbereich 303a und einen Halbleiterbereich 303c, die n⁺-Leitfähigkeit haben, in einer Oxid-Halbleiterschicht. Bei der Berechnung wurde der spezifische Widerstand des Halbleiterbereiches 303a und des Halbleiterbereiches 303c mit 2 × 10^–3 Ωcm angenommen.
Der in 15A dargestellte Transistor enthält einen Basis-Isolierfilm 301, einen eingebetteten Isolierfilm 302, der in den Basis-Isolierfilm 301 eingebettet ist und aus Aluminiumoxid besteht, den Halbleiterbereich 303a, den Halbleiterbereich 303c, einen Eigenhalbleiterbereich 303b zwischen ihnen, der als ein Kanalbildungsbereich dient, und ein Gate 305. Bei der Berechnung wurde die Breite des Gate 305 mit 33 nm angenommen.
Ein Gate-Isolierfilm 304 ist zwischen dem Gate 305 und dem Halbleiterbereich 303b ausgebildet. Des Weiteren sind ein Seitenwand-Isolator 306a sowie ein Seitenwand-Isolator 306b an beiden Seitenflächen des Gate 305 ausgebildet, und über dem Gate 305 ist ein Isolierfilm 307 ausgebildet, um einen Kurzschluss zwischen dem Gate 305 und einer anderen Verdrahtung zu vermeiden. Die Breite des Seitenwand-Isolators wurde mit 0,5 nm angenommen. Eine Source 308a und ein Drain 308b sind in Kontakt mit dem Halbleiterbereich 303a bzw. dem Halbleiterbereich 303c. Es ist zu bemerken, dass die Kanalbreite dieses Transistors 40 nm beträgt.
Der in 15B dargestellte Transistor enthält den Basis-Isolierfilm 301, den eingebetteten Isolierfilm 302, der aus Aluminiumoxid besteht, den Halbleiterbereich 303a, den Halbleiterbereich 303c, den Eigenhalbleiterbereich 303b zwischen ihnen, der als ein Kanalbildungsbereich dient, den Gate-Isolierfilm 304, das Gate 305, den Seitenwand-Isolator 306a sowie den Seitenwand-Isolator 306b, den Isolierfilm 307, die Source 308a und den Drain 308b.
Der in 15A dargestellte Transistor unterscheidet sich von dem in 15B dargestellten Transistor hinsichtlich des Leitfähigkeitstyps von Halbleiterbereichen unmittelbar unterhalb des Seitenwand-Isolators 306a und des Seitenwand-Isolators 306b. Die Halbleiterbereiche direkt unterhalb des Seitenwand-Isolators 306a und des Seitenwand-Isolators 306b sind Bereiche in dem in 15A dargestellten Isolator, die n⁺-Leitfähigkeit aufweisen, und sind in dem in 15B dargestellten Isolator Eigenhalbleiterbereiche. Das heißt, in der Halbleiterschicht in 15B ist ein Bereich mit einer Breite L_off vorhanden, der sich weder mit dem Halbleiterbereich 303a (dem Halbleiterbereich 303c) noch mit dem Gate 305 überlappt. Dieser Bereich wird als ein versetzter Bereich bzw. Offset-Bereich bezeichnet, und die Breite L_off wird als eine Offset-Länge bezeichnet. Die Offset-Länge ist der Breite des Seitenwand-Isolators 306a (des Seitenwand-Isolators 306b) gleich.
Die anderen bei der Berechnung verwendeten Parameter entsprechen den oben beschriebenen. Für die Berechnung wurde die von Synopsys, Inc. hergestellte Geräte-Simulationssoftware Sentaurus Device eingesetzt. 12A bis 12C zeigen die Abhängigkeit des Drain-Stroms (I_d, eine durchgehende Linie) und der Feldeffekt-Mobilität (μ, eine gepunktete Linie) des Transistors mit der in 15A dargestellten Struktur von der Gate-Spannung (V_g: Potenzialdifferenz, die ermittelt wird, indem das Potenzial der Source von dem des Gate subtrahiert wird). Der Drain-Strom I_d wird durch Berechnung ermittelt, wobei davon ausgegangen wird, dass die Drain-Spannung (V_d: eine Potenzialdifferenz, die ermittelt wird, indem das Potenzial der Source von dem des Drain subtrahiert wird) +1 V beträgt, und die Mobilität μ wird durch Berechnung ermittelt, wobei davon ausgegangen wird, dass die Drain-Spannung +0,1 V beträgt.
Die Dicke des Gate-Isolierfilms beträgt in 12A 15 nm, in 12B 10 nm und in 12C 5 nm. Da der Gate-Isolierfilm dünner ist, verringert sich der Drain-Strom I_d (Sperrstrom) insbesondere in einem Sperrzustand erheblich. Im Unterschied dazu kommt es zu keiner wahrnehmbaren Änderung des Spitzenwertes der Feldeffekt-Mobilität μ und des Drain-Stroms I_d (Durchlassstrom) in einem Durchlasszustand.
13A bis 13C zeigen die Abhängigkeit des Drain-Stroms I_d (eine durchgehende Linie) und der Feldeffekt-Mobilität μ (gepunktete Linie) des in 15B dargestellten Transistors, bei dem die Offset-Länge L_off 5 nm beträgt, von der Gate-Spannung V_g. Der Drain-Strom I_d wird durch Berechnung ermittelt, wobei davon ausgegangen wird, dass die Drain-Spannung +1 V beträgt, und die Feldeffekt-Mobilität μ wird durch Berechnung ermittelt, wobei davon ausgegangen wird, dass die Drain-Spannung +0,1 V beträgt. Die Dicke des Gate-Isolierfilms beträgt in 13A 15 nm, in 13B 10 nm und in 13C 5 nm.
14A bis 14C zeigen die Abhängigkeit des Drain-Stroms I_d (eine durchgehende Linie) und der Mobilität μ (eine gepunktete Linie) des in 15B dargestellten Transistors, bei dem die Offset-Länge L_off 15 nm beträgt, von der Gate-Spannung V_g. Der Drain-Strom I_d wird durch Berechnung ermittelt, wobei davon ausgegangen wird, dass die Drain-Spannung +1 V beträgt, und die Feldeffekt-Mobilität μ wird durch Berechnung ermittelt, wobei davon ausgegangen wird, dass die Drain-Spannung +0,1 V beträgt. Die Dicke des Gate-Isolierfilms beträgt in 14A 15 nm, in 14B 10 nm und in 14C 5 nm.
Bei beiden Strukturen verringert sich, da der Gate-Isolierfilm dünner ist, der Sperrstrom erheblich, während keine wahrnehmbare Änderung hinsichtlich des Spitzenwertes der Feldeffekt-Mobilität μ und des Durchlassstroms auftritt.
Es ist zu bemerken, dass der Spitzenwert der Feldeffekt-Mobilität μ in 12A bis 12C ungefähr 80 cm²/Vs, in 13A bis 13C ungefähr 60 cm²/Vs und in 14A bis 14C ungefähr 40 cm²/Vs beträgt. Daher nimmt der Spitzenwert der Mobilität μ ab, wenn die Offset-Länge L_off zunimmt. Des Weiteren gilt dies auch für den Sperrstrom. Der Durchlassstrom nimmt ebenfalls ab, wenn die Offset-Länge L_off zunimmt, jedoch findet die Verringerung des Durchlassstroms weitaus allmählicher statt als die Verringerung des Sperrstroms.
Der Oxid-Halbleitertransistor, der einen Oxid-Halbleiter enthält, kann, wie oben beschrieben, bemerkenswert hohe Feldeffekt-Mobilität aufweisen.
Es ist zu bemerken, dass der in dieser Ausführungsform als ein Oxid-Halbleitertransistor beschriebene Transistor lediglich ein Beispiel darstellt und dass ohne Beschränkung darauf verschiedene Ausführungsarten für den Oxid-Halbleitertransistor eingesetzt werden können.
Ein Transistor, bei dem ein Oxid-Halbleiter, der In, Sn und Zn als Hauptbestandteile enthält, als ein Kanalbildungsbereich zum Einsatz kommt, kann vorteilhafte Eigenschaften aufweisen, wenn der Oxid-Halbleiter abgeschieden wird und dabei ein Substrat erwärmt wird, oder wenn Wärmebehandlung nach Ausbilden eines Oxid-Halbleiterfilms durchgeführt wird. Es ist zu bemerken, dass als ein Hauptbestandteil ein Element bezeichnet wird, das in einer Zusammensetzung zu 5 Atom% oder mehr enthalten ist.
Wenn das Substrat nach der Ausbildung des Oxid-Halbleiterfilms, der In, Sn und Zn als Hauptbestandteile enthält, gezielt erwärmt bzw. erhitzt wird, kann die Feldeffekt-Mobilität des Transistors verbessert werden. Des Weiteren kann die Schwellenspannung des Transistors positiv verschoben werden, so dass der Transistor im Normalzustand sperrt.
16A bis 16C sind beispielhafte Diagramme, die jeweils Kennlinien eines Transistors zeigen, bei dem ein Oxid-Halbleiterfilm, der In, Sn und Zn als Hauptbestandteile enthält und eine Kanallänge L von 3 μm sowie eine Kanalbreite W von 10 μm hat, und ein Gate-Isolierfilm mit einer Dicke von 100 nm zum Einsatz kommen. Es ist anzumerken, dass V_d auf 10 V eingestellt wurde.
16A zeigt Kennlinien eines Transistors, dessen Oxid-Halbleiterfilm, der In, Sn und Zn als Hauptbestandteile enthält, mittels eines Sputtering-Verfahrens ausgebildet wurde, ohne ein Substrat gezielt zu erhitzen. Die Feldeffekt-Mobilität des Transistors beträgt 18,8 cm²/Vsec. Wenn hingegen der Oxid-Halbleiterfilm, der In, Sn und Zn als Hauptbestandteile enthält, ausgebildet wird und wobei das Substrat gezielt erhitzt wird, kann die Feldeffekt-Mobilität verbessert werden. 16B zeigt Kennlinien eines Transistors, dessen Oxid-Halbleiterfilm, der In, Sn und Zn als Hauptbestandteile enthält, ausgebildet wurde, während ein Substrat auf 200°C erhitzt wurde. Die Feldeffekt-Mobilität des Transistors beträgt 32,2 cm²/Vsec.
Die Feldeffekt-Mobilität kann weiter verbessert werden, indem Wärmebehandlung nach Ausbildung des Oxid-Halbleiterfilms durchgeführt wird, der In, Sn und Zn als Hauptbestandteile enthält. 16C zeigt Kennlinien eines Transistors, dessen Oxid-Halbleiterfilm, der In, Sn und Zn als Hauptbestandteile enthält, mittels Sputtern bei 200°C ausgebildet wurde und anschließend Wärmebehandlung bei 650°C unterzogen wurde. Die Feldeffekt-Mobilität des Transistors beträgt 34,5 cm²/Vsec.
Es wird davon ausgegangen, dass das gezielte Erhitzen des Substrats eine Verringerung von Feuchtigkeit bewirkt, die beim Ausbilden durch Sputtern in den Oxid-Halbleiterfilm gelangt. Des Weiteren ermöglicht die Wärmebehandlung nach der Filmausbildung, dass Wasserstoff, eine Hydroxylgruppe oder Feuchtigkeit freigesetzt und aus dem Oxid-Halbleiterfilm entfernt wird. Auf diese Weise kann die Feldeffekt-Mobilität verbessert werden. Es wird davon ausgegangen, dass eine derartige Verbesserung der Feldeffekt-Mobilität nicht nur durch die Entfernung von Verunreinigungen mittels Dehydratation oder Dehydrogenierung erreicht wird, sondern auch durch eine Verringerung des Atomabstandes aufgrund einer Zunahme der Dichte. Des Weiteren kann der Oxid-Halbleiter kristallisiert werden, indem er durch Entfernung von Verunreinigungen aus dem Oxid-Halbleiter hochrein gemacht wird. Beim Einsatz eines derartigen Oxid-Halbleiters von Nicht-Einkristall-Typ ist idealerweise zu erwarten, dass eine Feldeffekt-Mobilität über 100 cm²/Vsec erzielt wird.
Der Oxid-Halbleiter, der In, Sn und Zn als Hauptbestandteile enthält, kann auf die im Folgenden beschriebene Weise kristallisiert werden. Sauerstoffionen werden in den Oxid-Halbleiter implantiert, Wasserstoff, eine Hydroxylgruppe oder Feuchtigkeit, der/die in dem Oxid-Halbleiter enthalten ist, wird durch Wärmebehandlung freigesetzt, und der Oxid-Halbleiter wird über die Wärmebehandlung oder über eine andere später ausgeführte Wärmebehandlung kristallisiert. Mit dieser Kristallisierungsbehandlung bzw. Rekristallisierungsbehandlung kann ein Oxid-Halbleiter vom Nicht-Einkristalltyp mit vorteilhafter Kristallinität gewonnen werden.
Das gezielte Erhitzen des Substrats während der Filmbildung und/oder die Wärmebehandlung nach der Ausbildung des Films tragen/trägt nicht nur dazu bei, die Feldeffekt-Mobilität zu verbessern, sondern auch dazu, dass der Transistor im Normal- bzw. Ruhezustand sperrt. Bei einem Transistor, bei dem ein Oxid-Halbleiterfilm, der In, Sn und Zn als Hauptbestandteile enthält und ausgebildet wird, ohne ein Substrat gezielt zu erhitzen, als ein Kanalbildungsbereich verwendet wird, neigt die Schwellenspannung zur negativen Verschiebung. Im Unterschied dazu kann, wenn der Oxid-Halbleiterfilm eingesetzt wird, der ausgebildet wird, während das Substrat gezielt erhitzt wird, das Problem der Negativverschiebung der Schwellenspannung gelöst werden. Das heißt, die Schwellenspannung wird so verschoben, dass der Transistor im Ruhezustand sperrt, und diese Tendenz kann durch den Vergleich zwischen 16A und 16B bestätigt werden.
Es ist zu bemerken, dass die Schwellenspannung auch gesteuert werden kann, indem das Verhältnis von In zu Sn und Zn geändert wird, das heißt, wenn das Zusammensetzungsverhältnis von In zu Sn und Zn 2:1:3 beträgt, ist zu erwarten, dass ein im Ruhezustand sperrender Transistor ausgebildet wird.
Des Weiteren kann ein Oxid-Halbleiterfilm mit hoher Kristallinität gewonnen werden, indem das Zusammensetzungsverhältnis eines Target auf In:Sn:Zn = 2:1:3 eingestellt wird.
Die Temperatur beim gezielten Erhitzen des Substrats oder die Temperatur der Wärmebehandlung beträgt 150°C oder mehr, vorzugsweise 200°C oder mehr und des Weiteren vorzugsweise 400°C oder mehr. Wenn die Filmbildung oder Wärmebenadlung bei hoher Temperatur durchgeführt wird, kann der Transistor im Ruhezustand sperren.
Wenn das Substrat bei der Filmbildung erhitzt wird und/oder wenn nach der Filmbildung Wärmebehandlung durchgeführt wird, kann die Stabilität gegenüber Gate-Spannungsbelastung (gate-bias stress) verbessert werden. Wenn beispielsweise eine Gate-Spannung mit einer Stärke von 2 MV/cm bei 150°C über eine Stunde angelegt wird, kann Drift der Schwellenspannung weniger als ±1,5 V, vorzugsweise weniger als ±1,0 V betragen.
Ein BT-Test wurde an den folgenden zwei Transistoren durchgeführt:
Muster 1, bei dem keine Wärmebehandlung nach Ausbildung eines Oxid-Halbleiterfilms durchgeführt wurde, und
Muster 2, bei dem Wärmebehandlung bei 650°C nach Ausbildung eines Oxid-Halbleiterfilms durchgeführt wurde.
Zunächst wurden V_g-I_d-Kennlinien der Transistoren bei einer Substrattemperatur von 25°C und V_d von 10 V gemessen. Dann wurde die Substrattemperatur auf 150°C eingestellt, und V_d wurde auf 0,1 V eingestellt. Danach wurde V_g von 20 V angelegt, so dass die Stärke eines an Gate-Isolierfilm angelegten elektrischen Feldes 2 MV/cm betrug, und dieser Zustand wurde über eine Stunde aufrechterhalten. Dann wurde V_g auf 0 V eingestellt. Anschließend wurden V_g-I_d-Kennlinien der Transistoren bei einer Substrattemperatur von 25°C und V_d von 10 V gemessen. Dieser Prozess wird als positiver BT-Test bezeichnet.
Auf ähnliche Weise wurden zunächst V_g-I_d-Kennlinien der Transistoren bei einer Substrattemperatur von 25°C und V_d von 10 V gemessen. Dann wurde die Substrattemperatur auf 150°C eingestellt, und V_d wurde auf 0,1 V eingestellt. Danach wurde V_g von –20 V angelegt, so dass die Stärke eines an die Gate-Isolierfilme angelegten elektrischen Feldes –2 MV/cm betrug, und dieser Zustand wurde über eine Stunde aufrechterhalten. Dann wurde V_g auf 0 V eingestellt. Anschließend wurden V_g-I_d-Kennlinien der Transistoren bei einer Substrattemperatur von 25°C und V_d von 10 V gemessen. Dieser Prozess wird als negativer BT-Test bezeichnet.
17A und 17B zeigen Ergebnisse des positiven BT-Tests bzw. des negativen BT-Tests von Muster 1. 18A und 18B zeigen Ergebnisse des positiven BT-Tests bzw. des negativen BT-Tests von Muster 2.
Das Maß der Verschiebung der Schwellenspannung von Muster 1 aufgrund des positiven BT-Tests und das aufgrund des negativen BT-Tests betrugen 1,80 V bzw. –0,42 V. Das Maß der Verschiebung der Schwellenspannung von Muster 2 aufgrund des positiven BT-Tests und das aufgrund des negativen BT-Tests betrugen 0,79 V bzw. 0,76 V. Es erweist sich, dass bei Muster 1 und Muster 2 das Maß der Verschiebung der Schwellenspannung zwischen der vor den BT-Tests und der nach ihnen gering ist und die Zuverlässigkeit hoch ist.
Die Wärmebehandlung kann in einer Sauerstoffatmosphäre durchgeführt werden, als Alternative dazu kann die Wärmebehandlung zunächst in einer Atmosphäre aus Stickstoff oder einem inerten Gas oder unter verringertem Druck und dann in einer Atmosphäre durchgeführt werden, die Sauerstoff enthält. Sauerstoff wird dem Oxid-Halbleiter nach Dehydratation oder Dehydrogenierung zugeführt, so dass der Effekt der Wärmebehandlung weiter verstärkt werden kann. Als ein Verfahren zum Zuführen von Sauerstoff nach Dehydratation oder Dehydrogenierung kann ein Verfahren eingesetzt werden, bei dem Sauerstoffionen durch ein elektrisches Feld beschleunigt und in den Oxid-Halbleiterfilm implantiert werden.
Eine Störstelle aufgrund einer Sauerstoffleerstelle wird in dem Oxid-Halbleiter oder an einer Grenzfläche zwischen dem Oxid-Halbleiter und einem auf den Oxid-Halbleiter geschichteten Film leicht verursacht, jedoch können, wenn überschüssiger Sauerstoff aufgrund der Wärmebehandlung in dem Oxid-Halbleiter enthalten ist, ständig erzeugte Sauerstoffleerstellen mit überschüssigem Sauerstoff ausgeglichen werden. Der überschüssige Sauerstoff ist hauptsächlich Sauerstoff, der zwischen Gittern vorhanden ist. Wenn die Konzentration von Sauerstoff im Bereich von 1 × 10¹⁶ Atomen/cm³ bis 2 × 10²⁰ Atomen/cm³ eingestellt wird, kann überschüssiger Sauerstoff in dem Oxid-Halbleiter enthalten sein, ohne dass es zu Kristallverformung oder dergleichen kommt.
Wenn Wärmebehandlung so durchgeführt wird, dass wenigstens ein Teil des Oxid-Halbleiters Kristall enthält, kann ein stabilerer Oxid-Halbleiterfilm gewonnen werden. Wenn beispielsweise ein Oxid-Halbleiterfilm, der mittels Sputtern unter Verwendung eines Target ausgebildet wird, das ein Zusammensetzungsverhältnis von In:Sn:Zn = 1:1:1 aufweist, ohne ein Substrat gezielt zu erhitzen, mittels Röntgenstrahlbeugung (XRD) analysiert wird, ist eine Halo-Erscheinung zu beobachten. Der ausgebildete Oxid-Halbleiterfilm kann kristallisiert werden, wenn er Wärmebehandlung unterzogen wird. Die Temperatur der Wärmebehandlung kann den Umständen entsprechend eingestellt werden, so kann beispielsweise, wenn die Wärmebehandlung bei 650°C durchgeführt wird, ein deutliches Beugungsmaximum bei Röntgenbeugung beobachtet werden.
Es wurde eine XRD-Analyse eines In-Sn-Zn-O-Films durchgeführt. Die XRD-Analyse wurde unter Verwendung eines von Bruker AXC hergestellten Röntgendiffraktometers D8 ADVANCE durchgeführt, und die Messung wurde mittels eines sogenannten Out-of-Plane-Verfahrens durchgeführt.
Es wurden Muster A und Muster B angefertigt, und die XRD-Analyse wurde an ihnen durchgeführt. Ein Verfahren zum Herstellen von Muster A und Muster B wird im Folgenden beschrieben.
Ein In-Sn-Zn-O-Film mit einer Dicke von 100 nm wurde über einem Quarzsubstrat ausgebildet, das Dehydrogenierungs-Behandlung unterzogen worden war.
Der In-Sn-Zn-O-Film wurde mittels einer Sputtering-Vorrichtung mit einer Leistung von 100 W (Gleichstrom) in einer Sauerstoffatmosphäre ausgebildet. Ein In-Sn-Zn-O-Target mit einem Atomverhältnis In:Sn:Zn = 1:1:1 wurde als ein Target eingesetzt. Es ist zu bemerken, dass die Temperatur zum Erhitzen des Substrats bei der Filmbildung auf 200°C eingestellt war. Ein auf diese Weise erzeugtes Muster diente als Muster A.
Anschließend wurde ein Muster, das mit einem ähnlichen Verfahren wie dem von Muster A hergestellt wurde, Wärmebehandlung bei 650°C unterzogen. Als die Wärmebehandlung wurde Wärmebehandlung in einer Stickstoff-Atmosphäre zunächst über eine Stunde durchgeführt und des Weiteren wurde Wärmebehandlung in einer Sauerstoff-Atmosphäre über eine Stunde durchgeführt, ohne die Temperatur zu verringern. Ein auf diese Weise hergestelltes Muster diente als Muster B.
21 zeigt XRD-Spektren von Muster A und Muster B. Bei Muster A wurde kein auf Kristall zurückzuführendes Maximum beobachtet, während bei Muster B, wenn 20 ungefähr 35° betrug, sowie bei 37° bis 38° auf Kristall zurückzuführende Maxima beobachtet wurden.
Eigenschaften eines Transistors können, wie oben beschrieben, verbessert werden, wenn ein Substrat während des Abscheidens eines Oxid-Halbleiters, der In, Sn und Zn als Hauptbestandteile enthält, gezielt erhitzt wird und/oder indem Wärmebehandlung nach dem Abscheiden durchgeführt wird.
Das Erhitzen des Substrats und die Wärmebehandlung wirken sich dahingehend aus, dass verhindert wird, dass Wasserstoff und eine Hydroxylgruppe, die unvorteilhafte Verunreinigungen für einen Oxid-Halbleiter darstellen, in dem Film enthalten sind, oder dahingehend, dass Wasserstoff und eine Hydroxylgruppe aus dem Film entfernt werden. Das heißt, ein Oxid-Halbleiter kann gereinigt werden, indem Wasserstoff, der als eine Dotier-Verunreinigung dient, aus dem Oxid-Halbleiter entfernt wird, so dass ein im Ruhezustand sperrender Transistor gewonnen werden kann. Die Reinigung eines Oxid-Halbleiters ermöglicht es, dass der Sperrstrom des Transistors 1 aA/μm oder weniger beträgt. Hier repräsentiert die Einheit des Sperrstroms Strom pro Mikrometer einer Kanalbreite.
22 zeigt eine Beziehung zwischen dem Sperrstrom eines Transistors und dem Kehrwert der Substrattemperatur (absolute Temperatur) bei Messung. Hier stellt die horizontale Achse der Einfachheit halber einen Wert (1000/T) dar, der ermittelt wird, indem ein Kehrwert der Substrattemperatur bei Messung mit 1000 multipliziert wird.
Das heißt, der Sperrstrom betrug, wie in 22 gezeigt, 0,1 aA/μm (1 × 10^–19 A/μm) oder weniger und 10 zA/μm (1 × 10^–20 A/μm) oder weniger, wenn die Substrattemperatur 125°C bzw. 85°C betrug. Die proportionale Beziehung zwischen dem Logarithmus des Sperrstroms und dem Kehrwert der Temperatur legt nahe, dass der Sperrstrom bei Raumtemperatur (27°C) 0,1 zA/μm (1 × 10^–22 A/μm) oder weniger beträgt. So kann der Sperrstrom bei 125°C, 85°C und Raumtemperatur 1 aA/μm (1 × 10^–18 A/μm) oder weniger, 100 zA/μm (1 × 10^–19 A/μm) oder weniger bzw. 1 zA/μm (1 × 10^–21 A/μm) oder weniger betragen.
Es ist zu bemerken, dass, um zu verhindern, dass Wasserstoff oder Feuchtigkeit bei der Filmbildung in dem Oxid-Halbleiterfilm enthalten sind, die Reinheit eines Sputtering-Gases vorzugsweise erhöht wird, indem Undichtigkeit zur Außenseite einer Abscheidekammer und Entgasung aus einer Innenwand der Abscheidekammer ausreichend verhindert werden. Beispielsweise wird vorzugsweise ein Gas mit einem Taupunkt von –70°C oder niedriger als das Sputtering-Gas eingesetzt, um zu verhindern, dass Feuchtigkeit in dem Film enthalten ist. Des Weiteren wird vorzugsweise ein Target eingesetzt, das so gereinigt ist, dass es keine Verunreinigungen, wie Wasserstoff und Feuchtigkeit enthält. Obwohl es möglich ist, Feuchtigkeit aus einem Film eines Oxid-Halbleiters, der In, Sn und Zn als Hauptbestandteile enthält, mittels Wärmebehandlung zu entfernen, wird ein Film bevorzugt, der ursprünglich keine Feuchtigkeit enthält, da Feuchtigkeit aus dem Oxid-Halbleiter, der In, Sn und Zn als Hauptbestandteile enthält, bei einer höheren Temperatur freigesetzt wird als aus einem Oxid-Halbleiter, der In, Ga, und Zn als Hauptbestandteile enthält.
Die Beziehung zwischen der Substrattemperatur und elektrischen Eigenschaften des Transistors des Musters, bei dem Wärmebehandlung bei 650°C nach Ausbildung des Oxid-Halbleiterfilms durchgeführt wurde, wurde bewertet.
Der für die Messung verwendete Transistor hat eine Kanallänge L von 3 μm, eine Kanalbreite W von 10 μm, einen Wert von L_ov von 0 μm und dW von 0 μm. Es ist zu bemerken, dass V_d auf 10 V eingestellt war. Es ist anzumerken, dass die Substrattemperaturen –40°C, –25°C, 25°C, 75°C, 125°C und 150°C betrugen. Dabei wird bei dem Transistor die Breite eines Abschnitts, in dem sich eine Gate-Elektrode mit einer eines Paars von Elektroden überlappt, als L_ov bezeichnet, und die Breite eines Abschnitts der paarigen Elektroden, der sich nicht mit einem Oxid-Halbleiterfilm überlappt, wird als dW bezeichnet.
19 stellt die Abhängigkeit von I_d (eine durchgehende Linie) und der Feldeffekt-Mobilität (eine gepunktete Linie) von V_g dar. 20A stellt eine Beziehung zwischen der Substrattemperatur und der Schwellenspannung dar, und 20B stellt eine Beziehung zwischen der Substrattemperatur und der Feldeffekt-Mobilität dar.
Aus 20A ist ersichtlich, dass die Schwellenspannung niedriger wird, wenn die Substrattemperatur ansteigt. Es ist zu bemerken, dass die Schwellenspannung im Bereich von –40°C bis 150°C von 1,09 V auf –0,23 V abnimmt.
Aus 20B ist ersichtlich, dass die Feldeffekt-Mobilität abnimmt, wenn die Substrattemperatur zunimmt. Es ist zu bemerken, dass die Feldeffekt-Mobilität im Bereich von –40°C bis 150°C von 36 cm²/Vs auf 32 cm²/Vs abnimmt. Dadurch erweist sich, dass die Änderung elektrischer Eigenschaften in dem oben genannten Temperaturbereich geringfügig ist.
Bei einem Transistor, bei dem ein derartiger Oxid-Halbleiter, der In, Sn und Zn als Hauptbestandteile enthält, als ein Kanalbildungsbereich eingesetzt wird, kann eine Feldeffekt-Mobilität von 30 cm²/Vsec oder höher, vorzugsweise 40 cm²/Vsec oder höher und des Weiteren vorzugsweise 60 cm²/Vsec oder höher erzielt werden, wobei der Sperrstrom auf 1 aA/μm oder darunter gehalten wird und so ein für LSI erforderlicher Sperrstrom erreicht werden kann. Beispielsweise kann in einem FET, bei dem L/W 33 nm/40 nm ist, ein Durchlassstrom von 12 μA oder darüber fließen, wenn die Gate-Spannung 2,7 V beträgt und die Drain-Spannung 1,0 V beträgt. Des Weiteren können ausreichende elektrische Eigenschaften in einem Temperaturbereich gewährleistet werden, der für den Betrieb eines Transistors erforderlich ist.
Erläuterung der Bezugszeichen
100: D-Flipflop-Schaltung, 102: erstes Übertragungs-Gate, 104: erster Inverter, 106: Funktionsschaltung, 107: getakteter Inverter, 108: zweites Übertragungs-Gate, 110: zweiter Inverter, 112: getakteter Inverter, 114: Knoten, 116: Knoten, 120: erster p-Kanal-Transistor, 122: zweiter p-Kanal-Transistor, 124: Transistor, 126: Datenhalte-Abschnitt, 128: Kondensator, 130: D-Flipflop-Schaltung, 140: erster p-Kanal-Transistor, 142: zweiter p-Kanal-Transistor, 144: dritter p-Kanal-Transistor, 146: Transistor, 148: Datenhalte-Abschnitt, 150: Kondensator, 200: Halbleitersubstrat, das mit einem p-Kanal-Transistor und einem n-Kanal-Transistor versehen ist, 201: Bereich hoher Verunreinigungskonzentration, 202: Bereich niedriger Verunreinigungskonzentration, 203: Gate-Isolierfilm, 204: Gate-Elektrode, 205: Zwischenschicht-Isolierfilm, 210: Transistor mit einem Kanalbildungsbereich in einer Oxid-Halbleiterschicht, 211: Oxid-Halbleiterschicht, 212a: Source-Elektrode, 212b: Drain-Elektrode, 213: Gate-Isolierfilm, 214a: Elektrode, 214b: Gate-Elektrode, 301: Basis-Isolierfilm, 302: eingebetteter Isolierfilm, 303a: Halbleiterbereich, 303b: Halbleiterbereich, 303c: Halbleiterbereich, 304: Gate-Isolierfilm, 305: Gate, 306a: Seitenwand-Isolator, 306b: Seitenwand-Isolator, 307: Isolierfilm, 308a: Source und 308b: Drain.
Die vorliegende Anmeldung basiert auf der am 13. Mai 2011 beim japanischen Patentamt eingereichten japanischen Patentanmeldung mit der Serien-Nr. 2011-108358 , deren gesamter Inhalt hiermit durch Verweis einbezogen wird.

Claims

Halbleitervorrichtung, die umfasst: eine Schaltung, wobei die Schaltung einen Eingangsanschluss, ein erstes Übertragungsgatter, ein zweites Übertragungsgatter, einen ersten Inverter, einen zweiten Inverter, eine Funktionsschaltung, einen getakteten Inverter und einen Ausgangsanschluss umfasst, und wobei die Funktionsschaltung umfasst: einen ersten Transistor, einen zweiten Transistor und einen Kondensator, wobei der erste Transistor und der zweite Transistor p-Kanal-Transistoren sind, eine Source oder Drain des ersten Transistors elektrisch mit einer ersten Verdrahtung verbunden ist, der andere Anschluss von der Source und dem Drain des ersten Transistors elektrisch mit einer Source oder einem Drain des zweiten Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des zweiten Transistors elektrisch mit einer Source oder einem Drain des dritten Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des dritten Transistors elektrisch mit einer der Elektroden des Kondensators verbunden ist, und die andere der Elektroden des Kondensators elektrisch mit einer zweiten Verdrahtung verbunden ist, wobei der Eingangsanschluss elektrisch mit einem ersten Anschluss des ersten Übertragungsgatters verbunden ist, ein zweiter Anschluss des ersten Übertragungsgatters elektrisch mit einem ersten Anschluss des ersten Inverters und dem anderen Anschluss von der Source und Drain des zweiten Transistors verbunden ist, ein zweiter Anschluss des ersten Inverters und ein Gate des zweiten Transistors elektrisch mit einem ersten Anschluss des zweiten Übertragungsgatters verbunden sind, ein zweiter Anschluss des zweiten Übertragungsgatters elektrisch mit einem ersten Anschluss des zweiten Inverters und einem zweiten Anschluss des getakteten Inverters verbunden ist, und ein zweiter Anschluss des zweiten Inverters und ein erster Anschluss des getakteten Inverters elektrisch mit dem Ausgangsanschluss verbunden sind.
Halbleitervorrichtung nach Anspruch 1, wobei die erste Verdrahtung und die zweite Verdrahtung jeweils eine Stromquellenpotenzial-Leitung sind, der ein konstantes Potenzial zugeführt wird, und ein der ersten Verdrahtung zugeführtes Potenzial höher ist als ein der zweiten Verdrahtung zugeführtes Potenzial.
Halbleitervorrichtung nach Anspruch 1, wobei einem Gate des ersten Transistors ein Zeit-Signal zugeführt wird, das auf einen H-Pegel oder einen L-Pegel gesetzt ist, der getaktete Inverter so konfiguriert ist, dass ihm ein Taktsignal zugeführt wird, bevor die Schaltung in einen Sperrzustand geschaltet wird, der dritte Transistor geschlossen wird, wenn die Schaltung in einen Durchlasszustand geschaltet wird, nachdem die Schaltung in den Sperrzustand geschaltet wurde, das Taktsignal nicht in den getakteten Inverter eingegeben wird und eine Verdrahtung, in die das Taktsignal eingegeben wird, auf einem konstanten Potenzial gehalten wird, nachdem die Schaltung in den Durchlasszustand geschaltet ist, das Zeit-Signal auf den H-Pegel gesetzt wird und dann der dritte Transistor geöffnet wird, und nachdem der dritte Transistor geöffnet ist, ein gleiches Signal wie das Taktsignal als das Zeit-Signal eingegeben wird.
Halbleitervorrichtung nach Anspruch 1, wobei ein Sperrstrom pro Mikrometer Kanalbreiteneinheit des dritten Transistors bei Raumtemperatur 10 aA oder weniger beträgt.
Halbleitervorrichtung nach Anspruch 1, wobei der dritte Transistor eine Oxid-Halbleiterschicht umfasst.
Halbleitervorrichtung nach Anspruch 5, wobei die Oxid-Halbleiterschicht Kristall enthält.
Halbleitervorrichtung, die umfasst: eine Schaltung, wobei die Schaltung einen Eingangsanschluss, ein erstes Übertragungsgatter, ein zweites Übertragungsgatter, einen ersten Inverter, einen zweiten Inverter, eine Funktionsschaltung, einen getakteten Inverter und einen Ausgangsanschluss umfasst, und wobei die Funktionsschaltung einen ersten Transistor, einen zweiten Transistor und einen Kondensator umfasst, wobei der erste Transistor und der zweite Transistor p-Kanal-Transistoren sind, ein Knoten in einem potenzialfreien Zustand über den dritten Transistor elektrisch mit einer Source oder einem Drain des vierten Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des vierten Transistors elektrisch mit einer ersten Verdrahtung verbunden ist, eine Source oder Drain des ersten Transistors elektrisch mit der ersten Verdrahtung verbunden ist, der andere Anschluss von der Source und dem Drain des ersten Transistors elektrisch mit einer Source oder einem Drain des zweiten Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des zweiten Transistors elektrisch mit einer Source oder einem Drain des dritten Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des dritten Transistors elektrisch mit einer der Elektroden des Kondensators verbunden ist, und die andere der Elektroden des Kondensators elektrisch mit einer zweiten Verdrahtung verbunden ist, wobei der Eingangsanschluss elektrisch mit einem ersten Anschluss des ersten Übertragungsgatters verbunden ist, ein zweiter Anschluss des ersten Übertragungsgatters elektrisch mit einem ersten Anschluss des ersten Inverters und dem anderen Anschluss von der Source und Drain des zweiten Transistors verbunden ist, ein zweiter Anschluss des ersten Inverters und ein Gate des zweiten Transistors elektrisch mit einem ersten Anschluss des zweiten Übertragungsgatters verbunden sind, ein zweiter Anschluss des zweiten Übertragungsgatters elektrisch mit einem ersten Anschluss des zweiten Inverters und einem zweiten Anschluss des getakteten Inverters verbunden ist, und ein zweiter Anschluss des zweiten Inverters und ein erster Anschluss des getakteten Inverters elektrisch mit dem Ausgangsanschluss verbunden sind.
Halbleitervorrichtung nach Anspruch 7, wobei ein Gate des vierten Transistors so eingerichtet ist, dass ihm ein Rücksetz-Signal zugeführt wird.
Halbleitervorrichtung nach Anspruch 7, wobei die erste Verdrahtung und die zweite Verdrahtung jeweils eine Stromquellenpotenzial-Leitung sind, der ein konstantes Potenzial zugeführt wird, und ein der ersten Verdrahtung zugeführtes Potenzial höher ist als ein der zweiten Verdrahtung zugeführtes Potenzial.
Halbleitervorrichtung nach Anspruch 7, wobei einem Gate des ersten Transistors ein Zeit-Signal zugeführt wird, das auf einen H-Pegel oder einen L-Pegel gesetzt ist, der getaktete Inverter so konfiguriert ist, dass ihm ein Taktsignal zugeführt wird, bevor die Schaltung in einen Sperrzustand geschaltet wird, der dritte Transistor geschlossen wird, wenn die Schaltung in einen Durchlasszustand geschaltet wird, nachdem die Schaltung in den Sperrzustand geschaltet wurde, das Taktsignal nicht in den getakteten Inverter eingegeben wird und eine Verdrahtung, in die das Taktsignal eingegeben wird, auf einem konstanten Potenzial gehalten wird, nachdem die Schaltung in den Durchlasszustand geschaltet ist, das Zeit-Signal auf den H-Pegel gesetzt wird und dann der dritte Transistor geöffnet wird, und nachdem der dritte Transistor geöffnet ist, ein gleiches Signal wie das Taktsignal als das Zeit-Signal eingegeben wird.
Halbleitervorrichtung nach Anspruch 7, wobei ein Sperrstrom pro Mikrometer Kanalbreiteneinheit des dritten Transistors bei Raumtemperatur 10 aA oder weniger beträgt.
Halbleitervorrichtung nach Anspruch 7, wobei der dritte Transistor eine Oxid-Halbleiterschicht umfasst.
Halbleitervorrichtung nach Anspruch 12, wobei die Oxid-Halbleiterschicht Kristall enthält.
Halbleitervorrichtung, die umfasst: eine Flipflop-Schaltung, die eine Funktionsschaltung umfasst, wobei die Funktionsschaltung einen Transistor umfasst, der eine Oxid-Halbleiterschicht und einen Kondensator umfasst, und eine der Elektroden des Kondensators elektrisch mit einer Source oder einem Drain des Transistors verbunden ist.
Halbleitervorrichtung nach Anspruch 14, wobei ein Sperrstrom pro Mikrometer Kanalbreiteneinheit des dritten Transistors bei Raumtemperatur 10 aA oder weniger beträgt.
Halbleitervorrichtung nach Anspruch 14, wobei die Oxid-Halbleiterschicht Kristall enthält.
Halbleitervorrichtung, die umfasst: eine Schaltung, wobei die Schaltung einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen Kondensator umfasst, der erste Transistor und der zweite Transistor p-Kanal-Transistoren sind, der dritte Transistor eine Oxid-Halbleiterschicht umfasst, eine Source oder Drain des ersten Transistors elektrisch mit einer ersten Verdrahtung verbunden ist, der andere Anschluss von der Source und dem Drain des ersten Transistors elektrisch mit einer Source oder einem Drain des zweiten Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des zweiten Transistors elektrisch mit einer Source oder einem Drain des dritten Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des dritten Transistors elektrisch mit einer der Elektroden des Kondensators verbunden ist, und die andere der Elektroden des Kondensators elektrisch mit einer zweiten Verdrahtung verbunden ist.
Halbleitervorrichtung nach Anspruch 14, wobei die Schaltung einen vierten Transistor umfasst, ein Knoten in einem potenzialfreien Zustand über den dritten Transistor elektrisch mit einer Source oder einem Drain des vierten Transistors verbunden ist, der andere Anschluss von der Source und dem Drain des vierten Transistors elektrisch mit der ersten Verdrahtung verbunden ist, und ein Gate des vierten Transistors so konfiguriert ist, dass ihm ein Rücksetz-Signal zugeführt wird.
Halbleitervorrichtung nach Anspruch 17, wobei die erste Verdrahtung und die zweite Verdrahtung jeweils eine Stromquellenpotenzial-Leitung sind, der ein konstantes Potenzial zugeführt wird, und ein der ersten Verdrahtung zugeführtes Potenzial höher ist als ein der zweiten Verdrahtung zugeführtes Potenzial.
Halbleitervorrichtung nach Anspruch 17, wobei ein Sperrstrom pro Mikrometer Kanalbreiteneinheit des dritten Transistors bei Raumtemperatur 10 aA oder weniger beträgt.
Halbleitervorrichtung nach Anspruch 17, wobei die Oxid-Halbleiterschicht Kristall enthält.