JP2012257208A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012257208A
JP2012257208A JP2012105340A JP2012105340A JP2012257208A JP 2012257208 A JP2012257208 A JP 2012257208A JP 2012105340 A JP2012105340 A JP 2012105340A JP 2012105340 A JP2012105340 A JP 2012105340A JP 2012257208 A JP2012257208 A JP 2012257208A
Authority
JP
Japan
Prior art keywords
transistor
terminal
oxide semiconductor
electrically connected
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012105340A
Other languages
English (en)
Other versions
JP2012257208A5 (ja
JP5886127B2 (ja
Inventor
Seiichi Yoneda
誠一 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012105340A priority Critical patent/JP5886127B2/ja
Publication of JP2012257208A publication Critical patent/JP2012257208A/ja
Publication of JP2012257208A5 publication Critical patent/JP2012257208A5/ja
Application granted granted Critical
Publication of JP5886127B2 publication Critical patent/JP5886127B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

【課題】処理実行中に電源をオフしてもデータが保持され、且つ従来よりも占有面積が小さいＤフリップフロップ回路を有する半導体装置を提供する。
【解決手段】入力端子が、第１のトランスミッションゲートの第１の端子に電気的に接続され、第１のトランスミッションゲートの第２の端子が、第１のインバータの第１の端子及び機能回路の第２の端子に電気的に接続され、第１のインバータの第２の端子及び機能回路の第１の端子が、第２のトランスミッションゲートの第１の端子に電気的に接続され、第２のトランスミッションゲートの第２の端子が第２のインバータの第１の端子及びクロックドインバータの第２の端子に電気的に接続され、第２のインバータの第２の端子及びクロックドインバータの第１の端子は出力端子に電気的に接続されており、機能回路にはオフ電流が小さいトランジスタと容量素子との間にデータ保持部を有する半導体装置とする。
【選択図】図１

Description

本発明は、半導体装置に関する。本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えば薄膜トランジスタが挙げられる。従って、液晶表示装置及び記憶装置なども半導体装置に含まれるものである。
近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目されている。酸化物半導体は、トランジスタに適用することができる（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
表示装置及び記憶装置などには半導体素子がマトリクス状に配されている。マトリクス状に配された半導体素子は、周辺駆動回路によって制御される。周辺駆動回路を構成する回路の一つとしてＤフリップフロップ回路が挙げられる。
本発明の一態様は、処理実行中に電源をオフしてもデータが保持され、且つ従来よりも占有面積が小さいＤフリップフロップ回路を提供することを課題とする。
本発明の一態様は、入力端子と、第１及び第２のトランスミッションゲートと、第１及び第２のインバータと、機能回路と、クロックドインバータと、出力端子と、を有し、前記入力端子が、前記第１のトランスミッションゲートの第１の端子に電気的に接続され、前記第１のトランスミッションゲートの第２の端子が、前記第１のインバータの第１の端子及び前記機能回路の第２の端子に電気的に接続され、前記第１のインバータの第２の端子及び前記機能回路の第１の端子が、前記第２のトランスミッションゲートの第１の端子に電気的に接続され、前記第２のトランスミッションゲートの第２の端子が前記第２のインバータの第１の端子及び前記クロックドインバータの第２の端子に電気的に接続され、前記第２のインバータの第２の端子及び前記クロックドインバータの第１の端子が、前記出力端子に電気的に接続され、前記機能回路は、第１のｐチャネル型トランジスタと、第２のｐチャネル型トランジスタと、オフ電流が小さいトランジスタと、容量素子と、を有し、前記第１のｐチャネル型トランジスタのソース及びドレインの一方は第１の配線に電気的に接続され、前記第１のｐチャネル型トランジスタのソース及びドレインの他方は前記第２のｐチャネル型トランジスタのソース及びドレインの一方に電気的に接続され、前記第１のｐチャネル型トランジスタのゲートにはタイミング信号が入力され、前記第２のｐチャネル型トランジスタのソース及びドレインの他方は、前記オフ電流が小さいトランジスタのソース及びドレインの一方と前記第１のインバータの前記第１の端子に電気的に接続され、前記第２のｐチャネル型トランジスタのゲートは前記第１のインバータの前記第２の端子に電気的に接続され、前記オフ電流が小さいトランジスタのソース及びドレインの他方は前記容量素子の一方の電極に電気的に接続され、前記容量素子の他方の電極は第２の配線に電気的に接続されていることを特徴とする回路を搭載した半導体装置である。
前記半導体装置において、前記第１の配線及び前記第２の配線は一定の電位が供給される電源電位線であり、前記第１の配線の電位は前記第２の配線の電位よりも高いことが好ましい。
前記半導体装置において、再起動時には、前記クロックドインバータにはクロック信号が入力されず該クロック信号が入力される配線の電位は一定に保持され、前記第１のｐチャネル型トランジスタの前記ゲートに入力される前記タイミング信号は、前記オフ電流が小さいトランジスタがオンする前にＨレベルとなり、前記再起動時経過後には、前記タイミング信号は前記クロックドインバータに入力される前記クロック信号と同一の信号が入力されるとよい。
前記構成の半導体装置が有するフローティング状態のノードにリセット用トランジスタのソース及びドレインの一方が電気的に接続され、前記リセット用トランジスタのソース及びドレインの他方は前記第１の配線または前記第２の配線に電気的に接続され、前記リセット用トランジスタにはリセット信号が入力されることが好ましい。
前記構成において、前記オフ電流が小さいトランジスタのチャネル幅１μｍあたりのオフ電流は、室温下において１０ａＡ以下であることが好ましい。
なお、配線の一部に注目して説明する場合に、当該配線を「ノード」と呼ぶことがある。
本発明の一態様によれば、処理実行中にオフしてもデータが保持され、且つ従来よりも占有面積が小さいＤフリップフロップ回路を得ることができる。
本発明の一態様である半導体装置のＤフリップフロップ回路を説明する図。 従来の半導体装置のＤフリップフロップ回路を説明する図。 図１のＤフリップフロップ回路の動作を説明するタイミングチャート。 図２のＤフリップフロップ回路の動作を説明するタイミングチャート。 本発明の一態様である半導体装置のＤフリップフロップ回路を説明する図。 本発明の一態様に適用可能なトランジスタの断面概略図。 図６に示すトランジスタの作製方法を説明する図。 トランジスタに適用できる酸化物半導体の構造を説明する図。 トランジスタに適用できる酸化物半導体の構造を説明する図。 トランジスタに適用できる酸化物半導体の構造を説明する図。 計算によって得られた電界効果移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と電界効果移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と電界効果移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と電界効果移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性を説明する図。 試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を説明する図。 試料２であるトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を説明する図。 Ｉｄおよび電界効果移動度のＶｇ依存性を説明する図。 基板温度としきい値電圧の関係及び基板温度と電界効果移動度の関係を説明する図。 試料Ａおよび試料ＢのＸＲＤスペクトルを説明する図。 トランジスタのオフ電流と測定時基板温度との関係を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
本発明の一態様であるＤフリップフロップ回路について説明する。
図１（Ａ）には、本発明の一態様であるＤフリップフロップ回路１００の回路図を示し、図２（Ａ）には、従来のＤフリップフロップ回路１３０の回路図を示す。
図２（Ａ）に示すＤフリップフロップ回路１３０では、入力端子が、第１のトランスミッションゲート１０２の第１の端子に電気的に接続され、第１のトランスミッションゲート１０２の第２の端子が、ノード１１４を介して第１のインバータ１０４の第１の端子及びクロックドインバータ１０７の第２の端子に電気的に接続され、第１のインバータ１０４の第２の端子及びクロックドインバータ１０７の第１の端子が、ノード１１６を介して第２のトランスミッションゲート１０８の第１の端子に電気的に接続され、第２のトランスミッションゲート１０８の第２の端子が第２のインバータ１１０の第１の端子及びクロックドインバータ１１２の第２の端子に電気的に接続され、第２のインバータ１１０の第２の端子及びクロックドインバータ１１２の第１の端子が、出力端子に電気的に接続されている。なお、図２（Ｂ）には、クロックドインバータ１０７の構成を示す。
図１（Ａ）に示すＤフリップフロップ回路１００では、入力端子が、第１のトランスミッションゲート１０２の第１の端子に電気的に接続され、第１のトランスミッションゲート１０２の第２の端子が、ノード１１４を介して第１のインバータ１０４の第１の端子及び機能回路１０６の第２の端子に電気的に接続され、第１のインバータ１０４の第２の端子及び機能回路１０６の第１の端子が、ノード１１６を介して第２のトランスミッションゲート１０８の第１の端子に電気的に接続され、第２のトランスミッションゲート１０８の第２の端子が第２のインバータ１１０の第１の端子及びクロックドインバータ１１２の第２の端子に電気的に接続され、第２のインバータ１１０の第２の端子及びクロックドインバータ１１２の第１の端子が、出力端子に電気的に接続されている。
従って、図１（Ａ）に示すＤフリップフロップ回路１００と図２（Ａ）に示すＤフリップフロップ回路１３０は、クロックドインバータ１０７が機能回路１０６に置換されている点が異なる。
図１（Ｂ）に示す機能回路１０６は、第１のｐチャネル型トランジスタ１２０と、第２のｐチャネル型トランジスタ１２２と、オフ電流が小さいトランジスタ１２４と、容量素子１２８と、を有する。
第１のｐチャネル型トランジスタ１２０のソース及びドレインの一方は高電位側電源電位線Ｖｄｄに電気的に接続され、第１のｐチャネル型トランジスタ１２０のソース及びドレインの他方は第２のｐチャネル型トランジスタ１２２のソース及びドレインの一方に電気的に接続され、第１のｐチャネル型トランジスタ１２０のゲートにはタイミング信号ＣＬＫａが入力され、第２のｐチャネル型トランジスタ１２２のソース及びドレインの他方は、トランジスタ１２４のソース及びドレインの一方並びにノード１１４に電気的に接続され、第２のｐチャネル型トランジスタ１２２のゲートはノード１１６に電気的に接続され、トランジスタ１２４のソース及びドレインの他方は容量素子１２８の一方の電極に電気的に接続され、容量素子１２８の他方の電極は低電位側電源電位線Ｖｓｓに電気的に接続されている。そして、トランジスタ１２４のソース及びドレインの他方と、容量素子１２８の一方の電極の間にはデータ保持部１２６が設けられている。
図３は、図１（Ａ）のＤフリップフロップ回路１００の動作を説明するタイミングチャートであり、図４は、図２（Ａ）のＤフリップフロップ回路１３０の動作を説明するタイミングチャートである。
まず、図４に示すタイミングチャートについて説明する。図４において期間は期間ｔ１〜ｔ４の４つに分けられている。期間ｔ１はオフ期間であり、期間ｔ２はオン期間であり、期間ｔ３はオフ期間であり、期間ｔ４はオン期間である。なお、太い点線は、高電位であるか低電位であるかを決定できない部分を示す。
高電位側電源電位線Ｖｄｄの電位は、オン期間にはＨレベルとなり、オフ期間にはＬレベルとなる。
クロック信号ＣＬＫは、オン期間にのみ一定の周期で入力される。
反転クロック信号ＣＬＫＢは、クロック信号ＣＬＫを反転したものである。ただし、電源がオフされているとき（ＶｄｄがＬレベルのとき）にはクロック信号ＣＬＫと同様にＬレベルとなる。
データ信号Ｄは、Ｄフリップフロップ回路１３０にデータとして入力される信号である。
まず、Ｄフリップフロップ回路１３０の電源をオフ状態（期間ｔ１）からオン状態（期間ｔ２）にする。電源をオン状態にすることで、ＶｄｄはＨレベルとなり、クロック信号ＣＬＫと反転クロック信号ＣＬＫＢが入力される。ここで、データ信号Ｄを入力すると、初期には不定電位であったノード１１４の電位がデータ信号Ｄに応じてＨレベル（またはＬレベル）となる。そして、同じく初期には不定電位であったノード１１６の電位はノード１１４の電位とは逆になる。
すなわち、ノード１１４の電位がＨレベルのときにはノード１１６の電位はＬレベルとなり、ノード１１４の電位がＬレベルのときにはノード１１６の電位はＨレベルとなる。このとき、出力信号Ｑは、データ信号Ｄに応じたものとなる（期間ｔ２）。
次に、Ｄフリップフロップ回路１３０の電源をオン状態（期間ｔ２）からオフ状態（期間ｔ３）にして、すべての信号の入力を停止する（期間ｔ３）。
そして、再度、Ｄフリップフロップ回路１３０の電源をオフ状態（期間ｔ３）からオン状態（期間ｔ４）にすると、ＶｄｄはＨレベルとなり、クロック信号ＣＬＫと反転クロック信号ＣＬＫＢが入力される。ここで、データ信号Ｄを入力すると、期間ｔ２と同様に、出力信号Ｑは、データ信号Ｄに応じたものとなるが、期間ｔ３に応じてノード１１４とノード１１６の電位が変動し、不定状態となるので、出力信号Ｑも期間ｔ４の初期には不定である（期間ｔ４）。
すなわち、Ｄフリップフロップ回路１３０では、オフ状態にする前のデータを保持することができず、処理実行中にはオフ状態にすることができない。
図３に示すタイミングチャートについて説明する。図３において期間は期間ｔ１〜ｔ７の７つに分けられている。期間ｔ１はオフ期間であり、期間ｔ２は起動期間であり、期間ｔ３は処理期間であり、期間ｔ４はデータ保持期間であり、期間ｔ５はオフ期間であり、期間ｔ６は再起動期間であり、期間ｔ７は処理期間である。なお、再起動期間及び処理期間には電源はオンしている。太い点線は、高電位であるか低電位であるかを決定できない部分を示す。
タイミング信号ＣＬＫａは、外部回路でクロック信号ＣＬＫを基に生成した信号である。
まず、Ｄフリップフロップ回路１００の電源をオフ状態（期間ｔ１）からオン状態（期間ｔ２）にする。電源をオン状態にすることで、ＶｄｄはＨレベルとなる。クロック信号ＣＬＫは入力しないが、タイミング信号ＣＬＫａを入力する。また、ゲート制御信号Ｇｃを入力してＨレベルとして起動期間を終了し、処理期間に移行する（期間ｔ２から期間ｔ３）。
すなわち、起動期間（期間ｔ２）には、クロックドインバータ１１２にはクロック信号ＣＬＫが入力されず、クロック信号ＣＬＫが入力される配線の電位は一定に保持され、第１のｐチャネル型トランジスタ１２０のゲートに入力されるタイミング信号ＣＬＫａは、トランジスタ１２４がオンする前にＨレベルとなる。そして、期間ｔ３からは電源がオフ状態となるまでタイミング信号ＣＬＫａにはクロックドインバータ１１２に入力されるクロック信号ＣＬＫと同一の信号が入力される。
期間ｔ３では、データ信号Ｄの入力を開始し、ゲート制御信号Ｇｃの入力によりトランジスタ１２４がオンしているので、ノード１１４の電位がＨレベルとなり、ノード１１６の電位がＬレベルとなる。クロック信号ＣＬＫと反転クロック信号ＣＬＫＢが入力されることで、Ｄフリップフロップ回路１３０と同様に動作し、データ信号Ｄに応じた出力信号Ｑが出力される（期間ｔ３）。
または、クロック信号ＣＬＫに代えて期間ｔ３においてクロック信号ＣＬＫと同一であるタイミング信号ＣＬＫａが入力されていてもよい。
次に、ゲート制御信号ＧｃをＬレベルとしてトランジスタ１２４をオフし、Ｄフリップフロップ回路１００の電源をオフする前のデータ保持処理を行う（期間ｔ４）。この期間ｔ４に、ノード１１４のデータをデータ保持部１２６に書き込む。
そして、Ｄフリップフロップ回路１００の電源をオン状態（データ保持期間（期間ｔ４））からオフ状態（期間ｔ５）にする。その後、電源をオン状態にすると、ＶｄｄはＨレベルとなる（期間ｔ５から期間ｔ６）。クロック信号ＣＬＫは入力しないが、タイミング信号ＣＬＫａを入力する。また、ゲート制御信号Ｇｃを入力してＨレベルとして再起動期間を終了し、処理期間に移行する（期間ｔ６から期間ｔ７）。そして再び、データ信号Ｄの入力を開始する（期間ｔ７）。
ここで、出力信号Ｑに注目すると、期間ｔ２とは異なり、Ｄフリップフロップ回路１００の電源をオン状態（データ保持期間（期間ｔ４））からオフ状態（期間ｔ５）にする直前のデータが出力されている。これはデータ保持部１２６に直前のデータが保持されていたからである。データ保持部１２６は、トランジスタ１２４のソースまたはドレインと、一方の電極が低電位側電源線Ｖｓｓに電気的に接続された容量素子１２８の他方の電極の間に設けられる。このように電源をオフしてもデータ保持が可能なデータ保持部１２６を実現するためには、トランジスタ１２４として、オフ電流が小さいトランジスタを用いればよい。
トランジスタ１２４として用いることができるオフ電流が小さいトランジスタとしては、チャネル幅１μｍあたりのオフ電流値を室温下において１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下にすることが可能なものを用いればよく、好ましくは１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、より好ましくは１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下、最も好ましくは１ｙＡ／μｍ（１×１０−２４Ａ／μｍ）以下にする。
このように、図１（Ａ）に示すＤフリップフロップ回路１００では、オフ状態にする前のデータを保持することができ、処理実行中にもオフ状態とすることができる。
なお、Ｄフリップフロップ回路１００にリセット信号が入力される構成としてもよい。Ｄフリップフロップ回路１００にリセット信号が入力される構成とするには、機能回路１０６として、図１（Ｂ）に示すものに代えて図５に示すものを用いればよい。リセット信号が入力されることで、フローティング状態のノードを起動期間（期間ｔ２）以前にＬレベルまたはＨレベルとし、動作時に任意のノードが浮動電位となることを防止することができる。
図５に示す機能回路１０６は、第１のｐチャネル型トランジスタ１４０と、第２のｐチャネル型トランジスタ１４２と、第３のｐチャネル型トランジスタ１４４と、オフ電流が小さいトランジスタ１４６と、容量素子１５０と、を有する。
第１のｐチャネル型トランジスタ１４０のソース及びドレインの一方は高電位側電源電位線Ｖｄｄに電気的に接続され、第１のｐチャネル型トランジスタ１４０のソース及びドレインの他方は第２のｐチャネル型トランジスタ１４２のソース及びドレインの一方並びに第３のｐチャネル型トランジスタ１４４のソース及びドレインの一方に電気的に接続され、第１のｐチャネル型トランジスタ１４０のゲートにはタイミング信号ＣＬＫａが入力され、第２のｐチャネル型トランジスタ１４２のソース及びドレインの他方と第３のｐチャネル型トランジスタ１４４のソース及びドレインの他方は、トランジスタ１４６のソース及びドレインの一方並びにノード１１４に電気的に接続され、第２のｐチャネル型トランジスタ１４２のゲートにはリセット信号Ｒｅｓが入力され、第３のｐチャネル型トランジスタ１４４のゲートはノード１１６に電気的に接続され、トランジスタ１４６のソース及びドレインの他方は容量素子１５０の一方の電極に電気的に接続され、容量素子１５０の他方の電極は低電位側電源電位線Ｖｓｓに電気的に接続されている。そして、トランジスタ１４６のソース及びドレインの他方と、容量素子１５０の一方の電極の間にはデータ保持部１４８が設けられている。
上記説明したトランジスタ１２４及びトランジスタ１４６としては酸化物半導体トランジスタを用いることが好ましい。
ただし、本発明において、トランジスタは特定の構成のものに限定されず、様々な構成のものを用いることができる。従って、トランジスタは、多結晶シリコンにより構成されるトランジスタであってもよいし、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に設けられるトランジスタであってもよい。
なお、本発明の回路を構成するトランジスタ１２４及びトランジスタ１４６はｎチャネル型トランジスタとしたが、これに限定されず、適宜ｐチャネル型トランジスタを用いてもよい。
次に、本発明に適用することのできるオフ電流の小さいトランジスタについて説明する。オフ電流の小さいトランジスタとしては、半導体特性を示す金属酸化物により設けられたトランジスタが挙げられる。オフ電流の小さいトランジスタ以外のトランジスタとしては、半導体基板に設けられたトランジスタが挙げられる。
図６は、本発明に適用することのできるトランジスタの断面構造の概略の一例を示す図である。図６においては、半導体基板に設けられたトランジスタ上にオフ電流の小さいトランジスタが形成されている。半導体基板に設けられたトランジスタは、ｐチャネル型トランジスタとｎチャネル型トランジスタの双方を含んでいてもよいし、一方のみが設けられていてもよい。
半導体基板に設けられたｐチャネル型トランジスタ及びｎチャネル型トランジスタは、一般的な方法により形成すればよい。半導体基板に設けられたｐチャネル型トランジスタ及び半導体基板に設けられたｎチャネル型トランジスタを形成した後に、これらの上にオフ電流の小さいトランジスタを形成する。すなわち、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００を被形成基板として、該基板上にオフ電流の小さいトランジスタを形成する。オフ電流の小さいトランジスタとしては、酸化物半導体層にチャネル形成領域を有するトランジスタが挙げられる。
なお、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００は、ソース領域及びドレイン領域として機能する高濃度不純物領域２０１、低濃度不純物領域２０２、ゲート絶縁膜２０３、ゲート電極２０４、層間絶縁膜２０５を有する（図６）。
酸化物半導体層にチャネル形成領域を有するトランジスタ２１０は、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００上に設けられた酸化物半導体層２１１と、酸化物半導体層２１１に接して離間して設けられたソース電極２１２ａ及びドレイン電極２１２ｂと、酸化物半導体層２１１の少なくともチャネル形成領域上に設けられたゲート絶縁膜２１３と、酸化物半導体層２１１に重畳してゲート絶縁膜２１３上に設けられたゲート電極２１４ｂと、を有する（図７（Ｄ））。なお、図示していないが電極２１４ａとゲート電極２１４ｂは電気的に接続され、ゲート電極２０４と電極２１４ａは電気的に接続されている。
層間絶縁膜２０５は、酸化物半導体層２１１の下地絶縁膜としても機能する。
層間絶縁膜２０５は、少なくとも表面に酸素を含み、酸素の一部が加熱処理により脱離する絶縁性酸化物により形成するとよい。酸素の一部が加熱処理により脱離する絶縁性酸化物としては、化学量論比よりも多くの酸素を含むものを用いることが好ましい。これは、該加熱処理により、層間絶縁膜２０５に接する酸化物半導体膜に酸素を供給することができるためである。
化学量論比よりも多くの酸素を含む絶縁性酸化物として、例えば、ＳｉＯｘにおいてｘ＞２である酸化シリコンが挙げられる。ただし、これに限定されず、層間絶縁膜２０５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウムまたは酸化イットリウムなどで形成してもよい。
なお、層間絶縁膜２０５は、複数の膜が積層されて形成されていてもよい。層間絶縁膜２０５は、例えば、窒化シリコン膜上に酸化シリコン膜が設けられた積層構造であってもよい。
ところで、化学量論比よりも多くの酸素を含む絶縁性酸化物では、酸素の一部が加熱処理により脱離しやすい。酸素の一部が加熱処理により脱離しやすいときのＴＤＳ分析による酸素の脱離量（酸素原子に換算した値）は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であるとよい。
ここで、ＴＤＳ分析の方法について説明する。ＴＤＳ分析における気体の脱離量は、イオン強度の時間積分値に比例する。このため、酸化物におけるイオン強度の時間積分値と標準試料の基準値から、気体の脱離量を計算することができる。標準試料の基準値は、ある特定の原子を含む試料（標準試料）におけるスペクトルの積分値に対する原子密度の割合である。
例えば、所定の密度の水素を含むシリコンウェハ（標準試料）のイオン強度の時間積分値と酸化物のイオン強度の時間積分値から、酸化物の酸素分子（Ｏ２）の脱離量（ＮＯ２）は、ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×αの式で求めることができる。
ＮＨ２は、標準試料から脱離した水素分子（Ｈ２）を密度に換算した値である。ＳＨ２は、標準試料の水素分子（Ｈ２）のイオン強度の時間積分値である。すなわち、ＮＨ２／ＳＨ２を標準試料の基準値とする。ＳＯ２は、絶縁性酸化物の酸素分子（Ｏ２）のイオン強度の時間積分値である。αは、イオン強度に影響する係数である。前記式の詳細に関しては、特開平０６−２７５６９７号公報を参照されたい。
なお、ＴＤＳ分析による酸素の脱離量（酸素原子に換算した値）は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した場合の値を示している。
なお、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、前記係数αは酸素分子のイオン化率を含んでいるため、酸素分子の放出量を評価することで、酸素原子の放出量についても算出することができる。
なお、ＮＯ２は酸素分子（Ｏ２）の脱離量である。そのため、酸素原子で換算した酸素の脱離量は、酸素分子（Ｏ２）の脱離量の２倍である。
層間絶縁膜２０５は、スパッタリング法またはＣＶＤ法などにより形成すればよいが、好ましくはスパッタリング法を用いて形成する。層間絶縁膜２０５として、酸化シリコン膜を形成する場合には、ターゲットとして石英（好ましくは合成石英）ターゲット、スパッタリングガスとしてアルゴンガスを用いればよい。または、ターゲットとしてシリコンターゲット、スパッタリングガスとして酸素を含むガスを用いてもよい。なお、酸素を含むガスとしては、アルゴンガスと酸素ガスの混合ガスでもよいし、酸素ガスのみであってもよい。
層間絶縁膜２０５を形成した後、酸化物半導体層２１１となる酸化物半導体膜を形成する前に、第１の加熱処理を行う。第１の加熱処理は、層間絶縁膜２０５中に含まれる水及び水素を除去するための工程である。第１の加熱処理の温度は、層間絶縁膜２０５中に含まれる水及び水素が脱離する温度（脱離量のピークを有する温度）以上ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００の変質または変形する温度未満とするとよく、好ましくは４００℃以上７５０℃以下とし、後に行う第２の加熱処理よりも低い温度とすればよい。
そして、酸化物半導体膜を形成した後、第２の加熱処理を行う。第２の加熱処理は、層間絶縁膜２０５を酸素の供給源として酸化物半導体膜に酸素を供給する工程である。ただし、第２の加熱処理を行うタイミングはこれに限定されず、酸化物半導体膜を加工して酸化物半導体層２１１を形成した後に行ってもよい。
なお、第２の加熱処理は、窒素ガス、またはヘリウム、ネオン若しくはアルゴンなどの希ガス雰囲気中で行い、該雰囲気中に、水素、水、水酸基または水素化物などが含まれていないことが好ましい。または、加熱処理装置に導入する窒素ガス、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第２の加熱処理の条件、または酸化物半導体膜若しくは酸化物半導体層２１１の材料によっては、酸化物半導体膜若しくは酸化物半導体層２１１が結晶化され、微結晶層または多結晶層となる場合もある。例えば、結晶化率が９０％以上または８０％以上の微結晶層となる場合もある。また、第２の加熱処理の条件、または酸化物半導体膜若しくは酸化物半導体層２１１の材料によっては、結晶成分を含まない非晶質となる場合もある。また、非晶質層中に微結晶（結晶粒径１ｎｍ以上２０ｎｍ以下）が混在することもある。
なお、第２の加熱処理に際して層間絶縁膜２０５は、酸素の供給源となる。
なお、酸化物半導体膜の被形成面である層間絶縁膜２０５の平均面粗さ（Ｒａ）は０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。酸化物半導体膜が結晶性である場合に結晶方位を揃えることができるためである。
なお、ここで、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を、測定面に対して適用できるよう三次元に拡張したものをいう。平均面粗さ（Ｒａ）は、基準面から指定面までの偏差の絶対値を平均した値で表現される。
ここで、中心線平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、下記の式（１）で与えられる。
そして、平均面粗さ（Ｒａ）は、測定データの示す面である測定面をＺ＝Ｆ（Ｘ，Ｙ）で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、下記の式（２）で与えられる。
ここで、指定面は、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）の４点で表される四角形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。
また、基準面は、指定面の平均の高さにおける、ＸＹ平面と平行な面である。つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
このように、層間絶縁膜２０５の平均面粗さを０．１ｎｍ以上０．５ｎｍ未満とするためには、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を行えばよい。ＣＭＰ処理は、酸化物半導体膜の形成前に行えばよいが、第１の加熱処理の前に行うことが好ましい。
ここで、ＣＭＰ処理は、一回以上行えばよい。複数回に分けてＣＭＰ処理を行う場合には、高い研磨レートで一次研磨を行った後、低い研磨レートで仕上げ研磨を行うことが好ましい。
また、層間絶縁膜２０５を平坦化させるためには、ＣＭＰ処理に代えてドライエッチングなどを行ってもよい。ここで、エッチングガスとしては、塩素、塩化ボロン、塩化シリコンまたは四塩化炭素などの塩素系ガス、四フッ化炭素、フッ化硫黄またはフッ化窒素などのフッ素系ガスなどを用いればよい。
また、層間絶縁膜２０５を平坦化させるためには、ＣＭＰ処理に代えてプラズマ処理などを行ってもよい。ここで、プラズマ処理には希ガスを用いればよい。このプラズマ処理により、被処理面に不活性ガスのイオンが照射され、スパッタリング効果により被処理面の微細な凹凸が平坦化される。このようなプラズマ処理は逆スパッタとも呼ばれる。
なお、層間絶縁膜２０５を平坦化するためには、前記処理のいずれを用いてもよい。例えば、逆スパッタのみを行ってもよいし、ＣＭＰ処理を行った後にドライエッチングを行ってもよい。ただし、酸化物半導体膜の被形成面である層間絶縁膜２０５に水などを混入させないためには、ドライエッチングまたは逆スパッタを用いることが好ましい。特に、第１の加熱処理を行った後に平坦化処理を行う場合には、ドライエッチングまたは逆スパッタを用いることが好ましい。
酸化物半導体層２１１は、例えば、酸化物半導体膜を形成し、該酸化物半導体膜上にエッチングマスクを形成してエッチングを行うことで選択的に形成すればよい。または、インクジェット法などを用いてもよい。
酸化物半導体膜は、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特に、ＩｎとＺｎの双方を含むことが好ましい。さらには、ガリウム（Ｇａ）を有することが好ましい。ガリウム（Ｇａ）を有すると、トランジスタ特性のばらつきを低減することができる。このようなトランジスタ特性のばらつきを低減することができる元素をスタビライザーと呼ぶ。スタビライザーとしては、スズ（Ｓｎ）、ハフニウム（Ｈｆ）またはアルミニウム（Ａｌ）が挙げられる。
また、この他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）が挙げられる。これらのいずれか一種または複数種を有してもよい。
また、酸化物半導体としては、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を例示することができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
例えば、原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）またはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。または、原子数比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）若しくはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）のＩｎ−Ｓｎ−Ｚｎ系酸化物やその近傍の組成の酸化物を用いるとよい。
しかし、本発明の一態様において用いることができる酸化物半導体膜は、これらに限定されるものではなく、必要とする半導体特性（移動度、しきい値、ばらつきなど）に応じて適切な組成のものを用いればよい。必要とするトランジスタ特性（半導体特性）に応じて、キャリア密度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離及び密度などを適宜調整すればよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
酸化物半導体は、単結晶でもよいし、非単結晶でもよい。非単結晶である場合には、非晶質でもよいし、多結晶でもよい。また、非晶質中に結晶性を有する部分を含む構造であってもよい。または、非アモルファスであってもよい。
なお、前記金属酸化物には、これらの化学量論比に対し、酸素を過剰に含ませることが好ましい。酸素を過剰に含ませると、形成される酸化物半導体膜の酸素欠損によるキャリアの生成を抑制することができる。
なお、一例として、酸化物半導体膜をＩｎ−Ｚｎ系金属酸化物により形成する場合には、ターゲットの組成を原子数比で、Ｉｎ／Ｚｎ＝１〜１００、好ましくはＩｎ／Ｚｎ＝１〜２０、さらに好ましくはＩｎ／Ｚｎ＝１〜１０とする。Ｚｎの原子数比を好ましい前記範囲とすることで、電界効果移動度を向上させることができる。ここで、酸素を過剰に含ませるために、金属酸化物の原子数比Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚを、Ｚ＞１．５Ｘ＋Ｙとすることが好ましい。
なお、ここで、ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下であるとよい。ターゲットの充填率を高くすることで、形成される酸化物半導体膜を緻密なものとすることができる。
なお、酸化物半導体膜に適用することができる金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、更に好ましくは３ｅＶ以上であるとよい。このように、バンドギャップの広い金属酸化物を用いると、トランジスタのオフ電流を低減することができる。
なお、酸化物半導体膜には、水素が含まれる。この水素は、水素原子の他、水素分子、水、水酸基、またはその他の水素化物として含まれる場合もある。酸化物半導体膜に含まれる水素は、極力少ないことが好ましい。
なお、酸化物半導体膜のアルカリ金属及びアルカリ土類金属は少なくすることが好ましく、これらの濃度は、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、更に好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成することがあり、トランジスタのオフ電流を増大させる原因となるからである。
なお、酸化物半導体膜の形成方法及び厚さは特に限定されず、作製するトランジスタのサイズなどに応じて決めればよい。酸化物半導体膜の形成方法としては、例えば、スパッタリング法、分子線エピタキシー法、塗布法、印刷法またはパルスレーザー蒸着法などが挙げられる。酸化物半導体膜の厚さは、３ｎｍ以上５０ｎｍ以下とすればよい。５０ｎｍ以上に厚くするとノーマリーオンとなるおそれがあるためである。また、トランジスタのチャネル長を３０μｍとしたときには、酸化物半導体膜の厚さは５ｎｍ以下とすると、短チャネル効果を抑制することができる。
ここでは、好ましい一例として、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜を形成する。ここで、スパッタリングガスとしては、希ガス（例えばアルゴンガス）、酸素ガス、または希ガスと酸素ガスの混合ガスを用いればよい。
なお、酸化物半導体膜を形成する際に用いるスパッタリングガスとしては、水素、水、水酸基または水素化物などが除去された高純度ガスを用いることが好ましい。スパッタリングガスを高純度ガスとするためには、処理室の内壁などに付着したガスを除去し、酸化物半導体膜を形成する前にｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００を加熱処理すればよい。また、処理室に導入するスパッタリングガスを高純度ガスとしてもよく、このとき、アルゴンガスにおいて、純度は９Ｎ（９９．９９９９９９９％）以上、露点は−１２１℃以下、水は０．１ｐｐｂ以下、水素は０．５ｐｐｂ以下とすればよい。酸素ガスにおいて、純度は８Ｎ（９９．９９９９９９％）以上、露点は−１１２℃以下、水は１ｐｐｂ以下、水素は１ｐｐｂ以下とすればよい。また、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００を加熱しつつ高温に保持した状態で酸化物半導体膜を形成すると、酸化物半導体膜に含まれる水などの不純物の濃度を低減することができる。さらには、スパッタリング法を適用したことにより酸化物半導体膜に混入する損傷を少なくすることができる。ここで、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００の温度は、１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とすればよい。
また、酸化物半導体膜に酸素を過剰に含ませるために、イオン注入により酸素を供給してもよい。
なお、酸化物半導体膜は、非晶質構造であってもよいし、結晶構造を有していてもよい。結晶構造を有している場合の好ましい一態様として、ｃ軸方向に配向した結晶性の（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ：ＣＡＡＣ）酸化物半導体膜が挙げられる。酸化物半導体膜をＣＡＡＣ酸化物半導体膜とすることで、トランジスタの信頼性を高めることができる。
なお、ＣＡＡＣ酸化物半導体膜とは、結晶がｃ軸配向し、且つａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状に配列し、または金属原子と酸素原子が層状に配列し、ａｂ面（あるいは表面または界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体膜をいう。
なお、広義には、ＣＡＡＣ酸化物半導体膜とは、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形若しくは六角形、または正三角形若しくは正六角形の原子配列を有し、且つｃ軸に垂直な方向から見て、金属原子が層状に配列した相、または金属原子と酸素原子が層状に配列した相を含む酸化物半導体膜をいう。
なお、ＣＡＡＣ酸化物半導体膜は単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ酸化物半導体膜は結晶化した部分（結晶部分）を含むが、一つの結晶部分と他の結晶部分の境界を明確に判別できなくてもよい。
また、ＣＡＡＣ酸化物半導体膜を構成する酸素の一部が窒素で置換されていてもよい。また、ＣＡＡＣ酸化物半導体膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ酸化物半導体膜を支持する基板面またはＣＡＡＣ酸化物半導体膜の表面若しくは界面などに垂直な方向）に揃えられていてもよい。または、ＣＡＡＣ酸化物半導体膜を構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面若しくは界面などに垂直な方向）であってもよい。
なお、ＣＡＡＣ酸化物半導体膜は、その組成などに応じて、導体であってもよいし、半導体であってもよいし、絶縁体であってもよい。また、ＣＡＡＣ酸化物半導体膜は、その組成などに応じて、可視光に対して透明であってもよいし、不透明であってもよい。
このようなＣＡＡＣ酸化物半導体膜の例として、膜状に形成され、膜表面、基板面、または界面に垂直な方向から観察すると三角形または六角形の原子配列が確認され、且つその膜の断面に金属原子または金属原子と酸素原子（あるいは窒素原子）の層状配列が観察される材料などを挙げることができる。
このようなＣＡＡＣ酸化物半導体膜に含まれる結晶構造の一例について図８乃至図１０を用いて詳細に説明する。なお、原則として、図８乃至図１０は上方向をｃ軸方向とし、ｃ軸方向と垂直な面をａｂ面とする。なお、単に上半分または下半分という場合、ａｂ面を境界とする。また、図８において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図８（Ａ）には、１個の６配位のインジウム（以下Ｉｎ）と、Ｉｎに近接の６個の４配位の酸素（以下４配位のＯ）と、を有する構造を示す。金属原子が１個に対して、近接の酸素のみ示した構造を、ここではサブユニットと呼ぶ。図８（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図８（Ａ）の上半分及び下半分にはそれぞれ３個ずつ４配位のＯがある。図８（Ａ）に示すサブユニットは電荷が０である。
図８（Ｂ）には、１個の５配位のガリウム（以下Ｇａ）と、Ｇａに近接の３個の３配位の酸素（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図８（Ｂ）の上半分及び下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図８（Ｂ）に示す構造をとりうる。図８（Ｂ）に示すサブユニットは電荷が０である。
図８（Ｃ）には、１個の４配位の亜鉛（以下Ｚｎ）と、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図８（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図８（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図８（Ｃ）に示すサブユニットは電荷が０である。
図８（Ｄ）には、１個の６配位のスズ（以下Ｓｎ）と、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図８（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図８（Ｄ）に示すサブユニットは電荷が＋１となる。
図８（Ｅ）には、２個のＺｎを含むサブユニットを示す。図８（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図８（Ｅ）に示すサブユニットは電荷が−１となる。
ここでは、サブユニットのいくつかの集合体を１グループと呼び、複数のグループからなる１周期分を１ユニットと呼ぶ。
ここで、これらのサブユニット同士の結合する規則について説明する。図８（Ａ）に示す６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図８（Ｂ）に示す５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。図８（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。このように、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種のサブユニット同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。
図９（Ａ）には、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の層構造を構成する１グループのモデル図を示す。図９（Ｂ）には、３のグループで構成されるユニットを示す。なお、図９（Ｃ）は、図９（Ｂ）の層構造をｃ軸方向から観察した場合の配列を示す。
図９（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠３として示している。同様に、図９（Ａ）において、Ｉｎの上半分及び下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠１として示している。また、同様に、図９（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎと、を示している。
図９（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎが、下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなるサブユニットと結合し、このサブユニットが、下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＳｎと結合している構成である。このグループを複数結合して１周期分であるユニットを構成する。
ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含むサブユニットは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図８（Ｅ）に示すように、２個のＺｎを含むサブユニットが挙げられる。例えば、Ｓｎを含むサブユニットが１個に対し、２個のＺｎを含むサブユニットが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
また、Ｉｎは５配位および６配位のいずれもとることができる。具体的には、図９（Ｂ）に示したユニットとすることで、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ系金属酸化物の結晶の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）の組成式で表すことができる。
また、このほかの金属酸化物を用いた場合も同様である。例えば、図１０（Ａ）には、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の結晶の層構造を構成する１グループのモデル図を示す。
図１０（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、Ｚｎの上半分にある１個の４配位のＯと結合し、そのＺｎが、下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａが、下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合している構成である。このグループを複数結合して１周期分であるユニットを構成する。
図１０（Ｂ）には、３のグループで構成されるユニットを示す。なお、図１０（Ｃ）は、図１０（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）及びＧａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含むサブユニットでは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグループの合計の電荷は常に０となる。
なお、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の結晶の層構造を構成するグループは、図１０（Ａ）に示したグループに限定されない。
ここで、ＣＡＡＣ酸化物半導体膜の形成方法について説明する。
まず、酸化物半導体膜をスパッタリング法などによって形成する。なお、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００を高温に保持しつつ酸化物半導体膜の形成を行うことで、非晶質部分よりも結晶部分の占める割合を大きくすることができる。このとき、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００の温度は、例えば、１５０℃以上４５０℃以下とすればよく、好ましくは２００℃以上３５０℃以下とする。
ここで、形成された酸化物半導体膜に対して加熱処理を行ってもよい。この加熱処理によって、非晶質部分よりも結晶部分の占める割合を大きくすることができる。この加熱処理時のｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００の温度は、例えば、２００℃以上ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００自体が変質または変形しない程度の温度未満とすればよく、好ましくは２５０℃以上４５０℃以下とすればよい。この加熱処理の時間は３分以上とすればよく、２４時間以下とすることが好ましい。この加熱処理の時間を長くすると非晶質部分よりも結晶部分の占める割合を大きくすることができるが、生産性の低下を招くことになるからである。なお、この加熱処理は、酸化性雰囲気または不活性雰囲気で行えばよいが、これらに限定されるものではない。また、この加熱処理は減圧下で行われてもよい。
酸化性雰囲気は、酸化性ガスを含む雰囲気である。酸化性ガスとしては、例えば、酸素、オゾンまたは亜酸化窒素などを例示することができる。酸化性雰囲気からは、酸化物半導体膜に含まれないことが好ましい成分（例えば、水及び水素）が極力除去されていることが好ましい。例えば、酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とすればよい。
なお、酸化性雰囲気には、希ガスなどの不活性ガスが含まれていてもよい。ただし、酸化性雰囲気には、１０ｐｐｍ以上の酸化性ガスが含まれているものとする。不活性雰囲気には、不活性ガス（窒素ガスまたは希ガスなど）が含まれ、酸化性ガスなどの反応性ガスが１０ｐｐｍ未満で含まれているものとする。
なお、すべての加熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いて行えばよい。ＲＴＡ装置を用いることで、短時間であれば、高い温度で熱処理を行うこともできる。そのため、非晶質部分よりも結晶部分の占める割合の大きい酸化物半導体膜を形成することができ、生産性の低下を抑制することができる。
ただし、すべての加熱処理に用いられる装置はＲＴＡ装置に限定されず、例えば、抵抗発熱体などからの熱伝導または熱輻射によって、被処理物を加熱する機構が備えられた装置を用いればよい。すべての加熱処理に用いられる加熱処理装置として、例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などを挙げることができる。なお、ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプなどのランプから発せられる光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを熱媒体として用いて被処理物を加熱する装置である。ここで、高温のガスは、被処理物の加熱温度よりも高いことが好ましい。
なお、窒素の濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下であるＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いると、ｃ軸配向した六方晶の結晶構造を含む金属酸化物膜が形成され、一または複数のＧａ及びＺｎを有する層が、二層のＩｎ−Ｏの結晶面（インジウムと酸素を含む結晶面）の間に配される。
また、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の形成には、例えば、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５のターゲットを用いればよい。
以上説明したようにＣＡＡＣ酸化物半導体膜を形成することができる。
ＣＡＡＣ酸化物半導体膜は、非晶質構造の酸化物半導体膜と比較して、金属と酸素の結合の秩序性が高い。すなわち、酸化物半導体膜が非晶質構造の場合には、隣接する金属原子によって金属原子に配位している酸素原子の数が異なるが、ＣＡＡＣ酸化物半導体膜では金属原子に配位している酸素原子の数はほぼ一定となる。そのため、微視的なレベルにおいても酸素欠損がほぼ見られず、水素原子（水素イオンを含む）やアルカリ金属原子などによる電荷の移動や電気伝導性の不安定さを抑制することができる。
従って、ＣＡＡＣ酸化物半導体膜を用いたチャネル形成領域によってトランジスタを作製すると、トランジスタへの光照射またはバイアス−熱ストレス（ＢＴ）の付加を行った後に生じる、トランジスタのしきい値電圧の変化を抑制することができ、安定した電気的特性を有するトランジスタを作製することができる。
次に、酸化物半導体膜上にエッチングマスクを形成してエッチングを行うことにより、酸化物半導体層２１１を形成する（図７（Ａ））。
そして、酸化物半導体層２１１に接して離間して設けられたソース電極２１２ａ及びドレイン電極２１２ｂを形成する（図７（Ｂ））。
ソース電極２１２ａ及びドレイン電極２１２ｂは、例えば、スパッタリング法を用いて導電膜（例えば金属膜、または一導電型の不純物元素が添加されたシリコン膜など）を形成し、該導電膜上にエッチングマスクを形成してエッチングを行うことで選択的に形成すればよい。または、インクジェット法などを用いてもよい。なお、ソース電極２１２ａ及びドレイン電極２１２ｂとなる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。
次に、酸化物半導体層２１１の少なくともチャネル形成領域上にゲート絶縁膜２１３を形成し、ゲート絶縁膜２１３の形成後に開口部を形成する（図７（Ｃ））。該開口部はゲート電極２０４と重畳する部分に形成する。
ゲート絶縁膜２１３は、例えば、スパッタリング法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、ゲート絶縁膜２１３は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、ゲート絶縁膜２１３をスパッタリング法により形成すると、酸化物半導体層２１１に水素及び水分が混入することを防ぐことができる。また、ゲート絶縁膜２１３を絶縁性酸化物膜とすると、酸素を供給して酸素欠損を埋めることができるため好ましい。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものをいう。なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものをいう。
ここで、酸化物半導体膜の加工は、ドライエッチングにより行えばよい。ドライエッチングに用いるエッチングガスとしては、例えば塩素ガス、または三塩化ホウ素ガスと塩素ガスの混合ガスを用いればよい。ただし、これに限定されず、ウエットエッチングを用いてもよいし、酸化物半導体膜を加工することができる他の手段を用いてもよい。
ゲート絶縁膜２１３は、少なくとも酸化物半導体層２１１に接する部分に酸素を含み、酸素の一部が加熱により脱離する絶縁性酸化物により形成することが好ましい。すなわち、層間絶縁膜２０５の材料として例示列挙したものを用いることが好ましい。ゲート絶縁膜２１３の酸化物半導体層２１１と接する部分を酸化シリコンにより形成すると、酸化物半導体層２１１に酸素を拡散させることができ、トランジスタの低抵抗化を防止することができる。
なお、ゲート絶縁膜２１３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムまたは酸化ランタンなどのｈｉｇｈ−ｋ材料を用いると、ゲートリーク電流を低減することができる。ここで、ゲートリーク電流とは、ゲート電極とソース電極またはドレイン電極の間に流れるリーク電流をいう。さらには、前記ｈｉｇｈ−ｋ材料により形成される層と、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム及び酸化ガリウムにより形成される層が積層されていてもよい。ただし、ゲート絶縁膜２１３を積層構造とする場合であっても、酸化物半導体層２１１に接する部分は、絶縁性酸化物であることが好ましい。
ゲート絶縁膜２１３は、スパッタリング法により形成すればよい。また、ゲート絶縁膜２１３の厚さは、１ｎｍ以上３００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすればよい。ゲート絶縁膜２１３の厚さを５ｎｍ以上とすると、ゲートリーク電流を特に小さくすることができる。
ここで、更に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第３の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。第３の加熱処理により、酸化物半導体層２１１中に残留する水素若しくは水分をゲート絶縁膜に拡散させることができる。さらには、第３の加熱処理を行うことで、ゲート絶縁膜２１３を供給源として酸化物半導体層２１１に酸素を供給することができる。
また、第３の加熱処理は、酸化物半導体層２１１上にゲート絶縁膜２１３を形成した後のみならず、電極２１４ａ及びゲート電極２１４ｂ、または電極２１４ａ及びゲート電極２１４ｂとなる導電膜を形成した後に行ってもよい。
なお、ここで酸化物半導体層２１１の水素濃度は５．０×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５．０×１０１８ａｔｏｍｓ／ｃｍ３以下とするとよい。このように水素濃度を低くすることで、トランジスタのしきい値電圧がマイナスにシフトすることを防止することができる。
なお、酸化物半導体層２１１のキャリア濃度は１．０×１０１４／ｃｍ３未満まで小さくすることが好ましい。キャリア濃度を小さくするとオフ電流を低く抑えることができる。
次に、ゲート絶縁膜２１３上に導電膜を形成し、該導電膜上にエッチングマスクを形成してエッチングを行うことにより、電極２１４ａ及びゲート電極２１４ｂを形成する。（図７（Ｄ））。
電極２１４ａ及びゲート電極２１４ｂは、ソース電極２１２ａ及びドレイン電極２１２ｂと同様の材料及び方法により形成すればよい。
なお、図示していないが、ゲート電極２１４ｂをマスクとして、酸化物半導体層２１１にドーパントを添加して、酸化物半導体層２１１にソース領域及びドレイン領域を形成することが好ましい。
ここで、ドーパントの添加は、イオンインプランテーション法またはイオンドーピング法により行えばよい。または、ドーパントを含むガス雰囲気中でプラズマ処理を行うことでドーパントの添加を行ってもよい。また、添加するドーパントとしては、窒素、リンまたはホウ素などを用いればよい。
以上説明したように、図６に示す、半導体基板に設けられたトランジスタ上の酸化物半導体トランジスタを作製することができる。
上記説明したように、酸化物半導体トランジスタには酸化物半導体を用いることが好ましい。酸化物半導体を用いたトランジスタでは、電界効果移動度も高くすることができる。
ただし、実際の酸化物半導体を用いたトランジスタの電界効果移動度は、本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥がある。Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁（粒界など）が存在すると仮定すると、下記の式（３）で表現できる。
ここで、Ｅはポテンシャル障壁の高さ、ｋはボルツマン定数、Ｔは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、ポテンシャル障壁は下記の式（４）で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
また、線形領域におけるドレイン電流Ｉｄは、下記の式（５）で表される。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、Ｌ＝Ｗ＝１０μｍとしている。また、Ｖｄはドレイン電圧である。式（５）の両辺をＶｇで割り、更に両辺の対数をとると、下記の式（６）が得られる。
式（６）の右辺はＶｇの関数である。式（６）からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度などをもとに式（３）及び式（４）よりμ０＝１２０ｃｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は４０ｃｍ２／Ｖｓ程度である。しかし、上記導出された結果より、半導体内部及び半導体と絶縁膜の界面に欠陥がない場合の酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなる。
ただし、半導体内部に欠陥がなくても、トランジスタの輸送特性はチャネルとゲート絶縁膜との界面での散乱による影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れた場所における電界効果移動度μ１は、下記の式（７）で表される。
ここで、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂ及びｌは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と数７の第２項が増加するため、電界効果移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの電界効果移動度μ２を計算した結果を図１１に示す。なお、計算にはデバイスシミュレーションソフトＳｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅ（シノプシス社製）を使用し、酸化物半導体のバンドギャップを２．８ｅＶ、電子親和力を４．７ｅＶ、比誘電率を１５、厚さを１５ｎｍとした。さらに、ゲートの仕事関数を５．５ｅＶ、ソースの仕事関数を４．６ｅＶ、ドレインの仕事関数を４．６ｅＶとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長及びチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖとした。
図１１で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、上記式（１）などを示して説明したように、半導体層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が好ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性の計算結果を図１２乃至図１４に示す。ここで、計算に用いたトランジスタの断面構造を図１５に示す。図１５に示すトランジスタは、酸化物半導体層にｎ＋の導電型を呈する半導体領域３０３ａ及び半導体領域３０３ｃを有する。計算において、半導体領域３０３ａ及び半導体領域３０３ｃの抵抗率は２×１０−３Ωｃｍとした。
図１５（Ａ）に示すトランジスタは、下地絶縁膜３０１と、下地絶縁膜３０１に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁膜３０２と、半導体領域３０３ａ及び半導体領域３０３ｃと、それらに挟まれておりチャネル形成領域となる真性の半導体領域３０３ｂと、ゲート３０５と、を有する。計算において、ゲート３０５の幅は３３ｎｍとした。
ゲート３０５と半導体領域３０３ｂの間には、ゲート絶縁膜３０４を有し、また、ゲート３０５の両側面には側壁絶縁物３０６ａおよび側壁絶縁物３０６ｂ、ゲート３０５の上部には、ゲート３０５と他の配線との短絡を防止するための絶縁膜３０７を有する。側壁絶縁物の幅は５ｎｍとした。また、半導体領域３０３ａおよび半導体領域３０３ｃに接して、ソース３０８ａおよびドレイン３０８ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
図１５（Ｂ）に示すトランジスタは、下地絶縁膜３０１と、酸化アルミニウムよりなる埋め込み絶縁膜３０２と、半導体領域３０３ａ及び半導体領域３０３ｃと、それらに挟まれておりチャネル形成領域となる真性の半導体領域３０３ｂと、ゲート絶縁膜３０４と、ゲート３０５と、側壁絶縁物３０６ａ及び側壁絶縁物３０６ｂと、絶縁膜３０７と、ソース３０８ａ及びドレイン３０８ｂと、を有する。
図１５（Ａ）に示すトランジスタと図１５（Ｂ）に示すトランジスタは、側壁絶縁物３０６ａ及び側壁絶縁物３０６ｂ直下の半導体領域の導電型が異なる。側壁絶縁物３０６ａ及び側壁絶縁物３０６ｂ直下の半導体領域は、図１５（Ａ）に示すトランジスタではｎ＋の導電型を呈する領域であるが、図１５（Ｂ）に示すトランジスタでは真性の半導体領域である。すなわち、半導体領域３０３ａ（半導体領域３０３ｃ）とゲート３０５がＬｏｆｆだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。オフセット長は、側壁絶縁物３０６ａ（側壁絶縁物３０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１２は、図１５（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）及び電界効果移動度（μ、点線）のゲート電圧（Ｖｇ：ソースを基準としたゲートとの電位差）依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧（Ｖｄ：ソースを基準としたドレインとの電位差）を＋１Ｖとし、電界効果移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。
ゲート絶縁膜の厚さは、図１２（Ａ）では１５ｎｍとしており、図１２（Ｂ）では１０ｎｍとしており、図１２（Ｃ）は５ｎｍとしている。ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、電界効果移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。
図１３は、図１５（Ｂ）に示すトランジスタで、オフセット長Ｌｏｆｆを５ｎｍとしたときのドレイン電流Ｉｄ（実線）及び電界効果移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、電界効果移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。ゲート絶縁膜の厚さは、図１３（Ａ）では１５ｎｍとしており、図１３（Ｂ）では１０ｎｍとしており、図１３（Ｃ）は５ｎｍとしている。
図１４は、図１５（Ｂ）に示すトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および電界効果移動度μ（点線）のゲート電圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。ゲート絶縁膜の厚さは、図１４（Ａ）では１５ｎｍとしており、図１４（Ｂ）では１０ｎｍとしており、図１４（Ｃ）は５ｎｍとしている。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、電界効果移動度μのピーク値やオン電流には目立った変化が無い。
なお、電界効果移動度μのピークは、図１２では８０ｃｍ２／Ｖｓ程度であるが、図１３では６０ｃｍ２／Ｖｓ程度、図１４では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流はオフセット長Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。
以上説明したように、酸化物半導体を用いた酸化物半導体トランジスタは非常に高い電界効果移動度とすることができる。
なお、ここで、酸化物半導体トランジスタとして説明したトランジスタは一例であり、酸化物半導体トランジスタはこれに限定されず、様々な形態とすることができる。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図１６（Ａ）〜（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁膜を用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図１６（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図１６（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．２ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図１６（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／Ｖｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１００ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図１６（Ａ）と図１６（Ｂ）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図１７（Ａ）に、マイナスＢＴ試験の結果を図１７（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図１８（Ａ）に、マイナスＢＴ試験の結果を図１８（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。
酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび試料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図２１に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピークが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄｅｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱すること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅１μｍあたりの電流値を示す。
図２２に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。
具体的には、図２２に示すように、基板温度が１２５℃の場合には０．１ａＡ／μｍ（１×１０−１９Ａ／μｍ）以下、８５℃の場合には１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下であった。電流値の対数が温度の逆数に比例することから、室温（２７℃）の場合には０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下であると予想される。従って、オフ電流を１２５℃において１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下に、８５℃において１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、室温において１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にすることができる。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料のトランジスタにおいて、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対する一対の電極のはみ出しをｄＷと呼ぶ。
図１９に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図２０（Ａ）に基板温度としきい値電圧の関係を、図２０（Ｂ）に基板温度と電界効果移動度の関係を示す。
図２０（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図２０（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ２／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖのとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。
１００ Ｄフリップフロップ回路
１０２ 第１のトランスミッションゲート
１０４ 第１のインバータ
１０６ 機能回路
１０７ クロックドインバータ
１０８ 第２のトランスミッションゲート
１１０ 第２のインバータ
１１２ クロックドインバータ
１１４ ノード
１１６ ノード
１２０ 第１のｐチャネル型トランジスタ
１２２ 第２のｐチャネル型トランジスタ
１２４ トランジスタ
１２６ データ保持部
１２８ 容量素子
１３０ Ｄフリップフロップ回路
１４０ 第１のｐチャネル型トランジスタ
１４２ 第２のｐチャネル型トランジスタ
１４４ 第３のｐチャネル型トランジスタ
１４６ トランジスタ
１４８ データ保持部
１５０ 容量素子
２００ ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板
２０１ 高濃度不純物領域
２０２ 低濃度不純物領域
２０３ ゲート絶縁膜
２０４ ゲート電極
２０５ 層間絶縁膜
２１０ 酸化物半導体層にチャネル形成領域を有するトランジスタ
２１１ 酸化物半導体層
２１２ａ ソース電極
２１２ｂ ドレイン電極
２１３ ゲート絶縁膜
２１４ａ 電極
２１４ｂ ゲート電極
３０１ 下地絶縁膜
３０２ 埋め込み絶縁膜
３０３ａ 半導体領域
３０３ｂ 半導体領域
３０３ｃ 半導体領域
３０４ ゲート絶縁膜
３０５ ゲート
３０６ａ 側壁絶縁物
３０６ｂ 側壁絶縁物
３０７ 絶縁膜
３０８ａ ソース
３０８ｂ ドレイン

Claims (5)

  1. 入力端子と、第１及び第２のトランスミッションゲートと、第１及び第２のインバータと、機能回路と、クロックドインバータと、出力端子と、を有し、
    前記入力端子が、前記第１のトランスミッションゲートの第１の端子に電気的に接続され、
    前記第１のトランスミッションゲートの第２の端子が、前記第１のインバータの第１の端子及び前記機能回路の第２の端子に電気的に接続され、
    前記第１のインバータの第２の端子及び前記機能回路の第１の端子が、前記第２のトランスミッションゲートの第１の端子に電気的に接続され、
    前記第２のトランスミッションゲートの第２の端子が前記第２のインバータの第１の端子及び前記クロックドインバータの第２の端子に電気的に接続され、
    前記第２のインバータの第２の端子及び前記クロックドインバータの第１の端子が、前記出力端子に電気的に接続され、
    前記機能回路は、
    第１のｐチャネル型トランジスタと、第２のｐチャネル型トランジスタと、オフ電流が小さいトランジスタと、容量素子と、を有し、
    前記第１のｐチャネル型トランジスタのソース及びドレインの一方は第１の配線に電気的に接続され、
    前記第１のｐチャネル型トランジスタのソース及びドレインの他方は前記第２のｐチャネル型トランジスタのソース及びドレインの一方に電気的に接続され、
    前記第１のｐチャネル型トランジスタのゲートにはタイミング信号が入力され、
    前記第２のｐチャネル型トランジスタのソース及びドレインの他方は、前記オフ電流が小さいトランジスタのソース及びドレインの一方と前記第１のインバータの前記第１の端子に電気的に接続され、
    前記第２のｐチャネル型トランジスタのゲートは前記第１のインバータの前記第２の端子に電気的に接続され、
    前記オフ電流が小さいトランジスタのソース及びドレインの他方は前記容量素子の一方の電極に電気的に接続され、
    前記容量素子の他方の電極は第２の配線に電気的に接続されていることを特徴とする回路を搭載した半導体装置。
  2. 請求項１において、前記第１の配線及び前記第２の配線は一定の電位が供給される電源電位線であり、
    前記第１の配線の電位は前記第２の配線の電位よりも高いことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    再起動時には、
    前記クロックドインバータにはクロック信号が入力されず該クロック信号が入力される配線の電位は一定に保持され、
    前記第１のｐチャネル型トランジスタの前記ゲートに入力される前記タイミング信号は、前記オフ電流が小さいトランジスタがオンする前にＨレベルとなり、
    前記再起動時経過後には、
    前記タイミング信号は前記クロックドインバータに入力される前記クロック信号と同一の信号が入力されることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一に記載の半導体装置が有するフローティング状態のノードにリセット用トランジスタのソース及びドレインの一方が電気的に接続され、
    前記リセット用トランジスタのソース及びドレインの他方は前記第１の配線または前記第２の配線に電気的に接続され、
    前記リセット用トランジスタにはリセット信号が入力されることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記オフ電流が小さいトランジスタのチャネル幅１μｍあたりのオフ電流は、室温下において１０ａＡ以下であることを特徴とする半導体装置。
JP2012105340A 2011-05-13 2012-05-02 半導体装置 Expired - Fee Related JP5886127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012105340A JP5886127B2 (ja) 2011-05-13 2012-05-02 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011108358 2011-05-13
JP2011108358 2011-05-13
JP2012105340A JP5886127B2 (ja) 2011-05-13 2012-05-02 半導体装置

Publications (3)

Publication Number Publication Date
JP2012257208A true JP2012257208A (ja) 2012-12-27
JP2012257208A5 JP2012257208A5 (ja) 2015-06-18
JP5886127B2 JP5886127B2 (ja) 2016-03-16

Family

ID=47141475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012105340A Expired - Fee Related JP5886127B2 (ja) 2011-05-13 2012-05-02 半導体装置

Country Status (8)

Country Link
US (1) US8564331B2 (ja)
JP (1) JP5886127B2 (ja)
KR (1) KR101957315B1 (ja)
CN (1) CN103548263B (ja)
DE (1) DE112012002077B4 (ja)
SG (1) SG11201503709SA (ja)
TW (1) TWI590587B (ja)
WO (1) WO2012157533A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6185311B2 (ja) 2012-07-20 2017-08-23 株式会社半導体エネルギー研究所 電源制御回路、及び信号処理回路
JP6273112B2 (ja) 2012-09-11 2018-01-31 株式会社半導体エネルギー研究所 フリップフロップ回路および半導体装置
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JP2006339948A (ja) * 2005-06-01 2006-12-14 Renesas Technology Corp パルスラッチ回路及び半導体集積回路
JP2008219491A (ja) * 2007-03-05 2008-09-18 Nec Electronics Corp マスタスレーブ型フリップフロップ回路およびラッチ回路
JP2010193432A (ja) * 2009-01-22 2010-09-02 Semiconductor Energy Lab Co Ltd Ｒｆｉｄタグ
US20110101332A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809225A (en) 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000077982A (ja) 1998-08-27 2000-03-14 Kobe Steel Ltd 半導体集積回路
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6483363B1 (en) * 2000-09-15 2002-11-19 Intel Corporation Storage element with stock node capacitive load
US6783365B2 (en) * 2000-09-26 2004-08-31 Alan Seltzer Dental handpiece having internal filter unit
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003078037A (ja) 2001-09-04 2003-03-14 Nec Corp 半導体メモリ装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004212477A (ja) 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP3537607B1 (en) * 2004-02-19 2022-11-23 MOSAID Technologies Incorporated Low leakage and data retention circuitry
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006203479A (ja) 2005-01-20 2006-08-03 Matsushita Electric Ind Co Ltd フリップフロップ回路
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007043069A (ja) * 2005-07-08 2007-02-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070090459A1 (en) * 2005-10-26 2007-04-26 Motorola, Inc. Multiple gate printed transistor method and apparatus
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090027042A (ko) 2007-09-11 2009-03-16 주식회사 동부하이텍 리텐션 기능을 갖는 ｍｔｃｍｏｓ 플립플롭
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5140459B2 (ja) 2008-02-28 2013-02-06 ローム株式会社 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5336205B2 (ja) 2009-01-14 2013-11-06 ローム株式会社 プログラマブルロジックデバイスを用いた信号処理回路
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102668077B (zh) * 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
CN104658598B (zh) 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
KR101729933B1 (ko) 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
TWI525619B (zh) 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
WO2012102281A1 (en) 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8787083B2 (en) 2011-02-10 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Memory circuit
JP2011108358A (ja) 2011-03-02 2011-06-02 Konica Minolta Holdings Inc 光ピックアップ装置及び記録装置並びに再生装置
JP5827145B2 (ja) 2011-03-08 2015-12-02 株式会社半導体エネルギー研究所 信号処理回路
US8760903B2 (en) 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
JP2012256406A (ja) 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置
US9142320B2 (en) 2011-04-08 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
US9070776B2 (en) 2011-04-15 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6001900B2 (ja) 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US8681533B2 (en) 2011-04-28 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Memory circuit, signal processing circuit, and electronic device
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
KR101963457B1 (ko) 2011-04-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 구동 방법
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
TWI525615B (zh) 2011-04-29 2016-03-11 半導體能源研究所股份有限公司 半導體儲存裝置
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JP2006339948A (ja) * 2005-06-01 2006-12-14 Renesas Technology Corp パルスラッチ回路及び半導体集積回路
JP2008219491A (ja) * 2007-03-05 2008-09-18 Nec Electronics Corp マスタスレーブ型フリップフロップ回路およびラッチ回路
JP2010193432A (ja) * 2009-01-22 2010-09-02 Semiconductor Energy Lab Co Ltd Ｒｆｉｄタグ
US20110101332A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011119672A (ja) * 2009-10-29 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
SG11201503709SA (en) 2015-07-30
US8564331B2 (en) 2013-10-22
WO2012157533A1 (en) 2012-11-22
TW201306484A (zh) 2013-02-01
DE112012002077T5 (de) 2014-02-13
CN103548263A (zh) 2014-01-29
KR20140044818A (ko) 2014-04-15
DE112012002077B4 (de) 2019-06-19
TWI590587B (zh) 2017-07-01
CN103548263B (zh) 2016-12-07
JP5886127B2 (ja) 2016-03-16
KR101957315B1 (ko) 2019-03-12
US20120286823A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
JP7183243B2 (ja) 半導体装置
JP6441971B2 (ja) イメージセンサ
JP5886128B2 (ja) 半導体装置
JP6243959B2 (ja) 半導体装置
JP5815466B2 (ja) 半導体装置
KR101984310B1 (ko) 반도체 장치
JP5886127B2 (ja) 半導体装置
JP6076616B2 (ja) 半導体装置
JP5960493B2 (ja) 半導体装置
JP2013009312A (ja) 半導体装置
JP5936908B2 (ja) パリティビット出力回路およびパリティチェック回路
KR20120127295A (ko) 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160210

R150 Certificate of patent or registration of utility model

Ref document number: 5886127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees