CN103548263A - 半导体装置 - Google Patents

Abstract

一种半导体装置，其中输入端子与第一传输门的第一端子电连接；所述第一传输门的第二端子与第一反相器的第一端子和功能电路的第二端子电连接；所述第一反相器的第二端子和所述功能电路的第一端子与第二传输门的第一端子电连接；所述第二传输门的第二端子与第二反相器的第一端子和钟控反相器的第二端子电连接；所述第二反相器的第二端子和所述钟控反相器的第一端子与输出端子电连接；且所述功能电路包括在具有小关态电流的晶体管和电容器之间的数据保持部分。

Description

半导体装置

技术领域

本发明涉及半导体装置。在本说明书中，半导体装置涉及半导体元件本身或者包括半导体元件的装置。例如，可以给出薄膜晶体管作为这样的半导体元件的示例。因此，所述半导体装置包括液晶显示器，存储器等。

背景技术

近年来，具有半导体特性的金属氧化物（以下简称为氧化物半导体）受到了关注。氧化物半导体可以应用于晶体管（查看专利文件1和2）。

[参考文献]

[专利文件1]日本公开的专利申请NO.2007-123861

[专利文件2]日本公开的专利申请NO.2007-096055

发明内容

在显示器、存储器等装置中，半导体元件以矩阵排列。排列在矩阵中的所述半导体元件通过外围驱动电路控制。包括在所述外围驱动电路中的电路的一个例子是D触发器电路。

本发明一个实施例的一个目的是提供一种D触发器电路，即使当执行处理时被断电也能保持数据，并且比常规的D触发器电路面积小。

本发明的一个实施例是包括电路的半导体装置，所述电路包括输入端子、第一传输门、第二传输门、第一反相器、第二反相器、功能电路、钟控反相器、和输出端子。所述输入端子与所述第一传输门的第一端子电连接。所述第一传输门的第二端子与所述第一反相器的第一端子和所述功能电路的第二端子电连接。所述第一反相器的第二端子和所述功能电路的第一端子与所述第二传输门的第一端子电连接。所述第二传输门的第二端子与所述第二反相器的第一端子和所述钟控反相器的第二端子电连接。所述第二反相器的第二端子和所述钟控反相器的第一端子与所述输出端子电连接。所述功能电路包括第一p沟道晶体管、第二p沟道晶体管、具有小的关态电流的晶体管、以及电容器。所述第一p沟道晶体管的源极和漏极中的一个与第一布线电连接。所述第一p沟道晶体管的源极和漏极中的另一个与所述第二p沟道晶体管的源极和漏极中的一个电连接。时序信号输入到所述第一p沟道晶体管的栅极。所述第二p沟道晶体管的源极和漏极中的另一个与所述具有小关态电流的晶体管的源极和漏极中的一个和所述第一反相器的所述第一端子电连接。所述第二p沟道晶体管的栅极与所述第一反相器的所述第二端子电连接。所述具有小关态电流的晶体管的源极和漏极中的另一个与所述电容器的一个电极电连接。所述电容器的另一电极与第二布线电连接。

在所述半导体装置中，优选所述第一布线和所述第二布线每一均为被供应以恒定电位的电源电位线，并且优选所述第一布线的电位比所述第二布线的电位高。

所述半导体装置重启时，时钟信号可能不输入到所述钟控反相器，所述时钟信号所输入到的布线保持在恒定电位，在所述具有小关态电流的晶体管导通之前，输入到所述第一p沟道晶体管的栅极的时序信号被设为H（高）电平。在所述重启之后，可以将与输入到所述钟控反相器的所述时钟信号相同的信号作为所述时序信号输入。

优选地，具有以上结构的所述半导体装置中处于浮置状态的节点与复位晶体管的源极和漏极中的一个电连接，所述复位晶体管的源极和漏极中的另一个与所述第一布线或所述第二布线电连接，复位信号输入到所述复位晶体管。

在上述结构中，优选地，在室温下所述具有小关态电流的晶体管的每微米沟道宽度的关态电流小于或等于10aA。

注意，在关注于布线部分的解释说明中，布线也被称为“节点”。

根据本发明的一个实施例，可以获得这样的D触发器电路，即使在执行处理时断电其也能保持数据，并且其具有比常规的小的面积。

附图说明

图1A和1B示出了本发明一个实施例中半导体装置的D触发器电路。

图2A和2B示出了常规半导体装置的D触发器电路。

图3是示出图1A和1B中D触发器电路的操作的时序图。

图4是示出图2A和2B中D触发器电路的操作的时序图。

图5图示了本发明一个实施例中的半导体装置的D触发器电路。

图6是可以应用到本发明一个实施例的晶体管的示意性截面图。

图7A至7D示出了图6所示晶体管的制造方法。

图8A至8E示出了可以应用到晶体管的氧化物半导体的结构。

图9A至9C示出了可以应用到晶体管的氧化物半导体的结构。

图10A至10C示出了可以应用到晶体管的氧化物半导体的结构。

图11示出了通过计算得到的场效应迁移率对栅极电压的依赖关系。

图12A至12C示出了通过计算得到的漏电流和场效应迁移率对栅极电压的依赖关系。

图13A至13C示出了通过计算得到的漏电流和场效应迁移率对栅电压的依赖关系。

图14A至14C示出了通过计算得到的漏电流和场效应迁移率对栅电压的依赖关系。

图15A和15B示出了用于计算的晶体管的截面结构。

图16A至16C示出了利用氧化物半导体膜形成的晶体管的特性。

图17A和17B各示出了样品1的晶体管在BT测试后的V_g-I_d特性。

图18A和18B各示出了样品2的晶体管在BT测试后的V_g-I_d特性。

图19示出了I_d和场效应迁移率对V_g的依赖关系。

图20A示出了衬底温度与阈值电压之间的关系，图20B图示了衬底温度与场效应迁移率之间的关系。

图21示出了样品A和B的XRD图谱。

图22示出了晶体管的关态电流和测量中衬底温度之间的关系。

具体实施方式

以下将参照附图详细描述本发明的实施例。注意，本发明不限于以下描述，并且本领域技术人员将容易理解，可以作出多种变化和改变而不偏离本发明的精神和范围。因此，本发明不应被解释为限于以下实施例的描述。

以下将描述作为本发明的一个实施例的D触发器电路。

图1A是作为本发明一个实施例的D触发器电路100的电路图，图2A是常规的D触发器电路130的电路图。

在图2A示出的D触发器电路130中，输入端子与第一传输门102的第一端子电连接。第一传输门102的第二端子与第一反相器104的第一端子以及钟控反相器107的第二端子通过节点114电连接。所述第一反相器104的第二端子和所述钟控反相器107的第一端子与第二传输门108的第一端子通过节点116电连接。所述第二传输门108的第二端子与第二反相器110的第一端子和钟控反相器112的第二端子电连接。所述第二反相器110的第二端子和钟控反相器112的第一端子与输出端子电连接。注意，图2B示出了钟控反相器107的结构。

在图1A示出的所述D触发器电路100中，输入端子与第一传输门102的第一端子电连接。所述第一传输门102的第二端子与第一反相器104的第一端子和功能电路106的第二端子通过节点114电连接。所述第一反相器104的第二端子和所述功能电路106的第一端子与第二传输门108的第一端子通过节点116电连接。所述第二传输门108的第二端子与第二反相器110的第一端子和钟控反相器112的第二端子电连接。所述第二反相器110的第二端子和所述钟控反相器112的第一端子与输出端子电连接。

因此，图1A示出的D触发器电路100不同于图2A示出的D触发器电路130之处在于，功能电路106替换了钟控反相器107。

图1B示出的功能电路106包括第一p沟道晶体管120、第二p沟道晶体管122、具有小关态电流的晶体管124、以及电容器128。

第一p沟道晶体管120的源极和漏极中的一个与较高电源电位线Vdd电连接。第一p沟道晶体管120的源极和漏极中的另一个与第二p沟道晶体管122的源极和漏极中的一个电连接。时序信号CLKa输入到第一p沟道晶体管120的栅极。第二p沟道晶体管122的源极和漏极中的另一个与晶体管124的源极和漏极中的一个以及节点114电连接。第二p沟道晶体管122的栅极与节点116电连接。晶体管124的源极和漏极中的另一个与电容器128的一个电极电连接。电容器128的另一电极与低电源电位线Vss电连接。数据保持部分126设置在晶体管124的源极和漏极中的另一个与电容器128的所述一个电极之间。

图3是示出图1A中D触发器电路100的操作的时序图，图4是示出图2A中D触发器电路130的操作的时序图。

首先描述图4中的时序图。图4示出了t1至t4四个时段。t1时段是关断时段；t2时段是导通时段；t3时段是关断时段；t4时段是导通时段。注意，粗虚线表示不能确定电位是处于高电平还是处于低电平。

高电源电位线Vdd的电位在导通时段中处于H电平，在关断时段中处于L电平。

时钟信号CLK仅在导通时段中以恒定频率输入。

通过翻转时钟信号CLK得到反相时钟信号CLKB。注意，当电源关断时（当Vdd处于L电平时），反相时钟信号CLKB和时钟信号CLK一样处于L电平。

数据信号D作为数据输入到D触发器电路130。

首先，D触发器电路130由关断状态（t1时段）切换到导通状态（t2时段）。通过将D触发器电路130切换到导通状态，Vdd被设为H电平，输入时钟信号CLK和反相时钟信号CLKB。在此当数据信号D输入时，依据数据信号D将开始时为不确定电位的节点114的电位设为H电平（或L电平）。此外，将开始时也为不确定电位的节点116的电位设为与节点114的电平相反的电平。

换言之，当节点114的电位处于H电平时，节点116的电位被设为L电平，当节点114的电位处于L电平时，节点116的电位被设为H电平。此时，输出信号Q取决于数据信号D（t2时段）。

接着，通过将D触发器电路130由导通状态（t2时段）切换到关断状态（t3时段），停止所有信号的输入（t3时段）。

然后，通过再次将D触发器电路130由关断状态（t3时段）切换到导通状态（t4时段），将Vdd设为H电平，并输入时钟信号CLK和反相时钟信号CLKB。当在此输入数据信号D时，尽管与t2时段中一样，输出信号Q取决于数据信号D，但是由于t3时段，节点114和节点116的电位变化且不确定，因此输出信号Q在t4时段开始时也是不定的（t4时段）。

换言之，D触发器电路130不能像以前在切换到关断状态时那样样保持相同的数据，因此不能在执行处理时切换到关断状态。

描述图3中的时序图。图3示出了t1至t7七个时段。t1时段是关断时段；t2时段是开始时段；t3时段是处理时段；t4时段是数据保持时段；t5时段是关断时段；t6时段是重新开始时段；t7时段是处理时段。注意，在重新开始时段和处理时段中，D触发器电路被切换为接通。注意，粗虚线表示不能确定电位是处高电平还是位于低电平。

时序信号CLKa是在外部电路中基于时钟信号CLK而产生的。

首先,D触发器电路100由关断状态（t1时段）切换到导通状态（t2时段）。通过将D触发器电路100切换到导通状态，Vdd被设为H电平。不输入时钟信号CLK，但输入时序信号CLKa。此外，通过输入栅极控制信号Gc，即设为H电平，终止开始时段并开始处理时段（从t2时段到t3时段）。

换言之，在开始时段（t2时段）中，时钟信号CLK未输入到钟控反相器112，时钟信号CLK所输入到的布线保持在恒定电位，且在晶体管124导通之前将输入到第一p沟道晶体管的栅极的时序信号CLKa设置为H电平。然后，从t3时段开始，与输入到钟控反相器112的时钟信号124相同的信号被作为时序信号CLKa输入，直至D触发器电路100关断。

在t3时段，开始输入数据信号D，晶体管124由于栅极控制信号Gc的输入而处于导通状态。这样，节点114的电位被设置为H电平，节点116的电位设置为L电平。通过输入时钟信号CLK和反相时钟信号CLKB，D触发器电路100以与D触发器电路130类似的方式操作，并根据数据信号D输出输出信号Q。

替代地，在t3时段可以输入与时钟信号CLK相同的时序信号CLKa代替时钟信号CLK。

接着，将栅极控制信号Gc设置为L电平以关断晶体管124，从而在D触发器电路100断电前执行数据保持处理（t4时段）。在该t4时段，节点114的数据被写入到数据保持部分126。

然后，将D触发器电路100由导通状态（数据保持时段（t4时段））切换到关断状态（t5时段）。之后，当D触发器电路100切换到导通状态时，Vdd被设置为H电平（从t5时段到t6时段）。不输入时钟信号CLK，而输入时序信号CLKa。此外，通过栅极控制信号Gc的输入，即设置为H电平，终止该重新开始时段，并开始处理时段（从t6时段到t7时段）。然后，再次开始数据信号D的输入（t7时段）。

此处来讨论输出信号D。与在t2时段不同，与D触发器电路100由导通状态（数据保持时段（t4时段））切换到关断状态（t5时段）之前不久相同的数据被输出。这是因为数据保持部分126保持了与所述切换之前不久相同的数据。在晶体管124的源极或漏极与电容器128的一个电极（另一电极与低电源电位线Vss电连接）之间设置数据保持部分126。上述的即使在断电后仍能保持数据的数据保持部分126可以使用如晶体管124那样的具有小关态电流的晶体管来获得。

作为可以用作晶体管124的小关态电流的晶体管，可以使用室温下每微米沟道宽度的关态电流为10aA/μm(1×10^-17A/μm)或更小，优选为1aA/μm(1×10^-18A/μm)或更小，进一步优选为1zA/μm(1×10^-21A/μm)或更小，更进一步优选为1yA/μm(1×10^-24A/μm)或更小的晶体管。

以这样的方式，图1A示出的D触发器电路100可以保持与D触发器电路100切换到关断状态之前相同的数据，并且可以在执行处理时切换到关断状态。

注意，可以采用其它配置，其中将复位（reset）信号输入到D触发器电路100。通过用图5示出的功能电路106代替图1B示出的功能电路106，可以获得将复位信号输入到D触发器电路100的配置。通过输入复位信号，可以在开始时段（t2时段）之前将处于浮置状态的节点设置为L电平或H电平，从而防止给定的节点在操作期间具有浮置电位。

图5示出的功能电路106包括第一p沟道晶体管140、第二p沟道晶体管142、第三p沟道晶体管144、具有小的关态电流的晶体管146、以及电容器150。

第一p沟道晶体管140的源极和漏极中的一个与高电源电位线Vdd电连接。第一p沟道晶体管140的源极和漏极中的另一个与第二p沟道晶体管142的源极和漏极中的一个以及第三p沟道晶体管144的源极和漏极中的一个电连接。时序信号CLKa输入到第一p沟道晶体管140的栅极。第二p沟道晶体管142的源极和漏极中的另一个和第三p沟道晶体管144的源极和漏极中的另一个与晶体管146的源极和漏极中的一个以及节点114电连接。复位信号Res输入到第二p沟道晶体管142的栅极。第三p沟道晶体管144的栅极与节点116电连接。晶体管146的源极和漏极中的另一个与电容器150的一个电极电连接。电容器150的另一电极与低电源电位线Vss电连接。在晶体管146的源极和漏极中的另一个与电容器150的所述一个电极之间设置数据保持部分148。

作为上述晶体管124和晶体管126，优选使用氧化物半导体晶体管。

注意，在本发明中，晶体管不限于上述那些具有特定结构的晶体管，可以具有各种各样的结构。因此，可以用多晶硅形成晶体管或者可以用绝缘体上硅（SOI）衬底来形成晶体管。

尽管根据本发明的该电路中包括的晶体管124和晶体管146是n沟道晶体管，但是本发明不限于此，并且视情况也可以使用p沟道晶体管。

接着描述可以在本发明中使用的具有小关态电流的晶体管。作为具有小关态电流的晶体管的一个示例，可以有使用具有半导体特性的金属氧化物形成的晶体管。作为除了具有小关态电流的晶体管以外的晶体管的一个示例，可以有使用半导体衬底形成的晶体管。

图6示出了可以用到本发明中的晶体管的示意性剖面结构。在图6中，具有小关态电流的晶体管形成在使用半导体衬底形成的晶体管之上。作为使用半导体衬底形成的晶体管，可以提供p沟道晶体管和n沟道晶体管，或者只是二者之一。

p沟道晶体管和n沟道晶体管可以通过现有方法使用半导体衬底形成。在使用半导体衬底形成p沟道晶体管和n沟道晶体管之后，在其上形成具有小关态电流的晶体管。换言之，具有小关态电流的晶体管形成在设置有p沟道晶体管和n沟道晶体管的半导体衬底200上。示例性地，具有小关态电流的晶体管可以是在氧化物半导体层中具有沟道形成区域的晶体管。

注意，设置有p沟道晶体管和n沟道晶体管的半导体衬底200包括：作为源区和漏区的高浓度杂质区域201，低浓度杂质区域202，栅极绝缘膜203，栅电极204、以及层间绝缘膜205（图6）。

在氧化物半导体层中具有沟道形成区域的晶体管210包括：位于设置有p沟道晶体管和n沟道晶体管的半导体衬底200上的氧化物半导体层211、相互分离并与氧化物半导体层211接触的源极212a和漏极212b、至少位于氧化物半导体层211的沟道区域上的栅极绝缘膜213、以及位于栅极绝缘膜213之上与氧化物半导体层211交叠的栅电极214b（图7D）。尽管未示出，但是电极214a与栅电极214b彼此电连接，栅电极204与电极214a彼此电连接。

层间绝缘膜205也可作为氧化物半导体层211的基底绝缘膜。

层间绝缘膜205至少在其表面上含有氧，并且可以使用通过热处理从其释放部分氧的绝缘氧化物形成。优选使用包含超过化学配比的大量的氧的绝缘氧化层作为所述通过热处理从其释放部分氧的绝缘氧化物。这是因为通过热处理可以将氧提供应给与层间绝缘膜205接触的氧化物半导体层。

作为包含超过化学配比的大量氧的绝缘氧化的示例，可以给出以SiO_x（x>2）表示的氧化硅。然而，本发明的一个实施例并不限于此，并且可以使用氧化硅、氧氮化硅、氮氧化硅、氧氮化铝、氧化镓、氧化铪、氧化钇等来形成层间绝缘膜205。

注意，层间绝缘膜205可以通过堆叠多层膜来形成。例如，层间绝缘膜205可以有堆叠结构，例如，其中，氧化硅膜形成在氮化硅膜之上。

通过热处理，部分氧容易从包含超过化学配比的大量氧的绝缘氧化层中释放出来。当部分氧容易通过热处理释放时，通过TDS分析获得的氧释放量（转换为氧原子数量的值）为大于或等于1.0×10¹⁸atom/cm³,优选大于或等于1.0×10²⁰atom/cm³,进一步优选大于或等于3.0×10²⁰atom/cm³。

此处说明用于TDS分析的方法。在TDS分析中气体的释放量与离子强度（ion intensity）的时间积分值成比例。因此，可以从氧化物的离子强度的时间积分值和标准样品的参考值计算气体的释放量。标准样品的参考值是指包含在样品中预定元素的原子浓度（density）与其谱积分值的比。

例如，根据公式N_O2=N_H2/S_H2×S_O2×α，从含有预定浓度氢的硅晶片（标准样品）的离子强度的时间积分值和氧化物的离子强度的时间积分值可以得到从氧化物中释放的氧分子（O₂）数量（N_O2）。

N_H2是将从标准样品释放的氢原子的数量转换为浓度而获得的值。S_H2是标准样品的氢原子（H₂）的离子强度的时间积分值。换言之，标准样品的参考值为N_H2/S_H2。S_O2是绝缘氧化物的氧分子（O₂）的离子强度的时间积分值。α是影响离子强度的系数。上式的详细信息可参考日本公开的专利申请No.H06-275697。

注意，通过ESCO Ltd.生产的热解吸光谱仪EMD-WA1000S/W，使用包含氢原子浓度为1×10¹⁶atom/cm³的硅片作为标准样品，来测量TDS分析中氧的释放量（转换为氧原子的数量的值）。

注意，在TDS分析中，氧被部分地检测为氧原子。可以从氧分子的电离率计算氧分子与氧原子的比。注意，由于上述系数α包含氧分子的电离率，因此，也可以通过估计释放的氧分子数量计算释放的氧原子数量。

注意，N_O2是释放的氧分子（O₂）的数量。因此，转换为氧原子数量的氧的释放量是释放的氧分子数量的两倍。

层间绝缘膜205可以通过溅射方法、CVD方法等方法形成，且优选通过溅射方法形成。在形成氧化硅膜作为层间绝缘膜205的情况下，可以使用石英（优选，合成石英）靶作为靶材，使用氩气作为溅射气体。替代地，可以使用硅靶材作为靶材，使用含氧的气体作为溅射气体。注意，含氧的气体可以是氩气和氧气的混合气体或仅仅为氧气。

在层间绝缘膜205的形成与要成为金属氧化物半导体层211的氧化物半导体膜的形成之间，进行第一热处理。进行第一热处理以去除层间绝缘膜205中含的水和氢。第一热处理的温度可以设置为高于或等于层间绝缘膜205中含的水和氢释放的温度（释放量达到峰值的温度），且低于设置有p沟道晶体管和n沟道晶体管的半导体衬底200改变或变形的温度，优选设置为高于或等于400℃且低于或等于750℃，并且低于后面步骤中第二热处理的温度。

然后，在氧化物半导体膜形成之后进行第二热处理。进行第二热处理以从作为氧来源的层间绝缘膜205向氧化物半导体膜提供氧。注意，第二热处理的时机不限于此，第二热处理可以在氧化物半导体膜被处理成氧化物半导体层211之后进行。

注意，第二热处理优选在氮气气氛或包括氦气、氖气、氩气等的稀有气体气氛中进行，且所述气氛不包含氢、水、氢氧根（羟基）、氢化物等。替代地，引入到热处理设备内的氮气或诸如氦气、氖气、氩气的稀有气体的纯度优选设置为6N（99.9999%）或更高，更优选为7N（99.99999%）或更高（即，杂质浓度为1ppm或更小，优选为0.1ppm或更小）。

在某些情况下，依赖于第二热处理的条件或者氧化物半导体膜或氧化物半导体层211的材料，氧化物半导体膜或氧化物半导体层211可以结晶成微晶氧化物半导体层或多晶氧化物半导体层。例如，氧化物半导体膜或氧化物半导体层211可以结晶成结晶度大于或等于90%或者大于或等于80%的微晶氧化物半导体层。另外，依赖于第二热处理的条件或者氧化物半导体膜或氧化物半导体层211的材料，氧化物半导体膜或氧化物半导体层211可以为不含有结晶成分的非晶氧化物半导体层。另外，氧化物半导体膜或氧化物半导体层211可以为包含微晶（具有1nm至20nm的晶粒尺寸）的非晶氧化物半导体层。

注意，在第二热处理中，层间绝缘膜205作为氧的源。

注意，其上形成有氧化物半导体膜的层间绝缘膜205的平均表面粗糙度（R_a）优选大于或等于0.1nm且小于0.5nm。这是因为当氧化物半导体膜为结晶氧化物半导体膜时可以使晶向对准。

注意，平均表面粗糙度（R_a）是通过将由JIS B0601：2001（ISO4287：1997）确定的中心线平均粗糙度（R_a）扩展到三维而获得的，以便能够应用到测量表面中。平均表面粗糙度（R_a）被表示为从参考表面到具体表面偏离的绝对值的平均值。

这里，中心线平均粗糙度（R_a）通过下式（1）来表示，假设具有测量长度L的部分是从粗糙度曲线的中心线的方向的粗糙度曲线中提取出来的，提取部分的粗糙度曲线的中心线方向用X轴表示，纵向放大的方向(垂直于X轴的方向)用Y轴来表示，并粗糙度曲线被表示为Y=F(X)。

[式1]

$R_a=\frac{1}{L}{\∫}_0^L\left|F\left(X\right)\right|\mathrm{dX}---\left(1\right)$

当作为通过测量数据表示的表面的测量表面被表示为Z=F(X,Y)时，平均表面粗糙度（R_a）为从参考表面到具体表面的偏离的绝对值的平均值，并以下式（2）来表示。

[式2]

$R_a=\frac{1}{S_0}{\∫}_{Y_1}^{Y_2}{\∫}_{X_1}^{X_2}|F(X,Y)-Z_0|\mathrm{dXdY}---\left(2\right)$

这里，所述具体表面是粗糙度测量的目标表面，并且其是由坐标（X₁,Y₁）,（X₁,Y₂）,（X₂,Y₁）,（X₂,Y₂）表示的四个点围成的四边形区域。S₀表示当具体平面为理想平面时该具体表面的面积。

此外，参考平面是与在具体平面平均高度处的X-Y平面平行的平面。就是说，当具体平面高度的平均值被表示为Z₀时，参考平面的高度也被表示为Z₀。

可以进行化学机械抛光（CMP）处理，以使得层间绝缘膜205的平均表面粗糙度可以为大于或等于0.1nm且小于0.5nm。CMP处理可以在氧化物半导体膜形成之前进行，优选在第一热处理之前进行。

可以进行至少一次CMP处理。当进行多次CMP处理时，优选第一抛光在高抛光速率下进行且最后一次抛光在低抛光速率下进行。

为了平坦化层间绝缘膜205，可以进行干法刻蚀等替代CMP处理。作为刻蚀气体，可以使用诸如氯气、氯化硼气体、氯化硅气体或四氯化碳气体的氯基气体，诸如四氟化碳气体、氟化硫气体或氟化氮气体的氟基气体等。

为了平坦化层间绝缘膜205，可以进行等离子体处理等替代CMP处理。此处可以使用稀有气体进行等离子体处理。在等离子体处理中，用惰性气体离子对待处理表面进行辐照，通过溅射效应，通过去除表面上的微小凸起和凹陷，对待处理表面进行平坦化。这样的等离子处理也称作“反溅射”。

注意，可以使用上述任何处理来平坦化层间绝缘膜205。例如，可以只进行反溅射，或者可以在CMP处理后进行干法刻蚀处理。注意，优选使用干法刻蚀或反溅射，从而可以防止水等进入其上将形成氧化物半导体膜的层间绝缘膜205。特别是，在第一热处理之后进行平坦化处理的情况下，优选使用干法刻蚀或反溅射。

氧化物半导体层211可以如下方式选择性地形成：形成氧化物半导体膜，在氧化物半导体膜上形成刻蚀掩膜版，以及进行刻蚀。替代地，可以使用喷墨方法等。

氧化物半导体膜优选至少包含铟（In）或锌（Zn）。尤其是，优选包含In和Zn两者。此外，优选包含镓（Ga）。当包含镓（Ga）时，可以减小晶体管特性的变化。这样的可以降低晶体管特性变化的元素被称为稳定剂。可以给出锡（Sn）、铪（Hf）或铝（Al）作为稳定剂。

可以给出镧系元素，诸如镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）和镥（Lu），作为另外的稳定剂。可以使用这些元素中的一种或多种。

作为氧化物半导体，可以使用例如，氧化铟，氧化锡，氧化锌，二元金属氧化物（诸如，In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物或In-Ga基氧化物），三元金属氧化物（诸如，In-Ga-Zn基氧化物（也称为IGZO）、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物或In-Lu-Zn基氧化物），四元金属氧化物（诸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物或In-Hf-Al-Zn基氧化物）。

这里注意，例如，“In-Ga-Zn基氧化物”是指包含In、Ga、Zn作为主要成分的氧化物，并且对In：Ga：Zn的比例没有限制。此外，除In、Ga和Zn之外，还可以包含金属元素。

例如，可以使用原子比例In：Ga：Zn=1：1：1（=1/3：1/3：1/3）或In：Ga：Zn=2：2：1（=2/5：2/5：1/5）的In-Ga-Zn基氧化物，或者原子比例接近上述原子比例的氧化物。替代地，可以使用原子比例In：Sn：Zn=1：1：1（=1/3：1/3：1/3）或In：Sn：Zn=2：1：3（=1/3：1/6：1/2）或In：Sn：Zn=2：1：5（=1/4：1/8：5/8）的In-Sn-Zn基氧化物或者原子比例接近上述原子比例的氧化物。

然而，可以用在本发明一个实施例中的氧化物半导体膜不限于上述那些，依赖于所需半导体特性（迁移率、阈值电压、偏差等），可以使用具有合适成分的氧化物半导体膜。依据所需晶体管特性（半导体特性），可以适当调整载流子浓度、杂质浓度、缺陷密度、金属元素与氧的原子比、原子间间距、密度等。

例如，用In-Sn-Zn基氧化物可以获得相对高的迁移率。然而，在使用In-Ga-Zn基氧化物的情况下，也可以通过减小体中的缺陷密度增加迁移率。

氧化物半导体可以是单晶或非单晶的。在氧化物半导体为非单晶的情况下，氧化物半导体可以是非晶或多晶的。此外，氧化物半导体可以具有在非晶部分中含有结晶部分的结构。此外，氧化物半导体可以是非非晶的。

注意，金属氧化物优选包含超过化学配比的氧。当包含过量氧时，可以防止在要形成的氧化物半导体膜中由于氧不足而产生载流子。

注意，例如，在使用In-Zn基金属氧化物形成氧化物半导体膜的情况下，靶材具有这样的成分比，其中In/Zn原子比为1至100，优选为1至20，更优选为1至10。锌的原子比在上述优选范围中时，可以提高场效应迁移率。这里，当金属氧化物的原子比例为In：Zn：O=X:Y:Z时，优选满足关系Z>1.5X+Y，从而使得包含过量氧。

注意，靶材的填充因子为大于或等于90%且小于或等于100%，优选大于或等于95%且小于或等于100%。填充因子高时，可以形成致密的氧化物半导体膜。

注意，可以应用到氧化物半导体膜的金属氧化物的能隙优选为2eV或更大，更优选为2.5eV或更大，进一步优选为3eV或更大。以这样的方式，使用宽带隙的半导体可以减小晶体管的关态电流。

注意，氧化物半导体膜包含氢。氢原子、氢分子、水、氢氧根、或氢化物可以作为氢被包含在氧化物半导体膜中。优选地，包含在氧化物半导体膜中的氢尽可能少。

注意，在氧化物半导体膜中的碱金属和碱土金属的浓度优选为低，且这些浓度优选为1×10¹⁸atom/cm³或更低，更优选为2×10¹⁶atom/cm³或更低。这是因为碱金属和碱土金属可以键合到氧化物半导体产生载流子，在这种情况下增大了晶体管的关态电流。

注意，对氧化物半导体膜的形成方法和厚度没有特别限制，可以考虑要制造的晶体管的尺寸等来决定。作为形成氧化物半导体膜的方法的示例，可以给出溅射方法、分子束外延方法、涂敷方法、印刷方法、脉冲激光沉积方法等。氧化物半导体膜的厚度可以大于或等于3nm且小于或等于50nm。这是因为当氧化物半导体膜的厚度为50nm或更大时晶体管可能会处于常开（normally on）状态。在沟道长度为30μm的晶体管中，当氧化物半导体膜的厚度为5nm或更小时，可以抑制短沟道效应。

这里，作为优选示例，使用In-Ga-Zn基金属氧化物靶通过溅射方法形成氧化物半导体膜。可以使用稀有气体（例如，氩气）、氧气、或稀有气体和氧气的混合气作为溅射气体。

优选地，使用减少了氢、水、氢氧根、或氢化物的高纯气体作为用于形成氧化物半导体膜的溅射气体。为了保持溅射气体的高纯度，去除吸附在处理室内壁上的气体，并在氧化物半导体膜形成之前对设置有p沟道晶体管和n沟道晶体管的半导体衬底200进行热处理。此外，可以将高纯溅射气体引入到处理室中，所述高纯溅射气体可以是纯度为9N（99.9999999%）或更高、露点为-121℃或更低、水含量为0.1ppb或更少、氢含量为0.5ppb或更少的氩气，或者可以是纯度为8N（99.999999%）或更低、露点为-112℃或更低、水含量为1ppb或更少、氢含量为1ppb或更少的氧气。当在加热设置有p沟道晶体管和n沟道晶体管的半导体衬底200并将其保持在高温的同时形成氧化物半导体膜时，可以减小包含在氧化物半导体膜中的诸如水的杂质的浓度。此外，可以降低由于使用溅射方法而导致对氧化物半导体膜的损伤。这里，可以将设置有p沟道晶体管和n沟道晶体管的半导体衬底200保持在高于或等于100℃且低于或等于600℃的温度，优选高于或等于200℃且低于或等于400℃的温度。

此外，可以通过离子注入提供氧以使得氧化物半导体膜包含过量的氧。

注意，氧化物半导体膜可以有非晶结构或晶体结构。在具有晶体结构情况下的一个实施例中，氧化物半导体膜优选为c轴对准的结晶的（CAAC）氧化物半导体膜。当氧化物半导体膜为CAAC氧化物半导体膜时，可以提升晶体管的可靠性。

注意，CAAC氧化物半导体膜是指包括从a-b平面、表面或界面方向看具有c轴对准和三角形或六角形原子排列的晶体的氧化物半导体膜。在该晶体中，金属原子以分层方式排列，或者金属原子和氧原子沿着c轴以分层方式排列，并且在a-b平面（或表面，或在界面处）中a轴或b轴的方向是变化的（晶体围绕c轴转动）。

注意，在广义上，CAAC氧化物半导体膜是指包括如下的相的非单晶氧化物半导体膜：从垂直a-b平面方向看具有三角形、六角形、正三角形、或正六角形原子排列，并且其中从与c轴垂直的方向看，金属原子以分层方式排列或者金属原子和氧原子以分层方式排列。

注意，CAAC氧化物半导体膜不是单晶的，但这并不表示CAAC氧化物半导体膜只包含非晶成分。尽管CAAC氧化物半导体膜包含结晶部分（晶体部分），但是在某些情况下，晶体部分和另外的晶体部分之间的分界并不明显。

包含在CAAC氧化物半导体膜中的部分的氧可以用氮代替。包含在CAAC氧化物半导体膜中的单独晶体部分的c轴可以对准在一个方向上（例如，与CAAC氧化物半导体膜形成于其上的衬底的表面、CAAC氧化物半导体膜的表面、或者CAAC氧化物半导体膜的界面垂直的方向）。替代地，包含在CAAC氧化物半导体膜中的单独晶体部分的a-b平面的法线可以对准在一个方向上（例如，与CAAC氧化物半导体膜形成于其上的衬底的表面、CAAC氧化物半导体膜的表面、或者CAAC氧化物半导体膜的界面垂直的方向）。

注意，根据其组成等，CAAC氧化物半导体膜可以是导体、半导体或绝缘体。根据其组成等，CAAC氧化物半导体膜透射或不透射可见光。

CAAC氧化物半导体膜的一个示例为使用如下的材料形成的膜：从垂直于膜表面、衬底表面或界面的方向观察时，该材料具有三角形或六角形原子排列，并且其中从剖面观察，金属原子以分层方式排列或者金属原子和氧原子（或氮原子）以分层方式排列。

下面将参照图8A至8E、图9A至9C和图10A至10C来详细描述包含在这样的CAAC氧化物半导体膜中的晶体结构的示例。在图8A至8E、图9A至9C和图10A至10C中，垂直方向基本对应于c轴方向，与c轴方向垂直的平面基本对应于a-b平面。当使用表述“上半部分”或“下半部分”时，分界是a-b平面。此外，在图8A至8E中，由圆圈包围的O表示四配位O原子，由双圆圈包围的O表示三配位O原子。

图8A示出了包括一个六配位铟（以下称为In）原子和与In原子相邻近的六个四配位氧（以下称为四配位O）原子的结构。这里将其中仅示出一个金属原子和与In原子邻近的O原子的结构称为子单元。图8A示出的结构实际上为八面体结构，但是为简单起见以平面结构示出。注意，在图8A中在上半部分和下半部分每一个中均存在三个四配位O原子。在图8A所示的子单元中，电荷为0。

图8B示出了包括一个五配位镓（以下称为Ga）原子、与Ga原子近邻的三个三配位氧（以下称为三配位O）原子、和与Ga原子近邻的两个四配位O原子的结构。所有三配位O原子存在于a-b平面上。在图8B中在上半部分和下半部分每一个中均存在一个四配位O原子。In原子也可以具有图8B中所示的结构，因为In原子可以具有五个配位体。在图8B所示的子单元中，电荷为0。

图8C示出了包括一个四配位锌（以下称为Zn）原子和与Zn原子近邻的四个四配位O原子的结构。在图8C中，上半部分中存在一个四配位O原子，下半部分中存在三个四配位O原子。替代地，在图8C中，上半部分中可以存在三个四配位O原子，而下半部分中可以存在一个四配位O原子。在图8C所示的子单元中，电荷为0。

图8D示出了包括一个六配位锡（以下称为Sn）原子和与Sn原子近邻的六个四配位O原子的结构。在图8D中，上半部分和下半部分每一个中均存在三个四配位O原子。在图8D所示的子单元中，电荷为+1。

图8E示出了包括两个Zn原子的子单元。在图8E中，上半部分和下半部分每一个中均存在一个四配位O原子。在图8E所示的子单元中，电荷为-1。

这里，多个子单元构成一群组，多个群组构成一个循环，其称为单元。

现在描述子单元之间的键合规则。图8A中相对于六配位In原子在上半部分的三个O原子在向下的方向上每一均有三个近邻的In原子，并且在下半部分的三个O原子在向上的方向上每一均有三个近邻的In原子。图8B中相对于五配位Ga原子在上半部分的一个O原子在向下的方向上具有一个近邻的Ga原子，而在下半部分的一个O原子在向上的方向上有一个近邻的Ga原子。图8C中相对于四配位Zn原子在上半部分的一个O原子在向下的方向上有一个近邻的Zn原子，而在下半部分的三个O原子在向上的方向上每一均有三个近邻的Zn原子。以这样的方式，在金属原子上面的四配位O原子的数量等于近邻于各个四配位O原子且在各个四配位O原子下面的金属原子的数量。类似地，金属原子下面的四配位O原子的数量等于近邻于各个四配位O原子且在各个四配位O原子上面的金属原子的数量。由于四配位O原子的配位数为4，因此近邻O原子且在O原子下面的金属原子数量和近邻O原子且在O原子上面的金属原子数量的和为4。相应地，当在一金属原子上面的四配位O原子数量和在另一金属原子下面的四配位O原子数量的和为4时，包含所述金属原子的两种子单元可以键合。例如，在六配位金属（In或Sn）原子通过下半部分的三个O原子键合的情况下，其与五配位的金属（Ga或In）或四配位的金属（Zn）原子键合。

配位数为4、5或6的金属原子通过四配位O原子在c轴方向上与另一金属原子相键合。除了上述之外，还可以用不同的方式，通过组合多个子单元使得分层结构的总电荷为0，来形成一个群组。

图9A示出了包含在In-Sn-Zn基金属氧化物中的分层结构中的一群组的模型。图9B示出了包括三个群组的单元。注意，图9C示出了从c轴方向观察图9B中的分层结构的情况下的原子排列。

在图9A中，为简单起见省略了三配位O原子，并且四配位O原子用圆圈来表示；圆圈中的数表示四配位O原子的数量。例如，相对于Sn原子在上半部分和下半部分每一个中均存在的三个四配位O原子用带圆圈的3来表示。类似地，在图9A中，相对于In原子在上半部分和下半部分每一中均存在的一个四配位O原子用带圆圈的1来表示。类似地，图9A还示出了近邻于下半部分中的一个四配位O原子和上半部分中的三个四配位O原子的Zn原子，和近邻于上半部分中一个四配位O原子和下半部分中的三个四配位O原子的Zn原子。

图9A中，在包含在In-Sn-Zn基金属氧化物的分层结构中的群组中，按从顶部开始的顺序，在上半部分和下半部分每个中与三个四配位O原子近邻的Sn原子键合In原子，该In原子与在上半部分和下半部分每个中的一个四配位O原子近邻，该In原子与在上半部分中的三个四配位O原子近邻的Zn原子相键合，该Zn原子与在上半部分和下半部分每个中的三个四配位O原子近邻的In原子通过相对于该Zn原子在下半部分的一个四配位O原子相键合，该In原子与包括两个Zn原子的子单元相键合且近邻上半部分中的一个四配位O原子，并且该子单元与和上半部分和下半部分每一个中的三个四配位O原子近邻的Sn原子通过相对于该子单元在下半部分的一个四配位O原子相键合。多个这样的群组相键合形成一个对应于一个循环的单元。

这里，对于三配位O原子一个键的电荷和对于四配位O原子一个键的电荷可以分别假设为-0.667和-0.5。例如，In原子（六配位或五配位）的电荷、Zn原子（四配位）的电荷、Sn原子（五配位或六配位）的电荷分别为+3、+2和+4。这样，包括一Sn原子的子单元的电荷为+1。相应地，需要-1的电荷（其抵消＋1）以形成包括Sn原子的分层结构。可以给出图8E所示包括两个Zn原子的子单元，作为具有-1电荷的结构。例如，利用一个包括两个Zn原子的子单元，可以抵消一个包括一Sn原子的子单元的电荷，以使得分层结构的总电荷可以为0。

In原子可以有5个或6个配位体。具体地，使用图9B所示的单元，可以得到In-Sn-Zn基金属氧化物晶体（In₂SnZn₃O₈）。注意，所得到的In-Sn-Zn基金属氧化物晶体的分层结构可以用组分式In₂SnZn₂O₇(ZnO)_m（m为0或自然数）表示。

上述规则也适用于其他金属氧化物。作为示例，图10A示出了包含在In-Ga-Zn基金属氧化物晶体的分层结构中的群组的模型。

在图10A中的包含在In-Ga-Zn基金属氧化物晶体的分层结构中的群组中，按从顶部开始的顺序，与上半部分和下半部分每个中的三个四配位O原子近邻的In原子，与Zn原子的上半部分中的一个四配位O原子相键合，该Zn原子通过相对于Zn原子在下半部分的三个四配位O原子与上半部分和下半部分每个中的一个四配位O原子近邻的Ga原子相键合，该Ga原子通过相对于Ga原子在下半部分的一个四配位O原子与在上半部分和下半部分每个中与三个四配位O原子近邻的In原子相键合。多个这样的群组相键合形成与一个循环对应的单元。

图10B示出了包括三个群组的单元。注意，图10C示出了从c轴方向观察图10B中分层结构的情况下的原子排列。

这里，由于In原子（六配位或五配位）的电荷、Zn原子（四配位）的电荷、Ga原子（五配位）的电荷分别为+3、+2和+3，因此，包括In原子、Zn原子、Ga原子中任意原子的子单元的电荷为0。结果，具有这样的子单元的组合的群组的总电荷总是为0。

注意，包含在In-Sn-Zn基金属氧化物晶体的分层结构中的群组不限于图10A的群组。

这里将描述形成CAAC氧化物半导体膜的方法。

首先，通过溅射方法等形成氧化物半导体膜。注意，通过将设置有p沟道晶体管和n沟道晶体管的半导体衬底200保持在高温的同时形成氧化物半导体膜，晶体部分对非晶部分的比例可以为高。此时，设置有p沟道晶体管和n沟道晶体管的半导体衬底200的温度可以为，例如，高于或等于150℃且低于或等于450℃，优选高于或等于200℃且低于或等于350℃。

这里，可以对形成的氧化物半导体膜进行热处理。通过热处理，晶体部分与非晶部分的比可以为高。在热处理中，设置有p沟道晶体管和n沟道晶体管的半导体衬底200的温度可以为，例如，高于或等于200℃且低于设置有p沟道晶体管和n沟道晶体管的半导体衬底200改变或变形的温度，优选高于或等于250℃且低于或等于450℃。热处理可以进行3分钟或更长，优选24小时或更短。这是因为，当进行长时间热处理时，尽管晶体部分与非晶部分的比可以为高，但是产率下降了。注意，热处理可以在氧化气氛或惰性气氛中进行；但是不限于此。热处理可以在降低的压力下进行。

氧化气氛是包含氧化气体的气氛。可以给出氧气、臭氧、一氧化二氮等作为氧化气体的示例。优选尽可能多地从氧化气氛中去除不优选包含在氧化物半导体膜中的成分（例如，水和氢）。例如，氧气、臭氧或一氧化二氮的纯度可以高于或等于8N（99.999999%），更优选高于或等于9N（99.9999999%）。

氧化气氛可以包含诸如稀有气体的惰性气体。注意，氧化气氛包含浓度高于或等于10ppm的氧化气体。惰性气体气氛包含惰性气体（氮气、或稀有气体等）且包含反应气体，诸如浓度低于10ppm的氧化气体。

注意，可以对所有热处理使用快速热退火（RTA）装置。如果加热时间短，利用RTA装置可以使热处理在高温下进行。这样，可以形成晶体部分与非晶部分的比高的氧化物半导体膜，并且可以抑制产率的降低。

然而，可以对所有热处理使用的所述装置不限于RTA装置；例如，可以使用配有用电阻加热器等通过热传导或热辐射加热待处理物体的单元的装置。例如，可以给出电炉或快速热退火（RTA）装置（诸如，气体快速热退火（GRTA）或灯快速热退火（LRTA）），作为用于所有热处理的热处理装置。注意，LRTA装置是通过从灯（诸如，卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯）发出的光的辐射加热待处理物体的装置。GTRA装置是用高温气体作为加热介质加热待处理物体的装置。这里，高温气体的温度优选高于待处理物体的加热温度。

通过使用氮浓度高于或等于1×10¹⁷atom/cm³且低于或等于5×10¹⁹atom/cm³的In-Ga-Zn基金属氧化物，形成具有c轴对准的六角形（hexagonal）的晶体结构，并且在In-O（含铟和氧的晶面）的两层晶面之间提供了包含Ga和Zn的一个或多个层。

为了形成In-Ga-Zn基金属氧化物，例如，可以使用原子比In：Sn：Zn为1：2：2、2:1:3、1:1:1或20：45：35的靶材。

如上所述地，可以形成CAAC氧化物半导体膜。

CAAC氧化物半导体膜与具有非晶结构的氧化物半导体膜相比，金属和氧之间的键的有序性高。换言之，在具有非晶结构的氧化物半导体膜的情况下，围绕邻近的金属原子配位的氧原子的数量根据相邻的金属原子的种类而变化。相反，在CAAC氧化物半导体膜的情况下，围绕邻近的金属原子配位的氧原子的数量基本是相同的。因此，即使在微观级别也几乎观察不到氧缺乏，并且可以抑制由于氢原子（包括氢离子）、碱金属原子等造成的电荷转移和电导率的不稳定。

因此，当晶体管具有使用CAAC氧化物半导体膜形成的沟道区域时，可以抑制通过对晶体管进行光辐照或偏置温度压力（BT）测试而产生的晶体管的阈值电压偏离，从而晶体管可以具有稳定的电学性质。

接着，在氧化物半导体膜上形成刻蚀掩模，并进行刻蚀，从而形成氧化物半导体层211（图7A）。

然后，形成彼此分离并与氧化物半导体层211接触的源极电极212a和漏极电极212b（图7B）。

源极电极212a和漏极电极212b可以用这样的方法选择性地形成，例如，通过溅射方法形成导电膜（例如，金属膜或对其添加赋予一种导电类型的杂质元素的硅膜），在导电膜上形成刻蚀掩模，并进行刻蚀。替代地，可以使用喷墨方法。注意，要作为源极电极212a和漏极电极212b的导电膜可以通过使用单层或通过堆叠多层来形成。例如，导电膜可以形成为具有三层的结构，其中铝层夹在钛层之间。

接着，至少在氧化物半导体层211的沟道区域上形成栅极绝缘膜213，并在形成栅极绝缘膜213之后，形成开口（图7C）。开口被形成为与栅电极204交迭。

作为栅极绝缘膜213，例如，可以使用溅射方法形成绝缘材料膜（例如，氮化硅、氮氧化硅、氧氮化硅、氧化硅等）。注意，栅极绝缘膜213可以通过使用单层或通过堆叠多层来形成。这里，例如，栅极绝缘膜213被形成为具有两层的结构，其中氧氮化硅层堆叠在氮化硅层之上。注意，在通过溅射方法形成栅极绝缘膜213的情况下，可以防止氢和水分进入氧化物半导体层211。此外，栅极绝缘膜213优选为绝缘氧化物膜，因为可以提供氧来填充氧空位。

注意，“氮氧化硅”包含的氮多于氧。另外，“氧氮化硅”包含的氧多于氮。

这里，可以通过干法刻蚀处理氧化物半导体膜。例如，可以使用氯气或三氯化硼气体和氯气的混合气体作为干法刻蚀使用的刻蚀气体。但是，不限于此，可以使用湿法刻蚀或能够处理氧化物半导体膜的其它方法。

栅极绝缘膜213至少在与氧化物半导体层211接触的部分中包含氧，并且优选使用通过加热将部分氧从中释放的绝缘氧化物来形成栅极绝缘膜213。换言之，优选使用所给出作为层间绝缘膜205的材料的示例的材料。当与氧化物半导体层211接触的栅极绝缘膜213的部分使用氧化硅形成时，氧可以扩散到氧化物半导体层211内，可以防止晶体管的电阻率下降。

注意，可以使用高k材料，诸如，硅酸铪（HfSiO_x）、添加了氮的硅酸铪（HfSi_xO_yN_z）、添加了氮的铝酸铪（HfAl_xO_yN_z）、氧化铪、氧化钇、或氧化镧等，来形成栅极绝缘膜213，从而可以减小栅极泄漏电流。这里，栅极泄漏电流是指在栅极电极与漏极或源极电极之间流动的电流。此外，可以堆叠使用高k材料形成的层和使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝或氧化镓形成的层。注意，即使在栅极绝缘膜213具有堆叠结构的情况下，与氧化物半导体层211接触的部分也优选使用绝缘氧化物来形成。

栅极绝缘膜213可以通过溅射方法形成。栅极绝缘膜213的厚度可以大于或等于1nm且小于或等于300nm，优选大于或等于5nm且小于或等于50nm。当栅极绝缘膜213的厚度大于或等于5nm时，可以尤其减小栅极泄漏电流。

此外，可以在惰性气体气氛或氧气气氛中进行第三热处理（优选在高于或等于200℃且低于或等于400℃的温度，例如，在高于或等于250℃且低于或等于350℃的温度）。通过第三热处理，留在氧化物半导体层211中的氢或水分可以扩散到栅极绝缘膜中。此外，通过第三热处理，氧可以从作为氧源的栅极绝缘膜213供应到氧化物半导体层211。

第三热处理不仅可以在在氧化物半导体层211上形成栅极绝缘膜213之后进行，也可以在形成电极214a和栅极电极214b或者形成要作为电极214a和栅极电极214b的导电膜之后进行。

注意，氧化物半导体层211中氢的浓度优选为5.0×10¹⁹atom/cm³或更低，更优选为5.0×10¹⁸atom/cm³或更低。当如上所述氢的浓度低为低时，可以防止晶体管的阈值电压在负方向偏移。

注意，氧化物半导体层211优选具有低于1.0×10¹⁴/cm³的低载流子浓度。当载流子浓度低时，关态电流可以低。

接着，在栅级绝缘膜213上形成导电膜，在导电膜上形成刻蚀掩模，并进行刻蚀，从而形成电极214a和栅极电极214b（图7D）。

电极214a和栅极电极214b可以使用与用于源极电极212a和漏极电极212b的相似的材料和方法来形成。

尽管未示出，但是优选使用栅极电极214b作为掩模向氧化物半导体层211添加掺杂剂以在氧化物半导体层211中形成源区和漏区。

这里注意，掺杂剂可以通过离子注入方法或离子掺杂方法添加。替代地，掺杂剂可以通过在含掺杂剂的气体的气氛中进行等离子处理添加。可以添加氮、磷、硼等作为掺杂剂。

以上述的方式，如图6所示，可以在使用半导体衬底形成的晶体管上制造氧化物半导体晶体管。

如上所述的，氧化物半导体优选使用于氧化物半导体晶体管。包括氧化物半导体的晶体管可以具有高的场效应迁移率。

注意，包括氧化物半导体的晶体管的实际场效应迁移率可能比其原始迁移率低。较低迁移率的原因之一是在半导体内部的缺陷或在半导体和绝缘膜之间的界面处的缺陷。当使用Levinson模型时，可以在理论上计算在假设在半导体内部不存在缺陷的情况下的场效应迁移率。

假设半导体的原始迁移率和测量的场效应迁移率分别为μ₀和μ，并且在半导体中存在势垒（例如晶粒边界），则测量的场效应迁移率可以用下式（3）表示。

[式3]

$\mathrm{\μ}={\mathrm{\μ}}_0\exp (-\frac{E}{\mathrm{kT}})---\left(3\right)$

这里，E表示势垒的高度，k表示玻尔兹曼常数，T表示绝对温度。当假设势垒是由于缺陷引起的时，根据Levinson模型势垒的高度可以用下式（4）表示。

[式4]

$E=\frac{e^2{N}^2}{8\mathrm{\ϵn}}=\frac{e^3{N}^{2}t}{8\mathrm{\ϵ}{C}_{\mathrm{ox}}{V}_g}---\left(4\right)$

这里，e表示元电荷（elementary charge），N表示沟道中每单位面积的平均缺陷密度，ε表示半导体的介电常数，n表示沟道中每单位面积的载流子数量，C_ox表示每单位面积的电容，V_g表示栅极电压，t表示沟道的厚度。在半导体层的厚度小于或等于30nm的情况下，沟道的厚度可以视为与半导体层厚度相同。

线性区中的漏电流I_d可以用下式（5）表示。

[式5]

$I_d=\frac{\mathrm{W\μ}{V}_g{V}_d{C}_{\mathrm{ox}}}{L}\exp (-\frac{E}{\mathrm{kT}})---\left(5\right)$

这里，L表示沟道长度，W表示沟道宽度，并且L和W每一均为10μm。此外，V_d表示漏极电压。当式（5）两边都除以V_g，并然后两边取对数时，可以得到下式（6）。

[式6]

$\ln \left(\frac{I_d}{V_g}\right)=\ln \left(\frac{\mathrm{W\μ}{V}_d{C}_{\mathrm{ox}}}{L}\right)-\frac{E}{\mathrm{kT}}=\ln \left(\frac{\mathrm{W\μ}{V}_d{C}_{\mathrm{ox}}}{L}\right)-\frac{e^3{N}^{2}t}{8\mathrm{kT\ϵ}{C}_{\mathrm{ox}}{V}_g}---\left(6\right)$

式（6）的右边是V_g的函数。从式（6）可以发现，缺陷密度N可以从以ln（I_d/V_g）为纵坐标、以1/V_g为横坐标画实际测量值而获得的图中的线的斜率得到。就是说，缺陷密度可以从晶体管的I_d-V_g特性计算出来。铟、锡和锌的比例为1：1：1的氧化物半导体的缺陷密度N近似为1×10¹²/cm²。

基于以这样的方式得到的缺陷密度等，可以从式（3）和式（4）计算出μ₀为120cm²/Vs。包括缺陷的In-Sn-Zn基氧化物的测量的迁移率近似为40cm²/Vs。然而，假设在半导体内和在半导体和绝缘膜之间的界面处不存在缺陷，则从上述结果可以发现，氧化物半导体的迁移率μ₀为120cm²/Vs。

注意，即使在半导体内部不存在缺陷时，沟道和栅极绝缘膜之间的界面处的散射也会影响晶体管的传输特性。换言之，在与沟道和栅极绝缘膜之间的界面距离x的位置处的场效应迁移率μ₁可以用下式（7）表示。

[式7]

$\frac{1}{{\mathrm{\μ}}_1}=\frac{1}{{\mathrm{\μ}}_0}+\frac{D}{B}\exp (-\frac{x}{l})---\left(7\right)$

这里，D表示栅极方向上的电场，B和l为常数。B和l可以从实际测量结果得到；根据上述测量结果，B为4.75cm/s，l为10nm（界面散射影响所到达的深度）。当D减小（即，栅极电压增大）时，式（7）的第二项增加，并相应地，场效应迁移率μ₁减小。

图11示出了其沟道包括在半导体内没有缺陷的理想氧化物半导体的晶体管的场效应迁移率μ₂的计算结果。为计算起见，使用器件仿真软件Sentaurus Device（由Synopsys公司制造），氧化物半导体的带隙、电子亲和势、相对介电常数和厚度分别设为2.8eV、4.7eV、15和15nm。此外，栅极、源极和漏极的功函数分别设为5.5eV、4.6eV和4.6eV。栅极绝缘膜的厚度设为100nm，其相对介电常数设为4.1。沟道长度和沟道宽度每一均设为10μm，漏极电压V_d设为0.1V。

如图11所示，迁移率在略大于1V的栅极电压处具有大于或等于100cm²/Vs的峰值，且由于界面散射影响的增大而随着栅极电压增高而减小。注意，为了减小界面散射，如结合上述式（1）等所述的，半导体层的表面优选为在原子级别平整（原子层平整度）。

图12A至12C、图13A至13C和图14A至14C中示出了使用具有这样迁移率的氧化物半导体制造的微小晶体管的特性的计算结果。图15A和15B示出了用于计算的晶体管的剖面结构。图15A和15B中所示的晶体管每一均包括在氧化物半导体层中具有n+型导电性的半导体区域303a和半导体区域303c。在计算中，半导体区域303a和半导体区域303c的电阻率假设为2×10^-3Ωcm。

图15A所示的晶体管包括：基底绝缘膜301，嵌入到基底绝缘膜301中并由氧化铝形成的嵌入的绝缘膜302，半导体区域303a，半导体区域303c，其间作为沟道形成区域的本征半导体区域303b，以及栅极305。在计算中，所示栅极305的宽度假设为33nm。

在栅极305和半导体区域303b之间形成栅极绝缘膜304。此外，在栅极305两侧表面上形成侧壁绝缘体306a和侧壁绝缘体306b，并且在栅极305上形成绝缘膜307以便防止栅极305和另一布线之间的短路。侧壁绝缘体的宽度设为5nm。源极308a和漏极308b被设置为分别与半导体区域303a和半导体区域303c接触。注意，该晶体管的沟道宽度为40nm。

图15B所示的晶体管包括：基底绝缘膜301，由氧化铝形成的嵌入的绝缘膜302，半导体区域303a，半导体区域303c，其间作为沟道形成区域的本征半导体区域303b，栅极绝缘膜304，栅极305，侧壁绝缘体306a和侧壁绝缘体306b，绝缘膜307，源极308a，以及漏极308b。

图15A所示的晶体管和图15B所示的晶体管不同之处在于位于侧壁绝缘体306a和侧壁绝缘体306b正下方的半导体区域的导电类型。在图15A所示的晶体管中，位于侧壁绝缘体306a和侧壁绝缘体306b正下方的半导体区域为具有n+型导电性的区域，在图15B所示的晶体管中为本征半导体区域。换言之，在图15B中的半导体层中，提供了具有L_off宽度的既不与半导体区域303a（半导体区域303c）也不与栅极305交叠的区域。此区域被称为偏移区域（offset region），宽度L_off被称为偏移长度。偏移长度等于侧壁绝缘体306a（侧壁绝缘体306b）的宽度。

在计算中使用的其他参数如上所述。为了计算，使用由Synopsys公司制造的器件仿真软件Sentaurus Device。图12A至12C示出了具有图15A所示结构的晶体管的漏电流（I_d，实线）和场效应迁移率（μ，虚线）的栅极电压（V_g：通过从栅极电位减去源极电位得到的电位差）的依赖关系。在假设漏极电压（V_d：通过从漏极电位减去源极电位得到的电位差）为+1V的情况下，通过计算得到漏电流I_d，并且在假设漏极电压为+0.1V的情况下，通过计算得到迁移率μ。

在图12A中栅极绝缘膜的厚度为15nm，在图12B中为10nm，在图12C中为5nm。随着栅极绝缘膜变薄，特别是在关断状态下的漏电流I_d（关态电流）显著减小。相反，在导通状态下在场效应迁移率μ的峰值和的漏电流I_d（通态电流）中没有明显的变化。

图13A至13C示出了图15B所示的晶体管的漏极电流I_d（实线）和场效应迁移率μ（虚线）对栅极电压V_g的依赖关系，其中偏移长度L_off为5nm。假设漏极电压为+1V，通过计算得到漏极电流I_d，并假设漏极电压为+0.1V，通过计算得到场效应迁移率μ。栅极绝缘膜的厚度在图13A中为15nm，在图13B中为10nm，而在图13C中为5nm。

图14A至14C示出了图15B所示的晶体管的漏极电流I_d（实线）和迁移率μ（虚线）对栅极电压V_g的依赖关系，其中偏移长度L_off为5nm。假设漏极电压为+1V，通过计算得到漏极电流I_d，并假设漏极电压为+0.1V，通过计算得到场效应迁移率μ。栅极绝缘膜的厚度在图14A中为15nm，在图14B中为10nm，而在图14C中为5nm。

在任一结构中，随着栅极绝缘膜变薄，关态电流显著下降，而在场效应迁移率μ的峰值和通态电流中没有明显的变化出现。

注意，场效应迁移率μ的峰值在图12A至12C中近似为80cm²/Vs,在图13A至13C中近似为60cm²/Vs,在图14A至14C中近似为40cm²/Vs；因此，迁移率μ的峰值随着L_off的增大而减小。此外，这同样适用于关态电流。通态电流也随着L_off的增大而减小；然而通态电流的减小比关态电流的减小缓慢得多。

如上所述的，包括氧化物半导体的氧化物半导体晶体管可以具有显著高的场效应迁移率。

注意，在本实施中被描述为氧化物半导体晶体管的晶体管只是一示例，并不限于此，对于氧化物半导体晶体管可以采用各种模式。

通过在加热衬底的同时沉积氧化物半导体，或者，通过形成氧化物半导体膜之后进行热处理，使用包含In、Sn和Zn作为主要成分的氧化物半导体作为沟道区域的晶体管可以具有有利的特性。注意，主要成分是指包含在组合物中原子百分比为5原子%或更大的元素。

通过在形成包含In、Sn和Zn作为主要成分的氧化物晶体管之后有意地加热衬底，可以提高晶体管的场效应迁移率。此外，晶体管的阈值电压可以正向漂移以使得晶体管常断（normally off）。

作为示例，图16A至16C是每一均示出了其中使用包含In、Sn和Zn作为主要成分，并且沟道长度L为3μm、沟道宽度W为10μm，且栅极绝缘膜的厚度为100nm的氧化物半导体膜的晶体管的特性的图。注意V_d被设置为10V。

图16A示出了通过溅射方法而没有有意加热衬底，来形成其氧化物半导体膜包含In、Sn和Zn作为主要成分的晶体管的特性。晶体管的场效应迁移率为18.8cm²/Vsec。另一方面，在有意加热衬底的同时形成包含In、Sn和Zn作为主要成分的氧化物半导体膜，可以提高场效应迁移率。图16B示出了在200℃加热衬底的同时形成包含In、Sn和Zn作为主要成分的氧化物半导体膜的晶体管的特性。该晶体管的场效应迁移率为32.2cm²/Vsec。

通过在包含In、Sn和Zn作为主要成分的氧化物半导体膜形成之后进行热处理，场效应迁移率可以进一步提高。图16C示出了这样的晶体管的特性，在200℃通过溅射形成该晶体管的包含In、Sn和Zn作为主要成分的氧化物半导体膜，然后使其在650℃经受热处理。晶体管的场效应迁移率为34.5cm²/Vsec。

衬底的有意加热预期具有减小通过溅射形成期间带进氧化物半导体膜中的水分的效果。此外，膜形成之后的热处理使得氢、氢氧根或水分并从氧化物半导体膜释放并去除。以这样的方式，可以提高场效应迁移率。这样的场效应迁移率的提高被认为是不仅通过脱水或脱氢去除杂质，而且通过由于密度增大而导致的原子间间距减小而获得的。此外，通过从氧化物半导体去除杂质而高度纯化，可以使氧化物半导体结晶化。在使用这样纯化的非单晶氧化物半导体的情况下，理想地，预计可实现超过100cm²/Vsec的场效应迁移率。

可以用以下方式将包含In、Sn和Zn作为主要成分的氧化物半导体结晶化：将氧离子注入到氧化物半导体中，通过热处理释放包含在氧化物半导体中的氢、氢氧根或水分，以及通过热处理或通过之后进行的另一热处理使氧化物半导体结晶化。通过这样的结晶处理或再结晶处理，可以获得具有满意的结晶性的非单晶氧化物半导体。

在膜形成过程中的衬底的有意加热和/或在膜形成之后的热处理不仅提高了场效应迁移率，而且还使得晶体管常断。在其中使用包含In、Sn和Zn作为主要成分且未有意加热衬底而形成的氧化物膜作为沟道区域的晶体管中，阈值电压倾向于不利地漂移。相反，当使用在有意加热衬底的同时形成的氧化物半导体膜时，阈值电压的不利漂移问题可以解决。就是说，阈值电压漂移使得晶体管变为常断；这种趋势通过比较图16A和16B可以确认。

注意，也可以通过改变In、Sn和Zn的比例来控制阈值电压；当In对Sn和Zn的成分比为2：1：3时，预期可以形成常断型晶体管。此外，通过将靶材的成分比设置In：Sn：Zn=2：1：3，可以获得具有高结晶度的氧化物半导体膜。

衬底的有意加热的温度或热处理的温度为150℃或更高，优选为200℃或更高，进一步优选为400℃或更高。当在高温下进行膜形成或热处理时，晶体管可以是常断型。

通过在膜形成过程中有意加热衬底和/或通过在膜形成之后进行热处理，可以增强对栅极偏置应力的稳定性。例如，当在150℃以2MV/cm的强度施加栅极偏压一小时时，阈值电压的漂移可以小于±1.5V，优选小于±1.0V。

对以下两个晶体管进行BT测试：样品1在氧化物半导体膜形成之后不进行热处理，样品2在氧化物半导体膜形成之后在650℃对其进行热处理。

首先，在衬底温度为25℃、V_d为10V下测量晶体管的V_g-I_d特性。然后，将衬底温度设置为150℃，V_d设置为0.1V。之后，施加20V的V_g使得施加到栅极绝缘膜的电场的强度为2MV/cm，并保持该条件一小时。接着，将V_g设置为0V。然后，在衬底温度为25℃、V_d为10V下测量晶体管的V_g-I_d特性。该过程称为正向BT测试。

以类似的方式，首先，在衬底温度为25℃、V_d为10V下测量晶体管的V_g-I_d特性。然后，将衬底温度设置为150℃，V_d设置为0.1V。之后，施加-20V的V_g使得施加到栅极绝缘膜的电场的强度为-2MV/cm，并保持该条件一小时。接着，将V_g设置为0V。然后，在衬底温度为25℃、V_d为10V下测量晶体管的V_g-I_d特性。该过程称为负向BT测试。

图17A和17B分别示出了样品1的正向BT测试和负向BT测试的结果。图18A和18B分别示出了样品2的正向BT测试和负向BT测试的结果。

样品1的由于正向BT测试和由于负向BT测试导致的阈值电压的漂移量分别为1.80V和-0.42V。样品2由于正向BT测试和由于负向BT测试导致的阈值电压的漂移量分别为0.79V和0.76V。可以发现，在样品1和样品2中，在BT测试之前和之后的阈值电压的漂移量小且可靠性性高。

热处理可以在氧气氛中进行；替代地，热处理可以首先在氮气或惰性气体或在减压的气氛中进行，然后在包含氧的气氛中进行。在脱氢或脱水之后将氧供应到氧化物半导体，从而可以进一步增强热处理的效果。作为脱氢或脱水之后供应氧的方法，可以使用通过电场加速氧离子，并将其注入到氧化物半导体膜中的方法。

在氧化物半导体中或在氧化物半导体和堆叠在氧化物半导体之上的膜的界面处容易引起由于氧空位导致的缺陷；当通过热处理使氧化物半导体中包含过量的氧时，可以用过量的氧来补偿不断引起的氧空位。过量的氧主要是存在于晶格之间的氧。当氧浓度设置在1×10¹⁶atom/cm³至2×10²⁰atom/cm³范围内时，过量的氧可以包含在氧化物半导体中，而不引起晶格畸变等。

当进行热处理使得氧化物半导体的至少一部分包含晶体时，可以得到更稳定的氧化物半导体膜。例如，当通过X射线衍射（XRD）分析使用具有成分比In：Sn：Zn=1：1：1的靶材利用溅射法而未有意加热衬底地形成的氧化半导体膜时，可以观察到光晕（halo）图案。所形成的氧化物半导体膜可以通过经受热处理而结晶化。热处理的温度可以适当地设定；当热处理在150℃进行时，例如，用X射线衍射可以观察到明显的衍射峰。

进行了In-Sn-Zn-O膜的XRD分析。XRD分析是用Bruker AXS制造的X射线衍射仪D8ADVANCE进行的，通过面外（out-of-plane）方法进行测试。

准备样品A和样品B，并对其进行XRD分析。下面将描述形成样品A和样品B的方法。

在已经经受脱水处理的石英衬底上形成厚度为100nm的In-Sn-Zn-O膜。

In-Sn-Zn-O膜是在氧气氛中用100W（DC）电源的溅射装置形成的。使用具有原子比In：Sn：Zn=1：1：1的In-Sn-Zn-O靶材作为靶材。注意，在膜形成中衬底加热温度设置为200℃。以这样的方式形成的样品作为样品A。

接着，对用与样品A形成方法类似的方法形成的样品在650℃进行热处理。作为该热处理，首先在氮气氛中进行一小时热处理，并在不降低温度的情况下在氧气氛中进一步进行一小时热处理。以这样的方式形成的样品作为样品B。

图21示出了样品A和样品B的XRD谱。在样品A中没有观察到源自晶体的峰，而在样品B中，当2θ为35度左右和在37度至38度时观察到源自晶体的峰。

如上所述的，通过在包含In、Sn和Zn作为主要成分的氧化物半导体膜的沉积过程中有意加热衬底和/或在沉积之后进行热处理，可以改善晶体管的特性。

这些衬底加热和热处理具有防止氢和氢氧根（其是对氧化物半导体不利的杂质）被包含在膜中的效果，或者从膜中去除氢和氢氧根的效果。就是说，通过从氧化物半导体去除作为施主杂质的氢，可以使氧化物半导体纯化，从而可以得到常断型晶体管。氧化物半导体的纯化使得晶体管的关态电流能够为1aA/μm或更小。这里，关态电流的单位表示每微米沟道宽度的电流。

图22示出了测量下的晶体管的关态电流和衬底温度（绝对温度）的倒数之间的关系。这里，为简单起见，横轴表示测量的衬底温度倒数乘以1000的值（1000/T）。

具体地，如图22所示，当所示衬底温度为125℃和85℃时，关态电流分别为0.1aA/μm(1×10^-19A/μm)或更小和10zA/μm(1×10^-20A/μm)或更小。关态电流的对数和温度的倒数之间的比例关系表明，在室温（27℃）下的关态电流为0.1zA/μm(1×10^-22A/μm)或更小。因此，在125℃和85℃和室温时，关态电流可以分别为1aA/μm(1×10^-18A/μm)或更小，100zA/μm(1×10^-19A/μm)或更小，以及1zA/μm(1×10^-21A/μm)或更小。

注意，为了防止在形成膜的过程中，氢和水分被包含在氧化物半导体膜中，优选通过充分抑制来自沉积室外部的泄漏以及从沉积室内壁脱气，来增加溅射气体的纯度。例如，为了防止水分包含在膜中，优选使用露点为-70℃或更低的气体作为溅射气体。此外，优选使用被纯化以不包含诸如氢和水分的杂质的靶材。尽管可以通过热处理从包含In、Sn和Zn作为主要成分的氧化物半导体膜去除水分，但是优选形成初始就不包含水分的膜，因为与包含In、Ga和Zn作为主要成分的氧化物半导体相比，水分在更高的温度从包含In、Sn和Zn作为主要成分的氧化物半导体释放。

对在氧化物半导体膜形成之后在650℃对其进行热处理的样品的衬底温度和晶体管的电学特性之间的关系进行了评估。

用于测量的晶体管的沟道长度L为3μm，沟道宽度W为10μm，L_ov为0μm，dW为0μm。注意，V_d设置为10V。注意，衬底温度为-40℃、-25℃、25℃、75℃、125℃和150℃。这里，在该晶体管中，栅电极与一对电极中的一个交叠部分的宽度称为L_ov，该对电极的与氧化物半导体膜不交叠的部分的宽度称为dW。

图19示出了I_d（实线）和场效应迁移率（虚线）对V_g的依赖关系。图20A示出了衬底温度和阈值电压之间的关系，图20B示出了衬底温度和场效应迁移率之间的关系。

从图20A可以发现，阈值电压随着衬底温度增大而降低。注意，在从-40℃到150℃的范围内，阈值电压从1.09V下降到-0.23V。

从图20B可以发现，场效应迁移率随着衬底温度增大而降低。注意，在从-40℃到150℃的范围内，场效应迁移率从36cm²/Vs下降到32cm²/Vs。因此，可以发现，在上述温度范围内电学特性的变化小。

在使用这样的包含In、Sn和Zn作为主要成分的氧化物半导体作为沟道形成区域的晶体管中，可以得到30cm²/Vsec或更高的场效应迁移率，优选40cm²/Vsec或更高的场效应迁移率，进一步优选为60cm²/Vsec或更高的场效应迁移率，而关态电流保持在1Aa/μm或更低，这可以实现大规模集成电路所需的导通态（on-state）电流。例如，在L/W为33nm/40nm的场效应晶体管中，当栅电压为2.7V且漏极电压为1.0V时，可以流过12μA或更高的通态电流。此外，可以在晶体管操作所需的温度范围内保证充分的电学特性。

附图标记说明

100：D触发器电路，102：第一传输门，104：第一反相器，106：功能电路，107：钟控反相器，108：第二传输门，110：第二反相器，112：钟控反相器，114：节点，116：节点，120：第一p沟道晶体管，122：第二p沟道晶体管，124：晶体管，126：数据保持部分，128，电容器，130：D触发器电路，140：第一p沟道晶体管，142：第二p沟道晶体管，144：第三p沟道晶体管，146：晶体管，148：数据保持部分，150：电容器，200：配置有p沟道晶体管和n沟道晶体管的半导体衬底，201：高浓度杂质区域，202：低浓度杂质区域，203：栅极绝缘膜：204：栅极电极，205：层间绝缘膜，210：具有在氧化物半导体层中的沟道形成区域的晶体管，211：氧化物半导体层，212a：源极电极，212b：漏极电极，213：栅极绝缘膜，214a：电极，214b：栅极电极，301：基底绝缘膜，302：嵌入的绝缘膜，303a：半导体区域，303b：半导体区域，303c：半导体区域，304：栅极绝缘膜，305：栅极，306a：侧壁绝缘体，306b：侧壁绝缘体，307：绝缘膜，308a：源极，308b：漏极。

本申请基于2011年5月13日向日本专利局提交的序列号为2011-108358的日本专利申请，通过引用将其整体内容并入在此。

Claims (21)

1.一种半导体装置，包括:

电路，所述电路包括输入端子、第一传输门、第二传输门、第一反相器、第二反相器、功能电路、钟控反相器、以及输出端子；

所述功能电路包括：

第一晶体管、第二晶体管、第三晶体管、以及电容器，

其中所述第一晶体管和所述第二晶体管为p沟道晶体管，

其中所述第一晶体管的源极和漏极中的一个与第一布线电连接，

其中所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，

其中所述第二晶体管的源极和漏极中的另一个与所述第三晶体管的源极和漏极中的一个电连接，

其中所述第三晶体管的源极和漏极中的另一个与所述电容器的一个电极电连接，以及，

其中所述电容器的另一电极与第二布线电连接，

其中所述输入端子与所述第一传输门的第一端子电连接，

其中所述第一传输门的第二端子与所述第一反相器的第一端子和所述第二晶体管的源极和漏极中的所述另一个电连接，

其中所述第一反相器的第二端子和所述第二晶体管的栅极与所述第二传输门的第一端子电连接，

其中所述第二传输门的第二端子与所述第二反相器的第一端子和所述钟控反相器的第二端子电连接，并且

其中所述第二反相器的第二端子和所述钟控反相器的第一端子与所述输出端子电连接。

2.根据权利要求1所述的半导体装置，

其中所述第一布线和所述第二布线每一均为被供应以恒定电位的电源电位线，以及，

其中供应到所述第一布线的电位比供应到所述第二布线的电位高。

3.根据权利要求1所述的半导体装置，

其中所述第一晶体管的栅极被供应以时序信号，所述时序信号被设置为高电位或低电位，

其中所述钟控反相器配置为被供应以时钟信号，

其中在所述电路切换为关断状态之前，关断所述第三晶体管，

其中当在所述电路切换为所述关断状态之后，所述电路切换为导通状态时，所述时钟信号不输入到所述钟控反相器，并且所述时钟信号所输入到的布线保持在恒定电位，

其中在所述电路切换为所述导通状态之后，所述时序信号设置为高电位，然后导通所述第三晶体管，以及

其中在导通所述第三晶体管之后，与所述时钟信号相同的信号作为所述时序信号输入。

4.根据权利要求1所述的半导体装置，其中在室温下所述第三晶体管的每单位微米沟道宽度的关态电流小于或等于10aA。

5.根据权利要求1所述的半导体装置，其中所述第三晶体管包括氧化物半导体层。

6.根据权利要求5所述的半导体装置，其中所述氧化物半导体层包括晶体。

7.一种半导体装置，包括：

电路，所述电路包括输入端子、第一传输门、第二传输门、第一反相器、第二反相器、功能电路、钟控反相器、以及输出端子；

所述功能电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、以及电容器，

其中所述第一晶体管和所述第二晶体管为p沟道晶体管，

其中所述第四晶体管的源极和漏极中的一个通过所述第三晶体管电连接到处于浮置状态的节点，

其中所述第四晶体管的源极和漏极中的另一个与第一布线电连接，

其中所述第一晶体管的源极和漏极中的一个与所述第一布线电连接，

其中所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，

其中所述第二晶体管的源极和漏极中的另一个与所述第三晶体管的源极和漏极中的一个电连接，

其中所述第三晶体管的源极和漏极中的另一个与所述电容器的一个电极电连接，并且

其中所述电容器的另一电极与第二布线电连接，

其中所述输入端子与所述第一传输门的第一端子电连接，

其中所述第一传输门的第二端子与所述第一反相器的第一端子和所述第二晶体管的源极和漏极中的所述另一个电连接，

其中所述第一反相器的第二端子和所述第二晶体管的栅极与所述第二传输门的第一端子电连接，

其中所述第二传输门的第二端子与所述第二反相器的第一端子和所述钟控反相器的第二端子电连接，并且

其中所述第二反相器的第二端子和所述钟控反相器的第一端子与所述输出端子电连接。

8.根据权利要求7所述的半导体装置，其中所述第四晶体管的栅极被配置为被供应以重置信号。

9.根据权利要求7所述的半导体装置，

其中所述第一布线和所述第二布线每一均为被供应以恒定电位的电源电位线，并且，

其中供应到所述第一布线的电位比供应到所述第二布线的电位高。

10.根据权利要求7所述的半导体装置，

其中所述第一晶体管的栅极被供应以被设置为高电位或低电位的时序信号，

其中所述钟控反相器被配置为被供应以时钟信号，

其中在所述电路切换为关断状态之前，关断所述第三晶体管，

其中当在所述电路切换为所述关断状态之后，所述电路切换为导通状态时，所述时钟信号不输入到所述钟控反相器，并且所述时钟信号所输入到的布线保持在恒定电位，

其中在所述电路切换为所述导通状态之后，所述时序信号设置为高电位，然后所述第三晶体管导通，并且

其中在所述第三晶体管导通之后，与所述时钟信号相同的信号被作为所述时序信号输入。

11.根据权利要求7所述的半导体装置，其中在室温下所述第三晶体管的每单位微米沟道宽度的关态电流小于或等于10aA。

12.根据权利要求7所述的半导体装置，其中所述第三晶体管包括氧化物半导体层。

13.根据权利要求12所述的半导体装置，其中所述氧化物半导体层包括晶体。

14.一种半导体装置，包括：

触发器电路，其包括功能电路，

其中所述功能电路包括包含氧化物半导体层的晶体管和电容器，以及

其中所述电容器的一个电极与所述晶体管的源极或漏极中的一个电连接。

15.根据权利要求14所述的半导体装置，其中在室温下所述晶体管的每单位微米沟道宽度的关态电流小于或等于10aA。

16.根据权利要求14所述的半导体装置，其中所述氧化物半导体层包括晶体。

17.一种半导体装置，包括：

电路，所述电路包括第一晶体管、第二晶体管、第三晶体管、以及电容器，

其中所述第一晶体管和所述第二晶体管为p沟道晶体管，

其中所述第三晶体管包括氧化物半导体层，

其中所述第一晶体管的源极和漏极中的一个与第一布线电连接，

其中所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，

其中所述第二晶体管的源极和漏极中的另一个与所述第三晶体管的源极和漏极中的一个电连接，

其中所述第三晶体管的源极和漏极中的另一个与所述电容器的一个电极电连接，并且

其中所述电容器的另一电极与第二布线电连接。

18.根据权利要求17所述的半导体装置，

其中所述电路进一步包括第四晶体管，

其中所述第四晶体管的源极和漏极中的一个通过所述第三晶体管电连接到处于浮置状态的节点，

其中所述第四晶体管的源极和漏极中的另一个与所述第一布线电连接，并且

其中所述第四晶体管的栅极被配置为被供应以重置信号。

19.根据权利要求17所述的半导体装置，

其中所述第一布线和所述第二布线每一均为被供应以恒定电位的电源电位线，并且

其中供应到所述第一布线的电位比供应到所述第二布线的电位高。

20.根据权利要求17所述的半导体装置，其中在室温下所述第三晶体管的每单位微米沟道宽度的关态电流小于或等于10aA。

21.根据权利要求17所述的半导体装置，其中所述氧化物半导体层包括晶体。

Images