DE112010003986B4 - Abgestufte flache Grabenisolation für flächeneffiziente Körperkontakte in SOI-MOSFETS - Google Patents

Abgestufte flache Grabenisolation für flächeneffiziente Körperkontakte in SOI-MOSFETS Download PDF

Info

Publication number
DE112010003986B4
DE112010003986B4 DE112010003986.0T DE112010003986T DE112010003986B4 DE 112010003986 B4 DE112010003986 B4 DE 112010003986B4 DE 112010003986 T DE112010003986 T DE 112010003986T DE 112010003986 B4 DE112010003986 B4 DE 112010003986B4
Authority
DE
Germany
Prior art keywords
soi
layer
sti
extension
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112010003986.0T
Other languages
English (en)
Other versions
DE112010003986T5 (de
Inventor
Ying Li
Shreesh Narasimha
Werner A. Rausch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112010003986T5 publication Critical patent/DE112010003986T5/de
Application granted granted Critical
Publication of DE112010003986B4 publication Critical patent/DE112010003986B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

SOI-Einheit, die Folgendes umfasst: einen FET-Bereich (22), der ein Gate (58) eines FET Transistors auf einer SOI-Schicht (34) umfasst; einen STI-Bereich, der eine erste STI-Schicht (STI-1) aufweist, die die SOI-Einheit von einer danebenliegenden SOI-Einheit trennt, wobei die erste STI-Schicht eine erste Dicke aufweist; einen Körperkontaktbereich (24) zwischen dem FET-Bereich und dem STI-Bereich, wobei der Körperkontaktbereich eine Verlängerung (35) der SOI-Schicht aufweist sowie eine darüberliegende zweite STI-Schicht (STI-2), die eine zweite Dicke aufweist, wobei die SOI-Schicht und die SOI-Verlängerung eine tiefe Wannendotierung aufweisen, um einen Widerstand der SOI-Schicht und der SOI-Verlängerung zu verringern, wobei eine Dicke der SOI-Verlängerung geringer ist als eine Dicke der SOI-Schicht, wobei eine Konzentration der Dotierung in der SOI-Verlängerung so maximiert ist, dass sie eine Schwellenspannung des FET Transistors nicht beeinträchtigt, wobei im Falle dessen, dass der FET Transistor ein n-Kanal-FET Transistor ist, die Dotierung einen p-Typ aufwiest, und im Falle dessen, dass der FET Transistor ein p-Kanal-FET Transistor ist, die Dotierung einen n-Typ aufwiest; und einen Körperkontakt (67) in Kontakt mit der SOI-Verlängerung; wobei sich die erste Dicke von der zweiten Dicke unterscheidet und die erste und zweite STI-Schicht einen abgestuften STI bilden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Halbleiter-auf-Isolator-Einheiten (SOI-Einheiten, Semiconductor-on-Insulator (SOI)) sowie auf Verfahren zur Herstellung derselben. Insbesondere ist der Körper einer Halbleiter-auf-Isolator-Einheit mit dem geerdeten Substrat verbunden, um die Steuerung der Schwellenspannung zu verbessern und Vorgeschichteeffekte (History Effects) zu verringern. Der Körper ist ohne ein sogenanntes T-Körper- oder H-Körper-Kontaktschema geerdet. Diese neue Körperkontaktstruktur verringert die parasitäre Kapazität, die in Verbindung mit herkömmlichen Körperkontakten auftritt.
  • Die Silicium-auf-Isolator-Technologie (SOI-Technologie) ist zu einer zunehmend wichtigen Technik geworden, die bei der Herstellung und Fertigung von Halbleitereinheiten eingesetzt wird. Die SOI-Technologie beinhaltet die Bildung von Transistoren in einer relativ dünnen monokristallinen Halbleiterschicht, die über einer Isolationsschicht liegt. Mit anderen Worten werden die aktiven Einheiten in einem dünnen Halbleiter gebildet, der auf einer Isolationsschicht angeordnet ist anstatt im massiven Halbleiter der Einheit.
  • In einem typischen SOI-Transistor ist der Körper normalerweise vom Siliciumsubstrat isoliert und wird in der Regel potentialfrei gehalten. Dies kann zu Problemen bei stromempfindlichen Schaltungsanwendungen führen, da der Körper normalerweise Ladung von der letzten Nutzung des Transistors zurückbehält. Die im Körper zurückbehaltene Ladung beeinträchtigt die weitere Verwendung der Einheit. Zur Beseitigung der Probleme im Zusammenhang mit der SOI-Halbleitereinheit sind zahlreiche Lösungen vorgeschlagen worden. Die Verwendung eines Körperkontakts in der SOI-Einheit beseitigt dieses Problem beispielsweise und ermöglicht es ferner, die Schwellenspannung zu ändern, so dass die Leistungsaufnahme im Bereitschaftszustand für Anwendungen mit geringer Leistung verringert werden kann. Der Körperkontakt in der SOI-Einheit wurde herkömmlicherweise durch die Verwendung einer T-förmigen oder H-förmigen Polysiliciumstruktur auf einer aktiven Fläche gebildet, wodurch drei unterschiedliche Bereiche hergestellt wurden, unter anderem ein Source-Bereich, ein Drain-Bereich und ein Körperkontaktbereich.
  • Die T-förmige oder H-förmige Anordnung der Polysiliciumstruktur kostet jedoch Fläche und erhöht die in der Schaltung verbrauchte Leistung.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Die verschiedenen Vorteile und Zielsetzungen der vorliegenden Erfindung wie oben sowie nachfolgend beschrieben werden gemäß einem ersten Aspekt der Erfindung durch die Bereitstellung einer SOI-Einheit erreicht, die Folgendes umfasst:
    einen FET-Bereich, der eine SOI-Schicht umfasst;
    einen STI-Bereich, der eine erste STI-Schicht aufweist, die die SOI-Einheit von einer danebenliegenden SOI-Einheit trennt, wobei die erste STI-Schicht eine erste Dicke aufweist;
    einen Körperkontaktbereich zwischen dem FET-Bereich und dem STI-Bereich, wobei der Körperkontaktbereich eine Verlängerung der SOI-Schicht aufweist sowie eine darüberliegende zweite STI-Schicht, die eine zweite Dicke aufweist; und
    einen Körperkontakt in Kontakt mit der SOI-Verlängerung;
    wobei sich die erste Dicke von der zweiten Dicke unterscheidet.
  • Gemäß einem zweiten Aspekt der Erfindung wird eine SOI-Einheit bereitgestellt, die Folgendes umfasst:
    eine massive Siliciumschicht;
    einen FET-Bereich, einen Körperkontaktbereich und einen STI-Bereich;
    den FET-Bereich, der eine SOI-Schicht und ein Gate auf der SOI-Schicht umfasst;
    den STI-Bereich, der eine erste STI-Schicht aufweist, die die SOI-Einheit von einer danebenliegenden SOI-Einheit trennt, wobei die erste STI-Schicht eine erste Dicke aufweist;
    den Körperkontaktbereich zwischen dem FET-Bereich und dem STI-Bereich, wobei der Körperkontaktbereich eine Verlängerung der SOI-Schicht aufweist sowie eine darüberliegende zweite STI-Schicht, die eine zweite Dicke aufweist; und
    einen Körperkontakt in Kontakt mit der SOI-Verlängerung;
    wobei sich die erste Dicke von der zweiten Dicke unterscheidet.
  • Gemäß einem dritten Aspekt der Erfindung wird ein Verfahren zur Bildung einer SOI-Einheit bereitgestellt, das folgende Schritte umfasst:
    Bilden eines FET-Bereichs, der eine SOI-Schicht umfasst;
    Bilden eines STI-Bereichs, der eine erste STI-Schicht aufweist, die die SOI-Einheit von einer danebenliegenden SOI-Einheit trennt, wobei die erste STI-Schicht eine erste Dicke aufweist;
    Bilden eines Körperkontaktbereichs zwischen dem FET-Bereich und dem STI-Bereich, wobei der Körperkontaktbereich eine Verlängerung der SOI-Schicht aufweist sowie eine darüberliegende zweite STI-Schicht, die eine zweite Dicke aufweist; und
    Bildung eines Körperkontakts in Kontakt mit der SOI-Verlängerung;
    wobei sich die erste Dicke von der zweiten Dicke unterscheidet.
  • Gemäß einem vierten Aspekt der Erfindung wird ein Verfahren zur Bildung einer SOI-Einheit bereitgestellt, das folgende Schritte umfasst:
    Erhalten einer Halbleiterscheibe (Wafer), die eine massive Siliciumschicht aufweist;
    Bilden einer vergrabenen Oxidschicht auf dem massiven Silicium;
    Bilden einer Siliciumschicht auf der vergrabenen Oxidschicht, wobei die strukturierte Siliciumschicht einen ersten Teil und eine Verlängerung bildet, die an den ersten Teil angrenzt, wobei die Verlängerung dünner ist als der erste Teil;
    Bilden einer Oxidschicht, die einen ersten STI-Bereich auf der vergrabenen Oxidschicht neben der Verlängerung umfasst sowie einen zweiten STI-Bereich auf der Verlängerung, wobei der erste und der zweite STI-Bereich einen aneinandergrenzenden abgestuften STI bilden, so dass der erste und der zweite STI-Bereich unterschiedliche Dicken aufweisen;
    Bilden eines Gates auf dem ersten Teil der Siliciumschicht, wobei das Gate und der erste Teil der Siliciumschicht einen FET-Bereich umfassen;
    einen Körperkontakt in Kontakt mit der Verlängerung, wobei der Körperkontakt, die Verlängerung und die zweite STI-Schicht einen Körperkontaktbereich bilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die als neu erachteten Merkmale der Erfindung und die charakteristischen Elemente der Erfindung werden im Einzelnen in den beigefügten Ansprüchen dargelegt. Die Figuren dienen nur zur Veranschaulichung und sind nicht maßstabsgerecht gezeichnet. Die Erfindung selbst jedoch kann sowohl in Bezug auf den Betriebsablauf und das Betriebsverfahren am besten unter Bezugnahme auf die nachfolgende ausführliche Beschreibung im Zusammenhang mit den beigefügten Zeichnungen verstanden werden, in denen:
  • 1 eine bildliche Darstellung eines T-Körperkontakts nach dem Stand der Technik ist.
  • 2 eine bildliche Darstellung einer SOI-Einheit ist, die einen Körperkontakt gemäß der vorliegenden Erfindung aufweist.
  • Die 3 bis 14 einen Prozess zur Herstellung der SOI-Einheit von 2 mit Ausnahme der Körperkontakte veranschaulichen.
  • Die 15 bis 20 einen ersten Prozess zur Herstellung von Körperkontakten für die SOI-Einheit von 2 veranschaulichen.
  • Die 21 bis 27 einen zweiten Prozess zur Herstellung von Körperkontakten für die SOI-Einheit von 2 veranschaulichen.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Mit Bezug auf die Figuren im Einzelnen und insbesondere mit Bezug auf 1 ist eine SOI-Einheit 10 dargestellt, die einen FET-Bereich 12 und einen Körperkontaktbereich 14 aufweist. Eine herkömmliche T-förmige Gater-Schicht aus Polysilicium 16 trennt den Körperkontaktbereich 14 von dem FET-Bereich 12. Probleme im Zusammenhang mit der Anordnung der SOI-Einheit 10 betreffen die verwendete Fläche und die zusätzliche Gate-Kapazität.
  • Mit Bezug auf 2 nunmehr ist eine SOI-Einheit 20 gemäß der vorliegenden Erfindung dargestellt, die einen FET-Bereich 22, einen Körperkontaktbereich, der nominell mit der Bezugsnummer 24 gekennzeichnet ist, und eine Gate-Schicht aus Polysilicium 26 aufweist. Es sei jedoch darauf hingewiesen, dass der Körperkontaktbereich 24 genau genommen unter die Oberfläche des FET-Bereichs 22 getaucht ist, wie im Folgenden noch deutlich werden wird. Die in 2 dargestellte SOI-Einheit 20 weist einen Körperkontakt auf, der keine T-förmige oder H-förmige Gate-Schicht aus Polysilicium verwendet. Die vorliegende Erfindung verwendet zwei Stufen der flachen Grabenisolation (STI), um den Körperkontaktbereich 24 und einen danebenliegenden STI-Bereich zu bilden.
  • Der Prozess zur Herstellung der SOI-Einheit 20 ist in den 3 bis 14 veranschaulicht, die Querschnitte in Richtung der in 2 gezeigten Pfeile A-A sind. Mit Bezug auf 3 nunmehr weist das massive Siliciumsubstrat 30 aufeinanderfolgende Schichten von vergrabenem Oxid (im Folgenden ”BOX”) 32, eine dünne Siliciumschicht 34 (im Folgenden ”SOI-Schicht”), eine Pufferoxidschicht 36 und eine Isolationsschicht 38 auf, die vorzugsweise eine Puffernitridschicht ist. Zum Zwecke der Veranschaulichung und nicht der Beschränkung weist die BOX 32 eine Dicke von ca. 50 bis 300 nm auf, die SOI-Schicht 34 eine Dicke von ca. 30 bis 100 nm, die Pufferoxidschicht 36 eine Dicke von ca. 3 bis 10 nm und die Isolationsschicht 38 eine Dicke von ca. 30 bis 200 nm.
  • Mit Bezug auf 4 nunmehr wurden die SOI-Schicht 34, die Pufferoxidschicht 36 und die Puffernitridschicht 38 auf herkömmliche Weise strukturiert und von der BOX-Schicht 32 in einem Teil der SOI-Einheit 20 geätzt, wie dies durch die Bezugsziffer 40 gekennzeichnet ist.
  • Mit Bezug auf 5 nunmehr wird Teil 40 der SOI-Einheit 20 nun mit einer Oxidfüllung 42 aufgefüllt und anschließend durch chemisch-mechanisches Polieren (CMP) bis zur Isolationsschicht 38 hinunter planarisiert.
  • Mit Bezug auf 6 nunmehr wird eine Nitridschicht 44 auf der Puffernitridschicht 38 und der Oxidfüllung 42 abgeschieden. Die Nitridschicht 44 kann eine Dicke von ca. 30 bis 100 nm aufweisen.
  • Mit Bezug auf 7 nunmehr wurde ein Teil der SOI-Einheit durch herkömmliche Mittel strukturiert und geätzt, um einen Teil der Nitridschicht 44 und des Puffernitrids 38 zu entfernen, so dass die Öffnung 46 entsteht. Die Pufferoxidschicht 36 wird durch die Öffnung 46 freigelegt.
  • Mit Bezug auf 8 nunmehr wird der Ätzvorgang fortgesetzt, um die Öffnung 46 durch die Pufferoxidschicht 36 hindurch und bis in die SOI-Schicht 34 hinein zu vergrößern. Wie aus einem Vergleich der 7 und 8 hervorgeht, wird die Dicke der SOI-Schicht 34 durch die Bildung der Öffnung 46 lokal verringert. Die verringerte Dicke der SOI-Schicht 34 unter der Öffnung 46 bildet eine SOI-Verlängerung 35 des dickeren Teils 37 der SOI-Schicht 34 unter dem Pufferoxid 36. Die SOI-Verlängerung 35 der SOI-Schicht 34 weist eine Dicke von ca. 15 bis 70 nm auf.
  • Mit Bezug auf 9 nunmehr wurde das Oxid 48 in der Öffnung 46 und oben auf der Nitridschicht 44 abgeschieden. Die Oxidschicht 48 wird anschließend wie in 9 dargestellt durch CMP von der Oberfläche der Nitridschicht 44 entfernt.
  • Mit Bezug auf 10 nunmehr wurde das Oxid 48 durch herkömmliche Mittel zurückgeätzt, um die Öffnung 50 zu bilden. Das Verarbeitungsziel für das Oxid 48 und die Pufferoxidschicht 36 besteht darin, ungefähr die gleiche Höhe zu erreichen, obwohl dies in der Praxis nicht immer erreichbar sein dürfte. Es liegt daher im Anwendungsbereich der vorliegenden Erfindung, dass das Oxid 48 und die Pufferoxidschicht 36 wie in 10 gezeigt leicht unterschiedliche Höhen haben.
  • Mit Bezug auf 11 nunmehr wurden die Nitridschichten 44 und 38 durch ein selektives Ätzmittel, beispielsweise durch heiße Phosphorsäure, abgetragen.
  • Mit Bezug auf 12 nunmehr wird eine optionale tiefe Wannenimplantation 52 für einen niedrigen Körperwiderstand durchgeführt. Ein p-Dotiermittel wie beispielsweise Bor wird in die n-Kanal-FETs implantiert, während ein n-Dotiermittel wie beispielsweise Arsen oder Phosphor in die p-Kanal-FETS implantiert wird. Energie und Dosis der Implantationen werden so ausgewählt, dass die Dotiermittelkonzentration in der SOI-Verlängerung 35 der SOI-Schicht 34 unter der Oxidschicht 48 maximiert wird, ohne die Schwellenspannung des Transistors wesentlich zu beeinträchtigen.
  • 13 zeigt die SOI-Einheit 20 nach der Entfernung des Pufferoxids 36 unmittelbar vor dem Aufwachsen des Gate-Oxids oder dessen Abscheidung. Die Oxidschicht 48 ist mit der Oberfläche 54 der SOI-Schicht 34 ungefähr bündig, befindet sich jedoch auf einer anderen Höhe (niedriger) als die Oxidfüllung 42. Nun erfolgt ein herkömmlicher CMOS-Prozessfluss durch Gate-Abscheidung und Strukturierung, Verlängerung und Halo-Implantationen sowie Bildung von Abstandsbereichen, die in der Technik bekannt sind.
  • Mit Bezug auf 14 nunmehr wurde ein herkömmliches Polysilicium-Gate 58 und ein Source/Drain-Abstandsbereich 57 auf der Oberfläche 54 der SOI-Schicht 34 gebildet. Das Ende des Polysilicium-Gates 58 muss sich teilweise über die SOI-Verlängerung 35 der SOI-Schicht 34 und die Oxidschicht 48 erstrecken. Dieses Polysilicium-Gate 58 wird in dem FET-Bereich 22 der ausgeführten Einheit liegen. Eine herkömmliche Source/Drain-Implantation 56 wird durchgeführt. Die Oxidschicht 48 ist von ausreichender Dicke, so dass die Implantation 56 nicht in die SOI-Verlängerung 35 der SOI-Schicht 34 vordringt. Die restliche Oxidfüllung 42 und die Oxidschicht 48 bilden eine erste flache Grabenisolation (STI-1) bzw. eine zweite flache Grabenisolation (STI-2) in der ausgeführten SOI-Einheit 20. Die STI-1 trennt die SOI-Einheit 20 von den danebenliegenden SOI-Einheiten. Die STI-2 befindet sich im Körperkontaktbereich 24 der ausgeführten SOI-Einheit 20. STI-1 und STI-2 bilden nebeneinanderliegende abgestufte flache Grabenisolationen. Die STI-2-Isolation ermöglicht einen direkten Kontakt mit dem dickeren Teil 37 der SOI-Schicht 34, im Folgenden der Körper 37 eines FET, wenn die STI-2-Isolation neben dem Ende des Gates angebracht wird, da die Dicke des STI-2-Isolationsbereichs so ausgelegt ist, dass eine SOI-Verlängerung 35 der SOI-Schicht 34 unter der STI-2-Schicht 48 übrig bleibt. Der Grund für die Herstellung der SOI-Einheit 20 nach dem beschriebenen Verfahren besteht darin, einen flächeneffizienten Körperkontakt bereitzustellen, der den Flächenbedarf der SOI-Einheit 20 verringert. Der zweite flache Grabenisolationsbereich (STI-2) ermöglicht das Ätzen eines Kontaktlochs durch die STI-2 hindurch bis hinunter zur SOI-Verlängerung 35 der SOI-Schicht 34, die der gleiche Leitfähigkeitstyp wie der Körper 37 des FET unter dem Gate-Polysilicium 58 ist. Die STI-2 ist dick genug, um die Source/Drain-Implantation abzuschirmen, bei der es sich um einen Dotiermitteltyp handelt, der aus den Source/Drain-Bereichen den entgegengesetzten Leitfähigkeitstyp zum Körper 37 des FET macht.
  • Im Folgenden wird nunmehr der Prozess zur Bildung der Körperkontakte beschrieben. Es gibt zwei alternative Prozesse zur Bildung der Körperkontakte. In einem Prozess wird kein Silicid für die Körperkontakte verwendet und in einem zweiten Prozess wird Silicid für die Körperkontakte verwendet. Der Prozess zur Bildung der Körperkontakte ohne Silicid wird zuerst in den 15 bis 20 beschrieben.
  • Mit Bezug auf 15 nunmehr wurde das Polysilicium-Gate 58 silicidiert, um durch einen in der Technik bekannten herkömmlichen selbstausgerichteten Silicidbildungsprozess eine Silicidschicht 59 zu bilden. Die Dicke der Silicidschicht 59 beträgt ca. 5 bis 30 nm.
  • Mit Bezug auf 16 nunmehr wurde eine gleichmäßige Nitridschicht 60 über der SOI-Einheit 20 aufgetragen. Die Dicke der gleichmäßigen Schicht 60 beträgt ca. 10 bis 100 nm.
  • Mit Bezug auf 17 nunmehr wurde eine Oxidschicht 62 flächendeckend abgeschieden und anschließend auf herkömmliche Weise durch CMP planarisiert.
  • Wie in den 18 bis 20 dargestellt wird nun ein Körperkontakt gebildet. Mit Bezug auf 18 nunmehr wurde eine Durchkontaktöffnung 64 in der Oxidschicht 62 gebildet. Die Durchkontaktöffnung 64 kann durch einen Prozess wie beispielsweise reaktives Ionenätzen (Reactive Ion Etching, RIE) gebildet werden.
  • Mit Bezug auf 19 nunmehr wurde die Durchkontaktöffnung 64 mittels RIE durch die Nitridschicht 60 und die Oxidschicht 48 hindurch vergrößert. Die Durchkontaktöffnung 64 geht bis zur SOI-Verlängerung 35 der SOI-Schicht 34 und berührt diese.
  • Mit Bezug auf 20 nunmehr wird die Durchkontaktöffnung 64 mit einem Leiter 66 wie beispielsweise Wolfram aufgefüllt, das durch einen chemischen Gasphasenabscheidungsprozess (Chemical Vapor Deposition, CVD) abgeschieden werden kann. Vorzugsweise ist auch eine Auskleidung 68 vorhanden, die die Durchkontaktöffnung 64 auskleidet. Diese Auskleidung kann zum Beispiel Titannitrid (TiN) sein, das durch Aufdampfen oder Sputtern abgeschieden wird. Nach der Abscheidung der Auskleidung 68 und der Metallfüllung 66 wird ein CMP-Prozess angewendet, um diese Materialien von den horizontalen Flächen zu entfernen, so dass sie nur noch in der Durchkontaktöffnung 64 vorhanden sind. Der in 20 dargestellte Körperkontakt 67 ist nun ausgeführt.
  • Die in 20 dargestellte SOI-Einheit ist nun ausgeführt und umfasst einen FET-Bereich, einen Körperkontaktbereich und einen STI-Bereich. Die STI-2 48 auf der SOI-Verlängerung 35 der SOI-Schicht 34 hat die gleiche Funktion wie eine herkömmliche STI und die zusätzliche Funktion, eine SOI-Verlängerung 35 der SOI-Schicht unter dieser STI zu ermöglichen, die mit dem Körper 37 des FET verbunden ist. Eine weitere Funktion der STI-2 ist die vollständige Abschirmung der Source/Drain-Implantationen, so dass die SOI-Verlängerung 35 der SOI-Schicht 34, die sich nicht unter dem Gate-Polysilicium befindet, vom gleichen Leitfähigkeitstyp wie der Körper 37 ist, der sich unter dem Gate-Polysilicium befindet, wodurch zu dem Körper 37 des FET ein selbstausgerichteter ohmscher Kontakt mit niedrigem Widerstand bereitgestellt wird.
  • Der Prozess zur Bildung silicidierter Körperkontakte in der SOI-Einheit 20' wird nachfolgend mit Bezug auf die 21 bis 27 beschrieben.
  • Mit Bezug zu 21 nunmehr, die eine Ansicht von oben nach unten der SOI-Einheit 20' ist, wurde eine Fotolackmaske 69 aufgetragen, die die SOI-Einheit 20' mit Ausnahme eines Teils des Körperkontaktbereichs 24 abschirmt. Die Öffnung 71 in der Maske 69 ist der Ort, an dem die SOI-Verlängerung 35 der SOI-Schicht 34 silicidiert wird. 22 zeigt einen Querschnitt der SOI-Einheit 20' nach dem Ätzen des STI-2-Oxids 48 durch die Öffnung 71 der Maske 69, um die Öffnung 71 durch das STI-2-Oxid 48 zu vergrößern und die SOI-Verlängerung 35 der SOI-Schicht 34 freizulegen. Der Ätzvorgang erfolgt durch einen RIE-Prozess, bei dem das Oxid selektiv geätzt wird, während der Nitrid-Abstandsbereich 57, das Polysilicium-Gate 58, das Silicium 34 oder der Fotolack 69 nicht wesentlich geätzt werden, so dass die Öffnung im Oxid 48 zu dem Gate-Polysilicium 58 selbstausgerichtet ist.
  • Mit Bezug auf 23 nunmehr wurde das Polysilicium-Gate 58 und die freiliegende SOI-Verlängerung 35 der SOI-Schicht 34 mittels eines herkömmlichen selbstausgerichteten Silicidbildungsprozesses silicidiert, der in der Technik gut bekannt ist. Der Teil der SOI-Verlängerung 35 der SOI-Schicht 34, der silicidiert wurde, ist mit der Bezugsnummer 70 gekennzeichnet, während der Teil des Gate-Polysiliciums 58, das gleichzeitig silicidiert wurde, mit der Bezugsnummer 59 gekennzeichnet ist.
  • Mit Bezug auf 24 nunmehr wurde eine gleichmäßige Nitridschicht 72 auf die FET-Einheit 20' aufgetragen. Die Dicke der gleichmäßigen Nitridschicht 72 beträgt ca. 10 bis 100 nm.
  • Mit Bezug auf 25 nunmehr wurde eine Oxidschicht 74 flächendeckend abgeschieden und anschließend auf herkömmliche Weise durch CMP planarisiert.
  • Wie in den 26 und 27 dargestellt wird nun ein Körperkontakt gebildet. Mit Bezug auf 26 nunmehr wurde eine Durchkontaktöffnung 76 in der Oxidschicht 74 gebildet.
  • Die Durchkontaktöffnung 76 kann durch einen Prozess wie beispielsweise RIE gebildet werden.
  • Mit Bezug auf 27 nunmehr wurde die Durchkontaktöffnung 76 durch die Nitridschicht 27 mittels RIE-Prozess vergrößert, um den silicidierten Teil 70 der SOI-Verlängerung 35 der SOI-Schicht 34 freizulegen, anschließend wurde die Durchkontaktöffnung 76 mit einem Leiter 78 wie beispielsweise Wolfram aufgefüllt, das durch einen chemischen Gasphasenabscheidungsprozess (CVD-Prozess) abgeschieden werden kann. Vorzugsweise ist auch eine Auskleidung 80 vorhanden, die die Durchgkontaktöffnung 76 auskleidet. Diese Auskleidung kann zum Beispiel TiN sein, das durch Aufdampfen oder Sputtern abgeschieden wird. Nach der Abscheidung der Auskleidung 80 und der Metallfüllung 78 wird ein CMP-Prozess angewendet, um diese Materialien von den horizontalen Flächen zu entfernen, so dass sie nur noch in der Durchkontaktöffnung 76 vorhanden sind. Der in 27 dargestellte Körperkontakt 82 ist nun ausgeführt. Wie zu sehen ist, stellt der Körperkontakt 82 zwischen dem silicidierten Teil 70 und der Oberfläche der SOI-Einheit 20' einen Kontakt her.
  • Die in 27 dargestellte SOI-Einheit 20' ist nun ausgeführt und umfasst einen FET-Bereich, einen Körperkontaktbereich und einen STI-Bereich.
  • INDUSTRIELLE ANWENDBARKEIT
  • Diese Erfindung erweist sich für die Herstellung von Halbleiter-auf-Isolator-Einheiten mit einer effizienten Körperkontaktstruktur als nützlich.

Claims (14)

  1. SOI-Einheit, die Folgendes umfasst: einen FET-Bereich (22), der ein Gate (58) eines FET Transistors auf einer SOI-Schicht (34) umfasst; einen STI-Bereich, der eine erste STI-Schicht (STI-1) aufweist, die die SOI-Einheit von einer danebenliegenden SOI-Einheit trennt, wobei die erste STI-Schicht eine erste Dicke aufweist; einen Körperkontaktbereich (24) zwischen dem FET-Bereich und dem STI-Bereich, wobei der Körperkontaktbereich eine Verlängerung (35) der SOI-Schicht aufweist sowie eine darüberliegende zweite STI-Schicht (STI-2), die eine zweite Dicke aufweist, wobei die SOI-Schicht und die SOI-Verlängerung eine tiefe Wannendotierung aufweisen, um einen Widerstand der SOI-Schicht und der SOI-Verlängerung zu verringern, wobei eine Dicke der SOI-Verlängerung geringer ist als eine Dicke der SOI-Schicht, wobei eine Konzentration der Dotierung in der SOI-Verlängerung so maximiert ist, dass sie eine Schwellenspannung des FET Transistors nicht beeinträchtigt, wobei im Falle dessen, dass der FET Transistor ein n-Kanal-FET Transistor ist, die Dotierung einen p-Typ aufwiest, und im Falle dessen, dass der FET Transistor ein p-Kanal-FET Transistor ist, die Dotierung einen n-Typ aufwiest; und einen Körperkontakt (67) in Kontakt mit der SOI-Verlängerung; wobei sich die erste Dicke von der zweiten Dicke unterscheidet und die erste und zweite STI-Schicht einen abgestuften STI bilden.
  2. SOI-Einheit nach Anspruch 1, wobei die SOI-Einheit eine obere Fläche aufweist und der Körperkontaktbereich unter der oberen Fläche liegt.
  3. SOI-Einheit nach Anspruch 1, wobei sich der Körperkontakt von der SOI-Verlängerung bis zu einer oberen Fläche der SOI-Einheit erstreckt.
  4. SOI-Einheit nach Anspruch 1, wobei sich das Gate (58) teilweise über die zweite STI-Schicht erstreckt.
  5. SOI-Einheit nach Anspruch 4, wobei sich der Körperkontakt von der SOI-Verlängerung bis zu einer oberen Fläche der SOI-Einheit erstreckt.
  6. SOI-Einheit nach Anspruch 4, die weiterhin eine Silicidschicht (59, 70) auf dem Gate und der SOI-Verlängerung umfasst.
  7. SOI-Einheit nach Anspruch 6, wobei sich der Körperkontakt von dem Silicid auf der SOI-Verlängerung bis zu einer oberen Fläche der SOI-Einheit erstreckt.
  8. SOI-Einheit nach Anspruch 1, wobei die erste Dicke größer als die zweite Dicke ist.
  9. SOI-Einheit nach Anspruch 1, wobei sich die zweite STI-Schicht bis in den FET-Bereich hinein erstreckt.
  10. Verfahren zur Bildung einer SOI-Einheit, das folgende Schritte umfasst: Bilden eines FET-Bereichs (22), der ein Gate (58) eines FET Transistors auf einer SOI-Schicht (34) umfasst; Bilden eines STI-Bereichs, der eine erste STI-Schicht (STI-1) aufweist, die die SOI-Einheit von einer danebenliegenden SOI-Einheit trennt, wobei die erste STI-Schicht eine erste Dicke aufweist; Bilden eines Körperkontaktbereichs (24) zwischen dem FET-Bereich und dem STI-Bereich, wobei der Körperkontaktbereich eine Verlängerung (35) der SOI-Schicht aufweist sowie eine darüberliegende zweite STI-Schicht (STI-2), die eine zweite Dicke aufweist, wobei eine Dicke der SOI-Verlängerung geringer ist als eine Dicke der SOI-Schicht; Bilden einer tiefen Wannendotierung der SOI-Schicht und der SOI-Verlängerung, um einen Wiederstand der SOI-Schicht und der SOI-Verlängerung zu verringern, wobei eine Konzentration der Dotierung in der SOI-Verlängerung so maximiert ist, dass sie eine Schwellenspannung des FET Transistors nicht beeinträchtigt, wobei die p-Typ Dotierung für den n-Kanal FET Transistor verwendet wird und die n-Typ Dotierung für den p-Kanal FET Transistor verwendet wird; und Bilden eines Körperkontakts (67) in Kontakt mit der SOI-Verlängerung; wobei die erste und die zweite STI-Schicht einen aneinandergrenzenden abgestuften STI bilden, so dass sich die erste Dicke von der zweiten Dicke unterscheidet.
  11. Verfahren zur Bildung einer SOI-Einheit nach Anspruch 10, wobei sich der Körperkontakt von der SOI-Verlängerung bis zu einer oberen Fläche der SOI-Einheit erstreckt.
  12. Verfahren zur Bildung einer SOI-Einheit nach Anspruch 10, wobei sich das Gate (58) teilweise über die zweite STI-Schicht erstreckt.
  13. Verfahren zur Bildung einer SOI-Einheit nach Anspruch 12, die weiterhin eine Silicidschicht (59, 70) auf dem Gate und der SOI-Verlängerung umfasst.
  14. Verfahren zur Bildung einer SOI-Einheit nach Anspruch 13, wobei sich der Körperkontakt von dem Silicid auf der SOI-Verlängerung bis zu einer oberen Fläche der SOI-Einheit erstreckt.
DE112010003986.0T 2009-10-06 2010-08-25 Abgestufte flache Grabenisolation für flächeneffiziente Körperkontakte in SOI-MOSFETS Expired - Fee Related DE112010003986B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/574,126 2009-10-06
US12/574,126 US8680617B2 (en) 2009-10-06 2009-10-06 Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS
PCT/US2010/046567 WO2011043870A2 (en) 2009-10-06 2010-08-25 Split level shallow trench isolation for area efficient body contacts in soi mosfets

Publications (2)

Publication Number Publication Date
DE112010003986T5 DE112010003986T5 (de) 2013-01-10
DE112010003986B4 true DE112010003986B4 (de) 2015-07-02

Family

ID=43822540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010003986.0T Expired - Fee Related DE112010003986B4 (de) 2009-10-06 2010-08-25 Abgestufte flache Grabenisolation für flächeneffiziente Körperkontakte in SOI-MOSFETS

Country Status (6)

Country Link
US (1) US8680617B2 (de)
CN (1) CN102598273B (de)
DE (1) DE112010003986B4 (de)
GB (1) GB2486601C (de)
TW (1) TW201130135A (de)
WO (1) WO2011043870A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536656B2 (en) * 2011-01-10 2013-09-17 International Business Machines Corporation Self-aligned contacts for high k/metal gate process flow
JP2012174982A (ja) * 2011-02-23 2012-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
US20140073106A1 (en) 2012-09-12 2014-03-13 International Business Machines Corporation Lateral bipolar transistor and cmos hybrid technology
US8946819B2 (en) * 2013-05-08 2015-02-03 Globalfoundries Singapore Pte. Ltd. Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same
JP6545546B2 (ja) * 2015-07-03 2019-07-17 株式会社東芝 半導体スイッチ
US9818652B1 (en) 2016-04-27 2017-11-14 Globalfoundries Inc. Commonly-bodied field-effect transistors
US10424664B2 (en) * 2016-12-14 2019-09-24 Globalfoundries Inc. Poly gate extension source to body contact
CN112054061B (zh) * 2020-08-25 2024-04-05 中国科学院微电子研究所 一种部分耗尽绝缘体上硅的体接触结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089031A1 (en) * 2001-01-08 2002-07-11 Chartered Semiconductor Manufacturing Ltd. Novel method of body contact for SOI mosfet
US20060043494A1 (en) * 2004-08-27 2006-03-02 Renesas Technology Corp. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185280A (en) * 1991-01-29 1993-02-09 Texas Instruments Incorporated Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
KR0147630B1 (ko) * 1995-04-21 1998-11-02 김광호 반도체 장치의 소자분리방법
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
KR100214068B1 (ko) * 1995-11-21 1999-08-02 김영환 반도체 장치의 소자분리막 형성방법
JPH1012885A (ja) * 1996-06-24 1998-01-16 Toshiba Corp 半導体装置及びその製造方法
US5767549A (en) * 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure
US5858842A (en) * 1996-07-03 1999-01-12 Samsung Electronics Co., Ltd. Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates
KR100248200B1 (ko) * 1996-12-30 2000-03-15 김영환 Soi 반도체 소자 및 그의 제조방법
JP2870635B2 (ja) * 1997-04-17 1999-03-17 日本電気株式会社 半導体装置
US6392277B1 (en) * 1997-11-21 2002-05-21 Hitachi, Ltd. Semiconductor device
DE69925078T2 (de) * 1998-08-29 2006-03-09 International Business Machines Corp. SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
JP4536180B2 (ja) * 1999-03-12 2010-09-01 富士通セミコンダクター株式会社 半導体集積回路装置の製造方法
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
JP2001077368A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100344220B1 (ko) * 1999-10-20 2002-07-19 삼성전자 주식회사 에스·오·아이(ｓｏｉ) 구조를 갖는 반도체 소자 및 그 제조방법
US6521959B2 (en) * 1999-10-25 2003-02-18 Samsung Electronics Co., Ltd. SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same
JP4202563B2 (ja) * 1999-11-18 2008-12-24 株式会社東芝 半導体装置
US6429099B1 (en) * 2000-01-05 2002-08-06 International Business Machines Corporation Implementing contacts for bodies of semiconductor-on-insulator transistors
JP2001230315A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6368903B1 (en) * 2000-03-17 2002-04-09 International Business Machines Corporation SOI low capacitance body contact
KR100356577B1 (ko) * 2000-03-30 2002-10-18 삼성전자 주식회사 에스오아이 기판과 그 제조방법 및 이를 이용한에스오아이 엠오에스에프이티
US6624459B1 (en) 2000-04-12 2003-09-23 International Business Machines Corp. Silicon on insulator field effect transistors having shared body contact
TW469596B (en) 2000-04-19 2001-12-21 Winbond Electronics Corp Structure of SOI having substrate contact
JP4776755B2 (ja) * 2000-06-08 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6303414B1 (en) 2000-07-12 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer
JP2002033484A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体装置
TW501227B (en) * 2000-08-11 2002-09-01 Samsung Electronics Co Ltd SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
US6690065B2 (en) * 2000-12-28 2004-02-10 Industrial Technology Research Institute Substrate-biased silicon diode for electrostatic discharge protection and fabrication method
KR100363555B1 (ko) * 2001-02-07 2002-12-05 삼성전자 주식회사 에스오아이 트랜지스터의 플로팅 바디효과를 제거하기위한 에스오아이 반도체 집적회로 및 그 제조방법
US6436744B1 (en) 2001-03-16 2002-08-20 International Business Machines Corporation Method and structure for creating high density buried contact for use with SOI processes for high performance logic
US6649481B2 (en) 2001-03-30 2003-11-18 Silicon-Based Technology Corp. Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
KR100422468B1 (ko) * 2001-07-31 2004-03-11 삼성전자주식회사 에스 오 아이 소자 및 그 제조방법
US6677645B2 (en) * 2002-01-31 2004-01-13 International Business Machines Corporation Body contact MOSFET
US6498057B1 (en) * 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
DE10219107B4 (de) * 2002-04-29 2011-03-31 Globalfoundries Inc. SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat
JP3944013B2 (ja) * 2002-07-09 2007-07-11 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
JP4154578B2 (ja) * 2002-12-06 2008-09-24 日本電気株式会社 半導体装置及びその製造方法
US6905919B2 (en) * 2003-07-29 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US7135731B2 (en) * 2003-12-10 2006-11-14 Nanya Technology Corp. Vertical DRAM and fabrication method thereof
US6953738B2 (en) * 2003-12-12 2005-10-11 Freescale Semiconductor, Inc. Method and apparatus for forming an SOI body-contacted transistor
JP4811901B2 (ja) * 2004-06-03 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置
KR100629264B1 (ko) * 2004-07-23 2006-09-29 삼성전자주식회사 게이트 관통 바디 콘택을 갖는 반도체소자 및 그 제조방법
KR100593739B1 (ko) * 2004-09-09 2006-06-28 삼성전자주식회사 바디-소스 접속을 갖는 모스 전계효과 트랜지스터 및 그제조방법
TW200629466A (en) * 2004-10-14 2006-08-16 Koninkl Philips Electronics Nv Semiconductor device having a frontside contact and vertical trench isolation and method of fabricating same
KR100612419B1 (ko) * 2004-10-19 2006-08-16 삼성전자주식회사 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법
JP4435057B2 (ja) * 2004-12-08 2010-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
US7220632B2 (en) * 2005-02-24 2007-05-22 Freescale Semiconductor, Inc. Method of forming a semiconductor device and an optical device and structure thereof
JP2006319164A (ja) * 2005-05-13 2006-11-24 Renesas Technology Corp 半導体装置の製造方法
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
US7986029B2 (en) * 2005-11-08 2011-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dual SOI structure
US7348638B2 (en) * 2005-11-14 2008-03-25 International Business Machines Corporation Rotational shear stress for charge carrier mobility modification
JP5005224B2 (ja) * 2006-01-27 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20070210380A1 (en) * 2006-03-10 2007-09-13 Jin-Yuan Lee Body connection structure for soi mos transistor
US7407851B2 (en) * 2006-03-22 2008-08-05 Miller Gayle W DMOS device with sealed channel processing
JP5052813B2 (ja) * 2006-04-12 2012-10-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7553709B2 (en) * 2006-10-04 2009-06-30 International Business Machines Corporation MOSFET with body contacts
US20080191788A1 (en) * 2007-02-08 2008-08-14 International Business Machines Corporation Soi mosfet device with adjustable threshold voltage
US7718514B2 (en) * 2007-06-28 2010-05-18 International Business Machines Corporation Method of forming a guard ring or contact to an SOI substrate
US8921190B2 (en) * 2008-04-08 2014-12-30 International Business Machines Corporation Field effect transistor and method of manufacture
US7893494B2 (en) * 2008-06-18 2011-02-22 International Business Machines Corporation Method and structure for SOI body contact FET with reduced parasitic capacitance
US7964897B2 (en) * 2008-07-22 2011-06-21 Honeywell International Inc. Direct contact to area efficient body tie process flow
TWI515878B (zh) * 2009-07-15 2016-01-01 西拉娜半導體美國股份有限公司 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法
US8299544B2 (en) * 2011-01-04 2012-10-30 International Business Machines Corporation Field effect transistor having ohmic body contact(s), an integrated circuit structure incorporating stacked field effect transistors with such ohmic body contacts and associated methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089031A1 (en) * 2001-01-08 2002-07-11 Chartered Semiconductor Manufacturing Ltd. Novel method of body contact for SOI mosfet
US20060043494A1 (en) * 2004-08-27 2006-03-02 Renesas Technology Corp. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20110079851A1 (en) 2011-04-07
GB2486601C (en) 2013-11-27
WO2011043870A2 (en) 2011-04-14
GB2486601A (en) 2012-06-20
GB201203113D0 (en) 2012-04-04
WO2011043870A3 (en) 2011-06-23
US8680617B2 (en) 2014-03-25
TW201130135A (en) 2011-09-01
DE112010003986T5 (de) 2013-01-10
CN102598273A (zh) 2012-07-18
CN102598273B (zh) 2016-01-13
GB2486601B (en) 2013-10-30

Similar Documents

Publication Publication Date Title
DE112010003986B4 (de) Abgestufte flache Grabenisolation für flächeneffiziente Körperkontakte in SOI-MOSFETS
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE102006051492B4 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE112006003576B4 (de) Verfahren zur Ausbildung eines FETs mit Struktur zur Reduzierung des äusseren Widerstands des dreidimensionalen Transistors durch Verwendung von Epitaxie-Schichten und Transistor
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102004052578A1 (de) Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE102008024827A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005009023A1 (de) Gateelektrodenstruktur und Transistor mit asymmetrischen Abstandselementen und Verfahren zum Herstellen derselben
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102007041207A1 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102008011814A1 (de) CMOS-Bauelement mit einem NMOS-Transistor mit abgesenkten Drain- und Sourcebereichen und einem PMOS-Transistor mit einem Si/Ge-Material in den Drain- und Sourcebereichen
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102018211600A1 (de) Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum
DE102007009915B4 (de) Halbleiterbauelement mit verformter Halbleiterlegierung mit einem Konzentrationsprofil und Verfahren zu dessen Herstellung
DE102010063293B3 (de) Verfahren zur Herstellung von Transistoren mit unterschiedlichen Source/Drain-Implantationsabstandshaltern
DE102006040762A1 (de) N-Kanalfeldeffekttransistor mit einer Kontaktätzstoppschicht in Verbindung mit einer Zwischenschichtdielektrikumsteilschicht mit der gleichen Art an innerer Verspannung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102007009916A1 (de) Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess und Bauteil mit einer Struktur mit unterschiedlichen Abstandshaltern
DE102006030264A1 (de) Transistor mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102008016426A1 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee