DE102007009916A1 - Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess und Bauteil mit einer Struktur mit unterschiedlichen Abstandshaltern - Google Patents

Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess und Bauteil mit einer Struktur mit unterschiedlichen Abstandshaltern Download PDF

Info

Publication number
DE102007009916A1
DE102007009916A1 DE102007009916A DE102007009916A DE102007009916A1 DE 102007009916 A1 DE102007009916 A1 DE 102007009916A1 DE 102007009916 A DE102007009916 A DE 102007009916A DE 102007009916 A DE102007009916 A DE 102007009916A DE 102007009916 A1 DE102007009916 A1 DE 102007009916A1
Authority
DE
Germany
Prior art keywords
spacer
transistor
nmos
etch stop
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007009916A
Other languages
English (en)
Other versions
DE102007009916B4 (de
Inventor
Maciej Wiatr
Frank Wirbeleit
Andy Wei
Andreas Gehring
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007009916A priority Critical patent/DE102007009916B4/de
Priority to US11/866,491 priority patent/US8298924B2/en
Publication of DE102007009916A1 publication Critical patent/DE102007009916A1/de
Application granted granted Critical
Publication of DE102007009916B4 publication Critical patent/DE102007009916B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Durch Entfernen eines äußeren Abstandshalters eines Transistorelements, das für die Herstellung sehr komplexer lateraler Dotierstoffprofile verwendet wird, bevor ein Metallsilizid gebildet wird und wobei ein nasschemischer Ätzprozess eingesetzt wird, ist es möglich, eine verspannte Kontaktbeschichtung näher an dem Kanalgebiet anzuordnen, wodurch ein sehr effizienter Verspannungsübertragungsmechanismus zum Erzeugen einer entsprechenden Verformung in dem Kanalgebiet möglich ist, ohne dass Schaltungselemente in den p-Gebieten beeinflusst werden.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und betrifft insbesondere die Herstellung von Abstandshaltern für NMOS- und PMOS-Transistoren und verspannte dielektrische Schichten, die über den Transistoren ausgebildet sind.
  • Beschreibung des Stands der Technik
  • Die Herstellung integrierter Schaltungen erfordert, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsplan hergestellt wird. Im Allgemeinen werden eine Reihe von Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, und dergleichen, die CMOS-Technologie gegenwärtig die vielversprechendste Vorgehensweise auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder die Leistungsaufnahme ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen komplementärer Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor umfasst, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte PN-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. das Durchlassstromvermögen des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt in Kombina tion mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets im Wesentlichen das Leistungsverhalten der MOS-Transistoren. Somit wird die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – zu einem wesentlichen Entwurfskriterium, um eine Steigerung der Arbeitsgeschwindigkeit von integrierten Schaltungen zu erreichen.
  • Die Verringerung der Transistorabmessungen zieht jedoch eine Reihe von damit verknüpften Problemen nach sich, die es zu lösen gilt, um nicht in unerwünschter Weise die durch das stetige Verringern der Kanallänge von MOS-Transistoren gewonnenen Vorteile aufzuheben. Ein wesentliches Problem in dieser Hinsicht ist die Entwicklung verbesserter Photolithographieverfahren und Ätzstrategien, um damit in zuverlässiger und reproduzierbarer Weise Schaltungselemente mit kritischen Abmessungen, etwa die Gateelektrode der Transistoren, für jeweilige neue Bauteilteilgenerationen zu schaffen. Ferner sind äußerst anspruchsvolle Dotierstoffprofile in vertikaler Richtung sowie auch in lateraler Richtung in den Drain- und Sourcegebieten erforderlich, um den geringen Schichtwiderstand und Kontaktwiderstand in Verbindung mit einer gewünschten Kanalsteuerbarkeit bereitzustellen.
  • Unabhängig von der technologischen Vorgehensweise, die verwendet wird, sind auch anspruchsvolle Abstandshalterverfahren erforderlich, um das äußerst komplexe Dotierstoffprofil zu erzeugen und um als eine Maske bei der Herstellung von Metallsilizidgebieten in der Gateelektrode und in den Drain- und Sourcegebieten in einer selbstjustierten Weise zu dienen. Da die ständige Verringerung der Größe der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, das Anpassen und möglicherweise das Neuentwickeln von Prozessverfahren im Hinblick auf die oben genannten Prozessschritte erforderlich macht, wurde vorgeschlagen, das Leistungsverhalten der Transistorelemente auch zu verbessern, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine vorgegebene Kanallänge erhöht wird. Im Prinzip können mindestens zwei Mechanismen in Kombination oder getrennt eingesetzt werden, um die Beweglichkeit der Ladungsträger in dem Kanalgebiet zu erhöhen. Erstens, die Dotierstoffkonzentration in dem Kanalgebiet kann verringert werden, wodurch Streuereignisse für die Ladungsträger reduziert und damit die Leitfähigkeit erhöht wird. Das Reduzieren der Dotierstoffkonzentration in dem Kanalgebiet beeinflusst jedoch merklich die Schwellwertspannung des Transistorbauelements, wodurch eine Reduzierung der Dotierstoffkonzentration ein wenig attraktiver Lösungsvorschlag ist, sofern nicht andere Mechanismen entwickelt werden, um eine gewünschte Schwellwertspannung einzustellen. Zweitens, die Gitterstruktur in dem Kanalgebiet kann modifiziert werden, indem beispielsweise eine Zugverformung oder eine Druckverformung erzeugt wird, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise wird durch das Erzeugen einer Zugverformung in dem Kanalgebiet die Beweglichkeit von Elektronen erhöht, wobei abhängig von der Größe der Zugverformung ein Anstieg der Beweglichkeit von bis zu 20% oder mehr erreicht wird, was sich wiederum direkt in einem entsprechenden Anstieg der Leitfähigkeit ausdrückt. Andererseits kann eine Druckverformung in dem Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. Es wurde daher vorgeschlagen, beispielsweise eine Silizium/Germanium-Schicht oder eine Silizium/Kohlenstoffschicht in oder unter dem Kanalgebiet einzubauen, um damit eine Zugverspannung oder Druckverspannung zu erzeugen. Obwohl das Transistorverhalten durch den Einbau von verspannungserzeugenden Schichten oder unter dem Kanalgebiet deutlich verbessert werden kann, ist dennoch ein großer Aufwand zu betreiben, um die Herstellung entsprechender Verspannungsschichten in die konventionelle und gut etablierte CMOS-Technologie einzubinden. Beispielsweise sind zusätzliche epitaktische Wachstumsverfahren zu entwickeln und in dem Prozessablauf einzubinden, um damit die germaniumenthaltenden oder kohlenstoffenthaltenden Verspannungsschichten an geeigneten Positionen in oder unter dem Kanalgebiet zu bilden. Somit wird die Prozesskomplexität deutlich erhöht, wodurch auch die Herstellungskosten ansteigen und auch die Gefahr für eine Verringerung der Produktionsausbeute anwächst.
  • Eine weitere vielversprechende Vorgehensweise ist das Erzeugen von Verspannung in der isolierenden Schicht, die nach der Herstellung der Transistorelemente gebildet wird, um damit die Transistoren einzubetten und die Metallkontakte erhält, um die elektrische Verbindung zu den Drain-/Source-Gebieten und zu der Gateelektrode der Transistoren herzustellen. Typischerweise enthält diese Isolationsschicht mindestens eine Ätzstoppschicht oder Beschichtung und eine weitere dielektrische Schicht, die selektiv in Bezug auf die Ätzstoppschicht oder die Beschichtung geätzt werden kann. Im Folgenden wird diese Isolationsschicht als eine Kontaktschicht bezeichnet und die entsprechende Ätzstoppschicht wird als Kontaktbeschichtung bezeichnet. Um einen effizienten Verspannungsübertragungsmechanismus zu dem Kanalgebiet des Transistors zu schaffen, um darin eine Verformung hervorzurufen, muss die Kontaktbeschichtung, die in der Nähe des Kanalgebiets angeord net ist, möglichst nahe an dem Kanalgebiet vorgesehen werden. In modernen Transistorarchitekturen ist ein Technologieansatz mit drei Abstandshaltern erforderlich, um das äußerst komplexe laterale Dotierstoffprofil zu erhalten, das zuvor erwähnt ist.
  • Eine konventionelle Vorgehensweise für die Herstellung einer Halbleiterstruktur mit mindestens einem NMOS-Transistor und einem CMOS-Transistor mit einer verspannten Kontaktbeschichtung ist detaillierter mit Bezug zu den 1a bis 1e beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer gewissen Fertigungsphase zur Herstellung von verspannungsinduzierenden Schichten über dem NMOS-Transistor 102 und dem PMOS-Transistor 101, die auf einem Substrat 103 mit einer Halbleiterschicht 105 und einer geeigneten vergrabenen isolierenden Schicht 104 hergestellt sind, wenn eine SOI-(Silizium-auf-Isolator-)Konfiguration betrachtet wird. Für beide Transistorelemente 101 und 102 ist eine Dreifachabstandshalterstruktur hergestellt, die aus den Abstandshalterelementen 106, 107 und 108 und entsprechenden Beschichtungsmaterialien 114, 115 besteht, die als eine Ätzstoppschicht während der Herstellung der Abstandselemente 106, 107 und 108 dienen.
  • 1b zeigt das Halbleiterbauelement 100, wenn es einem Photolithographieprozess unterzogen wird, um den PMOS-Transistor 101 mit einer Maske 109 während der folgenden abschließenden Implantation von n-Dotierstoffen 110 zu schützen. 1c zeigt schematisch das Bauelement 100, wenn der NMOS-Transistor 102 abgedeckt ist und das Halbleiterbauelement 100 einem abschließenden Implantationsprozess mit p-Dotiermitteln 111 unterliegt.
  • 1d zeigt schematisch das Halbleiterbauelement 100 mit selbstjustierten Silizidgebieten 112 nach der Implantation der p- und n-Dotiermittel. Die Abmessung der silizidierten Gebiete ist durch die Breite der Abstandshalter 106, 107, 108 bestimmt.
  • In 1e ist schließlich schematisch das Abscheiden der verspannten Kontaktbeschichtung 113 auf dem PMOS- und NMOS-Transistoren gezeigt, um damit die Verspannung in den Kanalgebieten zu erhöhen.
  • Diese konventionelle Vorgehensweise zeigt jedoch eine Reihe von Nachteilen derart, dass ein merklicher Anteil der Verspannung der Kontaktbeschichtung 113 durch die Abstandshalter „absorbiert" wird, wodurch die Vorgehensweise mit Dreifachabstandshalter aktuell wenig attraktiv ist, um eine Verformung in Kanalgebieten in modernen Transistoren zu erzeugen.
  • Um die zuvor genannten Nachteile auf Grund der Dreifachabstandshalterstruktur zu vermeiden, wurde vorgeschlagen, die äußeren Abstandshalter, die typischerweise aus Siliziumnitrid aufgebaut sind, gleichzeitig für beide Transistorarten zu entfernen, indem beispielsweise eine SiN-Oxid-selektive Chemie verwendet wird, etwa heiße Phosphorsäure. Das Entfernen des äußeren Abstandshalterelements 106 kann zu starken Modifizierungen anderer Schaltungselemente führen, obwohl das Entfernen vorteilhaft ist im Hinblick auf das Verbessern der Verspannungsübertragung von der verspannten Schicht 113 und für das Reduzieren des Reihenwiderstands der Transistoren auf Grund des geringeren Abstands der Silizigebiete von den Kanalgebieten. Ein wichtiges Schaltungselement ist eine Substratdiode, die für Sensoranwendungen in modernen SOI-Bauelementen eingesetzt wird, beispielsweise im Hinblick auf die Temperatursteuerung in komplexen Bauelementen.
  • Zu diesem Zweck wird die Diodencharakteristik der Substratdiode zum Bewerten der thermischen Bedingungen verwendet. Die Substratdiode wird typischerweise in dem Substrat unter der vergrabenen Oxidschicht gebildet, indem eine Öffnung in der eigentlichen Siliziumschicht gebildet wird, in der die Transistoren hergestellt werden, wobei die Öffnung sich bis zu dem vergrabenen Oxid erstreckt, um damit das Substrat freizulegen. Um ein hohes Maß an Prozesskompatibilität mit standardmäßigen CMOS-Techniken bereitzustellen, werden die Diodenstruktur in dem Substrat und die Transistoren in der „aktiven" Siliziumschicht in einer gemeinsamen Prozesssequenz hergestellt. Somit kann eine Veränderung in dem Prozessablauf im Hinblick auf das Verbessern des Transistorleistungsverhaltens auch die Substratdiode beeinflussen. Beispielsweise wird die Substratdiode typischerweise in einer n-Wanne bzw. einem n-Potentialgebiet gebildet, d. h. die Substratdiode wird gemäß dem Prozess hergestellt, der der Herstellungssequenz von p-Transistoren entspricht. Das Entfernen von Abstandselementen auf Transistorebene zum Reduzieren der Silizidabstände und zum Positionieren eines verspannten Materials näher an dem Kanalgebiet beeinflusst daher auch die PN-Übergänge in der Substratdiode auf Grund des reduzierten Abstands des entsprechenden Silizids in dem Substrat, was zu deutlich unterschiedlichen Diodencharakteristiken oder sogar zu einem Kurzschluss der Diodenstruktur führen kann.
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, die eine Verbesserung des Transistorleistungsverhaltens im Hinblick auf die Verspannungsübertragung, den Reihenwiderstand und dergleichen ermöglicht, während eines oder mehrere der oben genannten Probleme vermieden oder reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Offenbarung an eine Technik, die die Herstellung einer verspannten Kontaktbeschichtung nahe an dem Kanalgebiet von Transistorelementen ermöglicht, um damit die Verspannungsübertragung von der Kontaktbeschichtung zu dem Kanalgebiet in einer Halbleiterstruktur zu verbessern. Dies kann erreicht werden, indem eine Halbleiterstruktur mit einer unterschiedlichen Hauptabstandshalterstruktur vorgesehen wird, was in einem Aspekt durch einen nasschemischen Ätzprozess erreicht wird.
  • Ein anschauliches Verfahren, das hierin offenbart ist, betrifft das Entfernen unterschiedlicher Abstandshalter und umfasst das Abscheiden einer Ätzstoppschicht über einer Halbleitermikrostruktur mit mindestens einem NMOS-Element und einem PMOS-Element und das Entfernen mindestens eines Abstandshalterelements von dem mindestens einen NMOS-Element, das mehr als ein Abstandselement aufweist, durch einen nasschemischen Ätzprozess, während mindestens ein PMOS-Element durch die Ätzstoppschicht geschützt ist.
  • Ein weiteres anschauliches Verfahren, das hierin offenbart ist, und zum Entfernen unterschiedlicher Abstandshalter von einer Halbleitermikrostruktur mit mehr als einem MOS-Tramsistor und mehr als einem Abstandshalterelement dient, umfasst das Abscheiden einer Ätzstoppschicht über der Halbleitermikrostruktur, das Implantieren von n-Dotiermitteln, das Entfernen eines Teils der Ätzstoppschicht durch einen Trockätzprozess, das Entfernen mindestens eines Abstandshalterelements durch einen nasschemischen Ätzprozess und das Abscheiden einer verspannten Deckschicht auf der Halbleitermikrostruktur.
  • Eine anschauliche Halbleitermikrostruktur, wie sie hierin offenbart ist, umfasst mindestens ein NMOS-Element und ein PMOS-Element, wobei das NMOS-Element eine Doppelabstandshalterstruktur und das PMOS-Element eine Dreifachabstandshalterstruktur aufweist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus de folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1e schematisch Querschnittsansichten einer Halbleiterstruktur während diverser Fertigungsphasen bei der Herstellung einer verspannten Kontaktbeschichtung gemäß dem Stand der Technik zeigen; und
  • 2a bis 2h schematisch Querschnittsansichten einer Halbleiterstruktur während diverser Fertigungsphasen bei der Herstellung einer unterschiedlichen Abstandshalterstruktur und einer Kontaktbeschichtung nahe an dem Kanalgebiet gemäß anschaulicher Ausführungsformen zeigen.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen gezeigt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand die Problematik des effizienten Übertragens von Verspannung von der verspannten Kontaktbeschichtung zu dem Kanalgebiet, wobei dennoch ein hohes Maß an Kompatibilität mit konventionellen Prozessen beibehalten wird. Um eine hohe Verspannungsübertragung von der Kontaktbeschichtung zu dem Kanalgebiet zu garantieren, ist es erforderlich, die Kontaktbeschichtung nahe an dem Kanalgebiet anzuordnen. Das Fertigungsschema mit Dreifachabstandshalter, das typischerweise eingesetzt wird, um sehr anspruchsvolle Dotierstoffprofile in vertikaler und lateraler Richtung in den Source- und Drain-Gebieten zu schaffen, weist den Nachteil auf, dass der Abstand zwischen der verspannten Kontaktbeschichtung und dem Kanalgebiet vergrößert wird, wodurch eine Absorption der Verspannung durch die Abstandselemente auftritt. Das Entfernen des äußersten Abstandshalters kann die Verspannungsübertragung von der verspannten Kontaktbeschichtung zu dem Kanalgebiet verringern. Jedoch kann diese Lösungsmöglichkeit Probleme in den p-aktiven Gebieten hervorrufen und da die selbstjustierten Silizidgebiete näher an den Kanalgebieten der p-Transistoren angeordnet sind, könnte dies die Funktionsweise der Diodenstruktur in der entsprechenden Substratdiode beeinträchtigen, wie dies zuvor erläutert ist. Aus diesen Gründen wird ein Lösungsansatz mit dem Entfernen unterschiedlicher Abstandselemente eingesetzt, in welchem die äußersten Abstandshalterelemente lediglich von einer Art entfernt werden, etwa den NMOS-Transistoren, wodurch ein besserer Verspannungsübertragungsmechanismus bereitgestellt wird, während die Dreifachabstandshalterstruktur für die andere Art der Bauelemente, etwa die PMOS-Transistoren, erhalten bleibt. In einem Aspekt wird das Entfernen der Abstandshalter durch einen nasschemischen Ätzprozess bewerkstelligt, wobei z. B. heiße Phosphorsäure eingesetzt wird, wodurch ein hohes Maß an Unversehrtheit der Transistorbereiche, die der Einwirkung der nasschemischen Umgebung ausgesetzt sind, auf Grund der guten Ätzselektivität erreicht wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nun weiterer anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a bis 2h zeigen schematisch ein Halbleiterbauelement 200 in einer Querschnittsansicht. Das Halbleiterbauelement 200 umfasst ein Substrat 203, das ein geeignetes Substrat für die Herstellung von Schaltungselementen integrierter Schaltungen repräsentiert. Beispielsweise repräsentiert das Substrat 203 ein SOI-(Silizium-auf-Isolator)Substrat mit einer geeigneten vergrabenen isolierenden Schicht 230, oder ein anderes geeignetes Substrat mit einer darauf ausgebildeten kristallinen Halbleiterschicht, die für die Herstellung von Transistorelementen darin geeignet ist. In und auf dem Substrat 203 sind Transistorelemente 201, 202 in einer Zwischenfertigungsphase gebildet, wobei das Transistorelement 201 ein PMOS-Transistor und das Transistorelement 202 ein NMOS-Transistor ist. Die Transis torelemente enthalten eine Gateelektrode 210, die auf einer Gateisolationsschicht 211 gebildet ist, die die Gateelektrode 210 von dem Kanalgebiet 212 trennt, das einen Teil des Substrats 203 oder einer darauf gebildeten geeigneten Halbleiterschicht repräsentiert. Die Transistorelemente 201 und 202 besitzen eine Gatelänge, d. h. die horizontale Abmessung der Gateelektrode 210 in 2a, von 100 nm und deutlich weniger, wie dies in äußerst komplexen integrierten Schaltungen auf Siliziumbasis auftreten kann, etwa in CPU's, Speicherchips, ASIC's (anwendungsspezifische IC's), und dergleichen. Folglich hat die Gateisolationsschicht 211 eine geeignete Dicke, die in einem Bereich von ungefähr 1,2 nm oder sogar weniger bis zu mehreren Nanometern reichen kann, abhängig von den Gesamtabmessungen der Gateelektrode 210. Es sollte beachtet werden, dass in der vorliegenden Erfindung äußerst vorteilhaft in Verbindung mit stark größenreduzierten Transistorelementen mit einer Gatelänge von ungefähr 100 nm oder von ungefähr 50 nm und weniger ist, wohingegen die Prinzipien der vorliegenden Erfindung auch auf weniger anspruchsvolle Transistorelemente anwendbar sind.
  • Das Halbleiterbauelement 200 umfasst ferner einen Versatzabstandshalter 208, der an den Seitenwänden der Gateelektrode 210 ausgebildet ist. Der Versatzabstandshalter 208 ist aus einem geeigneten dielektrischen Material aufgebaut, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxidnitrid, und dergleichen. Eine Breite des Versatzabstandshalters 208 ist entsprechend den Prozesserfordernissen für das Herstellen des lateralen Dotierstoffprofils von Erweiterungsgebieten 213 ausgewählt, die in dem Substrat 203 benachbart zu dem Kanalgebiet 212 gebildet sind. Das Halbleiterbauelement 200 umfasst ferner ein inneres Abstandshalterelement 207, das benachbart oder in der Nähe der Seitenwände der Gateelektrode 210 gebildet ist, wobei das innere Abstandshalterelement 207 von dem Versatzabstandshalter 208 durch eine Beschichtung 214 getrennt ist, die aus einem dielektrischen Material aufgebaut ist, das eine moderat hohe Ätzselektivität in Bezug auf das Material des inneren Abstandshalters 207 aufweist. In einer anschaulichen Ausführungsform ist der innere Abstandshalter 207 aus Siliziumnitrid aufgebaut und die Beschichtung 214, die auch auf horizontalen Bereichen des Substrats 203 und auf der Gateelektrode 210 gebildet ist, ist aus Siliziumdioxid aufgebaut. Für eine derartige Materialzusammensetzung sind eine Vielzahl gut etablierter anisotroper Ätzrezepte mit hoher Ätzselektivität bekannt. In anderen Ausführungsformen ist der innere Abstandshalter 207 aus Siliziumdioxid oder Siliziumoxidnitrid aufgebaut, während die Beschichtung 214 aus Siliziumnitrid gebildet ist, um damit wiederum eine moderat hohe Ätzselektivität in Bezug auf gut etablierte anisotrope Ätzrezepte zu schaffen. Das Bauelement 200 umfasst ferner ein äußeres Abstandshalterelement 206 mit einer Breite, die so ausgewählt ist, dass die Prozesserfordernisse für einen Ionenimplantationsprozess erfüllt werden, der nachfolgend zur Herstellung der tiefen Drain- und Sourcegebiete benachbart zu den Erweiterungsgebieten 213 auszuführen ist. Das äußere Abstandshalterelement 206 ist von dem inneren Abstandshalter 207 durch eine Ätzstoppschicht 215 getrennt, die auch horizontale Bereiche der Beschichtung 214 abdeckt und die aus einem Material aufgebaut ist, das eine moderat hohe Ätzselektivität in Bezug auf das Material des äußeres Abstandshalters 206 zeigt. In einer anschaulichen Ausführungsform ist der äußere Abstandshalter 206 aus Siliziumdioxid aufgebaut, wohingegen die Ätzstoppschicht 215 aus Siliziumnitrid aufgebaut ist. In anderen Ausführungsformen sind andere Materialzusammensetzungen für den äußeren Abstandshalter 206 und die Ätzstoppschicht 215 vorgesehen, solange die erforderliche Ätzselektivität zwischen den beiden Materialien erreicht wird. Beispielsweise ist in einer Ausführungsform der äußere Abstandshalter 206 aus Siliziumnitrid aufgebaut, wohingegen die Ätzstoppschicht 215 aus Siliziumdioxid gebildet ist.
  • Ein typischer Prozessablauf für das Entfernen der Abstandshalter in unterschiedlicher Weise gemäß einer der bevorzugten Ausführungsformen der vorliegenden Erfindung ist mit Bezug zu den 2a bis 2h beschrieben.
  • 2a zeigt schematisch das Halbleiterbauelement 200, wenn die Herstellung der Dreifachabstandshalterstruktur bereits abgeschlossen ist und das Dotieren der p-Gebiete ausgeführt ist. Zunächst wird eine Oxidschicht 216 auf der Halbleiterstruktur abgeschieden, wie in 2b gezeigt ist. Zu diesem Zweck werden gut etablierte CVD-Verfahren eingesetzt.
  • Nach dem Abscheiden der Oxidbeschichtung 216 wird ein Lackmaterial 221 auf dessen Oberfläche abgeschieden, und die Halbleiterstruktur 200 wird einem Photolithographieprozess unterzogen, um das Lackmaterial 221 zu strukturieren, d. h. um den Lack 221 oberhalb des NMOS-Transisotors 202 zu entfernen, wie in 2c gezeigt ist. Der NMOS-Transistor 202 ist dann für die abschließende Implantation von n-Dotierstoffen 223 bereit, wie in 2c gezeigt ist. Während des Implantationsprozesses 223 für den n-Dotierstoff wird die Energie des Dotierstoffs so eingestellt, dass die Dicke der abgeschiedenen Oxidbeschichtung 216 berücksichtigt ist. Gemäß einer Ausführungsform wird die Implantation von n-Dotiermitteln nach der Implantation von p-Dotiermitteln ausgeführt, im Gegensatz zu dem üblichen konventionellen Ablauf.
  • Nach der abschließenden Implantation der n-Dotiermittel muss die Oxidbeschichtung 216 von dem NMOS-Element 202 entfernt werden. Dies wird unter Einsatz von Trockenätzverfahren erreicht, die selektiv zu Nitrid und Silizium sind, wie in 2d gezeigt ist, wobei der Trockenätzprozess mit 220 bezeichnet ist. In dem nachfolgenden Schritt wird, wie schematisch in 2e gezeigt ist, der verbleibende Lack 221 auf dem PMOS-Transistor 201 entfernt und die Halbleiterstruktur 200 wird gereinigt. Die Oxidbeschichtung 216 verbleibt auf dem PMOS-Element 201. Die Struktur ist nun für das Entfernen des äußersten Abstandshalters 206 des NMOS-Elements 202 bereit.
  • In 2f unterliegt die Halbleiterstruktur 200 einem schematisch dargestellten nasschemischen Ätzprozess 250. Der Ätzprozess besitzt eine Chemie mit hoher SiN-zu-Oxid-Selektivität und es kann heiße Phosphorsäure für diesen Zweck verwendet werden. Das PMOS-Element 201 wird während des nasschemischen Ätzprozesses durch die Oxidbeschichtung 216 geschützt, und wird daher nicht wesentlich durch den nasschemischen Ätzprozess beeinflusst.
  • Nach dem Entfernen des äußersten Abstandselements 206 der NMOS-Struktur 202 werden die schützende Oxidbeschichtung 216 auf der CMOS-Struktur 201 und andere Oxidreste oder Kontaminationsstoffe auf der Oberfläche entfernt, bevor ein geeignetes Metall abgeschieden wird, so dass ein Vorreinigungsprozess ausgeführt werden kann. Dies kann erreicht werden, indem gut etablierte Ätzprozesse mit einer Chemie mit Oxid-zu-SiN-Selektivität eingesetzt werden, etwa beispielsweise Flusssäure (HF), die Oxid und Oxidreste selektiv zu Silizium und Siliziumnitrid entfernen kann. 2b zeigt schematisch die Halbleiterstruktur 200 mit einer Zweifachabstandshalterstruktur für den NMOS-Transistor 202 und einer Dreifachabstandshalterstruktur 206, 207, 208 für den PMOS-Transistor 201. Nachdem die unterschiedliche Abstandshalterstruktur in den Transistoren 201, 202 hergestellt ist, ist es möglich, mit dem Silizidierungsvorgang für die Source- und Draingebiete weiterzumachen. In modernsten Transistorelementen wird für gewöhnlich die Leitfähigkeit der stark dotierten Gebiete, etwa der Gateelektrode und den Kontaktbereichen der Drain/Soure-Gebiete erhöht, indem eine Metallverbindung auf oberen Bereichen dieser Gebiete vorgesehen wird, da eine Metall-Silizium-Verbindung eine höhere Leitfähigkeit aufwei sen kann im Vergleich zu selbst stark dotiertem Siliziummaterial. Beispielsweise werden Titan, Kobalt, Nickel und dergleichen typischerweise verwendet, um entsprechende Metallsilizidgebiete mit reduziertem Widerstand zu bilden.
  • Der Silizidierungsprozess ist schematisch in 2h gezeigt. In einer Ausführungsform wird eine Nickelsilizidierung der Source- und Draingebiete ausgeführt. Die Silizidschicht reicht nahe an das Kanalgebiet für den NMOS-Transistor heran, während es für den PMOS-Transistor einen größeren Abstand auweist. Die Silizidschicht wird auch auf der Oberseite der Gateelektroden gebildet. Somit können negative Auswirkungen auf eine entsprechende Substratdiode (nicht gezeigt) im Wesentlichen vermieden werden, wenn diese zusammen mit den p-Kanaltransistoren hergestellt wird.
  • Die Halbleiterstruktur 200 ist nun zur Abscheidung einer verspannten Kontaktbeschichtung über der NMOS-Struktur 202 und der PMOS-Struktur 201 bereit. Das Abscheiden der verspannten Kontaktbeschichtung ist ähnlich zum Abscheiden der Schicht 113, wie dies in 1e gezeigt ist. Die Kontaktbeschichtung kann als separate Schichten mit unterschiedlichen Verspannungseigenschaften vorgesehen werden. Die Beweglichkeit der Elektronen in NMOS-Transistoren kann verbessert werden, indem eine Zugverspannung vorgesehen wird, während die Beweglichkeit von Löchern in PMOS-Transistoren verbessert werden kann, indem eine Druckverspannung erzeugt wird. In einer Ausführungsform ist die Kontaktbeschichtung aus Siliziumnitrid aufgebaut. Bekanntlich können die Abscheideparameter, etwa Druck, Temperatur, Vorspannung, und dergleichen während eines plasmaunterstützten CVD-Prozesses zum Abscheiden von Siliziumnitrid so ausgewählt werden, dass eine spezifizierte innere Verspannung im Bereich von ungefähr 1 GPa (Gigapascal) oder hoher mit Zugverspannung bis ungefähr 2 GPa oder höher an Druckverspannung zu erhalten. Folglich kann eine entsprechende innere Verspannung so ausgewählt werden, dass eine entsprechende Verformung in dem Kanalgebiet effizient erzeugt wird, was schließlich zu einem verbesserten Transistorverhalten führt. Da ferner die Prozessparameter des plasmaunterstützten CVD-Prozesses so ausgewählt werden, dass ein äußerst richtungsungebundenes Abscheideverhalten erreicht wird, werden auch andere Ätzgebiete, die zuvor gebildet wurden, ebenso gefüllt, zumindest teilweise, um damit Hohlräume in dem dielektrischen Material im Wesentlichen zu vermeiden, das die Transistorelemente umgibt. In anderen Ausführungsformen werden die verspannten Beschichtungen durch andere dielektrische Materialien, die die gewünschten Verspannungswerte liefern, gebildet.
  • Eine spezielle Ausführungsform betrifft eine Halbleiterstruktur mit mindestens einem NMOS-Transistor und einem PMOS-Transistor, wobei die Anzahl der Abstandshalterelemente für die jeweiligen Transistoren nicht gleich ist. In einer Ausführungsform umfasst der NMOS-Transistor 202 eine Zweifachabstandshalterstruktur, während der PMOS-Transistor eine Dreifachabstandshalterstruktur 206, 207, 208 aufweist. In einer Ausführungsform besitzt die Halbleiterstruktur eine größere oder eine geringere Anzahl an Abstandshaltern, wie dies zuvor beschrieben ist, abhängig von der Komplexität der Source- und Drainstrukturen. In einer weiteren Ausführungsform ist die Anzahl der Abstandshalter des NMOS-Elements größer die Anzahl der Abstandshalter des PMOS-Elements der Halbleiterstruktur der vorliegenden Erfindung, wenn beispielsweise entsprechende Substratdioden in den P-Wannen vorgesehen sind. Gemäß einer Ausführungsform kann die Implantation von n-Dotiermittel vor der Implantation von p-Dotiermitteln ausgeführt werden.
  • Es gilt also: Die hierin offenbarten Ausführungsformen bieten eine verbesserte Technik zum Übertragen von Verspannung von einer Kontaktbeschichtung zu dem Kanalgebiet von Transistorelementen, wobei durch Entfernen der äußeren Abstandshalterelemente eines Transistors einer Halbleiterstruktur durch einen nasschemischen Ätzprozess die Kontaktbeschichtung nahe an dem Kanalgebiet angeordnet wird. Das Verfahren ist insbesondere für Transistorelemente mit einer Gateelektrode von 100 nm oder deutlich weniger geeignet und ist für das Entfernen des äußeren Abstandselements eines NMOS-Transistors geeignet. Das Verfahren und die hierin beschriebene Halbleiterstruktur weisen eine Reihe von Vorteilen in Bezug auf den Stand der Technik auf. Insbesondere wird ein verbessertes Verspannungsübertragungsverhalten von der Kontaktbeschichtung zu dem Kanalgebiet und ein geringerer Reihenwiderstand erreicht. Das hierin beschriebene Verfahren besitzt ein hohes Maß an Kompatibilität mit konventionellen Prozessabläufen. Die Verwendung eines nasschemischen Ätzprozesses beeinträchtigt Elemente nicht wesentlich, die bereits auf der Halbleiterstruktur vorhanden sind. Ferner kann das Entfernen der äußeren Abstandshalterelemente die Flächen vergrößert werden, der für elektrische Kontakte verfügbar ist.
  • Weitere Modifizierungen und Variationen werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der offenbarten Prinzipien zu vermitteln. Es sollte beachtet werden, dass die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen betrachtet werden.

Claims (17)

  1. Verfahren zum unterschiedlichen Entfernen von Abstandshaltern mit: Abscheiden einer Ätzstoppschicht über einer Halbleitermikrostruktur mit mindestens einem NMOS-Element und einem PMOS-Element, wobei jeweils das NMOS-Element und das PMOS-Element mehrere Abstandshalterelemente aufweisen; Entfernen mindestens eines Abstandshalterelements von zumindest einem NMOS-Element (durch Ausführen) eines nasschemischen Ätzprozesses, während mindestens ein PMOS-Element während des nasschemischen Ätzprozesses durch die Ätzstoppschicht geschützt ist; und Aufbringen einer Lackschicht über der Halbleiterstruktur.
  2. Verfahren nach Anspruch 1, wobei das NMOS-Element und das PMOS-Element der Halbleiterstruktur jeweils ein durch ein Schema mit Dreifachabstandshalter gebildet sind.
  3. Verfahren nach Anspruch 1, wobei das entfernte Abstandshalterelement aus Siliziumnitrid aufgebaut wird.
  4. Verfahren nach Anspruch 1, wobei für den nasschemischen Ätzprozess heißer Phosphorsäure verwendet wird.
  5. Verfahren nach Anspruch 1, das ferner umfasst: Implantieren von n-Dotiermitteln durch die zuvor abgeschiedene Ätzstoppschicht.
  6. Verfahren nach Anspruch 5, das ferner umfasst: Entfernen der Ätzstoppschicht von oberhalb des NMOS-Elements durch Ausführen eines Trockenätzprozesses.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Entfernen des Lacks von oberhalb des PMOS-Elements und Reinigen der Halbleiterstruktur.
  8. Verfahren nach Anspruch 7, das ferner umfasst: Entfernen der Ätzstoppschicht von oberhalb des PMOS-Elements.
  9. Verfahren nach Anspruch 8, das umfasst: Ausführen eines selbstjustierenden Silizidierungsprozesses, um Silizidmaterial zu bilden.
  10. Verfahren nach Anspruch 9, das umfasst: Abscheiden einer verspannten Nitriddeckschicht auf der Halbleiterstruktur.
  11. Verfahren zum unterschiedlichen Entfernen von Abstandshaltern von einer Halbleiterstruktur mit einem NMOS-Transistor und einem PMOS-Transistor, die jeweils mehrere Abstandshalterelemente aufweisen, wobei das Verfahren umfasst: Abscheiden einer Ätzstoppschicht über der Halbleitermikrostruktur; Implantieren von n-Dotiermitteln durch die Ätzstoppschicht; Entfernen eines Teils der Ätzstoppschicht durch Ausführen eines Trockenätzprozesses; Entfernen mindestens eines Abstandshalterelements durch Ausführen eines nasschemischen Ätzprozesses; und Abscheiden einer verspannten Deckschicht auf der Halbleitermikrostruktur.
  12. Verfahren nach Anspruch 11, wobei die Halbleitermikrostruktur mindestens ein NMOS-Element und ein PMOS-Element enthält.
  13. Verfahren nach Anspruch 12, wobei die Lackschicht zuerst von oberhalb des NMOS-Elements entfernt wird.
  14. Verfahren nach Anspruch 12, wobei die Ätzstoppschicht von dem NMOS-Element entfernt wird.
  15. Halbleitermikrostruktur mit einem ersten Transistorelement und einem zweiten Transistorelement, wobei das erste Transistorelement eine Abstandshalterstruktur und das zweite Transistorelement eine Abstandshalterstruktur mit mehreren Abstandshaltern umfasst, wobei die Anzahl der Abstandshalterelement in der Abstandshalterstruktur mit mehreren Abstandshaltern größer ist als in der Abstandshalterstruktur.
  16. Halbleitermikrostruktur nach Anspruch 15, wobei die Abstandshalterstruktur eine Zweifachabstandshalterstruktur ist und wobei die Abstandshalterstruktur mit mehreren Abstandshaltern eine Dreifachabstandshalterstruktur ist.
  17. Halbleitermikrostruktur nach Anspruch 15, wobei der erste Transistor ein NMOS-Element und der zweite Transistor ein PMOS-Element ist.
DE102007009916A 2007-02-28 2007-02-28 Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess Expired - Fee Related DE102007009916B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007009916A DE102007009916B4 (de) 2007-02-28 2007-02-28 Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess
US11/866,491 US8298924B2 (en) 2007-02-28 2007-10-03 Method for differential spacer removal by wet chemical etch process and device with differential spacer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007009916A DE102007009916B4 (de) 2007-02-28 2007-02-28 Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess

Publications (2)

Publication Number Publication Date
DE102007009916A1 true DE102007009916A1 (de) 2008-09-04
DE102007009916B4 DE102007009916B4 (de) 2012-02-23

Family

ID=39670004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007009916A Expired - Fee Related DE102007009916B4 (de) 2007-02-28 2007-02-28 Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess

Country Status (2)

Country Link
US (1) US8298924B2 (de)
DE (1) DE102007009916B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256084B2 (ja) 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US9000534B2 (en) * 2009-06-17 2015-04-07 Globalfoundries Inc. Method for forming and integrating metal gate transistors having self-aligned contacts and related structure
US8450834B2 (en) * 2010-02-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers
KR101168530B1 (ko) * 2011-01-06 2012-07-27 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
US8987104B2 (en) * 2011-05-16 2015-03-24 Globalfoundries Inc. Method of forming spacers that provide enhanced protection for gate electrode structures
US9159822B2 (en) 2014-02-24 2015-10-13 International Business Machines Corporation III-V semiconductor device having self-aligned contacts
US11653498B2 (en) * 2017-11-30 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with improved data retention
GB2591787A (en) * 2020-02-06 2021-08-11 X Fab France Sas Methods for forming multiple gate sidewall spacer widths
US11309402B2 (en) 2020-03-05 2022-04-19 Sandisk Technologies Llc Semiconductor device containing tubular liner spacer for lateral confinement of self-aligned silicide portions and methods of forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766991A (en) * 1990-05-11 1998-06-16 U.S. Philips Corporation CMOS process utilizing disposable silicon nitride spacers for making lightly doped drain
US20050190421A1 (en) * 2004-03-01 2005-09-01 Jian Chen Integrated circuit with multiple spacer insulating region widths
US20050287823A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Dual-frequency silicon nitride for spacer application
DE102004026142B3 (de) * 2004-05-28 2006-02-09 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern der mechanischen Spannung in einem Kanalgebiet durch das Entfernen von Abstandselementen und ein gemäß dem Verfahren gefertigtes Halbleiterbauelement
DE102004052578A1 (de) * 2004-10-29 2006-05-11 Advanced Micro Devices, Inc., Sunnyvale Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
US20060249794A1 (en) * 2005-05-04 2006-11-09 Chartered Semiconductor Manufacturing, Ltd Method to remove spacer after salicidation to enhance contact etch stop liner stress on MOS

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081010A (en) * 1992-10-13 2000-06-27 Intel Corporation MOS semiconductor device with self-aligned punchthrough stops and method of fabrication
US6512273B1 (en) * 2000-01-28 2003-01-28 Advanced Micro Devices, Inc. Method and structure for improving hot carrier immunity for devices with very shallow junctions
DE10328684B4 (de) * 2003-06-26 2005-07-21 Daimlerchrysler Ag Mittel zur Erfassung der optischen Empfangslichtleistung
DE102004036142B4 (de) 2004-07-26 2009-04-09 Infineon Technologies Ag Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung
DE102005030583B4 (de) * 2005-06-30 2010-09-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
US7303962B2 (en) * 2005-11-16 2007-12-04 United Microelectronics Corp. Fabricating method of CMOS and MOS device
US20070141775A1 (en) * 2005-12-15 2007-06-21 Chartered Semiconductor Manufacturing, Ltd. Modulation of stress in stress film through ion implantation and its application in stress memorization technique

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766991A (en) * 1990-05-11 1998-06-16 U.S. Philips Corporation CMOS process utilizing disposable silicon nitride spacers for making lightly doped drain
US20050190421A1 (en) * 2004-03-01 2005-09-01 Jian Chen Integrated circuit with multiple spacer insulating region widths
DE102004026142B3 (de) * 2004-05-28 2006-02-09 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern der mechanischen Spannung in einem Kanalgebiet durch das Entfernen von Abstandselementen und ein gemäß dem Verfahren gefertigtes Halbleiterbauelement
US20050287823A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Dual-frequency silicon nitride for spacer application
DE102004052578A1 (de) * 2004-10-29 2006-05-11 Advanced Micro Devices, Inc., Sunnyvale Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
US20060249794A1 (en) * 2005-05-04 2006-11-09 Chartered Semiconductor Manufacturing, Ltd Method to remove spacer after salicidation to enhance contact etch stop liner stress on MOS

Also Published As

Publication number Publication date
US8298924B2 (en) 2012-10-30
DE102007009916B4 (de) 2012-02-23
US20080203486A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
DE102005030583B4 (de) Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102005041225B3 (de) Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
DE102008049733B3 (de) Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors
DE102005052055B3 (de) Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
DE102005057073B4 (de) Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement
DE102004052578B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102004026149B4 (de) Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE102007009916B4 (de) Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess
DE102006040765B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einer verspannten Kontaktätzstoppschicht mit geringerer Konformität und Feldeffekttransistor
DE102007030054B4 (de) Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
DE102007046849A1 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102008011814A1 (de) CMOS-Bauelement mit einem NMOS-Transistor mit abgesenkten Drain- und Sourcebereichen und einem PMOS-Transistor mit einem Si/Ge-Material in den Drain- und Sourcebereichen
DE112006001169T5 (de) Verfahren zur Herstellung eines SOI-Bauelements
DE102006030264B4 (de) Verfahren zur Herstellung von Transistoren mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102005046977B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung mittels Kontaktätzstoppschichtstapels mit einer dazwischen liegenden Ätzstoppschicht
DE102005046978B4 (de) Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung durch Bilden eines Kontaktätzstoppschichtstapels mit unterschiedlich modifizierter innerer Verspannung
DE102007004862A1 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102007009915B4 (de) Halbleiterbauelement mit verformter Halbleiterlegierung mit einem Konzentrationsprofil und Verfahren zu dessen Herstellung
DE102010003451A1 (de) Austauschgateverfahren für Metallgatestapel mit großem ε durch Vermeiden eines Polierprozesses zum Freilegen des Platzhaltermaterials

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120524

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee