CN102598273A - 用于soi mosfet中的面积高效型主体接触的分层浅沟槽隔离 - Google Patents

用于soi mosfet中的面积高效型主体接触的分层浅沟槽隔离 Download PDF

Info

Publication number
CN102598273A
CN102598273A CN2010800452884A CN201080045288A CN102598273A CN 102598273 A CN102598273 A CN 102598273A CN 2010800452884 A CN2010800452884 A CN 2010800452884A CN 201080045288 A CN201080045288 A CN 201080045288A CN 102598273 A CN102598273 A CN 102598273A
Authority
CN
China
Prior art keywords
soi
sti
layer
main body
soi device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800452884A
Other languages
English (en)
Other versions
CN102598273B (zh
Inventor
李影
S·纳拉辛哈
W·A·劳施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102598273A publication Critical patent/CN102598273A/zh
Application granted granted Critical
Publication of CN102598273B publication Critical patent/CN102598273B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种体硅层上的SOI器件，其具有FET区、主体接触区和STI区。该FET区由SOI层和上覆栅极组成。该STI区包括第一STI层，该STI层将该SOI器件与相邻SOI器件分开。该主体接触区包括该SOI层的延伸部分、该延伸部分上的第二STI层以及与该延伸部分接触的主体接触。该第一STI层和该第二STI层邻接并且具有不同厚度以便形成分层STI。

Description

用于SOI MOSFET中的面积高效型主体接触的分层浅沟槽隔离
技术领域
本发明涉及绝缘体上半导体(SOI)器件以及用于制造该器件的方法。更具体地，将绝缘体上半导体器件的主体连结至接地的衬底以改进阈值电压控制并且减小历史效应。在没有所谓的T主体(Tbody)或H主体(Hbody)接触方案的情况下使主体接地。这种新主体接触结构减小了与传统主体接触相关联的高寄生电容。
背景技术
绝缘体上硅(SOI)技术已成为了一种在半导体器件的制造和生产中利用的日益重要的技术。SOI技术涉及在相对薄的单晶半导体层中形成晶体管，其中该单晶半导体层覆盖在绝缘层上。换言之，有源器件形成在布置在绝缘体层上的薄的半导体中，而非在器件的体半导体中。
在典型的SOI晶体管中，主体通常与硅衬底隔离并且经常保持浮动。这对于电流灵敏电路应用可能导致问题，这是因为主体通常保持来自上次利用晶体管时的电荷。保持在主体内的电荷干扰器件的后续使用。已经提出了多种解决方案以解决与SOI半导体器件相关联的问题。例如，在SOI器件中使用主体接触解决了该问题，并且还允许改变阈值电压从而使得针对低功率应用可以减小待机功耗。传统上，已通过在有源区域上使用T形或H形多晶硅结构来在SOI器件中形成主体接触，从而创建三个不同的区，包括源极区、漏极区和主体接触区。
然而，T形或H形多晶硅结构布局占据面积并且增加了电路中耗费的功率。
发明内容
通过提供根据本发明的第一方面的如下SOI器件来实现如上文及下文描述的本发明的各种优点和目的，该SOI器件包括：
FET区，其包括SOI层；
STI区，其具有将SOI器件与相邻的SOI器件分开的第一STI层，该第一STI层具有第一厚度；
主体接触区，其在FET区与STI区之间，主体接触区具有SOI层的延伸部分以及具有第二厚度的上覆第二STI层；以及
主体接触，其与SOI延伸部分接触；
其中第一厚度不同于第二厚度。
根据本发明的第二方面，提供了一种SOI器件，包括：
体硅层；
FET区、主体接触区和STI区；
FET区包括SOI层以及在SOI层上的栅极；
STI区具有将SOI器件与相邻的SOI器件分开的第一STI层，第一STI层具有第一厚度；
主体接触区，其在FET区与STI区之间，主体接触区具有SOI层的延伸部分以及具有第二厚度的上覆第二STI层；以及
主体接触，其与SOI延伸部分接触；
其中第一厚度不同于第二厚度。
根据本发明的第三方面，提供了一种形成SOI器件的方法，包括以下步骤：
形成FET区，其包括SOI层；
形成STI区，其具有将SOI器件与相邻的SOI器件分开的第一STI层，第一STI层具有第一厚度；
在FET区与STI区之间形成主体接触区，主体接触区具有SOI层的延伸部分以及具有第二厚度的上覆第二STI层；以及
形成主体接触，其与SOI延伸部分接触；
其中第一厚度不同于第二厚度。
根据本发明的第四方面，提供一种形成SOI器件的方法，包括以下步骤：
获得具有体硅层的晶片；
在体硅上形成掩埋氧化物层；
在掩埋氧化物层上形成硅层，经图案化的硅层形成第一部分以及与第一部分邻接的延伸部分，该延伸部分比第一部分薄；
形成氧化物层，其包括在掩埋氧化物层上并且与延伸部分相邻的第一STI区以及在延伸部分上的第二STI区，第一STI区和第二STI区形成邻接分层STI，从而使得第一STI区与第二STI区具有不同厚度；
在硅层的第一部分上形成栅极，该栅极与硅层的第一部分包括FET区；
与延伸部分接触的主体接触，其中主体接触、延伸部分以及第二STI层形成主体接触区。
附图说明
在所附权利要求中特别地阐明了被认为新颖的本发明的特征以及本发明的元件特性。附图仅出于说明的目的并且并未按比例绘制。然而，通过结合附图参考接下来的详细描述，可以关于操作方法和组织两者最佳地理解本发明本身，在附图中：
图1为现有技术的T-主体接触的图形表示。
图2为根据本发明的具有主体接触的SOI器件的图形表示。
图3至图14图示了制造除了主体接触之外的图2的SOI器件的工艺。
图15至图20图示了用于制造图2的SOI器件的主体接触的第一工艺。
图21至图27图示了用于制造图2的SOI器件的主体接触的第二工艺。
具体实施方式
更详细地参照附图并且特别地参照图1，其示出了具有FET区12和主体接触区14的SOI器件10。传统的T形栅极多晶硅层16将主体接触区14与FET区12分开。与SOI器件10的布置有关的问题包括所使用的面积以及额外的栅极电容。
现在参照图2，其示出了根据本发明的SOI器件20，SOI器件20具有FET区22、由参考号24名义上指示的主体接触区以及栅极多晶硅层26。然而，应当理解，如将在下文中变得明显的，主体接触区24实际上浸没在FET区22的表面以下。图2中示出的SOI器件20具有主体接触，该主体接触未利用T形或H形栅极多晶硅层。本发明利用两层浅沟槽隔离(STI)来形成主体接触区24和相邻的STI区。
在图3至图14中图示了用于制造SOI器件20的工艺，图3至图14是沿着图2中示出的箭头A-A的方向的横截面。现在参照图3，体硅衬底30具有连续的以下层：掩埋氧化物层(下文称为“BOX”)32、薄硅层34(下文称为“SOI层”)、焊盘氧化物层36以及优选地为焊盘氮化物层的绝缘体层38。出于说明而非限制的目的，BOX32具有约为50nm-300nm的厚度，SOI层34具有约为30nm-100nm的厚度，焊盘氧化物层36具有约为3nm-10nm的厚度，并且绝缘体层38具有约为30nm-200nm的厚度。
现在参照图4，已经按照传统方式，在由参考号40指示的SOI器件20的一部分中从BOX层32图案化并蚀刻了SOI层34、焊盘氧化物层36以及焊盘氮化物层38。
现在参照图5，现在向SOI器件20的部分40填充氧化物填充42并且随后通过化学机械抛光(CMP)平坦化向下到达绝缘体层38。
现在参照图6，在焊盘氮化物层38和氧化物填充42上方沉积氮化物层44。氮化物层44可以具有约为30nm-100nm的厚度。
现在参照图7，已经通过传统方式对SOI器件20的一部分进行了图案化和蚀刻以移除氮化物层44和焊盘氮化物38的一部分，从而产生开口46。通过开口46曝露焊盘氧化物层36。
现在参照图8，蚀刻持续以增加开口46以穿过焊盘氧化物层36并且进入SOI层34中。如对图7和图8进行比较时可见，通过形成开口46局部地减小了SOI层34的厚度。开口46下方的SOI层34的减小的厚度形成了焊盘氧化物36下方的SOI层34的较厚部分37的SOI延伸部分35。SOI层34的SOI延伸部分35具有约为15nm-70nm的厚度。
现在参照图9，已经在开口46中和氮化物层44的顶部沉积了氧化物48。如图9中所示，继而通过CMP将氧化物层48从氮化物层44的顶部移除。
现在参照图10，已经通过传统手段对氧化物48进行回蚀刻以产生开口50。处理目标是使氧化物48和焊盘氧化物层36近似处于同一水平面，尽管在实践中可能无法总是实现。相应地，如图10中所示，使氧化物48和焊盘氧化物层36处于稍微不同的水平面也在本发明的范围之中。
现在参照图11，已经使用选择性蚀刻(诸如热磷酸)剥离了氮化物层44和氮化物层38。
现在参照图12，执行可选的深阱注入52以获得低主体电阻。将p型掺杂剂(诸如硼)注入n沟道FET中，而将n型掺杂剂(诸如砷或磷)注入p沟道FET中。选择注入物的能量和剂量从而使得在不会显著影响晶体管的阈值电压的情况下，使氧化物层48下方的SOI层34的SOI延伸部分35中的掺杂剂浓度最大化。
图13示出了在移除焊盘氧化物36之后紧接着在栅极氧化物生长或沉积之前的SOI器件20。氧化物层48与SOI层34的表面54近似齐平，但与氧化物填充42处于不同水平面(较低)。如本领域中所公知的，现在接下来通过栅极沉积和图案化、延伸和晕环注入以及间隔物形成来进行传统的CMOS工艺流程。
现在参照图14，已经在SOI层34的表面54上形成了传统的多晶硅栅极58和源极/漏极间隔物57。多晶硅栅极58的末端必须部分地在SOI层34的SOI延伸部分35和氧化物层48上延伸。该多晶硅栅极58将位于完成的器件的FET区22中。执行传统的源极/漏极注入56。氧化物层48具有足以使得注入物56不能穿透到SOI层34的SOI延伸部分35中的厚度。剩余的氧化物填充42和氧化物层48分别在完成的SOI器件20中形成第一浅沟槽隔离(STI-1)和第二浅沟槽隔离(STI-2)。STI-1将SOI器件20与相邻的SOI器件分开。STI-2位于完成的SOI器件20的主体接触区24中。STI-1和STI-2形成邻接的分层浅沟槽隔离。当将STI-2隔离与栅极的末端相邻置放时，STI-2隔离允许直接接触SOI层34的较厚部分37(以下称为FET的主体37)，这是因为STI-2隔离区的厚度被设计成使SOI层34的SOI延伸部分35位于STI-2层48下方。以所描述的方式制造SOI器件20的原因是为了提供面积高效型主体接触，其减小了SOI器件20的面积需求。第二浅沟槽隔离区(STI-2)使对接触孔的蚀刻能够穿过STI-2并且向下到达SOI层34的SOI延伸部分35，SOI延伸部分35具有与位于栅极多晶硅58下方的FET的主体37相同的导电性类型。STI-2的厚度足以阻挡源极/漏极注入物，源极/漏极注入物的掺杂剂类型使得源极/漏极具有与FET的主体37相反的导电性类型。
现在将描述用于形成主体接触的工艺。存在两种用于形成主体接触的备选工艺。在一种工艺中，未将硅化物用于主体接触，而在第二种工艺中，将硅化物用于主体接触。首先将在图15至图20中描述用于在没有硅化物的情况下形成主体接触的工艺。
现在参照图15，已经通过如本领域中所公知的传统的自对准硅化物形成工艺对多晶硅栅极58进行硅化以形成硅化物层59。硅化物层59的厚度约为5nm-30nm。
现在参照图16，已经在SOI器件20上涂覆了为氮化物的保形层60。保形层60的厚度约为10nm-100nm。
现在参照图17，已经毯式地沉积了氧化物层62并且继而按照传统方式通过CMP将其平坦化。
如图18至图20中所示，现在将形成主体接触。现在参照图18，已经在氧化物层62中形成了过孔开口64。可以通过诸如反应离子蚀刻(RIE)之类的工艺制造过孔开口64。
现在参照图19，已经通过RIE使过孔开口64延伸穿过氮化物层60和氧化物层48。过孔开口64延伸到SOI层34的SOI延伸部分35并且与其接触。
现在参照图20，用诸如钨之类的导体66填充过孔开口64，该导体可以通过化学气相沉积(CVD)工艺来沉积。优选地，还存在为过孔开口64做衬的衬垫68。该衬垫例如可以是通过蒸发或溅射来沉积的氮化钛(TiN)。在沉积衬垫68和金属填充66之后，使用CMP工艺将这些材料从水平表面移除，从而使它们仅留在过孔开口64内。如图20中所示，现在已经完成了主体接触67。
如图20中所示，现在已完成SOI器件20，并且其包括FET区、主体接触区和STI区。SOI层34的SOI延伸部分35上的STI-2 48提供与传统的STI相同的功能并且提供促进连接到FET的主体37的在该STI下方的SOI层的SOI延伸部分35的附加功能。STI-2的另一功能是完全阻挡源极/漏极注入物，从而使得未处于栅极多晶硅下方的SOI层34的SOI延伸部分35具有与位于栅极多晶硅下方的主体37相同的导电性类型，因此向FET的主体37提供欧姆的、低电阻的、自对准接触。
现在将参照图21至图27描述用于在SOI器件20’中形成经硅化的主体接触的工艺。
现在参照图21，其为SOI器件20’的俯视视图，已经涂覆了光致抗蚀剂掩膜69，其阻挡除了主体接触区24的一部分之外的SOI器件20’。将在掩膜69中的开口71处对SOI层34的SOI延伸部分35进行硅化。图22示出了在穿过掩膜69的开口71蚀刻STI-2氧化物48以使开口71延伸穿过STI-2氧化物48并且曝露SOI层34的SOI延伸部分35后，SOI器件20’的横截面。使用选择性地蚀刻氧化物而并不显著地蚀刻氮化物间隔物57、多晶硅栅极58、硅34或光致抗蚀剂69的RIE工艺来完成蚀刻，从而使得氧化物48中的开口自对准到栅极多晶硅58。
现在参照图23，已经使用了如本领域中所公知的传统的自对准硅化物形成工艺来对多晶硅栅极58和SOI层34的曝露的SOI延伸部分35进行了硅化。用附图标记70表示已经硅化了的SOI层34的SOI延伸部分35的部分，而用附图标记59表示已经同时硅化了的栅极多晶硅58的部分。
现在参照图24，已经在FET器件20’上涂覆了氮化物的保形层72。保形氮化物层72的厚度约为10nm-100nm。
现在参照图25，已经毯式地沉积了氧化物层74并且继而按照传统方式使用CMP将其平坦化。
如图26和图27中所示，现在将形成主体接触。现在参照图26，已经在氧化物层74中形成了过孔开口76。可以通过诸如RIE之类的工艺制造过孔开口76。
现在参照图27，已经通过RIE工艺将过孔开口76延伸穿过氮化物层72以曝露SOI层34的SOI延伸部分35的经硅化部分70，接下来使用诸如钨之类的导体78填充过孔开口76，该导体可以通过化学气相沉积(CVD)工艺来沉积。优选地，还存在为过孔开口76做衬的衬垫80。该衬垫可以是例如通过蒸发或溅射来沉积的TiN。在沉积衬垫80和金属填充78之后，使用CMP工艺将这些材料从水平表面移除以使它们仅留在过孔开口78中。如图27中所示，现在完成了主体接触82。如图中可见，主体接触82在经硅化部分70与SOI器件20’的表面之间形成接触。
如图27中所示，现在已完成SOI器件20’，并且其包括FET区、主体接触区和STI区。
对于本领域技术人员而言，在考虑本公开的情况下，很明显地可以做出本发明的除在此具体描述的那些实施方式之外的其他修改，而不会脱离本发明的精神实质。因此，此类修改被视为在仅由所附权利要求限制的本发明的范围内。
工业实用性
本发明在制造具有高效主体接触结构的绝缘体上半导体器件中具有实用性。

Claims (25)

1.一种SOI器件，包括：
FET区(22)，其包括SOI层(34)；
STI区，其具有将所述SOI器件与相邻的SOI器件分开的第一STI层(STI-1)，所述第一STI层具有第一厚度；
主体接触区(24)，其在所述FET区与所述STI区之间，所述主体接触区具有所述SOI层的延伸部分(35)以及具有第二厚度的上覆第二STI层(STI-2)；以及
主体接触(67)，其与所述SOI延伸部分接触；
其中所述第一厚度不同于所述第二厚度。
2.根据权利要求1所述的SOI器件，其中所述SOI器件具有顶表面并且所述主体接触区位于所述顶表面下方。
3.根据权利要求1所述的SOI器件，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
4.根据权利要求1所述的SOI器件，其进一步包括在所述SOI层上并且部分地在所述第二STI层上方延伸的栅极(58)。
5.根据权利要求4所述的SOI器件，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
6.根据权利要求4所述的SOI器件，其进一步包括在所述栅极和所述SOI延伸部分上的硅化物层(59，70)。
7.根据权利要求6所述的SOI器件，其中所述主体接触从所述SOI延伸部分上的所述硅化物延伸到所述SOI器件的顶表面。
8.根据权利要求1所述的SOI器件，其中所述第一厚度大于所述第二厚度。
9.根据权利要求1所述的SOI器件，其中所述第二STI层延伸到所述FET区中。
10.一种SOI器件，包括：
体硅层(30)；
FET区(22)、主体接触区(24)和STI区；
所述FET区包括SOI层(34)和在所述SOI层上的栅极(58)；
所述STI区具有将所述SOI器件与相邻的SOI器件分开的第一STI层(STI-1)，所述第一STI层具有第一厚度；
所述主体接触区在所述FET区与所述STI区之间，所述主体接触区具有所述SOI层的延伸部分(35)以及具有第二厚度的上覆第二STI层(STI-2)；以及
主体接触(67)，其与所述SOI延伸部分接触；
其中所述第一厚度不同于所述第二厚度。
11.根据权利要求10所述的SOI器件，其中所述SOI器件具有顶表面并且所述主体接触区在所述顶表面下方。
12.根据权利要求10所述的SOI器件，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
13.根据权利要求10所述的SOI器件，其中所述栅极部分地在所述第二STI层上方延伸
14.根据权利要求13所述的SOI器件，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
15.根据权利要求10所述的SOI器件，其进一步包括在所述栅极和所述SOI延伸部分上的硅化物层(59，70)。
16.根据权利要求15所述的SOI器件，其中所述主体接触从所述SOI延伸部分上的所述硅化物延伸到所述SOI器件的顶表面。
17.根据权利要求10所述的SOI器件，其中所述第一厚度大于所述第二厚度。
18.根据权利要求10所述的SOI器件，其中所述第二STI层延伸到所述FET区中。
19.根据权利要求10所述的SOI器件，其中所述第一STI层和所述第二STI层形成分层STI。
20.一种用于形成SOI器件的方法，包括以下步骤：
形成FET区(22)，其包括SOI层(34)；
形成STI区，其具有将所述SOI器件与相邻的SOI器件分开的第一STI层(STI-1)，所述第一STI层具有第一厚度；
在所述FET区与所述STI区之间形成主体接触区(24)，所述主体接触区具有所述SOI层的延伸部分(35)以及具有第二厚度的上覆第二STI层(STI-2)；以及
形成主体接触(67)，其与所述SOI延伸部分接触；
其中所述第一厚度不同于所述第二厚度。
21.根据权利要求20所述的形成SOI器件的方法，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
22.根据权利要求20所述的形成SOI器件的方法，其进一步包括在所述SOI层上并且部分地在所述第二STI层上方延伸的栅极(58)。
23.根据权利要求22所述的形成SOI器件的方法，其进一步包括在所述栅极与所述SOI延伸部分上的硅化物层(59，70)。
24.根据权利要求23所述的形成SOI器件的方法，其中所述主体接触从所述SOI延伸部分上的所述硅化物延伸到所述SOI器件的顶表面。
25.一种用于形成SOI器件的方法，包括以下步骤：
获得具有体硅层(30)的衬底；
在所述体硅上形成掩埋氧化物层(32)；
在所述掩埋氧化物层上形成经图案化的硅层(34)，所述经图案化的硅层包括第一部分(37)和与所述第一部分邻接的延伸部分(35)，所述延伸部分比所述第一部分薄；
形成氧化物层(42)，其包括在所述掩埋氧化物层上并且与所述延伸部分相邻的第一STI区(STI-1)以及在所述延伸部分上的第二STI区(STI-2)，所述第一STI区与所述第二STI区形成邻接的分层STI，从而使得所述第一STI区与所述第二STI区具有不同厚度；
在所述硅层的所述第一部分上形成栅极(58)，所述栅极和所述硅层的第一部分包括FET区(22)；
形成与所述延伸部分接触的主体接触(67)，其中所述主体接触、延伸部分和第二STI层形成主体接触区(24)。
CN201080045288.4A 2009-10-06 2010-08-25 用于soi mosfet中的面积高效型主体接触的分层浅沟槽隔离 Expired - Fee Related CN102598273B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/574,126 2009-10-06
US12/574,126 US8680617B2 (en) 2009-10-06 2009-10-06 Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS
PCT/US2010/046567 WO2011043870A2 (en) 2009-10-06 2010-08-25 Split level shallow trench isolation for area efficient body contacts in soi mosfets

Publications (2)

Publication Number Publication Date
CN102598273A true CN102598273A (zh) 2012-07-18
CN102598273B CN102598273B (zh) 2016-01-13

Family

ID=43822540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080045288.4A Expired - Fee Related CN102598273B (zh) 2009-10-06 2010-08-25 用于soi mosfet中的面积高效型主体接触的分层浅沟槽隔离

Country Status (6)

Country Link
US (1) US8680617B2 (zh)
CN (1) CN102598273B (zh)
DE (1) DE112010003986B4 (zh)
GB (1) GB2486601C (zh)
TW (1) TW201130135A (zh)
WO (1) WO2011043870A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143555A (zh) * 2013-05-08 2014-11-12 新加坡商格罗方德半导体私人有限公司 具有硅局部氧化的绝缘体上硅的集成电路及其制造方法
CN108231867A (zh) * 2016-12-14 2018-06-29 格芯公司 至本体接触的多晶栅极延伸源极
CN112054061A (zh) * 2020-08-25 2020-12-08 中国科学院微电子研究所 一种部分耗尽绝缘体上硅的体接触结构及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536656B2 (en) * 2011-01-10 2013-09-17 International Business Machines Corporation Self-aligned contacts for high k/metal gate process flow
JP2012174982A (ja) * 2011-02-23 2012-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
US20140073106A1 (en) 2012-09-12 2014-03-13 International Business Machines Corporation Lateral bipolar transistor and cmos hybrid technology
JP6545546B2 (ja) * 2015-07-03 2019-07-17 株式会社東芝 半導体スイッチ
US9818652B1 (en) 2016-04-27 2017-11-14 Globalfoundries Inc. Commonly-bodied field-effect transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089031A1 (en) * 2001-01-08 2002-07-11 Chartered Semiconductor Manufacturing Ltd. Novel method of body contact for SOI mosfet
CN1741277A (zh) * 2004-08-27 2006-03-01 株式会社瑞萨科技 半导体装置及其制造方法
CN1832178A (zh) * 2000-06-08 2006-09-13 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185280A (en) * 1991-01-29 1993-02-09 Texas Instruments Incorporated Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
KR0147630B1 (ko) * 1995-04-21 1998-11-02 김광호 반도체 장치의 소자분리방법
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
KR100214068B1 (ko) * 1995-11-21 1999-08-02 김영환 반도체 장치의 소자분리막 형성방법
JPH1012885A (ja) * 1996-06-24 1998-01-16 Toshiba Corp 半導体装置及びその製造方法
US5858842A (en) * 1996-07-03 1999-01-12 Samsung Electronics Co., Ltd. Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates
US5767549A (en) * 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure
KR100248200B1 (ko) * 1996-12-30 2000-03-15 김영환 Soi 반도체 소자 및 그의 제조방법
JP2870635B2 (ja) * 1997-04-17 1999-03-17 日本電気株式会社 半導体装置
US6392277B1 (en) * 1997-11-21 2002-05-21 Hitachi, Ltd. Semiconductor device
DE69925078T2 (de) * 1998-08-29 2006-03-09 International Business Machines Corp. SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
JP4536180B2 (ja) * 1999-03-12 2010-09-01 富士通セミコンダクター株式会社 半導体集積回路装置の製造方法
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
JP2001077368A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100344220B1 (ko) * 1999-10-20 2002-07-19 삼성전자 주식회사 에스·오·아이(ｓｏｉ) 구조를 갖는 반도체 소자 및 그 제조방법
US6521959B2 (en) * 1999-10-25 2003-02-18 Samsung Electronics Co., Ltd. SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same
JP4202563B2 (ja) * 1999-11-18 2008-12-24 株式会社東芝 半導体装置
US6429099B1 (en) * 2000-01-05 2002-08-06 International Business Machines Corporation Implementing contacts for bodies of semiconductor-on-insulator transistors
JP2001230315A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6368903B1 (en) * 2000-03-17 2002-04-09 International Business Machines Corporation SOI low capacitance body contact
KR100356577B1 (ko) * 2000-03-30 2002-10-18 삼성전자 주식회사 에스오아이 기판과 그 제조방법 및 이를 이용한에스오아이 엠오에스에프이티
US6624459B1 (en) 2000-04-12 2003-09-23 International Business Machines Corp. Silicon on insulator field effect transistors having shared body contact
TW469596B (en) 2000-04-19 2001-12-21 Winbond Electronics Corp Structure of SOI having substrate contact
US6303414B1 (en) * 2000-07-12 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer
JP2002033484A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体装置
TW501227B (en) * 2000-08-11 2002-09-01 Samsung Electronics Co Ltd SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
US6690065B2 (en) * 2000-12-28 2004-02-10 Industrial Technology Research Institute Substrate-biased silicon diode for electrostatic discharge protection and fabrication method
KR100363555B1 (ko) * 2001-02-07 2002-12-05 삼성전자 주식회사 에스오아이 트랜지스터의 플로팅 바디효과를 제거하기위한 에스오아이 반도체 집적회로 및 그 제조방법
US6436744B1 (en) 2001-03-16 2002-08-20 International Business Machines Corporation Method and structure for creating high density buried contact for use with SOI processes for high performance logic
US6649481B2 (en) * 2001-03-30 2003-11-18 Silicon-Based Technology Corp. Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
KR100422468B1 (ko) * 2001-07-31 2004-03-11 삼성전자주식회사 에스 오 아이 소자 및 그 제조방법
US6677645B2 (en) * 2002-01-31 2004-01-13 International Business Machines Corporation Body contact MOSFET
US6498057B1 (en) * 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
DE10219107B4 (de) * 2002-04-29 2011-03-31 Globalfoundries Inc. SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat
JP3944013B2 (ja) * 2002-07-09 2007-07-11 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
JP4154578B2 (ja) * 2002-12-06 2008-09-24 日本電気株式会社 半導体装置及びその製造方法
US6905919B2 (en) * 2003-07-29 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US7135731B2 (en) * 2003-12-10 2006-11-14 Nanya Technology Corp. Vertical DRAM and fabrication method thereof
US6953738B2 (en) * 2003-12-12 2005-10-11 Freescale Semiconductor, Inc. Method and apparatus for forming an SOI body-contacted transistor
JP4811901B2 (ja) * 2004-06-03 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置
KR100629264B1 (ko) * 2004-07-23 2006-09-29 삼성전자주식회사 게이트 관통 바디 콘택을 갖는 반도체소자 및 그 제조방법
KR100593739B1 (ko) * 2004-09-09 2006-06-28 삼성전자주식회사 바디-소스 접속을 갖는 모스 전계효과 트랜지스터 및 그제조방법
TW200629466A (en) * 2004-10-14 2006-08-16 Koninkl Philips Electronics Nv Semiconductor device having a frontside contact and vertical trench isolation and method of fabricating same
KR100612419B1 (ko) * 2004-10-19 2006-08-16 삼성전자주식회사 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법
JP4435057B2 (ja) * 2004-12-08 2010-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
US7220632B2 (en) * 2005-02-24 2007-05-22 Freescale Semiconductor, Inc. Method of forming a semiconductor device and an optical device and structure thereof
JP2006319164A (ja) * 2005-05-13 2006-11-24 Renesas Technology Corp 半導体装置の製造方法
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
US7986029B2 (en) * 2005-11-08 2011-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dual SOI structure
US7348638B2 (en) * 2005-11-14 2008-03-25 International Business Machines Corporation Rotational shear stress for charge carrier mobility modification
JP5005224B2 (ja) * 2006-01-27 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20070210380A1 (en) * 2006-03-10 2007-09-13 Jin-Yuan Lee Body connection structure for soi mos transistor
US7407851B2 (en) * 2006-03-22 2008-08-05 Miller Gayle W DMOS device with sealed channel processing
JP5052813B2 (ja) * 2006-04-12 2012-10-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7553709B2 (en) * 2006-10-04 2009-06-30 International Business Machines Corporation MOSFET with body contacts
US20080191788A1 (en) * 2007-02-08 2008-08-14 International Business Machines Corporation Soi mosfet device with adjustable threshold voltage
US7718514B2 (en) * 2007-06-28 2010-05-18 International Business Machines Corporation Method of forming a guard ring or contact to an SOI substrate
US8921190B2 (en) * 2008-04-08 2014-12-30 International Business Machines Corporation Field effect transistor and method of manufacture
US7893494B2 (en) * 2008-06-18 2011-02-22 International Business Machines Corporation Method and structure for SOI body contact FET with reduced parasitic capacitance
US7964897B2 (en) * 2008-07-22 2011-06-21 Honeywell International Inc. Direct contact to area efficient body tie process flow
KR101818556B1 (ko) * 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
US8299544B2 (en) * 2011-01-04 2012-10-30 International Business Machines Corporation Field effect transistor having ohmic body contact(s), an integrated circuit structure incorporating stacked field effect transistors with such ohmic body contacts and associated methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832178A (zh) * 2000-06-08 2006-09-13 三菱电机株式会社 半导体装置及其制造方法
US20020089031A1 (en) * 2001-01-08 2002-07-11 Chartered Semiconductor Manufacturing Ltd. Novel method of body contact for SOI mosfet
CN1741277A (zh) * 2004-08-27 2006-03-01 株式会社瑞萨科技 半导体装置及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143555A (zh) * 2013-05-08 2014-11-12 新加坡商格罗方德半导体私人有限公司 具有硅局部氧化的绝缘体上硅的集成电路及其制造方法
CN108231867A (zh) * 2016-12-14 2018-06-29 格芯公司 至本体接触的多晶栅极延伸源极
CN108231867B (zh) * 2016-12-14 2021-07-30 格芯(美国)集成电路科技有限公司 至本体接触的多晶栅极延伸源极
CN112054061A (zh) * 2020-08-25 2020-12-08 中国科学院微电子研究所 一种部分耗尽绝缘体上硅的体接触结构及其制作方法
CN112054061B (zh) * 2020-08-25 2024-04-05 中国科学院微电子研究所 一种部分耗尽绝缘体上硅的体接触结构及其制作方法

Also Published As

Publication number Publication date
DE112010003986B4 (de) 2015-07-02
WO2011043870A2 (en) 2011-04-14
GB2486601B (en) 2013-10-30
CN102598273B (zh) 2016-01-13
DE112010003986T5 (de) 2013-01-10
GB2486601C (en) 2013-11-27
TW201130135A (en) 2011-09-01
US8680617B2 (en) 2014-03-25
US20110079851A1 (en) 2011-04-07
GB201203113D0 (en) 2012-04-04
GB2486601A (en) 2012-06-20
WO2011043870A3 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
US10014215B2 (en) Method and apparatus for placing a gate contact inside a semiconductor active region having high-k dielectric gate caps
CN102598273A (zh) 用于soi mosfet中的面积高效型主体接触的分层浅沟槽隔离
US9941278B2 (en) Method and apparatus for placing a gate contact inside an active region of a semiconductor
US10032766B2 (en) VDMOS transistors, BCD devices including VDMOS transistors, and methods for fabricating integrated circuits with such devices
CN102456579B (zh) 具有局部的极薄绝缘体上硅沟道区的半导体器件
US8236634B1 (en) Integration of fin-based devices and ETSOI devices
CN103456791B (zh) 沟槽功率mosfet
US9076765B2 (en) Semiconductor device comprising trench gate and buried source electrodes
KR101474100B1 (ko) 수직형 파워 ｍｏｓ 트랜지스터를 갖는 집적 회로
US7821064B2 (en) Lateral MISFET and method for fabricating it
CN100533739C (zh) 半导体器件及其制造方法
CN103782387A (zh) 单片集成有源缓冲器
US9601382B2 (en) Method for the formation of a FinFET device with epitaxially grown source-drain regions having a reduced leakage path
CN101971325A (zh) Nmos晶体管具有凹陷的漏极与源极区而pmos晶体管的漏极与源极区具有硅/锗材料的cmos器件
TW200908347A (en) Double gate JEFT with reduced area consumption and fabrication method therefor
US5929490A (en) Semiconductor device with an improved body contact hole structure
US20030019835A1 (en) Inductor and fabricating method thereof
US10050114B2 (en) Semiconductor device and method of manufacturing the same
US10529854B1 (en) Semiconductor device and method for fabricating the same
US10403758B2 (en) Vertical metal oxide semiconductor transistor
CN103762177A (zh) 具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少
US8329519B2 (en) Methods for fabricating a semiconductor device having decreased contact resistance
US8409956B1 (en) Methods of forming integrated circuit devices using self-aligned contact formation techniques
CN102725850B (zh) 具有减小的寄生电容的体接触晶体管
US10079248B2 (en) Field-effect transistors with a buried body contact

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171107

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171107

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171123

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160113

Termination date: 20180825

CF01 Termination of patent right due to non-payment of annual fee