DE10329072B4 - Halbleiterwafer-Behandlungselement - Google Patents

Halbleiterwafer-Behandlungselement Download PDF

Info

Publication number
DE10329072B4
DE10329072B4 DE10329072.9A DE10329072A DE10329072B4 DE 10329072 B4 DE10329072 B4 DE 10329072B4 DE 10329072 A DE10329072 A DE 10329072A DE 10329072 B4 DE10329072 B4 DE 10329072B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
layer
silicon carbide
sic
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10329072.9A
Other languages
English (en)
Other versions
DE10329072A1 (de
Inventor
Masanari Yokogawa
Hirotaka Hagihara
Shinya Wagatsuma
Koutarou Kitayama
Chieko Fujiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Publication of DE10329072A1 publication Critical patent/DE10329072A1/de
Application granted granted Critical
Publication of DE10329072B4 publication Critical patent/DE10329072B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Halbleiterwafer-Behandlungselement (A) mit mindestens einer Oberfläche, die mit einer darauf ausgebildeten Siliciumcarbid(SiC)-Schicht (C) ausgestattet ist, wobei die Schicht (C) so ausgebildet ist, dass sie sowohl Vorsprünge (1), die durch Kristallkornteile gebildet werden, als auch Vertiefungen (2) hat, die zwischen den Vorsprüngen (1) gebildet werden, das einen Trägerbereich zum Tragen eines Halbleiterwafers umfasst, die oberen Oberflächen (1a) des Trägerbereichs sind aufgebaut aus geschliffenen Vorsprüngen (1) von den Kristallkörnern, mit denen der Halbleiterwafer in Kontakt kommt, und Vertiefungen (2), die zwischen den Vorsprüngen (1) ausgebildet und nicht geschliffen wurden, wobei die geschliffenen Vorsprünge (1) mit den oberen Oberflächen (1a) ausgestattet sind, die eine Oberflächenrauhigkeit (Ra) von 0,05–1,3 μm aufweisen, und die ungeschliffenen Vertiefungen (2) Oberflächen (2a) mit einer Oberflächenrauhigkeit (Ra) von 3 μm oder mehr, gemessen über eine Länge von 300 μm haben.

Description

  • HINTERGRUND DER ERFINDUNG:
  • Gebiet der Erfindung:
  • Die vorliegende Erfindung betrifft ein Halbleiterwafer-Behandlungselement, das nur aus einer Siliciumcarbidschicht (SiC-Schicht) darauf besteht, oder auf der Oberfläche des Substrats eine Siliciumcarbidschicht aufweist, mit anderen Worten, zumindest auf der Oberfläche davon, und genauer betrifft sie ein Halbleiterwafer-Behandlungselement, das als Komponente in einer Setzmaschine zur Behandlung von Halbleitern, wie beispielsweise Waferplatten, Suszeptoren usw. verwendet wird.
  • Beschreibung des Standes der Technik:
  • Im Verfahren der Halbleiterherstellung ist es eine weit verbreitete Vorgehensweise, eine dünne Siliciumnitrid (Si3N4)- oder Polysiliciumschicht auf der Oberfläche von Halbleiterwafern auszubilden. Als eine Setzvorrichtung, die zum Arbeiten an Waferplatten in solchen Dünnschichtausbildungsprozessen verwendet wird, wird eine Quarzglassetzvorrichtung verwendet, oder eine Setzvorrichtung, die lediglich eine Siliciumcarbid(SiC)Schicht oder eine Siliciumcarbid(SiC)-Schicht, die auf kohlenstoffimprägnierten, SiC-imprägnierten oder SiC-Oberflächen ausgebildet ist, aufweist.
  • Solche Setzvorrichtungen, die aus einem Halbleiterwafer-Behandlungselement mit zumindest auf ihrer Oberfläche ausgebildeter SiC-Schicht aufgebaut sind, werden weit verbreitet in CVD-Vorrichtungen, die bei hohen Temperaturen betrieben werden, verwendet, da sie bessere Wärmebeständigkeitszyklus-Eigenschaften und eine bessere thermische Schockbeständigkeit im Vergleich zu Quarzglassetzvorrichtungen aufweisen.
  • Die Filmbildungsverfahren zum Erhalt eines Halbleiterwafer-Behandlungselements mit auf dessen Oberfläche befindlicher Siliciumcarbid(SiC)-Schicht schliessen folgendes ein: (1) ein Verfahren, worin Rohmaterialgase für Silicium und Kohlenstoff von aussen in den Reaktor zur Erwärmung bei Normaldruck oder reduziertem Druck eingeführt werden, oder (2) ein verfahren, worin bei Substraten aus Kohlenstoff ein Rohmaterialgas für Silicium von aussen zur Erwärmung bei Normaldruck oder reduziertem Druck in den Reaktor eingeführt wird.
  • Die Siliciumcarbid(SiC)-Schicht, die durch chemische Gasphasenabscheidung, wie oben diskutiert, gebildet wird, wird mit Kerbverzahnungen in ihrer Oberfläche ausgebildet. Obwohl von zufälliger Grösse, werden diese Kerbverzahnungen als Teile scharfer Kristallkörner ausgebildet. Die 4 und 5 geben allgemeine Ansichten hiervon wieder. 4 ist eine erläuternde Aufsicht und 5 ist eine erläuternde Querschnittsansicht auf die Oberfläche. Es ist festzuhalten, dass die schwarzen Bereiche Vertiefungen darstellen, wohingegen die weissen Bereiche Vorsprünge zeigen.
  • In 5 kennzeichnet (B) ein Substrat aus beispielsweise Kohlenstoff mit einer CVD-Siliciumcarbid(SiC)-Schicht (C). Ferner weist die Siliciumcarbid(SiC)-Schicht Vorsprünge (1) auf, die mit scharfkantigen Schnitten ausgebildet sind, die Teile von Kristallkörnern darstellen.
  • Wenn das Halbleiterwafer-Behandlungselement mit der oben beschriebenen Oberfläche zur Halbleiterwaferherstellung verwendet wird, bewirken die Schnitte mit scharfen Vorsprüngen (1) mechanische oder thermische Belastungen, wodurch die Halbleiterwafer fehlerhaft werden oder verrutschen.
  • Zur Lösung dieses Problems wird die (obere) Oberfläche der Siliciumcarbidschicht(SiC)-Schicht nach der Ausbildung der Siliciumcarbidschicht auf der Maschinenplatte einem Schleifvorgang unterworfen, wodurch die Kanten der Schnitte entfernt werden und eine Spiegeloberfläche erhalten wird. Eine erläuternde Ansicht der erhaltenen Oberfläche ist in 5 gezeigt, die einen Querschnitt zur Darstellung des Oberflächenzustands ist.
  • Auf diese Weise zeigt die zu einer Spiegeloberfläche polierte Siliciumcarbid(SiC)-Schicht starke Kontakteigenschaften in einem solchen Ausmass, dass der Halbleiterwafer an der Siliciumcarbidschicht anhaftet, was zu dem Problem führt, dass der Halbleiterwafer an der Siliciumcarbidschicht festhaftet, wenn der darauf plazierte Halbleiterwafer entnommen werden soll. Daher wird der Halbleiterwafer nach der Schleifbehandlung einer Strahlbehandlung unterworfen, damit optimale Kohäsionseigenschaften gegenüber dem Halbleiterwafer erhalten werden. Zum Erreichen dieses Ziels werden optimale Unregelmässigkeiten nach der Spiegeloberflächenpolitur ausgebildet.
  • Es ist festzuhalten, dass die zu einer Spiegeloberfläche polierte Siliciumcarbid(SiC)-Schicht aufgrund des Schleifens auf der Maschinenplatte externen mechanischen Kräften auf ihrer gesamten Oberfläche unterliegt.
  • Ferner ist die Siliciumcarbid(SiC)-Schicht, die nach dem Spiegelschleifen zur Ausbildung optimaler Unregelmässigkeiten einem Strahlverfahren unterworfen wird, auf ihrer gesamten Oberfläche externen mechanischen Kräften ausgesetzt.
  • Die Oberfläche des Siliciumcarbids (SiC), das solchen mechanischen Kräften ausgesetzt wurde, weist winzige Mikrorisse, insbesondere in den Korngrenzen des SiC-Kristalls, sowie durch visuelle Überprüfung nicht-beobachtbare beschädigte Bereiche auf. Wenn der Halbleiterwafer vor der oder anschliessend an die Halbleiterwaferbehandlung einer Trockenreinigung durch Ausbacken in Sauerstoff oder dergleichen oder einer Nassreinigung durch Wasserstofffluorid (HF) oder dergleichen unterworfen wird, beginnt folglich der Abbau der Siliciumcarbid(SiC)-Schicht, ausgehend von den Mikrorissen oder Rissen, die das Wachstum der Schädigung begleiten, und stellen zur Verkürzung der Lebensdauer des Halbleiter-Behandlungselements beitragende Faktoren dar. Ferner führen solche Risse, wenn sie einmal gebildet sind, zu Problemen, dass die Substrate Gase emittieren, die Verunreinigungen enthalten, wie beispielsweise Kohlenmonoxid oder Kohlenstoffhydrid, wodurch der zu behandelnden Halbleiterwafer kontaminiert wird. Weiterer Stand der Technik findet sich in den Druckschriften EP 1 191 581 A1 , US 2004/0 218 340 A1 und US 5 460 684 A .
  • ZUSAMMENFASSUNG DER ERFINDUNG:
  • Die Erfinder haben intensive Forschungsarbeit bezüglich der Oberflächenbedingungen von Siliciumcarbid(SiC)-Schichten durchgeführt und haben herausgefunden, dass winzige Mikrorisse, Beschädigungen oder Waferkontaminierungen verringert werden, wenn die Oberfläche der Siliciumcarbid(SiC)-Schicht in einem bestimmten Zustand vorliegt, wodurch eine längere Lebensdauer des Halbleiterwafer-Behandlungselements sowie optimale Kohäsionseigenschaften gegenüber dem Halbleiterwafer erzielt werden, mit dem Ergebnis, dass die vorliegende Erfindung erhalten wurde.
  • Folglich ist es ein erfindungsgemässes Ziel, ein Halbleiterwafer-Behandlungselement bereitzustellen, das zur Beschränkung des Verrutschens von Halbleiterwafern beiträgt und gleichzeitig optimale Kohäsionseigenschaften gegenüber den Halbleiterwafern zeigt.
  • Die vorliegende Erfindung wurde gemacht, um das oben diskutierte Ziel zu erreichen, und das erfindungsgemäss beanspruchte Halbleiterwafer-Behandlungselement weist eine Siliciumcarbid(SiC)-Schicht auf, die zumindest auf einer Oberfläche davon ausgebildet ist, in der ein Trägerbereich zur Aufnahme eines Halbleiterwafers bereitgestellt ist, der Trägerbereich ist mit Vorsprüngen ausgestattet, mit denen der Halbleiterwafer im wesentlichen in Kontakt kommt, sowie Vertiefungen, die in der Siliciumcarbid(SiC)-Schicht ausgebildet sind, wodurch eine Bedeckungsfläche zwischen den Vorsprüngen bereitgestellt wird. Die Vorsprünge weisen obere Oberflächen mit einer Oberflächenrauhigkeit (Ra) von 0,05–1,3 μm (japanischer Industriestandard (JIS) B 0601-1994) auf.
  • Das erfindungsgemässe Halbleiterwafer-Behandlungselement ist wie oben diskutiert dadurch gekennzeichnet, dass Vorsprünge drin ausgebildet sind, mit denen der Halbleiterwafer im wesentlichen in Kontakt kommt, und in der Siliciumcarbid(SiC)-Schicht sind Vertiefungen ausgebildet, die eine Bedeckungsfläche zwischen den Vorsprüngen bereitstellen. Da die Vertiefungen Oberflächen zwischen den Vorsprüngen aufweisen und die Schicht so ausgebildet ist, dass sie die Oberfläche bedeckt, ist die Ausbildung von winzigen Mikrorissen in der Oberfläche der Siliciumcarbid(SiC)-Schicht über dem Trägerbereich, auf dem der Halbleiterwafer getragen werden soll, insbesondere an der Korngrenze zwischen Siliciumcarbid(SiC)-Kristallen unterdrückt. Entsprechend können durch visuelle Überprüfung nicht beobachtbare Fehler unterdrückt sein.
  • Als Ergebnis ist selbst dann, wenn das Element vor oder gleichzeitig mit der Halbleiterwaferbehandlung einer Trockenreinigung, wie beispielsweise durch Ausbacken in Sauerstoff, oder einer Nassreinigung durch beispielsweise Fluorwasserstoff (HF) unterworfen wird, die Siliciumcarbid(SiC)-Schicht frei von Verschlechterung und besitzt eine exzellente Dauerhaftigkeit, da die Ausbildung von Mikrorissen oder Fehlern unterdrückt ist. Ferner wird die Erzeugung von Gasen als Verunreinigungen, wie beispielsweise Kohlenmonoxidgas oder Kohlenstoffhydridgas, aus dem Substrat unterdrückt, wodurch die Kontaminierung des Halbleiterwafers verhindert werden kann. Da die Oberflächenrauhigkeit (Ra) der oberen Oberfläche der Vorsprünge, mit denen der Halbleiterwafer in Kontakt kommt, 0,05–1,3 μm beträgt, ist die erforderliche angemessene Kohäsionskraft gegenüber dem Halbleiterwafer sichergestellt.
  • Es ist erfindungsgemäss bevorzugt, dass die Fläche der Oberflächen der Vertiefungen 20–90% der Gesamtfläche einnimmt, wenn ein vorherbestimmter Bereich über den Trägerbereichen aus senkrechtem Winkel betrachtet wird. Wenn die Oberfläche der Vertiefungen eine Fläche von 20 oder mehr bedeckt, ist die Dauerhaftigkeit besonders hervorragend, so dass die Lebensdauer des auf dem Halbleiterwafer-Behandlungselement ausgebildeten Halbleiterwafers, insbesondere die eines Suszeptors mit darauf ausgebildeter Siliciumcarbid(SiC)-Schicht, verdoppelt wird.
  • Wenn die Fläche der auf der Oberfläche ausgebildeten Schicht ferner bei 90% oder weniger gehalten wird, ist es möglich, das Risiko des Verrutschens, das häufig beobachtet wird, wenn der Halbleiterwafer mit den scharfen Kanten von Teilen der kristallinen Teilchen in Kontakt kommt, die in den in der Schicht ausgebildeten Vertiefungen vorhanden sind, und die thermische Verformung des Halbleiterwafers begleitet, zu verringern.
  • Ferner ist es bevorzugt, dass die Oberflächenrauhigkeit (Ra) (JIS B 0601-1994) 3 μm oder mehr beträgt, wenn sie auf einer Länge von 300 μm gemessen wird.
  • Dadurch dass die Oberflächenrauhigkeit (Ra) bei Messung über eine Länge von 300 μm über der Siliciumcarbid(SiC)-Schicht 3 μm oder mehr beträgt, wird die Verformung des Halbleiterwafers unterdrückt. Wenn die Oberflächenrauhigkeit, gemessen über eine Länge von 300 μm, weniger als 3 μm beträgt, nimmt die Wärmeübertragung aus dem Halbleiter-Behandlungselement zu, mit dem Ergebnis, dass die Unterseite des Wafers einer rascheren Erwärmung unterworfen wird, wodurch sich der Halbleiterwafer verzieht. Die Oberflächenrauhigkeit (Ra) ist vorzugsweise 5 μm oder mehr, gemessen über eine Länge von 300 μm, in den Vertiefungen, da es dadurch möglich ist, das Auftreten des Verziehens des Halbleiterwafers zu verringern.
  • Ferner ist die vorliegende Erfindung vorzugsweise mit gewölbten Randbereichen ausgebildet, die die oberen Oberflächen der Vorsprünge und die Oberflächen der Vertiefungen verbinden. Folglich kommen die Randbereiche in Kontakt mit dem thermisch verformten Halbleiterwafer, wodurch das Risiko eines möglichen Verrutschens verringert wird.
  • KURZE BESCHREIBUNG DER FIGUREN:
  • 1 ist eine Aufsicht, die typische Oberflächen der Siliciumcarbid(SiC)-Schicht des erfindungsgemässen Halbleiter-Behandlungselements zeigt;
  • 2 ist eine perspektivische Ansicht, die typische Oberflächen der Siliciumcarbid(SiC)-Schicht des erfindungsgemässen Halbleiter-Behandlungselements zeigt;
  • 3 ist eine Querschnittsansicht, die typische Oberflächen der Siliciumcarbid(SiC)-Schicht des erfindungsgemässen Halbleiter-Behandlungselements zeigt;
  • 4 ist eine Aufsicht, die typische Oberflächen einer durch chemische Gasphasenabscheidung gebildeten Siliciumcarbid(SiC)-Schicht zeigt;
  • 5 ist eine Querschnittsansicht, die typische Oberflächen einer durch chemische Gasphasenabscheidung gebildeten Siliciumcarbid(SiC)-Schicht zeigt; und
  • 6 ist eine Querschnittsansicht, die typische Oberflächen einer durch chemische Gasphasenabscheidung gebildeten Siliciumcarbid(SiC)-Schicht zeigt, deren Oberflächen zu einer Spiegeloberfläche poliert wurden.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM;
  • Nachfolgend wird das erfindungsgemässe Halbleiterwafer-Behandlungselement unter Bezugnahme auf die 1 und 2 genauer erläutert.
  • 1 ist eine Aufsicht, die die typische Oberfläche der Siliciumcarbid(SiC)-Schicht auf dem Halbleiterwafer-Behandlungselement zeigt, 2 ist eine typische perspektivische Ansicht derselben und 3 ist eine typische Querschnittsansicht derselben.
  • Das Halbleiterwafer-Behandlungselement (A) ist aufgebaut aus einem kohlenstoffhaltigen Substrat (B) und einer Siliciumcarbid(SiC)-Schicht (C), die auf dessen Oberfläche ausgebildet ist. Das Halbleiterwafer-Behandlungselement (A) ist mit einem Trägerbereich ausgestattet, auf dem ein Halbleiterwafer aufgenommen wird, der Trägerbereich weist Vorsprünge (1) auf, mit denen der Halbleiterwafer tatsächlich in Kontakt kommt, und Vertiefungen (2), die eine schichtartige Oberfläche, die zwischen den Vorsprüngen ausgebildet ist, aufweisen.
  • In diesem Zusammensetzung ist festzuhalten, dass der ”tatsächliche Kontakt” des Halbleiterwafers den Halbleiterwafer betrifft, der einer thermischen oder mechanischen Verformung unterliegt, während er in Kontakt mit dem Trägerbereich steht.
  • In der Flächenaufsicht auf eine vorherbestimmte Fläche (genauer 200 μm × 300 μm) über dem Trägerbereich ist dieser so ausgestaltet, dass die Vertiefungen (2) 20–90% der Gesamtfläche des Trägerbereichs bedecken. In 1 beträgt der Wert beispielsweise 80%.
  • In dem speziellen Fall, dass die Vertiefungen (2) 20–70% der Gesamtfläche bedecken, kommt die Oberfläche des Halbleiterwafers üblicherweise nicht in Kontakt mit den Oberflächen (2a) der Vertiefungen, selbst wenn eine thermische oder mechanische Verformung auftritt, wodurch ein bevorzugtes Ergebnis erzielt wird.
  • Ferner werden die Vorsprünge (1) so geschliffen, dass sie eine flache obere Oberfläche (1a) ausbilden, d. h. die scharfen Kanten der Vorsprünge (1) (die SiC-Kristalle darstellen) werden abgeschliffen. Es ist festzuhalten, dass sich die obere Oberfläche über den in 3 gezeigten Bereich (L) erstreckt und nur der Bereich von (L) alleine bearbeitet wurde, wohingegen der Rest als Vertiefungen definiert ist.
  • Ferner weisen die oberen Oberflächen (1a) der Vorsprünge (1) eine Oberflächenrauhigkeit (Ra) von 0,05–1,3 μm auf.
  • Es ist festzuhalten, dass das Schleifen nicht fortgeführt wird bis die gesamte Oberfläche des Halbleiterwafer-Behandlungselements zu einer Spiegeloberfläche poliert ist, wie in 6 gezeigt, sondern der Schleifvorgang wird zu einem Zeitpunkt beendet, zu dem ein vorherbestimmter Anteil an Vertiefungen (2, 1), die mit einer Schicht bedeckt sind, zwischen den Vorsprüngen verblieben sind, wie später beschrieben. Mit anderen Worten weisen einige Bereiche in den Vertiefungen zwischen den Vorsprüngen (1) SiC-Kristalleinschnitte (2) auf, deren Oberflächen auf niedrigeren Niveaus liegen als die oberen Oberflächen (1a) der Vorsprünge (1). In diesem Zusammenhang ist festzuhalten, dass, obwohl die Grenzbereiche (1b), die die oberen Oberflächen (1a) der Vorsprünge (1) und die Oberflächen der Vertiefungen (2) verbinden, in 3 als scharfe Kanten gezeigt sind, diese Grenzbereiche (1b) in gekrümmter Form definiert sind.
  • Ferner werden nur die Oberflächen (2a) der Vertiefungen (2) einer Oberflächenrauhigkeitsmessung in einer Fläche, die sich horizontal über eine Länge von 300 μm erstreckt, zur Bestimmung der Oberflächenrauhigkeit von 3 μm oder mehr unterworfen.
  • Mit anderen Worten werden nur die scharfen Spitzen der SiC-Kristalle in dem Halbleiterwafer-Behandlungselement (A) wie in 5 gezeigt einer Schleifbehandlung in einer solchen Weise unterworfen, dass die oberen Oberflächen (1a), mit denen ein Halbleiterwafer tatsächlich in Kontakt kommt, abgeflacht werden, während die Oberflächen der Vertiefungen (2) verbleiben wie sie sind und mit einer Schicht bedeckt sind.
  • Diese Art des Schleifens stellt sicher, dass geringe äussere Kräfte auf die Siliciumcarbid(SiC)-Korngrenzen ausgeübt werden und, sofern vorhanden, diese geringer sind als im Stand der Technik. Als Ergebnis wurde es ermöglicht, die Erzeugung von winzigen Mikrorissen, die bisher in Siliciumcarbid(SiC)-Schichten auf dem Trägerbereich für Halbleiterwafer beobachtet wurden, zu unterdrücken, insbesondere im Querschnitt von Kristallkörnern (in den oberen Oberflächen (1a)), die während des Schleifens mechanischen Kräften von aussen ausgesetzt sind. Ferner werden auch Fehler verringert, die nicht durch visuelle Überprüfung ermittelt werden können.
  • Daher stellt die Unterdrückung von Fehlern, wie beispielsweise den genannten Mikrorissen, sicher, dass die Verschlechterung und Ablösung der Siliciumcarbid(SiC)-Schicht verhindert wird, wodurch ihr eine hervorragende Dauerhaftigkeit verliehen wird, selbst wenn das Halbleiterwafer-Behandlungselement (A) einer Trockenreinigung, wie beispielsweise dem Ausbacken mit Sauerstoff, oder einer Nassreinigung, wie beispielsweise einer Fluorwasserstoff(HF)-Reinigung unterworfen wird. Ferner stellt die Unterdrückung der Rissbildung die Verhinderung von Kohlenstoffmonoxidgas und, wenn aus einem kohlenstoffhaltigen Material hergestellt, Kohlenstoffhydridgas aus dem Substrat (B) sicher, wodurch die Kontaminierung von Halbleiterwafern verhindert wird.
  • Ferner liegt die Oberflächenrauhigkeit der oberen Oberflächen (1a) der Vorsprünge, mit denen der Halbleiterwafer tatsächlich in Kontakt kommt, wie oben festgestellt, im Bereich von 0,05–1,3 μm, wodurch eine angemessene Kohäsionskraft gegenüber dem Halbleiterwafer sichergestellt wird.
  • Mit anderen Worten können die oberen Oberflächen in einer solchen Weise extrem flach sein, dass der Halbleiterwafer dazu neigt, an der Siliciumcarbidschicht anzuhaften, wenn die Oberflächenrauhigkeit (Ra) der oberen Oberflächen (1a) der Vorsprünge (1) weniger als 0,05 μm beträgt. Andererseits wird bei einer Oberflächenrauhigkeit von mehr als 3 μm die obere Oberfläche (1a) der Vorsprünge (1) so auffällig, dass die Oberfläche der Halbleiterwafer zur mechanischen Beschädigung neigt. Daher ist es bevorzugt, dass die Oberflächenrauhigkeit (Ra) in einem Bereich von 0,05–1,3 μm liegt.
  • Es ist festzuhalten, dass die Oberflächenrauhigkeit, die durch Abrasion der Siliciumcarbidschicht erhalten wird, die Kohäsionskraft des Halbleiterwafers in einen geeigneten Bereich bringt, so dass die bislang durchgeführte Strahlbehandlung weggelassen werden kann.
  • Ferner ist es bevorzugt, dass die Fläche, die durch Vertiefungen (2) eingenommen wird, bei Draufsicht auf eine vorherbestimmte Fläche im Trägerbereich, im Bereich von 20–90% der Gesamtfläche des Elements liegt.
  • Dieser Bereich der Oberflächen (2a) der Vertiefungen (2) von 20% oder mehr bewirkt eine bemerkenswerte Dauerhaftigkeit in einer solchen Weise, dass die Lebensdauer von Halbleiterwaferelementen, insbesondere von Suszeptoren, die mit einer Siliciumcarbid(SiC)-Schicht auf der Oberfläche eines kohlenstoffhaltigen Substrats ausgestattet sind, um das 2-fache oder mehr erhöht wird.
  • Durch Einstellung der Fläche der Oberflächen der Vertiefungen auf 90% oder weniger kommt der Halbleiterwafer als Ergebnis der thermischen Verformung mit den Spitzen der Kristallteilchen in Kontakt, die als Teil davon in den Vertiefungen, die mit einer Schicht versehen sind und zu scharfen Vorsprüngen ausgebildet sind, wodurch das Risiko des Verrutschens des Halbleiterwafers verringert wird.
  • Ferner ist es erfindungsgemäss bevorzugt, dass die Oberflächenrauhigkeit (JIS B 0601-1994) der Oberflächen der Vertiefungen 3 μm oder mehr beträgt, wenn die Messlänge 300 μm beträgt.
  • Auf diese Weise stellt die Oberflächenrauhigkeit (Ra) von 3 μm oder mehr, gemessen über eine Länge von 300 μm oder mehr, beispielsweise 500 μm, über der Oberfläche der Siliciumcarbidschicht die Verringerung der Halbleiterwaferverformung sicher.
  • Eine Oberflächenrauhigkeit (Ra) von 3 μm oder weniger, gemessen über eine Länge von 300 μm, erlaubt eine grössere Strahlungswärmeübertragung aus dem Halbleiterwafer-Behandlungselement, wodurch die Unterseite des Wafers rascher erwärmt wird als dessen Oberseite, mit dem Ergebnis, dass sich der Halbleiterwafer verzieht. Eine Oberflächenrauhigkeit (Ra) von 6 μm oder mehr, gemessen über eine Länge von 300 μm, in den Vertiefungen ist weiter bevorzugt, da die beobachtete Verformung des Halbleiterwafers verringert wird.
  • Ferner sind die Grenzbereiche, die die obere Oberfläche (1a) der Vorsprünge (1) und die Oberfläche (2a) der Vertiefungen (2) verbinden, vorzugsweise gekrümmt. Durch diese Formgebung wird das Risiko des Verrutschens durch den Kontakt des Halbleiterwafers, der einer thermischen Verformung unterliegt, mit dem Grenzbereich (1b) minimiert.
  • Ferner wird dadurch, dass der Grenzbereich, der die obere Oberfläche (1a) der Vorsprünge (1) und die Oberfläche (2a) der Vertiefungen (2) verbindet, gekrümmt ist, die mechanische Beschädigung des Halbleiterwafers durch den Grenzbereich (1b) beschränkt. Es ist festzuhalten, dass ein gekrümmter Grenzbereich vorzugsweise mit grossen Kristallteilchen in der Siliciumcarbidschicht beim Schleifen der Siliciumcarbid(SiC)-Schicht bewirkt wird.
  • BEISPIELE
  • Die vorliegende Erfindung wird unter Bezugnahme auf Ausführungsformen weiter erläutert.
  • BEISPIEL 1
  • Auf einem isotopen kohlenstoffhaltigen Substrat, das in Form eines Suszeptors hergestellt wurde, der mit einer Mehrzahl von Trägerbereichen mit einem gekrümmten Oberflächenhohlgrund (surface hollow ground) ausgestattet war, wurde eine Siliciumcarbid(SiC)-Schicht chemisch abgeschieden. Diese Gasphasenabscheidung wird nach einem allgemein bekannten Verfahren durchgeführt, indem ein Rohmaterialgas als Siliciumquelle unter reduziertem Druck in einem Reaktor erwärmt wird.
  • Genauer wird ein zu behandelndes Substrat in der Reaktionszone in dem Reaktor plaziert, wobei ein verringerter Druck von 27–0,13 hPa (20–0,1 Torr) bei einer Temperatur von 1.600–1.800°C aufrecht erhalten wird, bevor Siliciummonoxidgas in den Reaktor eingeführt wurde, wodurch auf der Substratoberfläche eine Siliciumcarbid(SiC)-Schicht chemisch ausgebildet wurde. Es ist festzuhalten, dass die Kristallteilchen, die die Siliciumcarbidschicht bilden, Grössen im Bereich von 30–180 μm aufweisen.
  • Der Waferträgerbereich des Suszeptors wird mit einer Dämpfung zwischen der Schleifmaschine und dem Schleifstein versehen, der Schleifstein wird mittels einer Rotationsschleifmaschine, die aus Sektoren mit jeweils vorherbestimmter Fläche aufgebaut ist, zum Schleifen verwendet, wodurch ein Suszeptor erhalten wird, der eine Siliciumcarbid(SiC)-Schicht aufweist, die eine Oberflächenrauhigkeit (Ra) von 0,05 μm auf den oberen Oberflächen der Vorsprünge aufweist. Es ist festzuhalten, dass die Fläche des konvexen Bereichs, mit dem der Halbleiterwafer nicht tatsächlich in Kontakt kommt, so eingestellt ist, dass er 30% der Gesamtfläche bei Beobachtung in senkrechter Draufsicht auf einen vorherbestimmten Bereich oberhalb des Trägerbereichs beträgt. Ferner wurde festgestellt, dass die Oberflächenrauhigkeit der Oberflächen der Vertiefungen Ra = 10 μm bei einer Messlänge von 500 μm beträgt.
  • Dann wurden Halbleiterwafer auf dem Suszeptor, der in eine Epitaxialwachstumsvorrichtung zu inkorporieren war, plaziert, und 100 solcher Halbleiterwafer wurden behandelt, damit die Anzahl der in den Halbleiterwafern auftretenden Verrutschungen, die Anzahl der Halbleiterwafer, die an der Siliciumcarbidschicht anhaften, die Anzahl der Halbleiterschichten mit Defekten in ihren Unterseiten und die Anzahl der aufgrund von Verformungen zurückgewiesenen Produkte bestimmt wurde. Die Ergebnisse sind in Tabelle 1 angegeben.
  • Es ist festzuhalten, dass die Behandlungen in der Epitaxialwachstumsvorrichtung bei einer Behandlungstemperatur von 1.100°C unter einem Druck von 33 hPa (25 Torr) mit einem Gasfluss aus SiCl4/H2-Gas für 1 Stunde durchgeführt wurden.
  • Ferner wurde mit dem Suszeptor der ersten Ausführungsform ein Korrosionsbeständigkeitstest durchgeführt. Dieser Test wurde durchgeführt bei einer Temperatur von 1.400°C bei einem Druck von 13 hPa (10 Torr) mit einem Fluss eines HCl/H2-Gases für 1 Stunde. Die Ergebnisse sind in der Tabelle angegeben.
  • BEISPIEL 2
  • Der Waferträgerbereich eines Suszeptors, der in gleicher Weise wie in Beispiel 1 hergestellt wurde, wurde mittels einer Rotationsschleifmaschine geschliffen, wodurch ein Suszeptor erhalten wurde, der eine Siliciumcarbid(SiC)-Schicht aufwies, die eine Oberflächenrauhigkeit (Ra) von 0,38 μm auf den oberen Oberflächen (1a) der Vorsprünge aufwies. Es ist festzuhalten, dass das Verhältnis der Fläche zu den Vertiefungen 60% beträgt, während die Oberflächenrauhigkeit derjenigen aus Beispiel 1 entspricht.
  • Dann wurden die Messungen unter den gleichen Bedingungen wie in Beispiel 1 durchgeführt. Die Ergebnisse sind in Tabelle 1 angegeben.
  • BEISPIEL 3
  • Der Waferträgerbereich eines Suszeptors, der in gleicher Weise wie in Beispiel 1 hergestellt wurde, wurde mittels einer Rotationsschleifmaschine geschliffen, wodurch ein Suszeptor erhalten wurde, der eine Siliciumcarbid(SiC)-Schicht aufwies, die eine Oberflächenrauhigkeit (Ra) von 1,3 μm auf den oberen Oberflächen (1a) der Vorsprünge aufwies. Es ist festzuhalten, dass das Verhältnis der Fläche zu den Vertiefungen 60% beträgt, während die Oberflächenrauhigkeit derjenigen aus Beispiel 1 entspricht.
  • Dann wurden die Messungen unter den gleichen Bedingungen wie in Beispiel 1 durchgeführt. Die Ergebnisse sind in Tabelle 1 angegeben.
  • BEISPIEL 4
  • Ein Suszeptor mit einer Oberflächenrauhigkeit (Ra) von 0,39 μm auf den oberen Oberflächen (1a) der Vorsprünge (1) wurde wie in Beispiel 2 erhalten, mit dem Unterschied, dass Trichlorsilan als Siliciumquelle bei einer Temperatur von 1.100–1.250°C und unter einem reduzierten Druck von 67–40 hPa (50–30 Torr) bei der Ausbildung der SiC-Schicht verwendet wurde. Es ist festzuhalten, dass das Verhältnis der Fläche zu den Vertiefungen 60% beträgt, und die Oberflächenrauhigkeit (Ra) bei einer Messlängen von 500 μm beträgt 0,7 μm.
  • VERGLEICHSBEISPIEL 1
  • Der Waferträgerbereich eines Suszeptors, der nach einem wie in Beispiel 1 beschriebenen Verfahren hergestellt wurde, wurde mittels einer Rotationsschleifmaschine geschliffen, wodurch ein Suszeptor erhalten wurde, der eine Siliciumcarbidschicht und eine weitgehende Spiegeloberfläche auf den oberen Oberflächen (1a) der Vorsprünge (1) aufwies, wobei die Siliciumcarbidoberfläche eine Oberflächenrauhigkeit (Ra) von 0,01 μm besass. Dann wurden die Messungen unter im wesentlichen den gleichen Bedingungen wie in Beispiel 1 durchgeführt. Die Ergebnisse sind in Tabelle 1 angegeben. Es ist festzuhalten, dass das Verhältnis der Fläche der Vertiefungen 60% beträgt und dass die Oberflächenrauhigkeit der Vertiefungen die gleiche ist wie in Beispiel 1.
  • VERGLEICHSBEISPIEL 2
  • Der Waferträgerbereich eines Suszeptors, der nach einem wie in Beispiel 1 beschriebenen Verfahren hergestellt wurde, wurde mittels einer Rotationsschleifmaschine geschliffen, wodurch ein Suszeptor erhalten wurde, der eine Siliciumcarbidschicht aufwies und eine weitgehende Spiegeloberfläche auf den oberen Oberflächen (1a) der Vorsprünge (1) aufwies, wobei die Siliciumcarbidoberfläche eine Oberflächenrauhigkeit (Ra) von 1,8 μm besass. Dann wurden die Messungen unter im wesentlichen den gleichen Bedingungen wie in Beispiel 1 durchgeführt. Die Ergebnisse sind in Tabelle 1 angegeben. Es ist festzuhalten, dass das Verhältnis der Fläche der Vertiefungen 60% beträgt und dass die Oberflächenrauhigkeit der Vertiefungen die gleiche ist wie in Beispiel 1.
  • VERGLEICHSBEISPIEL 3
  • Der Waferträgerbereich, der nach einem Verfahren wie in Beispiel 1 beschrieben hergestellt wurde, wurde ohne Schleifbehandlung als Suszeptor verwendet und dann wurden die Messungen unter den gleichen Bedingungen wie im Beispiel durchgeführt. Die Ergebnisse sind in Tabelle 1 angegeben.
  • VERGLEICHSBEISPIEL 4
  • Der gesamte Waferträgerbereich, der nach einem wie in Beispiel 1 beschriebenen Verfahren hergestellt wurde, wurde unter Verwendung von Siliciumcarbid(SiC)-Teilchen einer Sandstrahlbehandlung unterworfen, wodurch ein Suszeptor erhalten wurde, bei dem die Vorderfläche des Trägerbereichs als Ergebnis der darauf ausgeübten äusseren Kraft eine Oberflächenrauhigkeit (Ra) von 0,6 μm aufwies. Die Ergebnisse sind in Tabelle 1 angegeben.
  • Figure DE000010329072B4_0002
  • Wie aus Tabelle 1 klar ersichtlich ist, ist die Anzahl der Fälle der Ausmusterung aufgrund von Verrutschen, Anhaften und Verformung der Halbleiterwafer in den Beispielen 1 bis 4 weniger hoch als in den Vergleichsbeispielen 1 bis 4, was zeigt, dass die Halbleiterwafer-Behandlungselemente eine exzellente geforderte Korrosionsbeständigkeit aufweisen.
  • Diejenigen mit einer Oberflächenrauhigkeit (Ra) von 3 μm oder mehr auf den Oberflächen der Vertiefungen in den Beispielen 1 bis 3 zeigen in den Beispielen eine besonders exzellente Korrosionsbeständigkeit.
  • Wie oben festgestellt, wird erfindungsgemäss ein Halbleiterwafer-Behandlungselement mit besonders exzellenter Korrosionsbeständigkeit bereitgestellt, da das Auftreten des Verrutschens von Halbleiterwafern unterdrückt wird, während eine angemessene enge Anhaftung des Halbleiterwafers erzielt wird.
  • Es ist festzuhalten, dass das erfindungsgemässe Halbleiterwafer-Behandlungselement für ein Element für eine Halbleiterbehandlungs-Einspannvorrichtung, wie beispielsweise eine Wafertafel oder einen Suszeptor, verwendet werden kann. Insbesondere das als Suszeptor verwendete Element kann vorzugsweise für einen MO-CVD-Suszeptor oder einen Argontempersuszeptor verwendet werden.

Claims (3)

  1. Halbleiterwafer-Behandlungselement (A) mit mindestens einer Oberfläche, die mit einer darauf ausgebildeten Siliciumcarbid(SiC)-Schicht (C) ausgestattet ist, wobei die Schicht (C) so ausgebildet ist, dass sie sowohl Vorsprünge (1), die durch Kristallkornteile gebildet werden, als auch Vertiefungen (2) hat, die zwischen den Vorsprüngen (1) gebildet werden, das einen Trägerbereich zum Tragen eines Halbleiterwafers umfasst, die oberen Oberflächen (1a) des Trägerbereichs sind aufgebaut aus geschliffenen Vorsprüngen (1) von den Kristallkörnern, mit denen der Halbleiterwafer in Kontakt kommt, und Vertiefungen (2), die zwischen den Vorsprüngen (1) ausgebildet und nicht geschliffen wurden, wobei die geschliffenen Vorsprünge (1) mit den oberen Oberflächen (1a) ausgestattet sind, die eine Oberflächenrauhigkeit (Ra) von 0,05–1,3 μm aufweisen, und die ungeschliffenen Vertiefungen (2) Oberflächen (2a) mit einer Oberflächenrauhigkeit (Ra) von 3 μm oder mehr, gemessen über eine Länge von 300 μm haben.
  2. Halbleiterwafer-Behandlungselement (A) gemäss Anspruch 1, worin die Fläche, die von den Vertiefungen (2) eingenommen wird, im Bereich von 20–90% der Gesamtfläche des Elements (A) liegt.
  3. Halbleiterwafer-Behandlungselement (A) gemäss Anspruch 1 oder 2, worin die oberen Oberflächen (1a) der Vorsprünge (1) und die Oberflächen (2a) der Vertiefungen (2) Grenzbereiche in gekrümmter Form aufweisen.
DE10329072.9A 2002-06-28 2003-06-27 Halbleiterwafer-Behandlungselement Expired - Fee Related DE10329072B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002191356 2002-06-28
JP2002/191356 2002-06-28

Publications (2)

Publication Number Publication Date
DE10329072A1 DE10329072A1 (de) 2004-01-29
DE10329072B4 true DE10329072B4 (de) 2016-06-02

Family

ID=29996920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10329072.9A Expired - Fee Related DE10329072B4 (de) 2002-06-28 2003-06-27 Halbleiterwafer-Behandlungselement

Country Status (2)

Country Link
US (1) US7255775B2 (de)
DE (1) DE10329072B4 (de)

Families Citing this family (290)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005045081B4 (de) * 2004-09-29 2011-07-07 Covalent Materials Corp. Suszeptor
EP1855312B1 (de) * 2005-02-22 2014-04-09 Hitachi Metals, Ltd. Prozess zur herstellung eines sic-einkristallsubstrats
EP1772901B1 (de) * 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Waferhalter und Verfahren zur Halbleiterverarbeitung
EP2080221B1 (de) * 2006-11-10 2011-06-15 Saint-Gobain Ceramics & Plastics, Inc. Suszeptor und verfahren zur herstellung einer led-vorrichtung mit diesem suszeptor
US20080156260A1 (en) * 2006-12-27 2008-07-03 Memc Electronic Materials, Inc. Wafer Support and Method of Making Wafer Support
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR20120101633A (ko) * 2009-10-14 2012-09-14 아사히 가라스 가부시키가이샤 반도체 제조용 지그 및 그의 제조 방법
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
WO2013065666A1 (ja) 2011-10-31 2013-05-10 京セラ株式会社 ガスノズル、これを用いたプラズマ装置およびガスノズルの製造方法
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US20150267295A1 (en) * 2014-03-19 2015-09-24 Asm Ip Holding B.V. Removable substrate tray and assembly and reactor including same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10053774B2 (en) 2015-06-12 2018-08-21 Asm Ip Holding B.V. Reactor system for sublimation of pre-clean byproducts and method thereof
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー.ブイ. バッチ炉で利用されるウェハカセットを収納するための収納装置
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Asm 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Asm Ip私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Asm Ip私人控股有限公司 水氣降低的晶圓處置腔室
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Asm Ip私人控股有限公司 用於形成含金屬材料之循環沉積製程
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
TWI844567B (zh) 2018-10-01 2024-06-11 荷蘭商Asm Ip私人控股有限公司 基材保持裝置、含有此裝置之系統及其使用之方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Asm 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Asm Ip私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Asm Ip私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Asm Ip私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Asm Ip私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Asm Ip私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Asm Ip私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Asm Ip私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Asm Ip私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Asm Ip私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
US20220076988A1 (en) * 2020-09-10 2022-03-10 Applied Materials, Inc. Back side design for flat silicon carbide susceptor
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Asm Ip私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Asm Ip私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5460684A (en) * 1992-12-04 1995-10-24 Tokyo Electron Limited Stage having electrostatic chuck and plasma processing apparatus using same
EP1191581A1 (de) * 1999-05-25 2002-03-27 Toto Ltd. Elektrostatischer halter und behandlungsvorrichtung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7704327B2 (en) * 2002-09-30 2010-04-27 Applied Materials, Inc. High temperature anneal with improved substrate support

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5460684A (en) * 1992-12-04 1995-10-24 Tokyo Electron Limited Stage having electrostatic chuck and plasma processing apparatus using same
EP1191581A1 (de) * 1999-05-25 2002-03-27 Toto Ltd. Elektrostatischer halter und behandlungsvorrichtung
US20040218340A1 (en) * 1999-05-25 2004-11-04 Toto, Ltd. Electrostatic chuck for an electrically insulative substrate, and a method of using same

Also Published As

Publication number Publication date
US7255775B2 (en) 2007-08-14
US20040089236A1 (en) 2004-05-13
DE10329072A1 (de) 2004-01-29

Similar Documents

Publication Publication Date Title
DE10329072B4 (de) Halbleiterwafer-Behandlungselement
DE102005045338B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE112011101625B4 (de) Epitaktische Siliciumcarbid-Wafer und Herstellungsverfahren für diese, Siliciumcarbid-Massensubstrat für epitaktisches Wachstum und Herstellungsverfahren für dieses
DE102005045339B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE112015001512T5 (de) Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung derselben
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE112014000276B4 (de) Verfahren zum Prozessieren von Halbleiterwafern
DE69716367T2 (de) Herstellung von Siliziumsubstraten
DE102009010556B4 (de) Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE112016002422B4 (de) Epitaxialwachstumsvorrichtung, Herstellungsverfahren für Epitaxialwafer und Hebestift für Epitaxialwachstumsvorrichtung
DE60105218T2 (de) Siliciumkarbid und Verfahren zu seiner Herstellung
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE112017006987B4 (de) Hebestift, Epitaxiewachstumsvorrichtung und Verfahren zur Herstellung von Siliziumepitaxiewafern unter Verwendung des Hebestiftes
DE112010003306B4 (de) Verfahren zur Herstellung eines epitaktischen Siliziumwafers
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE3942931C2 (de)
DE60223514T2 (de) Gasphasen-aufwachseinrichtung
DE102019202027B4 (de) Verfahren zum Herstellen eines SiC-Substrats
DE112015002906B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE69838889T2 (de) Substrat zur Verwendung mit Scheibenattraktionsgerät und dessen Herstellungsverfahren
DE112015004099T5 (de) Siliziumkarbid-Einkristallsubstrat und Verfahren zum Herstellen von selbigem
DE19704546A1 (de) Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE112012002597T5 (de) Verfahren zur Herstellung eines Siliciumcarbidsubstrats
DE112019005268B4 (de) Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: COVALENT MATERIALS CORP., TOKYO, JP

R081 Change of applicant/patentee

Owner name: COORSTEK KK, JP

Free format text: FORMER OWNER: COVALENT MATERIALS CORP., TOKYO, JP

R082 Change of representative

Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee