DE10215117A1 - Zum Durchführen von stabilen Daten-Lese- und Schreib-Vorgängen geeignete Dünnfilm-Magnetspeichervorrichtung - Google Patents

Zum Durchführen von stabilen Daten-Lese- und Schreib-Vorgängen geeignete Dünnfilm-Magnetspeichervorrichtung

Info

Publication number
DE10215117A1
DE10215117A1 DE10215117A DE10215117A DE10215117A1 DE 10215117 A1 DE10215117 A1 DE 10215117A1 DE 10215117 A DE10215117 A DE 10215117A DE 10215117 A DE10215117 A DE 10215117A DE 10215117 A1 DE10215117 A1 DE 10215117A1
Authority
DE
Germany
Prior art keywords
data
memory cell
memory
magnetic
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10215117A
Other languages
English (en)
Inventor
Hideto Hidaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10215117A1 publication Critical patent/DE10215117A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Abstract

Ein Tunnelmagnetwiderstandselement (TMR), das eine Magnetspeicherzelle bildet, weist eine festgelegte magnetische Schicht (102) mit einem festgelegten Magnetfeld einer festgelegten Richtung, eine freie magnetische Schicht (103), die durch ein angelegtes Magnetfeld magnetisiert ist, und eine Tunnelbarriere, die aus einem zwischen der festgelegten und der freien magnetischen Schicht (102, 103) in einer Tunnelübergangsregion (115) vorgesehenen Isolatorfilm besteht, auf. In der freien magnetischen Schicht (103) wird eine einer Vorzugsachsenregion (110) entsprechende Region mit Eigenschaften, die für eine Speicherzelle wünschenswert sind, als die Tunnelübergangsregion (115) verwendet. Eine Region einer schwer zu magnetisierenden Achse (112, 114) mit Eigenschaften, die für eine Speicherzelle nicht wünschenswert sind, wird nicht als ein Abschnitt des Tunnelmagnetwiderstandselements (TMR) verwendet.

Description

Die vorliegende Erfindung bezieht sich allgemein eine magneti­ sche Dünnfilm-Magnetspeichervorrichtung. Spezieller bezieht sich die vorliegende Erfindung auf einen Direktzugriffsspei­ cher (RAM), der Speicherzellen mit einem magnetischen Tunne­ lübergang (MTJ) aufweist.
Als eine zur nichtflüchtigen Datenspeicherung bei geringem Leistungsverbrauch fähige Speichervorrichtung hat eine MPAN(magnetische Direktzugriffsspeicher)-Vorrichtung die Auf­ merksamkeit auf sich gezogen. Die MRAN-Vorrichtung ist eine zur nichtflüchtigen Datenspeicherung fähige Speichervorrich­ tung, welche eine Mehrzahl von Dünnfilm-Magnetelementen ver­ wendet, die in einer integrierten Halbleiterschältung ausge­ bildet sind und bei der ebenfalls ein Direktzugriff auf jedes Dünnfilm-Magnetelement möglich ist.
Speziell zeigt eine jüngste Bekanntgabe, daß die Leistungsfä­ higkeit der MRAM-Vorrichtung durch die Verwendung von Dünn­ film-Magnetelementen mit einem magnetischen Tunnelübergang (MTJ) als Speicherzellen erheblich verbessert wird. Die MRAM- Vorrichtung, die Speicherzellen mit einem magnetischen Tunne­ lübergang aufweist, wird in technischen Schriften, wie zum Beispiel "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", ISSCC Digest of Technical Papers, TA7.2, Feb. 2000, und "Non­ volatile RAM based on Magnetic Tunnel Junction Elements", ISSCC Digest of Technical Papers, TA7.3, Feb. 2000, offenbart.
Fig. 66 ist ein schematisches Diagramm, das die Struktur einer Speicherzelle mit einem magnetischen Tunnelübergang (auf die hier im Folgenden auch einfach als "MTJ-Speicherzelle" Bezug genommen wird) zeigt.
Bezugnehmend auf Fig. 66 weist die MTJ-Speicherzelle ein Tun­ nel-Magnetwiderstandselement TMR, dessen elektrischer Wider­ standswert entsprechend dem Pegel der Speicherdaten variiert, und einen Zugriffstransistor ATR auf. Der Zugriffstransistor ATR ist aus einem Feldeffekttransistor gebildet und ist zwi­ schen das Tunnel-Magnetwiderstandselement TMR und eine Erd­ spannung Vss geschaltet.
Für die MTJ-Speicherzelle sind eine Schreib-Wortleitung WWL zum Anweisen des Daten-Schreibvorgangs, eine Lese-Wortleitung RWL zum Anweisen des Daten-Lesevorgangs und eine Bitleitung BL, die als eine Datenleitung zum Übertragen eines elektri­ schen Signals dient, das dem Pegel der Speicherdaten bei den Daten-Lese- und Schreib-Vorgängen entspricht, vorgesehen.
Fig. 67 ist ein Konzeptdiagramm, das den Daten-Lese-Vorgang an der MTJ-Speicherzelle darstellt.
Bezugnehmend auf Fig. 67 weist das Tunnel-Magnetwiderstand­ selement TMR eine magnetische Schicht FL mit einem festgeleg­ ten magnetischen Feld einer festgelegten Richtung (auf die hier im Folgenden ebenfalls als "festgelegte magnetische Schicht FL" Bezug genommen wird) und eine magnetische Schicht VL mit einem freien magnetischen Feld (auf die hier im Folgen­ den auch als "freie magnetische Schicht VL" Bezug genommen wird) auf. Eine aus einem Isolatorfilm gebildete Tunnelbar­ riere TB ist zwischen der festgelegten magnetischen Schicht FL und der freien magnetischen Schicht VL vorgesehen. Entspre­ chend dem Pegel der Speicherdaten wurde in einer nichtflüchti­ gen Weise ein magnetisches Feld der gleichen Richtung wie je­ ner der festgelegten magnetischen Schicht FL oder ein magneti­ sches Feld einer Richtung, die unterschiedlich zu jener der festgelegten magnetischen Schicht FL ist, in die freie magne­ tische Schicht VL geschrieben.
Bei dem Daten-Lese-Vorgang wird der Zugriffstransistor ATR in Reaktion auf die Aktivierung der Lese-Wortleitung RWL AN ge­ schaltet. Daraus resultierend fließt durch einen durch die Bitleitung BL, das Tunnel-Magnetwiderstandselement TMR, den Zugriffstransistor ATR und die Erdspannung Vss gebildeten Strompfad ein Lesestrom Is. Der Lesestrom Is wird von einer nicht gezeigten Steuerschaltung als ein konstanter Strom zuge­ führt.
Der elektrische Widerstandswert des magnetischen Tunnelwider­ standselements TMR variiert entsprechend der relativen Bezie­ hung zwischen der Magnetfeldrichtung der festgelegten magneti­ schen Schicht FL und der freien magnetischen Schicht VL. Spe­ zieller weist, wenn die festgelegte magnetische Schicht FL und die freie magnetische Schicht VL die gleiche Magnetfeldrich­ tung aufweisen, das Tunnel-Magnetwiderstandselement TMR einen kleineren elektrischen Widerstandswert auf, als verglichen zu dem Fall, in dem beide magnetische Schichten unterschiedliche Magnetfeldrichtungen aufweisen. Der elektrische Widerstands­ wert des magnetischen Tunnelwiderstandselements, der den Spei­ cherdaten "1" und "0" entspricht, wird hier durch Rh bzw. Rl dargestellt (wobei Rh < Rl gilt).
Somit variiert der elektrische Widerstandswert des magneti­ schen Tunnelwiderstandselements TMR entsprechend einem extern angelegten Magnetfeld. Folglich kann basierend auf den Varia­ tionseigenschaften des elektrischen Widerstandswert des magne­ tischen Tunnelwiderstandselements TMR eine Datenspeicherung durchgeführt werden.
Eine durch den Lesestrom Is an dem magnetischen Tunnelwider­ standselement TMR hervorgerufene Spannungsänderung variiert in Abhängigkeit von der in der freien magnetischen Schicht VL ge­ speicherten Magnetfeldrichtung. Mit der auf eine hohe Spannung vorgeladenen Bitleitung BL kann deshalb durch den Beginn der Zufuhr des Lesestroms Is der Pegel der Speicherdaten in der MTJ-Speicherzelle gelesen werden, indem auf der Bitleitung BL eine Veränderung in dem Spannungspegel überwacht wird.
Fig. 68 ist ein Konzeptdiagramm, das den Daten-Schreib-Vorgang an der MTJ-Speicherzelle veranschaulicht.
Bezugnehmend auf Fig. 68 wird bei dem Daten-Schreib-Vorgang die Lese-Wortleitung RWL deaktiviert, so daß der Zugriffstran­ sistor ATR AUS geschaltet wird. In diesem Zustand wird der Schreib-Wortleitung WWL und der Bitleitung BL ein Daten- Schreib-Strom zum Schreiben eines magnetischen Feldes in die freie magnetische Schicht VL zugeführt. Die Magnetfeldrichtung der freien magnetischen Schicht VL wird durch die Kombination der entsprechenden Richtungen der durch die Schreib- Wortleitung WWL und die Bitleitung BL fließenden Daten- Schreib-Ströme festgelegt.
Fig. 69 ist ein Konzeptdiagramm, das die Beziehung zwischen der Richtung des Daten-Schreib-Stroms und der Richtung des Ma­ gnetfeldes bei dem Daten-Schreib-Vorgang veranschaulicht.
Bezugnehmend auf Fig. 69 kennzeichnet ein Magnetfeld Hx auf der Abszisse die Richtung eines durch den durch die Bitleitung BL fließenden Daten-Schreib-Strom hervorgerufenen Magnetfeldes H(BL). Ein Magnetfeld Hy auf der Ordinate kennzeichnet die Richtung eines durch den durch die Schreib-Wortleitung WWL fließenden Daten-Schreib-Strom hervorgerufenen Magnetfeldes H(WWL).
Die in der freien magnetischen Schicht VL gespeicherte Magnet­ feldrichtung wird nur aktualisiert, wenn die Summe der Magnet­ felder H(BL) und H(WWL) den Bereich außerhalb der in der Figur gezeigten Asteroiden-Kennlinie erreicht. Mit anderen Worten, die in der freien magnetischen Schicht VL gespeicherte Magnet­ feldrichtung wird nicht aktualisiert, wenn ein dem Bereich in­ nerhalb der Asteroiden-Kennlinie entsprechendes Magnetfeld an­ gelegt wird.
Um die Speicherdaten des magnetischen Tunnelwiderstandsele­ ments TMR durch den Daten-Schreib-Vorgang zu aktualisieren, muß folglich sowohl der Schreib-Wortleitung WWL als auch der Bitleitung BL ein Strom zugeführt werden. Wenn die Magnet­ feldrichtung, d. h. die Speicherdaten, einmal in dem magneti­ schen Tunnelwiderstandselement TMR gespeichert ist, wird sie darin in einez nichtflüchtigen Weise aufrechterhalten, bis ein anderer Daten-Schreib-Vorgang durchgeführt wird.
Bei dem Daten-Lese-Vorgang fließt durch die Bitleitung BL der Lesestrom Is. Der Lesestrom Is wird jedoch im Allgemeinen auf einen Wert gesetzt, der ungefähr ein oder zwei Größenordnungen ist kleiner als der Daten-Schreib-Strom. Deshalb ist es weni­ ger wahrscheinlich, daß die Speicherdaten in der MTJ- Speicherzelle während des Daten-Lese-Vorgangs in fehlerhafter Weise durch den Lesestrom Is überschrieben werden.
Die Magnetisierungseigenschaften der magnetischen Schichten jeder MTJ-Speicherzelle beeinflussen die Speicherzell- Eigenschaften erheblich. Insbesondere wenn aufgrund von Endef­ fekten der magnetischen Elemente oder dergleichen eine Ände­ rung in der Magnetfeldrichtung für die Datenspeicherung mit geringerer Wahrscheinlichkeit in dem magnetischen Tunnelwider­ standselement TMR auftritt, ist das für den Daten-Schreib- Vorgang erforderliche Magnetfeld erhöht. Dies verursacht auf­ grund des erhöhten Daten-Schreib-Stroms eine Erhöhung des Lei­ stungsverbrauchs und des magnetischen Rauschens. Darüber hin­ aus ist in Abhängigkeit von dem Pegel der Speicherdaten eine Variation im elektrischen Widerstandswert verringert, wodurch eine Verringerung des Signalspielraums bei dem Daten-Lese- Vorgang verursacht wird.
Bei der das Tunnel-Magnetwiderstandselement verwendenden MRAM- Vorrichtung ist aufgrund der Struktur die Verringerung der Speicherzellengröße schwierig. Insbesondere ist die Verwirkli­ chung der gefalteten Bitleitungs-Struktur, die wirkungsvoll für die Verbesserung eines Signalspielraums bei dem Daten- Lese-Vorgang ist und im Allgemeinen bei einem dynamischen Di­ rektzugriffsspeicher (DRAM) oder dergleichen angewendet wird, schwierig.
Darüber hinaus sind bei der gefalteten Bitleitungs-Struktur ein Bitleitungspaar bildende komplementäre Bitleitungen mit einer zu lesenden Speicherzelle bzw. einer Lese- Referenzspannung verbunden. Durch Verstärken der Spannungsdif­ ferenz zwischen den komplementären Bitleitungen wird der Da­ ten-Lese-Vorgang mit einem großen Signalspielraum durchge­ führt. Folglich muß die Lese-Referenzspannung mit Rücksicht auf die elektrischen Widerstandswerte Rh und Rl des magneti­ schen Tunnelwiderstandselements gewählt werden. Es ist jedoch schwierig, auf genaue Weise die Lese-Referenzspannung zu wäh­ len, wenn eine Herstellungsvariation zugelassen wird.
Es ist eine Aufgabe der vorliegenden Erfindung, eine magneti­ sche Dünnfilm-Speichervorrichtung bereitzustellen, die Spei­ cherzellen aufweist, welche ein Tunnel- Magnetwiderstandselement mit einheitlichen Magnetisierungsei­ genschaften verwenden. Weiterhin soll eine magnetische Dünn­ film-Speichervorrichtung bereitgestellt werden, die in der La­ ge ist, bei dem Daten-Lese-Vorgang einen großen Signalspiel­ raum sicherzustellen, während eine Herstellungsvariation zuge­ lassen wird. Außerdem soll eine magnetische Dünnfilm- Speichervorrichtung mit einer für eine verbesserte Integration geeigneten Speicherzellanordnung, vor allem einer für eine ge­ faltete Bitleitungs-Struktur geeigneten Speicherzellanordnung, bereitgestellt werden.
Die Aufgabe wird gelöst durch eine magnetische Dünnfilm- Speichervorrichtung gemäß den Ansprüchen 1, 2, 5 bis 11, 13, 14 und 18.
Zusammenfassend weist gemäß der vorliegenden Erfindung eine auf einem Halbleitersubstrat gebildete magnetische Dünnfilm- Speichervorrichtung eine Mehrzahl von Speicherzellen zum Spei­ chern von Daten auf. Jede Speicherzelle weist ein Zugriffsele­ ment, das zum Bilden eines Pfades eines Daten-Lese-Stroms lei­ tend gemacht wird und einen magnetischen Speicherabschnitt, der in Reihe mit dem Zugriffselement geschaltet ist und einen elektrischen Widerstand aufweist, der entsprechend den Spei­ cherdaten variiert, auf. Die magnetische Dünnfilm- Speichervorrichtung weist weiterhin eine erste magnetische Schicht, die auf dem Halbleitersubstrat gebildet ist und eine festgelegte Magnetisierungsrichtung aufweist, eine zweite ma­ gnetische Schicht, die auf dem Halbleitersubstrat gebildet ist und entsprechend eines extern angelegten Magnetfeldes in einer Richtung magnetisiert ist, und einen zwischen der ersten und der zweiten magnetischen Schicht gebildeten isolierenden Film auf. Der Magnetspeicherabschnitt ist unter Verwendung einer vorgeschriebenen Teilregion in einer planaren Richtung der zweiten magnetischen Schicht gebildet.
Folglich ist ein Hauptvorteil der vorliegenden Erfindung, daß der magnetische Speicherabschnitt in jeder Speicherzelle der­ gestalt gebildet werden kann, daß er gleichförmige Magnetisie­ rungseigenschaften aufweist. Dies stellt einen Signalspielraum bei dem Daten-Lese-Vorgang sicher und verringert auch einen für den Daten-Schreib-Vorgang benötigten Daten-Schreib-Strom, was die Herabsetzung des Stromverbrauchs und des magnetischen Rauschens gestattet.
Gemäß eines weiteren Aspekts der Erfindung weist eine magneti­ sche Dünnfilm-Speichervorrichtung eine Mehrzahl von Speicher­ zellen, eine Dummy-Speicherzelle, eine erste Datenleitung, ei­ ne zweite Datenleitung und eine Daten-Lese-Schaltung auf. Ein elektrischer Widerstandswert jeder Speicherzelle variiert ent­ sprechend einem Pegel der Speicherdaten. Die Dummy- Speicherzelle erzeugt eine Lese-Referenzspannung. Die Dummy- Speicherzelle weist eine Mehrzahl von Zelleinheiten auf, von denen jede die gleiche Struktur wie jene der Speicherzelle aufweist. Die Mehrzahl von Zelleinheiten hält Speicherdaten unterschiedlicher Pegel zumindest auf einer Eins-zu-Eins- Basis. Bei dem Daten-Lese-Vorgang ist die erste Datenleitung mit einer aus der Mehrzahl von Speicherzellen ausgewählten Speicherzelle verbunden. Die zweite Datenleitung ist mit der Dummy-Speicherzelle verbunden. Die Daten-Lese-Schaltung erfaßt einen Spannungsunterschied zwischen den ersten und zweiten Da­ tenleitungen.
Folglich kann die Lese-Referenzspannung basierend auf den in den Zelleinheiten mit der gleichen Struktur wie jener der Speicherzelle gespeicherten Daten erzeugt werden. Daraus re­ sultierend kann der Daten-Lese-Vorgang mit einem großen Si­ gnalspielraum durchgeführt werden, indem die Lese- Referenzspannung auf einen geeigneten Pegel gesetzt wird, wäh­ rend eine Herstellungsvariation zugelassen wird.
Gemäß eines weiteren Aspekts der Erfindung weist eine magneti­ sche Dünnfilm-Speichervorrichtung eine Mehrzahl von Speicher­ zellen, eine Mehrzahl von Lese-Wortleitungen, eine Mehrzahl von Schreib-Wortleitungen und eine Mehrzahl von Bitleitungen auf. Die Mehrzahl von Speicherzellen ist in Zeilen und Spalten angeordnet. Die Mehrzahl von Lese-Wortleitungen ist entspre­ chend den Speicherzellenzeilen zum Durchführen einer Zeilen­ auswahl bei dem Daten-Lese-Vorgang vorgesehen. Die Mehrzahl von Schreib-Wortleitungen ist entsprechend den Speicherzell­ zeilen zum Durchführen einer Zeilenauswahl bei dem Daten- Schreib-Vorgang vorgesehen. Die Mehrzahl von Bitleitungen ist entsprechend den Speicherzellenspalten zum Durchleiten eines Daten-Schreib-Stroms und eines Daten-Lese-Stroms bei den Da­ ten-Schreib- bzw. Lese-Vorgängen vorgesehen. Jede der Mehrzahl von Speicherzellen weist einen magnetischen Speicherabschnitt mit einem elektrischen Widerstand, der entsprechend den Spei­ cherdaten variiert, und einen Zugriffstransistor, der mit dem magnetischen Speicherabschnitt in Reihe zwischen eine entspre­ chende Bitleitung und eine erste Spannung geschaltet ist, auf. Der Zugriffstransistor weist ein mit einer entsprechenden Le­ se-Wortleitung verbundenes Gate, einen ersten Kontakt zum Ver­ binden einer Sourceregion mit der ersten Spannung und einen in der Spaltenrichtung an den ersten Kontakt angrenzenden zweiten Kontakt zum Verbinden einer Drain-Region mit dem magnetischen Speicherabschnitt auf. In einer gleichen Weise sind in jeder Speicherzellenzeile die ersten und zweiten Kontakte sich wie­ derholend angeordnet. Die Speicherzellen sind mit dem Raster­ maß 1/2 gegenüber angrenzenden Speicherzellenspalten verscho­ ben. Die Schreib-Wortleitungen sind jeweils in einer über den Bitleitungen angeordneten Schicht gebildet.
Somit sind die jeder Lese-Wortleitung entsprechenden Speicher­ zellen mit jeder anderen Bitleitung verbunden. Aus diesem Grunde kann die für den auf der gefalteten Bitleitungsstruktur basierenden Daten-Lese-Vorgang geeignete Speicherzell- Anordnung ohne Vergrößerung der Zellengröße verwirklicht wer­ den. Darüber hinaus kann, verglichen zu dem Fall, bei dem die Speicherzellen nicht verschoben sind, der Abstand zwischen den magnetischen Speicherabschnitten vergrößert werden. Dies un­ terdrückt die Magnetfeldinterferenz zwischen den Speicherzel­ len, wodurch ein Betriebsspielraum sichergestellt werden kann. Das Speicherzellen-Rastermaß in der Zeilenrichtung kann auf einfache Weise sichergestellt werden, was eine verbesserte In­ tegration des Speicherfeldes erlaubt.
Gemäß eines weiteren Aspekts der Erfindung weist eine magneti­ sche Dünnfilm-Speichervorrichtung eine Mehrzahl von Speicher­ zellen, eine Mehrzahl von Lese-Wortleitungen, eine Mehrzahl von Schreib-Wortleitungen und eine Mehrzahl von Bitleitungen auf. Die Mehrzahl von Speicherzellen ist in Zeilen und Spalten angeordnet. Die Mehrzahl von Lese-Wortleitungen ist entspre­ chend den Speicherzellenzeilen zum Durchführen einer Zeilen­ auswahl bei dem Daten-Lese-Vorgang vorgesehen. Die Mehrzahl von Schreib-Wortleitungen ist entsprechend den Speicherzellen­ zeilen zum Durchführen einer Zeilenauswahl bei dem Daten- Schreib-Vorgang vorgesehen. Die Mehrzahl von Bitleitungen ist entsprechend den Speicherzellenspalten zum Durchleiten eines Daten-Schreib-Stroms und eines Daten-Lese-Stroms bei den Da­ ten-Schreib- bzw. Lese-Vorgängen vorgesehen. Jede der Mehrzahl von Speicherzellen weist einen magnetischen Speicherabschnitt mit einem elektrischen Widerstand, der entsprechend den Spei­ cherdaten variiert, und einen Zugriffstransistor, der mit dem magnetischen Speicherabschnitt in Reihe zwischen eine entspre­ chende Bitleitung und eine erste Spannung geschaltet ist, auf. Der Zugriffstransistor weist ein mit einer entsprechenden Le­ se-Wortleitung verbundenes Gate, einen ersten Kontakt zum Ver­ binden einer Source-Region mit der ersten Spannung und einen in der Spaltenrichtung an den ersten Kontakt angrenzenden zweiten Kontakt zum Verbinden einer Drain-Region mit dem ma­ gnetischen Speicherabschnitt auf. Die ersten und zweiten Kon­ takte weisen gegenüber benachbarten Speicherzellenzeilen ver­ tauschte Positionen auf. Die Speicherzellen sind um ein vorge­ schriebenes Rastermaß gegenüber benachbarten Speicherzellen­ spalten verschoben. Die Schreib-Wortleitungen sind jeweils in einer über den Bitleitungen angeordneten Schicht gebildet.
Somit kann, verglichen mit dem Fall, bei dem die Speicherzelle nicht verschoben sind, der Abstand zwischen den magnetischen Speicherabschnitten vergrößert werden. Dies unterdrückt die Magnetfeldinterferenz zwischen den Speicherzellen, wodurch ein Betriebsspielraum sichergestellt werden kann. Das Speicherzel­ len-Rastermaß in der Zeilenrichtung kann auf einfache Weise sichergestellt werden, was eine verbesserte Integration des Speicherfeldes erlaubt.
Gemäß eines weiteren Aspektes der Erfindung weist eine magne­ tische Dünnfilm-Speichervorrichtung eine Mehrzahl von Spei­ cherzellen, eine Mehrzahl von Lese-Wortleitungen, eine Mehr­ zahl von Schreib-Wortleitungen und eine Mehrzahl von Bitlei­ tungen auf. Die Mehrzahl von Speicherzellen ist in Zeilen und Spalten angeordnet. Die Mehrzahl von Lese-Wortleitungen ist entsprechend den Speicherzellenzeilen zum Durchführen einer Zeilenauswahl bei dem Daten-Lese-Vorgang vorgesehen. Die Mehr­ zahl von Schreib-Wort-Leitungen ist entsprechend den Speicher­ zellenzeilen zum Durchführen einer Zeilenauswahl bei dem Da­ ten-Schreib-Vorgang vorgesehen. Die Mehrzahl von Bitleitungen ist entsprechend den Speicherzellenspalten zum Durchleiten ei­ nes Daten-Schreib-Stroms und eines Daten-Lese-Stroms bei den Daten-Schreib- bzw. Lese-Vorgängen vorgesehen. Jede der Mehr­ zahl von Speicherzellen weist einen magnetischen Speicherab­ schnitt mit einem elektrischen Widerstand, der entsprechend den Speicherdaten variiert, und einen Zugriffstransistor, der mit dem magnetischen Speicherabschnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung geschaltet ist, auf. Der Zugriffstransistor weist ein mit einer entspre­ chenden Lese-Wortleitung verbundenes Gate, einen ersten Kon­ takt zum Verbinden einer Source-Region mit der ersten Spannung und einen in der Spaltenrichtung an den ersten Kontakt angren­ zenden zweiten Kontakt zum Verbinden einer Drain-Region mit dem magnetischen Speicherabschnitt auf. In jeder Speicherzel­ lenzeile sind die ersten und zweiten Kontakte in einer glei­ chen Weise sich wiederholend angeordnet. Die ersten und zwei­ ten Kontakte weisen gegenüber benachbarten Speicherzellenspal­ ten vertauschte Positionen auf. Die Schreib-Wortleitungen sind jeweils in einer über den Bitleitungen angeordneten Schicht gebildet.
Somit kann der Abstand zwischen den magnetischen Speicherab­ schnitten vergrößert werden. Dies unterdrückt die Magnetfel­ dinterferenz zwischen den Speicherzellen, wodurch ein Be­ triebsspielraum sichergestellt werden kann. Das Speicherzel­ len-Rastermaß in der Zeilenrichtung kann auf einfache Weise sichergestellt werden, was eine verbesserte Integration er­ laubt.
Gemäß noch eines weiteren Aspekts der Erfindung weist eine ma­ gnetische Dünnfilm-Speichervorrichtung eine Mehrzahl von Spei­ cherzellen, eine Mehrzahl von Lese-Wortleitungen, eine Mehr­ zahl von Schreib-Wortleitungen und eine Mehrzahl von Bitlei­ tungen auf. Die Mehrzahl von Speicherzellen ist in Zeilen und Spalten angeordnet. Die Mehrzahl von Lese-Wortleitungen, ist entsprechend den Speicherzellenzeilen zum Durchführen einer Zeilenauswahl bei dem Daten-Lese-Vorgang vorgesehen. Die Mehr­ zahl von Schreib-Wortleitungen ist entsprechend den Speicher­ zellenzeilen zum Durchführen einer Zeilenauswahl bei dem Da­ ten-Schreib-Vorgang vorgesehen. Die Mehrzahl von Bitleitungen ist entsprechend den Speicherzellenspalten zum Durchleiten ei­ nes Daten-Schreib-Stroms und eines Daten-Lese-Stroms bei den Daten-Schreib- bzw. Lese-Vorgängen vorgesehen. Jede der Mehr­ zahl von Speicherzellen weist einen magnetischen Speicherab­ schnitt mit einem elektrischen Widerstand, der entsprechend den Speicherdaten variiert, und einen Zugriffstransistor, der mit dem magnetischen Speicherabschnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung geschaltet ist, auf. Der Zugriffstransistor weist ein mit einer entspre­ chenden Lese-Wortleitung verbundenes Gate, einen ersten Kon­ takt zum Verbinden einer Source-Region mit der ersten Spannung und einen in der Spaltenrichtung an den ersten Kontakt angren­ zenden zweiten Kontakt zum Verbinden einer Drain-Region mit dem magnetischen Speicherabschnitt auf. In jeder Speicherzel­ lenzeile sind die ersten und zweiten Kontakte in einer glei­ chen Weise sich wiederholend angeordnet. In benachbarten Spei­ cherzellenspalten sind die ersten und zweiten Kontakte in ih­ rer Position vertauscht. In benachbarten Speicherzellenspalten sind die Speicherzellen um das Rastermaß 1/2 verschoben.
Somit sind die jeder Lese-Wortleitung entsprechenden Speicher­ zellen mit jeder anderen Bitleitung verbunden. Deshalb kann die für den auf der gefalteten Bitleitungs-Struktur basieren­ den Daten-Lese-Vorgang geeignete Speicherzellenanordnung ohne Vergrößerung der Zellengröße verwirklicht werden.
Gemäß noch eines weiteren Aspekts der Erfindung weist eine ma­ gnetische Dünnfilm-Speichervorrichtung eine Mehrzahl von Spei­ cherzellen, eine Mehrzahl von Lese-Wortleitungen, eine Mehr­ zahl von Schreib-Wortleitungen und eine Mehrzahl von Bitlei­ tungen auf. Die Mehrzahl von Speicherzellen ist in Zeilen und Spalten angeordnet. Die Mehrzahl von Lese-Wortleitungen ist entsprechend den Speicherzellenzeilen zum Durchführen einer Zeilenauswahl bei dem Daten-Lese-Vorgang vorgesehen. Die Mehr­ zahl von Schreib-Wortleitungen ist entsprechend den Speicher­ zellenzeilen zum Durchführen einer Zeilenauswahl bei dem Da­ ten-Schreib-Vorgang vorgesehen. Die Mehrzahl von Bitleitungen ist entsprechend den Speicherzellenspalten zum Durchleiten ei­ nes Daten-Schreib-Stroms und eines Daten-Lese-Stroms bei den Daten-Schreib- bzw. Lese-Vorgängen vorgesehen. Jede der Mehr­ zahl von Speicherzellen weist einen magnetischen Speicherab­ schnitt mit einem elektrischen Widerstand, der entsprechend den Speicherdaten variiert, und einen Zugriffstransistor, der mit dem magnetischen Speicherabschnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung geschaltet ist, auf. Der Zugriffstransistor weist ein mit einer entspre­ chenden Lese-Wortleitung verbundenes Gate, einen ersten Kon­ takt zum Verbinden einer Source-Region mit der ersten Spannung und einen in der Spaltenrichtung an den ersten Kontakt angren­ zenden zweiten Kontakt zum Verbinden einer Drain-Region mit dem magnetischen Speicherabschnitt auf. Die ersten und zweiten Kontakte weisen in aneinandergrenzenden Speicherzellenzeilen vertauschte Positionen auf. Die ersten und zweiten Kontakte weisen in aneinandergrenzenden Speicherzellenspalten ver­ tauschte Positionen auf. Die Schreib-Wortleitungen sind je­ weils in einer oberhalb der Bitleitungen angeordneten Schicht gebildet.
Somit kann die für den auf der gefalteten Bitleitungs-Struktur basierenden Daten-Schreib-Vorgang geeignete Speicherzellenan­ ordnung ohne Vergrößerung der Zellengröße verwirklicht werden. Darüber hinaus kann das Speicherzellen-Rastermaß in der Zei­ lenrichtung auf einfache Weise sichergestellt werden, was eine verbesserte Integration des Speicherfeldes erlaubt.
Gemäß noch eines weiteren Aspekts der Erfindung weist eine ma­ gnetische Dünnfilm-Speichervorrichtung eine Mehrzahl von Spei­ cherzellen, eine Mehrzahl von Lese-Wortleitungen, eine Mehr­ zahl von Schreib-Wortleitungen und eine Mehrzahl von Bitlei­ tungen auf. Die Mehrzahl von Speicherzellen ist in Zeilen und Spalten angeordnet. Die Mehrzahl von Lese-Wortleitungen ist entsprechend den Speicherzellenzeilen zum Durchführen einer Zeilenauswahl bei dem Daten-Lese-Vorgang vorgesehen. Die Mehr­ zahl von Schreib-Wortleitungen ist entsprechend den Speicher­ zellenzeilen zum Durchführen einer Zeilenauswahl bei dem Da­ ten-Schreib-Vorgang vorgesehen. Die Mehrzahl von Bitleitungen ist entsprechend den Speicherzellenspalten zum Durchleiten ei­ nes Daten-Schreib-Stroms und eines Daten-Lese-Stroms bei den Daten-Schreib- bzw. Lese-Vorgängen vorgesehen. Jede der Mehr­ zahl von Speicherzellen weist einen magnetischen Speicherab­ schnitt mit einem elektrischen Widerstand, der entsprechend den Speicherdaten variiert, und einen Zugriffstransistor, der mit dem magnetischen Speicherabschnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung geschaltet ist, auf. Der Zugriffstransistor weist ein mit einer entspre­ chenden Lese-Wortleitung verbundenes Gate, einen ersten Kon­ takt zum Verbinden einer Source-Region mit der ersten Spannung und einen in der Spaltenrichtung an den ersten Kontakt angren­ zenden zweiten Kontakt zum Verbinden einer Drain-Region mit dem magnetischen Speicherabschnitt auf. Die ersten und zweiten Kontakte sind in benachbarten Speicherzellenzeilen in ihrer Position vertauscht. Die ersten und zweiten Kontakte sind in benachbarten Speicherzellenspalten in ihrer Position ver­ tauscht. Die Speicherzellen sind in benachbarten Speicherzel­ lenspalten um das Rastermaß 1/4 verschoben. Die Schreib- Wortleitungen sind jeweils in einer oberhalb der Bitleitungen angeordneten Schicht gebildet.
Somit sind die jeder Lese-Wortleitung entsprechenden Speicher­ zellen mit jeder anderen Bitleitung verbunden. Deshalb kann die für den auf der gefalteten Bitleitungs-Struktur basieren­ den Daten-Lese-Vorgang geeignete Speicherzellenanordnung ohne Vergrößerung der Zellengröße verwirklicht werden.
Gemäß noch eines weiteren Aspektes der Erfindung weist eine magnetische Dünnfilm-Speichervorrichtung eine Mehrzahl von Speicherzellen, eine Mehrzahl von Lese-Wortleitungen, eine Mehrzahl von Schreib-Wortleitungen und eine Mehrzahl von Bit­ leitungen auf. Die Mehrzahl von Speicherzellen ist in Zeilen und Spalten angeordnet. Die Mehrzahl von Lese-Wortleitungen ist entsprechend den Speicherzellenzeilen zum Durchführen ei­ ner Zeilenauswahl bei dem Daten-Lese-Vorgang vorgesehen. Die Mehrzahl von Schreib-Wortleitungen ist entsprechend den Spei­ cherzellenzeilen zum Durchführen einer Zeilenauswahl bei dem Daten-Schreib-Vorgang vorgesehen. Die Mehrzahl von Bitleitun­ gen ist entsprechend den Speicherzellenspalten zum Durchleiten eines Daten-Schreib-Stroms und eines Daten-Lese-Stroms bei den Daten-Schreib- bzw. Lese-Vorgängen vorgesehen. Jede der Mehr­ zahl von Speicherzellen weist einen magnetischen Speicherab­ schnitt mit einem elektrischen Widerstand, der entsprechend den Speicherdaten variiert, und einen Zugriffstransistor, der mit dem magnetischen Speicherabschnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung geschaltet ist, auf. Der Zugriffstransistor weist ein mit einer entspre­ chenden Lese-Wortleitung verbundenes Gate, einen ersten Kon­ takt zum Verbinden einer Source-Region mit der ersten Spannung und einen in der Spaltenrichtung an den ersten Kontakt angren­ zenden zweiten Kontakt zum Verbinden einer Drain-Region mit dem magnetischen Speicherabschnitt auf. Den ersten Kontakt teilen sich entsprechende zwei Speicherzellen, die in der Spaltenrichtung benachbart zueinander angeordnet sind und eine einzige Anordnungseinheit bilden. Die Schreib-Wortleitungen sind jeweils in einer oberhalb der Bitleitungen angeordneten Schicht gebildet.
Somit können die Speicherzellen mit einer verringerten Anzahl von Kontakten der Zugriffstransistoren angeordnet werden.
Gemäß noch eines weiteren Aspektes der vorliegenden Erfindung weist eine magnetische Dünnfilm-Speichervorrichtung eine Mehr­ zahl von Speicherzellen zum Halten der Speicherdaten auf. Jede der Speicherzellen weist ein Zugriffs-Gate, das bei dem Daten- Lese-Vorgang selektiv AN geschaltet wird, und einen mit dem Zugriffs-Gate in Reihe geschalteten magnetischen Speicherab­ schnitt auf und hat in Abhängigkeit von den Speicherdaten ent­ weder einen ersten oder einen zweiten elektrischen Widerstand. Der magnetische Speicherabschnitt weist eine erste magnetische Schicht mit einer festgelegten Magnetisierungsrichtung, eine zweite magnetische Schicht, die abhängig von den zu schreiben­ den Speicherdaten entweder in einer gleichen Richtung oder in einer entgegengesetzten Richtung zu jener der ersten magneti­ schen Schicht magnetisiert ist, und einen ersten isolierenden Film, der zwischen der ersten und der zweiten magnetischen Schicht ausgebildet ist, auf. Die magnetische Dünnfilm- Speichervorrichtung enthält weiterhin: eine Datenleitung, die bei dem Daten-Lese-Vorgang über ein AN geschaltetes Zugriffs- Gate der ausgewählten Speicherzelle elektrisch mit dem magne­ tischen Speicherabschnitt einer ausgewählten Speicherzelle verbunden ist, wobei die ausgewählte Speicherzelle eine für den Daten-Lese-Vorgang aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle ist; eine Referenz-Datenleitung zum Übertragen einer Lese-Referenzspannung zum Vergleich mit einer Spannung auf der Datenleitung bei dem Daten-Lese-Vorgang; und eine Mehrzahl von Dummy-Speicherzellen zum Erzeugen der Lese- Referenzspannung, wobei jede der Dummy-Speicherzellen für jede festgelegte Menge von Speicherzellen vorgesehen ist. Jede der Dummy-Speicherzellen weist einen Dummy-Magnetspeicherabschnitt und ein Dummy-Zugriffs-Gate, das bei dem Daten-Lese-Vorgang zum elektrischen Verbinden des Dummy-Magnetspeicherabschnitts mit der Referenz-Datenleitung selektiv AN geschaltet wird, auf. Der Dummy-Magnetspeicherabschnitt weist eine dritte ma­ gnetische Schicht, die in einer festgelegten Richtung magneti­ siert ist, eine vierte mägnetische Schicht, die in einer Rich­ tung magnetisiert ist, die die Magnetisierungsrichtung der dritten magnetischen Schicht kreuzt, und einen zwischen der dritten und der vierten magnetischen Schicht gebildeten zwei­ ten isolierenden Film auf.
Eine derartige magnetische Dünnfilm-Speichervorrichtung ist in der Lage, einen elektrischen Widerstand des Dummy- Magnetspeicherabschnitts mit der gleichen Struktur wie jener des magnetischen Speicherabschnitts in der Speicherzelle auf einen Zwischenwert zwischen zwei elektrischen Widerständen der Speicherzelle, von denen jeder den Speicherdaten entspricht, zu setzen. Dies gestattet die Herstellung einer Dummy- Speicherzelle zum Erzeugen einer Lese-Referenzspannung ohne das Herstellungsverfahren zu verkomplizieren.
Gemäß noch eines weiteren Aspekts der vorliegenden Erfindung weist eine magnetische Dünnfilm-Speichervorrichtung eine Mehr­ zahl von Speicherzellen zum Halten von Speicherdaten auf. Jede der Speicherzellen weist ein Zugriffs-Gate, das bei dem Daten- Lese-Vorgang selektiv AN geschaltet wird und einen in Reihe mit dem Zugriffs-Gate geschalteten magnetischen Speicherab­ schnitt auf und hat in Abhängigkeit von den Speicherdaten ent­ weder einen ersten elektrischen Widerstand oder einen zweiten elektrischen Widerstand, der höher ist als der erste elektri­ sche Widerstand. Der magnetische Speicherabschnitt weist eine erste magnetische Schicht mit einer festgelegten Magnetisie­ rungsrichtung, eine zweite magnetische Schicht, die in Abhän­ gigkeit von den zu schreibenden Speicherdaten in einer glei­ chen Richtung oder in einer entgegengesetzten Richtung wie je­ ner, in der die erste magnetische Schicht magnetisiert ist, und einen zwischen der ersten und der zweiten magnetischen Schicht gebildeten ersten isolierenden Film auf. Die Dünnfilm- Magnetspeichervorrichtung beinhaltet weiterhin: eine Datenlei­ tung, die bei dem Daten-Lese-Vorgang über ein AN geschaltetes Zugriffs-Gate einer ausgewählten Speicherzelle elektrisch mit dem Magnetspeicherabschnitt der ausgewählten Speicherzelle verbunden ist, wobei die ausgewählte Speicherzelle eine für den Daten-Lese-Vorgang aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle ist; eine Referenz-Datenleitung zum Übertragen einer Lese-Referenzspannung zum Vergleich mit einer Spannung auf der Datenleitung bei dem Daten-Lese-Vorgang; und eine Mehrzahl von Dummy-Speicherzellen zum Erzeugen der Lese- Referenzspannung, wobei jede der Dummy-Speicherzellen für jede festgelegte Menge von Speicherzellen vorgesehen ist. Jede der Dummy-Speicherzellen beinhaltet ein Dummy-Zugriffs-Gate, das bei dem Daten-Lese-Vorgang selektiv AN geschaltet wird, und eine Mehrzahl von Dummy-Magnetspeicherabschnitten, die in Re­ aktion auf das AN-Schalten des Dummy-Zugriffs-Gates elektrisch mit der Referenz-Datenleitung verbunden werden. Jeder der Dum­ my-Magnetspeicherabschnitte weist eine dritte magnetische Schicht, die in einer festgelegten Richtung magnetisiert ist, eine vierte magnetische Schicht, die entweder in einer glei­ chen Richtung oder in einer entgegengesetzten Richtung zu der dritten magnetischen Schicht magnetisiert ist sowie einen zwi­ schen der dritten und vierten magnetischen Schicht gebildeten zweiten isolierenden Film auf. Jeder der Dummy- Magnetspeicherabschnitte ist zumindest mit einem des Restes in Reihe geschaltet.
Eine derartige Dünnfilm-Magnetspeichervorrichtung ist in der Lage, durch eine Dummy-Speicherzelle, die einen Dummy- Magnetspeicherabschnitt mit der gleichen Struktur wie jener des Magnetspeicherabschnitts der Speicherzelle, der auf die gleiche Weise magnetisiert ist wie dieser, aufweist, eine Le­ se-Referenzspannung zu erzeugen. Dies ermöglicht die Herstel­ lung der Dummy-Speicherzelle, ohne das Herstellungsverfahren zu verkomplizieren. Darüber hinaus kann an eine Tunnelbarriere (zweiter isolierender Film) in jeder Dummy-Speicherzelle eine verringerte Spannung angelegt werden, was eine verbesserte Zu­ verlässigkeit der Dummy-Speicherzelle, die oft ausgewählt wird, gewährleistet.
Gemäß eines weiteren Aspekts der vorliegenden Erfindung weist eine Dünnfilm-Magnetspeichervorrichtung eine Mehrzahl von Ma­ gnetspeicherzellen zum Halten von Speicherdaten, die durch ein angelegtes magnetisches Feld geschrieben wurden, und eine Dum­ my-Speicherzelle zum Erzeugen einer Lese-Referenzspannung in dem Daten-Lese-Vorgang auf. Jede der Magnetspeicherzellen und die Dummy-Speicherzelle weisen einen Magnetspeicherabschnitt mit entweder einem ersten elektrischen Widerstandswert oder einem zweiten elektrischen Widerstandswert, der in Abhängig­ keit von einem Pegel der Speicherdaten höher ist als der erste elektrische Widerstandswert, und ein Zugriffs-Gate, das mit dem Magnetspeicherabschnitt in Reihe geschaltet ist und selek­ tiv AN geschaltet ist, auf. Die Dünnfilm- Magnetspeichervorrichtung weist weiterhin eine erste Datenlei­ tung, die elektrisch mit einer aus der Mehrzahl von Magnet­ speicherzellen bei dem Daten-Lese-Vorgang ausgewählten Magnet­ speicherzelle verbunden ist, so daß ein Daten-Lese-Strom der ersten Datenleitung zugeführt wird, eine zweite Datenleitung, die bei dem Daten-Lese-Vorgang elektrisch mit der Dummy- Speicherzelle verbunden ist, so daß ein Daten-Lese-Strom, der gleich jenem der ersten Datenleitung ist, der zweiten Daten­ leitung zugeführt wird, eine Daten-Lese-Schaltung zum Erzeugen von Lesedaten basierend auf entsprechenden Spannungen auf der ersten und der zweiten Datenleitung und eine Widerstands- Addierschaltung zum Addieren eines dritten elektrischen Wider­ stands in Reihe mit der ersten Datenleitung, wobei der dritte elektrische Widerstand kleiner ist als eine Differenz zwischen dem ersten und dem zweiten elektrischen Widerstandswert, auf. Der Magnetspeicherabschnitt in der Dummy-Speicherzelle spei­ chert einen Datenpegel, der dem zweiten elektrischen Wider­ standswert entspricht.
Eine derartige Dünnfilm-Magnetspeichervorrichtung ermöglicht die gleiche Struktur für die Speicherzelle und die Dummy- Speicherzelle, was einen Datenlesespielraum bei einer Variati­ on in der Herstellung sicherstellt.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Be­ schreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
Fig. 1 ein schematisches Blockdiagramm der Gesamt­ struktur einer MRAM-Vorrichtung 1 gemäß ei­ ner Ausführungsform der vorliegenden Erfin­ dung,
Fig. 2 ein Konzeptdiagramm der Struktur eines Spei­ cherfeldes von Fig. 1,
Fig. 3 eine Querschnittsansicht eines Tunnel- Magnetwiderstandselements von Fig. 2,
Fig. 4 ein Konzeptdiagramm der Magnetisierungsrich­ tung in einer freien magnetischen Schicht von Fig. 3,
Fig. 5 ein Konzeptdiagramm, das Magnetisierungsei­ genschaften in einer Vorzugsachsenregion zeigt,
Fig. 6 ein Konzeptdiagramm, das Magnetisierungsei­ genschaften in einer Region einer schwer einzustellenden Magnetisierungsachsenrich­ tung zeigt,
Fig. 7 ein Konzeptdiagramm, das ein erstes Struk­ turbeispiel eines magnetischen Tunnelwider­ standselements gemäß einer ersten Ausfüh­ rungsform der vorliegenden Erfindung zeigt,
Fig. 8 eine Querschnittsansicht des magnetischen Tunnelwiderstandselements von Fig. 7,
Fig. 9 ein Konzeptdiagramm eines zweiten Struktur­ beispiels des magnetischen Tunnelwiderstand­ selements gemäß der ersten Ausführungsform,
Fig. 10 ein Konzeptdiagramm eines dritten Struktur­ beispiels des magnetischen Tunnelwiderstand­ selements gemäß der ersten Ausführungsform,
Fig. 11 ein Konzeptdiagramm der Anordnung der magne­ tischen Tunnelwiderstandselemente gemäß ei­ ner ersten Abwandlung der ersten Ausfüh­ rungsform,
Fig. 12 ein Konzeptdiagramm der Anordnung von magne­ tischen Tunnelwiderstandselementen gemäß ei­ ner zweiten Abwandlung der ersten Ausfüh­ rungsform,
Fig. 13 ein Konzeptdiagramm der Anordnung von magne­ tischen Tunnelwiderstandselementen gemäß ei­ ner dritten Abwandlung der ersten Ausfüh­ rungsform,
Fig. 14 einen Schaltplan eines ersten Strukturbei­ spiels einer MTJ-Speicherzelle, die eine Diode als Zugriffselement verwendet,
Fig. 15 einen Schaltplan eines zweiten Strukturbei­ spiels der MTJ-Speicherzelle, die eine Diode als Zugriffselement verwendet,
Fig. 16 ein Strukturdiagramm eines ersten Struktur­ beispiels einer MTJ-Speicherzelle auf einem Halbleitersubstrat,
Fig. 17 ein Strukturdiagramm eines zweiten Struktur­ beispiels der MTJ-Speicherzelle auf dem Halbleitersubstrat,
Fig. 18 ein Strukturdiagramm eines dritten Struktur­ beispiels der MTJ-Speicherzelle auf dem Halbleitersubstrat,
Fig. 19 ein Konzeptdiagramm eines ersten Anordnungs­ beispiels von MTJ-Speicherzellen gemäß einer zweiten Ausführungsform der vorliegenden Er­ findung,
Fig. 20 ein Konzeptdiagramm eines zweiten Anord­ nungsbeispiels von MTJ-Speicherzellen gemäß der zweiten Ausführungsform,
Fig. 21 ein Konzeptdiagramm eines dritten Anord­ nungsbeispiels von MTJ-Speicherzellen gemäß der zweiten Ausführungsform,
Fig. 22 ein Konzeptdiagramm eines vierten Anord­ nungsbeispiels von MTJ-Speicherzellen gemäß der zweiten Ausführungsform,
Fig. 23 ein Konzeptdiagramm eines fünften Anord­ nungsbeispieles von MTJ-Speicherzellen gemäß der zweiten Ausführungsform,
Fig. 24 ein Konzeptdiagramm eines ersten Anordnungs­ beispiels von MTJ-Speicherzellen gemäß einer ersten Abwandlung der zweiten Ausführungs­ form,
Fig. 25 ein Konzeptdiagramm eines zweiten Anord­ nungsbeispiels von MTJ-Speicherzellen gemäß der ersten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 26 ein Konzeptdiagramm eines dritten Anord­ nungsbeispieles von MTJ-Speicherzellen gemäß der ersten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 27 ein Konzeptdiagramm eines ersten Anordnungs­ beispieles von MTJ-Speicherzellen gemäß ei­ ner zweiten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 28 ein Konzeptdiagramm eines zweiten Anord­ nungsbeispieles von MTJ-Speicherzellen gemäß der zweiten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 29 ein Konzeptdiagramm eines dritten Anord­ nungsbeispieles von MTJ-Speicherzellen gemäß der zweiten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 30 ein Konzeptdiagramm eines vierten Anord­ nungsbeispieles von MTJ-Speicherzellen gemäß der zweiten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 31 ein Konzeptdiagramm eines fünften Anord­ nungsbeispieles von MTJ-Speicherzellen gemäß der zweiten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 32 ein Konzeptdiagramm eines ersten Anordnungs­ beispieles von MTJ-Speicherzellen gemäß ei­ ner dritten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 33 ein Konzeptdiagramm eines zweiten Anord­ nungsbeispieles von MTJ-Speicherzellen gemäß der dritten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 34 ein Konzeptdiagramm eines dritten Anord­ nungsbeispieles von MTJ-Speicherzellen gemäß der dritten Abwandlung der zweiten Ausfüh­ rungsform,
Fig. 35 ein Konzeptdiagramm, das den auf der gefal­ teten Bitleitungsstruktur basierenden Daten- Lese-Vorgang in einer Dünnfilm- Magnetspeichervorrichtung der vorliegenden Erfindung veranschaulicht,
Fig. 36 einen Schaltplan eines ersten Strukturbei­ spieles einer Dummy-Speicherzelle gemäß ei­ ner dritten Ausführungsform der vorliegenden Erfindung,
Fig. 37 einen Schaltplan eines zweiten Strukturbei­ spieles der Dummy-Speicherzelle gemäß der dritten Ausführungsform,
Fig. 38 ein Blockdiagramm der Struktur eines dem Da­ ten-Lese-Vorgang in einem Speicherfeld und seiner peripheren Schaltungsanordnung ent­ sprechend zugeordneten Abschnitts gemäß ei­ ner ersten Abwandlung der dritten Ausfüh­ rungsform,
Fig. 39 ein Konzeptdiagramm, das den Daten-Schreib- Vorgang an einer in Fig. 38 gezeigten paral­ lelen Dummyzelle veranschaulicht,
Fig. 40 ein Blockdiagramm der Struktur eines dem Da­ ten-Lese-Vorgang in einem Speicherfeld und seiner peripheren Schaltungsanordnung ent­ sprechend zugeordneten Abschnitts gemäß ei­ ner zweiten Abwandlung der dritten Ausfüh­ rungsform,
Fig. 41 ein Blockdiagramm der Struktur eines dem Da­ ten-Lese-Vorgang in einem Speicherfeld und seiner peripheren Schaltungsanordnung ent­ sprechend zugeordneten Abschnitts gemäß ei­ ner dritten Abwandlung der dritten Ausfüh­ rungsform,
Fig. 42 ein Konzeptdiagramm, das den Daten-Schreib- Vorgang an einer in Fig. 41 gezeigten in Reihe geschalteten Dummyzelle zeigt,
Fig. 43 ein Blockdiagramm, das die Struktur eines dem Daten-Lese-Vorgang in einem Speicherfeld und seiner peripheren Schaltungsanordnung entsprechend zugeordneten Abschnitts gemäß einer vierten Abwandlung der dritten Ausfüh­ rungsform zeigt,
Fig. 44 ein Blockdiagramm, das die Struktur eines dem Daten-Lese-Vorgang in einem Speicherfeld und seiner peripheren Schaltungsanordnung entsprechend zugeordneten Abschnitt gemäß einer fünften Abwandlung der dritten Ausfüh­ rungsform zeigt,
Fig. 45 ein Konzeptdiagramm, das den Daten-Schreib- Vorgang bei einer in Fig. 44 gezeigten pa­ rallelen Dummyzelle veranschaulicht,
Fig. 46 ein Blockdiagramm, das die Struktur eines den Daten-Lese-Vorgang in einem Speicherfeld und seiner peripheren Schaltungsanordnung entsprechend zugeordneten Abschnitt gemäß einer sechsten Abwandlung der dritten Aus­ führungsform zeigt,
Fig. 47 ein Konzeptdiagramm, das den Daten-Schreib- Vorgang bei einer in Fig. 46 gezeigten in Reihe geschalteten Dummyzelle veranschau­ licht,
Fig. 48 ein Blockdiagramm, das die Struktur eines dem Daten-Lese-Vorgang in einem Speicherfeld und seiner peripheren Schaltungsanordnung entsprechend zugeordneten Abschnitt gemäß einer siebten Abwandlung der dritten Ausfüh­ rungsform zeigt,
Fig. 49 ein Konzeptdiagramm, das den Daten-Schreib- Vorgang bei einer in Fig. 48 gezeigten pa­ rallelen Dummyzelle veranschaulicht,
Fig. 50A u. 50B Konzeptdiagramme, die ein erstes Struktur­ beispiel einer Dummy-Speicherzelle gemäß ei­ ner vierten Ausführungsform der vorliegenden Erfindung veranschaulichen,
Fig. 51 ein Strukturdiagramm der Struktur einer Dum­ my-Speicherzelle eines zweiten Strukturbei­ spiels gemäß der vierten Ausführungsform,
Fig. 52 ein Konzeptdiagramm eines dritten Struktur­ beispiels der Dummy-Speicherzelle gemäß der vierten Ausführungsform,
Fig. 53 ein Konzeptdiagramm der Struktur eines Tun­ nelmagnetwiderstandselements in Fig. 52,
Fig. 54 ein Konzeptdiagramm eines vierten Struktur­ beispiels der Dummy-Speicherzelle gemäß der vierten Ausführungsform,
Fig. 55 ein schematisches Diagramm der Struktur ei­ ner Dummy-Speicherzelle gemäß einer ersten Abwandlung der vierten Ausführungsform,
Fig. 56 einen Schaltplan einer der Dummy- Speicherzelle in Fig. 55 äquivalenten Schal­ tung,
Fig. 57 ein schematisches Diagramm der Struktur ei­ ner Dummy-Speicherzelle gemäß einer zweiten Abwandlung der vierten Ausführungsform,
Fig. 58 ein Zeitablaufdiagramm, das den Betrieb der Dummy-Speicherzelle gemäß der zweiten Ab­ wandlung der vierten Ausführungsform veran­ schaulicht,
Fig. 59 ein Konzeptdiagramm der Struktur einer Dum­ my-Speicherzelle gemäß einer dritten Abwand­ lung der vierten Ausführungsform,
Fig. 60 ein Zeitablaufdiagramm, das den Betrieb der Dummy-Speicherzelle gemäß der dritten Ab­ wandlung der vierten Ausführungsform veran­ schaulicht,
Fig. 61 ein Konzeptdiagramm der Struktur einer Dum­ my-Speicherzelle gemäß einer vierten Abwand­ lung der vierten Ausführungsform,
Fig. 62 ein Konzeptdiagramm, das den Daten-Schreib- Vorgang bei einem magnetischen Tunnelwider­ standselement in Fig. 61 veranschaulicht,
Fig. 63 ein Konzeptdiagramm, das die Struktur einer Dummy-Speicherzelle gemäß einer fünften Ab­ wandlung der vierten Ausführungsform veran­ schaulicht,
Fig. 64 ein Konzeptdiagramm, das den Daten-Schreib- Vorgang bei der Dummy-Speicherzelle in Fig. 63 veranschaulicht,
Fig. 65 ein Diagramm eines anderen Strukturbeispiels eines Widerstandselements in Fig. 63,
Fig. 66 ein schematisches Diagramm der Struktur ei­ ner Speicherzelle mit einem magnetischen Tunnelübergang,
Fig. 67 ein Konzeptdiagramm, das den Daten-Lese- Vorgang von der MTJ-Speicherzelle veran­ schaulicht,
Fig. 68 ein Konzeptdiagramm, das den Daten-Schreib- Vorgang zu der MTJ-Speicherzelle veranschau­ licht,
Fig. 69 ein Konzeptdiagramm, das die Beziehung zwi­ schen der Richtung eines Daten-Schreib- Stroms und der Richtung eines Magnetfeldes bei dem Daten-Schreib-Vorgang veranschau­ licht.
Hier im Folgenden werden unter Bezugnahme auf die beigefügten Zeichnungen Ausführungsformen der vorliegenden Erfindung im Detail beschrieben. Es ist zu beachten, daß in den Figuren die gleichen Bezugsziffern und -zeichen die gleichen oder entspre­ chende Abschnitte bezeichnen.
Erste Ausführungsform
Bezugnehmend auf Fig. 1 führt eine MRAM-Vorrichtung 1 gemäß einer Ausführungsform der vorliegenden Erfindung in Reaktion auf ein externes Steuersignal CMD und ein Adreßsignal ADD ei­ nen Direktzugriff durch, wodurch Schreibdaten DIN eingegeben und Lesedaten DOUT ausgegeben werden.
Die MRAM-Vorrichtung 1 weist eine Steuerschaltung 5 zum Steu­ ern des Gesamtbetriebs der MRAM-Vorrichtung 1 in Reaktion auf das Steuersignal CMD und ein Speicherfeld 10 mit einer Mehr­ zahl von MTJ-Speicherzellen, die in Zeilen und Spalten ange­ ordnet sind, auf.
Bezugnehmend auf Fig. 2 weist das Speicherfeld 10 eine Mehr­ zahl von MTJ-Speicherzellen MC auf, die in n Zeilen und m Spalten angeordnet sind (wobei n, m natürliche Zahlen sind). Hier im Folgenden wird auf die MTJ-Speicherzellen auch einfach als "Speicherzellen" Bezug genommen. Jede Speicherzelle MC weist die gleiche Struktur wie jene von Fig. 66 auf und bein­ haltet ein Tunnel-Magnetwiderstandselement TMR und einen Zu­ griffstransistor ATR. Durch Anordnen der Speicherzellen in Zeilen und Spalten auf einem Halbleitersubstrat kann eine hochintegrierte MRAM-Vorrichtung realisiert werden.
Für jede Speicherzelle MC sind eine Bitleitung BL, eine Schreib-Wortleitung WWL und eine Lese-Wortleitung RWL vorgese­ hen. Eine Mehrzahl von Schreib-Wortleitungen WWL und eine Mehrzahl von Lese-Wortleitungen RWL sind entsprechend den Speicherzellenzeilen vorgesehen und eine Mehrzahl von Bitlei­ tungen BL ist entsprechend den Speicherzellenspalten vorgese­ hen. Folglich sind für die n × m Speicherzellen n Schreib- Wortleitungen WWL1 bis WWLn, n Lese-Wortleitungen RWL1 bis RWLn und m Bitleitungen BL1 bis BLm vorgesehen.
Wieder bezugnehmend auf Fig. 1 weist die MRAM-Vorrichtung 1 weiterhin einen Zeilendekodierer 20 zum Durchführen einer Zei­ lenauswahl in dem Speicherfeld 10 gemäß einer durch das Adreß­ signal ADD bezeichneten Zeilenadresse RA, einen Spaltendeko­ dierer 25 zum Durchführen einer Spaltenauswahl in dem Spei­ cherfeld 10 gemäß einer durch das Adreßsignal ADD bezeichneten Spaltenadresse CA, einen Wortleitungstreiber 30 zum selektiven Aktivieren der Lese-Wortleitung RWL und der Schreib- Wortleitung WWL basierend auf dem Ergebnis der Zeilenauswahl durch den Zeilendekodierer 20, eine Wortleitungs­ Stromsteuerschaltung 40 zum Anlegen eines Daten-Schreibstroms an die Schreib-Wortleitung WWL in dem Daten-Schreib-Vorgang und Lese/Schreib-Steuerschaltungen 50, 60 zum Anlegen eines Daten-Schreib-Stroms ±Iw und eines Lesestroms Is in dem Daten- Lese- und Schreib-Vorgängen, auf.
Bezugnehmend auf Fig. 3 weist das Tunnel- Magnetwiderstandselement TMR eine antiferromagnetische Schicht 101, eine Teilregion einer auf der antiferromagnetischen Schicht 101 gebildeten festgelegten magnetischen Schicht 102 mit einem festgelegten Magnetfeld einer festgelegten Richtung, eine freie magnetische Schicht 103, die durch ein angelegtes Magnetfeld magnetisiert wird, eine Tunnelbarriere 104, d. h. einen zwischen der festgelegten magnetischen Schicht 102 und der freien magnetischen Schicht 103 gebildeten Isolatorfilm, und eine Kontaktelektrode 105 auf.
Die antiferromagnetische Schicht 101, die festgelegte magneti­ sche Schicht 102 und die freie magnetische Schicht 103 sind aus einem geeigneten magnetischen Material, wie zum Beispiel FeMn oder NiFe, gebildet. Die Tunnelbarriere 104 ist aus Al2O3 oder dergleichen gebildet.
Das Tunnel-Magnetwiderstandselement TMR ist über ein nach Be­ darf vorgesehenes Barrierenmetall 106 elektrisch mit einer oberen Verdrahtung verbunden. Das Barrierenmetall 106 dient als ein Puffermaterial zum elektrischen Verbinden mit einer Metallverdrahtung. Die Kontaktelektrode 105 ist elektrisch mit einer unteren Verdrahtung (nicht gezeigt) verbunden. Bei­ spielsweise entspricht die obere Verdrahtung einer Bitleitung BL und die untere Verdrahtung einer Metallverdrahtung, die mit dem Zugriffstransistor ATR verbunden ist.
Somit kann das Tunnel-Magnetwiderstandselement TMR, das einen magnetischen Tunnelübergang aufweist, elektrisch mit den obe­ ren und unteren Verdrahtungen verbunden werden.
Fig. 4 ist ein Konzeptdiagramm, das die Magnetisierungsrich­ tung in der freien magnetischen Schicht des magnetischen Tun­ nelwiderstandselements zeigt. Fig. 4 zeigt beispielhaft eine Draufsicht auf die freie magnetische Schicht 103 in dem Fall, in dem das Tunnel-Magnetwiderstandselement TMR eine rechtecki­ ge Gestalt aufweist.
Bezugnehmend auf Fig. 4 weist die rechteckige freie magneti­ sche Schicht 103 eine Vorzugsachse (EA) in der Längsrichtung (der horizontalen Richtung in Fig. 4) und eine schwer zu ma­ gnetisierende Achse (HA) in der Richtung ihrer Breite (die vertikale Richtung in Fig. 4) auf. Folglich wird in Reaktion auf ein in der Vorzugsachenrichtung angelegtes externes Ma­ gnetfeld die Magnetisierungsrichtung in einer über der Mitte angeordneten Vorzugsachsenregion 110 auf einfache Weise umge­ kehrt. In den Regionen der schwer zu magnetisierenden Achse 112 und 114 die an beiden Enden angeordnet sind, wird die Ma­ gnetisierungsrichtung nicht auf einfache Weise umgekehrt, so­ gar wenn ein externes magnetisches Feld in der Vorzugsachsen­ richtung angelegt wird.
Die Fig. 5 und 6 zeigen Hysteresekurven, die die Magneti­ sierungseigenschaften der Vorzugsachsenregionen bzw. der Re­ gionen der schwer zu magnetisierenden Achse veranschaulichen.
Bezugnehmend auf Fig. 5 wird in Reaktion auf das Anlegen eines Magnetfeldes in der positiven Richtung, daß größer als ein vorgeschriebenes Magnetfeld +Hc der Vorzugsachsenrichtung ist, die Vorzugsachsenregion 110 auf +Mc magnetisiert. In Reaktion auf das Anlegen eines Magnetfeldes in der negativen Richtung, das größer als ein vorgeschriebenes Magnetfeld -Hc ist, wird die Vorzugsachsenregion 110 auf -Mc magnetisiert. Somit wird die Magnetisierungsrichtung nicht verändert, wenn ein Magnet­ feld eines vorgeschriebenen Pegels oder darunter, d. h. in dem Bereich von -Hc bis +Hc, angelegt wird. Deshalb hat die Vor­ zugsachsenregion 110 Eigenschaften, die für eine Speicherzelle wünschenswert sind.
Bezugnehmend auf Fig. 6 werden in Reaktion auf ein Magnetfeld in der Vorzugsachsenrichtung die Regionen der schwer zu magne­ tisierenden Achse 112 und 114 nicht auf einfache Weise magne­ tisiert, sondern haben die Eigenschaft, daß die Richtung und der Betrag der Magnetisierung sich allmählich ändern. Im Ge­ gensatz zu der Vorzugsachsenregion, in der die Richtung und der Betrag der Magnetisierung in Reaktion auf ein Magnetfeld in der Vorzugsachsenrichtung auf einer binären Grundlage fest­ gesetzt werden, haben die Regionen der schwer zu magnetisie­ renden Achse Eigenschaften, die nicht wünschenswert für eine Speicherzelle sind.
Daraus resultierend kann in einer Speicherzelle, die als freie magnetische Region 103 eine Region mit Eigenschaften der Regi­ on der schwer zu magnetisierenden Achse aufweist, eine hinrei­ chende Variation des elektrischen Widerstandswertes entspre­ chend dem Speicherdatenpegel bei dem Daten-Lese-Vorgang nicht sichergestellt werden, was es schwierig macht einen Signal­ spielraum sicherzustellen. Darüber hinaus muß bei dem Daten- Schreib-Vorgang ein erhöhtes Magnetfeld angelegt werden, um die Magnetisierungsrichtung hinreichend umzukehren, was in ei­ nem erhöhten Daten-Schreib-Strom resultiert. Daraus resultie­ rend ist der Stromverbrauch ebenso wie das Magnetrauschen er­ höht.
Bezugnehmend auf Fig. 7 wird in dem ersten Strukturbeispiel des magnetischen Tunnelwiderstandselements gemäß der ersten Ausführungsform eine Region der auf der festgelegten magneti­ schen Schicht 102 gebildeten freien magnetischen Schicht 103, d. h. eine der Vorzugsachsenregion entsprechende Region, als eine Tunnelübergangsregion 115 verwendet. Mit anderen Worten die Regionen der schwer zu magnetisierenden Achse mit für eine Speicherzelle nicht wünschenswerten Eigenschaften werden nicht als ein Abschnitt des magnetischen Tunnelwiderstandselements TMR verwendet.
Daraus resultierend wird lediglich ein Strom, der durch die der Tunnelübergangsregion 115 entsprechende Vorzugsachsenregi­ on fließt, für den Daten-Lese-Vorgang verwendet. Deshalb kann eine hinreichende Variation des dem Speicherdatenpegel ent­ sprechenden elektrischen Widerstandswerts sichergestellt wer­ den, so daß ein Signalspielraum bei dem Daten-Lese-Vorgang si­ chergestellt werden kann. Darüber hinaus ist ein für den Da­ ten-Schreib-Vorgang erforderlicher Daten-Schreib-Strom verrin­ gert, was eine Herabsetzung des Stromverbrauchs und eine Un­ terdrückung des magnetischen Rauschens erlaubt.
Fig. 8 zeigt eine Querschnittsansicht entlang der Linie P-P' von Fig. 7. Hier im Folgenden wird die Herstellung des in Fig. 7 gezeigten magnetischen Tunnelwiderstandselements TMR in Ver­ bindung mit Fig. 8 beschrieben.
Bezugnehmend auf Fig. 8 wird, nachdem die antiferromagnetische Schicht 101 und die festgelegte magnetische Schicht 102 mit einem gewünschten Muster auf dem Halbleitersubstrat gebildet sind, ein Zwischenschichtfilm 107, z. B. SiO2, darauf gebildet. Obwohl dies in der Figur nicht gezeigt ist, ist die antiferro­ magnetische Schicht 101 über eine vorgeschriebene untere Ver­ drahtung (nicht gezeigt) elektrisch mit dem Zugriffstransistor verbunden. Die elektrisch mit der unteren Verdrahtung verbun­ dene Kontaktelektrode 105 ist dergestalt ausgebildet, dass sie die der Tunnelübergangsregion 115 entsprechende Region be­ deckt.
In dem Tunnelübergangsabschnitt des Zwischenschichtfilms 107 ist eine Öffnung gebildet, die die festgelegte magnetische Schicht 102 erreicht. Die Tunnelbarriere 104 und die freie ma­ gnetische Schicht 103 werden in der Öffnung mit einer ge­ wünschten Dicke gebildet. Das Barrierenmetall 106 wird nach Bedarf gebildet. Danach wird die gewünschte Strukturierung durchgeführt.
Somit kann ein Tunnel-Magnetwiderstandselement TMR hergestellt werden, das elektrisch zwischen eine obere Verdrahtung 108 (d. h. eine in einer über dem Zwischenschichtfilm 107 angeord­ neten Schicht gebildete Metallverdrahtung) und eine untere Verdrahtung (nicht gezeigt) geschaltet ist.
Es ist zu beachten, daß anstelle des Strukturierens der Tun­ nelbarriere 104 und der freien magnetischen Schicht 103 in der in dem Zwischenschichtfilm 107 gebildeten Öffnung, die Tunnel­ barriere 104 und die freie magnetische Schicht 103, die mit einer vorgeschriebenen Dicke auf der festgelegten magnetischen Schicht 102 gebildet sind, durch z. B. chemisch-mechanisches Polieren (CMP) teilweise entfernt werden können, so daß ledig­ lich der Abschnitt, der dem Tunnelübergang entspricht, zurück­ bleibt.
Wie in den Fig. 9 und 10 gezeigt, kann die Tunnelübergangs­ region 115 alternativ unter Verwendung einer Teilregion in der Längsrichtung (der horizontalen Richtung von Fig. 9 und Fig. 10), die der Vorzugsachsenrichtung entspricht, vorgesehen wer­ den.
In der Struktur von Fig. 9 erstrecken sich die festgelegte ma­ gnetische Schicht 102 und die freie magnetische Schicht 103 in der gleichen Richtung. In der Struktur von Fig. 10 erstrecken sich die festgelegte magnetische Schicht 102 und die freie ma­ gnetische Schicht 103 in sich kreuzenden Richtungen.
Erste Abwandlung der ersten Ausführungsform
Bezugnehmend auf Fig. 11 sind in einem magnetischen Tunnelwi­ derstandselement gemäß der ersten Abwandlung der ersten Aus­ führungsform eine Mehrzahl von getrennten freien magnetischen Schichten 103 auf der festgelegten magnetischen Schicht 102 einer großen Fläche ausgebildet. Die freien magnetischen Schichten 103 sind entsprechend den Speicherzellen getrennt vorgesehen. Eine Mehrzahl von Speicherzellen teilt sich die festgelegte magnetische Schicht 102.
Wie in dem Fall von Fig. 7 weist jede freie magnetische Schicht 103 eine Tunnelübergangsregion 115 auf, die der Vor­ zugsachsenregion entspricht. Es ist zu beachten, daß durch Bilden einer nicht gezeigten Kontaktelektrode in einer Region, die äquivalent zu der Tunnelübergangsregion 115 ist oder klei­ ner als diese ist, ein Ausbreitungswiderstand in dem Pfad ei­ nes Lesestroms (Daten-Lese-Stroms), der bei dem Daten-Lese- Vorgang durch die festgelegte magnetische Schicht 102 fließt, ignoriert werden kann.
In einer derartigen Anordnung wird ein Tunnel- Magnetwiderstandselement TMR jeder Speicherzelle in der magne­ tischen Vorzugsachsenregion gebildet. Daraus resultierend kann ein Signalspielraum bei dem Daten-Lese-Vorgang sichergestellt werden. Darüber hinaus ist ein für den Daten-Schreib-Vorgang erforderlicher Daten-Schreib-Strom verringert, was eine Herab­ setzung des Stromverbrauchs und eine Unterdrückung des magne­ tischen Rauschens gestattet.
Zweite Abwandlung der ersten Ausführungsform
Bezugnehmend auf Fig. 12 werden in einem magnetischen Tunnel­ widerstandselement gemäß der zweiten Abwandlung der ersten Ausführungsform eine gemeinsame festgelegte magnetische Schicht 102 und eine gemeinsame freie magnetische Schicht 103, von denen jede eine große Fläche aufweist, für eine Mehrzahl von Speicherzellen gebildet. Entsprechend den Speicherzellen werden die Tunnelübergangsregionen 115 gebildet. Die Tunne­ lübergangsregionen 115 werden innerhalb der freien magneti­ schen Schicht 103 in einer Region gebildet, die der Vorzugs­ achsenregion entspricht. Wie in der ersten Abwandlung der er­ sten Ausführungsform werden entsprechend den Tunnelübergangs­ regionen 115 nicht gezeigte Kontaktelektroden gebildet.
Für eine Gruppe von Speicherzellen der gleichen Zeile, d. h. eine Gruppe von in der Zeilenrichtung aneinandergrenzenden Speicherzellen, sind eine gemeinsame Schreib-Wortleitung WWL und eine nicht gezeigte gemeinsame Lese-Wortleitung RWL vorge­ sehen. In ähnlicher Weise ist eine gemeinsame Bitleitung BL für eine Gruppe von Speicherzellen der gleichen Spalte, d. h. eine Gruppe von in der Spaltenrichtung aneinandergrenzenden Speicherzellen, vorgesehen. Fig. 12 zeigt in beispielhafter Weise die Schreib-Wortleitungen WWL1 bis WWL3, die der ersten bis dritten Zeile entsprechen, und die Bitleitungen BL1 bis BL3, die der ersten bis dritten Spalte entsprechen.
Wie in der ersten Abwandlung der ersten Ausführungsform kann mit dieser Anordnung ein Signalspielraum bei dem Daten-Lese- Vorgang sichergestellt werden.
Die freie magnetische Schicht 103 ist dergestalt geformt, daß sie ein hinreichende Fläche aufweist. Deshalb schränkt die Ge­ stalt der freien magnetischen Schicht 103 nicht auf geometri­ sche Weise die Vorzugsachsenrichtung in der freien magneti­ schen Schicht 103 ein. Dies macht es möglich, daß ein zusam­ mengesetztes Magnetfeld der entsprechenden Daten-Schreib- Magnetfelder, die von den durch die Schreib-Wortleitung WWL und die Bitleitung BL fließenden Ströme erzeugt werden, in je­ der Speicherzelle die gleiche Richtung aufweist wie die Vor­ zugsachsenrichtung. Die festgelegte magnetische Schicht 102 ist dergestalt ausgebildet, daß ihre Magnetisierungsrichtung mit der Richtung des zusammengesetzten magnetischen Feldes übereinstimmt.
Folglich kann eine Veränderung der Magnetisierungsrichtung in der freien magnetischen Schicht 103, d. h. ein zum Schreiben der Speicherdaten erforderliches Daten-Schreib-Magnetfeld, mit einem kleineren Daten-Schreib-Strom erzeugt werden. Dies er­ möglicht im Vergleich zu der ersten Abwandlung der ersten Aus­ führungsform eine weitere Herabsetzung des Stromverbrauchs und des Magnetrauschens.
Dritte Abwandlung der ersten Ausführungsform
Bezugnehmend auf Fig. 13 unterscheidet sich ein Tunnel- Magnetwiderstandselement gemäß der dritten Abwandlung der er­ sten Ausführungsform von jenem der in Fig. 12 gezeigten zwei­ ten Abwandlung der ersten Ausführungsform darin, daß die freie magnetische Schicht 103 in jeder Speicherzellenzeile ausgebil­ det ist. Spezieller ist auf der gemeinsamen, großflächigen festgelegten magnetischen Schicht 102, die für die Mehrzahl von Speicherzellenzeilen vorgesehen ist, entsprechend den Speicherzellenzeilen eine Mehrzahl von streifenförmigen freien magnetischen Schichten 103 gebildet.
Die Tunnelübergangsregionen 115 sind in einer der Vorzugsach­ senregion jeder freien magnetischen Schicht 103 entsprechenden Region gebildet. Die Tunnelübergangsregion 115 ist für jede Speicherzelle vorgesehen. Wie in der ersten Abwandlung der er­ sten Ausführungsform sind entsprechend den entsprechenden Tun­ nelübergangsregionen 115 nicht gezeigte Kontaktelektroden vor­ gesehen.
Diese Anordnung schränkt auf geometrische Weise die Vorzugs­ achsenrichtung in jeder freien magnetischen Schicht 103 ein, was einen Daten-Schreib-Strom des gleichen Pegels wie jenes in der ersten Abwandlung der ersten Ausführungsform erforderlich macht. Andererseits kann die freie magnetische Schicht 103 in elektrisch unabhängiger Weise für jede Speicherzellenzeile vorgesehen werden. Verglichen zu der zweiten Abwandlung der ersten Ausführungsform, bei der die Speicherzellen von unter­ schiedlichen Zeilen in der freien magnetischen Region 103 elektrisch miteinander verbunden sind, können folglich die Da­ ten-Schreib- und Lese-Vorgänge stabilisiert werden.
Vierte Abwandlung der ersten Ausführungsform
In der ersten Ausführungsform und ihrer ersten bis dritten Ab­ wandlung wird eine Speicherzelle mit einem Zugriffstransistor ATR als einem Zugriffselement gezeigt. Eine Speicherzelle, die eine Diode als Zugriffselement verwendet und sich für eine er­ höhte Integration eignet, kann jedoch ebenfalls angewandt wer­ den.
Bezugnehmend auf Fig. 14 weist eine eine Diode verwendende Speicherzelle MCDD ein Tunnel-Magnetwiderstandselement TMR und eine Zugriffsdiode DM auf. Die Zugriffsdiode DM ist zwischen das Tunnel-Magnetwiderstandselement TMR und die Wortleitung WL geschaltet. Ihre Flußrichtung ist die Richtung von dem magne­ tischen Tunnelwiderstandselement TMR zu der Wortleitung WL. Die Bitleitung BL erstreckt sich in einer Richtung, die die Wortleitung WL kreuzt, und ist mit dem magnetischen Tunnelwi­ derstandselement TMR verbunden.
Der Wortleitung WL und der Bitleitung BL wird ein Daten- Schreib-Strom zugeführt, um die Daten in die Speicherzelle MCDD zu schreiben. Wie in dem Fall der Speicherzelle, die ei­ nen Zugriffstransistor verwendet, wird die Richtung des Daten- Schreib-Stroms entsprechend dem Schreib-Daten-Pegel festge­ legt.
Bei dem Daten-Lese-Vorgang wird die der ausgewählten Speicher­ zelle entsprechende Wortleitung WL in einen Zustand niedriger Spannung (d. h. Erdspannung Vss) versetzt. Zu diesem Zeitpunkt ist die Bitleitung BL auf eine hohe Spannung (d. h. Versor­ gungsspannung Vcc) vorgeladen, so daß die Zugriffsdiode DM durch Vorwärtspolung leitend gemacht wird. Folglich kann dem magnetischen Tunnelwiderstandselement TMR ein Lesestrom Is zu­ geführt werden.
Die den nicht ausgewählten Speicherzellen entsprechenden Wort­ leitungen WL werden in den Zustand hoher Spannung versetzt. Deshalb sind die entsprechenden Zugriffsdioden DM rückwärtsge­ polt und somit nicht leitend gehalten. Daraus resultierend fließt der Lesestrom Is nicht durch sie hindurch.
Somit können die Daten-Lese- und Schreib-Vorgänge ebenfalls in den MTJ-Speicherzellen, die eine Zugriffsdiode verwenden, durchgeführt werden.
Bezugnehmend auf Fig. 15 weist eine Speicherzelle MCD, die ei­ ne Diode verwendet, wie in dem Fall von Fig. 14 ein Tunnel- Magnetwiderstandselement TMR und eine Zugriffsdiode DM auf. Die Speicherzelle MCD von Fig. 15 unterscheidet sich von der Speicherzelle MCDD von Fig. 14 darin, daß eine Lese- Wortleitung RWL und eine Schreib-Wortleitung WWL getrennt vor­ gesehen sind. Die Bitleitung BL erstreckt sich in einer Rich­ tung, die die Schreib-Wortleitung WWL und die Lese-Wortleitung RWL kreuzt und ist elektrisch mit dem magnetischen Tunnelwi­ derstandselement TMR verbunden.
Die Zugriffsdiode DM ist zwischen das Tunnel- Magnetwiderstandselement TMR und die Lese-Wortleitung RWL ge­ schaltet. Ihre Flußrichtung ist die Richtung von dem magneti­ schen Tunnelwiderstandselement TMR zur Lese-Wortleitung RWL.
Die Schreib-Wortleitung WWL ist nahe dem magnetischen Tunnel­ widerstandselement TMR vorgesehen, ohne mit irgendeiner ande­ ren Verdrahtung verbunden zu sein.
In der Speicherzelle MCDD von Fig. 14 fließt in dem Daten- Schreib-Vorgang ein Daten-Schreib-Strom durch die Wortleitung WL und die Bitleitung BL, was einen Spannungsabfall auf der Wortleitung WL und der Bitleitung BL verursacht. In Abhängig­ keit von der Spannungsverteilung auf der Wortleitung WL und der Bitleitung BL kann ein derartiger Spannungsabfall mögli­ cherweise den PN-Übergang der Zugriffsdiode DM in einer nicht ausgewählten Speicherzelle AN schalten. Dies kann unerwartet einen Stromfluß durch die MTJ-Speicherzelle verursachen, was in einem fehlerhaften Daten-Schreib-Vorgang resultiert.
In der Speicherzelle MCD von Fig. 15 muß jedoch in dem Daten- Schreib-Vorgang die Lese-Wortleitung RWL nicht mit einem Strom versorgt werden. Deshalb kann die Spannung auf der Lese- Wortleitung RWL auf stabile Weise in dem Zustand hoher Span­ nung (Versorgungsspannung Vcc) gehalten werden, wodurch die Zugriffsdiode DM in zuverlässiger Weise in Sperrichtung gepolt werden kann und in dem nicht leitenden Zustand gehalten werden kann. Daraus resultierend kann im Vergleich zu der MTJ- Speicherzelle MCDD, die in Fig. 14 gezeigt ist, der Daten- Schreib-Vorgang stabilisiert werden.
Die gleichen Wirkungen können sogar dann erzielt werden, wenn die in Fig. 14 und Fig. 15 gezeigten Speicherzellen, die sich für eine erhöhte Integration eignen, in der ersten Ausfüh­ rungsform und ihrer ersten bis dritten Abwandlung verwendet werden.
Zweite Ausführungsform
In der zweiten Ausführungsform wird die Speicherzellenanord­ nung zum Verbessern der Integration des Speicherfeldes be­ schrieben.
Bezugnehmend auf Fig. 16 ist in einer p-Region 122 eines Halb­ leiter-Hauptsubs 99999 00070 552 001000280000000200012000285919988800040 0002010215117 00004 99880trats 120 ein Zugriffstransistor ATR ausgebil­ det. Der Zugriffstransistor ATR weist Source/Drain-Regionen (n-Regionen) 123, 124 und ein Gate 125 auf. Den Source/Drain- Regionen 123 und 124 entsprechend sind ein Sourcekontakt 130s bzw. ein Drainkontakt 130d gebildet.
Der Sourcekontakt 130s ist mit einer in einer ersten Metall­ verdrahtungsschicht M1 gebildeten Sourceleitung SL verbunden. Die Sourceleitung SL führt die Erdspannung Vss zum Bilden ei­ nes Lesestrom-(Daten-Lesestrom-)Pfades in dem Daten-Lese- Vorgang zu. Eine in einer zweiten Metallverdrahtungsschicht M2 gebildete Metallverdrahtung wird für eine Schreib-Wortleitung WWL verwendet. Eine Bitleitung BL ist in einer dritten Metall­ verdrahtungsschicht M3 gebildet.
Zwischen der zweiten Metallverdrahtungsschicht M2 der Schreib- Wortleitung WWL und der dritten Metallverdrahtungsschicht M3 der Bitleitung BL ist ein Tunnel-Magnetwiderstandselement TMR gebildet. Der Drainkontakt 130d ist über einen in einem Kon­ taktloch gebildeten Metallfilm 128, die erste und zweite Me­ tallverdrahtungsschicht M1 und M2 und ein nach Bedarf gebilde­ tes Barrierenmetall 106 elektrisch mit dem magnetischen Tun­ nelwiderstandselement TMR verbunden.
In der MTJ-Speicherzelle sind die Lese-Wortleitung RWL und die Schreib-Wortleitung WWL als unabhängige Verdrahtungen vorgese­ hen. Die Lese-Wortleitung RWL ist zur Steuerung der Gatespan­ nung des Zugriffstransistors ATR vorgesehen und der Lese- Wortleitung RWL muß nicht aktiv ein Strom zugeführt werden. Unter dem Gesichtspunkt einer verbesserten Integration ist folglich die Lese-Wortleitung RWL aus einer Polysilizium­ schicht, einer Polyzidstruktur oder dergleichen in der glei­ chen Verdrahtungsschicht wie jener des Gates 125 des Zu­ griffstransistors ATR gebildet, ohne eine zusätzliche unabhän­ gige Metallverdrahtungsschicht vorzusehen.
In dem Daten-Schreib-Vorgang muß der Schreib-Wortleitung WWL und der Bitleitung BL ein relativ großer Daten-Schreib-Strom zum Erzeugen eines Magnetfeldes einer Größe, die gleich oder größer einem vorgeschriebenen Wert ist, zugeführt werden. Des­ halb sind die Schreib-Wortleitung WWL und die Bitleitung BL jeweils aus einer Metallverdrahtung gebildet.
Bezugnehmend auf Fig. 17 unterscheidet sich ein zweites Struk­ turbeispiel von dem ersten Strukturbeispiel von Fig. 16 darin, daß die dem Sourcekontakt 130 s entsprechende Source/Drain- Region 123 direkt mit der Erdspannung Vss verbunden ist. Bei­ spielsweise müssen die entsprechenden Source/Drain-Regionen 123 der Zugriffstransistoren der gleichen Speicherzellenzeile lediglich elektrisch miteinander verbunden werden, um ihnen die Erdspannung Vss zuzuführen.
Dies schafft die Notwendigkeit der Sourceleitung SL von Fig. 16 ab. Deshalb sind die Schreib-Wortleitung WWL und die Bit­ leitung BL entsprechend in der ersten bzw. zweiten Metallver­ drahtungsschicht M1 bzw. M2 gebildet. Wie in dem Fall von Fig. 16 ist die Lese-Wortleitung RWL in der gleichen Verdrahtungs­ schicht wie das Gate 125 des Zugriffstransistors ATR gebildet.
Bezugnehmend auf Fig. 18 unterscheidet sich ein drittes Struk­ turbeispiel von dem ersten Strukturbeispiel von Fig. 16 darin, daß die Schreib-Wortleitung WWL in einer oberhalb der Bitlei­ tung BL angeordneten Schicht gebildet ist. Beispielsweise sind die Schreib-Wortleitung WWL und die Bitleitung BL entsprechend in der dritten bzw. zweiten Metallverdrahtungsschicht M3 bzw. M2 gebildet. Da der Zugriffstransistor ATR, die Sourceleitung SL und die Lese-Wortleitung RWL in der gleichen Weise wie in Fig. 16 angeordnet sind, wird ihre detaillierte Beschreibung nicht wiederholt.
Somit wird die MTJ-Speicherzellenanordnung auf dem Halbleiter­ substrat in zwei Fälle eingeteilt: die Bitleitung BL ist in einer über der Schreib-Wortleitung WWL angeordneten Schicht ausgebildet (Fig. 16 und Fig. 17); und die Schreib-Wortleitung WWL ist in einer oberhalb der Bitleitung BL angeordneten Schicht ausgebildet (Fig. 18).
Bezugnehmend auf Fig. 19 entspricht in dem ersten Anordnungs­ beispiel der MTJ-Speicherzellen gemäß der zweiten Ausführungs­ form eine mit 140a bezeichnete Wiederholungseinheit einer ein­ zelnen Speicherzelle MC. In dem Speicherfeld 10 sind die Wie­ derholungseinheiten 140a aufeinanderfolgend angeordnet, wo­ durch die Speicherzellen MC in Zeilen und Spalten angeordnet sind. Die Speicherzellengröße ist 8F2 gemäß dem Design- Standard.
Fig. 19 zeigt in beispielhafter Weise die Speicherzellen MC in dem Bereich von der ersten Zeile, erste Spalte bis zu der zweiten Zeile, zweite Spalte und die entsprechenden Lese- Wortleitungen RWL1, RWL2, Schreib-Wortleitungen WWL1, WWL2 und Bitleitungen BL1, BL2.
In jeder Speicherzelle MC ist das Tunnel- Magnetwiderstandselement TMR in einer oberhalb des Sourcekon­ taktes 130s angeordneten Schicht ausgebildet. Ebenfalls ist ein Kontakt 130b zwischen dem magnetischen Tunnelwiderstand­ selement TMR und der Bitleitung BL gebildet. Wie in den Fig. 16 bis 18 gezeigt, ist das Tunnel-Magnetwiderstandselement TMR mit dem Drainkontakt 130d verbunden.
Die Schreib-Wortleitung WWL überdeckt nicht dei<Drainkontakt 130d. Deshalb kann die Schreib-Wortleitung WWL nahe dem magne­ tischen Tunnelwiderstandselement TMR entweder in einer ober­ halb oder unterhalb der Bitleitung BL angeordneten Schicht ge­ bildet werden.
Bezugnehmend auf Fig. 20 sind in dem zweiten Anordnungsbei­ spiel der MTJ-Speicherzellen gemäß der zweiten Ausführungsform der Sourcekontakt 130s und der Drainkontakt 130d innerhalb je­ der der Speicherzellen MC der gleichen Zeile an den gleichen Positionen angeordnet. Der Sourcekontakt 130s und der Drain­ kontakt 130d haben jedoch gegenüber benachbarten Zeilen ver­ tauschte Positionen. Eine derartige Anordnung wird hier eben­ falls als "Zeilen-Streifenumkehrungs-Anordnung" bezeichnet. In der Zeilen-Streifenumkehrungs-Anordnung bilden zwei in der Spaltenrichtung benachbarte Speicherzellen eine einzelne Wie­ derholungseinheit 140b. In dem gesamten Speicherfeld 10 sind die Wiederholungseinheiten 140b aufeinanderfolgend angeordnet, wodurch die Speicherzellen MC in Zeilen und Spalten angeordnet sind. Die Speicherzellengröße ist 8F2, wie in dem Fall von Fig. 19.
Fig. 20 zeigt in beispielhafter Weise die Speicherzellen MC in dem Bereich von der ersten Zeile, erste Spalte zu der zweiten Zeile, zweite Spalte sowie die entsprechenden Lese- Wortleitungen RWL1, RWL2, die entsprechenden Schreib- Wortleitungen WWL1, WWL2 und die entsprechenden Bitleitungen BL1, BL2.
Da das Tunnel-Magnetwiderstandselement TMR, die Bitleitung BL und der Kontakt 130b jeder Speicherzelle MC in der gleichen Weise angeordnet sind wie in Fig. 19, wird ihre detaillierte Beschreibung nicht wiederholt.
Auch in der Struktur von Fig. 20 kann die Schreib-Wortleitung WWL nahe dem magnetischen Tunnelwiderstandselement TMR entwe­ der in einer oberhalb oder unterhalb der Bitleitung angeordne­ ten Schicht gebildet werden.
Bezugnehmend auf Fig. 21 entspricht das dritte Anordnungsbei­ spiel der zweiten Ausführungsform dem ersten Anordnungsbei­ spiel der zweiten Ausführungsform in Fig. 19, wobei die Wie­ derholungseinheiten 140a bei benachbarten Speicherzellenspal­ ten um 1/2 Rasterabstand (Halbrastermaß) gegeneinander ver­ schoben sind.
Fig. 21 zeigt in beispielhafter Weise die Lese-Wortleitungen RWL1 bis RWL4 und die Schreib-Wortleitungen WWL1 bis WWL4, die der ersten bis vierten Zeile entsprechen, sowie die Bitleitun­ gen BL1 und BL2, die der ersten und zweiten Spalte entspre­ chen.
In einer derartigen Anordnung sind die der ausgewählten Lese- Wortleitung RWL entsprechenden Speicherzellen mit jeder ande­ ren Bitleitung BL verbunden. Deshalb kann die für den auf der gefalteten Bitleitungsstruktur basierenden Daten-Lese-Vorgang geeignete Speicherzellenanordnung verwirklicht werden, ohne die Zellengröße zu erhöhen.
In dem auf der gefalteten Bitleitungsstruktur basierenden Da­ ten-Lese-Vorgang bilden jeweils zwei Bitleitungen ein Bitlei­ tungspaar. Eine von zwei komplementären Bitleitungen des glei­ chen Bitleitungspaares ist mit der entsprechenden Speicherzel­ le verbunden, während die andere nicht mit irgendeiner Spei­ cherzelle verbunden ist. Beispielsweise bilden die Bitleitun­ gen BL1 und BL2 das gleiche Bitleitungspaar, so daß die Bit­ leitung BL2 als eine komplementäre Leitung /BL1 der Bitleitung BL1 in dem Daten-Lese-Vorgang dient.
Darüber hinaus kann verglichen zu dem Fall von Fig. 19, bei dem die Wiederholungseinheiten nicht verschoben sind, der Ab­ stand zwischen den magnetischen Tunnelwiderstandselementen TMR vergrößert werden. Dies unterdrückt die Magnetfeldinterferenz zwischen den Speicherzellen, wodurch ein Betriebsspielraum si­ chergestellt werden kann. Da die magnetischen Tunnelwider­ standselemente TMR wechselweise in der Zeilenrichtung angeord­ net sein können, kann auf einfache Weise in der Zeilenrichtung das Speicherzellen-Rastermaß sichergestellt werden. Dies ge­ stattet eine weitere erhöhte Integration des Speicherfeldes.
Durch Verschieben der Wiederholungseinheiten 140a um ein hal­ bes Rastermaß überdeckt jedoch die Region der Schreib- Wortleitung WWL den mit dem magnetischen Tunnelwiderstandsele­ ment TMR verbundenen Drainkontakt 130d. Um das dritte Anord­ nungsbeispiel zu verwirklichen, muß folglich die Schreib- Wortleitung WWL in einer oberhalb der Bitleitung angeordneten Schicht gebildet werden, wie dies in Fig. 18 gezeigt ist.
Bezugnehmend auf Fig. 22 entspricht das vierte Anordnungsbei­ spiel der zweiten Ausführungsform dem zweiten Anordnungsbei­ spiel der zweiten Ausführungsform von Fig. 20, wobei die Wie­ derholungseinheiten 140b gegenüber benachbarten Speicherzel­ lenspalten um 1/2 Rasterabstand (Halbrastermaß) verschoben sind.
Fig. 22 zeigt in beispielhafter Weise die Speicherzellen MC in dem Bereich von der ersten Zeile, erste Spalte zu der zweiten Zeile, zweite Spalte sowie die entsprechenden Lese- Wortleitungen RWL1, RWL2, Schreib-Wortleitungen WWL1, WWL2 und Bitleitungen BL1, BL2.
Verglichen zu dem Fall von Fig. 20, bei dem die Wiederhdlungs­ einheiten nicht verschoben sind, kann in dieser Anordnung der Abstand zwischen dem magnetischen Tunnelwiderstandselementen TMR vergrößert werden. Dies unterdrückt die Magnetfeldinterfe­ renz zwischen den Speicherzellen, wodurch ein Betriebsspiel­ raum sichergestellt werden kann. Da die magnetischen Tunnelwi­ derstandselemente TMR wechselweise in der Zeilenrichtung ange­ ordnet sein können, kann das Speicherzellen-Rastermaß in der Zeilenrichtung auf einfache Weise sichergestellt werden. Dies gestattet eine weiter verbesserte Integration des Speicherfel­ des.
Durch Verschieben der Wiederholungseinheiten 14bb um ein hal­ bes Rastermaß überdeckt jedoch die Region der Schreib- Wortleitung WWL den mit dem magnetischen Tunnelwiderstandsele­ ment TMR verbundenen Drainkontakt 130d. Um das vierte Anord­ nungsbeispiel zu verwirklichen, muß folglich die Schreib- Wortleitung WWL in einer oberhalb der Bitleitung BL angeordne­ ten Schicht gebildet werden, wie dies in Fig. 18 gezeigt ist.
Bezugnehmend auf Fig. 23 entspricht das fünfte Anordnungsbei­ spiel der zweiten Ausführungsform dem zweiten Anordnungsbei­ spiel der zweiten Ausführungsform von Fig. 20, wobei die Wie­ derholungseinheiten 140b gegenüber benachbarten Speicherzel­ lenspalten um 1/4 Rasterabstand (Viertelrastermaß) verschoben sind.
Fig. 23 zeigt in beispielhafter Weise einige der Speicherzel­ len MC sowie die entsprechenden Lese-Wortleitungen RWL1 bis RWL4, Schreib-Wortleitungen WWL1 bis WWL3 und Bitleitungen BL1 bis BL4.
Bei einer derartigen Anordnung sind die der ausgewählten Lese- Wortleitung RWL entsprechenden Speicherzellen mit jeder ande­ ren Bitleitung BL verbunden. Deshalb kann die für den auf der gefalteten Bitleitungsstruktur basierenden Daten-Lese-Vorgang geeignete Speicherzellenanordnung verwirklicht werden, ohne die Zellengröße zu erhöhen. Beispielsweise bilden die Bitlei­ tungen BL1 und BL2 das gleiche Bitleitungspaar, so daß die Bitleitung BL2 als eine komplementäre Leitung /BL1 der Bitlei­ tung BL1 in dem Daten-Lese-Vorgang dient. In ähnlicher Weise bilden die Bitleitungen BL3 und BL4 das gleiche Bitleitungs­ paar, so daß die Bitleitung BL4 als eine komplementäre Leitung /BL3 der Bitleitung BL3 in dem Daten-Lese-Vorgang dient.
Erste Abwandlung der zweiten Ausführungsform
Bezugnehmend auf Fig. 24 teilen sich in dem ersten Anordnungs­ beispiel gemäß der ersten Abwandlung der zweiten Ausführungs­ form in der Spaltenrichtung benachbarte Speicherzellen die Sourcekontakte 130s. Eine Wiederholungseinheit 140c entspricht zwei Speicherzellen MC. Da in jeder Wiederholungseinheit 140c ein einem einzigen Kontakt entsprechender Platz vorgesehen ist, ist die Speicherzellengröße mit 8F2 entworfen, wie in dem Fall der zweiten Ausführungsform. In dem Speicherfeld 10 sind die Wiederholungseinheiten 140c aufeinanderfolgend angeordnet, wodurch die Speicherzellen MC in Zeilen und Spalten angeordnet sind.
In jeder Speicherzelle ist der mit dem magnetischen Tunnelwi­ derstandselement TMR verbundene Drainkontakt 130d gebildet.
Oberhalb des Drainkontaktes 130d ist das Tunnel- Magnetwiderstandselement TMR über den Kontakt 130b mit der entsprechenden Bitleitung BL verbunden. Um die Anordnung von Fig. 24 zu verwirklichen, muß folglich die Schreib-Wortleitung WWL in einer oberhalb der Bitleitung angeordneten Schicht ge­ bildet werden, wie dies in Fig. 18 gezeigt ist.
Es ist zu beachten, daß der Abstand zwischen der Bitleitung BL und dem magnetischen Tunnelwiderstandselement TMR geringer ist, als jener zwischen der Schreib-Wortleitung WWL und dem magnetischen Tunnelwiderstandselement TMR, wie dies in den Fig. 16 bis 18 gezeigt ist. Deshalb ist bei gleichem Strombe­ trag ein durch den durch die Bitleitung BL fließenden Daten- Schreib-Strom erzeugtes Magnetfeld größer als das durch den durch die Schreib-Wortleitung WWL fließenden Daten-Schreib- Strom erzeugte Magnetfeld.
Um das Daten-Schreib-Magnetfeld von ungefähr der gleichen Stärke an das Tunnel-Magnetwiderstandselement TMR anzulegen, muß folglich die Schreib-Wortleitung WWL mit einem größeren Daten-Schreib-Strom versorgt werden als die Bitleitung BL. Wie oben beschrieben, sind die Bitleitung BL und die Schreib- Wortleitung WWL in den Metallverdrahtungsschichten ausgebil­ det, um den elektrischen Widerstandswert zu verringern. Eine übermäßige Stromdichte in der Verdrahtung kann jedoch aufgrund eines Elektromigrationsphänomens möglicherweise eine Unterbre­ chung oder einen Kurzschluß in der Verdrahtung verursachen, was möglicherweise die Zuverlässigkeit des Betriebs herab­ setzt. Es ist deshalb wünschenswert, die Stromdichte der den Daten-Schreib-Strom entgegennehmenden Verdrahtung herabzuset­ zen.
Deshalb hat bei der Anordnung von Fig. 24 die Schreib- Wortleitung WWL, die weiter entfernt von dem magnetischen Tun­ nelwiderstandselement TMR angeordnet ist als die Bitleitung BL und deshalb einen größeren Daten-Schreib-Strom benötigt, eine Leitungsbreite, die zumindest größer ist als jene der Bitlei­ tung BL. Dies ermöglicht eine erhöhte Querschnittsfläche der Schreib-Wortleitung WWL. Dies setzt eine Stromdichte in der Schreib-Wortleitung WWL herab, woraus eine verbesserte Zuver­ lässigkeit der MRAM-Vorrichtung resultiert.
Für die verbesserte Zuverlässigkeit ist es ebenfalls wirkungs­ voll, eine Metallverdrahtung, bei der ein großer Daten- Schreib-Strom erforderlich ist (d. h. die Schreib-Wortleitung WWL in der zweiten Ausführungsform), aus einem in hohem Maße elektromigrationsresistenten Material zu bilden. Beispielswei­ se in dem Fall, in dem die anderen Metallverdrahtungen aus ei­ ner Aluminiumlegierung (Al-Legierung) gebildet sind, können die Metallverdrahtungen, bei denen die Elektromigration auf­ treten kann, aus Kupfer (Cu) gebildet werden.
Bezugnehmend auf Fig. 25 entspricht das zweite Anordnungsbei­ spiel gemäß der ersten Abwandlung der zweiten Ausführungsform der Anordnung von Fig. 24 mit den bezüglich benachbarter Spei­ cherzellenspalten um 1/2 Rasterabstand (Halbrastermaß) ver­ schobenen Wiederholungseinheiten 140c. Da die Anordnung von Fig. 25 ansonsten die gleiche wie jene von Fig. 24 ist, wird ihre detaillierte Beschreibung nicht wiederholt.
Fig. 25 zeigt in beispielhafter Weise einige der Speicherzel­ len MC und die entsprechenden Lese-Wortleitungen RWL1 bis RWL4, Schreib-Wortleitungen WWL1, WWL2 und Bitleitungen BL, /BL.
In einer derartigen Anordnung sind die der ausgewählten Lese- Wortleitung RWL entsprechenden Speicherzellen mit jeder ande­ ren Bitleitung BL verbunden. Deshalb kann die für den auf der gefalteten Bitleitungsstruktur basierenden Daten-Lese-Vorgang geeignete Speicherzellenanordnung verwirklicht werden, ohne die Zellengröße zu erhöhen. Beispielsweise bilden die Bitlei­ tungen BL1 und BL2 das gleiche Bitleitungspaar, so daß die Bitleitung BL2 in dem Daten-Lese-Vorgang als eine komplementä­ re Leitung /BL1 der Bitleitung BL1 dient.
Bezugnehmend auf Fig. 26 entspricht das dritte Anordnungsbei­ spiel gemäß der ersten Abwandlung der zweiten Ausführungsform der Anordnung von Fig. 24 mit den bezüglich benachbarter Spei­ cherzellenspalten um 1/4 Rasterabstand (Viertelrastermaß) ver­ schobenen Wiederholungseinheiten 140c.
Wie in dem Fall von Fig. 23 sind die Schreib-Wortleitungen WWL und Lese-Wortleitungen RWL wechselweise angeordnet.
Fig. 26 zeigt in beispielhafter Weise einige der Lese- Wortleitungen(RWL1 bis RWL4), der Schreib-Wortleitungen (WWL1 bis WWL3), der Bitleitungen (BL1 bis BL4) und der diesen Si­ gnalleitungen entsprechenden Speicherzellen MC.
Wie in dem Fall von Fig. 25 kann mit einer derartigen Anord­ nung die für den auf der gefalteten Bitleitungsstruktur basie­ renden Daten-Lese-Vorgang geeignete Speicherzellenanordnung verwirklicht werden, ohne die Zellengröße zu erhöhen. Bei­ spielsweise bilden die Bitleitungen BL1 und BL3 ein Bitlei­ tungspaar, so daß die Bitleitung BL3 bei dem Daten-Lese- Vorgang als eine komplementäre Leitung /BL1 der Bitleitung BL1 dient. In ähnlicher Weise bilden die Bitleitungen BL2 und BL4 ein anderes Bitleitungspaar, so daß bei dem Daten-Lese-Vorgang die Bitleitung BL4 als eine komplementäre Leitung /BL2 der Bitleitung BL2 dient.
Darüber hinaus kann im Vergleich zu dem Fall von Fig. 24, in dem die Wiederholungseinheiten nicht verschoben sind, der Ab­ stand zwischen den Tunnelmagnetwiderstandselementen TMR ver­ größert werden. Dies unterdrückt die Magnetfeldinterferenz zwischen den Speicherzellen, wodurch ein Betriebsspielraum si­ chergestellt werden kann. Da die Tunnelmagnetwiderstandsele­ mente TMR abwechselnd in der Zeilenrichtung angeordnet werden können, kann das Speicherzellen-Rastermaß in der Zeilenrich­ tung auf einfache Weise sichergestellt werden, was eine weiter verbesserte Integration des Speicherfeldes gestattet.
Zweite Abwandlung der zweiten Ausführungsform
Bezugnehmend auf Fig. 27 sind in dem ersten Anordnungsbeispiel der MTJ-Speicherzellen gemäß der zweiten Abwandlung der zwei­ ten Ausführungsform der Sourcekontakt 130s und der Drainkon­ takt 130d an den selben Positionen innerhalb jeder der Spei­ cherzellen MC derselben Spalte angeordnet. Die Positionen von dem Sourcekontakt 130s und dem Drainkontakt 130d sind jedoch bezüglich jeweils benachbarter Spalten vertauscht. Folglich bilden zwei in der Spaltenrichtung benachbarte Speicherzellen eine einzelne Wiederholungseinheit 140d. In dem gesamten Spei­ cherfeld 10 sind die Wiederholungseinheiten 140d in aufeinan­ derfolgender Weise angeordnet, wodurch die Speicherzellen MC in Zeilen und Spalten angeordnet sind. Wie in dem Fall von Fig. 19 ist die Speicherzellengröße 8F2.
Oberhalb des Sourcekontaktes 130s ist das Tunnelmagnetwider­ standselement TMR jeder Speicherzelle über den Kontakt 130b mit der entsprechenden Bitleitung BL verbunden. Jede Schreib- Wortleitung WWL ist in einer Region angeordnet, die den mit dem Tunnelmagnetwiderstandselement TMR verbundenen Drainkon­ takt 130d überdeckt. Deshalb muß, wie in Fig. 18 gezeigt, die Schreib-Wortleitung WWL in einer oberhalb der Bitleitung BL angeordneten Schicht gebildet werden.
Fig. 27 zeigt in beispielhafter Weise die Lese-Wortleitungen RWL1, RWL2, die Schreib-Wortleitungen WWL1 bis WWL4 und die Bitleitungen BL1, BL2.
In einer derartigen Anordnung kann im Vergleich zu dem Fall der Fig. 19, 20 und dergleichen der Abstand zwischen den Tunnelmagnetwiderstandselementen TMR vergrößert werden. Dies unterdrückt die Magnetfeldinterferenz zwischen den Speicher­ zellen, wodurch ein Betriebsspielraum sichergestellt werden kann. Da die Tunnelmagnetwiderstandselemente TMR abwechselnd in der Zeilenrichtung angeordnet werden können, kann das Spei­ cherzellen-Rastermaß in der Zeilenrichtung auf einfache Weise sichergestellt werden, was eine weiter erhöhte Integration des Speicherfeldes gestattet.
Darüber hinaus sind die der ausgewählten Schreib-Wortleitung WWL entsprechenden Speicherzellen mit jeder anderen Bitleitung BL verbunden. Deshalb kann die für den auf der gefalteten Bit­ leitungsstruktur basierenden Daten-Schreib-Vorgang geeignete Speicherzellenanordnung verwirklicht werden, ohne die Zellen­ größe zu erhöhen.
In dem auf der gefalteten Bitleitungsstruktur basierenden Da­ ten-Schreib-Vorgang bilden jeweils zwei Bitleitungen ein Bit­ leitungspaar und an zwei komplementäre Bitleitungen des glei­ chen Bitleitungspaares wird ein Daten-Schreib-Strom in unter­ schiedlichen Richtungen angelegt. Diese beiden komplementären Bitleitungen sind an ihrem einen Ende elektrisch miteinander verbunden und an den anderen Enden entsprechend mit unter­ schiedlichen Spannungen verbunden. Dies ermöglicht eine effi­ ziente Zufuhr des Daten-Schreib-Stroms ohne einen Abschnitt zum Ableiten des Daten-Schreib-Stroms vorzusehen. Beispiels­ weise bilden die Bitleitungen BL1 und BL2 ein Bitleitungspaar, so daß in dem Daten-Schreib-Vorgang die Bitleitung BL2 als ei­ ne komplementäre Leitung (/WBL1) der Bitleitung BL1 (WBL1) dient.
Bezugnehmend auf Fig. 28 unterscheidet sich das zweite Anord­ nungsbeispiel gemäß der zweiten Abwandlung der zweiten Ausfüh­ rungsform von dem ersten Anordnungsbeispiel von Fig. 27 darin, daß der Daten-Schreib-Vorgang nicht basierend auf der gefalte­ ten Bitleitungsstruktur durchgeführt wird, sondern auf einem bitleitungsweisen Vorgehen basierend. Da das zweite Anord­ nungsbeispiel von Fig. 28 ansonsten dem ersten Anordnungsbei­ spiel von Fig. 27 gleicht, wird seine detaillierte Beschrei­ bung nicht wiederholt.
Somit kann wie in dem Fall der Fig. 24 und 25 die Leitungs­ breite der Schreib-Wortleitung WWL sichergestellt werden. Dies setzt eine Stromdichte in der Schreib-Wortleitung WWL herab, was in einer erhöhten Zuverlässigkeit der MRAM-Vorrichtung re­ sultiert.
Bezugnehmend auf Fig. 29 entspricht das dritte Anordnungsbei­ spiel gemäß der zweiten Abwandlung der zweiten Ausführungsform der Anordnung von Fig. 27 mit den bezüglich benachbarter Spei­ cherzellenspalten um 1/2 Rasterabstand (Halbrastermaß) ver­ schobenen Wiederholungseinheiten 140d.
Die Schreib-Wortleitung WWL überdeckt nicht den mit dem Tun­ nelmagnetwiderstandselement TMR verbundenen Drainkontakt 130d. Deshalb kann die Schreib-Wortleitung WWL in einer oberhalb oder unterhalb der Bitleitung BL angeordneten Schicht gebildet werden. Da die Anordnung von Fig. 29 ansonsten die gleiche ist wie jene von Fig. 27, wird ihre detaillierte Beschreibung nicht wiederholt.
Fig. 29 zeigt in beispielhafter Weise die Lese-Wortleitungen RWL1 bis RWL4, die Schreib-Wortleitungen WWL1 bis WWL3 und die Bitleitungen BL1, BL2.
Mit einer derartigen Anordnung sind die der ausgewählten Lese- Wortleitung RWL entsprechenden Speicherzellen mit jeder ande­ ren Bitleitung BL verbunden. Deshalb kann die für den auf der gefalteten Bitleitungsstruktur basierenden Daten-Lese-Vorgang geeignete Speicherzellenanordnung verwirklicht werden, ohne die Zellengröße zu erhöhen. Beispielsweise bilden die Bitlei­ tungen BL1 und BL2 ein Bitleitungspaar, so daß die Bitleitung BL2 in dem Daten-Lese-Vorgang als eine komplementäre Leitung /BL1 der Bitleitung BL1 dient.
Bezugnehmend auf Fig. 30 entspricht das vierte Anordnungsbei­ spiel gemäß der zweiten Abwandlung der zweiten Ausführungsform einer Kombination der Anordnung von Fig. 27 mit der Zeilen- Streifenumkehr-Anordnung. Folglich bilden vier benachbarte Speicherzellen entsprechend zwei Zeilen mal zwei Spalten eine einzelne Wiederholungseinheit 140e. Die Wiederholungseinheiten 140e sind in dem gesamten Speicherfeld 10 aufeinanderfolgend angeordnet, wodurch die Speicherzellen MC in Zeilen und Spal­ ten angeordnet sind. Wie in dem Fall von Fig. 27 ist die Spei­ cherzellengröße mit 8F2 entworfen.
Jede Schreib-Wortleitung WWL ist in einer Region angeordnet, die den mit dem Tunnelmagnetwiderstandselement TMR verbundenen Drainkontakt 130d überdeckt. Deshalb muß, wie in Fig. 18 ge­ zeigt, die Schreib-Wortleitung WWL in einer oberhalb der Bit­ leitung BL angeordneten Schicht gebildet werden.
Fig. 30 zeigt in beispielhafter Weise die Lese-Wortleitungen RWL1, RWL2, die Schreib-Wortleitungen WWL1 bis WWL4 und die Bitleitungen BL1, BL2.
Auch bei einer derartigen Anordnung kann, wie in dem Fall von Fig. 27, die für den auf der gefalteten Bitleitungsstruktur basierenden Daten-Schreib-Vorgang geeignete Speicherzellenan­ ordnung verwirklicht werden, ohne die Zellengröße zu erhöhen. Da die Tunnelmagnetwiderstandselemente TMR abwechselnd in der Zeilenrichtung angeordnet werden können, kann darüber hinaus das Speicherzellen-Rastermaß in der Zeilenrichtung auf einfa­ che Weise sichergestellt werden, was eine weiter erhöhte Inte­ gration des Speicherfeldes gestattet.
Es ist zu beachten, daß bei der Anordnung von Fig. 30 anstelle des Durchführens des auf der gefalteten Bitleitungsstruktur basierenden Daten-Schreib-Vorgangs es, wie in dem Fall von Fig. 28, ebenso möglich ist, die Leitungsbreite der Schreib- Wortleitung WWL sicherzustellen.
Bezugnehmend auf Fig. 31 entspricht das fünfte Anordnungsbei­ spiel gemäß der zweiten Abwandlung der zweiten Ausführungsform der Anordnung von Fig. 30 mit gegenüber benachbarten Speicher­ zellenspalten um 1/4 Rasterabstand (Viertelrastermaß) verscho­ benen Wiederholungseinheiten 140e. Wie in dem Fall von Fig. 30, muß jede Schreib-Wortleitung WWL in einer oberhalb der Bitleitung BL angeordneten Schicht gebildet werden.
Fig. 31 zeigt in beispielhafter Weise die Speicherzellen MC in dem Bereich von der ersten Zeile, erste Spalte bis zu der vierten Zeile, zweite Spalte und die entsprechenden Lese- Wortleitungen RWL1 bis RWL4, Schreib-Wortleitungen WWL1 bis WWL4 und Bitleitungen BL1, BL2.
In einer derartigen Anordnung sind die der ausgewählten Lese- Wortleitung RWL entsprechenden Speicherzellen mit jeder ande­ ren Bitleitung BL verbunden. Deshalb kann die für den auf der gefalteten Bitleitungsstruktur basierenden Daten-Lese-Vorgang geeignete Speicherzellenanordnung verwirklicht werden, ohne die Zellengröße zu erhöhen. Beispielsweise bilden die Bitlei­ tungen BL1 und BL2 ein Bitleitungspaar, so daß die Bitleitung BL2 als eine komplementäre Leitung /BL1 der Bitleitung BL1 in dem Daten-Lese-Vorgang dient.
Dritte Abwandlung der zweiten Ausführungsform
Bezugnehmend auf Fig. 32 teilen sich in dem ersten Anordnungs­ beispiel gemäß der dritten Abwandlung der zweiten Ausführungs­ form in der Spaltenrichtung benachbarte Speicherzellen die Sourcekontakte 130s. Da der Sourcekontakt 130s und der Drain­ kontakt 130d unabhängig von einer Wiederholungseinheit 140f in regelmäßigen Abständen angeordnet sind, ist die Speicherzel­ lengröße mit 6F2 entworfen. Die Wiederholungseinheit 140f ent­ spricht zwei Speicherzellen MC, die sich den gleichen Source­ kontakt 130s teilen. In dem Speicherfeld 10 sind die Wiederho­ lungseinheiten 140f in aufeinanderfolgender Weise angeordnet, wodurch die Speicherzellen MC in Zeilen und Spalten angeordnet sind.
Daraus resultierend können eine weiter erhöhte Integration des Speicherfeldes und dadurch eine Verringerung in der Größe der MRAM-Vorrichtung erzielt werden, obwohl der Daten-Schreib- oder -Lese-Vorgang nicht basierend auf der gefalteten Bitlei­ tungsstruktur durchgeführt werden kann.
Der mit dem Tunnelmagnetwiderstandselement TMR verbundene Drainkontakt 130d ist in jeder Speicherzelle gebildet. Ober­ halb des Drainkontakts 130d ist das Tunnelmagnetwiderstand­ selement TMR über den Kontakt 130b mit der entsprechenden Bit­ leitung BL verbunden. Zur Verwirklichung der Anordnung von Fig. 32 muß folglich die Schreib-Wortleitung WWL, wie in Fig. 18 gezeigt, in einer oberhalb der Bitleitung BL angeordneten Schicht gebildet sein.
Darüber hinaus kann die Leitungsbreite der Schreib-Wortleitung WWL, die weiter entfernt von dem Tunnelmagnetwidertandselement TMR ist als die Bitleitung BL und daher einen größeren Daten- Schreib-Strom erfordert, sichergestellt werden. Dadurch wird eine vergrößerte Querschnittsfläche der Schreib-Wortleitung WWL möglich gemacht. Dies setzt eine Stromdichte in der Schreib-Wortleitung WWL herab, was in einer erhöhten Zuverläs­ sigkeit der MRAM-Vorrichtung resultiert.
Bezugnehmend auf Fig. 33 entspricht das zweite Anordnungsbei­ spiel gemäß der dritten Abwandlung der zweiten Ausführungsform der Anordnung von Fig. 32 mit den bezüglich benachbarter Spei­ cherzellenspalten um 1/2 Rasterabstand (Halbrastermaß) ver­ schobenen Wiederholungseinheiten 140f. Da die Anordnung von Fig. 33 ansonsten die gleiche ist wie jene von Fig. 32, wird ihre detaillierte Beschreibung nicht wiederholt.
In einer derartigen Anordnung können die Tunnelmagnetwider­ standselemente TMR wechselweise in der Zeilenrichtung angeord­ net sein. Zusätzlich zu den Wirkungen der Anordnung von Fig. 32, kann deshalb auf einfache Weise das Speicherzellen- Rastermaß in der Zeilenrichtung sichergestellt werden. Dies gestattet eine weiter erhöhte Integration des Speicherfeldes.
Bezugnehmend auf Fig. 34 entspricht das dritte Anordnungsbei­ spiel gemäß der dritten Abwandlung der zweiten Ausführungsform der Anordnung von Fig. 32 mit den gegenüber benachbarten Spei­ cherzellenspalten um 1/4 Rasterabstand (Viertelrastermaß) ver­ schobenen Wiederholungseinheiten 140f.
Da die Anordnung von Fig. 34 ansonsten die gleiche ist, wie jene von Fig. 32, wird ihre detaillierte Beschreibung nicht wiederholt. Zusätzlich zu den Wirkungen der Anordnung von Fig. 32 kann als ein Ergebnis eine Stromdichte in der Schreib- Wortleitung WWL weiter herabgesetzt werden, was in einer wei­ ter verbesserten Zuverlässigkeit der MRAM-Vorrichtung resul­ tiert.
Dritte Ausführungsform
In der dritten Ausführungsform wird die Struktur zum genauen Einstellen einer Lese-Referenzspannung in dem Daten-Schreib- Vorgang beschrieben.
Bezugnehmend auf Fig. 35 wird hier angenommen, daß die Spei­ cherzellen MC1 und MC2 die Speicherdaten "0" bzw. "1" enthal­ ten. Die Speicherzellen MC1 und MC2 sind mit der Bitleitung BL verbunden. Die Bitleitung /BL, die zusammen mit der Bitleitung BL ein Bitleitungspaar bildet, ist mit einer Dummy- Speicherzelle DMC verbunden.
In dem Daten-Lese-Vorgang wird diesen Speicherzellen ein kon­ stanter Lesestrom (Daten-Lesestrom) Is von einer Stromversor­ gungsschaltung 51 einer Daten-Lese-Schaltung 50r zugeführt. In ähnlicher Weise wird beispielsweise ein gemeinsamer Lesestrom Is der Dummy-Speicherzelle DMC zugeführt.
Wie vorstehend beschrieben, weisen die Tunnelmagnetwiderstand­ selemente TMR der Speicherzellen, die die Speicherdaten "1" und "0" enthalten, die elektrischen Widerstandswerte Rh bzw. R1 auf. Der Unterschied zwischen Rh und Rl, d. h. der Unter­ schied zwischen den in den Tunnelmagnetwiderstandselementen TMR entsprechend dem Unterschied in dem Speicherdatenpegel er­ zeugten elektrischen Widerstandswerte wird hier mit ΔR be­ zeichnet. Im Allgemeinen wird ΔR so ausgelegt, daß es in dem Bereich von ungefähr 10% bis ungefähr 40% von R1 liegt.
Wenn die den Speicherdatenwert "0" enthaltende Speicherzelle MC1 für den Lesevorgang ausgewählt wird, wird eine Lese- Wortleitung RWLa aktiviert, so daß der Zugriffstransistor ATR der Speicherzelle MC1 AN geschaltet wird. Folglich wird zwi­ schen der Stromversorgungsschaltung 51 und der Erdspannung Vss ein Pfad des Lesestroms Is gebildet, der das Tunnelmagnetwi­ derstandselement TMR einschließt. Daraus resultierend regelt sich die über die Bitleitung BL zu der Daten-Lese-Schaltung 50r übertragene Lesespannung bei VL = Is.R ein. Der elektrische Widerstandswert R beinhaltet einen elektrischen Widerstands­ wert R1 des Tunnelmagnetwiderstandselements TMR der Speicher­ zelle MC1, einen Kanalwiderstand ihres Zugriffstransistors ATR, einen Leitungswiderstand der Bitleitung BL und derglei­ chen.
Wenn die den Speicherdatenwert "1" enthaltende Speicherzelle MC2 für den Lesevorgang ausgewählt ist, ist eine Lese- Wortleitung RWLb aktiviert, wodurch ein Pfad des Lesestroms Is in ähnlicher Weise für die Speicherzelle MC2 ausgebildet ist. Daraus resultierend regelt sich die Lesespannung bei VH = Is.(R+ΔR) ein, wobei dieser Wert höher ist als VL.
Der Daten-Lese-Vorgang wird durch Lesen und Verstärken der Spannungsdifferenz zwischen der mit der Speicherzelle verbun­ denen Bitleitung (BL in Fig. 35) und der mit der Dummy- Speicherzelle verbundenen Bitleitung (/BL in Fig. 35) durchge­ führt. Folglich muß die durch die Dummy-Speicherzelle erzeugte Lese-Referenzspannung Vref auf genaue Weise auf einen Wert na­ he eines Zwischenwertes zwischen den Lesespannungen VH und VL, d. h. (VH+VL)/2, eingestellt werden.
Gesetzt den Fall, die Dummy-Speicherzelle DMC ist angesichts der elektrischen Widerstandswerte RH und RL des Tunnelmagnet­ widerstandselements TMR aus einem Widerstandselement mit einem elektrischen Widerstandswert Rm gebildet (z. B. Rm = (Rh+R1)/2), dann kann beispielsweise eine geeignete Lese-Referenzspannung Vref durch Zuführen eines gemeinsamen Lesestroms Is an die Dummy-Speicherzelle DMC erzeugt werden.
In einer derartigen Struktur schwankt jedoch die Lese- Referenzspannung Vref entsprechend der Herstellungsschwankung des elektrischen Widerstandswertes Rm der Dummy-Speicherzelle. Darüber hinaus schwankt ein geeigneter Pegel der Lese- Referenzspannung Vref ebenfalls entsprechend der Herstellungs­ schwankung der zu lesenden Speicherzelle MC. Dies kann es mög­ licherweise schwierig machen, einen Signalspielraum bei dem Daten-Lese-Vorgang sicherzustellen, während die Herstellungs­ schwankung gestattet wird.
Bezugnehmend auf Fig. 36 weist eine Dummy-Speicherzelle DCP gemäß des ersten Strukturbeispiels der dritten Ausführungsform zwei parallel angeordnete Zelleneinheiten CU0 und CU1 auf. Je­ de der Zelleneinheiten CU0 und CU1 weist die gleiche Struktur wie die Speicherzelle MC auf und beinhaltet ein Tunnelmagnet­ widerstandselement TMR und einen Zugriffstransistor ATR, die zwischen die Bitleitung BL und die Erdspannung Vss in Reihe geschaltet sind.
Die entsprechenden Zugriffstransistoren ATR der Zelleneinhei­ ten CU0 und CU1 sind mit ihren Gates entsprechend mit den Dum­ my-Lese-Wortleitungen DRWL bzw. DRWL' verbunden, die gleich­ zeitig aktiviert oder deaktiviert werden.
In die Zelleneinheiten CU0 und CU1 werden unterschiedliche Speicherdatenwerte "0" bzw. "1" geschrieben.
In dem Daten-Lese-Vorgang wird der Dummy-Speicherzelle DCP von einer Stromversorgungsschaltung 52 ein konstanter Strom zuge­ führt, der dem Zweifachen des der Speicherzelle MC zugeführten Lesestroms Is, d. h. 2.Is, entspricht. Die Dummy-Lese- Wortleitungen DRWL und DRWL' werden beide bei dem Daten-Lese- Vorgang aktiviert.
Folglich sind bei dem Daten-Lese-Vorgang die beiden Zellenein­ heiten CU0 und CU1, die die Speicherdatenwerte "0" bzw. "1" enthalten, parallel zwischen die Bitleitung BL zum Übertragen der Lese-Referenzspannung Vref und die Erdspannung Vss ge­ schaltet. Daraus resultierend wird durch die Dummy- Speicherzelle DMP die folgende Lese-Referenzspannung Vref er­ zeugt:
Vref = 2.Is.1/(1/R + 1/(R + ΔR)) = 2.Is.(R + R)/(2 + ΔR/R) = (VL + VH)/2 (1).
Gesetzt den Fall, daß die Speicherzelle MC und die Zellenein­ heiten CU0, CU1 der Dummy-Speicherzelle DCP auf dem gleichen Speicherfeld unter den gleichen Herstellungsbedingungen herge­ stellt werden, dann weisen die entsprechenden Tunnelmagnetwi­ derstandselemente TMR wahrscheinlich die gleichen Eigenschaf­ ten auf. Deshalb kann die Lese-Referenzspannung Vref der Dum­ my-Speicherzelle DCP in zuverlässiger Weise auf einen Zwi­ schenwert zwischen den Lesespannungen VH und VL gesetzt wer­ den, wie er durch die obige Gleichung (1) gegeben ist, während die Herstellungsvariation gestattet wird.
Bezugnehmend auf Fig. 37 weist eine Dummy-Speicherzelle DCS entsprechend des zweiten Strukturbeispiels der dritten Ausfüh­ rungsform zwei in Reihe angeordnete Zelleneinheiten CU0 und CU1 auf. Jede der Zelleneinheiten CU0 und CU1 hat die gleiche Struktur wie die Speicherzelle MC.
Die entsprechenden Zugriffstransistoren ATR der Zelleneinhei­ ten CU0 und CU1 sind mit ihren Gates mit einer gemeinsamen Dummy-Lese-Wortleitung DRWL verbunden.
In die Zelleneinheiten CU0 und CU1 sind unterschiedliche Spei­ cherdatenwerte "0" bzw. "1" geschrieben. Der Daten-Schreib- Vorgang der Dummy-Speicherzelle DCS kann in der gleichen Weise wie jener der Dummy-Speicherzelle DCP durchgeführt werden.
In dem Daten-Lese-Vorgang wird der Dummy-Speicherzelle DCS von der Stromversorgungsschaltung 52 ein konstanter Strom zuge­ führt, der der Hälfte des der Speicherzelle MC zugeführten Le­ sestroms Is, d. h. Is/2, entspricht. Die Dummy-Lese-Wortleitung DRWL wird bei dem Daten-Lese-Vorgang aktiviert.
Folglich sind bei dem Daten-Lese-Vorgang die beiden Zellenein­ heiten CU0 und CU1, die die Speicherdatenwerte "0" bzw. "1" enthalten, in Reihe zwischen die Bitleitung BL zum Übertragen der Lese-Referenzspannung Vref und die Erdspannung Vss ge­ schaltet. Daraus resultierend wird durch die Dummy- Speicherzelle DCS die folgende Lese-Referenzspannung Vref er­ zeugt:
Vref = (Is/2).(R + (R + ΔR)) = Is.(R + ΔR/2) = (VL + VH)/2 (2).
Wie vorstehend beschrieben, wird angenommen, daß die entspre­ chenden Tunnelmagnetwiderstandselemente TMR der Speicherzelle MC und die Zelleneinheiten CU0, CU1 der Dummy-Speicherzelle DCS die gleichen Eigenschaften aufweisen. Deshalb kann die Le­ se-Referenzspannung Vref der Dummy-Speicherzelle DCS in zuver­ lässiger Weise auf einen Zwischenwert der Lese-Spannungen VH und VL gesetzt werden, wie er durch die obige Gleichung (2) gegeben ist, während die Herstellungsschwankung gestattet wird.
Darüber hinaus weist die Dummy-Speicherzelle DCS im Vergleich zu der Dummy-Speicherzelle DCP von Fig. 36 bei dem Daten-Lese- Vorgang einen geringeren Stromverbrauch auf.
Es ist zu beachten, daß hier im Folgenden die Dummy- Speicherzelle DCP von Fig. 36 auch als "Parallel-Dummy-Zelle DCP" und die Dummy-Speicherzelle DCS von Fig. 37 auch als "Reihen-Dummy-Zelle DCS" bezeichnet werden.
Erste Abwandlung der dritten Ausführungsform
Hier im Folgenden werden Variationen der Speicherfeldstruktur, die die Dummy-Speicherzellen gemäß der dritten Ausführungsform aufweist, beschrieben.
Bezugnehmend auf Fig. 38 weist das Speicherfeld 10 eine Mehr­ zahl von in Zeilen und Spalten angeordneten Speicherzellen MC und eine Mehrzahl von Dummy-Speicherzellen, die so angeordnet sind, daß die zwei Dummy-Zeilen bilden auf. Die Parallel- Dummy-Zellen DCP von Fig. 36 werden als Dummy-Speicherzellen verwendet. Obwohl dies in der Figur nicht vollständig gezeigt ist, sind die Speicherzellen MC in dem Speicherfeld 10 in n Zeilen und m Spalten (wobei n, m jeweils eine natürliche Zahl ist) angeordnet.
Jede Parallel-Dummy-Zelle DCP weist zwei parallel angeordnete Zelleneinheiten CU auf. Jede Zelleneinheit hat die gleiche Struktur wie die Speicherzelle MC. Somit können die in Zeilen und Spalten angeordneten Speicherzellen MC in dem Speicherfeld 10 als Zelleneinheiten der Parallel-Dummy-Zellen DCP verwendet werden. Folglich muß die Anzahl von Zeilen von Speicherzellen MC in dem Speicherfeld 10 lediglich erhöht werden, wodurch die Anordnung der Dummy-Speicherzellen vereinfacht wird, ohne den Herstellungsprozeß zu verkomplizieren.
In dem Speicherfeld 10 sind entsprechend den entsprechenden Speicherzellenzeilen Lese-Wortleitungen RWL und Schreib- Wortleitungen WWL (nicht gezeigt) vorgesehen. Entsprechend den entsprechenden Speicherzellenspalten sind auch Bitleitungspaa­ re BLP vorgesehen. Jedes Bitleitungspaar BLP wird aus komple­ mentären Bitleitungen BL und /BL gebildet. Obwohl dies in der Figur nicht vollständig gezeigt ist, sind die Lese- Wortleitungen RWL1 bis RWLn, die Schreib-Wortleitungen WWL1 bis WWLn, die Bitleitungspaare BLP1 bis BLPm und die Bitlei­ tungen BL1 bis BLm, /BL1 bis BLm in dem gesamten Speicherfeld 10 vorgesehen.
Fig. 38 zeigt in beispielhafter Weise die Lese-Wortleitungen RWL1 und RWL2, die der ersten bzw. zweiten Speicherzellenzeile entsprechen, und die Bitleitungspaare BLP1 und BLP2, die der ersten bzw. zweiten Spalte entsprechen. Das Bitleitungspaar BLP1 ist durch die Bitleitungen BL1 und /BL1 gebildet und das Bitleitungspaar BLP2 ist durch die Bitleitungen BL2 und /BL2 gebildet.
Es ist zu beachten, daß hier im Folgenden die Schreib- Wortleitungen, die Lese-Wortleitungen, die Bitleitungen und die Bitleitungspaare auch in kollektiver Weise durch WWL bzw. RWL bzw. BL (/BL) bzw. BLP bezeichnet werden. Eine spezielle Schreib-Wortleitung, Lese-Wortleitung, Bitleitung und ein spe­ zielles Bitleitungspaar werden mit WWL1, RWL1, BL1 (/BL1), BLP1 und dergleichen bezeichnet.
Die Speicherzellen MC jeder Zeile sind entweder mit den Bit­ leitungen BL oder den Bitleitungen /BL verbunden. In dem Fall der Speicherzellen MC der ersten Spalte, ist beispielsweise die Speicherzelle der ersten Zeile mit der Bitleitung BL1 ver­ bunden und die Speicherzelle der zweiten Zeile ist mit der Bitleitung /BL1 verbunden. In ähnlicher Weise sind die Spei­ cherzellen MC der ungeraden Zeilen entsprechend mit einer der Bitleitungen BL1 bis BLm der Bitleitungspaare verbunden und die Speicherzellen MC der geraden Zeilen sind entsprechend mit den anderen Bitleitungen /BL1 bis /BLm verbunden.
Wenn daraus resultierend die Lese-Wortleitung RWL entsprechend des Zeilenauswahlergebnisses selektiv aktiviert ist, sind ent­ weder die einen Bitleitungen BL1 bis BLm oder die anderen Bit­ leitungen /BL1 bis /BLm der Bitleitungspaare mit den Speicher­ zellen MC verbunden.
Eine über zwei Zeilen angeordnete Mehrzahl von Parallel- Dummyzellen DCP ist entsprechend mit den Bitleitungen BL1 bis BLm und /BL1 bis /BLm verbunden. Jede Parallel-Dummyzelle DCP wird entweder über eine Dummy-Lese-Wortleitung DRWL1 oder eine Dummy-Lese-Wortleitung DRWL2 ausgewählt. Die durch die Dummy- Lese-Wortleitung DRWL1 ausgewählten Parallel-Dummyzellen DCP sind entsprechend mit den Bitleitungen /BL1 bis /BLm verbun­ den. Die durch die Dummy-Lese-Wortleitung DRWL2 ausgewählten verbleibenden Parallel-Dummyzellen DCP sind entsprechend mit den Bitleitungen BL1 bis BLm verbunden.
Die Dummy-Lese-Wortleitungen DRWL1 und DRWL2 werden selektiv aktiviert, um entweder die einen Bitleitungen BL oder die an­ deren Bitleitungen /BL der Bitleitungspaare, d. h. die Bitlei­ tungen, die nicht mit den Speicherzellen MC der ausgewählten Speicherzellenzeile verbunden sind, entsprechend mit den Par­ allel-Dummyzellen DCP zu verbinden.
Daraus resultierend werden die einen Bitleitungen BL1 bis BLm bzw. die anderen Bitleitungen /BL1 bis /BLm des entsprechenden Bitleitungspaares mit einer Mehrzahl von Speicherzellen MC der ausgewählten Speicherzellenzeile bzw. einer Mehrzahl von Par­ allel-Dummyzellen verbunden.
Der Spaltendekodierer 25 aktiviert entsprechend dem Dekodie­ rergebnis der Spaltenadresse CA eine der Spaltenauswahlleitun­ gen CSL1 bis CSLm auf den ausgewählten Zustand (H-Pegel). Die Spaltenauswahlleitungen CSL1 bis CSLm sind entsprechend den entsprechenden Speicherzellenspalten vorgesehen.
Die Struktur eines in der Lese/Schreib-Steuerschaltung 50 ent­ haltenen Spaltenauswahl-Gatters wird im Folgenden beschrieben.
Die Spaltenauswahl-Gatter CSG1, CSG2, . . . sind entsprechend den entsprechenden Speicherzellenspalten vorgesehen. Eines der Mehrzahl von Spaltenauswahl-Gattern wird entsprechend des Spaltenauswahlergebnisses des Spaltendekodierers 25 AN ge­ schaltet, wodurch die Datenbusse DB und /DB eines Datenbus- Paares DBP mit den entsprechenden Bitleitungen BL bzw. /BL verbunden werden.
Beispielsweise weist das Spaltenauswahl-Gatter CSG1 einen Transistorschalter auf, der elektrisch zwischen den Datenbus DB und die Bitleitung BL1 geschaltet ist, sowie einen Transi­ storschalter, der elektrisch zwischen den Datenbus /DB und die Bitleitung /BL1 geschaltet ist. Diese Transistorschalter wer­ den entsprechend dem Spannungspegel der Spaltenauswahlleitung CSL1 AN/AUS geschaltet. Spezieller verhält es sich so, daß, wenn die Spaltenauswahlleitung CSL1 auf den ausgewählten Zu­ stand (H-Pegel) aktiviert wurde, das Spaltenauswahlgatter CSG1 die Datenbusse DB bzw. /DB mit den Bitleitungen BL1 bzw. /BL1 elektrisch verbindet. Die den anderen Speicherzellenspalten entsprechenden Spaltenauswahlgatter weisen die gleiche Struk­ tur auf.
Die Lese/Schreib-Steuerschaltung 60 ist mit dem dazwischenge­ fügten Speicherfeld 10 gegenüber den Spaltenauswahl-Gattern CSG1 bis CSGm angeordnet.
Die Lese/Schreib-Steuerschaltung 60 weist Bitleitungs- Anschlußtransistoren 62-1, 62-2, . . . auf, die entsprechend ei­ nem Bitleitungs-Abgleichsignal BLEQ AN/AUS geschaltet werden. Die Bitleitungs-Anschlußtransistoren sind entsprechend den Speicherzellenspalten vorgesehen. Beispielsweise entspricht der Bitleitungs-Anschlußtransistor 62-1 der ersten Speicher­ zellenspalte und verbindet in Reaktion auf die Aktivierung (H- Pegel) des Bitleitungs-Abgleichsignals BLEQ die Bitleitungen BL1 und /BL1 auf elektrische Weise miteinander.
In ähnlicher Weise verbindet in Reaktion auf die Aktivierung des Bitleitungs-Abgleichsignals BLEQ jeder der den anderen Speicherzellenspalten entsprechenden Bitleitungs- Anschlußtransistoren die Bitleitungen BL und /BL elektrisch miteinander. Hier im Folgenden werden die Bitleitungs- Anschlußtransistoren 62-1 bis 62-m auch kollektiv als Bitlei­ tungs-Anschlußtransistoren 62 bezeichnet.
Das Bitleitungs-Abgleichsignal BLEQ wird durch die Steuer­ schaltung 5 erzeugt. Das Bitleitungs-Abgleichsignal BLEQ wird zur Aktivierung auf den H-Pegel gebracht, wenn die MRAM- Vorrichtung 1 sich in dem Bereitschaftszustand befindet, wenn das Speicherfeld 10 sich während des aktiven Zeitraums der MRAM-Vorrichtung 1 in dem nichtausgewählten Zustand befindet und wenn der Daten-Schreib-Vorgang während des aktiven Zeit­ raums der MRAM-Vorrichtung 1 durchgeführt wird. Das Bitlei­ tungs-Abgleichsignal BLEQ wird zur Aktivierung auf den H-Pegel gebracht, um in jeder Speicherzellenspalte die Bitleitungen BL und /BL jedes gefalteten Bitleitungspaares miteinander zu ver­ binden.
Das Bitleitungs-Abgleichsignal BLEQ wird zur Deaktivierung auf den L-Pegel gebracht, wenn der Daten-Lese-Vorgang während des aktiven Zeitraums der MRAM-Vorrichtung 1 durchgeführt wird. Als Reaktion hierauf werden die Bitleitungen BL und /BL jedes Bitleitungspaares in jeder Speicherzellenspalte voneinander getrennt.
Eine nicht gezeigte Vorlade-Schaltung lädt jede der Bitleitun­ gen BL, /BL zu einem vorgeschriebenen Zeitpunkt vor dem Daten- Lese-Vorgang auf eine vorgeschriebene Vorlade-Spannung vor.
Fig. 39 ist ein Konzeptdiagramm, das den Daten-Schreib-Vorgang in die Parallel-Dummyzelle veranschaulicht.
Fig. 39 veranschaulicht in beispielhafter Weise den Daten- Schreib-Vorgang in zwei dem Bitleitungspaar BLP1 entsprechen­ den Parallel-Dummyzellen DCP.
Bezugnehmend auf Fig. 39 weist die mit der Bitleitung BL1 ver­ bundene Parallel-Dummyzelle DCP die Zelleneinheiten CU1 und CU2 auf. In ähnlicher Weise weist die mit der Bitleitung /BL1 verbundene Parallel-Dummyzelle DCP die Zelleneinheiten CU3 und CU4 auf.
Die Dummy-Schreib-Wortleitungen DWWL1 und DWWL2 erstrecken sich in einer Richtung, die die Bitleitungen BL, /BL kreuzt, d. h. in der Zeilenrichtung. Die Dummy-Schreib-Wortleitungen DWWL1 und DWWL2 entsprechen den beiden Zelleneinheiten von je­ der der über zwei Zeilen angeordneten Mehrzahl von Parallel- Dummyzellen DCP.
Bei dem Daten-Schreib-Vorgang ist der Bitleitungs- Anschlußtransistor 62-1 AN geschaltet. Deshalb fließt der dem Bitleitungspaar BLP1 zugeführte Daten-Schreib-Strom in beiden Richtungen über die Bitleitungen BL1 und /BL1.
Wie durch die durchgezogenen Pfeile in der Figur gezeigt, wird zunächst die Dummy-Schreib-Wortleitung DWWL1 aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hindurch fließt. Darüber hinaus wird dem Bitleitungspaar BLP1 ein Daten-Schreib-Strom +Iw zugeführt. Somit werden die Speicherdaten unterschiedli­ cher Pegel entsprechend in die Zelleneinheiten CU1 und CU3 ge­ schrieben. Es wird hier angenommen, daß der Datenwert "1" in die Zelleneinheit CU1 geschrieben wird und der Datenwert "0" in die Zelleneinheit CU3 geschrieben wird.
Wie durch die gestrichelten Pfeile in der Figur gezeigt, wird danach die Dummy-Schreib-Wortleitung DWWL2 aktiviert, so daß der Daten-Schreib-Strom Ip durch sie hindurch fließt. Darüber hinaus wird ein Daten-Schreib-Strom -Iw in der umgekehrten Richtung wie der Daten-Schreib-Strom +Iw an das Bitleitungs­ paar BLP1 angelegt. Somit können die Speicherdaten mit von den Pegeln der Zelleneinheiten CU1 und CU3 unterschiedlichen Pe­ geln in die Zelleneinheiten CU2 bzw. CU4 geschrieben werden. Spezieller wird der Datenwert "0" in die Zelleneinheit CU2 ge­ schrieben und der Datenwert "1" in die Zelleneinheit CU4 ge­ schrieben.
Ebenso bezüglich der Parallel-Dummyzellen DCP, die den anderen Bitleitungspaaren entsprechen, wird parallel der gleiche Da­ ten-Schreib-Vorgang durchgeführt. Daraus resultierend können entsprechend die Speicherdatenwerte "1" und "0" in zwei Schreib-Zyklen in zwei Zelleneinheiten jeder Parallel- Dummyzelle DCP geschrieben werden.
Der Daten-Schreib-Vorgang an der Dummy-Speicherzelle kann ent­ weder als Teil einer Initialisierungssequenz nach dem Anlegen der Betriebsspannung an die MRAM-Vorrichtung durchgeführt wer­ den oder periodisch während des Betriebs der MRAM-Vorrichtung durchgeführt werden. Beispielsweise kann der Daten-Schreib- Vorgang an der Dummy-Speicherzelle in jedem Zyklus bei jedem Speicherzugriff durchgeführt werden.
Wieder bezugnehmend auf Fig. 38 gibt die Daten-Lese-Schaltung 50r bei dem Daten-Lese-Vorgang Lese-Daten DOUT aus. Die Daten- Lese-Schaltung 50r weist Stromversorgungsschaltungen 51 und 52 zum Zuführen eines konstanten Stromes Is bzw. 2.Is an die in­ ternen Knoten Ns1 bzw. Ns2 in Reaktion auf die Versorgungs­ spannung Vcc, einen Verstärker 53 zum Verstärken des Span­ nungsunterschiedes zwischen den internen Knoten Ns1 und Ns2 und zum Ausgeben der Lese-Daten DOUT, einen Schalter 54 zum Verbinden eines der internen Knoten Ns1 und Ns2 mit dem Daten­ bus DB und einen Schalter 55 zum Verbinden des anderen inter­ nen Knotens mit dem Datenbus /DB auf.
Die Schalter 54 und 55 bewerkstelligen basierend auf einem Zeilenauswahlsignal RAO eine komplementäre Auswahl. Das Zei­ lenauswahlsignal RAO ist ein 1-Bit-Signal, das anzeigt, ob die ausgewählte Speicherzellenzeile eine gerade Zeile oder eine ungerade Zeile ist. Spezieller verhält es sich so, daß, wenn eine ungerade Zeile ausgewählt ist, der Schalter 54 den inter­ nen Knoten Ns1 mit dem Datenbus DB verbindet und der Schalter 55 den internen Knoten Ns2 mit dem Datenbus /DB verbindet. Wenn im Gegensatz dazu eine gerade Zeile ausgewählt ist, ver­ bindet der Schalter 54 den internen Knoten Ns2 mit dem Daten­ bus DB und der Schalter 55 den internen Knoten Ns1 mit dem Da­ tenbus /DB.
Daraus resultierend wird in dem dem Spaltenauswahlergebnis entsprechenden Bitleitungspaar der Lesestrom Is der mit der Speicherzelle MC verbundenen Bitleitung zugeführt. Anderer­ seits wird der mit der Parallel-Dummyzelle verbundenen Bitlei­ tung ein Strom zugeführt, der dem Zweifachen des Lesestroms, d. h. 2.Is, entspricht. Somit wird entsprechend den Speicherda­ ten der ausgewählten Speicherzelle MC an dem internen Knoten Ns1 die Lesespannung VH oder VL erzeugt. Andererseits wird, wie in Verbindung mit Fig. 36 beschrieben, die Lese- Referenzspannung Vref an dem internen Knoten Ns2 durch die Parallel-Dummyzelle erzeugt.
Der Verstärker 53 liest und verstärkt den Spannungsunterschied zwischen den internen Knoten Ns1 und Ns2, d. h. den Unterschied zwischen der Lesespannung VH oder VL und der Lese- Referenzspannung Vref, wodurch die den Speicherdaten der aus­ gewählten Speicherzelle entsprechenden Lese-Daten DOUT erzeugt werden.
Somit kann der auf der gefalteten Bitleitungsstruktur basie­ rende Daten-Lese-Vorgang mit einem großen Signalspielraum durchgeführt werden, indem die Lese-Referenzspannung Vref, die in zuverlässiger Weise auf einen Zwischenwert der Lese- Spannungen VH und VL gesetzt ist, verwendet wird, während eine Herstellungsschwankung gestattet wird.
Zweite Abwandlung der dritten Ausführungsform
In der zweiten Abwandlung der dritten Ausführungsform wird ein Speicherfeld beschrieben, das die Parallel-Dummyzellen DCP in der offenen Bitleitungsstruktur verwendet.
Bezugnehmend auf Fig. 40 wird das Speicherfeld in zwei Spei­ chermatrizen MTa und MTb in der Zeilenrichtung unterteilt. In jeder Speichermatrix MTa, MTb sind entsprechend den Speicher­ zellenzeilen Lese-Wortleitungen RWL und Schreib-Wortleitungen WWL (nicht gezeigt) vorgesehen und entsprechend den Speicher­ zellenspalten Bitleitungen BL vorgesehen.
Basierend auf der offenen Bitleitungsstruktur weist jede Spei­ chermatrix MTa, MTb die gleiche Anzahl von Bitleitungen auf. In Fig. 40 sind die in der einen Speichermatrix MTa vorgesehe­ nen Bitleitungen mit BL1, BL2, . . . bezeichnet und die in der anderen Speichermatrix MTb vorgesehenen Bitleitungen sind mit /BL1, /BL2, . . . bezeichnet. Die Speicherzellen MC sind in je­ der Speicherzellenzeile mit jeder Bitleitung verbunden.
Fig. 40 zeigt in beispielhafter Weise die Lese-Wortleitungen RWLla, RWL2a bzw. RWL1b, RWL2b, die den ersten und zweiten Speicherzellenzeilen entsprechen und die Bitleitungen BL1, /BL1 bzw. BL2, /BL2, die den ersten und zweiten Speicherzel­ lenspalten entsprechen. Eine nichtgezeigte Vorladeschaltung setzt zu einem vorgeschriebenen Zeitpunkt vor dem Daten-Lese- Vorgang die Bitleitungen BL und /BL auf eine vorgeschriebene Vorladespannung.
In jeder Speichermatrix MTa, MTb ist eine Mehrzahl von Dummy- Speicherzellen derart angeordnet, daß sie eine einzige Dummy- Zeile bilden. Die Parallel-Dummyzellen DCP von Fig. 36 werden als Dummy-Speicherzellen verwendet.
Die Mehrzahl von Parallel-Dummyzellen DCP in der Speicherma­ trix MTa ist entsprechend mit den Bitleitungen BL1, BL2, . . . verbunden. Die Mehrzahl von Parallel-Dummyzellen DCP in der Speichermatrix MTb ist entsprechend mit den Bitleitungen /BL1, /BL2, . . . verbunden.
Jede der Parallel-Dummyzellen DCP in der Speichermatrix MTa wird durch eine Dummy-Lese-Wortleitung DRWLa ausgewählt. Jede der Parallel-Dummyzellen DCP in der Speichermatrix MTb wird durch eine Dummy-Lese-Wortleitung DRWLb ausgewählt.
Die Dummy-Lese-Wortleitung DRWLa, DRWLb wird in der nichtaus­ gewählten Speichermatrix aktiviert, die nicht die zu lesende Speicherzelle aufweist. Die dem Zeilenauswahlergebnis entspre­ chende Lese-Wortleitung RWL wird in der ausgewählten Speicher­ matrix aktiviert, die die zu lesende Speicherzelle aufweist.
Daraus resultierend wird in der ausgewählten Speichermatrix die Bitleitung mit der Speicherzelle MC verbunden und in der nichtausgewählten Speichermatrix die Bitleitung mit der Paral­ lel-Dummyzelle DCP verbunden.
Hier im Folgenden wird der Daten-Schreib-Vorgang in die Paral­ lel-Dummyzelle DCP beschrieben.
In jeder der Speichermatrizen MTa und MTb sind entsprechend den beiden Zelleneinheiten jeder Parallel-Dummyzelle DCP zwei Dummy-Schreib-Wortleitungen vorgesehen. Die Dummy-Schreib- Wortleitungen erstrecken sich in einer Richtung, die die Bit­ leitungen BL, /BL kreuzt, d. h. in der Zeilenrichtung. Speziel­ ler sind die Dummy-Schreib-Wortleitungen DWWLa1 und DWWLa2 in der Speichermatrix MTa vorgesehen und die Dummy-Schreib- Wortleitungen DWWLb1 und DWWLb2 in der Speichermatrix MTb vor­ gesehen.
Zunächst werden die Dummy-Schreib-Wortleitungen DWWLa1 und DWWLb1 aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hindurchfließt. Darüber hinaus wird jeder Bitleitung BL, /BL ein Daten-Schreib-Strom zugeführt. Somit werden Speicherdaten des gleichen Pegels (d. h. "1") in eine der Zelleneinheiten je­ der Parallel-Dummyzelle DCP geschrieben.
Danach werden die Dummy-Schreib-Wortleitungen DWWLa2 und DWWLb2 aktiviert, so daß der Daten-Schreib-Strom Ip durch sie hindurchfließt. Darüber hinaus wird den Bitleitungen BL, /BL ein Daten-Schreib-Strom mit einer zur Richtung des vorher er­ wähnten Daten-Schreib-Stroms entgegengesetzten Richtung zuge­ führt. Somit können Speicherdaten eines zu dem oben beschrie­ benen Pegel (z. B. "0") unterschiedlichen Pegels in die anderen Zelleneinheit jeder Parallel-Dummyzelle DCP geschrieben wer­ den.
Daraus resultierend können entsprechend die Speicherdatenwerte "1" und "0" in zwei Schreibzyklen in zwei Zelleneinheiten je­ der Parallel-Dummyzelle DCP geschrieben werden. Der Zeitraum des Durchführens des Daten-Schreib-Vorgangs in die Dummy- Speicherzellen ist der gleiche, wie der in der ersten Abwand­ lung der dritten Ausführungsform beschriebene.
In jeder Speichermatrix MTa, MTb, sind entsprechend den Spei­ cherzellenspalten Spaltenauswahl-Gatter vorgesehen. Die Spal­ tenauswahl-Gatter CSG1a, CSG2a, . . ., in der Speichermatrix MTa verbinden entsprechend die Bitleitungen BL1, BL2, . . . mit dem Datenbus DB. Die Spaltenauswahl-Gatter CSGlb, CSG2b, . . . in der Speichermatrix MTb verbinden entsprechend die Bitleitungen /BL1, /BL2, . . . mit dem Datenbus /DB.
Zwei in den Speichermatrizen MTa und MTb der gleichen Spei­ cherzellenspalte entsprechende Spaltenauswahl-Gatter werden entsprechend dem Spaltenauswahlergebnis des Spaltendekodierers 25 gemeinsam AN/AUS geschaltet. Deshalb werden die dem Spal­ tenauswahlergebnis entsprechenden Bitleitungen BL bzw. /BL mit den Datenbussen DB bzw. /DB verbunden.
Daraus resultiert, daß, wenn die Speichermatrix MTa ausgewählt ist, der Datenbus DB mit der ausgewählten Speicherzelle ver­ bunden ist und der Datenbus /DB mit einer Parallel-Dummyzelle DCP verbunden ist. Wenn im Gegensatz dazu die Speichermatrix MTb ausgewählt ist, ist der Datenbus /DB mit der ausgewählten Speicherzelle verbunden und der Datenbus DB ist mit einer Par­ allel-Dummyzelle DCP verbunden.
Die Daten-Lese-Schaltung 50r hat die gleiche Struktur wie je­ ne, die in Fig. 38 gezeigt ist, und weist Stromversorgungs­ schaltungen 51 und 52, einen Verstärker 53, und Schalter 54 und 55 auf.
In Fig. 40 bewerkstelligen die Schalter 54 und 55 basierend auf einem Speichermatrix-Auswahlsignal MTO eine komplementäre Auswahl. Das Speichermatrix-Auswahlsignal MTO ist ein 1-Bit- Signal, das anzeigt, welche der Speichermatrizen MTa und MTb ausgewählt ist. Wenn spezieller die Speichermatrix MTa ausge­ wählt ist, verbindet der Schalter 54 den internen Knoten Ns1 mit dem Datenbus DB und der Schalter 55 verbindet den internen Knoten Ns2 mit dem Datenbus /DB. Wenn im Gegensatz dazu die Speichermatrize MTb ausgewählt ist, verbindet der Schalter 54 den internen Knoten Ns2 mit dem Datenbus DB und der Schalter 55 verbindet den internen Knoten Ns1 mit dem Datenbus /DB.
Daraus resultierend wird in der ausgewählten Speichermatrix der Lesestrom Is der mit der Speicherzelle MC verbundenen Bit­ leitung zugeführt. In der nichtausgewählten Speichermatrix wird ein dem Zweifachen des Lesestroms, d. h. 2.Is, entspre­ chender Strom der mit der Parallel-Dummyzelle verbundenen Bit­ leitung zugeführt. Somit wird entsprechend den Speicherdaten der ausgewählten Speicherzelle MC an dem internen Knoten Ns1 die Lese-Spannung VH oder VL erzeugt. Andererseits wird wie in Verbindung mit Fig. 36 beschrieben, die Lese-Referenzspannung Vref durch die Parallel-Dummyzelle an dem internen Knoten Ns2 erzeugt.
Wie in dem Fall der ersten Abwandlung der dritten Ausführungs­ form kann somit der Daten-Lese-Vorgang mit einem großen Si­ gnalspielraum durchgeführt werden, indem die Lese- Referenzspannung Vref verwendet wird, die in zuverlässiger Weise auf einen Zwischenwert der Lese-Spannungen VH und VL ge­ setzt ist, während eine Herstellungsschwankung gestattet wird, das heißt, durch Lesen und Verstärken des Spannungsunterschie­ des zwischen der Lesespannung VF oder VL und der Lese- Referenzspannung Vref.
Dritte Abwandlung der dritten Ausführungsform
Bezugnehmend auf Fig. 41 unterscheidet sich die Struktur der dritten Abwandlung der dritten Ausführungsform von jener der ersten Abwandlung der dritten Ausführungsform, die in Fig. 38 gezeigt ist, darin, daß anstelle der Parallel-Dummyzellen DCP die Reihen-Dummyzellen DCS von Fig. 37 vorgesehen sind. Dar­ über hinaus wird der der Dummy-Speicherzelle bei dem Daten- Lese-Vorgang von der Stromversorgungsschaltung 52 zugeführte Strombetrag auf die Hälfte des Betrags des der Speicherzelle MC zugeführten Lesestroms Is, d. h. Is/2, gesetzt.
Da die mit dem Daten-Lese-Betrieb verbundene Struktur anson­ sten die gleiche ist wie jene von Fig. 38, wird ihre detail­ lierte Beschreibung nicht wiederholt.
Fig. 42 ist ein Konzeptdiagramm, das den Daten-Schreib-Vorgang in die Reihen-Dummyzelle DCS veranschaulicht.
Fig. 42 veranschaulicht in beispielhafter Weise den Daten- Schreib-Vorgang in zwei dem Bitleitungspaar BLP1 entsprechende Reihen-Dummyzellen DCS.
Bezugnehmend auf Fig. 42 weist die mit der Bitleitung BL1 ver­ bundene Reihen-Dummyzelle DCS die Zelleneinheiten CU1 und CU2 auf. In ähnlicher Weise weist die mit der Bitleitung /BL1 ver­ bundene Reihen-Dummyzelle DCS die Zelleneinheiten CU3 und CU4 auf.
Die Dummy-Schreib-Wortleitungen DWWL1 und DWWL2 erstrecken sich in einer Richtung, die die Bitleitungen BL, /BL kreuzt, d. h. in der Zeilenrichtung. In entsprechender Weise entspre­ chen die Dummy-Schreib-Wortleitungen DWWL1 und DWWL2 den Zei­ len der Reihen-Dummyzellen DCS.
Bei dem Daten-Schreib-Vorgang wird der Bitleitungsanschluß­ transistor 62-1 AN geschaltet. Deshalb fließt der dem Bitlei­ tungspaar BLP1 zugeführte Daten-Schreib-Strom in beiden Rich­ tungen durch die Bitleitungen BL1 und /BL1.
Die Dummy-Schreib-Wortleitung DWWL1 wird aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hindurchfließt. Darüber hin­ aus wird dem Bitleitungspaar BLP1 ein Daten-Schreib-Strom Iw zugeführt. Somit werden die Speicherdaten unterschiedlicher Pegel entsprechend in die Zelleneinheiten CU1 und CU2 ge­ schrieben. Es wird hier angenommen, daß der Datenwert "1" in die Zelleneinheit CU1 geschrieben wird und der Datenwert "0" in die Zelleneinheit CU2 geschrieben wird.
In ähnlicher Weise wird die Dummy-Schreib-Wortleitung DWWL2 aktiviert, so daß der Daten-Schreib-Strom Ip durch sie hin­ durchfließt. Darüber hinaus wird dem Bitleitungspaar BLP1 der Daten-Schreib-Strom Iw zugeführt. Somit können die Speicherda­ ten unterschiedlicher Pegel in die Zelleneinheiten CU3 bzw. CU4 geschrieben werden. Der gleiche Daten-Schreib-Vorgang wird ebenso bezüglich der Reihen-Dummyzellen DCS der anderen Bit­ leitungspaare parallel durchgeführt. Daraus resultierend kön­ nen entsprechend die Speicherdatenwerte "1" und "0" in die beiden Zelleneinheiten jeder Reihen-Dummyzelle DCS geschrieben werden.
Es ist zu beachten, daß durch das gleichzeitige Aktivieren der Dummy-Schreib-Wortleitungen DWWL1 und DWWL2 die Daten in jede Reihen-Dummyzelle in einem einzigen Schreibzyklus geschrieben werden können. Da der Zeitraum des Durchführens des Daten- Schreib-Vorgangs in die Dummy-Speicherzellen der gleiche ist, wie jener, der oben beschrieben ist, wird seine Beschreibung nicht wiederholt.
Da der Daten-Lese-Vorgang der gleiche ist, wie jener der er­ sten Abwandlung der dritten Ausführungsform, wird seine de­ taillierte Beschreibung nicht wiederholt. Sogar wenn die Rei­ hen-Dummyzellen verwendet werden, kann somit der Daten-Lese- Vorgang mit einem großen Signalspielraum durchgeführt werden, indem die Lese-Referenzspannung Vref, die in zuverlässiger Weise auf einen Zwischenwert der Lesespannungen VH und VL ge­ setzt ist, verwendet wird, während eine Herstellungsvariation gestattet wird. Darüber hinaus ermöglicht die Verwendung der Reihen-Dummyzellen die Herabsetzung des Leistungsverbrauchs bei dem Daten-Lese-Vorgang sowie die Verringerung der Daten- Schreibzeit in die Dummy-Speicherzelle. Die Zuverlässigkeit der Speicherzelle hängt in hohem Maße von einem durch einen Tunnelfilm (Tunnelbarriere 104 in Fig. 3) fließenden Strom ab. Da dieser Strom in der Reihen-Dummyzelle auf ungefähr die Hälfte reduziert ist, ist die Zuverlässigkeit der Dummyzelle verbessert.
Vierte Abwandlung der dritten Ausführungsform
Bezugnehmend auf Fig. 43 unterscheidet sich die Struktur der vierten Abwandlung der dritten Ausführungsform von jener der zweiten Abwandlung der dritten Ausführungsform, die in Fig. 40 gezeigt ist, darin, daß anstelle der Parallel-Dummyzellen DCP die Reihen-Dummyzellen DCS von Fig. 37 vorgesehen sind. Dar­ über hinaus ist der der Dummy-Speicherzelle bei dem Daten- Lese-Vorgang von der Stromversorgungsschaltung 52 zugeführte Strombetrag auf die Hälfte des der Speicherzelle MC zugeführ­ ten Stroms Is, d. h. Is/2, gesetzt.
Da die mit dem Daten-Lese-Vorgang verbundene Struktur anson­ sten die gleiche ist, wie jene von Fig. 40, wird ihre detail­ lierte Beschreibung nicht wiederholt.
Hier im Folgenden wird der Daten-Schreib-Vorgang in die Rei­ hen-Dummyzelle DCS beschrieben.
Die Dummy-Schreib-Wortleitungen DWWLa und DWWLb sind entspre­ chend den Speichermatrizen MTa und MTb in der Zeilenrichtung vorgesehen.
Zunächst werden die Dummy-Schreib-Wortleitungen DWWLa und DWWLb aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hindurchfließt. Darüber hinaus wird jeder Bitleitung BL, /BL ungerader Spalten ein Daten-Schreib-Strom +Iw zugeführt. Somit werden Speicherdaten des gleichen Pegels (z. B. "1") in eine der Zelleneinheiten jeder Reihen-Dummyzelle DCS (die Zellen­ einheiten CU1 und CU4 in Fig. 43) geschrieben.
Danach werden die Dummy-Schreib-Wortleitungen DWWLa und DWWLb aktiviert, so daß der Daten-Schreib-Strom Ip durch sie hin­ durchfließt. Darüber hinaus wird jeder Bitleitung BL, /BL ge­ rader Spalten ein Daten-Schreib-Strom -Iw in der zu dem Daten- Schreib-Strom +Iw umgekehrten Richtung zugeführt. Somit können die Speicherdaten eines zu dem oben beschriebenen Pegel (z. B. "0") unterschiedlichen Pegels in die andere Zelleneinheit je­ der Reihen-Dummyzelle DCS (die Zelleneinheiten CU2 und CU3 in Fig. 43) geschrieben werden.
Daraus resultierend können die Speicherdatenwerte "1" und "0" entsprechend in zwei Schreibzyklen in die beiden Zelleneinhei­ ten jeder Reihen-Dummyzelle DCS geschrieben werden. Der Zeit­ raum des Durchführens des Daten-Schreib-Vorgangs in die Dummy- Speicherzellen ist der gleiche wie der in der ersten Abwand­ lung der dritten Ausführungsform beschriebene Zeitraum.
Da der Daten-Lese-Vorgang der gleiche ist wie jener der zwei­ ten Abwandlung der dritten Ausführungsform, wird seine detail­ lierte Beschreibung nicht wiederholt. Sogar wenn die Reihen- Dummyzellen verwendet werden, kann somit der Daten-Lese- Vorgang mit einem großen Signalspielraum durchgeführt werden, indem die Lese-Referenzspannung Vref verwendet wird, die in zuverlässiger Weise auf einen Zwischenwert der Lesespannungen VH und VL gesetzt wird, während eine Herstellungsschwankung gestattet wird. Darüber hinaus ermöglicht die Verwendung der Reihen-Dummyzellen die Herabsetzung des Leistungsverbrauchs des Daten-Lese-Vorgangs.
Fünfte Abwandlung der dritten Ausführungsform
Bezugnehmend auf Fig. 44 sind in der Struktur der fünften Ab­ wandlung der dritten Ausführungsform die Dummy-Speicherzellen dergestalt angeordnet, daß sie eine Dummy-Spalte bilden. In Fig. 44 werden die Parallel-Dummyzellen DCP von Fig. 36 als Dummy-Speicherzellen verwendet.
Wie in dem Fall der in den Fig. 40 und 43 gezeigten offenen Bitleitungsstruktur, ist die Speicherzelle MC für jede Bitlei­ tung BL in jeder Speicherzellenzeile vorgesehen. Ein Spalten­ auswahl-Gatter CSG1, CSG2, . . . wird in Reaktion auf die Akti­ vierung einer entsprechenden Spaltenauswahlleitung CSL1, CSL2, . . . d. h. entsprechend dem Spaltenauswahlergebnis des Spalten­ dekodierers 25 AN geschaltet. Daraus resultierend wird die dem Spaltenauswahlergebnis entsprechende Bitleitung BL mit einem Datenbus DB des Datenbuspaares DBP verbunden.
Die Parallel-Dummyzellen DCP der Dummy-Spalte sind mit einer Dummy-Bitleitung DBL verbunden. Jede Parallel-Dummyzelle DCP weist zwei Zelleneinheiten auf, die in Reaktion auf die Akti­ vierung einer entsprechenden Lese-Wortleitung RWL mit der Dum­ my-Bitleitung DBL verbunden werden. Ein Dummy-Spaltenauswahl- Gatter CSGd ist zwischen dem anderen Datenbus /DB des Daten­ buspaares DBP und der Dummy-Bitleitung DBL vorgesehen. Das Dummy-Spaltenauswahl-Gatter CSGd wird in Reaktion auf die Ak­ tivierung einer Dummy-Spaltenauswahlleitung CSLd AN geschal­ tet. Bei dem Daten-Lese-Vorgang wird die Dummy-Spaltenauswahl- Leitung CSLd ungeachtet der ausgewählten Speicherzellenspalte aktiviert.
Fig. 45 ist ein Konzeptdiagramm, das den Daten-Schreib-Vorgang in die Parallel-Dummyzelle von Fig. 44 veranschaulicht.
Fig. 45 veranschaulicht in beispielhafter Weise den Daten- Schreib-Vorgang in zwei Parallel-Dummyzellen DCP, die der er­ sten und zweiten Zeile entsprechen.
Bezugnehmend auf Fig. 45 weist die Parallel-Dummyzelle DCP der ersten Zeile die Zelleneinheiten CU1 und CU2 auf. In ähnlicher Weise weist die Parallel-Dummyzelle DCP der zweiten Zeile die Zelleneinheiten CU3 und CU4 auf.
Jede der den entsprechenden Speicherzellenzeilen entsprechen­ den Schreib-Wortleitungen WWL wird durch die Speicherzellen MC und die Zelleneinheiten der gleichen Speicherzellenzeile ge­ meinsam benutzt. Beispielsweise entspricht in Fig. 45 die Zel­ leneinheit CU1 der Schreib-Wortleitung WWL1, die Zelleneinhei­ ten CU2 und CU3 entsprechen der Schreib-Wortleitung WWL2 und die Zelleneinheit CU4 entspricht der Schreib-Wortleitung WWL3.
Wie durch die durchgezogenen Pfeile in der Figur gezeigt, wer­ den zunächst die Schreib-Wortleitungen WWL1, WWL3, . . . von un­ geraden Zeilen aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hindurchfließt. Darüber hinaus wird der Dummy- Bitleitung DBL ein Daten-Schreib-Strom +Iw zugeführt. Somit werden die Speicherdaten des gleichen Datenwertes in die Zel­ leneinheiten CU1 und CU4 geschrieben. Es wird hier angenommen, daß der Speicherdatenwert "1" in die Zelleneinheiten CU1 und CU4 geschrieben wird.
Wie durch die gestrichelten Pfeile in der Figur gezeigt, wer­ den danach die Schreib-Wortleitungen WWL2, WWL4, . . . von gera­ den Zeilen aktiviert, so daß der Daten-Schreib-Strom Ip durch sie hindurchfließt. Darüber hinaus wird der Dummy-Bitleitung DBL ein Daten-Schreib-Strom -Iw mit der zu der Richtung des Daten-Schreib-Stroms +Iw umgekehrten Richtung zugeführt. Somit können in die Zelleneinheiten CU2 und CU3 Speicherdaten eines zu dem Pegel der Zelleneinheiten CU1 und CU4 unterschiedlichen Pegels geschrieben werden. Spezieller werden die Daten "0" in die Zelleneinheiten CU2 und CU3 geschrieben.
Daraus resultierend können in zwei Schreibzyklen die Speicher­ datenwerte "1" und "0" entsprechend in die beiden Zellenein­ heiten jeder Parallel-Dummyzelle DCP geschrieben werden. Der Zeitraum des Durchführens des Daten-Schreib-Vorgangs in die Dummy-Speicherzellen ist der gleiche, wie jener, der in der ersten Abwandlung der dritten Ausführungsform beschrieben wur­ de.
Wieder bezugnehmend auf Fig. 44 weist eine anstelle der Daten- Lese-Schaltung 50r vorgesehene Daten-Lese-Schaltung 50rr Stromversorgungsschaltungen 51, 52 und einen Verstärker 53 auf. Die Daten-Lese-Schaltung 50rr unterscheidet sich von der Daten-Lese-Schaltung 50r darin, daß die internen Knoten Ns1 und Ns2 direkt mit den Datenbussen DB bzw. /DB verbunden sind, ohne die Schalter 54 und 55 zu verwenden.
Daraus resultierend wird der der Spaltenauswahlleitung ent­ sprechenden Bitleitung, d. h. der mit der Speicherzelle MC ver­ bundenen Bitleitung, der Lesestrom Is zugeführt und der mit der Parallel-Dummyzelle verbundenen Dummy-Bitleitung wird ein Strom zugeführt, der dem Zweifachen des Lesestroms, d. h. 2.Is, entspricht.
Somit wird entsprechend den Speicherdaten der ausgewählten Speicherzelle MC die Lese-Spannung VH oder VL an dem internen Knoten Ns1 erzeugt. Andererseits wird, wie in Verbindung mit Fig. 36 beschrieben, die Lese-Referenzspannung Vref an dem in­ ternen Knoten Ns2 durch die Parallel-Dummyzelle erzeugt.
Sogar wenn die Parallel-Dummyzellen in einer Dummy-Spalte an­ geordnet sind, kann folglich der Daten-Lese-Vorgang mit einem großen Signalspielraum durchgeführt werden, indem die Lese- Referenzspannung Vref verwendet wird, die in zuverlässiger Weise auf einen Zwischenwert der Lesespannungen VH und VL ge­ setzt ist, während eine Herstellungsschwankung gestattet wird.
Sechste Abwandlung der dritten Ausführungsform
Bezugnehmend auf Fig. 46 unterscheidet sich die Struktur der sechsten Abwandlung der dritten Ausführungsform von der in Fig. 44 gezeigten fünften Abwandlung der dritten Ausführungs­ form darin, daß anstelle der Parallel-Dummyzellen DCP die Rei­ hen-Dummyzellen DCS von Fig. 37 vorgesehen sind.
Die Reihen-Dummyzellen DCS sind entsprechend den Speicherzel­ lenzeilen vorgesehen. Jede Reihen-Dummyzelle DCS weist zwei Zelleneinheiten auf, die durch die gleiche Lese-Wortleitung RWL ausgewählt werden und in Reihe zwischen die Dummy- Bitleitungen DBL1 und DBL2 geschaltet sind.
Die Dummy-Bitleitung DBL2 ist über einen Schalter 62r mit der Erdspannung Vss verbunden. In Reaktion auf ein Steuersignal RE wird der Schalter 62r bei dem Daten-Lese-Vorgang AN geschal­ tet.
Die Dummy-Spaltenauswahl-Gatter CSGd1 und CSGd2 sind entspre­ chend zwischen die Dummy-Bitleitungen DBL1, DBL2 und den Da­ tenbus /DB geschaltet. Die Dummy-Spaltenauswahl-Gatter CSGd1 bzw. CSGd2 werden in Reaktion auf die Aktivierung der Dummy- Spaltenauswahl-Leitungen CSLd1 bzw. CSLd2 AN geschaltet. Bei dem Daten-Lese-Vorgang wird ungeachtet der ausgewählten Spei­ cherzellenspalte sowohl die Dummy-Spaltenauswahl-Leitung CSLd1 aktiviert als auch die Dummy-Spaltenauswahl-Leitung CSLd2 de­ aktiviert.
Die Source-Leitungen SL1, SL2, . . . zum Zuführen der Erdspan­ nung Vss sind entsprechend den entsprechenden Speicherzellen­ spalten vorgesehen. Bei dem Daten-Lese-Vorgang wird jeder Speicherzelle MC die Erdspannung Vss über die Source-Leitung SL zugeführt.
Der bei dem Daten-Lese-Vorgang der Dummy-Speicherzelle von der Stromversorgungsschaltung 52 zugeführte Strombetrag wird auf die Hälfte des Lesestroms Is, der der Speicherzelle MC zuge­ führt wird, d. h. Is/2, gesetzt. Da die mit dem Daten-Lese- Vorgang verbundene Struktur ansonsten die gleiche ist, wie je­ ne von Fig. 40, wird ihre detaillierte Beschreibung nicht wie­ derholt.
Fig. 47 ist ein Konzeptdiagramm, das den Daten-Schreib-Vorgang in die Reihen-Dummyzelle DCS von Fig. 46 veranschaulicht. Fig. 47 veranschaulicht in beispielhafter Weise den Daten-Schreib- Vorgang in die Reihen-Dummyzelle DCS der ersten Zeile.
Bezugnehmend auf Fig. 47 weist die Reihen-Dummyzelle DCS der ersten Zeile die Zelleneinheiten CU1 und CU2 auf, die durch die Lese-Wortleitung RWL1 ausgewählt werden.
Jede der Schreib-Wortleitungen WWL, die den entsprechenden Speicherzellenzeilen entsprechen, wird durch die Speicherzel­ len MC und Zelleneinheiten der gleichen Speicherzellenzeile gemeinsam benutzt. Deshalb wird der Daten-Schreib-Vorgang in die Reihen-Dummyzelle DCS der ersten Zeile unter Verwendung der Schreib-Wortleitung WWL1 durchgeführt.
Bei dem Daten-Schreib-Vorgang fließt ein Daten-Schreib-Strom in beiden Richtungen durch ein Dummy-Bitleitungs-Paar DBLP, das durch die mit dem Datenbus /DB verbundenen Dummy- Bitleitungen DBL1 und DBL2 gebildet wird.
Folglich wird die Schreib-Wortleitung WWL1 aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hindurchfließt. Darüber hinaus wird den Dummy-Bitleitungen DBL1 und DBL2 ein Daten- Schreib-Strom Iw zugeführt. Somit werden die Speicherdaten un­ terschiedlicher Pegel auf entsprechende Weise in die Zellen­ einheiten CU1 und CU2 geschrieben. Es wird hier angenommen, daß der Datenwert "1" in die Zelleneinheit CU1 geschrieben wird und der Datenwert "0" in die Zelleneinheit CU2 geschrie­ ben wird.
Der gleiche Daten-Schreib-Vorgang wird parallel ebenfalls be­ züglich der Reihen-Dummyzellen DCS der anderen Speicherzellen­ zeilen durchgeführt. Daraus resultierend können die Speicher­ datenwerte "1" und "0" in entsprechender Weise in die beiden Zelleneinheiten jeder Reihen-Dummyzelle DCS in einem einzigen Schreibzyklus geschrieben werden.
Da der Daten-Lese-Vorgang der gleiche ist, wie jener der fünf­ ten Abwandlung der dritten Ausführungsform, wird seine detail­ lierte Beschreibung nicht wiederholt. Sogar wenn die Reihen- Dummyzellen verwendet werden, kann somit der Daten-Lese- Vorgang mit einem großen Signalspielraum durchgeführt werden, indem die Lese-Referenzspannung Vref verwendet wird, die in zuverlässiger Weise auf einen Zwischenwert der Lesespannungen VH und VL gesetzt wird, während eine Herstellungsschwankung gestattet wird. Darüber hinaus ermöglicht die Verwendung der Reihen-Dummyzellen die Herabsetzung des Leistungsverbrauchs des Daten-Lese-Vorgangs sowie die Verringerung der Daten- Schreibzeit in die Dummy-Speicherzelle. Wie vorher beschrie­ ben, wird die Zuverlässigkeit der Dummyzelle verbessert, da ein durch einen Tunnelfilm fließender Strom in der Reihen- Dummyzelle auf ungefähr die Hälfte verringert wird.
Darüber hinaus ermöglicht das Entwerfen der Dummy-Bitleitungen DBL1, DBL2, der Bitleitungen BL und der Sourceleitungen SL, die sich in der gleichen Richtung erstrecken, mit dem gleichen elektrischen Widerstandswert pro Einheitslänge, daß der Pfad des der Speicherzelle MC und der Dummy-Speicherzelle zugeführ­ te Lesestroms Is ungeachtet der Position der ausgewählten Speicherzellenzeile den gleichen elektrischen Widerstandswert aufweist. Daraus resultierend, kann verhindert werden, daß der Lesestrombetrag in Abhängigkeit von der Position der ausge­ wählten Speicherzellenzeile schwankt, was eine weitere Verbes­ serung des Signalspielraums bei dem Daten-Lese-Vorgang gestat­ tet.
Siebte Abwandlung der dritten Ausführungsform
Bezugnehmend auf Fig. 48 unterscheidet sich die Struktur der siebten Abwandlung der dritten Ausführungsform von jener der in Fig. 44 gezeigten fünften Abwandlung der dritten Ausfüh­ rungsform darin, daß jede Parallel-Dummyzelle DCP aus in zwei Spalten angeordneten Zelleneinheiten gebildet ist. Wie zuvor beschrieben, ist die Struktur der Zelleneinheit CU die gleiche wie jene der Speicherzelle MC.
Eine derartige Struktur ermöglicht die Anordnung der Zellen­ einheiten in dem Dummy-Spaltenabschnitt und der regulären Speicherzellen mit dem gleichen Rasterabstand. Mit anderen Worten, die in zwei Extra-Spalten angeordneten Speicherzellen MC können als die Zelleneinheiten CU verwendet werden, wodurch die Herstellung der Parallel-Dummyzellen DCP erleichtert wird.
Die Parallel-Dummyzellen DCP sind entsprechend den entspre­ chenden Speicherzellenzeilen vorgesehen. Jede Parallel- Dummyzelle DCP weist zwei durch die gleiche Lese-Wortleitung RWL ausgewählte Zelleneinheiten CU auf.
Die Dummy-Bitleitungen DBL1 und DBL2 sind entsprechend den entsprechenden Spalten der Zelleneinheiten vorgesehen.
Die Dummy-Spaltenauswahl-Gatter CSGd1 und CSGd2 sind entspre­ chend zwischen die Dummy-Bitleitungen DBL1, DBL2 und den Da­ tenbus /DB geschaltet. In Reaktion auf die Aktivierung der Dummy-Spaltenauswahl-Leitungen CSLd1 und CSLd2 werden entspre­ chend die Dummy-Spaltenauswahl-Gatter CSGd1 und CSGd2 AN ge­ schaltet. Bei dem Daten-Lese-Vorgang werden die Dummy- Spaltenauswahl-Leitungen CSLd1 und CSLd2 ungeachtet der ausge­ wählten Speicherzellenspalte aktiviert.
Da die mit dem Daten-Lese-Vorgang verbundene Struktur anson­ sten die gleiche ist, wie jene von Fig. 40, wird ihre detail­ lierte Beschreibung nicht wiederholt.
Fig. 49 ist ein Konzeptdiagramm, das den Daten-Schreib-Vorgang in die Parallel-Dummyzelle von Fig. 48 veranschaulicht. Fig. 49 veranschaulicht in beispielhafter Weise den Daten-Schreib- Vorgang in die Parallel-Dummyzellen DCP der ersten Zeile.
Bezugnehmend auf Fig. 49 weist die Parallel-Dummyzelle DCP der ersten Zeile durch die Lese-Wortleitung RWL1 ausgewählte Zel­ leneinheiten CU1 und CU2 auf.
Jede der den entsprechenden Speicherzellenzeilen entsprechen­ den Schreib-Wortleitungen WWL wird durch die Speicherzellen MC und die Zelleneinheiten CU der gleichen Speicherzellenzeile gemeinsam benutzt. Deshalb wird der Daten-Schreib-Vorgang in die Parallel-Dummyzelle DCP der ersten Zeile unter Verwendung der Schreib-Wortleitung WWL1 durchgeführt.
Bei dem Daten-Schreib-Vorgang fließt ein Daten-Schreib-Strom in beiden Richtungen durch ein durch die mit dem Datenbus /DB verbundenen Dummy-Bitleitungen DBL1 und DBL2 gebildetes Dummy- Bitleitungspaar DBLP.
Folglich wird die Schreib-Wortleitung WWL1 aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hindurchfließt. Darüber hinaus wird den Dummy-Bitleitungen DBL1 und DBL2 ein Daten- Schreib-Strom Iw als ein in beiden Richtungen fließender Strom zugeführt. Somit werden die Speicherdaten unterschiedlicher Pegel entsprechend in die Zelleneinheiten CU1 und CU2 ge­ schrieben. Es wird hier angenommen, daß der Datenwert "1" in die Zelleneinheit CU1 geschrieben wird und der Datenwert "0" in die Zelleneinheit CU2 geschrieben wird.
Der gleiche Daten-Schreib-Vorgang wird parallel ebenfalls be­ züglich der Parallel-Dummyzellen DCP der anderen Speicherzel­ lenzeilen durchgeführt. Daraus resultierend können die Spei­ cherdaten "1" und "0" entsprechend in einem einzigen Schreib­ zyklus in die beiden Zelleneinheiten jeder Parallel-Dummyzelle DCP geschrieben werden.
Da der Daten-Schreib-Vorgang der gleiche ist, wie jener der fünften Abwandlung der dritten Ausführungsform, wird seine de­ taillierte Beschreibung nicht wiederholt. Sogar wenn die Struktur der siebten Abwandlung der dritten Ausführungsform verwendet wird, kann somit der Daten-Lese-Vorgahg mit einem großen Signalspielraum durchgeführt werden, indem die Lese- Referenzspannung Vref verwendet wird, die in zuverlässiger Weise auf einen Zwischenwert der Lese-Spannungen VH und VL ge­ setzt ist, während eine Herstellungsschwankung gestattet wird. Darüber hinaus kann die Daten-Schreibzeit in die Dummy- Speicherzelle verringert werden.
Es ist zu beachten, daß in der dritten Ausführungsform und ih­ ren Abwandlungen die Strukturen der MTJ-Speicherzelle, die wie in den Fig. 14 und 15 gezeigt, eine Diode als Zugriffsele­ ment verwendet, bei der Speicherzelle MC und der Zelleneinheit CU der Dummy-Speicherzelle verwendet werden können.
Vierte Ausführungsform
In der vierten Ausführungsform wird ein Strukturbeispiel einer Dummy-Speicherzelle beschrieben, die das gleiche Tunnelmagnet­ widerstandselement aufweist wie die MTJ-Speicherzelle.
Die Fig. 50A und 50B sind Konzeptdiagramme zum Veranschau­ lichen eines ersten Strukturbeispiels einer Dummy- Speicherzelle gemäß der vierten Ausführungsform.
Fig. 50A zeigt zum Vergleich die Struktur einer normalen Spei­ cherzelle MC.
Bezugnehmend auf Fig. 50A weist die Speicherzelle MC ein Tun­ nelmagnetwiderstandselement TMR und einen Zugriffstransistor ATR auf. In Reaktion auf die Aktivierung einer Lese- Wortleitung RWL wird der Zugriffstransistor ATR AN geschaltet. Daraus resultierend wird das Tunnelmagnetwiderstandselement TMR elektrisch zwischen eine Bitleitung BL oder /BL und die Erdspannung Vss geschaltet und wird mit einem Lesestrom Is versorgt.
Wie in der ersten Ausführungsform beschrieben, weist das Tun­ nelmagnetwiderstandselement TMR eine antiferromagnetische Schicht 101, eine festgelegte magnetische Schicht 102, eine freie magnetische Schicht 103 und eine aus einem isolierenden Film gebildete Tunnelbarriere 104 auf. Die festgelegte magne­ tische Schicht 102 ist in einer festgelegten Richtung magneti­ siert, während die freie magnetische Schicht 103 in einer Richtung magnetisiert ist, die einem durch einen Daten- Schreib-Strom erzeugten Daten-Schreib-Magnetfeld entspricht. Es ist zu beachten, daß in den Fig. 50A, 50B und den fol­ genden Figuren die Tunnelbarriere 104 aus praktischen Gründen mit einem Schraffierungsmuster gezeigt ist, das sich von jenem der ersten Ausführungsform unterscheidet.
Durch Steuern eines Daten-Schreib-Stroms entsprechend dem Schreib-Datenpegel, wird beispielsweise die freie magnetische Schicht 103 in der Richtung, die parallel zu jener der festge­ legten magnetischen Schicht 102 ist, magnetisiert, um den Da­ tenwert "0" zu speichern, und in der Richtung magnetisiert, die zu jener der festgelegten magnetischen Schicht 102 entge­ gengesetzt ist, um den Datenwert "1" zu speichern. Ein elek­ trischer Widerstandswert Rl für den Speicherdatenwert "0" ist deshalb kleiner als ein elektrischer Widerstandswert Rh für den Speicherdatenwert "1". Daraus resultierend tritt entspre­ chend dem Speicherdaten-Pegel in der ausgewählten Speicherzel­ le, das heißt, entsprechend dem elektrischen Widerstandswert Rh, R1, auf einer der ausgewählten Speicherzelle entsprechen­ den Bitleitung BL (/BL) eine Spannungsänderung auf.
Fig. 50B zeigt eine Dummy-Speicherzelle DMCa entsprechend dem ersten Strukturbeispiel der vierten Ausführungsform.
Die Dummy-Speicherzelle DMCa weist einen Dummy- Zugriffstransistor ATRd und ein Tunnelmagnetwiderstandselement TMRda auf, die in Reihe zwischen eine Referenz-Bitleitung BLref und die Erdspannung Vss geschaltet sind.
Der Ausdruck "Referenz-Bitleitung BLref" bezieht sich hier kollektiv auf eine der Bitleitungen BL und /BL, die nicht mit der ausgewählten Speicherzelle verbunden ist, wie z. B. in Fig. 38, und eine Dummy-Bitleitung DBL, wie z. B. in Fig. 44. In dem Daten-Lese-Vorgang wird zum Vergleich mit einer Spannung auf der mit der ausgewählten Speicherzelle verbundenen Bitleitung BL (oder /BL) auf der Referenz-Bitleitung BLref eine Lese- Referenzspannung Vref erzeugt.
Der Dummy-Zugriffstransistor ATRd wird in Reaktion auf die Ak­ tivierung einer Dummy-Lese-Wortleitung DRWL AN geschaltet. In Reaktion auf das AN Schalten des Dummy-Zugriffs-Transistors ATRd wird das Tunnelmagnetwiderstandselement TMRda elektrisch zwischen die Referenz-Bitleitung BLref und die Erdspannung Vss geschaltet, so daß ein Lesestrom Is hindurchfließen kann. In dem AN-Zustand hat der Dummy-Zugriffstransistor ATRd einen Ka­ nalwiderstand, der gleich dem des Zugriffstransistors ATR in der Speicherzelle MC ist.
Das Tunnelmagnetwiderstandselement TMRda weist eine antiferro­ magnetische Schicht 101, eine festgelegte magnetische Schicht 102, eine freie magnetische Schicht 103 und eine Tunnelbarrie­ re 104 auf, die in der gleichen Weise wie bei dem Tunnelma­ gnetwiderstandselement TMR entworfen sind. Das Tunnelmagnetwi­ derstandselement TMRda unterscheidet sich von dem Tunnelma­ gnetwiderstandselement TMR in der Speicherzelle MC darin, daß die freie magnetische Schicht 103 in einer zur festgelegten Magnetisierungsrichtung der festgelegten Magnetschicht 102 senkrechten Richtung magnetisiert ist. Das Tunnelmagnetwider­ standselement TMRda hat die gleiche Gestalt wie das Tunnelma­ gnetwiderstandselement TMR.
Folglich wird der elektrische Widerstand Rm des Tunnelmagnet­ widerstandselements TMRda auf einen Zwischenwert des elektri­ schen Widerstands des Falles, in dem die freie magnetische Schicht 103 in der gleichen Richtung magnetisiert ist wie die festgelegte magnetische Schicht 102 in der Speicherzelle MC (elektrischer Widerstandswert Rl), und des elektrischen Wider­ standes des Falles, bei dem die freie magnetische Schicht 103 in der zu der festgelegten magnetischen Schicht 102 in der Speicherzelle MC entgegengesetzten Richtung magnetisiert ist (elektrischer Widerstandswert Rh), gesetzt. Wie zuvor be­ schrieben, wird der elektrische Widerstand Rm vorzugsweise auf Rm = R1+(ΔR/2) gesetzt. Durch Magnetisieren der festgelegten ma­ gnetischen Schicht 102 und der freien magnetischen Schicht 103 in zueinander senkrechten Richtungen kann der elektrische Wi­ derstand Rm auf einfache Weise auf einen Wert nahe dem bevor­ zugten Wert eingestellt werden.
Eine derartige Struktur ermöglicht durch eine Dummy- Speicherzelle mit einem Tunnelmagnetwiderstandselement mit der gleichen Struktur wie jenes der Speicherzelle, die ohne Ver­ komplizierung des Herstellungsverfahrens hergestellt werden kann, die Erzeugung einer geeigneten Lese-Referenzspannung Vref auf der Referenz-Bitleitung BLref.
Bezugnehmend auf Fig. 51 weist eine Dummy-Speicherzelle DMcb gemäß einem zweiten Strukturbeispiel der vierten Ausführungs­ form einen Dummy-Zugriffstransistor ATRd und ein Tunnelmagnet­ widerstandselement TMRdb auf, die in Reihe zwischen die Refe­ renz-Bitleitung BLref und die Erdspannung Vss geschaltet sind. In Reaktion auf die Aktivierung der Dummy-Lese-Wortleitung DRWL wird der Dummy-Zugriffstransistor ATRd AN geschaltet. In dem AN-Zustand hat der Dummy-Zugriffstransistor ATRd einen Ka­ nalwiderstand, der gleich jenem des Zugriffstransistors ATR in der Speicherzelle MC ist.
Somit wird in Reaktion auf die Aktivierung der Dummy-Lese- Wortleitung DRWL das Tunnelmagnetwiderstandselement TMRdb elektrisch zwischen die Referenz-Bitleitung BLref und die Erd­ spannung Vss geschaltet, so daß der Lesestrom Is hindurch­ fließt.
Das Tunnelmagnetwiderstandselement TMRdb in der Dummy- Speicherzelle DMCb hat die gleiche Gestalt wie das Tunnelma­ gnetwiderstandselement TMR in der Speicherzelle. Das Tunnelma­ gnetwiderstandselement TMRdb ist jedoch mit gegenüber dem Tun­ nelmagnetwiderstandselement TMR in der Speicherzelle ver­ tauschten Längs- und Querrichtungen auf dem Chip angeordnet. Mit anderen Worten das Tunnelmagnetwiderstandselement TMRdb ist bezüglich des Tunnelmagnetwiderstandselements TMR in der Speicherzelle um 90° in der horizontalen Ebene der Figur ge­ dreht. Die freie magnetische Schicht 103 ist in der Längsrich­ tung magnetisiert, während die festgelegte magnetische Schicht 102 in der zur Magnetisierungsrichtung der freien magnetischen Schicht 103 senkrechten Richtung magnetisiert ist.
Wie bei dem Tunnelmagnetwiderstandselement TMRda in Fig. 50B wird deshalb der elektrische Widerstandswert des Tunnelmagnet­ widerstandselements TMRdb auf einen Zwischenwert der elektri­ schen Widerstände Rh und R1 der Speicherzelle MC gesetzt.
Wie in den Fig. 50A, 50B und 51 gezeigt, haben die entspre­ chenden festgelegten magnetischen Schichten 102 in den Tunnel­ magnetwiderstandselementen TMRda und TMRdb die gleiche Magne­ tisierungsrichtung wie das Tunnelmagnetwiderstandselement TMR in der Speicherzelle MC. Folglich können beim Herstellen eines Chips die festgelegte magnetische Schicht in der Speicherzelle und die festgelegte magnetische Schicht in der Dummy- Speicherzelle gleichzeitig in einer Richtung magnetisiert wer­ den, was das Herstellungsverfahren vereinfacht.
In dem Tunnelmagnetwiderstandselement TMRdb von Fig. 51 kann die freie magnetische Schicht 103 auf einfache Weise in der Längsrichtung, das heißt in der Vorzugsachsenrichtung, magne­ tisiert werden.
Bezugnehmend auf Fig. 52 weist eine Dummy-Speicherzelle DMCc gemäß eines dritten Strukturbeispiels der vierten Ausführungs­ form K Tunnelmagnetwiderstandselemente TMRdc (wobei K eine ganze Zahl ist, die größer oder gleich 2 ist) und einen Dummy- Zugriffstransistor ATRd auf, die in Reihe zwischen die Refe­ renz-Bitleitung BLref und die Erdspannung Vss geschaltet sind. Fig. 52 zeigt in beispielhafter Weise den Fall K = 2.
Der Dummy-Zugriffstransistor ATRd wird in Reaktion auf die Ak­ tivierung der Dummy-Lese-Wortleitung DRWL AN geschaltet. In dem AN-Zustand hat der Dummy-Zugriffstransistor ATRd einen Ka­ nalwiderstand, der gleich jenem des Zugriffstransistors ATR in der Speicherzelle MC ist.
Bezugnehmend auf Fig. 53 wird jedes Tunnelmagnetwiderstand­ selement TMRdc aus einer Kombination von K Tunnelmagnetwider­ standselementen TMR in der Speicherzelle MC gebildet. Mit an­ deren Worten die Fläche des Tunnelmagnetwiderstandselements TMRdc ist gleich der mit K multiplizierten Fläche des Tunnel­ magnetwiderstandselements TMR. Auch in dem Tunnelmagnetwider­ standselement TMRdc sind die festgelegte magnetische Schicht 102 und die freie magnetische Schicht 103 in zueinander senk­ rechten Richtungen magnetisiert, wie in den Tunnelmagnetwider­ standselementen TMRda und TMRdb in den Fig. 50B und 51. Folglich ist der elektrische Widerstand des Tunnelmagnetwider­ standselements TMRdc entsprechend seiner Fläche durch Rm/K ge­ geben.
Insbesondere hat, beispielsweise für K = 2, das Tunnelmagnetwi­ derstandselement TMRdc eine Gestalt, die nahe der eines Qua­ drats ist, so daß der Magnetisierungszustand sowohl in der festgelegten magnetischen Schicht 102 als auch in der freien magnetischen Schicht 103 stabilisiert werden kann.
Wieder bezugnehmend auf Fig. 52, sind K Tunnelmagnetwider­ standselemente TMRdc, von denen jedes die obige Struktur auf­ weist, in Re 26605 00070 552 001000280000000200012000285912649400040 0002010215117 00004 26486ihe geschaltet und der elektrische Widerstand der Dummy-Speicherzelle DMCc wird in der gleichen Weise wie in dem Fall der Dummy-Speicherzellen DMCa und DMCb gewählt. Dies er­ möglicht die Erzeugung einer geeigneten Lese-Referenzspannung Vref auf der Referenz-Bitleitung BLref in Reaktion auf die Ak­ tivierung der Dummy-Lese-Wortleitung DRWL.
Die Reihenschaltung einer Mehrzahl von Tunnelmagnetwiderstand­ selementen TMRdc ermöglicht ebenfalls die Herabsetzung einer Spannung, die an die in jedem Tunnelmagnetwiderstandselement aus einem isolierenden Film gebildete Tunnelbarriere 104 ange­ legt wird. Wie bei der dritten Ausführungsform beschrieben, wird entsprechend der gemeinsamen Anordnung der Dummy- Speicherzellen, für eine Mehrzahl von Speicherzellen MC eine einzige Dummy-Speicherzelle DMC angeordnet. Deshalb wird an die Tunnelbarriere (isolierender Film) in dem Tunnelmagnetwi­ derstandselement der Dummy-Speicherzelle DMC häufig eine Span­ nung (elektrisches Feld) angelegt. Folglich gestattet eine Verringerung einer Spannung, die in jedem Tunnelmagnetwider­ standselement der Dummy-Speicherzelle an die Tunnelbarriere angelegt wird, eine erhöhte Zuverlässigkeit der Dummy- Speicherzelle.
Bezugnehmend auf Fig. 54 weist eine Dummy-Speicherzelle DMCd gemäß eines vierten Strukturbeispiels der vierten Ausführungs­ form ein Tunnelmagnetwiderstandselement TMRdd und einen Dummy- Zugriffstransistor ATRd auf, die zwischen die Referenz- Bitleitung BLref und die Erdspannung Vss in Reihe geschaltet sind. Der Dummy-Zugriffstransistor ATRd wird in Reaktion auf die Aktivierung der Dummy-Lese-Wortleitung DRWL AN geschaltet. In dem AN-Zustand hat der Dummy-Zugriffstransistor ATRd einen Kanalwiderstand, der gleich jenem des Zugriffstransistors ATR in der Speicherzelle MC ist.
Die Fläche des Tunnelmagnetwiderstandselementes TMRdd ist gleich jener des Tunnelmagnetwiderstandselementes TMR in der Speicherzelle und seine Gestalt ist nahe der eines Quadrats. Die Dummy-Speicherzelle DMCd wird somit durch ein einziges Tunnelmagnetwiderstandselement TMRdd gebildet. Die festgelegte magnetische Schicht 102 und die freie magnetische Schicht 103 in dem Tunnelmagnetwiderstandselement TMRdd sind in zueinander senkrechten Richtungen magnetisiert, die Magnetisierungsrich­ tung in jeder magnetischen Schicht kann aber stabilisiert wer­ den.
Eine derartige Struktur ermöglicht die Erzeugung einer geeig­ neten Lese-Referenzspannung Vref auf der Referenz-Bitleitung BLref in Reaktion auf die Aktivierung der Dummy-Lese- Wortleitung DRWL.
Es ist zu beachten, daß der Daten-Schreib-Vorgang zum Magneti­ sieren der freien magnetischen Schicht 103 in einer vorge­ schriebenen Richtung für jedes der obigen Tunnelmagnetwider­ standselemente TMRda bis TMRdd durchgeführt werden muß.
Der Daten-Schreib-Vorgang in die Dummy-Speicherzelle kann pe­ riodisch während des Betriebs der MRAM-Vorrichtung durchge­ führt werden. Beispielsweise kann in jedem Daten-Schreibzyklus der Daten-Schreib-Vorgang in die Dummy-Speicherzelle der glei­ chen Speicherzellenspalte wie bei der ausgewählten Speicher­ zelle durchgeführt werden. Dies ermöglicht ein zuverlässigeres Halten von Speicherdaten eines vorgeschriebenen Inhalts in der Dummy-Speicherzelle.
Alternativ kann beim Betriebstest nach der Herstellung eines Chips oder in einem Initialisierungszyklus nach dem Anlegen der Betriebsspannung an die MRAM-Vorrichtung ein von dem Nor­ malbetrieb unabhängiger Testmodus vorgesehen werden, so daß der Daten-Schreib-Vorgang in jede Dummy-Speicherzelle in dem Testmodus durchgeführt wird. Dies ermöglicht das Schreiben von Daten eines vorbestimmten Inhalts in eine Dummy-Speicherzelle ohne die für den Daten-Schreib-Vorgang in dem Normalbetrieb erforderliche Zeit zu erhöhen.
Erste Abwandlung der vierten Ausführungsform
In den unten stehenden Abwandlungen der vierten Ausführungs­ form hat das Tunnelmagnetwiderstandselement in der Dummy- Speicherzelle den gleichen elektrischen Widerstand wie das Tunnelmagnetwiderstandselement TMR in der Speicherzelle MC.
Bezugnehmend auf Fig. 55 weist eine Dummy-Speicherzelle DMCe gemäß der ersten Abwandlung der vierten Ausführungsform Tun­ nelmagnetwiderstandselemente 201, 202, 203 und 204 sowie einen Dummy-Zugriffstransistor ATRdd auf.
Die Tunnelmagnetwiderstandselemente 201 bis 204 sind in Rei­ henparallelschaltung zwischen die Referenz-Bitleitung BLref und den Dummy-Zugriffstransistor ATRdd geschaltet. Spezieller sind die Tunnelmagnetwiderstandselemente 201 und 202 in Reihe zwischen die Referenz-Bitleitung BLref und den Dummy- Zugriffstransistor ATRdd geschaltet. In ähnlicher Weise sind die Tunnelmagnetwiderstandselemente 203 und 204 in Reihe zwi­ schen die Referenz-Bitleitung BLref und den Dummy- Zugriffstransistor ATRdd geschaltet. Die Tunnel- Magnetwiderstandselemente 201, 202 und die Tunnelmagnetwider­ standselemente 203, 204 sind parallel zueinander geschaltet. Jedes der Tunnelmägnetwiderstandselemente ist somit mit zumin­ dest einem der restlichen Tunnelmagnetwiderstandselemente in Reihe geschaltet.
Jedes der Tunnelmagnetwiderstandselemente 201 bis 204 hat die gleiche Gestalt und Struktur wie das Tunnelmagnetwiderstand­ selement TMR in der Speicherzelle MC. Die elektrischen Wider­ standswerte der Tunnelmagnetwiderstandselemente 201 bis 204 sind jeweils gleich dem elektrischen Widerstandswert Rl in der Speicherzelle MC. Mit anderen Worten, in jedem der Tunnelma­ gnetwiderstandselemente 201 bis 204 sind die freie magnetische Schicht 103 und die festgelegte magnetische Schicht 102, wie in der das Datum "0" speichernden Speicherzelle, in zueinander parallelen Richtungen magnetisiert. Folglich kann anstelle der freien magnetischen Schicht 103 eine magnetische Schicht mit einer festgelegten Magnetisierungsrichtung verwendet werden. In diesem Fall kann die Magnetisierung der Tunnelmagnetwider­ standselemente in der Dummy-Speicherzelle während des Herstel­ lens eines Chips vervollständigt werden, was das Erfordernis des Schreibens von Daten in die Dummy-Speicherzelle während des tatsächlichen Betriebs beseitigt.
Fig. 56 zeigt eine Äquivalenzschaltung der Dummy-Speicherzelle DMCe.
Bezugnehmend auf Fig. 56 ist in der Dummy-Speicherzelle DMCe ein kombinierter Widerstand der in Reihen-Parallel-Schaltung zwischen die Referenz-Bitleitung BLref und den Dummy- Zugriffstransistor ATRdd geschalteten Tunnelmagnetwiderstand­ selemente 201 bis 204 gleich Rl. In dem AN-Zustand hat der Dummy-Zugriffstransistor ATRdd einen Kanalwiderstand RTG(dm), der durch RTG(dm) = RTG(MC)+(ΔR/2) gegeben ist. Dabei ist RTG(MC) ein Kanalwiderstand des Zugriffstransistors ATR in der Speicherzelle MC in dem AN-Zustand.
Der Kanalwiderstand RTG(dm) kann dadurch erhalten werden, daß das Verhältnis von Kanalweite W zu Kanallänge L, das heißt, das Verhältnis W/L in dem Dummy-Zugriffstransistor ATRdd im Vergleich zu dem Zugriffstransistor ATR in der Speicherzelle MC verringert wird. Spezieller ermöglicht das Entwerfen des Zugriffstransistors ATR und des Dummy-Zugriffstransistor ATRdd in einer Weise, bei der die entsprechenden Kanalweiten zuein­ ander gleich sind und die Kanallänge L des Dummy- Zugriffstransistors ATRdd länger ist als jene des Zu­ griffstransistors ATR, die Herstellung des Dummy- Zugriffstransistors ATRdd mit dem Kanalwiderstand RTG(dm) in dem AN-Zustand.
Eine derartige Struktur ermöglicht durch die Dummy- Speicherzelle DMCe, der in Reaktion auf die Aktivierung der Dummy-Lese-Wortleitung DRWL ein Lesestrom Is zugeführt wird, die Erzeugung einer geeigneten Lese-Referenzspannung Vref auf der Referenz-Bitleitung BLref. Wie in dem Fall der Dummy- Speicherzelle DMCc in Fig. 52 erlaubt darüber hinaus eine Rei­ henschaltung einer Mehrzahl von Tunnelmagnetwiderstandselemen­ ten zwischen die Referenz-Bitleitung BLref und die Erdspannung Vss eine verbesserte Zuverlässigkeit der Tunnelbarriere (iso­ lierender Film) in der Dummy-Speicherzelle, an die häufig eine Spannung angelegt wird.
Zweite Abwandlung der vierten Ausführungsform
Bezugnehmend auf Fig. 57 weist eine Dummy-Speicherzelle DMCf gemäß der zweiten Abwandlung der vierten Ausführungsform ein Tunnelmagnetwiderstandselement TMR und einen Dummy- Zugriffstransistor ATRdd auf, die in Reihe zwischen die Refe­ renz-Bitleitung BLref und die Erdspannung Vss geschaltet sind. Das Tunnelmagnetwiderstandselement TMR ist das gleiche wie das in der Speicherzelle MC. In der Dummy-Speicherzelle DMCf ist die Magnetisierungsrichtung der freien magnetischen Schicht 103 in dem Tunnelmagnetwiderstandselement TMR auf die gleiche Richtung wie bei der festgelegten magnetischen Schicht 102 festgelegt. Daraus resultierend hat das Tunnelmagnetwider­ standselement TMR einen festgelegten elektrischen Widerstands­ wert Rl. Anstelle eines einzigen Tunnelmagnetwiderstandsele­ ments TMR kann eine Mehrzahl von Tunnelmagnetwiderständsele­ menten, die in Reihen-Parallel-Schaltung miteinander verbunden sind und einen kombinierten Widerstand Rl aufweisen, wie in Fig. 55 gezeigt, verwendet werden.
Wie bei der Dummy-Speicherzelle DMCe in Fig. 55 kann folglich die Magnetisierung des Tunnelmagnetwiderstandselements in der Dummy-Speicherzelle während der Herstellung eines Chips ver­ vollständigt werden, was die Notwendigkeit des Schreibens von Daten in die Dummy-Speicherzelle während des tatsächlichen Be­ triebs beseitigt.
In der Struktur der zweiten Abwandlung der vierten Ausfüh­ rungsform ist eine Spannung VDWL auf der aktivierten Dummy- Lese-Wortleitung DRWL eine variable Spannung, die einstellbar ist.
Hier im Folgenden wird der Betrieb der Dummy-Speicherzelle ge­ mäß der zweiten Abwandlung der vierten Ausführungsform in Ver­ bindung mit Fig. 58 beschrieben.
Bezugnehmend auf Fig. 58 sind bezüglich des Daten-Schreib- Vorgangs die Betriebs-Signalformen beim Schreiben von Daten in die Speicherzelle MC gezeigt. Spezieller ist bei dem Daten- Schreib-Vorgang die Dummy-Lese-Wortleitung DRWL inaktiv auf dem L-Pegel (Erdspannung Vss) und die Daten werden durch die Daten-Schreib-Ströme Ip und ±Iw, die entsprechend durch die Schreib-Wortleitung WWL und die Bitleitung BL fließen, in die ausgewählte Speicherzelle geschrieben. Wie zuvor beschrieben, ist ein Daten-Schreib-Vorgang in die Dummy-Speicherzelle DMCf während des tatsächlichen Betriebs nicht erforderlich.
Bei dem Daten-Lese-Vorgang wird die der ausgewählten Zeile entsprechende Lese-Wortleitung RWL auf den H-Pegel (Versor­ gungsspannung Vcc) aktiviert. Die Dummy-Lese-Wortleitung DRWL wird auf den H-Pegel aktiviert, um die Dummy-Speicherzelle DMCf mit der Referenz-Bitleitung BLref zu verbinden. In dem aktiven Zustand (H-Pegel) wird die Dummy-Lese-Wortleitung DRWL auf eine variable Spannung VDWL gesetzt. Ein Lesestrom Is wird der der ausgewählten Speicherzelle entsprechenden Bitleitung zugeführt und die Referenz-Bitleitung BLref wird mit der Dum­ my-Speicherzelle verbunden.
Die variable Spannung VDWL kann so eingestellt werden, daß der Dummy-Zugriffstransistor ATRdd in der Dummy-Speicherzelle DMCf einen Kanalwiderstand RTG(dm) aufweist. Daraus resultierend kann auf der Referenz-Bitleitung BLref eine Lese- Referenzspannung Vref erzeugt werden, deren Wert gleich einem Zwischenwert der Bitleitungs-Spannungen ist, die dem Fall ent­ sprechen, in dem die Speicherdatenwerte in der ausgewählten Speicherzelle "1" bzw. "0" sind.
Eine derartige Struktur ermöglicht die optimale Einstellung des durch die Dummy-Speicherzelle DMCf erzeugten elektrischen Widerstands entsprechend der Herstellungsschwankung bei dem Dummy-Zugriffstransistor ATRdd und dem Tunnelmagnetwiderstand­ selement TMR. Daraus resultierend kann die Lese- Referenzspannung Vref auf einen Pegel eingestellt werden, der in der Lage ist, den maximalen Daten-Lese-Spielraum sicherzu­ stellen.
Dritte Abwandlung der vierten Ausführungsform
Bezugnehmend auf Fig. 59 weist die Dummy-Speicherzelle DMCg gemäß der dritten Abwandlung der vierten Ausführungsform ein Tunnelmagnetwiderstandselement TMR und Dummy- Zugriffstransistoren ATRd1 und ATRd2 auf. Das Tunnelmagnetwi­ derstandselement TMR und die Dummy-Zugriffstransistoren ATRd1 und ATRd2 sind in Reihe zwischen die Referenz-Bitleitung BLref und die Erdspannung Vss geschaltet.
Wie in dem Fall der Dummy-Speicherzelle DMCf in Fig. 57 ist bei dem Tunnelmagnetwiderstandselement TMR die Magnetisie­ rungsrichtung der freien magnetischen Schicht 103 in der glei­ chen Richtung festgelegt wie bei der festgelegten magnetischen Schicht 102. Daraus resultierend weist das Tunnelmagnetwider­ standselement TMR einen festgelegten elektrischen Widerstands­ wert Rl auf.
Der Zugriffstransistor ATRd1 ist mit seinem Gate mit einer entsprechenden Dummy-Lese-Wortleitung DRWL verbunden. Der Zu­ griffstransistor ATRd2 ist mit seinem Gate mit einer Verdrah­ tung DRWLt zum Zuführen einer Steuerspannung Vrm verbunden. Der Zugriffstransistor ATRd1 ist so entworfen, daß er das gleiche Verhältnis von Kanalweite zu Kanallänge W/L wie der Zugriffstransistor ATR in der Speicherzelle MC hat. Der Zu­ griffstransistor ATRd2 ist so entworfen, daß er das gleiche Verhältnis von Kanalweite zu Kanallänge W/L wie der Dummy- Zugriffstransistor ATRdd hat.
Hier im Folgenden wird der Betrieb der Dummy-Speicherzelle DMCg beschrieben.
Bezugnehmend auf Fig. 60 wird, wie in dem Fall der der ausge­ wählten Speicherzelle entsprechenden Lese-Wortleitung RWL, bei dem Daten-Lese-Vorgang eine Spannung auf der aktivierten Dum­ my-Lese-Wortleitung DRWL auf die Versorgungsspannung Vcc ge­ setzt. Die mit dem Gate des Zugriffstransistors ATRd2 verbun­ dene Verdrahtung DRWLt überträgt die Steuerspannung Vrm.
Folglich hat der Dummy-Zugriffstransistor ATRd1, der in Reak­ tion auf die Aktivierung der Dummy-Lese-Wortleitung DRWL AN geschaltet wird, den gleichen Kanalwiderstand RTG(MC) wie der Zugriffstransistor ATR in der ausgewählten Speicherzelle MC, der in Reaktion auf die Aktivierung der Lese-Wortleitung RWL AN geschaltet wird.
Der Kanalwiderstand des Dummy-Zugriffstransistors ATRd2 ändert sich entsprechend der Steuerspannung Vrm. Die Einstellung der Steuerspannung Vrm auf einen Wert, bei dem der Dummy- Zugriffstransistor ATRd2 einen Kanalwiderstand ΔR/2 hat, er­ möglicht folglich die geeignete Einstellung des Pegels der Le­ se-Referenzspannung Vref, die auf der Referenz-Bitleitung BLref erzeugt wird. Durch Abstimmen der Steuerspannung Vrm kann somit die Lese-Referenzspannung Vref auf einen Pegel ein­ gestellt werden, der in der Lage ist, den maximalen Daten- Lese-Spielraum sicherzustellen.
Da der Daten-Schreib-Vorgang der gleiche ist wie der von Fig. 58, wird seine detaillierte Beschreibung unterlassen. Es ist zu beachten, daß der Daten-Schreib-Vorgang in die Dummy- Speicherzelle nicht während des tatsächlichen Betriebs durch­ geführt werden muß, da die Dummy-Speicherzelle DMCg eine fest­ gelegte Magnetisierungsrichtung aufweist. Die Zufuhr der Steu­ erspannung Vrm zu der Verdrahtung DRWLt kann bei dem Daten- Schreib-Vorgang unterbrochen werden.
Vierte Abwandlung der vierten Ausführungsform
Bezugnehmend auf Fig. 61 weist eine Dummy-Speicherzelle DMCh gemäß der vierten Abwandlung der vierten Ausführungsform Tun­ nelmagnetwiderstandselemente 205, 206, 207 und 208 und einen Dummy-Zugriffstransistor ATRd auf. Die Tunnelmagnetwiderstand­ selemente 205, 206, 207 und 208 sind in Reihen-Parallel- Schaltung zwischen die Referenz-Bitleitung BLref und den Dum­ my-Zugriffstransistor ATRd geschaltet. Jedes der Tunnelmagnet­ widerstandselemente 205 bis 208 hat die gleiche Gestalt und Struktur wie das Tunnelmagnetwiderstandselement TMR in der Speicherzelle MC.
In eines der Tunnelmagnetwiderstandselemente 205 und 206 ist der Speicherdatenwert "1" geschrieben und somit hat es einen elektrischen Widerstandswert Rh. In das andere Tunnelmagnetwi­ derstandselement ist der Speicherdatenwert "0" geschrieben und somit hat es einen elektrischen Widerstandswert Rl. In ähnli­ cher Weise weist eines der Tunnelmagnetwiderstandselemente 207 und 208 einen elektrischen Widerstandswert Rl und das andere einen elektrischen Widerstandswert Rh auf. Folglich ist der kombinierte Widerstand der Tunnelmagnetwiderstandselemente 205 bis 208 (Rh+Rl)/2 = Rl+(ΔR/2).
Der Dummy-Zugriffstransistor ATRd wird in Reaktion auf die Ak­ tivierung der Dummy-Lese-Wortleitung DRWL AN geschaltet und hat den gleichen Kanalwiderstand RTG(MC) wie der Zugriffstran­ sistor ATR in der Speicherzelle MC. Folglich kann in Reaktion auf die Aktivierung der Dummy-Lese-Wortleitung DRWL eine ge­ eignete Lese-Referenzspannung Vref auf der Referenz-Bitleitung BLref erzeugt werden.
Hier im Folgenden wird in Verbindung mit Fig. 62 der Daten- Schreib-Vorgang in die Tunnelmagnetwiderstandselemente in Fig. 61 beschrieben.
In Fig. 62 sind die Tunnelmagnetwiderstandselemente 205 bis 208 in einer einzigen Dummy-Speicherzelle DMCh in zwei Zeilen und zwei Spalten angeordnet. Eine derartige Struktur ermög­ licht das Vorsehen der Dummy-Speicherzelle DMCh in jeder Spei­ cherzellenspalte. Fig. 62 zeigt die Anordnung der Dummy- Speicherzelle auf der ersten Speicherzellenspalte. Bei dem Da­ ten-Schreib-Vorgang sind die Bitleitungen BL1 und /BL1 an ih­ ren entsprechenden einen Enden elektrisch miteinander verbun­ den, so daß ein Daten-Schreib-Strom ±Iw in beiden Richtungen durch sie hindurchfließen kann.
Mit einer aktivierten Dummy-Schreib-Wortleitung DWWL1 wird zu­ nächst den Bitleitungen BL1 und /BL1 ein Daten-Schreib-Strom Iw zugeführt, wodurch die Speicherdatenwerte "1" und "0" in die Tunnelmagnetwiderstandselemente 205 bzw. 206 geschrieben werden können. Daraus resultierend werden die elektrischen Wi­ derstandswerte der Tunnelmagnetwiderstandselemente 205 und 206 auf Rh bzw. Rl gesetzt.
Danach wird eine Dummy-Schreib-Wortleitung DWWL2 aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hindurchfließt, und der Daten-Schreib-Strom Iw wird den Bitleitungen BL1 und /BL1 in der gleichen Richtung zugeführt, wie jener, die oben be­ schrieben ist. Somit können die Speicherdatenwerte "1" und "0" in die Tunnelmagnetwiderstandselemente 207 bzw. 208 geschrie­ ben werden. Daraus resultierend werden die elektrischen Wider­ standswerte der Tunnelmagnetwiderstandselemente 207 und 208 auf Rh bzw. Rl gesetzt.
Das Durchführen des Daten-Schreib-Vorgangs in die Tunnelma­ gnetwiderstandselemente 205 bis 208 ermöglicht somit die Ver­ wirklichung der Dummy-Speicherzelle DMCf, die eine geeignete Lese-Referenzspannung Vref erzeugt.
Es ist zu beachten, daß, wie bei der vierten Ausführungsform beschrieben, der Daten-Schreib-Vorgang in die Dummy- Speicherzelle periodisch (d. h. in jedem Daten-Schreibzyklus) während des Betriebs der MRAM-Vorrichtung durchgeführt werden kann, um in einer zuverlässigeren Weise Speicherdaten eines vorgeschriebenen Inhalts in der Dummy-Speicherzelle zu halten. Um Daten eines vorgeschriebenen Inhalts in die Dummy- Speicherzelle zu schreiben, ohne die in dem Normalbetrieb für den Daten-Schreib-Vorgang erforderliche Zeit zu erhöhen, kann alternativ im Betriebstest nach dem Herstellen eines Chips oder im Initialisierungszyklus nach dem Anlegen der Betriebs­ spannung ein von dem Normalbetrieb unabhängiger Testmodus vor­ gesehen werden, so daß der Daten-Schreib-Vorgang in die den entsprechenden Speicherzellenspalten entsprechenden Dummy- Speicherzellen parallel in dem Testmodus durchgeführt werden kann.
Fünfte Abwandlung der vierten Ausführungsform
Bezugnehmend auf Fig. 63 weist eine Dummy-Speicherzelle DMCi gemäß der fünften Abwandlung der vierten Ausführungsform ein Tunnelmagnetwiderstandselement TMR und einen Dummy- Zugriffstransistor ATRd auf, die in Reihe zwischen die Refe­ renz-Bitleitung BLref und die Erdspannung Vss geschaltet sind.
Das Tunnelmagnetwiderstandselement TMR in der Dummy- Speicherzelle DMCi hat die gleiche Struktur und Gestalt wie das Tunnelmagnetwiderstandselement TMR in der Speicherzelle MC und ist in einer derartigen Richtung magnetisiert, das sein elektrischer Widerstandswert Rh beträgt. In dem AN-Zustand hat der Dummy-Zugriffstransistor ATRd wie der Zugriffstransistor ATR in der Speicherzelle MC einen Kanalwiderstand RTG(MC).
Die Speicherzelle MC weist einen Zugriffstransistor ATR und ein Tunnelmagnetwiderstandselement TMR auf, die in Reihe zwi­ schen die Bitleitung BL (/BL) und die Erdspannung Vss geschal­ tet sind. In dem AN-Zustand hat der Zugriffstransistor ATR in der Speicherzelle MC einen Kanalwiderstand RTG(MC). Der elek­ trische Widerstand des Tunnelmagnetwiderstandselements TMR in der Speicherzelle MC ist entsprechend dem Speicherdatenpegel entweder Rh oder Rl.
In der Struktur der fünften Abwandlung der vierten Ausfüh­ rungsform ist ein Widerstandselement 210 in Reihe zwischen ei­ ne Daten-Lese-Schaltung und die ausgewählte Speicherzelle ge­ schaltet. Der elektrische Widerstandswert des Widerstandsele­ ments 210 ist kleiner als der Unterschied zwischen den elek­ trischen Widerständen ΔR, der dem Unterschied zwischen den Speicherdatenpegeln in der Speicherzelle MC entspricht, und wird vorzugsweise auf (ΔR/2) gesetzt.
Die nichtgezeigte Daten-Lese-Schaltung erzeugt entsprechend dem Spannungsunterschied zwischen der mit der ausgewählten Speicherzelle und dem Widerstandselement 210 in Reihe geschal­ teten Bitleitung BL (/BL) und der Referenz-Bitleitung BLref, auf der eine Lese-Referenzspannung Vref erzeugt wird, Lese- Daten. Der Unterschied im elektrischen Widerstand zwischen dem Pfad des der ausgewählten Speicherzelle entsprechenden Le­ sestroms Is und des der Dummy-Speicherzelle DMCi entsprechen­ den Lesestroms Is ist deshalb entweder (ΔR/2) oder -(ΔR/2). Folglich kann ein Daten-Lese-Vorgang durch Vergleichen der Spannungen auf der Bitleitung BL (/BL) und der Referenz- Bitleitung BLref miteinander durchgeführt werden.
Eine derartige Struktur ermöglicht die gleiche Struktur für die Speicherzelle MC und die Dummy-Speicherzelle DMC in dem Speicherfeld. Daraus resultierend kann entsprechend der Her­ stellungsschwankung bei dem Tunnelmagnetwiderstandselement TMR der Daten-Lese-Spielraum sichergestellt werden.
Beispielsweise ist die Dummy-Speicherzelle DMCi für jede der Bitleitungen BL und /BL vorgesehen.
Fig. 64 ist ein Konzeptdiagramm, das den Daten-Schreib-Vorgang in die Dummy-Speicherzelle in Fig. 63 veranschaulicht. Fig. 64 zeigt die Anordnung von Dummy-Speicherzellen in der ersten Speicherzellenspalte.
Bezugnehmend auf Fig. 64 werden bei dem Daten-Schreib-Vorgang die Bitleitungen BL1 und /BL1 an ihren entsprechenden einen Enden elektrisch miteinander verbunden, so daß ein Daten- Schreib-Strom ±Iw in beiden Richtungen durch sie hindurch­ fließt.
In dem ersten Zyklus wird eine Dummy-Schreib-Wortleitung DWWL1 aktiviert, so daß ein Daten-Schreib-Strom Ip durch sie hin­ durchfließen kann. Darüber hinaus wird der Bitleitung BL1 ein Daten-Schreib-Strom +Iw zugeführt. Dies ermöglicht das Schrei­ ben des Speicherdatenwertes "1" in die der Dummy-Schreib- Wortleitung DWWL1 entsprechende Dummy-Speicherzelle DMCi, wo­ durch ihr elektrischer Widerstand auf Rh gesetzt wird.
In dem folgenden Zyklus wird eine Dummy-Schreib-Wortleitung DWWL2 aktiviert und ein Daten-Schreib-Strom Iw wird in einer zu der oben beschriebenen Richtung entgegengesetzten Richtung zugeführt. Dies ermöglicht das Schreiben des Speicherdatenwer­ tes "1" in die der Dummy-Schreib-Wortleitung DWWL2 entspre­ chende Dummy-Speicherzelle DMCi. Das Durchführen von zwei Schreibzyklen gestattet somit das Schreiben des Speicherdaten­ wertes "1" in jede der Dummy-Speicherzellen DMCi, die jeder Speicherzellenspalte entsprechen. Dadurch werden ihre entspre­ chenden elektrischen Widerstandswerte auf Rh gesetzt.
Wie zuvor beschrieben, kann der Daten-Schreib-Vorgang in die Dummy-Speicherzelle DMCi während des Betriebs der MRAM- Vorrichtung (beispielsweise in jedem Daten-Schreib-Zyklus) oder in dem Testmodus, der entweder während des Betriebstests nach dem Herstellen eines Chips oder in dem Initialisierungs­ zyklus nach dem Anlegen der Betriebsspannung an die MRAM- Vorrichtung gewählt wird, zugeführt werden.
Wie in Fig. 65 gezeigt, kann das Widerstandselement 210 aus einem MOS(Metall-Oxid-Halbleiter)-Transistor 215 gebildet wer­ den, der an seinem Gate eine einstellbare Steuerspannung Vm entgegennimmt. Eine derartige Struktur ermöglicht die Einstel­ lung des Widerstandswertes des MOS-Transistors 215 entspre­ chend dem Wert der Steuerspannung Vm. Folglich kann entspre­ chend der Herstellungsschwankung und dergleichen eine Einstel­ lung durchgeführt werden, die in der Lage ist, in der MRAM- Vorrichtung den maximalen Lese-Betriebs-Spielraum sicherzu­ stellen.
Es ist zu beachten, daß die vierte Ausführungsform und ihre Abwandlungen auf eine MTJ-Speicherzelle angewendet werden kön­ nen, die eine Diode als Zugriffselement verwendet, wie dies in den Fig. 14 und 15 gezeigt ist.

Claims (19)

1. Dünnfilm-Magnetspeichervorrichtung, die auf einem Halb­ leitersubstrat gebildet ist, mit:
einer Mehrzahl von Speicherzellen (MC) zum Speichern von Da­ ten, wobei jede Speicherzelle
ein Zugriffselement (ATR, DM), das zum Ausbilden eines Pfades eines Daten-Lese-Stroms (Is) leitend gemacht wird, und
einen Magnetspeicherabschnitt (TMR), der mit dem Zugriffsele­ ment in Reihe geschaltet ist und einen elektrischen Widerstand aufweist, der entsprechend den Speicherdaten schwankt, auf­ weist;
einer ersten magnetischen Schicht (102), die auf dem Halblei­ tersubstrat gebildet ist und eine festgelegte Magnetisierungs­ richtung aufweist;
einer zweiten magnetischen Schicht (103), die auf dem Halblei­ tersubstrat gebildet ist und entsprechend eines extern ange­ legten Magnetfeldes in einer Richtung magnetisiert ist; und
einem zwischen der ersten und der zweiten magnetischen Schicht gebildeten isolierenden Film (104), wobei
der Magnetspeicherabschnitt unter Verwendung einer vorge­ schriebenen Teilregion in einer planaren Richtung der zweiten magnetischen Schicht gebildet ist.
2. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von Speicherzellen (MC), von denen jede einen elektrischen Widerstandswert aufweist, der entsprechend einem Speicherdaten-Pegel variiert;
einer Dummy-Speicherzelle (DMC) zum Erzeugen einer Lese- Referenzspannung, wobei die Dummy-Speicherzelle eine Mehrzahl von Zelleneinheiten (CU0, CU1) aufweist, von denen jede eine gleiche Struktur wie jene der Speicherzelle aufweist, und die Mehrzahl von Zelleneinheiten Speicherdaten unterschiedlicher Pegel ("1", "0") zumindest auf einer Eins-zu-eins-Basis hält;
einer ersten Daten-Leitung (BL, /BL), die bei dem Daten-Lese- Vorgang mit einer aus der Mehrzahl von Speicherzellen ausge­ wählten Speicherzelle verbunden ist;
einer zweiten Daten-Leitung (/BL, BL), die mit der Dummy- Speicherzelle verbunden ist; und
einer Daten-Lese-Schaltung (50r) zum Erfassen einer Spannungs­ differenz zwischen der ersten und der zweiten Daten-Leitung.
3. Dünnfilm-Magnetspeichervorrichtung gemäß Anspruch 2, wo­ bei die Dummy-Speicherzelle (DMC) zwei Zelleneinheiten (CU) aufweist, die bei dem Daten-Lese-Vorgang parallel zu der zwei­ ten Daten-Leitung (/BL, BL) geschaltet sind und die beiden Zelleneinheiten entsprechend die Speicherdaten unterschiedli­ cher Pegel ("1", "0") halten.
4. Dünnfilm-Magnetspeichervorrichtung gemäß Anspruch 2, wo­ bei die Dummy-Speicherzelle (DMC) zwei Zelleneinheiten (CU) aufweist, die bei dem Daten-Lese-Vorgang in Reihe zu der zwei­ ten Daten-Leitung (/BL, BL) geschaltet sind und die beiden Zelleneinheiten entsprechend die Speicherdaten unterschiedli­ cher Pegel ("1", "0") halten.
5. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von in Zeilen und Spalten angeordneten Spei­ cherzellen (MC);
einer Mehrzahl von Lese-Wortleitungen (RWL), die entsprechend den Speicherzellenzeilen vorgesehen sind, zum Durchführen ei­ ner Zeilenauswahl bei dem Daten-Lese-Vorgang;
einer Mehrzahl von Schreib-Wortleitungen (WWL), die entspre­ chend den Speicherzellenzeilen vorgesehen sind, zum Durchfüh­ ren einer Zeilenauswahl bei dem Daten-Schreib-Vorgang; und
einer Mehrzahl von Bitleitungen (BL), die entsprechend den Speicherzellenspalten vorgesehen sind, zum entsprechenden Hin­ durchleiten eines Daten-Schreib-Stroms (±Iw) und eines Daten- Lese-Stroms (Is) in den Daten-Schreib- und Lese-Vorgängen, wo­ bei
jede der Mehrzahl von Speicherzellen einen Magnetspeicherabschnitt (TMR) mit einem elektrischen Wi­ derstand, der entsprechend den Speicherdaten variiert, und
einen Zugriffstransistor ATR, der mit dem Magnetspeicherab­ schnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung (Vss) geschaltet ist, aufweist,
der Zugrifftransistor ein mit einer entsprechenden Lese-Wortleitung verbundenes Gate (125),
einen ersten Kontakt (130s) zum Verbinden einer Source-Region (123) mit der ersten Spannung und
einen zweiten Kontakt (130d), der in der Spaltenrichtung be­ nachbart zu dem ersten Kontakt vorgesehen ist, zum Verbinden einer Drain-Region (124) mit dem Magnetspeicherabschnitt, auf­ weist,
der erste und der zweite Kontakt in einer gleichen Weise in jeder Speicherzellenzeile in einer sich wiederholenden Weise angeordnet sind,
die Speicherzellen bezüglich benachbarter Speicherzellenspal­ ten um 1/2 Rasterabstand verschoben sind, und
die Schreib-Wortleitungen jeweils in einer oberhalb der Bit­ leitungen angeordneten Schicht gebildet sind.
6. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von in Zeilen und Spalten angeordneten Spei­ cherzellen (MC)
einer Mehrzahl von Lese-Wortleitungen (RWL), die entsprechend den Speicherzellenzeilen vorgesehen sind, zum Durchführen ei­ ner Zeilenauswahl bei dem Daten-Lese-Vorgang;
einer Mehrzahl von Schreib-Wortleitungen (WWL), die entspre­ chend den Speicherzellenzeilen vorgesehen sind, zum Durchfüh­ ren einer Zeilenauswahl bei dem Daten-Schreib-Vorgang; und
einer Mehrzahl von Bitleitungen (BL), die entsprechend den Speicherzellenspalten vorgesehen sind, zum entsprechenden Hin­ durchleiten eines Daten-Schreib-Stroms (±Iw) und eines Daten- Lese-Stroms (Is) bei den Daten-Schreib- und Lese-Vorgängen, wobei
jede der Mehrzahl von Speicherzellen einen Magnetspeicherabschnitt (TMR) mit einem elektrischen Wi­ derstand, der entsprechend den Speicherdaten variiert, und
einen Zugriffstransistor (ATR), der mit dem Magnetspeicherab­ schnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung (Vss) geschaltet ist, aufweist,
der Zugriffstransistor ein mit einer entsprechenden Lese-Wortleitung verbundenes Gate (125),
einen ersten Kontakt (130s) zum Verbinden einer Source-Region (123) mit der ersten Spannung und
einen zweiten Kontakt (130d), der in der Spaltenrichtung be­ nachbart zu dem ersten Kontakt vorgesehen ist, zum Verbinden einer Drain-Region (124) mit dem Magnetspeicherabschnitt, auf­ weist,
der erste und zweite Kontakt bezüglich benachbarter Speicher­ zellenzeilen in der Position vertauscht sind,
die Speicherzellen bezüglich benachbarter Speicherzellenspal­ ten um einen vorgeschriebenen Rasterabstand verschoben sind und
die Schreib-Wortleitungen jeweils in einer oberhalb der Bit­ leitungen angeordneten Schicht gebildet sind.
7. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl in Zeilen und Spalten angeordneten Speicherzel­ len (MC);
einer Mehrzahl von Lese-Wortleitungen (RWL), die entsprechend den Speicherzellenzeilen vorgesehen sind, zum Durchführen ei­ ner Zeilenauswahl bei dem Daten-Lese-Vorgang;
einer Mehrzahl von Schreib-Wortleitungen (WWL), die entspre­ chend den Speicherzellenzeilen vorgesehen sind, zum Durchfüh­ ren einer Zeilenauswahl bei dem Daten-Schreib-Vorgang; und
einer Mehrzahl von Bitleitungen (BL), die entsprechend den Speicherzellenspalten vorgesehen sind, zum entsprechenden Hin­ durchleiten eines Daten-Schreib-Stroms (±Iw) und eines Daten- Lese-Stroms (Is) bei den Daten-Schreib- und Lese-Vorgängen, wobei
jede der Mehrzahl von Speicherzellen einen Magnetspeicherabschnitt (TMR) mit einem elektrischen Wi­ derstand, der entsprechend den Speicherdaten variiert, und
einen Zugriffstransistor (ATR), der mit dem Magnetspeicherab­ schnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung (Vss) geschaltet ist, aufweist,
der Zugriffstransistor ein mit einer entsprechenden Lese- Wortleitung verbundenes Gate (125),
einen ersten Kontakt (130s) zum Verbinden einer Source-Region (123) mit der ersten Spannung und
einen zweiten Kontakt (130d), der in der Spaltenrichtung be­ nachbart zu dem ersten Kontakt vorgesehen ist, zum Verbinden einer Drain-Region (124) mit dem Magnetspeicherabschnitt, auf­ weist,
der erste und der zweite Kontakt in einer gleichen Weise in jeder Speicherzellenzeile in sich wiederholender Weise ange­ ordnet sind,
der erste und der zweite Kontakt bezüglich benachbarter Spei­ cherzellenspalten in ihrer Position vertauscht sind und die Schreib-Wortleitungen jeweils in einer oberhalb der Bit­ leitungen angeordneten Schicht gebildet sind.
8. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von in Zeilen und Spalten angeordneten Spei­ cherzellen (MC);
einer Mehrzahl von Lese-Wortleitungen (RWL), die entsprechend den Speicherzellenzeilen vorgesehen sind, zum Durchführen ei­ ner Zeilenauswahl bei dem Daten-Lese-Vorgang;
einer Mehrzahl von Schreib-Wortleitungen (WWL), die entspre­ chend den Speicherzellenzeilen vorgesehen sind, zum Durchfüh­ ren einer Zeilenauswahl bei dem Daten-Schreib-Vorgang; und
einer Mehrzahl von Bitleitungen (BL), die entsprechend den Speicherzellenspalten vorgesehen sind, zum entsprechenden Hin­ durchleiten eines Daten-Schreib-Stroms (±Iw) und eines Daten- Lese-Stroms (Is) bei den Daten-Schreib- und Lese-Vorgängen, wobei
jede der Mehrzahl von Speicherzellen einen Magnetspeicherabschnitt (TMR) mit einem elektrischen Wi­ derstand, der entsprechend den Speicherdaten variiert, und
einen Zugriffstransistor (ATR), der mit dem Magnetspeicherab­ schnitt zwischen eine entsprechende Bitleitung und eine erste Spannung (Vss) in Reihe geschaltet ist,
der Zugriffstransistor ein mit einer entsprechenden Lese-Wortleitung verbundenes Gate (125),
einen ersten Kontakt (130s) zum Verbinden einer Source-Region (123) mit der ersten Spannung und
einen zweiten Kontakt (130d), der in der Spaltenrichtung be­ nachbart zu dem ersten Kontakt vorgesehen ist, zum Verbinden einer Drain-Region (124) mit dem Magnetspeicherabschnitt, auf­ weist,
der erste und zweite Kontakt in einer gleichen Weise in jeder Speicherzellenzeile in einer sich wiederholenden Weise ange­ ordnet sind,
der erste und zweite Kontakt bezüglich benachbarter Speicher­ zellenspalten in der Position vertauscht sind und
die Speicherzellen bezüglich benachbarter Speicherzellenspal­ ten um 1/2 Rasterabstand verschoben sind.
9. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von in Zeilen und Spalten angeordneten Spei­ cherzellen (MC);
einer Mehrzahl von Lese-Wortleitungen (RWL), die entsprechend den Speicherzellenzeilen vorgesehen sind, zum Durchführen ei­ ner Zeilenauswahl bei dem Daten-Lese-Vorgang;
einer Mehrzahl von Schreib-Wortleitungen (WWL), die entspre­ chend den Speicherzellenzeilen vorgesehen sind, zum Durchfüh­ ren einer Zeilenauswahl bei dem Daten-Schreib-Vorgang; und
einer Mehrzahl von Bitleitungen (BL), die entsprechend den Speicherzellenspalten vorgesehen sind, zum entsprechenden Hin­ durchleiten eines Daten-Schreib-Stroms (±Iw) und eines Daten- Lese-Stroms (Is) bei den Daten-Schreib- und Lese-Vorgängen, wobei
jede der Mehrzahl von Speicherzellen einen Magnetspeicherabschnitt (TMR) mit einem elektrischen Wi­ derstand, der entsprechend den Speicherdaten variiert, und
einen Zugriffstransistor (ATR), der mit dem Magnetspeicherab­ schnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung (Vss) geschaltet ist, aufweist,
der Zugriffstransistor ein mit einer entsprechenden Lese-Wortleitung verbundenes Gate (125),
einen ersten Kontakt (130s) zum Verbinden einer Source-Region (123) mit der ersten Spannung, und
einen zweiten Kontakt (130d), der in der Spaltenrichtung be­ nachbart zu dem ersten Kontakt vorgesehen ist, zum Verbinden einer Drain-Region (124) mit dem Magnetspeicherabschnitt, auf­ weist,
der erste und der zweite Kontakt bezüglich benachbarter Spei­ cherzellenzeilen in der Position vertauscht sind,
der erste und der zweite Kontakt bezüglich benachbarter Spei­ cherzellenspalten in der Position vertauscht sind, und
die Schreib-Wortleitungen jeweils in einer oberhalb der Bit­ leitungen angeordneten Schicht gebildet sind.
10. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von in Zeilen und Spalten angeordneten Spei­ cherzellen (MC);
einer Mehrzahl von Lese-Wortleitungen (RWL), die entsprechend den Speicherzellenzeilen vorgesehen sind, zum Durchführen ei­ ner Zeilenauswahl bei dem Daten-Lese-Vorgang;
einer Mehrzahl von Schreib-Wortleitungen (WWL), die entspre­ chend den Speicherzellenzeilen vorgesehen sind, zum Durchfüh­ ren einer Zeilenauswahl bei dem Daten-Schreib-Vorgang; und
einer Mehrzahl von Bitleitungen (BL), die entsprechend den Speicherzellenspalten vorgesehen sind, zum entsprechenden Hin­ durchleiten eines Daten-Schreib-Stroms (±Iw) und eines Daten- Lese-Stroms (Is) bei den Daten-Schreib- und Lese-Vorgängen, wobei
jede der Mehrzahl von Speicherzellen einen Magnetspeicherabschnitt (TMR) mit einem elektrischen Wi­ derstand, der entsprechend den Speicherdaten variiert, und
einen Zugriffstransistor (ATR), der mit dem Magnetspeicherab­ schnitt in Reihe zwischen eine entsprechende Bitleitung und
eine erste Spannung (Vss) geschaltet ist, aufweist,
der Zugriffstransistor ein mit einer entsprechenden Lese-Wortleitung verbundenes Gate (125),
einen ersten Kontakt (130s) zum Verbinden einer Source-Region (123) mit der ersten Spannung und
einen zweiten Kontakt (130d), der in der Spaltenrichtung be­ nachbart zu dem ersten Kontakt vorgesehen ist, zum Verbinden einer Drain-Region (124) mit dem Magnetspeicherabschnitt, auf­ weist,
der erste und der zweite Kontakt bezüglich benachbarter Spei­ cherzellenzeilen in der Position vertauscht sind, der erste und der zweite Kontakt bezüglich benachbarter Speicherzellen­ spalten in der Position vertauscht sind,
die Speicherzellen bezüglich benachbarter Speicherzellenspal­ ten um 1/4 Rasterabstand verschoben sind und
die Schreib-Wortleitungen jeweils in einer oberhalb der Bit­ leitungen angeordneten Schicht ausgebildet sind.
11. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von in Zeilen und Spalten angeordneten Spei­ cherzellen (MC);
einer Mehrzahl von Lese-Wortleitungen (RWL), die entsprechend den Speicherzellenzeilen vorgesehen sind, zum Durchführen ei­ ner Zeilenauswahl bei dem Daten-Lese-Vorgang;
einer Mehrzahl von Schreib-Wortleitungen (WWL), die entspre­ chend den Speicherzellenzeilen vorgesehen sind, zum Durchfüh­ ren einer Zeilenauswahl bei dem Daten-Schreib-Vorgang; und
einer Mehrzahl von Bitleitungen (BL), die entsprechend den Speicherzellenspalten vorgesehen sind, zum entsprechenden Hin­ durchleiten eines Daten-Schreib-Stroms (±Iw) und eines Daten- Lese-Stroms (Is) in den Daten-Schreib- und Lese-Vorgängen, wo­ bei
jede der Mehrzahl von Speicherzellen einen Magnetspeicherabschnitt (TMR) mit einem elektrischen Wi­ derstand, der entsprechend den Speicherdaten variiert, und
einen Zugriffstransistor (ATR), der mit dem Magnetspeicherab­ schnitt in Reihe zwischen eine entsprechende Bitleitung und eine erste Spannung (Vss) geschaltet ist, aufweist,
der Zugriffstransistor ein mit einer entsprechenden Lese-Wortleitung verbundenes Gate (125),
einen ersten Kontakt (130s) zum Verbinden einer Source-Region (123) mit der ersten Spannung, und
einen zweiten Kontakt (130d), der in der Spaltenrichtung an den ersten Kontakt angrenzend vorgesehen ist, zum Verbinden einer Drain-Region (124) mit dem Magnetspeicherabschnitt, auf­ weist,
zwei entsprechende in der Spaltenrichtung benachbart angeord­ nete Speicherzellen sich den ersten Kontakt teilen und eine einzige Anordnungseinheit (140c, 140f) bilden und
die Schreib-Wortleitungen jeweils in einer oberhalb der Bit­ leitungen angeordneten Schicht gebildet sind.
12. Dünnfilm-Magnetspeichervorrichtung gemäß Anspruch 11, wobei jede der Schreib-Wortleitungen (WWL) mit einer größeren Leitungsbreite als jene der Bitleitungen (BL) versehen ist.
13. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von Speicherzellen (MC) zum Halten von Spei­ cherdaten, wobei jede der Speicherzellen
ein Zugriffs-Gate (ATR), das bei dem Daten-Lese-Vorgang selek­ tiv AN geschaltet wird und
einen Magnetspeicherabschnitt (TMR), der mit dem Zugriffs-Gate in Reihe geschaltet ist und entweder einen ersten oder einen zweiten elektrischen Widerstand, der von den Speicherdaten ab­ hängt, aufweist, und
der Magnetspeicherabschnitt eine erste magnetische Schicht mit einer festgelegten Magneti­ sierungsrichtung,
eine zweite magnetische Schicht, die in Abhängigkeit von den zu schreibenden Speicherdaten entweder in einer gleichen Rich­ tung oder in einer entgegengesetzten Richtung zu jener der er­ sten magnetischen Schicht magnetisiert ist und
einen zwischen der ersten und der zweiten magnetischen Schicht ausgebildeten ersten isolierenden Film aufweist, wobei die Dünnfilm-Magnetspeichervorrichtung weiterhin
eine Daten-Leitung, die bei dem Daten-Lese-Vorgang über ein AN geschaltetes Zugriffs-Gate der ausgewählten Speicherzelle elektrisch mit dem Magnetspeicherabschnitt einer ausgewählten Speicherzelle verbunden ist, wobei die ausgewählte Speicher­ zelle eine für den Daten-Lese-Vorgang aus einer Mehrzahl von Speicherzellen ausgewählte Speicherzelle ist;
eine Referenz-Datenleitung (BLref) zum Übertragen einer Lese- Referenzspannung zum Vergleich mit einer Spannung auf der Da­ ten-Leitung bei dem Daten-Lese-Vorgang; und
eine Mehrzahl von Dummy-Speicherzellen (DMCa, DMCb, DMCc, DMCd) zum Erzeugen der Lese-Referenzspannung, von denen jede für jeden festgelegten Satz von Speicherzellen vorgesehen ist, aufweist, wobei
jede der Dummy-Speicherzellen einen Dummy-Magnetspeicherabschnitt (TMRda, TMRdb, TMRdc, TMRdd) und
ein Dummy-Zugriffsgate (ATRd), das bei dem Daten-Lese-Vorgang selektiv AN geschaltet ist, zum elektrischen Verbinden des Dummy-Magnetspeicherabschnitts mit der Referenz-Datenleitung aufweist und
der Dummy-Magnetspeicherabschnitt eine dritte magnetische Schicht (102), die in einer festgeleg­ ten Richtung magnetisiert ist,
eine vierte magnetische Schicht (103), die in einer Richtung magnetisiert ist, die die Magnetisierungsrichtung der dritten magnetischen Schicht kreuzt, und
einen zweiten isolierenden Film (104), der zwischen der drit­ ten und vierten magnetischen Schicht gebildet ist, aufweist.
14. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von Speicherzellen (MC) zum Halten von Spei­ cherdaten, wobei
jede der Speicherzellen ein Zugriffs-Gate (ATR), das bei dem Daten-Lese-Vorgang selek­ tiv AN geschaltet ist, und
einen mit dem Zugriffs-Gate in Reihe geschalteten Magnetspei­ cherabschnitt (TMR), der in Abhängigkeit von den Speicherdaten entweder einen ersten elektrischen Widerstand (Rl) oder einen zweiten elektrischen Widerstand (Rh), der höher ist als der erste elektrische Widerstand, aufweist und
der Magnetspeicherabschnitt eine erste magnetische Schicht mit einer festgelegten Magneti­ sierungsrichtung,
eine zweite magnetische Schicht, die in Abhängigkeit von den zu schreibenden Speicherdaten in einer gleichen Richtung oder in einer entgegengesetzten Richtung zu jener der ersten magne­ tischen Schicht magnetisiert ist, und
einen zwischen der ersten und der zweiten magnetischen Schicht gebildeten ersten isolierenden Film aufweist, wobei die Dünn­ film-Magnetspeichervorrichtung weiterhin
eine Daten-Leitung, die bei dem Daten-Lese-Vorgang über ein AN geschaltetes Zugriffs-Gate einer ausgewählten Speicherzelle mit dem Magnetspeicherabschnitt der ausgewählten Speicherzelle elektrisch verbunden ist, wobei die ausgewählte Speicherzelle eine für den Daten-Lese-Vorgang aus der Mehrzahl von Speicher­ zellen ausgewählte Speicherzelle ist;
eine Referenz-Datenleitung (BLref) zum Übertragen einer Lese- Referenzspannung zum Vergleich mit einer Spannung auf der Da­ ten-Leitung bei dem Daten-Lese-Vorgang; und
eine Mehrzahl von Dummy-Speicherzellen (DMCe), von denen jede für jeden festgelegten Satz von Speicherzellen vorgesehen ist, aufweist, wobei
jede der Dummy-Speicherzellen ein Dummy-Zugriffs-Gate (ATRdd), das bei dem Daten-Lese- Vorgang selektiv AN geschaltet wird, und
eine Mehrzahl von Dummy-Magnetspeicherabschnitten (201 bis 204, 205 bis 208), die in Reaktion auf das AN Schalten des Dummy-Zugriffs-Gates elektrisch mit der Referenz-Datenleitung verbunden werden, aufweist,
jeder der Dummy-Magnetspeicherabschnitte eine dritte magnetische Schicht (102), die in einer festgeleg­ ten Richtung magnetisiert ist,
eine vierte magnetische Schicht (103), die entweder in einer gleichen Richtung oder in einer entgegengesetzten Richtung zu jener der dritten magnetischen Schicht magnetisiert ist, und
einen zwischen der dritten und der vierten magnetischen Schicht gebildeten isolierenden Film (104) aufweist, und jeder der Dummy-Magnetspeicherabschnitte zumindest mit einem der restlichen Dummy-Magnetspeicherabschnitte in Reihe ge­ schaltet ist.
15. Dünnfilm-Magnetspeichervorrichtung gemäß Anspruch 14, wobei ein kombinierter Widerstand der Mehrzahl von Magnetspei­ cherabschnitten gleich dem ersten elektrischen Widerstand (Rl) ist, das Dummy-Zugriffs-Gate (ATRdd, ATRd1, ATRd2) in einem AN-Zustand einen elektrischen Widerstand (RTG(dm)) aufweist, der um einen dritten elektrischen Widerstand (ΔR/2) größer ist als jener des Zugriffs-Gates (ATR) in einem AN-Zustand, und der dritte elektrische Widerstand kleiner ist als eine Diffe­ renz zwischen dem ersten und dem zweiten elektrischen Wider­ stand (ΔR).
16. Dünnfilm-Magnetspeichervorrichtung gemäß Anspruch 15, wobei das Dummy-Zugriffs-Gate (ATRdd, ATRd2) einen Feldeffekt­ transistor aufweist, der an seinem Gate eine einstellbare Steuerspannung (VDWL, Vrm) entgegennimmt.
17. Dünnfilm-Magnetspeichervorrichtung gemäß Anspruch 14, wobei ein kombinierter Widerstand der Mehrzahl von Dummy- Magnetspeicherabschnitten (205 bis 208) gleich einem dritten elektrischen Widerstand (Rl+ΔR) ist, der einem Zwischenwert des ersten und zweiten elektrischen Widerstandes (Rl, Rh) ent­ spricht, und das Dummy-Zugriffs-Gate in einem AN-Zustand einen elektrischen Widerstand (RTG(dm)) aufweist, der gleich einem elektrischen Widerstand (RTG(MC)) des Zugriffs-Gates in einem AN-Zustand ist.
18. Dünnfilm-Magnetspeichervorrichtung mit:
einer Mehrzahl von Magnetspeicherzellen (MC) zum Halten von durch ein angelegtes magnetisches Feld geschriebenen Speicher­ daten; und
einer Dummy-Speicherzelle (DMCi) zum Erzeugen einer Lese- Referenzspannung bei dem Daten-Lese-Vorgang, wobei
jede der Magnetspeicherzellen und die Dummy-Speicherzelle einen Magnetspeicherabschnitt (TMR), der in Abhängigkeit von einem Pegel der Speicherdaten entweder einen ersten elektri­ schen Widerstandswert (Rl) oder einen zweiten elektrischen Wi­ derstandswert (Rh), der höher ist als der erste elektrische Widerstandswert, und
ein Zugriffs-Gate (ATR, ATRd), das mit dem Magnetspeicherab­ schnitt in Reihe geschaltet ist und selektiv AN geschaltet ist, aufweisen, die Dünnfilm-Magnetspeichervorrichtung weiter­ hin
eine erste Datenleitung (BL), die elektrisch mit einer bei dem Daten-Lese-Vorgang aus einer Mehrzahl von Magnetspeicherzellen ausgewählten Magnetspeicherzelle verbunden ist, so daß der er­ sten Datenleitung ein Daten-Lese-Strom (Is) zugeführt wird;
eine zweite Datenleitung (BLref), die bei dem Daten-Lese- Vorgang elektrisch mit der Dummy-Speicherzelle verbunden ist, so daß ein Daten-Lese-Strom (Is), der gleich jenem der ersten Datenleitung ist, der zweiten Datenleitung zugeführt wird;
eine Daten-Lese-Schaltung (50, 60) zum Erzeugen von Lese-Daten basierend auf den entsprechenden Spannungen der ersten und zweiten Datenleitung; und
eine Widerstands-Addierschaltung (210, 215) zum Addieren eines dritten elektrischen Widerstands (ΔR/2) in Reihe zu der ersten Datenleitung, wobei der dritte elektrische Widerstand kleiner ist als eine Differenz zwischen dem ersten und dem zweiten elektrischen Widerstandswert (ΔR), aufweist und
der Magnetspeicherabschnitt in der Dummy-Speicherzelle einen Datenpegel speichert, der dem zweiten elektrischen Wider­ standswert entspricht.
19. Dünnfilm-Magnetspeichervorrichtung gemäß Anspruch 18, wobei die Widerstands-Addierschaltung (210, 215) einen Feldef­ fekttransistor (215) aufweist, der an seinem Gate eine varia­ ble Steuerspannung (Vm) entgegennimmt.
DE10215117A 2001-04-26 2002-04-05 Zum Durchführen von stabilen Daten-Lese- und Schreib-Vorgängen geeignete Dünnfilm-Magnetspeichervorrichtung Ceased DE10215117A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001128962 2001-04-26
JP2001243983A JP5019681B2 (ja) 2001-04-26 2001-08-10 薄膜磁性体記憶装置

Publications (1)

Publication Number Publication Date
DE10215117A1 true DE10215117A1 (de) 2002-11-07

Family

ID=26614259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10215117A Ceased DE10215117A1 (de) 2001-04-26 2002-04-05 Zum Durchführen von stabilen Daten-Lese- und Schreib-Vorgängen geeignete Dünnfilm-Magnetspeichervorrichtung

Country Status (6)

Country Link
US (8) US6788568B2 (de)
JP (1) JP5019681B2 (de)
KR (1) KR100514958B1 (de)
CN (1) CN1231917C (de)
DE (1) DE10215117A1 (de)
TW (1) TW536700B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020008B2 (en) 2001-12-26 2006-03-28 Renesas Technology Corp. Thin film magnetic memory device writing data with bidirectional current
DE10260344B4 (de) * 2001-12-26 2006-06-14 Mitsubishi Denki K.K. Magnetische Dünnfilmspeichervorrichtung, die Daten mit bidirektionalem Strom schreibt

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
JP4570313B2 (ja) * 2001-10-25 2010-10-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP4071531B2 (ja) * 2002-04-23 2008-04-02 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP3808802B2 (ja) * 2002-06-20 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
KR100496858B1 (ko) * 2002-08-02 2005-06-22 삼성전자주식회사 비트라인 클램핑 전압에 상관없이 기준 셀로 일정 전류가흐르는 마그네틱 랜덤 억세스 메모리
US6760268B2 (en) * 2002-11-26 2004-07-06 Freescale Semiconductor, Inc. Method and apparatus for establishing a reference voltage in a memory
JP2004241013A (ja) * 2003-02-03 2004-08-26 Renesas Technology Corp 半導体記憶装置
JP4405162B2 (ja) * 2003-02-14 2010-01-27 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4170108B2 (ja) * 2003-02-20 2008-10-22 株式会社ルネサステクノロジ 磁気記憶装置
JP2004363527A (ja) * 2003-04-11 2004-12-24 Toshiba Corp 磁気記憶装置、データ複写装置、データ複写システム、データ複写プログラム、及びデータ複写方法
US6947313B2 (en) * 2003-08-27 2005-09-20 Hewlett-Packard Development Company, L.P. Method and apparatus of coupling conductors in magnetic memory
KR100528341B1 (ko) * 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
FR2871921A1 (fr) * 2004-06-16 2005-12-23 St Microelectronics Sa Architecture de memoire a lignes d'ecriture segmentees
US7209383B2 (en) * 2004-06-16 2007-04-24 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US7372728B2 (en) * 2004-06-16 2008-05-13 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US7106621B2 (en) * 2004-06-30 2006-09-12 Stmicroelectronics, Inc. Random access memory array with parity bit structure
US7301800B2 (en) * 2004-06-30 2007-11-27 Stmicroelectronics, Inc. Multi-bit magnetic random access memory element
US7136298B2 (en) * 2004-06-30 2006-11-14 Stmicroelectronics, Inc. Magnetic random access memory array with global write lines
US7079415B2 (en) * 2004-06-30 2006-07-18 Stmicroelectronics, Inc. Magnetic random access memory element
US7777607B2 (en) * 2004-10-12 2010-08-17 Allegro Microsystems, Inc. Resistor having a predetermined temperature coefficient
US8179711B2 (en) * 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US7606409B2 (en) * 2004-11-19 2009-10-20 Hitachi High-Technologies Corporation Data processing equipment, inspection assistance system, and data processing method
JP2006210396A (ja) * 2005-01-25 2006-08-10 Fujitsu Ltd 磁気メモリ装置及びその読み出し方法
JP2006344258A (ja) * 2005-06-07 2006-12-21 Toshiba Corp 磁気ランダムアクセスメモリ
US7692956B2 (en) 2005-10-03 2010-04-06 Nec Corporation Magnetic random access memory
JP4883982B2 (ja) * 2005-10-19 2012-02-22 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US7321507B2 (en) * 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
US7187577B1 (en) * 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
US7313043B2 (en) * 2005-11-29 2007-12-25 Altis Semiconductor Snc Magnetic Memory Array
JP4157571B2 (ja) 2006-05-24 2008-10-01 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US20080002773A1 (en) * 2006-06-26 2008-01-03 Texas Instruments Incorporated Video decoded picture buffer
US7795862B2 (en) * 2007-10-22 2010-09-14 Allegro Microsystems, Inc. Matching of GMR sensors in a bridge
US7706176B2 (en) * 2008-01-07 2010-04-27 Qimonda Ag Integrated circuit, cell arrangement, method for manufacturing an integrated circuit and for reading a memory cell status, memory module
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
JP2009200123A (ja) * 2008-02-19 2009-09-03 Nec Corp 磁気ランダムアクセスメモリ
JP2009199695A (ja) * 2008-02-25 2009-09-03 Toshiba Corp 抵抗変化メモリ装置
JP2009224477A (ja) * 2008-03-14 2009-10-01 Fujitsu Ltd 半導体記憶装置及びその製造方法
US7813166B2 (en) 2008-06-30 2010-10-12 Qualcomm Incorporated Controlled value reference signal of resistance based memory circuit
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US7755923B2 (en) * 2008-09-18 2010-07-13 Seagate Technology Llc Memory array with read reference voltage cells
KR102150275B1 (ko) 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) * 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
WO2010047328A1 (ja) * 2008-10-23 2010-04-29 日本電気株式会社 半導体記憶装置
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7876599B2 (en) * 2008-10-31 2011-01-25 Seagate Technology Llc Spatial correlation of reference cells in resistive memory array
US7825478B2 (en) * 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US7800941B2 (en) * 2008-11-18 2010-09-21 Seagate Technology Llc Magnetic memory with magnetic tunnel junction cell sets
US8203869B2 (en) * 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US9368716B2 (en) * 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
KR20100104624A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 반도체 메모리 소자
JP2010232475A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 磁気記憶装置およびその製造方法
KR101068573B1 (ko) * 2009-04-30 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8315081B2 (en) 2010-03-22 2012-11-20 Qualcomm Incorporated Memory cell that includes multiple non-volatile memories
US8587994B2 (en) 2010-09-08 2013-11-19 Qualcomm Incorporated System and method for shared sensing MRAM
US8488357B2 (en) 2010-10-22 2013-07-16 Magic Technologies, Inc. Reference cell architectures for small memory array block activation
US8730719B1 (en) 2010-12-03 2014-05-20 Iii Holdings 1, Llc MRAM with metal gate write conductors
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
JP5703041B2 (ja) * 2011-01-27 2015-04-15 ルネサスエレクトロニクス株式会社 半導体装置
US10606973B2 (en) * 2011-02-08 2020-03-31 Iii Holdings 1, Llc Memory cell layout for low current field-induced MRAM
JP5736224B2 (ja) * 2011-04-12 2015-06-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8837346B2 (en) 2011-06-01 2014-09-16 General Electric Company Repeater pass-through messaging
JP2012253129A (ja) * 2011-06-01 2012-12-20 Fujitsu Ltd 磁気記憶装置及び磁気記憶装置の製造方法
US8988923B2 (en) * 2012-09-11 2015-03-24 The Regents Of The University Of California Nonvolatile magneto-electric random access memory circuit with burst writing and back-to-back reads
KR20140035013A (ko) * 2012-09-12 2014-03-21 삼성전자주식회사 자기장 생성부 및 이것을 포함하는 반도체 테스트 장치
US9082509B2 (en) * 2012-12-19 2015-07-14 Intel Corporation Method and apparatus for reading variable resistance memory elements
US9697894B2 (en) * 2013-03-25 2017-07-04 Agency For Science, Technology And Research Methods and circuit arrangements for determining resistances
JP5911106B2 (ja) * 2013-05-21 2016-04-27 日本電気株式会社 磁気ランダムアクセスメモリ
KR102082328B1 (ko) * 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
US9111625B2 (en) * 2013-08-09 2015-08-18 Samsung Electronics Co., Ltd. Adaptive dual voltage write driver with dummy resistive path tracking
KR20150064950A (ko) * 2013-12-04 2015-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102168652B1 (ko) * 2013-12-16 2020-10-23 삼성전자주식회사 감지 증폭기, 그것을 포함하는 반도체 메모리 장치 및 그것의 읽기 방법
US9275714B1 (en) 2014-09-26 2016-03-01 Qualcomm Incorporated Read operation of MRAM using a dummy word line
US9281041B1 (en) * 2014-12-16 2016-03-08 Honeywell International Inc. Delay-based read system for a magnetoresistive random access memory (MRAM) bit
US10103317B2 (en) 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US10217798B2 (en) 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US9978931B2 (en) 2015-02-13 2018-05-22 Inston Inc. Systems and methods for implementing robust magnetoelectric junctions
US9653137B2 (en) * 2015-04-10 2017-05-16 Globalfoundries Singapore Pte. Ltd. STT-MRAM bitcell for embedded flash applications
RU2702271C2 (ru) 2015-06-10 2019-10-07 Тосиба Мемори Корпорейшн Запоминающее устройство с изменением сопротивления
WO2018005698A1 (en) * 2016-06-28 2018-01-04 Inston Inc. Systems for source line sensing of magnetoelectric junctions
WO2018005699A1 (en) 2016-06-28 2018-01-04 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions
WO2018148327A1 (en) 2017-02-08 2018-08-16 Crocus Technology Inc. Mram reference cell with shape anisotropy to establish a well-defined magnetization orientation
US10861527B2 (en) 2017-06-27 2020-12-08 Inston, Inc. Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
WO2019006037A1 (en) 2017-06-27 2019-01-03 Inston, Inc. REDUCTION OF WRITE ERROR RATE IN MAGNETOELECTRIC RAM
US10734573B2 (en) * 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
JP7005452B2 (ja) * 2018-07-30 2022-01-21 株式会社東芝 磁気記憶装置
JP2021150497A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 記憶装置
US11187764B2 (en) 2020-03-20 2021-11-30 Allegro Microsystems, Llc Layout of magnetoresistance element
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
US11682433B2 (en) * 2021-08-30 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple stack high voltage circuit for memory

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420819A (en) * 1992-09-24 1995-05-30 Nonvolatile Electronics, Incorporated Method for sensing data in a magnetoresistive memory using large fractions of memory cell films for data storage
US6539805B2 (en) * 1994-07-19 2003-04-01 Vesuvius Crucible Company Liquid metal flow condition detection
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5894447A (en) * 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
TW411471B (en) 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6169688B1 (en) * 1998-03-23 2001-01-02 Kabushiki Kaisha Toshiba Magnetic storage device using unipole currents for selecting memory cells
DE69923386T2 (de) * 1998-05-13 2005-12-22 Sony Corp. Bauelement mit magnetischem Material und Adressierverfahren dafür
EP0959475A3 (de) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetischer Dünnfilmspeicher sowie Schreibe- und Leseverfahren und Anordnung unter Verwendung solchen Speichers
US6081445A (en) 1998-07-27 2000-06-27 Motorola, Inc. Method to write/read MRAM arrays
JP2000132961A (ja) * 1998-10-23 2000-05-12 Canon Inc 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6215695B1 (en) * 1998-12-08 2001-04-10 Canon Kabushiki Kaisha Magnetoresistance element and magnetic memory device employing the same
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
JP3693247B2 (ja) * 1999-09-27 2005-09-07 松下電器産業株式会社 磁気抵抗効果記憶素子およびその製造方法
JP3891540B2 (ja) * 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ
JP2001196661A (ja) * 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
US6519179B2 (en) * 1999-12-10 2003-02-11 Sharp Kabushiki Kaisha Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same
JP3854767B2 (ja) * 1999-12-13 2006-12-06 ローム株式会社 強磁性トンネル接合素子を用いた装置、およびその製造方法
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3325868B2 (ja) * 2000-01-18 2002-09-17 ティーディーケイ株式会社 トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
DE10113853B4 (de) * 2000-03-23 2009-08-06 Sharp K.K. Magnetspeicherelement und Magnetspeicher
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
DE10036140C1 (de) * 2000-07-25 2001-12-20 Infineon Technologies Ag Verfahren und Anordnung zum zerstörungsfreien Auslesen von Speicherzellen eines MRAM-Speichers
US6317375B1 (en) * 2000-08-31 2001-11-13 Hewlett-Packard Company Method and apparatus for reading memory cells of a resistive cross point array
JP2002170377A (ja) 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP4656720B2 (ja) 2000-09-25 2011-03-23 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4726290B2 (ja) 2000-10-17 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4726292B2 (ja) 2000-11-14 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4667594B2 (ja) 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6721203B1 (en) * 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
JP4712204B2 (ja) 2001-03-05 2011-06-29 ルネサスエレクトロニクス株式会社 記憶装置
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
JP2003016777A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6542407B1 (en) * 2002-01-18 2003-04-01 Sandisk Corporation Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells
US6912160B2 (en) * 2003-03-11 2005-06-28 Fujitsu Limited Nonvolatile semiconductor memory device
US7180123B2 (en) * 2003-07-21 2007-02-20 Macronix International Co., Ltd. Method for programming programmable eraseless memory
US7564716B2 (en) * 2006-11-16 2009-07-21 Freescale Semiconductor, Inc. Memory device with retained indicator of read reference level
US7606070B2 (en) * 2006-12-29 2009-10-20 Sandisk Corporation Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020008B2 (en) 2001-12-26 2006-03-28 Renesas Technology Corp. Thin film magnetic memory device writing data with bidirectional current
DE10260344B4 (de) * 2001-12-26 2006-06-14 Mitsubishi Denki K.K. Magnetische Dünnfilmspeichervorrichtung, die Daten mit bidirektionalem Strom schreibt
US7154776B2 (en) 2001-12-26 2006-12-26 Renesas Technology Corp. Thin film magnetic memory device writing data with bidirectional current
US7558106B2 (en) 2001-12-26 2009-07-07 Renesas Technology Corp. Thin film magnetic memory device writing data with bidirectional current
US7885096B2 (en) 2001-12-26 2011-02-08 Renesas Electronics Corporation Thin film magnetic memory device writing data with bidirectional current
US7978542B2 (en) 2001-12-26 2011-07-12 Renesas Electronics Corporation Thin film magnetic memory device writing data with bidirectional current

Also Published As

Publication number Publication date
US7102922B2 (en) 2006-09-05
US6922355B2 (en) 2005-07-26
CN1231917C (zh) 2005-12-14
US7379366B2 (en) 2008-05-27
US7567454B2 (en) 2009-07-28
US20080225582A1 (en) 2008-09-18
TW536700B (en) 2003-06-11
US7733692B2 (en) 2010-06-08
KR100514958B1 (ko) 2005-09-15
JP2003017665A (ja) 2003-01-17
US20090262575A1 (en) 2009-10-22
US20100195382A1 (en) 2010-08-05
US20020172073A1 (en) 2002-11-21
KR20030009102A (ko) 2003-01-29
US20070007536A1 (en) 2007-01-11
US20110260224A1 (en) 2011-10-27
US8351253B2 (en) 2013-01-08
JP5019681B2 (ja) 2012-09-05
US6788568B2 (en) 2004-09-07
CN1383155A (zh) 2002-12-04
US20040208052A1 (en) 2004-10-21
US20050237794A1 (en) 2005-10-27
US8000133B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
DE10215117A1 (de) Zum Durchführen von stabilen Daten-Lese- und Schreib-Vorgängen geeignete Dünnfilm-Magnetspeichervorrichtung
DE10249869B4 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds
DE60114359T2 (de) Datenspeicheranordnung
DE102005035166B4 (de) Magnetisches Speicherelement mit magnetischer Durchführung und magnetischem Sensorelement sowie magnetischem Direktzugriffsspeicher
DE60009431T2 (de) Magnetische Speicheranordnung
DE10235424A1 (de) Magnetische Dünnfilm-Speichervorrichtung mit Speicherzellen mit einem magnetischen Tunnelübergang
DE10256977A1 (de) Magnetische Speichervorrichtung
DE602004000797T2 (de) Halbleiter-Speichereinrichtung mit magnetoresistiven Elementen und Verfahren zum Schreiben von Daten auf die Speichereinrichtung
DE60309190T2 (de) Magnetelement mit spintransfer und mram-bauelement mit dem magnetelement
DE602004004253T2 (de) Gleichzeitiges lesen von und schreiben in verschiedene speicherzellen
DE10355273B4 (de) Magnetische Speichervorichtungen mit wahlfreiem Zugang (MRAM) mit nicht parallelen Haupt- und Bezugs-Magnetwiderständen
DE10153560A1 (de) Speichervorrichtung mit weitem Spielraum beim Datenlese-Vorgang zum Speichern von Daten durch Änderung des elektrischen Widerstandswertes
DE10220897A1 (de) Dünnfilmmagnetspeicher
DE10303073A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle
DE10239596A1 (de) Magnetisches Dünnfilmspeicherbauelement
DE60301294T2 (de) Magnetspeichervorrichtungen
DE112013006526T5 (de) Kreuzpunktanordnungs-MRAM mit Spin-Hall-MTJ-Vorrichtungen
DE60306087T2 (de) Magnetischer Direktzugriffspeicher und Datenausleseverfahren
DE10123332A1 (de) Dünnfilm-Magnetspeichervorrichtung mit einer hochintegrierten Speichermatrix
DE102005046425A1 (de) Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen
DE112011101184B4 (de) Magnetische Direktzugriffsspeichereinheit und Verfahren zum Herstellen einer magnetischen Direktzugriffsspeichereinheit
DE102004030587A1 (de) Thermisch gestützte magnetische Speicherstrukturen
DE60214374T2 (de) Magnetoresistiver Speicher mit weichmagnetischen Referenzschichte
DE102006008264A1 (de) MRAM Zelle mit Domänenwandumschaltung und Feldauswahl
DE60306782T2 (de) Vorrichtung und verfahren zum beschreiben eines kippspeichers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection