DE102020122109A1 - Phasenänderungsspeicherbauelement und verfahren - Google Patents

Phasenänderungsspeicherbauelement und verfahren Download PDF

Info

Publication number
DE102020122109A1
DE102020122109A1 DE102020122109.6A DE102020122109A DE102020122109A1 DE 102020122109 A1 DE102020122109 A1 DE 102020122109A1 DE 102020122109 A DE102020122109 A DE 102020122109A DE 102020122109 A1 DE102020122109 A1 DE 102020122109A1
Authority
DE
Germany
Prior art keywords
layer
pcm
imd
top surface
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020122109.6A
Other languages
English (en)
Inventor
Tung Ying Lee
Yu Chao Lin
Shao-Ming Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020122109A1 publication Critical patent/DE102020122109A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrotherapy Devices (AREA)
  • Vehicle Body Suspensions (AREA)
  • Multi-Process Working Machines And Systems (AREA)

Abstract

Ein Verfahren umfasst das Bilden einer dielektrischen Schicht über einem Substrat, wobei die dielektrische Schicht eine Oberseitenoberfläche aufweist; das Ätzen einer Öffnung in der dielektrischen Schicht; das Bilden einer Bodenelektrode innerhalb der Öffnung, wobei die Bodenelektrode eine Sperrschicht aufweist; das Bilden einer Phasenänderungsmaterialschicht (PCM-Schicht) innerhalb der Öffnung und auf der Bodenelektrode, wobei eine Oberseitenoberfläche der PCM-Schicht eben mit oder unterhalb der Oberseitenoberfläche der dielektrischen Schicht ist; und das Bilden einer Oberseitenelektrode auf der PCM-Schicht.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/016,337 , eingereicht am 28. April 2020, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • STAND DER TECHNIK
  • Halbleiterspeicher werden in ICs (Integrated Circuits) für elektronische Anwendungen, die Radios, Fernseher, Mobiltelefone und persönliche Rechenvorrichtungen als Beispiele umfassen, verwendet. Ein Typ von Halbleiterspeicher ist ein Phasenänderungsdirektzugriffspeicher (PCRAM), bei dem, Werte in Phasenänderungsmaterialien, wie Chalkogenid, gespeichert werden. Phasenänderungsmaterialien können zwischen einer amorphen Phase (in der sie einen niedrigen Widerstand aufweisen) und einer kristallinen Phase (in der sie einen hohen Widerstand aufweisen) umgeschaltet werden, um Bitcodes anzugeben. Eine PCRAM-Zelle enthält typischerweise ein Phasenänderungsmaterial-Element (PCM-Element) zwischen zwei Elektroden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 bis 5 veranschaulichen die Querschnittansichten von Zwischenstufen in der Bildung von Phasenänderungsdirektzugriffspeicherzellen (PCRAM-Zellen) in Übereinstimmung mit manchen Ausführungsformen.
    • 6 bis 8 veranschaulichen Querschnittansichten von Zwischenstufen in der Bildung einer PCRAM-Zelle in Übereinstimmung mit manchen Ausführungsformen.
    • 9 veranschaulicht einen Prozessablauf für einen Elektrodenrückätzprozess in Übereinstimmung mit manchen Ausführungsformen.
    • 10A bis 10D veranschaulichen Querschnittansichten von Bodenelektroden einer PCRAM-Zelle in Übereinstimmung mit manchen Ausführungsformen.
    • 11 bis 14 veranschaulichen Querschnittansichten von Zwischenstufen in der Bildung einer PCRAM-Zelle in Übereinstimmung mit manchen Ausführungsformen.
    • 15 und 16 veranschaulichen Querschnittansichten von Zwischenstufen in der Bildung von PCRAM-Zellen in Übereinstimmung mit manchen Ausführungsformen.
    • 17 veranschaulicht schematisch eine perspektivische Ansicht eines PCRAM-Arrays in Übereinstimmung mit manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt, einschränkend zu sein. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Element in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element gebildet sein können, sodass das erste und das zweite Element nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung ist eine Phasenänderungsdirektzugriffspeicherstruktur (PCRAM-Struktur) gebildet, die mehrere PCRAM-Zellen aufweist, die in einem Array angeordnet sein können. Die PCRAM-Zellen weisen eine Bodenelektrode, eine Phasenänderungsmaterialschicht (PCM-Schicht) auf der Bodenelektrode und eine Oberseitenelektrode auf der PCM-Schicht auf. In manchen Ausführungsformen ist die Bodenelektrode durch Ätzen einer Öffnung in einer dielektrischen Schicht und dann Abscheiden eines Sperrschichtmaterials und eines leitfähigen Materials in der Öffnung gebildet. Ein Rückätzprozess wird durchgeführt, um das Sperrschichtmaterial und das leitfähige Material innerhalb der Öffnung zu vertiefen, wobei das restliche Sperrschichtmaterial und das leitfähige Material die Bodenelektrode bilden. Der Rückätzprozess kann zum Beispiel ein Atomschichtätzprozess (ALE-Prozess) oder dergleichen sein und der Rückätzprozess kann das meiste oder gesamte Sperrschichtmaterial von Seitenwänden der Öffnung über der vertieften Bodenelektrode entfernen. Das Sperrschichtmaterial von Seitenwänden der Öffnung zu entfernen, kann Wärme- und elektrischen Verlust der PCRAM-Zelle verringern. Das PCM ist an der Bodenelektrode abgeschieden und ein anderer Rückätzprozess wird durchgeführt, um überschüssiges PCM-Material zu entfernen, wobei das restliche PCM die PCM-Schicht bildet. Der Rückätzprozess kann das PCM unterhalb einer Oberseitenoberfläche der dielektrischen Schicht vertiefen. Die Oberseitenelektrode ist dann auf der PCM-Schicht gebildet. Indem eine PCM-Schicht gebildet wird, die von der dielektrischen Schicht umgeben ist, kann die PCRAM-Schicht verbesserte Wärmeisolierung aufweisen und damit kann die PCRAM-Schicht während Betrieb effizienter erhitzt werden, was die Effizienz und Arbeitsleistung der PCRAM-Zelle verbessern kann.
  • 1-8 und 11-16 sind Querschnittansichten, die ein Bauelementgebiet 12 eines Wafers 10 veranschaulichen, in dem PCRAM-Zellen 60 gebildet sind (siehe 14 und 15). 5-8 und 11-14 zeigen einen vergrößerten Abschnitt 45 der Struktur. 9 zeigt einen Prozessablauf für einen Elektrodenrückätzprozess 100 und 10A-D zeigen Beispielbodenelektroden 50, die unter Verwendung des Elektrodenrückätzprozesses 100 gebildet sind. 17 veranschaulicht ein Schema eines PCRAM-Arrays 70, das mehrere PCRAM-Zellen 60 beinhaltet.
  • 1 veranschaulicht eine Querschnittansicht eines Bauelementgebiets 12 eines Wafers 10 in Übereinstimmung mit manchen Ausführungsformen. Die Bauelementgebiete 12 sind verschiedene Gebiete des Wafers 10, die in nachfolgenden Schritten vereinzelt werden, um eine Mehrzahl von Bauelement-Dies 12 zu bilden, die jeweils PCRAM-Strukturen, wie PCRAM-Zellen 60 (siehe 14-15) oder ein PCRAM-Array 70, das mehrere PCRAM-Zellen 60 aufweist (siehe 17), aufweisen. Der Wafer 10 weist ein Halbleitersubstrat 20 auf, das zum Beispiel Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator-Substrat (SOI-Substrat) sein kann. Das Halbleitersubstrat 20 kann andere Halbleitermaterialien enthalten, wie Germanium; einen Verbindungshalbleiter, enthaltend Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, enthaltend SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie mehrschichtige oder abgestufte Substrate, können ebenso verwendet werden. Das Halbleitersubstrat 20 weist eine aktive Oberfläche (z.B. die Oberfläche, die in 1 nach oben zeigt), manchmal eine Vorderseite genannt, und eine inaktive Oberfläche (z.B. die Oberfläche, die in 1 nach unten zeigt), manchmal eine Rückseite genannt, auf.
  • Bauelemente sind an der aktiven Oberfläche des Halbleitersubstrats 20 gebildet. Die Bauelemente können aktive Bauelemente und/oder passive Bauelemente aufweisen. Zum Beispiel können die Bauelemente Transistoren, Dioden, Kondensatoren, Widerstände oder dergleichen sein und können gemäß anwendbarerer Herstellungsprozesse verarbeitet werden. Als ein Beispiel veranschaulicht 1 Zugangstransistoren 22, die an der Vorderoberfläche von Halbleitersubstrat 20 gebildet sind, die verwendet werden, um auf PCRAM-Zellen 60 des Bauelement-Dies 12 (siehe 16) zuzugreifen (oder sie „auszuwählen“). In Übereinstimmung mit manchen Ausführungsformen weisen die Zugangstransistoren 22 Gate-Dielektrika 25, Gate-Elektroden 26, Source/Drain-Gebiete 24, Source/Drain-Kontaktstecker 30 und Gate-Kontaktstecker 32 auf. In manchen Ausführungsformen können sich die Source/Drain-Gebiete 24 in das Halbleitersubstrat 20 erstrecken.
  • Wie in 1 gezeigt, sind eine oder mehrere Zwischenschichtdielektrikum-Schichten (ILD-Schichten) 31 auf dem Halbleitersubstrat 20 gebildet, und elektrisch leitfähige Elemente wie die Kontaktstecker 30/32 sind in den ILD-Schichten 31 gebildet, um sich elektrisch mit den Zugangstransistoren 22 zu verbinden. Die Kontaktstecker 30/32 können zum Beispiel aus Wolfram, Kobalt, Nickel, Kupfer, Silber, Gold, Aluminium, dergleichen oder Kombinationen davon gebildet werden. Die ILD-Schichten 31 können aus einem beliebigen dielektrischen Material, zum Beispiel einem Oxid, wie Siliziumoxid, Phosphosilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen; einem Nitrid, wie Siliziumnitrid oder dergleichen; einem Low-k-Dielektrikum-Material; oder dergleichen oder Kombinationen davon gebildet werden. Die ILD-Schicht(en) kann/können durch einen beliebigen geeigneten Abscheidungsprozess, wie Spin-Beschichtung, physikalische Gasphasenabscheidung (PVD), chemische Gasphasenabscheidung (CVD), dergleichen oder eine Kombination davon gebildet werden. Die Kontaktstecker 30/32 oder andere elektrisch leitfähige Elemente in der/den ILD-Schicht(en) 31 können durch einen beliebigen geeigneten Prozess, wie Abscheidung, Damaszener (z.B. Einzeldamaszener, Doppeldamaszener usw.), dergleichen oder Kombinationen davon gebildet werden. In manchen Ausführungsformen weist/weisen die ILD-Schicht(en) 31 eine oder mehrere Zwischenmetalldielektrikum-Schichten (IMD-Schichten) auf.
  • Immer noch in Bezug auf 1 sind eine Zwischenmetalldielektrikum-Schicht (IMD-Schicht) 33 und Metallleitungen 34 über der/den ILD-Schicht(en) 31 gebildet, in Übereinstimmung mit manchen Ausführungsformen. Die IMD-Schicht 33 kann aus einem beliebigen geeigneten dielektrischen Material gebildet werden, zum Beispiel einem Oxid, wie Siliziumoxid, PSG, BSG, BPSG, USG oder dergleichen; einem Nitrid, wie Siliziumnitrid oder dergleichen; oder dergleichen oder Kombinationen davon. Die IMD-Schicht 33 kann durch einen beliebigen geeigneten Abscheidungsprozess gebildet werden, wie Spin-Beschichtung, PVD, CVD, dergleichen oder einer Kombination davon. Die IMD-Schicht 33 kann eine aus einem Low-k-Dielektrikum-Material gebildete Schicht sein, die einen niedrigeren k-Wert als etwa 3,0 aufweist.
  • Metallleitungen 34 sind in der IMD-Schicht 33 gebildet und elektrisch mit den Zugangstransistoren 22 (z.B. durch die Kontaktstecker 30/32) gekoppelt. In manchen Ausführungsformen können manche oder alle der Metallleitungen 34 als Wortleitungen (WL) verwendet werden, die mit Spalten von PCRAM-Zellen 60 in einem PCRAM-Array 70 verbunden sind, das unten im größeren Detail für 17 beschrieben wird. In Übereinstimmung mit manchen Ausführungsformen weisen die Metallleitungen 34 Diffusionssperrschichten und leitfähiges Material über den Diffusionssperrschichten auf. Als ein Beispielprozess zur Bildung der Metallleitungen 34, können Öffnungen (nicht in den Figuren gezeigt) in der IMD-Schicht 33 unter Verwendung z.B. eines geeigneten Ätzprozesses gebildet werden. Die Öffnungen legen unterliegende leitfähige Elemente, wie die Kontaktstecker 30/32, frei. Die Diffusionssperrschichten können aus Tantalnitrid, Tantal, Titannitrid, Titan, Kobalt-Wolfram, dergleichen oder Kombinationen davon gebildet werden und können in den Öffnungen durch einen Abscheidungsprozess, wie Atomschichtabscheidung (ALD) oder dergleichen gebildet werden. Das leitfähige Material kann Kupfer, Aluminium, Wolfram, Silber, dergleichen oder Kombinationen davon enthalten und kann über den Diffusionssperrschichten in den Öffnungen unter Verwendung eines elektro-chemischen Plattierungsprozesses, CVD, ALD, PVD, dergleichen oder einer Kombination davon gebildet werden. In einer Ausführungsform ist das leitfähige Material Kupfer und die Diffusionssperrschichten sind dünne Sperrschichten, die das Kupfer daran hindern, in die IMD-Schicht 33 zu diffundieren. Nach Bildung der Diffusionssperrschichten und des leitfähigen Materials, können Überschüsse der Diffusionssperrschichten und des leitfähigen Materials durch zum Beispiel einen Planarisierungsprozess, wie einen chemisch-mechanischen Polierprozess (CMP-Prozess), entfernt werden. Die restliche Diffusionssperrschicht und das leitfähige Material bilden die Metallleitungen 34 in der IMD-Schicht 33. Andere Techniken als diese können verwendet werden, um die Metallleitungen 34 zu bilden.
  • 2 veranschaulicht die Bildung dielektrischer Schichten 36 und von Metallisierungsschichten 40 über den Metallleitungen 34 und mit diesen elektrisch verbunden, in Übereinstimmung mit manchen Ausführungsformen. Die Metallisierungsschichten 40 stellen zusätzliche Verschaltungen (z.B. zwischen den Metallleitungen 34, den Zugangstransistoren 22 oder dergleichen) bereit. Die dielektrischen Schichten 36 können in manchen Ausführungsformen als IMD-Schichten betrachtet werden und können aus dielektrischem/dielektrischen Material(ien) ähnlich den oben für die IMD-Schicht 33 beschriebenen gebildet werden. Die Metallisierungsschicht 40 (z.B. Metallisierungsstrukturen) können Metallleitungen und Durchkontaktierungen in den dielektrischen Schichten 35 gebildet aufweisen. Die Metallisierungsschicht 40 kann unter Verwendung eines Damaszenerprozesses, wie eines Einzeldamaszenerprozesses, eines Doppeldamaszenerprozesses oder dergleichen, gebildet werden. Zum Beispiel kann die Metallisierungsschicht 40 durch Ätzen in eine dielektrische Schicht 36, um Öffnungen zu bilden, Auffüllen der Öffnungen mit einem leitfähigen Material und dann Durchführen eines Planarisierungsprozesses, wie eines CMP-Prozesses oder eines Schleifprozesses, um überschüssiges leitfähiges Material zu entfernen, gebildet werden. Die Metallisierungsschicht 40 kann in manchen Ausführungsformen auf eine ähnliche Weise wie die Metallleitungen 34 gebildet werden, oder kann unter Verwendung einer anderen geeigneten Technik gebildet werden. Es wird begrüßt, dass obwohl eine Metallisierungsschicht 40 (Metallleitungen und unterliegende Durchkontaktierungen aufweisend) in 2 veranschaulicht ist, es in anderen Ausführungsformen zusätzliche Metallisierungsschichten geben kann, die in zusätzlichen dielektrischen Schichten über den dielektrischen Schichten 36 gebildet sind. Alternativ können die nachfolgend gebildeten PCRAM-Zellen 60 (14) direkt auf den Metallleitungen 34 gebildet werden, ohne die Metallisierungsschichten 40 zu bilden. In manchen Ausführungsformen werden die Metallleitungen 34 und/oder die Kontaktstecker 30/32 als Teil der Metallisierungsschichten betrachtet. In manchen Ausführungsformen sind Metallleitungsgebiete der Metallisierungsschicht 40 gebildet, eine Breite W1 in der Spanne von etwa 100 nm bis etwa 300 nm aufzuweisen.
  • 3 bis 15 sind unterschiedliche Ansichten von Zwischenstufen in der Herstellung von PCRAM-Zellen 60 eines Bauelement-Dies 12 (siehe 15) in Übereinstimmung mit manchen Ausführungsformen. 3 und 4 zeigen denselben in 1 und 2 gezeigten Querschnitt und 5-8 und 10A-D und 11-15 veranschaulichen einen vergrößerten Abschnitt 45 der in 4 gezeigten Struktur.
  • In Blick auf 3 ist eine IMD-Schicht 42 über den dielektrischen Schichten 36 und Metallisierungsschicht(en) 40 in Übereinstimmung mit manchen Ausführungsformen gebildet. In manchen Ausführungsformen ist eine Ätzstoppschicht (nicht in den Figuren gezeigt) auf den dielektrischen Schichten 36 und Metallisierungsschicht(en) 40 vor Bildung der IMD-Schicht 42 gebildet. Die Ätzstoppschicht kann aus einer oder mehreren Schichten dielektrischen Materials, wie Aluminiumnitrid, Aluminiumoxid, Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbid, dergleichen oder einer Kombination davon gebildet werden. Die Ätzstoppschicht kann durch CVD, PVD, ALD, einen dielektrischen Spin-on-Prozess, dergleichen oder eine Kombination davon gebildet werden. In manchen Ausführungsformen ist die IMD-Schicht 42 aus einem Tetraethylorthosilicat-Oxid (TEOS-Oxid) (z.B. unter Verwendung von z.B. einem CVD-Prozess mit TEOS als ein Vorprodukt abgeschiedenes Siliziumoxid) gebildet. In manchen Ausführungsformen kann die IMD-Schicht 42 unter Verwendung von PSG, BSG, BPSG, USG, Fluorsilikatglas (FSG), Siliziumoxid, Siliziumcarbid, Siliziumoxynitrid, Siliziumoxycarbid, SiOCH, einem fließbaren Oxid, einem porösen Oxid, dergleichen oder Kombinationen davon gebildet werden. Die IMD-Schicht 42 kann zum Beispiel auch aus einem Low-k-Dielektrikum-Material mit einem niedrigeren k-Wert als etwa 3,0 gebildet werden. In manchen Ausführungsformen ist die IMD-Schicht 42 gebildet, eine Dicke T1 in der Spanne von etwa 60 nm bis etwa 1000 nm aufzuweisen. Andere Dicken sind möglich.
  • In 4 und 5 sind Öffnungen 44 in der IMD-Schicht 42 in Übereinstimmung mit manchen Ausführungsformen strukturiert. 5 zeigt einen vergrößerten Abschnitt 45 der in 4 gezeigten Querschnittansicht. Die Öffnungen 44 legen die oberste Metallisierungsschicht 40 frei, sodass die Bodenelektroden 50 der PCRAM-Zellen 60, die nachfolgend in den Öffnungen 44 gebildet sind (siehe 14), elektrische Verbindung mit der/den Metallisierungsschicht(en) 40 herstellen. In manchen Ausführungsformen, in denen die Metallisierungsschicht(en) 40 nicht gebildet ist/sind, ist die IMD-Schicht 42 über den Metallleitungen 34 gebildet und die Öffnungen 44 legen die Metallleitungen 34 frei. Die Öffnungen 44 können unter Verwendung akzeptabler Fotolithografie und Ätztechniken gebildet werden. Zum Beispiel kann eine Maskenschicht (nicht abgebildet), wie eine Hartmaskenschicht oder eine Fotolackschicht (z.B. ein Einzelschichtfotolack, ein Dreischichtfotolack oder dergleichen) über der IMD-Schicht 42 gebildet und strukturiert werden. Die IMD-Schicht 42 kann dann unter Verwendung der strukturierten Maskenschicht als eine Ätzmaske geätzt werden, um die Öffnungen 44 zu bilden. Die IMD-Schicht 42 kann unter Verwendung eines anisotropen Ätzprozesses, wie eines geeigneten Trockenätzprozesses, geätzt werden. Ein oder mehrere Ätzprozesse können durchgeführt werden und die Öffnungen 44 können sich durch eine Ätzstoppschicht (falls vorhanden) über der Metallisierungsschicht 40 erstrecken. Nach Bildung der Öffnungen 44 können restliche Abschnitte der Maskenschicht unter Verwendung z.B. eines Veraschungsprozesses, eines Ätzprozesses oder anderen geeigneten Prozesses entfernt werden.
  • Die Öffnungen 44 weisen verjüngte Seitenwände auf, wie in 4-5 gezeigt, oder die Öffnungen 44 können im Wesentlichen vertikale Seitenwände aufweisen. In manchen Ausführungsformen sind die Öffnungen 44 mit einer Breite W2 in der Spanne von etwa 40 nm bis etwa 80 nm gebildet. Andere Breiten sind möglich. In manchen Ausführungsformen kann das obere Gebiet der Öffnungen 44 eine größere Breite als die Breite des unteren Gebiets der Öffnungen 44 aufweisen, wie in 4-5 gezeigt. In anderen Ausführungsformen weisen die Öffnungen 44 eine im Wesentlichen konstante Breite (z.B. Breite W2) auf. In manchen Ausführungsformen kann die Breite W2 der Öffnungen 44 geringer als oder etwa dieselbe wie die Breite W1 der unterliegenden Metallisierungsschicht 40 sein. In manchen Ausführungsformen können die Öffnungen 44 ein Breite: Höhe Aspektverhältnis (z.B. das Verhältnis W2:T1) aufweisen, das in der Spanne von etwa 1:8 bis etwa 1:15 ist.
  • 6 bis 10D veranschaulichen die Bildung einer Bodenelektrode 50 einer PCRAM-Zelle 60 in Übereinstimmung mit manchen Ausführungsformen. In 6 sind eine Sperrschicht 46 und ein leitfähiges Material 48 in Übereinstimmung mit manchen Ausführungsformen über der IMD-Schicht 42 und innerhalb der Öffnung 44 abgeschieden. Die Sperrschicht 46 kann einheitlich auf der IMD-Schicht 42, an Seitenwänden der Öffnungen 44 und auf der Metallisierungsschicht 40 abgeschieden werden. In manchen Ausführungsformen ist die Sperrschicht 46 aus einem oder mehreren leitfähigen Materialien gebildet, wie Titan, Titannitrid, Tantal, Tantalnitrid, Kobalt, dergleichen oder einer Kombination davon. Die Sperrschicht 46 kann unter Verwendung eines oder mehrerer geeigneter Abscheidungsprozesse gebildet werden, wie PVD, CVD, ALD oder dergleichen. In manchen Ausführungsformen ist die Sperrschicht 46 eine Schicht aus Tantalnitrid, die unter Verwendung eines ALD-Prozesses oder eines anderen geeigneten Prozesses abgeschieden ist. In manchen Ausführungsformen kann die Sperrschicht 46 innerhalb der Öffnungen 44 gebildet werden, eine Dicke in der Spanne von etwa 20 nm bis etwa 80 nm aufzuweisen. Andere Dicken sind möglich.
  • Nach Abscheiden der Sperrschicht 46 wird ein leitfähiges Material 48 über der Sperrschicht 46 abgeschieden, das die Öffnungen 44 auffüllt. In manchen Ausführungsformen ist das leitfähige Material 48 aus einem oder mehreren leitfähigen Materialien gebildet, wie Titan, Titannitrid, Tantal, Aluminium, Wolfram, Platin, Nickel, Chrom, Ruthenium oder dergleichen. Das leitfähige Material 48 kann unter Verwendung von CVD, PVD, ALD, elektrochemischer Plattierung, elektroloser Plattierung oder dergleichen abgeschieden werden. In manchen Ausführungsformen ist das leitfähige Material 48 unter Verwendung von PVD abgeschiedenes Titannitrid.
  • In 7 ist ein Planarisierungsprozess durchgeführt, um überschüssige Sperrschicht 46 und leitfähiges Material 48 von der IMD-Schicht 42 in Übereinstimmung mit manchen Ausführungsformen zu entfernen. Der Planarisierungsprozess kann zum Beispiel einen CMP-Prozess oder einen mechanischen Schleifprozess umfassen. Die Planarisierung kann die Oberseitenoberflächen der IMD-Schicht 42, der Sperrschicht 46 und des leitfähigen Materials 48 ebnen.
  • In 8 ist ein Elektrodenrückätzprozess an der Sperrschicht 46 und dem leitfähigen Material 48 durchgeführt, um die Bodenelektroden 50 in Übereinstimmung mit manchen Ausführungsformen zu bilden. Der Elektrodenrückätzprozess ätzt die Sperrschicht 46 und das leitfähige Material 48 zurück, um die Sperrschicht 46 und das leitfähige Material 48 innerhalb der Öffnungen 44 zu vertiefen. In manchen Ausführungsformen kann der Elektrodenrückätzprozess das Material der Sperrschicht 46 und das leitfähige Material 48 über dem Material der IMD-Schicht 42 selektiv ätzen. Auf diese Weise kann die Sperrschicht 46 von Seitenwänden der Öffnungen 44 entfernt werden, ohne die Seitenwände der Öffnungen 44 erheblich zu ätzen. Ein Beispielelektrodenrückätzprozess 100 ist unten in größerem Detail für 9 beschrieben. Das Gebiet innerhalb der Öffnungen 44 entsprechend der entfernten Sperrschicht 46 und dem leitfähigen Material 48 ist in 8 als vertieftes Gebiet 51 angegeben. Nach Durchführen des Elektrodenrückätzprozesses bilden die restliche Sperrschicht 46 und das leitfähige Material 48 innerhalb der Öffnungen 44 die Bodenelektroden 50 der PCRAM-Zellen 60 (siehe 14). Zum Beispiel kann der Elektrodenrückätzprozess die Sperrschicht 46 und das leitfähige Material 48 um eine Tiefe D1 von einer Oberseitenoberfläche der IMD-Schicht 42 vertiefen, was vertiefte Gebiete 51 von Tiefe D1 bildet. Nach Durchführen des Elektrodenrückätzprozesses bilden die restliche Sperrschicht 46 und das leitfähige Material 48 Bodenelektroden 50 mit einer Dicke T2 über der unterliegenden Metallisierungsschicht 40.
  • In manchen Ausführungsformen kann die Dicke T2 der Bodenelektroden 50 in der Spanne von etwa 10 nm bis etwa 30 nm sein. Andere Dicken sind möglich. In manchen Ausführungsformen kann die Dicke T2 der Bodenelektroden 50 zwischen etwa 25% und etwa 50% der Dicke T1 der IMD-Schicht 42 sein, obwohl andere Proportionen möglich sind. In manchen Ausführungsformen kann das Verhältnis der Dicke T2 zu der Tiefe D1 des vertieften Gebiets 51 (z.B. Dicke T2:Tiefe D1) zwischen etwa 1:1 und etwa 1:3 sein, obwohl andere Verhältnisse möglich sind. In manchen Ausführungsformen ist die Dicke T3 der nachfolgend gebildeten Phasenänderungsmaterialschichten (PCM-Schichten) 54 (siehe 12) durch die Dicke T2 der Bodenelektroden 50 bestimmt. Auf diese Weise, indem die Tiefe D1 des Elektrodenrückätzprozesses gesteuert wird, können die relativen oder absoluten Größen der Bodenelektroden 50 und der PCM-Schichten 54 gesteuert werden und damit können die Betriebseigenschaften der PCRAM-Zellen 60 gesteuert werden. Zum Beispiel können die Erhitzungseigenschaften der Bodenelektroden 50, während Betrieb der PCRAM-Zellen 60 gesteuert werden, indem die Dicke T2 gesteuert wird. Zusätzlich zeigt 8 die Bodenelektrode 50, eine flache Oberseitenoberfläche aufzuweisen, aber in anderen Ausführungsformen können die Bodenelektroden 50 eine konvexe Oberfläche, konkave Oberfläche, unregelmäßige Oberfläche oder Kombinationen davon aufweisen, wie unten in größerem Detail für 10A-D beschrieben wird.
  • Indem die Bodenelektroden 50 unter Verwendung eines Elektrodenrückätzprozesses wie hierin beschrieben gebildet werden, können die nachfolgend gebildeten PCM-Schichten 54 (siehe 12) innerhalb der IMD-Schicht 42 beschränkt sein, was Wärmeübertragungseffizienz verbessern kann und damit Arbeitsleistung und Stromverbrauch der PCRAM-Zellen 60 verbessern kann. Zusätzlich entfernt der Elektrodenrückätzprozess mindestens manches der Sperrschicht 46 von Seitenwänden der Öffnungen 44, wenn die Sperrschicht 46 vertieft wird. Auf diese Weise kann überschüssige Sperrschicht 46 innerhalb der Öffnungen 44, die nicht Teil der Bodenelektroden 50 ist, entfernt werden. Zum Beispiel kann der Elektrodenrückätzprozess teilweise oder vollständig die Sperrschicht 46 innerhalb des vertieften Gebiets 51 entfernen, was die Seitenwände der Öffnungen 44 innerhalb des vertieften Gebiets 51 freilegen kann. Indem die überschüssige Sperrschicht 46 innerhalb der Öffnungen 44 entfernt wird, kann elektrischer und/oder Wärmeverlust aufgrund des Vorhandenseins von überschüssiger Sperrschicht 46 verringert werden, was sowohl elektrische Arbeitsleistung als auch Wärmeübertragungseffizienz der PCRAM-Zellen 60 verbessern kann.
  • 9 veranschaulicht einen Prozessablauf für einen Elektrodenrückätzprozess 100 in Übereinstimmung mit manchen Ausführungsformen. Der Elektrodenrückätzprozess 100 kann zum Beispiel verwendet werden, um die Sperrschicht 46 und das leitfähige Material 48 zu ätzen, um Bodenelektroden 50 zu bilden, wie in 8 gezeigt. Der Elektrodenrückätzprozess 100 umfasst eine Vorätzbehandlung 101, einen Ätzprozess 110 und eine Nachätzbehandlung 131. In manchen Ausführungsformen ist der Ätzprozess 110 ein Atomschichtätzprozess (ALE-Prozess) oder dergleichen. In manchen Ausführungsformen ätzt der Elektrodenrückätzprozess 100 selektiv die Sperrschicht 46 und das leitfähige Material 48 über der IMD-Schicht 42. Der Elektrodenrückätzprozess 100 ist ein Beispielelektrodenrückätzprozess und andere Prozessparameter, Prozessgase oder Ätztechniken können verwendet werden.
  • Vor Durchführen des Ätzprozesses 110 kann die Vorätzbehandlung 101 durchgeführt werden, um Metalloxide von Oberflächen (z.B. Oberflächen der in 7 gezeigten Struktur) zu entfernen. Zum Beispiel kann die Vorätzbehandlung 101 Titanoxid oder Tantaloxid von den freigelegten Oberflächen der Sperrschicht 46 oder dem leitfähigen Material 48 entfernen. Die Metalloxide unter Verwendung der Vorätzbehandlung 101 zu entfernen, kann einheitlicheres Ätzen während des Ätzprozesses 100 erlauben. Eine Reinigung kann nach der Vorätzbehandlung 101 durchgeführt werden, um Prozessgase, Reaktionsprodukte oder dergleichen zu entfernen.
  • In manchen Ausführungsformen umfasst die Vorätzbehandlung 101 einen Plasmaprozess, wie ein Plasmaätzen. Der Plasmaprozess kann Strömen eines oder mehrerer Prozessgase in eine Prozesskammer und dann Entzünden des einen oder der mehreren Prozessgase in ein Plasma umfassen. Zum Beispiel kann die Vorätzbehandlung 101 einen Plasmaprozess unter Verwendung eines oder mehrerer Prozessgase, wie CH4, Cl2, Ar, dergleichen, anderer Gase oder Kombinationen davon umfassen. Zum Beispiel kann ein Gemisch aus CH4, Cl2 und Ar verwendet werden, das in manchen Ausführungsformen zwischen etwa 3 sccm und etwa 10 sccm CH4, zwischen etwa 30 sccm und etwa 100 sccm Cl2 und/oder zwischen etwa 50 sccm und etwa 100 sccm Ar enthält. Andere Gemische sind möglich. Der Plasmaprozess kann unter Verwendung einer Plasmaquellleistung in der Spanne von etwa 150 W bis etwa 400 W unter Verwendung einer Vorspannungsleistung in der Spanne von etwa 30 W bis etwa 60 W durchgeführt werden. In manchen Ausführungsformen ist keine Vorspannungsleistung angelegt. Die Vorätzbehandlung 101 kann unter Verwendung eines Drucks in der Spanne von etwa 3 mTorr bis etwa 10 mTorr durchgeführt werden, mit einer Prozessgasflussrate in der Spanne von etwa 100 sccm bis etwa 250 sccm. Andere Prozessgase oder Prozessparameter sind möglich.
  • In manchen Ausführungsformen umfasst der Ätzprozess 110 eine Prozessgasdurchdringung 111, gefolgt von einem oder mehreren Ätzzyklen 120. Zum Beispiel kann während der Prozessgasdurchdringung 111 die Struktur einem Prozessgas, wie Cl2 oder anderen Gasen, ausgesetzt werden. In manchen Ausführungsformen kann das Prozessgas bei einer Flussrate in der Spanne von etwa 100 sccm bis etwa 300 sccm geströmt werden, obwohl andere Flussraten möglich sind. In manchen Ausführungsformen ist während der Prozessgasdurchdringung 111 das Prozessgas nicht in ein Plasma entzündet. Eine Spülung kann nach dem Ätzprozess 110 durchgeführt werden, um Prozessgase, Reaktionsprodukte oder dergleichen zu entfernen.
  • Nach der Prozessgasdurchdringung 111 werden ein Ätzzyklus oder mehrere Ätzzyklen 120 durchgeführt. In manchen Ausführungsformen umfasst jeder Ätzzyklus 120 einen primären Ätzschritt 121 und einen Überätzschritt 122. Der primäre Ätzschritt 121 und der Überätzschritt 122 können jeweils Strömen eines oder mehrerer Prozessgase in eine Prozesskammer und dann Entzünden des einen oder der mehreren Prozessgase in ein Plasma umfassen. Der primäre Ätzschritt 121 kann ein Plasmaätzen unter Verwendung eines oder mehrerer Prozessgase, wie Cl2, BCl3, Ar, He, dergleichen, andere Gase oder Kombinationen davon umfassen. Zum Beispiel kann ein Gemisch aus Cl2, BCl3, Ar und He verwendet werden, das in manchen Ausführungsformen zwischen etwa 30% und etwa 70% Cl2, zwischen etwa 20% und etwa 60% BCl3, zwischen etwa 20% und etwa 50% Ar und/oder zwischen etwa 20% und etwa 50% He enthalten kann. Andere Gemische sind möglich. Der primäre Ätzschritt 121 kann unter Verwendung einer Plasmaquellleistung in der Spanne von etwa 250 W bis etwa 400 W durchgeführt werden und kann unter Verwendung einer Vorspannungsleistung in der Spanne von etwa 0 W bis etwa 30 W durchgeführt werden. In manchen Ausführungsformen kann die Vorspannungsleistung mit einem Ein-Aus-Lastzyklus zwischen etwa 20% und etwa 80% oder bei einer Frequenz in der Spanne von etwa 100 Hz bis etwa 1000 Hz verwendet werden. Der primäre Ätzschritt 121 kann unter Verwendung eines Drucks in der Spanne von etwa 3 mTorr bis etwa 10 mTorr durchgeführt werden, mit einer Prozessgasflussrate in der Spanne von etwa 300 sccm bis etwa 1000 sccm. In manchen Ausführungsformen kann der primäre Ätzsschritt 121 für eine Zeitdauer in der Spanne von etwa 100 Sekunden bis etwa 500 Sekunden durchgeführt werden. Andere Prozessgase oder Prozessparameter sind möglich.
  • Der Überätzschritt 122 kann ein Plasmaätzen unter Verwendung eines oder mehrerer Prozessgase umfassen, wie Cl2, BCl3, Ar, He, dergleichen, andere Gase oder Kombinationen davon. Zum Beispiel kann ein Gemisch aus Cl2, BCl3, Ar und He verwendet werden, das in manchen Ausführungsformen zwischen etwa 30% und etwa 70% Cl2, zwischen etwa 20% und etwa 60% BCl3, zwischen etwa 20% und etwa 50% Ar und/oder zwischen etwa 20% und etwa 50% He enthält. Andere Gemische sind möglich. In manchen Ausführungsformen ist das Gemisch von Prozessgasen, das in dem Überätzschritt 122 verwendet ist, dasselbe wie das Gemisch von Prozessgasen, das in dem primären Ätzschritt 121 verwendet ist. Der Überätzschritt 122 kann unter Verwendung einer Plasmaquellleistung in der Spanne von etwa 150 W bis etwa 250 W durchgeführt werden und kann unter Verwendung einer Vorspannungsleistung in der Spanne von etwa 0 W bis etwa 20 W durchgeführt werden. In manchen Ausführungsformen kann die Vorspannungsleistung mit einem Ein-Aus-Lastzyklus zwischen etwa 20% und etwa 50% oder bei einer Frequenz in der Spanne von etwa 100 Hz bis etwa 1000 Hz verwendet werden. In manchen Ausführungsformen ist der Überätzschritt 122 ähnlich dem primären Ätzschritt 121, außer dass die Vorspannungsleistung, die für den Überätzschritt 122 verwendet ist, niedriger als die Vorspannungsleistung ist, die für den primären Ätzschritt 121 verwendet ist. Zum Beispiel kann die Vorspannungsleistung des Überätzschritts 122 zwischen etwa 10% und etwa 30% der Vorspannungsleistung sein, die in dem primären Ätzschritt 121 verwendet ist, obwohl andere Prozente möglich sind. Der Überätzschritt 122 kann unter Verwendung eines Drucks in der Spanne von etwa 5 mTorr bis etwa 15 mTorr durchgeführt werden, mit einer Prozessgasflussrate in der Spanne von etwa 300 sccm bis etwa 1000 sccm. In manchen Ausführungsformen kann der Überätzschritt 122 für eine Zeitdauer in der Spanne von etwa 100 Sekunden bis etwa 300 Sekunden durchgeführt werden. Andere Prozessgase oder Prozessparameter sind möglich.
  • Der hierin beschriebene Elektrodenrückätzprozess 100 kann einen höheren Grad an Kontrolle über das Ätzen gestatten, ähnlich einem ALE-Prozess. In manchen Ausführungsformen ätzt jeder Ätzzyklus 120 eine Distanz in der Spanne von etwa 1 nm bis etwa 1,5 nm, obwohl andere Ätzraten möglich sind. In manchen Ausführungsformen entfernt ein Ätzzyklus 120 etwa eine Monoschicht der Sperrschicht 46 und/oder des leitfähigen Materials 48. Der Ätzzyklus 120 kann beliebige Male wiederholt werden, bis die Gesamtmenge von Material entfernt ist. In manchen Ausführungsformen umfasst der Ätzprozess 110, den Ätzzyklus 120 zwischen etwa 10 und etwa 30-mal durchzuführen, obwohl der Ätzzyklus 120 in anderen Ausführungsformen unterschiedlich oft durchgeführt werden kann. Auf diese Weise kann der Elektrodenrückätzprozess 100 verbesserte Kontrolle über die Dicke T2 der Bodenelektroden 50 und verbesserte Kontrolle über die Dicke T3 der PCM-Schichten 54 gestatten (siehe 12).
  • In Blick auf 10A-D sind Bodenelektroden 50 gezeigt, die Oberseitenoberflächen mit verschiedenen Formen in Übereinstimmung mit manchen Ausführungsformen aufweisen. In manchen Ausführungsformen kann die Prozessgase während des Ätzzyklus 120 zu steuern, die relativen Ätzraten der Sperrschicht 46 und des leitfähigen Materials 48 steuern, um die Form der Oberseitenoberflächen der Bodenelektroden 50 zu steuern. In manchen Ausführungsformen, in denen die Sperrschicht 46 Tantalnitrid ist und das leitfähige Material 48 Titannitrid ist, steuert ein Steuern der Flussrate von Cl2 während des Ätzzyklus 120 die Ätzrate der Sperrschicht 46 und ein Steuern der Flussrate von BCl3 während des Ätzzyklus 120 steuert die Ätzrate des leitfähigen Materials 48.
  • In Bezug auf 10A ist eine Beispielbodenelektrode 50 gezeigt, für die die Oberseitenoberflächen der Sperrschicht 46 und das leitfähige Material 48 etwa eben sind, ähnlich der Bodenelektrode 50, die in 8 gezeigt ist. In manchen Ausführungsformen können die Bodenelektroden 50 gebildet sein, ungefähr ebene Oberflächen von Sperrschicht 46 und leitfähigem Material 48 aufzuweisen, indem der Ätzprozess 110 so gesteuert wird, dass die Ätzrate der Sperrschicht 46 etwa dieselbe wie die Ätzrate des leitfähigen Materials 48 ist. In manchen Fällen kann die Ätzrate gesteuert werden, indem die Flussrate eines entsprechenden Prozessgases während des Ätzprozesses 110 gesteuert wird. Als ein Beispiel kann in manchen Ausführungsformen ein Verhältnis der Cl2Flussrate zu der BCL3-Flussrate von etwa 1:6 die Sperrschicht 46 und das leitfähige Material 48 bei ähnlichen Raten ätzen. Als ein Beispiel kann Cl2 bei einer Rate von etwa 30 sccm geströmt werden und BCl3 kann bei einer Rate von etwa 180 sccm geströmt werden. Dies ist ein veranschaulichendes Beispiel und andere Verhältnisse oder Flussraten können verwendet werden. In manchen Fällen kann Bildern der Sperrschicht 46 und des leitfähigen Materials 48 mit ungefähr ebenen Oberseitenoberflächen verbesserte Diffusionsblockierung durch die Sperrschicht 46 gestatten.
  • In Bezug auf 10B ist eine Beispielbodenelektrode 50 gezeigt, für die die Oberseitenoberfläche des leitfähigen Materials 48 konkav ist, in Übereinstimmung mit manchen Ausführungsformen. In manchen Ausführungsformen kann das leitfähige Material 48 gebildet sein, eine konkave Oberfläche aufzuweisen, indem das leitfähige Material 48 während des Ätzprozesses 110 bei einer größeren Rate als die Sperrschicht 46 geätzt wird. Zum Beispiel kann in manchen Fällen ein Verhältnis zwischen etwa 1:1 und etwa 1:2 für das Verhältnis der Cl2-Flussrate zu der BCl3-Flussrate das leitfähige Material 48 bei einer größeren Rate als die Sperrschicht 46 ätzen. Dies ist ein veranschaulichendes Beispiel und andere Verhältnisse oder Flussraten können verwendet werden. In manchen Fällen kann Bilden von Bodenelektroden 50, die leitfähiges Material 48 mit einer konkaven Oberseitenoberfläche (z.B. die sich unter die Oberseitenoberfläche der Sperrmaterials 46 erstreckt) aufweisen, verbesserte Diffusionsblockierung durch die Sperrschicht 46 gestatten.
  • 10C zeigt eine Beispielbodenelektrode 50, für die die Oberseitenoberfläche des leitfähigen Materials 48 konvex ist und über die Oberseitenoberfläche der Sperrschicht 46 vorragt, in Übereinstimmung mit manchen Ausführungsformen. 10D zeigt eine Beispielbodenelektrode 50, für die die Oberseitenoberfläche der Sperrschicht 46 konkav ist und sich unter die Oberseitenoberfläche des leitfähigen Materials 48 erstreckt, in Übereinstimmung mit manchen Ausführungsformen. In manchen Ausführungsformen kann/können ein konvexes leitfähiges Material 48 und/oder eine konkave Sperrschicht 46 gebildet werden, indem die Sperrschicht 46 bei einer größeren Rate als das leitfähige Material 48 während des Ätzprozesses 110 geätzt wird. Zum Beispiel kann in manchen Fällen ein Verhältnis zwischen etwa 1:1 und etwa 2:1 für das Verhältnis der Cl2-Flussrate zu der BCl3-Flussrate die Sperrschicht 46 bei einer größeren Rate als das leitfähige Material 48 ätzen. Dies ist ein veranschaulichendes Beispiel und andere Verhältnisse oder Flussraten können verwendet werden.
  • Zurück zu 9. Nachdem der Ätzprozess 110 abgeschlossen ist, kann eine Nachätzbehandlung 131 durchgeführt werden. In manchen Ausführungsformen verwendet die Nachätzbehandlung 131 ein Prozessgas, wie N2H2 oder dergleichen. Die Nachätzbehandlung 131 kann in manchen Ausführungsformen einen Plasmaprozess umfassen. Der Plasmaprozess kann unter Verwendung einer Plasmaquellleistung in der Spanne von etwa 200 W bis etwa 400 W durchgeführt werden. Die Nachätzbehandlung 131 kann unter Verwendung eines Drucks in der Spanne von etwa 20 mTorr bis etwa 80 mTorr, einer Prozesstemperatur in der Spanne von etwa 60°C bis etwa 120°C oder einer Prozessgasflussrate in der Spanne von etwa 200 sccm bis etwa 1000 sccm durchgeführt werden. Andere Prozessgase oder Prozessparameter sind möglich. Eine Spülung kann nach der Nachätzbehandlung 131 durchgeführt werden, um Prozessgase, Reaktionsprodukte oder dergleichen zu entfernen.
  • Der in 9 gezeigte Elektrodenrückätzprozess 100 ist ein Beispielelektrodenrückätzprozess und kann in anderen Ausführungsformen verschieden sein. Manche beschriebenen Schritte und Prozesse können ausgelassen oder wiederholt werden, oder andere Schritte oder Prozesse als die beschriebenen können umfasst sein. Zum Beispiel kann in anderen Ausführungsformen ein Ätzzyklus 120 nur einen Schritt (z.B. nur den primären Ätzschritt 121) umfassen oder kann mehr als drei Schritte umfassen, von denen beliebige ähnlich den für den Elektrodenrückätzprozess 100 beschriebenen Schritten oder davon verschieden sein können. Andere Variationen des Elektrodenrückätzprozesses 100 sind möglich.
  • In 11 ist ein Phasenänderungsmaterial (PCM) 53 innerhalb der Öffnungen 44 gebildet und deckt die Bodenelektroden 50 in Übereinstimmung mit manchen Ausführungsformen ab. Wie in 11 gezeigt, kann das PCM 53 abgeschieden werden, um die vertieften Gebiete 51 aufzufüllen und kann auch Oberflächen der IMD-Schicht 42 abdecken. In anderen Ausführungsformen kann das PCM 53 abgeschieden werden, um die vertieften Gebiete 51 teilweise aufzufüllen. In manchen Ausführungsformen ist das PCM 53 ein Chalkogenid-Material, wie GeSbTe (GST) oder GeSbTeX, in dem X ein Material wie Ag, Sn, In, Si, N oder dergleichen ist. Andere Materialien sind möglich. Das PCM 53 kann unter Verwendung eines geeigneten Abscheidungsprozesses gebildet werden, wie PVD, CVD, plasmaverstärkte CVD (PECVD), ALD oder dergleichen.
  • In 12 ist ein PCM-Rückätzprozess durchgeführt, um das PCM 53 zu ätzen und PCM-Schichten 54 in Übereinstimmung mit manchen Ausführungsformen zu bilden. Der PCM-Rückätzprozess entfernt PCM 53 von der Oberseitenoberfläche der IMD-Schicht 42 und das restliche PCM 53 bildet die PCM-Schichten 54 der PCRAM-Zellen 60 (siehe 14). Der PCM-Rückätzprozess kann PCM-Schichten 54 mit einer Oberseitenoberfläche etwa eben mit der Oberseitenoberfläche der IMD-Schicht 42 bilden, oder die Oberseitenoberflächen der PCM-Schichten 54 können von der Oberseitenoberfläche der IMD-Schicht 42 vertieft werden, wie in 12 gezeigt. In manchen Ausführungsformen kann die Oberseitenoberfläche der PCM-Schicht 54 von der Oberseitenoberfläche der IMD-Schicht 42 zu einer Tiefe D2 vertieft werden, die in der Spanne von etwa 40 nm bis etwa 60 nm ist. Andere Distanzen sind möglich. Die PCM-Schichten 54 von der Oberseitenoberfläche der IMD-Schicht 42 zu vertiefen, gestattet den PCM-Schichten 54 durch die IMD-Schicht 42 eingegrenzter zu sein, was Wärmeübertragungseffizienz verbessern kann und Betrieb der PCRAM-Zellen 60 verbessern kann. Daher kann eine größere Tiefe D2 in erhöhter Eingrenzung der PCM-Schichten 54 resultieren. In manchen Ausführungsformen kann ein Planarisierungsprozess, wie ein CMP-Prozess, durchgeführt werden, bevor der PCM-Rückätzprozess durchgeführt wird. Die PCM-Schichten 54 können gebildet werden, eine flache Oberseitenoberfläche, eine konkave Oberseitenoberfläche, eine konvexe Oberseitenoberfläche, eine unregelmäßige Oberseitenoberfläche oder dergleichen aufzuweisen.
  • In manchen Ausführungsformen umfasst der PCM-Rückätzprozess einen Plasmaprozess, wie ein Plasmaätzen. Der Plasmaätzprozess kann umfassen, ein oder mehrere Prozessgase in eine Prozesskammer zu strömen und dann das eine oder die mehreren Prozessgase in ein Plasma zu entzünden. Zum Beispiel kann der PCM-Rückätzprozess einen Plasmaprozess unter Verwendung eines oder mehrerer Prozessgase, wie HBr, Ar, He, dergleichen, anderer Gase oder Kombinationen davon umfassen. Zum Beispiel kann ein Gemisch aus HBr, Ar und He verwendet werden, das in manchen Ausführungsformen zwischen etwa 20% und etwa 40% HBr, zwischen etwa 30% und etwa 50% Ar und/oder zwischen etwa 10% und etwa 20% He aufweist. Andere Gemische sind möglich. Der Plasmaprozess kann unter Verwendung einer Plasmaquellleistung in der Spanne von etwa 100 W bis etwa 400 W oder unter Verwendung einer Vorspannungsleistung in der Spanne von etwa 100 W bis etwa 200 W durchgeführt werden. In manchen Ausführungsformen ist keine Vorspannungsleistung angelegt. Der PCM-Rückätzprozess kann unter Verwendung eines Drucks in der Spanne von etwa 3 mTorr bis etwa 10 mTorr, einer Prozesstemperatur in der Spanne von etwa 40°C bis etwa 70°C oder einer Prozessgasflussrate in der Spanne von etwa 100 sccm bis etwa 300 sccm durchgeführt werden. Andere Prozessgase oder Prozessparameter sind möglich.
  • In manchen Fällen kann ein Bilden der PCM-Schichten 54 innerhalb der Öffnungen 44 wie hierin beschrieben eine verbesserte Seitenwandqualität der PCM-Schichten 54 gestatten. Zum Beispiel kann in manchen Fällen, eine PCM-Schicht unter Verwendung eines Ätzprozesses (z.B. als Teil von fotolithografischer Strukturierung) zu bilden, Schaden an der PCM-Schicht während des Ätzprozesses verursachen. Indem die PCM-Schichten 54 ohne Ätzen der Seitenwände der PCM-Schichten 54 gebildet werden, kann Ätzschaden an den Seitenwänden der PCM-Schichten 54 vermieden werden. Daher können die wie hierin beschrieben gebildeten PCM-Schichten 54 verbesserte Seitenwandqualität aufweisen, die Defekte innerhalb der PCM-Schichten 54 verringern kann, elektrischen oder Wärmeverlust der PCRAM-Zellen 60 verringern kann und die Leistungseffizienz der PCRAM-Zellen 60 während Betrieb verbessern kann.
  • Wie in 12 gezeigt, entfernt der PCM-Rückätzprozess das PCM 53 von der Oberseitenoberfläche der IMD-Schicht 42 und bildet eine PCM-Schicht 54, die eine im Wesentlichen einheitliche Dicke aufweist. In manchen Ausführungsformen können die PCM-Schichten 54 eine Dicke T3 aufweisen, die in der Spanne von etwa 10 nm bis etwa 30 nm ist, obwohl andere Dicken möglich sind. In manchen Ausführungsformen kann die Dicke T3 zwischen etwa 30% und etwa 70% der Dicke T1 der IMD-Schicht 42 sein, oder die Dicke T3 kann zwischen etwa 30% und etwa 100% der Tiefe D1 des vertieften Gebiets 51 sein. In manchen Ausführungsformen ist das Verhältnis der Dicke T2 der Bodenelektrode 50 zu der Dicke T3 der PCM-Schichten 54 zwischen etwa 1:1 und etwa 1:3. Andere Distanzen, Prozente oder Verhältnisse sind möglich. Auf diese Weise können die absoluten Dicken oder relativen Dicken der Bodenelektrode 50 und PCM-Schichten 54 gesteuert werden, gewisse Eigenschaften zu erzielen, wie Größe, Widerstand, Leistungsverbrauch, Wärmeeffizienz oder dergleichen.
  • In 13 ist in Übereinstimmung mit manchen Ausführungsformen ein Oberseitenelektrodenmaterial 55 über der IMD-Schicht 42 abgeschieden und deckt die PCM-Schichten 54 ab. Das Oberseitenelektrodenmaterial 55 kann sich unter eine Oberseitenoberfläche der IMD-Schicht 42 erstrecken, um die PCM-Schichten 54 wie in 13 gezeigt zu kontaktieren. In manchen Ausführungsformen weist das Oberseitenelektrodenmaterial 55 eine Sperrschicht und ein leitfähiges Material über der Sperrschicht auf, die nicht individuell in den Figuren veranschaulicht sind. Die Sperrschicht kann ähnlich der für 6 beschriebenen Sperrschicht 46 sein und kann auf eine ähnliche Weise gebildet werden. Zum Beispiel kann die Sperrschicht des Oberseitenelektrodenmaterials 55 Tantalnitrid einheitlich auf der IMD-Schicht 42 und auf den PCM-Schichten 54 abgeschieden enthalten, obwohl andere Materialien möglich sind. Nach Abscheiden der Sperrschicht des Oberseitenelektrodenmaterials 55, wird ein leitfähiges Material über der Sperrschicht abgeschieden. Die leitfähige Materialschicht kann ähnlich dem für 6 beschriebenen leitfähigen Material 48 sein und kann auf eine ähnliche Weise gebildet werden. Zum Beispiel kann das leitfähige Material des Oberseitenelektrodenmaterials 55 Titannitrid auf der Sperrschicht abgeschieden enthalten, obwohl andere Materialien möglich sind. In manchen Ausführungsformen wird ein Planarisierungsprozess (z.B. ein CMP oder Schleifprozess) an dem Oberseitenelektrodenmaterial nach Abscheidung durchgeführt. In manchen Ausführungsformen kann das Oberseitenelektrodenmaterial 55 mit einer Dicke T4 auf der Oberseitenoberfläche der IMD-Schicht 42 gebildet werden, die in der Spanne von etwa 20 nm bis etwa 50 nm ist, obwohl andere Dicken möglich sind.
  • In 14 ist das Oberseitenelektrodenmaterial 55 strukturiert, um Oberseitenelektroden 56 der PCRAM-Zellen 60 in Übereinstimmung mit manchen Ausführungsformen zu bilden. Das Oberseitenelektrodenmaterial 55 kann unter Verwendung akzeptabler fotolithografischer und Ätztechniken strukturiert werden. Zum Beispiel kann eine Maskenschicht (nicht abgebildet), wie eine Hartmaskenschicht, oder eine Fotolackschicht (z.B. ein Einzelschichtfotolack, ein Dreischichtfotolack oder dergleichen) über dem Oberseitenelektrodenmaterial 55 gebildet und strukturiert werden. Das Oberseitenelektrodenmaterial 55 kann dann unter Verwendung der strukturierten Maskenschicht als eine Ätzmaske geätzt werden, wobei die restlichen Abschnitte des Oberseitenelektrodenmaterials 55 die Oberseitenelektroden 56 bilden. Das Oberseitenelektrodenmaterial 55 kann unter Verwendung eines anisotropen Ätzprozesses, wie eines geeigneten Trockenätzprozesses, geätzt werden. Nach Bildung der Oberseitenelektroden 56 können dann restliche Abschnitte der Maskenschicht unter Verwendung z.B. eines Veraschungsprozesses, eines Ätzprozesses oder eines anderen geeigneten Prozesses entfernt werden. Auf diese Weise kann eine PCRAM-Zelle 60 gebildet werden, die eine Bodenelektrode 50, eine PCM-Schicht 54 und eine Oberseitenelektrode 56 aufweist. In manchen Ausführungsformen sind die Seiten der PCM-Schicht 54 von der IMD-Schicht 42 umgeben und der Boden und die Oberseite der PCM-Schicht 54 sind von der Bodenelektrode 50 beziehungsweise der Oberseitenelektrode 56 abgedeckt.
  • Wie in 14 gezeigt, können die Oberseitenelektroden 56 sich über die Oberseitenoberfläche der IMD-Schicht 42 erstrecken und weisen eine Dicke T4 über der Oberseitenoberfläche der IMD-Schicht 42 auf. In manchen Ausführungsformen können sich Abschnitte der Oberseitenelektroden 56 unter die Oberseitenoberfläche der IMD-Schicht 42 erstrecken, um die PCM-Schicht 54 zu kontaktieren. Daher können Abschnitte der Oberseitenelektroden 56 über der PCM-Schicht 54 eine größere Dicke als die Dicke T4 aufweisen. In manchen Ausführungsformen können die Oberseitenelektroden 56 eine Breite W3 aufweisen, die in der Spanne von etwa 10 nm bis etwa 30 nm ist. Die Breite W3 der Oberseitenelektrode kann größer als, etwa dieselbe wie oder kleiner als die Breite W1 der unterliegenden Metallisierungsschicht 40 sein.
  • In 15 ist eine Querschnittansicht des Bauelementgebiets 12 eines Wafers in Übereinstimmung mit manchen Ausführungsformen gezeigt. Die in 15 gezeigte Querschnittansicht ist ähnlich den in 1-4 gezeigten, außer dass PCRAM-Zellen 60 wie für 5-14 beschrieben gebildet wurden. Wie in 15 gezeigt, sind die PCRAM-Zellen 60 mit der/den Metallisierungsschicht(en) 40 verbunden und können auch mit Zugangstransistoren 22 oder anderen Bauelementen verbunden sein, die in dem Halbleitersubstrat 20 gebildet sind.
  • In 16 ist in Übereinstimmung mit manchen Ausführungsformen eine IMD-Schicht 62 über der IMD-Schicht 42 und Oberseitenelektroden 56 gebildet, und eine Metallisierungsschicht 64 ist in der IMD-Schicht 62 gebildet. In manchen Ausführungsformen kann manches oder alles der Metallisierungsschicht 64 als Bitleitungen (BL) verwendet werden, die mit Reihen von PCRAM-Zellen 60 in einem PCRAM-Array 70 verbunden sind, das unten im größeren Detail für 17 beschrieben ist. In manchen Ausführungsformen ist eine Ätzstoppschicht (nicht in der Figur veranschaulicht) über der IMD-Schicht 42 und den Oberseitenelektroden 56 vor Bildung der IMD-Schicht 62 abgeschieden. Die IMD-Schicht 62 kann aus dielektrischem Material ähnlich den zuvor für die IMD-Schicht 42, die dielektrischen Schichten 36 oder die IMD-Schicht 33 beschriebenen gebildet werden und kann auf eine ähnliche Weise gebildet werden. Die Metallisierungsschicht 64 kann unter Verwendung eines Damaszenerprozesses, wie eines Einzeldamaszenerprozesses, eines Doppeldamaszenerprozesses oder dergleichen gebildet werden. Zum Beispiel kann die Metallisierungsschicht 64 gebildet werden, indem in die IMD-Schicht 63 geätzt wird, um Durchkontaktierungsöffnungen (für Durchkontaktierungen) und Gräben (für Metallleitungen) zu bilden, die Durchkontaktierungsöffnungen und Gräben können mit einem leitfähigen Material aufgefüllt werden und dann kann ein Planarisierungsprozess wie ein CMP-Prozess oder ein Schleifprozess durchgeführt werden, um überschüssiges leitfähiges Material zu entfernen. Die Metallisierungsschicht 64 kann in manchen Ausführungsformen auf eine ähnliche Weise wie die Metallleitungen 34 oder die Metallisierungsschicht 40 gebildet werden, oder kann unter Verwendung einer anderen geeigneten Technik gebildet werden. Es wird begrüßt, dass obwohl eine Metallisierungsschicht 64 (Metallleitungen und unterliegende Durchkontaktierungen aufweisend) in 16 veranschaulicht ist, es zusätzliche Metallisierungsschichten in zusätzlichen IMD-Schichten über der IMD-Schicht 62 gebildet geben kann. In nachfolgenden Prozessen werden die über der Metallisierungsschicht 64 und IMD-Schicht 62 liegenden Merkmale gebildet, um die Bildung von Wafer 10 und den Bauelement-Dies 12 abzuschließen. Ein Vereinzelungsprozess kann dann durchgeführt werden, um die Bauelementgebiete 12 von Wafer 10 in die individuellen Bauelement-Dies 12 zu trennen.
  • 17 veranschaulicht schematisch eine perspektivische Ansicht des PCRAM-Arrays 70, das PCRAM-Zellen 60 als ein Array angeordnet aufweist, in Übereinstimmung mit manchen Ausführungsformen. In der gezeigten Ausführungsform sind Wortleitungen (WL) elektrisch mit den Bodenelektroden 50 jeweiliger Spalten von PCRAM-Zellen 60 in dem PCRAM-Array 70 verbunden. Jede Spalte des PCRAM-Arrays 70 weist eine zugehörige Wortleitung auf und die PCRAM-Zellen 60 in einer Spalte sind mit der Wortleitung für diese Spalte verbunden. Die Wortleitungen können zum Beispiel Metallleitungen 34 sein, die mit den Zugangstransistoren 22 verbunden sind. Bitleitungen (BL) sind mit den Oberseitenelektroden 56 jeweiliger Reihen von PCRAM-Zellen 60 in dem PCRAM-Array 70 verbunden. Jede Reihe des PCRAM-Arrays 70 weist eine zugehörige Bitleitung auf und die PCRAM-Zellen 60 in einer Reihe sind mit der Bitleitung für diese Reihe verbunden. Die Bitleitungen können zum Beispiel Metallleitungen und Durchkontaktierungen der Metallisierungsschicht 64 sein. Manche Merkmale sind nicht in 17 gezeigt, wie die Zugangstransistoren 22, Metallisierungsschicht 40 und dergleichen. Jede PCRAM-Zelle 60 des PCRAM-Arrays 70 kann durch die angemessene Kombination von Wortleitung und Bitleitung ausgewählt werden. Zum Beispiel kann eine bestimmte PCRAM-Zelle 60 ausgewählt werden (z.B. für Lese- und Schreiboperationen), indem auf die einzelne Wortleitung zugegriffen wird, die mit dieser PCRAM-Zelle 60 verbunden ist, und auch auf die einzelne Bitleitung zugegriffen wird, die mit dieser PCRAM-Zelle 60 verbunden ist. Andere Konfigurationen von Bitleitungen, Wortleitungen oder PCRAM-Zellen sind möglich.
  • Der Widerstand der PCM-Schicht 54 jeder PCRAM-Zelle 60 ist programmierbar und kann zwischen einem Hochwiderstandszustand und einem Niederwiderstandszustand gewechselt werden, die den zwei Zuständen eines Binärcodes entsprechen können. Die PCRAM-Zelle 60 kann zwischen dem Hochwiderstandszustand und dem Niederwiderstandszustand geändert werden (z.B. die Phase der PCM-Schicht 54 kann geändert werden), indem die Erwärmung der PCM-Schicht 54 durch die Bodenelektrode 50 und/oder die Oberseitenelektrode 56 gesteuert wird, wenn Strom durch die PCRAM-Zelle 60 fließt. Auf diese Weise kann ein Wert zu einer PCRAM-Zelle 60 geschrieben werden, indem der Widerstand ihrer PCM-Schicht 54 unter Verwendung ihres entsprechenden Zugangstransistors 22 programmiert wird, und ein Wert kann von einer PCRAM-Zelle 60 gelesen werden, indem der Widerstand ihrer PCM-Schicht 54 mit ihrem entsprechenden Zugangstransistor 22 gemessen wird. Die hierin beschriebenen PCRAM-Zellen 60 weisen eine vollständig eingegrenzte PCM-Schicht 54 mit Seitenwänden auf, die im Wesentlichen frei von der Sperrschicht 46 sind, was die Kontrolle über die und Effizienz der Erwärmung verbessern oder Leistungsverbrauch während Programmierung der PCRAM-Zelle 60 verringern kann.
  • Ausführungsformen können Vorteile erzielen. Die hier beschriebenen Techniken zu verwenden, kann Phasenänderungs-RAM-Zellen (PCRAM-Zellen) bilden, für die die Seitenwände der Phasenänderungsmaterialschicht (PCM-Schicht) vollständig in einer dielektrischen Schicht eingegrenzt sind. Zum Beispiel kann eine PCM-Schicht gebildet werden, die sich nicht über einer Oberseitenoberfläche der dielektrischen Schicht erstreckt. Dies kann in verbesserter Wärmeeingrenzung und verbesserter Wärmeübertragungseffizienz resultieren, was den PCRAM-Zellen gestatten kann, unter Verwendung einer/eines niedrigeren Spannung und/oder Stroms programmiert zu werden. Zum Beispiel, indem eine PCM-Schicht durch eine dielektrische Schicht eingegrenzt gebildet wird, kann Erwärmung der PCM-Schicht während Programmierung besser auf die Mitte der PCM-Schicht begrenzt werden. Daher kann sich die Phasenänderung der PCM-Schicht von ihrer Mitte ausbreiten, was Randeffekte aufgrund der Bodenelektrode und/oder Oberseitenelektrode verringern kann, die Effizienz verringern können. Zusätzlich gestatten die hierin beschriebenen Techniken das Entfernen vom Elektrodensperrschichtmaterial vor Bildung der PCM-Schicht. Das Vorhandensein von Sperrschichtmaterial auf oder nahe der PCM-Schicht kann Wärme- oder elektrischen Verlust verursachen und daher kann Entfernen des Sperrschichtmaterials Wärme- oder elektrischen Verlust innerhalb einer PCRAM-Zelle verringern. Dementsprechend gestatten die hierin beschriebenen Techniken verbesserte Energieeffizienz eines PCRAM-Arrays. Zusätzlich bilden die hierin beschriebenen Techniken die PCRAM-Zellen ohne Ätzen der Seitenwände der PCM-Schicht, was Schaden an der PCM-Schicht aufgrund von Ätzen oder Defekte, die aufgrund vom Ätzen in der PCM-Schicht gebildet sind, verringern kann.
  • In manchen Ausführungsformen umfasst ein Verfahren Bilden einer dielektrischen Schicht über einem Substrat, wobei die dielektrische Schicht eine Oberseitenoberfläche aufweist; Ätzen einer Öffnung in der dielektrischen Schicht; Bilden einer Bodenelektrode innerhalb der Öffnung, wobei die Bodenelektrode eine Sperrschicht aufweist; Bilden einer Phasenänderungsmaterialschicht (PCM-Schicht) innerhalb der Öffnung und auf der Bodenelektrode, wobei eine Oberseitenoberfläche der PCM-Schicht eben mit oder unter der Oberseitenoberfläche der dielektrischen Schicht ist; und Bilden einer Oberseitenelektrode auf der PCM-Schicht. In einer Ausführungsform sind Seitenwände der PCM-Schicht frei von der Sperrschicht. In einer Ausführungsform umfasst Bilden der Bodenelektrode, Abscheiden der Sperrschicht in der Öffnung; Abscheiden eines leitfähigen Materials auf der Sperrschicht; und Ätzen der Sperrschicht und des leitfähigen Materials, wobei das Ätzen Seitenwände der Öffnung freilegt. In einer Ausführungsform ist nach Ätzen der Sperrschicht und des leitfähigen Materials die Oberseitenoberfläche des leitfähigen Materials konvex. In einer Ausführungsform ist nach Ätzen der Sperrschicht und des leitfähigen Materials die Oberseitenoberfläche der Sperrschicht mit der Oberseitenoberfläche des leitfähigen Materials eben. In einer Ausführungsform umfasst Bilden der PCM-Schicht Abscheiden eines Phasenänderungsmaterials über der Bodenelektrode und der dielektrischen Schicht; und Ätzen des Phasenänderungsmaterials, um das Phasenänderungsmaterial von der Oberseitenoberfläche der dielektrischen Schicht zu entfernen. In einer Ausführungsform weist die Bodenelektrode eine Dicke auf, die zwischen 25% und 50% der Dicke der dielektrischen Schicht ist. In einer Ausführungsform weist die PCM-Schicht eine Dicke auf, die zwischen 30% und 70% der Dicke der dielektrischen Schicht ist.
  • In manchen Ausführungsformen umfasst ein Verfahren Abscheiden einer Zwischenschichtmetallschicht (IMD-Schicht) über einem ersten leitfähigen Element; Bilden einer Öffnung in der IMD-Schicht, die das erste leitfähige Material freilegt; Bilden eines zweiten leitfähigen Elements in der Öffnung; Durchführen eines ersten Rückätzprozesses, um das zweite leitfähige Merkmal in der Öffnung zu vertiefen; Abscheiden eines Phasenänderungsmaterials (PCM) in der Öffnung und über dem zweiten leitfähigen Element; Durchführen eines zweiten Rückätzprozesses, um obere Abschnitte des PCM zu entfernen; und Abscheiden eines leitfähigen Materials auf dem PCM. In einer Ausführungsform umfasst Bilden des zweiten leitfähigen Elements, eine Schicht aus Tantalnitrid abzuscheiden und eine Schicht aus Titannitrid auf der Schicht aus Tantalnitrid abzuscheiden. In einer Ausführungsform ist der erste Rückätzprozess ein Atomschichtätzprozess (ALE-Prozess). In einer Ausführungsform umfasst der erste Rückätzprozess, die ersten Prozessgase in eine Prozesskammer zu strömen und eine Mehrzahl von Ätzzyklen durchzuführen, wobei jeder Ätzzyklus umfasst, zweite Prozessgase in die Prozesskammer zu strömen; Entzünden der zweiten Prozessgase in ein Plasma, während eine erste Vorspannung verwendet wird; und Entzünden der zweiten Prozessgase in ein Plasma, während eine zweite Vorspannung verwendet wird, die niedriger als die erste Vorspannung ist. In einer Ausführungsform enthalten die zweiten Prozessgase Cl2, BCL3, Ar und/oder He. In einer Ausführungsform umfasst der erste Rückätzprozess vor Durchführen der Mehrzahl von Ätzzyklen, dritte Prozessgase in die Prozesskammer zu strömen; und Entzünden der dritten Prozessgase in ein Plasma. In einer Ausführungsform umfasst der zweite Ätzprozess, vierte Prozessgase in eine Prozesskammer zu strömen und die vierten Prozessgase in ein Plasma zu entzünden.
  • In manchen Ausführungsformen weist ein Bauelement eine Metallisierungsschicht über einem Halbleitersubstrat auf; eine Zwischenmetalldielektrikum-Schicht (IMD-Schicht) über der Metallisierungsschicht; und eine Phasenänderungsdirektzugriffspeicherzelle (PCRAM-Zelle), die eine Bodenelektrode in der IMD-Schicht aufweist, wobei die Bodenelektrode elektrisch mit der Metallisierungsschicht verbunden ist; eine Phasenänderungsmaterialschicht (PCM-Schicht) auf der Bodenelektrode und innerhalb der IMD-Schicht, wobei die PCM-Schicht von der IMD-Schicht umgeben ist und wobei die Oberseitenoberfläche der IMD-Schicht frei von der PCM-Schicht ist; und eine Oberseitenelektrode auf der PCM-Schicht und der Oberseitenoberfläche der IMD-Schicht. In einer Ausführungsform erstreckt sich die Oberseitenelektrode unter der Oberseitenoberfläche der IMD-Schicht, um die PCM-Schicht zu kontaktieren. In einer Ausführungsform kontaktieren die Seitenwände der PCM-Schicht physisch die IMD-Schicht. In einer Ausführungsform enthält die PCM-Schicht GeSbTe (GST). In einer Ausführungsform weist die PCM-Schicht eine einheitliche Dicke auf.
  • Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen werden. Fachkundige werden begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis dafür verwenden können, andere Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen zu gestalten oder zu modifizieren. Fachkundige sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/016337 [0001]

Claims (20)

  1. Verfahren, umfassend: Bilden einer dielektrischen Schicht über einem Substrat, wobei die dielektrische Schicht eine Oberseitenoberfläche aufweist; Ätzen einer Öffnung in der dielektrischen Schicht; Bilden einer Bodenelektrode innerhalb der Öffnung, wobei die Bodenelektrode eine Sperrschicht aufweist; Bilden einer Phasenänderungsmaterialschicht (PCM-Schicht) innerhalb der Öffnung und auf der Bodenelektrode, wobei eine Oberseitenoberfläche der PCM-Schicht eben mit oder unterhalb der Oberseitenoberfläche der dielektrischen Schicht ist; und Bilden einer Oberseitenelektrode auf der PCM-Schicht.
  2. Verfahren nach Anspruch 1, wobei Seitenwände der PCM-Schicht frei von der Sperrschicht sind.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Bilden der Bodenelektrode umfasst: Abscheiden der Sperrschicht in der Öffnung; Abscheiden eines leitfähigen Materials auf der Sperrschicht; und Ätzen der Sperrschicht und des leitfähigen Materials, wobei das Ätzen Seitenwände der Öffnung freilegt.
  4. Verfahren nach Anspruch 3, wobei nach dem Ätzen der Sperrschicht und des leitfähigen Materials die Oberseitenoberfläche des leitfähigen Materials konvex ist.
  5. Verfahren nach Anspruch 3 oder 4, wobei nach dem Ätzen der Sperrschicht und des leitfähigen Materials die Oberseitenoberfläche der Sperrschicht mit der Oberseitenoberfläche des leitfähigen Materials eben ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Bilden der PCM-Schicht umfasst: Abscheiden eines Phasenänderungsmaterials über der Bodenelektrode und der dielektrischen Schicht; und Ätzen des Phasenänderungsmaterials, um das Phasenänderungsmaterial von der Oberseitenoberfläche der dielektrischen Schicht zu entfernen.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei die Bodenelektrode eine Dicke aufweist, die zwischen 25% und 50% der Dicke der dielektrischen Schicht ist.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei die PCM-Schicht eine Dicke aufweist, die zwischen 30% und 70% der Dicke der dielektrischen Schicht ist.
  9. Verfahren, umfassend: Abscheiden einer Zwischenschichtmetallschicht (IMD-Schicht) über einem ersten leitfähigen Element; Bilden einer Öffnung in der IMD-Schicht, die das erste leitfähige Element freilegt; Bilden eines zweiten leitfähigen Elements in der Öffnung; Durchführen eines ersten Rückätzprozesses, um das zweite leitfähige Element in der Öffnung zu vertiefen; Abscheiden eines Phasenänderungsmaterials (PCM) in der Öffnung und über dem zweiten leitfähigen Element; Durchführen eines zweiten Rückätzprozesses, um obere Abschnitte des PCM zu entfernen; und Abscheiden eines leitfähigen Materials auf dem PCM.
  10. Verfahren nach Anspruch 9, wobei das Bilden des zweiten leitfähigen Elements umfasst, eine Schicht aus Tantalnitrid abzuscheiden und eine Schicht aus Titannitrid auf der Schicht aus Tantalnitrid abzuscheiden.
  11. Verfahren nach Anspruch 9 oder 10, wobei der erste Rückätzprozess ein Atomschichtätzprozess (ALE-Prozess) ist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei der erste Rückätzprozess umfasst: Einführen erster Prozessgase in eine Prozesskammer; und Durchführen einer Mehrzahl von Ätzzyklen, wobei jeder Ätzzyklus umfasst: Einführen zweiter Prozessgase in die Prozesskammer; Entzünden der zweiten Prozessgase in ein Plasma, während eine erste Vorspannung verwendet wird; und Entzünden der zweiten Prozessgase in ein Plasma, während eine zweite Vorspannung verwendet wird, die niedriger als die erste Vorspannung ist.
  13. Verfahren nach Anspruch 12, wobei die zweiten Prozessgase Cl2, BCl3, Ar und He enthalten.
  14. Verfahren nach Anspruch 12 oder 13, wobei der erste Rückätzprozess weiter umfasst: vor dem Durchführen der Mehrzahl von Ätzzyklen, Einführen dritter Prozessgase in die Prozesskammer; und Entzünden der dritten Prozessgase in ein Plasma.
  15. Verfahren nach einem der Ansprüche 9 bis 14, wobei der zweite Rückätzprozess umfasst: Einführen vierter Prozessgase in eine Prozesskammer; und Entzünden der vierten Prozessgase in ein Plasma.
  16. Vorrichtung, umfassend: eine Metallisierungsschicht über einem Halbleitersubstrat; eine Zwischenmetalldielektrikum-Schicht (IMD-Schicht) über der Metallisierungsschicht; und eine Phasenänderungsdirektzugriffspeicherzelle (PCRAM-Zelle), aufweisend: eine Bodenelektrode in der IMD-Schicht, wobei die Bodenelektrode elektrisch mit der Metallisierungsschicht verbunden ist; eine Phasenänderungsmaterialschicht (PCM-Schicht) auf der Bodenelektrode und innerhalb der IMD-Schicht, wobei die PCM-Schicht von der IMD-Schicht umgeben ist und wobei die Oberseitenoberfläche der IMD-Schicht frei von der PCM-Schicht ist; und eine Oberseitenelektrode auf der PCM-Schicht und der Oberseitenoberfläche der IMD-Schicht.
  17. Vorrichtung nach Anspruch 16, wobei sich die Oberseitenelektrode unter der Oberseitenoberfläche der IMD-Schicht erstreckt, um die PCM-Schicht zu kontaktieren.
  18. Vorrichtung nach Anspruch 16 oder 17, wobei die Seitenwände der PCM-Schicht die IMD-Schicht physisch kontaktieren.
  19. Vorrichtung nach einem der Ansprüche 16 bis 18, wobei die PCM-Schicht GeSbTe (GST) enthält.
  20. Vorrichtung nach einem der Ansprüche 16 bis 19, wobei die PCM-Schicht eine einheitliche Dicke aufweist.
DE102020122109.6A 2020-04-28 2020-08-25 Phasenänderungsspeicherbauelement und verfahren Pending DE102020122109A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063016337P 2020-04-28 2020-04-28
US63/016,337 2020-04-28
US16/992,210 2020-08-13
US16/992,210 US11411180B2 (en) 2020-04-28 2020-08-13 Phase-change memory device and method

Publications (1)

Publication Number Publication Date
DE102020122109A1 true DE102020122109A1 (de) 2021-10-28

Family

ID=78222815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020122109.6A Pending DE102020122109A1 (de) 2020-04-28 2020-08-25 Phasenänderungsspeicherbauelement und verfahren

Country Status (4)

Country Link
US (3) US11411180B2 (de)
KR (1) KR102470489B1 (de)
DE (1) DE102020122109A1 (de)
TW (1) TWI795718B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220262433A1 (en) * 2019-09-20 2022-08-18 Michael Kozicki Programmable interposers for electrically connecting integrated circuits
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411181B2 (en) 2020-03-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method
US20230238277A1 (en) * 2022-01-26 2023-07-27 Nanya Technology Corporation Semiconductor device and method for fabricating thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059428A1 (de) 2004-12-09 2006-06-22 Infineon Technologies Ag Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur
US7129133B1 (en) 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
US20120280199A1 (en) 2009-11-30 2012-11-08 Takeshi Takagi Nonvolatile memory element, method of manufacturing the same, and nonvolatile memory device
US9859336B1 (en) 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
US20200091427A1 (en) 2018-01-03 2020-03-19 International Business Machines Corporation Protuberant contacts for resistive switching devices
US20200098897A1 (en) 2016-08-10 2020-03-26 Tokyo Electron Limited Extension region for a semiconductor device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
TWI284389B (en) 2005-12-28 2007-07-21 Ind Tech Res Inst Phase change memory (PCM) device and fabricating method thereof
TWI284899B (en) 2005-12-29 2007-08-01 Ind Tech Res Inst Semiconductor memory device, phase change memory device and method of manufacturing the same
KR20080011791A (ko) 2006-07-31 2008-02-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성방법
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US7718533B2 (en) 2007-05-08 2010-05-18 Micron Technology, Inc. Inverted variable resistance memory cell and method of making the same
KR101445333B1 (ko) * 2008-08-29 2014-10-01 삼성전자주식회사 가변저항 메모리 장치의 형성방법
TWI418027B (zh) 2008-11-28 2013-12-01 Powerchip Technology Corp 相變化記憶裝置及其製造方法
KR20100110631A (ko) 2009-04-03 2010-10-13 주식회사 하이닉스반도체 상변화 기억 소자의 제조방법
US8026503B2 (en) 2009-06-23 2011-09-27 Nanya Technology Corp. Phase-change memory and method of making same
CN102339948A (zh) 2010-07-16 2012-02-01 复旦大学 高一致性的电阻型存储器及其制备方法
CN102376881B (zh) 2010-08-19 2013-12-11 中芯国际集成电路制造(上海)有限公司 用于制作相变随机存取存储器存储单元的方法
CN102412367B (zh) 2010-09-19 2013-08-14 中芯国际集成电路制造(上海)有限公司 相变存储器底部电极的制作方法
JP5788274B2 (ja) 2011-09-14 2015-09-30 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
US8941089B2 (en) 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
CN102664236B (zh) 2012-05-16 2014-09-10 中国科学院上海微系统与信息技术研究所 低功耗相变存储器用环形电极结构及制备方法
CN103682089A (zh) 2012-09-11 2014-03-26 中国科学院上海微系统与信息技术研究所 高速、高密度、低功耗的相变存储器单元及制备方法
KR101994449B1 (ko) * 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
CN104425709B (zh) 2013-08-20 2017-07-14 中芯国际集成电路制造(上海)有限公司 相变存储器的形成方法
CN104518084B (zh) * 2013-09-29 2017-11-03 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN105244437A (zh) 2014-07-08 2016-01-13 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN107978675A (zh) 2016-10-25 2018-05-01 中芯国际集成电路制造(上海)有限公司 相变随机存储器存储单元及其制作方法、电子装置
US10522468B2 (en) 2017-07-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US10276485B2 (en) 2017-08-02 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory
US10566519B2 (en) 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory
US10374010B2 (en) 2017-10-24 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and manufacturing method for the same
CN109755384A (zh) 2017-11-03 2019-05-14 中芯国际集成电路制造(上海)有限公司 相变存储器及其制备方法
US10714334B2 (en) 2017-11-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US11152569B2 (en) 2017-11-30 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM structure with selector device
CN110534642B (zh) 2018-05-25 2023-03-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10522740B2 (en) 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US10622063B2 (en) 2018-06-27 2020-04-14 Sandisk Technologies Llc Phase change memory device with reduced read disturb and method of making the same
CN110581218A (zh) 2019-08-09 2019-12-17 上海集成电路研发中心有限公司 一种相变存储单元及其制备方法
US11302865B2 (en) * 2019-12-26 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory with two-portioned phase-change layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129133B1 (en) 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
DE102004059428A1 (de) 2004-12-09 2006-06-22 Infineon Technologies Ag Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur
US20120280199A1 (en) 2009-11-30 2012-11-08 Takeshi Takagi Nonvolatile memory element, method of manufacturing the same, and nonvolatile memory device
US20200098897A1 (en) 2016-08-10 2020-03-26 Tokyo Electron Limited Extension region for a semiconductor device
US9859336B1 (en) 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
US20200091427A1 (en) 2018-01-03 2020-03-19 International Business Machines Corporation Protuberant contacts for resistive switching devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220262433A1 (en) * 2019-09-20 2022-08-18 Michael Kozicki Programmable interposers for electrically connecting integrated circuits
US11984157B2 (en) * 2019-09-20 2024-05-14 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices

Also Published As

Publication number Publication date
KR102470489B1 (ko) 2022-11-23
US20220352464A1 (en) 2022-11-03
TWI795718B (zh) 2023-03-11
US20240164223A1 (en) 2024-05-16
KR20210133847A (ko) 2021-11-08
TW202141822A (zh) 2021-11-01
US11925127B2 (en) 2024-03-05
US11411180B2 (en) 2022-08-09
US20210336138A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102020122109A1 (de) Phasenänderungsspeicherbauelement und verfahren
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE102019217879B4 (de) Verbindungsstruktur für obere Elektrode und Herstellungsverfahren
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102020101299A1 (de) Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben
DE102019100488A1 (de) Rram-struktur
DE102021111318A1 (de) 3d-speicherarray-kontaktstrukturen
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102020133751A1 (de) Speicherarray-isolationsstrukturen
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102019103777A1 (de) Verfahren zum Herstellen von Speicherzellen, die durch eine hohlraumfreie dielektrische Struktur getrennt sind
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102020128765A1 (de) Phasenwechselspeichervorrichtung und verfahren
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102013109523A1 (de) Speicherzelle, die eine widerstandsvariable schicht aufweist sowie verfahren zur herstellung dieser
DE102019129239A1 (de) Rram-struktur
DE102018124810B4 (de) Resistive Direktzugriffsspeichervorrichtung
DE102019115467A1 (de) Minderung der stufenhöhe in resistive random-access-memorystrukturen
DE102021113390A1 (de) Struktur und verfahren für mram-vorrichtungen mit einer slot-durchkontaktierung
DE102021105045A1 (de) Speichermatrix und verfahren zu deren herstellung
DE102020115168A1 (de) Vorrichtung mit magnetischem tunnelübergang und verfahren
DE102017127390B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000