DE102020115168A1 - Vorrichtung mit magnetischem tunnelübergang und verfahren - Google Patents

Vorrichtung mit magnetischem tunnelübergang und verfahren Download PDF

Info

Publication number
DE102020115168A1
DE102020115168A1 DE102020115168.3A DE102020115168A DE102020115168A1 DE 102020115168 A1 DE102020115168 A1 DE 102020115168A1 DE 102020115168 A DE102020115168 A DE 102020115168A DE 102020115168 A1 DE102020115168 A1 DE 102020115168A1
Authority
DE
Germany
Prior art keywords
layer
electrode
imd
over
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020115168.3A
Other languages
English (en)
Inventor
Tai-Yen PENG
Yu-Feng Yin
An-Shen CHANG
Han-Ting Tsai
Qiang Fu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020115168A1 publication Critical patent/DE102020115168A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

In einer Ausführungsform weist eine Vorrichtung auf: ein magnetoresistives Direktzugriffsspeicher-Array (MRAM-Array), das MRAM-Zellen aufweist, die in Zeilen und Spalten angeordnet sind, wobei eine erste Spalte der Spalten aufweist: erste untere Elektroden, die entlang der ersten Spalte angeordnet sind; erste Magnetische-Tunnelübergangs-Stapel (MTJ-Stapel) über den ersten unteren Elektroden; eine erste gemeinsam genutzte Elektrode über jedem der ersten MTJ-Stapel; zweite untere Elektroden, die entlang der ersten Spalte angeordnet sind; zweite MTJ-Stapel über den zweiten unteren Elektroden; eine zweite gemeinsam genutzte Elektrode über jedem der zweiten MTJ-Stapel; und eine Bitleitung, die elektrisch mit der ersten gemeinsam genutzten Elektrode und der zweiten gemeinsam genutzten Elektrode verbunden ist.

Description

  • HINTERGRUND
  • Halbleiterspeicher werden in integrierten Schaltkreisen für elektronische Anwendungen verwendet, wie zum Beispiel Radios, Fernseher, Mobiltelefone und persönliche Computergeräte. Eine Art von Halbleitervorrichtung ist magnetoresistiver Direktzugriffsspeicher (Magneto-Resistive Random Access Memory, MRAM), der Spintronik enthält, die Halbleitertechnologie mit magnetischen Materialien und Vorrichtungen kombiniert. Die Spins von Elektronen werden durch ihre magnetischen Momente zum Anzeigen von Bitwerten verwendet. Eine MRAM-Zelle weist in der Regel einen Magnettunnelübergang-Stapel (Magnetic Tunnel Junction, MTJ) auf, der zwei Ferromagnete aufweist, die durch einen dünnen Isolator getrennt sind.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegen Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Eräläuterung nach Bedarf vergrößert oder verkleinert sein.
    • 1 ist eine Querschnittsansicht einer MRAM-Vorrichtung gemäß einigen Ausführungsformen.
    • 2 ist ein Blockdiagramm einer MRAM-Vorrichtung gemäß einigen Ausführungsformen.
    • 3 bis 23 sind verschiedene Ansichten von Zwischenstufen bei der Herstellung einer Interconnect-Struktur für eine MRAM-Vorrichtung gemäß einigen Ausführungsformen.
    • 24 und 25 sind verschiedene Ansichten einer MRAM-Vorrichtung gemäß einigen Ausführungsformen.
    • 26 bis 40 sind Querschnittsansichten von Zwischenstufen bei der Herstellung einer Interconnect-Struktur für eine MRAM-Vorrichtung gemäß einigen anderen Ausführungsformen.
    • 41 ist eine Querschnittsansicht einer MRAM-Vorrichtung gemäß einigen anderen Ausführungsformen.
    • 42 ist eine Querschnittsansicht einer MRAM-Vorrichtung gemäß einigen anderen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann das Bilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Zeichnungen veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Zeichnungen gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen wird ein MRAM-Array in einer Interconnect-Struktur gebildet, wobei das MRAM-Array gemeinsam genutzte Elektroden für die MTJ-Stapel in dem MRAM-Array aufweist. Genauer gesagt, werden Elektroden durch mehrere MTJ-Stapel entlang Spalten des MRAM-Arrays gemeinsam genutzt und sind elektrisch mit derselben Bitleitung verbunden. Das Bilden gemeinsam genutzter Elektroden für die MTJ-Stapel trägt zur Verringerung des Kontaktwiderstands zu den MTJ-Stapeln bei und verringert das Risiko einer Beschädigung der MTJ-Stapel während der anschließenden Bildung darüberliegender Metallisierungsschichten. Gemäß einigen anderen Ausführungsformen werden vor der Bildung darüberliegender Metallisierungsschichten dielektrische Schutzstrukturen um die MRAM-Zellen herum gebildet. Die Schutzstrukturen verhindern das Ätzen der MTJ-Stapel während der anschließenden Bildung darüberliegender Metallisierungsschichten. Durch Bilden der gemeinsam genutzten Elektroden und/oder Schutzstrukturen kann eine Beschädigung der MRAM-Zellen während der Verarbeitung vermieden werden, insbesondere, wenn das MRAM-Array in einer höheren Ebene der Interconnect-Struktur gebildet wird.
  • 1 ist ein Blockdiagramm einer MRAM-Vorrichtung 50 gemäß einigen Ausführungsformen. Die MRAM-Vorrichtung 50 weist ein MRAM-Array 52, einen Zeilendecodierer 54 und einen Spaltendecodierer 56 auf. Das MRAM-Array 52 weist MRAM-Zellen 58 auf, die in Zeilen und Spalten angeordnet sind. Der Zeilendecodierer 54 kann zum Beispiel ein statischer CMOS-Decodierer, ein Pseudo-NMOS-Decodierer oder dergleichen sein. Während des Betriebes wählt der Zeilendecodierer 54 gewünschte MRAM-Zellen 58 in einer Zeile des MRAM-Arrays 52 aus, indem er die jeweilige Wortleitung WL für die Zeile aktiviert. Der Spaltendecodierer 56 kann zum Beispiel ein statischer CMOS-Decodierer, ein Pseudo-NMOS-Decodierer oder dergleichen sein und kann Schreibertreiber, Leseverstärker, Kombinationen davon oder dergleichen aufweisen. Während des Betriebes wählt der Spaltendecodierer 56 Bitleitungen BL für die gewünschten MRAM-Zellen 58 aus Spalten des MRAM-Arrays 52 in der ausgewählten Zeile aus und liest mit den Bitleitungen BL Daten aus den ausgewählten MRAM-Zellen 58 oder schreibt Daten in diese.
  • 2 ist eine Querschnittsansicht der MRAM-Vorrichtung 50 gemäß einigen Ausführungsformen. 2 ist eine vereinfachte Ansicht, und einige Merkmale (die weiter unten besprochen werden) wurden zur Verdeutlichung der Darstellung weggelassen. Die MRAM-Vorrichtung 50 weist eine Logikregion 50L und eine Speicherregion 50M auf. Speichervorrichtungen (zum Beispiel MRAMs) werden in der Speicherregion 50M gebildet, und Logikvorrichtungen (zum Beispiel Logikschaltkreise) werden in der Logikregion 50L gebildet. Zum Beispiel kann das MRAM-Array 52 (siehe 1) in der Speicherregion 50M gebildet werden, und der Zeilendecodierer 54 und der Spaltendecodierer 56 (siehe 1) können in der Logikregion 50L gebildet werden. Die Logikregion 50L kann den größten Teil der Fläche der MRAM-Vorrichtung 50 einnehmen. Zum Beispiel kann die Logikregion 50L von 95 % bis 99 % der Fläche der MRAM-Vorrichtung 50 einnehmen, während die Speicherregion 50M die restliche Fläche der MRAM-Vorrichtung 50 einnimmt. Die Speicherregion 50M kann an einem Rand der Logikregion 50L angeordnet werden, oder die Logikregion 50L kann die Speicherregion 50M umgeben.
  • Die Logikregion 50L und die Speicherregion 50M werden auf demselben Halbleitersubstrat 60 gebildet. Das Halbleitersubstrat 60 kann Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Semiconductor-on-Insulator-Substrats (SOI-Substrats) sein. Das Halbleitersubstrat 60 kann andere Halbleitermaterialien enthalten, wie zum Beispiel Germanium; einen Verbundhalbleiter, der Siliziumcarbid, Galliumarsen, Galliumphosphid, Galliumnitrid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid enthält; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP enthält; oder Kombinationen davon. Andere Substrate, wie zum Beispiel mehrschichtige oder Gradientensubstrate, können ebenfalls verwendet werden.
  • Vorrichtungen 62 werden an der aktiven Fläche des Halbleitersubstrats gebildet 60. Die Vorrichtungen 62 können aktive oder passive Vorrichtungen sein. Die elektrischen Vorrichtungen können zum Beispiel Transistoren, Dioden, Kondensatoren, Widerstände oder dergleichen sein, die durch ein beliebiges geeignetes Bildungsverfahren gebildet werden. Die Vorrichtungen 62 werden miteinander verbunden, um die Speichervorrichtungen und Logikvorrichtungen der MRAM-Vorrichtung 50 zu bilden. Zum Beispiel können einige der Vorrichtungen 62 Zugangstransistoren sein.
  • Eine oder mehrere Zwischenschichtdielektrikum-Schichten (Inter-Layer Dielectric, ILD) 64 werden auf dem Halbleitersubstrat 60 gebildet, und elektrisch leitfähige Merkmale, wie zum Beispiel Kontaktstecker 66, werden gebildet, die mit den Vorrichtungen 62 elektrisch verbunden sind. Die eine oder die mehreren ILD-Schichten 64 können aus jedem geeigneten dielektrischen Material gebildet werden, zum Beispiel einem Nitrid, wie zum Beispiel Siliziumnitrid; einem Oxid wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), bordotiertem Phosphosilikatglas (BPSG) oder dergleichen; oder dergleichen. Die eine oder die mehreren ILD-Schichten können durch jeden akzeptablen Abscheidungsprozess gebildet werden, wie zum Beispiel Schleuderbeschichtung, physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD), dergleichen, oder eine Kombination davon. Die elektrisch leitfähigen Merkmale in der einen oder den mehreren ILD-Schichten können durch jeden geeigneten Prozess gebildet werden, wie zum Beispiel Abscheidung, Damaszen (zum Beispiel Einzeldamaszen, Doppeldamaszen usw.), dergleichen, oder Kombinationen davon.
  • Über dem Halbleitersubstrat 60 wird eine Interconncect-Struktur 68 ausgebildet. Die Interconnect-Struktur 68 verbindet die Vorrichtungen 62 miteinander, um integrierte Schaltkreise in jeder der Logikregion 50L und der Speicherregion 50M zu bilden. Die Interconnect-Struktur 68 weist mehrere Metallisierungsschichten M1-M6 auf. Obgleich sechs Metallisierungsschichten veranschaulicht sind, versteht es sich, dass auch mehr oder weniger Metallisierungsschichten vorhanden sein können. Jede der Metallisierungsschichten M1–M6 weist Metallisierungsstrukturen in dielektrischen Schichten auf. Die Metallisierungsstrukturen sind elektrisch mit den Vorrichtungen 62 des Halbleitersubstrats 60 gekoppelt und weisen jeweils Metallleitungen L1-L6 und Metalldurchkontaktierungen V1-V6 auf, die in einer oder mehreren Zwischenmetalldielektrikum-Schichten (Inter-Metal Dielectric, IMD) ausgebildet sind. Die Interconncect-Struktur 68 kann durch einen Damaszenprozess, wie beispielsweise einen Einzeldamaszenprozess, einen Dualdamaszenprozess oder dergleichen, gebildet werden. In einigen Ausführungsformen sind die Kontaktstecker 66 auch Teil der Metallisierungsstrukturen, wie zum Beispiel Teil der unteren Schicht von Metalldurchkontaktierungen Vi. 2 ist auch mit einigen Bezugszahlen beschriftet, die weiter unten noch beschrieben werden.
  • Die MRAM-Zellen 58 werden in der Interconnect-Struktur 68 gebildet. Die MRAM-Zellen 58 können in jeder der Metallisierungsschichten M1-M6 gebildet werden und sind als in einer Zwischenmetallisierungsschicht M5 ausgebildet veranschaulicht. Jede MRAM-Zelle 58 weist eine leitfähige Durchkontaktierung 72, eine untere Elektrode 74 auf der leitfähigen Durchkontaktierung 72, einen MTJ-Stapel 76 auf der unteren Elektrode 74, und eine obere Elektrode 78 auf dem MTJ-Stapel 76 auf. Eine zusätzliche IMD-Schicht 80 kann um die MRAM-Zellen 58 herum gebildet werden, wobei sich die leitfähige Durchkontaktierung 72 durch die IMD-Schicht 80 erstreckt. Um die MRAM-Zellen 58 herum können auch Abstandshalter 82 gebildet werden. Die IMD-Schicht 80 und/oder die Abstandshalter 82 umgeben und schützen die Komponenten der MRAM-Zellen 58. Der Widerstand eines MTJ-Stapels 76 ist programmierbar und kann zwischen einem hohen Widerstand (Rap), der einen Wert wie zum Beispiel eine logische „1“ bedeuten kann, und einem niedrigen Widerstand (Rp), der einen Wert wie zum Beispiel eine logische „o“ bedeuten kann, geändert werden. Somit kann ein Wert in eine MRAM-Zelle 58 geschrieben werden, indem der Widerstand des MTJ-Stapels 76 mit seinem jeweiligen Zugangstransistor programmiert wird, und der Wert kann aus der MRAM-Zelle 58 gelesen werden, indem der Widerstand des MTJ-Stapels 76 mit dem Zugangstransistor gemessen wird.
  • Die MRAM-Zellen 58 sind elektrisch mit den Vorrichtungen 62 verbunden. Die leitfähige Durchkontaktierung 72 ist physisch und elektrisch mit einer darunterliegenden Metallisierungsstruktur gekoppelt, wie zum Beispiel mit den Metallleitungen L4 in dem veranschaulichten Beispiel. Die obere Elektrode 78 ist physisch und elektrisch mit einer darüberliegenden Metallisierungsstruktur gekoppelt, wie zum Beispiel mit den Metalldurchkontaktierungen V6 in dem veranschaulichten Beispiel. Die MRAM-Zellen 58 sind in einem MRAM-Array mit Zeilen und Spalten aus Speicher angeordnet. Die Metallisierungsstrukturen weisen Zugangsleitungen (zum Beispiel Wortleitungen und Bitleitungen) für das MRAM-Array auf. Zum Beispiel können die darunterliegenden Metallisierungsstrukturen Wortleitungen aufweisen, die entlang der Zeilen des MRAM-Arrays angeordnet sind, und die darüber liegenden Metallisierungsstrukturen können Bitleitungen aufweisen, die entlang der Spalten des MRAM-Arrays angeordnet sind.
  • 3 bis 23 sind verschiedene Ansichten von Zwischenstufen bei der Herstellung einer Interconnect-Struktur für die MRAM-Vorrichtung 50 gemäß einigen Ausführungsformen. Die Interconnect-Struktur weist ein MRAM-Array von Speicherzellen auf. Wie weiter unten besprochen, nutzen Gruppen der Speicherzellen entlang der Spalten des MRAM-Arrays Elektroden gemeinsam, wodurch der Kontaktwiderstand zu den Speicherzellen verringert werden kann.
  • In 3 wird eine Metallisierungsschicht (zum Beispiel M4, siehe 2) der Interconnect-Struktur gebildet. Die Metallisierungsschicht umfasst eine IMD-Schicht 102 und leitfähige Merkmale 104 (die den Metallleitungen L4 entsprechen können, siehe 2). Die IMD-Schicht 102 wird über der einen oder den mehreren ILD-Schichten 64 gebildet. Die IMD-Schicht 102 kann aus jedem geeigneten dielektrischen Material gebildet werden, zum Beispiel einem Nitrid, wie zum Beispiel Siliziumnitrid; einem Oxid, wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), bordotiertem Phosphosilikatglas (BPSG) oder dergleichen; oder dergleichen. Die IMD-Schicht 102 kann durch jeden akzeptablen Abscheidungsprozess gebildet werden, wie zum Beispiel Schleuderbeschichtung, physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD), dergleichen, oder eine Kombination davon. Die IMD-Schicht 102 kann eine Schicht sein, die aus einem dielektrischen Material mit niedrigem k-Wert gebildet wird, das einen k-Wert von weniger als etwa 3,0 aufweist. Die IMD-Schicht 102 kann eine Schicht sein, die aus einem dielektrischen Material mit extra-niedrigem k-Wert (Extra-Low-k, ELK) gebildet wird, das einen k-Wert von weniger als etwa 2,5 aufweist.
  • Leitfähige Merkmale 104 werden in der IMD-Schicht 102 gebildet und werden elektrisch mit den Vorrichtungen 62 verbunden. Gemäß einigen Ausführungsformen weisen die leitfähigen Merkmale 104 Diffusionssperrschichten und leitfähiges Material über den leitfähigen Sperrschichten 114 auf. Öffnungen werden in der IMD-Schicht 102 beispielsweise unter Verwendung eines Ätzprozesses gebildet. Die Öffnungen legen darunterliegende leitfähige Merkmale, wie zum Beispiel darunterliegende Metalldurchkontaktierungen, frei. Die Diffusionssperrschichten können aus TaN, Ta, TiN, Ti, CoW oder dergleichen gebildet werden und können in den Öffnungen durch einen Abscheidungsprozess wie zum Beispiel Atomschichtabscheidung (Atomic Layer Deposition, ALD) oder dergleichen gebildet werden. Das leitfähige Material kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen enthalten und kann über den Diffusionssperrschichten in den Öffnungen durch ein elektrochemisches Plattierungsverfahren, CVD, ALD, PVD oder dergleichen oder eine Kombination davon gebildet werden. In einer Ausführungsform ist das leitfähige Material Kupfer, und die Diffusionssperrschichten sind dünne Sperrschichten, die verhindern, dass das Kupfer in die IMD-Schicht 102 diffundiert. Nach der Bildung der Diffusionssperrschichten und des leitfähigen Materials kann der Überschuss der Diffusionssperrschichten und des leitfähigen Materials zum Beispiel durch einen Planarisierungsprozess, wie zum Beispiel einen chemisch-mechanischen Polierprozess (CMP-Prozess), entfernt werden. In einigen Ausführungsformen sind die leitfähigen Merkmale 104 Metallleitungen.
  • Eine oder mehrere Ätzstoppschichten 106 werden auf den leitfähigen Merkmalen 104 und der IMD-Schicht 102 gebildet. Die eine oder die mehreren Ätzstoppschichten 106 können aus einem dielektrischen Material wie zum Beispiel Aluminiumnitrid, Aluminiumoxid, Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbid, einer Kombination davon oder dergleichen gebildet werden. Die eine oder die mehreren Ätzstoppschichten 106 können durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), ALD, einen Spin-on-Dielectric-Prozess, dergleichen, oder eine Kombination davon gebildet werden. Die eine oder die mehreren Ätzstoppschichten 106 können auch eine Verbundschicht sein, die aus mehreren dielektrischen Schichten gebildet wird. In dieser Ausführungsform weisen die eine oder die mehreren Ätzstoppschichten 106 eine erste Ätzstoppschicht 106A und eine zweite Ätzstoppschicht 106B über der ersten Ätzstoppschicht 106A auf. Die erste Ätzstoppschicht 106A kann aus einem ersten dielektrischen Material, wie zum Beispiel Siliziumcarbid, gebildet werden, und die zweite Ätzstoppschicht 106B kann aus einem zweiten dielektrischen Material, wie zum Beispiel Aluminiumoxid, gebildet werden. Die Siliziumcarbidschicht wird als Leimschicht verwendet, um die Haftung zwischen der Aluminiumoxidschicht und der IMD-Schicht 102 zu verbessern. Die eine oder die mehreren Ätzstoppschichten 106 können auf eine kombinierte Dicke im Bereich von etwa 30 Å bis etwa 150 Å gebildet werden.
  • Auf der einen oder den mehreren Ätzstoppschichten 106 wird eine IMD-Schicht 108 gebildet. In einigen Ausführungen wird die IMD-Schicht 108 aus einem Tetraethylorthosilikat-Oxid (TEOS-Oxid) gebildet (zum Beispiel Siliziumoxid, das zum Beispiel durch ein chemisches Aufdampfungsverfahren (CVD-Verfahren) mit TEOS als Vorläufer abgeschieden wird). In einigen Ausführungsformen kann die IMD-Schicht 108 unter Verwendung von PSG, BSG, BPSG, undotiertem Silikatglas (USG), Fluorsilikatglas (FSG), SiOCH, fließfähigem Oxid, einem porenhaltigen Oxid oder dergleichen oder Kombinationen davon gebildet werden. Die IMD-Schicht 108 kann auch aus einem dielektrischen Material mit niedrigem k-Wert gebildet werden, das zum Beispiel einen k-Wert von weniger als etwa 3,0 aufweist. Die IMD-Schicht 108 kann auf eine Dicke im Bereich von etwa 350 Å bis etwa 550 Å gebildet werden.
  • Es werden leitfähige Durchkontaktierungen 110 gebildet, die sich durch die IMD-Schicht 108 und die eine oder die mehreren Ätzstoppschichten 106 erstrecken. Die leitfähigen Durchkontaktierungen 110 können auch als untere Durchkontaktierungen bezeichnet werden. In einigen Ausführungsformen umfassen die leitfähigen Durchkontaktierungen 110 leitfähige Regionen 112 und leitfähige Sperrschichten 114, die Seitenwände und Bodenflächen der leitfähigen Regionen 112 auskleiden. Die leitfähigen Sperrschichten 114 können aus Titan, Titannitrid, Tantal, Tantalnitrid, Kobalt, einer Kombination davon oder dergleichen gebildet werden. Die leitfähigen Regionen 112 können aus Metallen wie zum Beispiel Kupfer, Aluminium, Wolfram, Kobalt, deren Legierungen oder dergleichen gebildet werden. Das Bilden der leitfähigen Durchkontaktierungen 110 kann das Ätzen der IMD-Schicht 108 und der einen oder der mehreren Ätzstoppschichten 106 zum Bilden von Durchkontaktierungsöffnungen, das Bilden einer sich in die Durchkontaktierungsöffnungen hinein erstreckenden, flächendeckend abgeschiedenen leitfähigen Sperrschicht, das Abscheiden eines metallischen Materials über der flächendeckend abgeschiedenen leitfähigen Sperrschicht, und das Ausführen eines Planarisierungsprozesses, wie zum Beispiel eines CMP-Prozesses oder eines mechanischen Schleifprozesses, zum Entfernen überschüssiger Abschnitte der flächendeckend abgeschiedenen leitfähigen Sperrschicht und des metallischen Materials umfassen.
  • Eine oder mehrere untere Elektrodenschichten 116 werden auf den leitfähigen Durchkontaktierungen 110 und der IMD-Schicht 108 gebildet. In einigen Ausführungen sind die eine oder die mehreren unteren Elektrodenschichten 116 als Deckschichten ausgebildet und können mittels CVD, physikalischer Dampfabscheidung (PVD), elektrochemischer Plattierung (ECP), stromloser Plattierung oder dergleichen gebildet werden. Die eine oder die mehreren unteren Elektrodenschichten 116 können aus leitfähigen Materialien wie zum Beispiel Cu, Al, Ti, Ta, W, Pt, Ni, Cr, Ru, TiN, TaN, Kombinationen davon, Mehrfachschichten davon oder dergleichen gebildet werden. Zum Beispiel können die eine oder die mehreren unteren Elektrodenschichten 116 eine erste untere Elektrodenschicht 116A und eine zweite untere Elektrodenschicht 116B über der ersten unteren Elektrodenschicht 116A umfassen. Die erste untere Elektrodenschicht 116A kann aus einem ersten leitfähigen Material, wie zum Beispiel TaN, gebildet werden, und die zweite untere Elektrodenschicht 116B kann aus einem zweiten leitfähigen Material, wie zum Beispiel TiN, gebildet werden. Die eine oder die mehreren unteren Elektrodenschichten 116 können auf eine kombinierten Dicke im Bereich von etwa 20 Å bis etwa 150 Å gebildet werden.
  • In 4 wird auf der einen oder den mehreren unteren Elektrodenschichten 116 ein MTJ-Filmstapel 118 gebildet. Der MTJ-Filmstapel 118 ist eine Mehrfachschicht, die eine anti-ferromagnetische Schicht 118A, eine gepinnte Schicht 118B über der antiferromagnetischen Schicht 118A, eine Tunnelsperrschicht 118C über der gepinnten Schicht 118B, und eine freie Schicht 118D über der Tunnelsperrschicht 118C aufweist. Der MTJ-Filmstapel 118 hat eine Gesamtdicke im Bereich von etwa 200 Ä bis etwa 400 Ä. Jede Schicht des MTJ-Filmstapels 118 kann mittels eines oder mehrerer Abscheidungsverfahren wie zum Beispiel CVD, PVD, ALD, einer Kombination davon oder dergleichen abgeschieden werden.
  • Die anti-ferromagnetische Schicht 118A kann aus einer Metalllegierung gebildet werden, die Mangan (Mn) und ein oder mehrere andere Metalle wie zum Beispiel Platin (Pt), Iridium (Ir), Rhodium (Rh), Nickel (Ni), Palladium (Pd), Eisen (Fe), Osmium (Os) oder dergleichen enthält. Zum Beispiel kann die anti-ferromagnetische Schicht 118A aus PtMn, IrMn, RhMn, NiMn, PdPtMn, FeMn, OsMn oder dergleichen gebildet werden. Die anti-ferromagnetische Schicht 118A kann eine Dicke im Bereich von etwa 50 Å bis etwa 200 Å haben.
  • Die gepinnte Schicht 118B kann aus einem ferromagnetischen Material mit einem größeren Koerzitivfeld als die freie Schicht 118D gebildet werden, wie zum Beispiel Kobalt-Eisen (CoFe), Kobalt-Eisen-Bor (CoFeB), einer Kombination davon oder dergleichen. Die gepinnte Schicht 118B kann eine Dicke im Bereich von etwa 50 Å bis etwa 100 Å haben. In einigen Ausführungsformen hat die gepinnte Schicht 118B eine synthetische ferromagnetische (SFM) Struktur, in der die Kopplung zwischen magnetischen Schichten eine ferromagnetische Kopplung ist. Die gepinnte Schicht 118B kann auch eine synthetische anti-ferromagnetische (SAF) Struktur annehmen, die mehrere magnetische Metallschichten aufweist, die durch mehrere nicht-magnetische Abstandshalterschichten getrennt sind. Die magnetischen Metallschichten können aus Co, Fe, Ni oder dergleichen gebildet werden. Die nicht-magnetischen Abstandshalterschichten können aus Cu, Ru, Ir, Pt, W, Ta, Mg oder dergleichen gebildet werden. Zum Beispiel kann die gepinnte Schicht 118B eine Co-Schicht und wiederholte (Pt/Co)x-Schichten über der Co-Schicht haben, wobei x eine sich wiederholende Zahl darstellt, die eine beliebige ganze Zahl von mindestens 1, wie zum Beispiel 20, sein kann.
  • Die Tunnelsperrschicht 118C kann aus einem dielektrischen Material, wie zum Beispiel MgO, AlO, AlN, einer Kombination daraus oder dergleichen, gebildet werden. Die Tunnelsperrschicht 118C kann eine Dicke im Bereich von etwa 0,5 nm bis etwa 3 nm haben. Die Tunnelsperrschicht 118C ist dicker als die anderen Schichten des MTJ-Filmstapels 118.
  • Die freie Schicht 118D kann aus einem ferromagnetischen Material wie zum Beispiel CoFe, NiFe, CoFeB, CoFeBW, einer Kombination davon oder dergleichen gebildet werden. Die freie Schicht 118D kann auch eine synthetische ferromagnetische Struktur annehmen, die einer SAF-Struktur ähnlich ist, wobei die Dicke der nicht-magnetischen Abstandshalterschichten so justiert wird, dass die ferromagnetische Kopplung zwischen den getrennten magnetischen Metallen erreicht wird, indem zum Beispiel bewirkt wird, dass das magnetische Moment in derselben Richtung gekoppelt wird. Das magnetische Moment der freien Schicht 118D ist programmierbar, und die Widerstände der resultierenden MTJ-Stapel sind entsprechend programmierbar. Genauer gesagt, können die Widerstände der resultierenden MTJ-Stapel zwischen einem hohen Widerstand (Rap) und einem niedrigen Widerstand (Rp) auf der Grundlage des programmierten magnetischen Moments der freien Schicht 118D geändert werden. Insofern können die resultierenden MTJ-Stapel auch als programmierbare Widerstandselemente oder programmierbare Widerstände bezeichnet werden. Die Dicke der Tunnelsperrschicht 118C trägt zu dem RaP und dem Rp der resultierenden MTJ-Stapel bei.
  • Es versteht sich, dass die Materialien und die Struktur des MTJ-Filmstapels 118 viele Variationen aufweisen können, die ebenfalls in den Geltungsbereich dieser Offenbarung fallen. Zum Beispiel können die Schichten 118A, 118B, 118C und 118D in einer Reihenfolge gebildet werden, die im Vergleich zu der oben beschriebenen umgekehrt ist. Dementsprechend kann die freie Schicht 118D die untere Schicht des MTJ-Filmstapels 118 sein, und die anti-ferromagnetische Schicht 118A kann die obere Schicht des MTJ-Filmstapels 118 sein.
  • Eine obere Elektrodenschicht 120 wird auf dem MTJ-Filmstapel 118 gebildet. In einigen Ausführungen ist die obere Elektrodenschicht 120 als eine Deckschicht ausgebildet und kann mittels CVD, PVD, ECP, stromloser Plattierung oder dergleichen gebildet werden. Das Material der oberen Elektrodenschicht 120 kann Metalle wie zum Beispiel Titan, Tantal, Wolfram, Aluminium, Kupfer, deren Legierungen oder dergleichen enthalten. Zum Beispiel kann die obere Elektrodenschicht 120 aus TiN, Ta, TaN, Ti, Ru, W, WC, Ru, Mehrfachschichten davon oder dergleichen gebildet werden. In einigen Ausführungen wird die obere Elektrodenschicht 120 aus Titannitrid gebildet. In einigen Ausführungen hat die obere Elektrodenschicht 120 eine Dicke im Bereich von etwa 400 Å bis etwa 1500 Å. In einigen Ausführungen ist die Dicke der oberen Elektrodenschicht 120 größer als die kombinierte Dicke der einen oder mehreren unteren Elektrodenschichten 116. Die obere Elektrodenschicht 120 wird während der anschließenden Strukturierung des MTJ-Filmstapels 118 als eine Hartmaske verwendet.
  • In 5 werden eine oder mehrere Masken über der oberen Elektrodenschicht 120 gebildet. Die Masken werden verwendet, um die verschiedenen Schichten gleichzeitig zu strukturieren und MRAM-Zellen zu bilden. In einigen Ausführungsformen können die eine oder die mehreren Masken eine oder mehrere Hartmasken, einer Dreischichtmaske, einer Kombination davon oder dergleichen umfassen. Zum Beispiel kann eine Hartmaskenschicht 126 über der oberen Elektrodenschicht 120 gebildet werden, und eine lichtempfindliche Maske 128 über der Hartmaskenschicht 126 gebildet werden. In einigen Ausführungen wird die Hartmaskenschicht 126 aus einem Oxid wie zum Beispiel Titanoxid, Siliziumoxid, einer Kombination davon oder dergleichen gebildet. Die lichtempfindliche Maske 128 kann ein Photoresist wie zum Beispiel ein Einschicht-Photoresist, ein Zweischicht-Photoresist, ein Dreischicht-Photoresist oder dergleichen sein. Die lichtempfindliche Maske 128 wird in der Speicherregion 50M gebildet, wobei die Struktur der lichtempfindlichen Maske 128 der Struktur der anschließend gebildeten MRAM-Zellen entspricht.
  • In 6 wird die lichtempfindliche Maske 128 als eine Ätzmaske zum Ätzen und Strukturieren der Hartmaskenschicht 126 verwendet. Die strukturierte Hartmaskenschicht 126 wird dann als eine Ätzmaske verwendet, um die obere Elektrodenschicht 120, den MTJ-Filmstapel 118 und die eine oder die mehreren unteren Elektrodenschichten 116 zu ätzen und zu strukturieren. Das Strukturieren kann einen oder mehrere Ätzprozesse aufweisen und kann Aussparungen 130 in der IMD-Schicht 108 bilden. Das Ätzverfahren kann ein Plasmaätzverfahren, wie zum Beispiel Ionenstrahlätzen (IBE), umfassen. IBE bietet ein hohes Maß an Präzision (zum Beispiel einen hohen Anisotropismus), was dazu beitragen kann, das Profil der resultierenden MRAM-Zellen zu steuern. Das Ätzen kann mittels Glimmentladungsplasma (Glow Discharge Plasma, GDP), kapazitiv gekoppeltem Plasma (Capacitive Coupled Plasma, CCP), induktiv gekoppeltem Plasma (Inductively Coupled Plasma, ICP) oder dergleichen implementiert werden. Die lichtempfindliche Maske 128 und die Hartmaskenschicht 126 können in dem Ätzprozess aufgezehrt werden, oder können nach dem Ätzprozess entfernt werden.
  • Der Ätzprozess bildet untere Elektroden 132, MTJ-Stapel 134 und obere Elektroden 136, die zusammen MRAM-Zellen 58 bilden. Jede MRAM-Zelle 58 weist eine untere Elektrode 132, einen MTJ-Stapel 134 und eine obere Elektrode 136 auf. Die unteren Elektroden 132 sind aus den verbliebenen Abschnitten der einen oder mehreren unteren Elektrodenschichten 116 gebildet. Die MTJ-Stapel 134 umfassen verbliebene Abschnitte des MTJ-Filmstapels 118. Die oberen Elektroden 136 umfassen verbliebene Abschnitte der oberen Elektrodenschicht 120. In einigen Ausführungsformen werden durch den Ätzprozess die IMD-Schicht 108 und leitfähige Durchkontaktierungen 110 teilweise geätzt. In solchen Ausführungsformen weisen die verbliebenen Abschnitte der IMD-Schicht 108 schräge Seitenwände auf und haben in dem veranschaulichten Querschnitt Trapezformen. Nach dem Ätzprozess können die verbliebenen Abschnitte der IMD-Schicht 108 in der Logikregion 50L eine Dicke im Bereich von etwa 30 Å bis etwa 300 Å aufweisen. Die MTJ-Stapel 134 und die unteren Elektroden 132 haben ebenfalls schräge Seitenwände und haben in dem veranschaulichten Querschnitt Trapezformen.
  • In 7 werden Abstandshalter 140 an den Seitenwänden der MRAM-Zellen 58 gebildet. Die Abstandhalter 140 umgeben und schützen die Komponenten der MRAM-Zellen 58. Die Abstandshalter 140 können aus einem Oxid (zum Beispiel Siliziumoxid, Aluminiumoxid usw.), einem Nitrid (zum Beispiel Siliziumnitrid, Aluminiumnitrid usw.), einem Carbid (zum Beispiel Siliziumcarbid), Kombinationen davon (zum Beispiel Siliziumoxynitrid, Siliziumcarbonitrid usw.), Mehrfachschichten davon oder dergleichen gebildet werden.
  • In einer Ausführung, in der die Abstandhalter 140 eine Mehrfachschicht umfassen, umfassen die Abstandhalter 140 Passivierungsschichten 142 und 144 und eine Oxidschicht 146. Als ein Beispiel für das Bilden der Abstandshalter 140 kann die Passivierungsschicht 142 flächendeckend über den MRAM-Zellen 58 und in den Aussparungen 130 gebildet werden (siehe 7). In einigen Ausführungen kann die Passivierungsschicht 142 Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbid, Siliziumcarbonitrid, eine Kombination davon oder dergleichen umfassen und kann mittels CVD, plasmaunterstützter chemischer Aufdampfung (PECVD), ALD, plasmaunterstützter Atomschichtabscheidung (PEALD), PVD, einer Kombination davon oder dergleichen gebildet werden. In einigen Ausführungsformen kann die Passivierungsschicht 142 die Diffusion von Feuchtigkeit (zum Beispiel H20) in die MRAM-Zellen 58 während der anschließenden Verarbeitung reduzieren oder verhindern. Die Passivierungsschicht 142 wird dann strukturiert, um Abschnitte der oberen Elektroden 136 freizulegen. In einigen Ausführungsformen ist das Strukturieren ein Trockenätzprozess, wie zum Beispiel ein anisotroper Ätzprozess. Bei der Strukturierung werden horizontale Abschnitte der Passivierungsschicht 142 entfernt. Anschließend wird über der Passivierungsschicht 142 eine weitere Passivierungsschicht 144 gebildet. In einigen Ausführungsformen wird die Passivierungsschicht 144 aus einem der in Frage kommenden Materialien und Verfahren für die Passivierungsschicht 142 gebildet, wird aber aus einem anderen Material als die Passivierungsschicht 142 gebildet. Zum Beispiel kann die Passivierungsschicht 142 aus einem Oxid, zum Beispiel Siliziumoxid, gebildet werden, und die Passivierungsschicht 144 kann aus einem Nitrid, zum Beispiel Siliziumnitrid, gebildet werden. Die Oxidschicht 146 wird dann über der Passivierungsschicht 144 gebildet. In einigen Ausführungsformen kann die Oxidschicht 146 Siliziumoxid oder dergleichen umfassen und kann mittels CVD, PECVD, ALD, PEALD, einer Kombination davon oder dergleichen gebildet werden. Anschließend werden ein oder mehrere Trockenätzprozess ausgeführt, um die Passivierungsschicht 144 und die Oxidschicht 146 zu ätzen und Abschnitte der oberen Elektroden 136 freizulegen. In einigen Ausführungsformen sind der eine oder die mehreren Trockenätzprozesse anisotrope Ätzprozesse und entfernen horizontale Abschnitte der Oxidschicht 146. Die verbliebenen Abschnitte der Passivierungsschicht 142, der Passivierungsschicht 144 und der Oxidschicht 146 bilden die Abstandshalter 140. Die IMD-Schicht 108 in der Logikregion 50L wird nach dem Strukturieren der Abstandshalter 140 freigelegt.
  • In 8 wird eine Ätzstoppschicht 148 über freigelegten Abschnitten der Abstandshalter 140, der oberen Elektroden 136 und der IMD-Schicht 108 gebildet. Dann wird eine IMD-Schicht 150 auf der Ätzstoppschicht 148 gebildet. Die Ätzstoppschicht 148 kann aus einem dielektrischen Material wie zum Beispiel Aluminiumnitrid, Aluminiumoxid, Siliziumcarbid, Siliziumcarbonitrid, einer Kombination davon, Mehrfachschichten davon oder dergleichen gebildet werden. In einigen Ausführungsformen wird die IMD-Schicht 150 mittels ähnlicher Materialien und Verfahren wie die IMD-Schicht 108 gebildet. In einigen Ausführungsformen wird die Ätzstoppschicht 148 aus Aluminiumnitrid gebildet, und die IMD-Schicht 150 wird aus Siliziumoxid gebildet. Aluminiumnitrid und Siliziumoxid besitzen eine hohe Selektivität relativ zu einem Ätzprozess, der zum Strukturieren der IMD-Schicht 150 verwendet wird (was weiter unten noch besprochen wird). Die IMD-Schicht 150 wird auf eine Dicke im Bereich von etwa 1200 Ä bis etwa 1600 Ä gebildet. Aufgrund der Strukturbeladung können sich Abschnitte der IMD-Schicht 150 in der Speicherregion 50M über Abschnitte der IMD-Schicht 150 in der Logikregion 50L erstrecken. Die IMD-Schicht 150 wird auf eine ausreichende Dicke ausgebildet, so dass die Abschnitte der IMD-Schicht 150 in die Logikregion 50L eine größere Dicke als die MRAM-Zellen 58 haben.
  • In 9 wird ein Planarisierungsprozess ausgeführt, um die IMD-Schicht 150 zu planarisieren. Der Planarisierungsprozess kann ein CMP-Prozess, ein mechanischer Schleifprozess oder dergleichen sein. Die MRAM-Zellen 58 bleiben nach dem Planarisierungsprozess vergraben, und Abschnitte der IMD-Schicht 150 in der Logikregion 50L und der Speicherregion 50M nutzen nach dem Planarisierungsprozess eine planare oberste Fläche gemeinsam.
  • In 10 wird eine Hartmaske 152 auf der planaren obersten Fläche der IMD-Schicht 150 gebildet. Die Hartmaske 152 kann ein dielektrisches Material wie zum Beispiel Siliziumoxid, Siliziumnitrid, Titanoxid, BSG, BPSG, USG, FSG, SiOCH, fließfähiges Oxid, ein porenhaltiges Oxid oder dergleichen; ein leitfähiges Material wie zum Beispiel Titan, Tantal, Wolfram, Legierungen davon oder dergleichen; Mehrfachschichten davon, oder dergleichen umfassen. Zum Beispiel kann die Hartmaske 152 eine Siliziumcarbidschicht und eine auf der Siliziumcarbidschicht gebildete Titannitridschicht aufweisen, wobei die Titannitridschicht eine Dicke im Bereich von etwa 200 Å bis etwa 400 Ä hat und die Siliziumcarbidschicht eine Dicke im Bereich von etwa 50 Ä bis etwa 150 Å hat. Die Siliziumcarbidschicht wird als eine Leimschicht verwendet, um die Haftung zwischen der Titannitridschicht und der IMD-Schicht 150 zu verbessern. Nachdem das Maskierungsmaterial der Hartmaske 152 gebildet wurde, wird ein Strukturierungsprozess ausgeführt, wobei verbliebene Abschnitte des Maskierungsmaterials die Hartmaske 152 bilden. Das Strukturieren kann ein Trockenätzprozess sein, wie zum Beispiel ein anisotroper Ätzprozess, bei dem ein Photoresist als eine Ätzmaske verwendet wird. Der Photoresist kann ein Einschicht-Photoresist, ein Zweischicht-Photoresist, ein Dreischicht-Photoresist oder dergleichen sein. Die resultierende Hartmaske 152 hat Öffnungen 154, die die darunterliegenden Abschnitte der IMD-Schicht 150 freilegen.
  • 11 ist eine Draufsicht auf die MRAM-Vorrichtung 50 nach dem Bilden der Hartmaske 152. Wie weiter unten noch besprochen wird, wird die Hartmaske 152 verwendet, um die Öffnungen 156 (siehe 12) in der IMD-Schicht 150 zu strukturieren und die darunterliegenden MRAM-Zellen 58 freizulegen. Die Öffnungen 154 in der Hartmaske 152 werden jeweils über mehreren MRAM-Zellen 58 entlang Spalten des MRAM-Arrays 52 angeordnet (siehe 1). Somit legt jede Öffnung 156 (siehe 12), die anschließend in der IMD-Schicht 150 gebildet wird, mehrere MRAM-Zellen 58 entlang Spalten des resultierenden MRAM-Arrays 52 frei.
  • Jede Öffnung 154 wird dafür verwendet, die gleiche Anzahl an MRAM-Zellen 58 in der Speicherregion 50M freizulegen. Die Öffnungen 154 in der Hartmaske 152 haben einheitliche Abmessungen, zum Beispiel einheitliche Breiten W1 und einheitliche Längen L1. Die Breiten W1 der Öffnungen 154 können im Bereich von etwa 250 Å bis etwa 450 Å liegen und sind größer als Durchmesser D1 der MRAM-Zellen 58, wie zum Beispiel die Durchmesser der oberen Elektroden 136. Der Durchmesser D1 kann im Bereich von etwa 300 Å bis etwa 400 Å liegen. Die Längen L1 können im Bereich von etwa 1400 Å bis etwa 50 µm liegen und sind groß genug, um mehrere MRAM-Zellen 58 zu überbrücken. In der veranschaulichten Ausführung legen die Öffnungen 154 die MRAM-Zellen 58 in der mittleren Region der Öffnungen 154 vollständig frei und legen die MRAM-Zellen 58 an den Endregionen der Öffnungen 154 teilweise frei. Genauer gesagt, können sich die Öffnungen 154 mit MRAM-Zellen 58 an den Endregionen der Öffnungen 154 um eine Distanz D2 überlappen, die kleiner als etwa 100 Ä sein kann.
  • 11 veranschaulicht des Weiteren die Referenzquerschnitte, die in späteren Zeichnungen verwendet werden. Der Querschnitt A-A verläuft entlang einer Spalte des MRAM-Arrays 52 (siehe 1) und in einer Richtung von beispielsweise einer Bitleitung für das MRAM-Array 52. Der Querschnitt B-B verläuft senkrecht zum Querschnitt A-A und verläuft entlang einer Zeile des MRAM-Arrays 52 und in einer Richtung von beispielsweise einer Wortleitung für das MRAM-Array 52. Die anschließenden Zeichnungen beziehen sich zur Verdeutlichung auf diese Referenzquerschnitte. Genauer gesagt, sind 12A, 13A und 14A entlang des Querschnitts A-A veranschaulicht, und 12B, 13B und 14B sind entlang des Querschnitts B-B veranschaulicht.
  • In 12A und 12B wird die Hartmaske 152 als eine Ätzmaske verwendet, um die IMD-Schicht 150 und die Ätzstoppschicht 148 zu strukturieren. Das Strukturieren kann einen oder mehrere Ätzprozesse umfassen und bildet Öffnungen 156 in der IMD-Schicht 150 und der Ätzstoppschicht 148. Wie gezeigt, haben die Öffnungen 156 in der Draufsicht gesehen im Wesentlichen die gleiche Form und die gleichen Abmessungen (zum Beispiel die gleiche Breite W1 und die gleiche Länge L1) wie die Öffnungen 154 in der Hartmaske 152 (siehe 11). Genauer gesagt, kann ein erster Ätzprozess ausgeführt werden, um die Öffnungen 156 in der IMD-Schicht 150 zu bilden, und ein zweiter Ätzprozess kann ausgeführt werden, um die Öffnungen 156 durch die Ätzstoppschicht 148 hindurch zu erweitern. In einigen Ausführungsformen ist das Strukturieren ein oder mehrere Trockenätzprozesse, wie zum Beispiel ein oder mehrere anisotrope Ätzprozesse. Die Ätzstoppschicht 148 hilft, die oberen Elektroden 136 und damit die MTJ-Stapel 134 während des Ätzens der IMD-Schicht 150 vor Überätzungsschäden zu schützen. Weil die Breite W1 der Öffnungen 156 größer ist als der Durchmesser D1 der MRAM-Zellen 58 (siehe 11), legen die Öffnungen 156 Seitenwände der oberen Elektroden 136 in dem durch 12B veranschaulichten Querschnitt frei. In einigen Ausführungsformen können restliche Abschnitte 148R der Ätzstoppschicht 148R zwischen benachbarten oberen Elektroden 136 verbleiben. Obgleich die restlichen Abschnitte 148R der Ätzstoppschicht 148 verbleiben können, werden Oberseiten (obere Oberflächen) der oberen Elektroden 136 frei gelegt.
  • Die Öffnungen 156 weisen verschiedene Tiefen auf, von der planaren obersten Fläche der IMD-Schicht 150 aus gemessen. Die Öffnungen 156 haben eine Tiefe D3 über den oberen Elektroden 136, die im Bereich von etwa 100 Å bis etwa 300 Å liegen kann. Die Öffnungen 156 haben eine Tiefe D4 über den verbliebenen Abschnitten 148R der Ätzstoppschicht 148, die im Bereich von etwa 300 Å bis etwa 400 Å liegen kann. In dieser Ausführungsform legen die Öffnungen 156 nicht die Oberseiten aller oberen Elektroden 136 vollständig frei. Vielmehr werden einige der Oberseiten der oberen Elektroden 136 nur teilweise freigelegt. In anderen Ausführungsformen (die weiter unten noch besprochen werden) legen die Öffnungen 156 die Oberseiten aller oberen Elektroden 136 vollständig frei.
  • In 13A und 13B wird eine gemeinsam genutzte Elektrodenschicht 158 auf der Hartmaske 152 und in den Öffnungen 156 gebildet (siehe 12A und 12B). Die gemeinsam genutzte Elektrodenschicht 158 kann aus einem leitfähigen Material gebildet werden. In einigen Ausführungsformen wird die gemeinsam genutzte Elektrodenschicht 158 unter Verwendung ähnlicher Materialien und Verfahren wie die obere Elektrodenschicht 120 (siehe 4) und/oder die Hartmaske 152 in Ausführungsformen, bei denen die Hartmaske 152 aus einem leitfähigen Material gebildet wird, gebildet. Die gemeinsam genutzte Elektrodenschicht 158 kann auf eine Dicke im Bereich von etwa 500 Å bis etwa 800 Å gebildet werden.
  • In 14A und 14B wird ein Planarisierungsprozess ausgeführt, um die gemeinsam genutzte Elektrodenschicht 158 und die IMD-Schicht 150 zu planarisieren. Der Planarisierungsprozess kann ein CMP-Prozess, ein mechanischer Schleifprozess oder dergleichen sein. Die Hartmaske 152 und überschüssige Abschnitte der gemeinsam genutzten Elektrodenschicht 158 außerhalb der Öffnungen 156 (siehe 13A und 13B) werden durch den Planarisierungsprozess entfernt. Durch den Planarisierungsprozess werden gemeinsam genutzte Elektroden 160 gebildet, die verbliebene Abschnitte der gemeinsam genutzten Elektrodenschicht 158 umfassen.
  • 15 ist eine Draufsicht auf die MRAM-Vorrichtung 50 nach dem Bilden der gemeinsam genutzten Elektroden 160. Wie gezeigt, haben die gemeinsam genutzten Elektroden 160 in der Draufsicht gesehen im Wesentlichen die gleiche Form und die gleichen Abmessungen (zum Beispiel die gleiche Breite W1 und die gleiche Länge L1) wie die Öffnungen 154 in der Hartmaske 152 (siehe 11). In dieser Ausführungsform überlappen sich die gemeinsam genutzten Elektroden 160 vollständig mit den MRAM-Zellen 58 in den mittleren Regionen der gemeinsam genutzten Elektroden 160, aber überlappen sich nur teilweise mit den MRAM-Zellen 58 an den Endregionen der gemeinsam genutzten Elektroden 160.
  • In 16 sind die IMD-Schicht 150, die Ätzstoppschicht 148 und die IMD-Schicht 108 so strukturiert, dass die eine oder die mehreren Ätzstoppschichten 106 in der Logikregion 50L freigelegt werden. In einigen Ausführungsformen kann der Strukturierungsprozess geeignete Photolithografie- und Ätzprozesse umfassen. Abschnitte der IMD-Schicht 150, der Ätzstoppschicht 148 und der IMD-Schicht 108 in der Speicherregion 50M bleiben nach dem Strukturierungsprozess zurück.
  • In 17 kann ein Teil der einen oder der mehreren Ätzstoppschichten 106 optional entfernt werden, wie zum Beispiel bei Ausführungsformen, bei denen die eine oder die mehreren Ätzstoppschichten 106 eine Mehrfachschicht umfassen. Wenn die eine oder die mehreren Ätzstoppschichten 106 zum Beispiel eine erste Ätzstoppschicht 106A und eine zweite Ätzstoppschicht 106B umfassen, so können Abschnitte der zweiten Ätzstoppschicht 106B in der Logikregion 50L entfernt werden, um die darunterliegende erste Ätzstoppschicht 106A freizulegen. Die zweite Ätzstoppschicht 106B kann mittels eines isotropen Nassreinigungsprozesses entfernt werden, der für das Material der zweiten Ätzstoppschicht 106B selektiv ist. Der zum Entfernen der zweiten Ätzstoppschicht 106B verwendete Ätzprozess kann sich von dem einen oder den mehreren Ätzprozessen unterscheiden, die zum Strukturieren der IMD-Schicht 150, der Ätzstoppschicht 148 und der IMD-Schicht 108 verwendet werden (zum Beispiel können andere Ätzmittel und/oder andere Ätzprozessparameter verwendet werden). Die Verwendung einer oder mehrerer mehrschichtiger Ätzstoppschichten 106 kann in einigen Ausführungsformen vorteilhaft sein. Zum Beispiel kann die zweite Ätzstoppschicht 106B durch den oder die Ätzprozesse, die zum Ätzen der IMD-Schicht 150, der Ätzstoppschicht 148 und der IMD-Schicht 108 verwendet werden (siehe 16), langsamer geätzt werden als die erste Ätzstoppschicht 106A. Ebenso kann die erste Ätzstoppschicht 106A durch einen oder mehrere Ätzprozesse, die anschließend zum Strukturieren von Öffnungen für leitfähige Merkmale in der Logikregion 50L verwendet werden (siehe 21), langsamer geätzt werden als die zweite Ätzstoppschicht 106B.
  • In 18 wird eine IMD-Schicht 162 auf den gemeinsam genutzten Elektroden 160, der IMD-Schicht 150 und der ersten Ätzstoppschicht 106A gebildet. In einigen Ausführungsformen wird die IMD-Schicht 162 mittels ähnlicher Materialien und Verfahren wie die IMD-Schicht 108 gebildet. Die IMD-Schicht 162 kann auf eine Dicke im Bereich von etwa 1100 Å bis etwa 1650 Å gebildet werden. Auf der IMD-Schicht 162 wird dann eine Antireflexionsschicht 164 gebildet. Die Antireflexionsschicht 164 kann eine stickstofffreie Antireflexionsschicht (Nitrogen-Free Anti-Reflective Layer, NFARL) sein und kann aus einem stickstofffreien dielektrischen Material wie zum Beispiel Siliziumoxycarbid gebildet werden. Die Antireflexionsschicht 164 kann auf eine Dicke im Bereich von etwa 150 Å bis etwa 400 Å gebildet werden. Die Antireflexionsschicht 164 wird zum Schutz der Speicherregion 50M während der anschließenden Verarbeitung der Logikregion 50L verwendet.
  • In 19 werden in der Logikregion 50L Öffnungen 166 gebildet, die die leitfähigen Merkmale 104 in der Logikregion 50L freilegen. Genauer gesagt, werden die Öffnungen 166 durch die Antireflexionsschicht 164, die IMD-Schicht 162 und die erste Ätzstoppschicht 106A hindurch gebildet. Die Öffnungen 166 können durch geeignete Photolithografie- und Ätzprozesse strukturiert werden. Jede der Öffnungen 166 hat einen oberen Abschnitt (zum Beispiel Grabenabschnitt), in dem eine Leitung gebildet wird, und einen unteren Abschnitt (zum Beispiel Durchkontaktierungsabschnitt), in dem eine leitfähige Durchkontaktierung gebildet wird. In einigen Ausführungsformen werden die Öffnungen 166 durch einen Viafirst-Prozess gebildet. In anderen Ausführungsformen werden die Öffnungen 166 durch einen Trench-First-Prozess gebildet. Wie weiter unten noch besprochen wird, kann optional ein Rückätzprozess ausgeführt werden, um Abschnitte der IMD-Schicht 162 und der Antireflexionsschicht 164 über den MRAM-Zellen 58 zu entfernen, bevor die Öffnungen 166 gebildet werden.
  • In 20 wird in den Öffnungen 166 ein leitfähiges Material 168 gebildet. Das leitfähige Material 168 kann die Öffnungen 166 überfüllen und kann auch über der IMD-Schicht 162 und der Antireflexionsschicht 164 gebildet werden. Das leitfähige Material 168 kann Kupfer, Aluminium, Wolfram, Gold, Kombinationen davon oder dergleichen sein kann in den Öffnungen 166 durch einen elektrochemischen Plattierungsprozess, CVD, ALD, PVD oder dergleichen oder eine Kombination davon gebildet werden.
  • In 21 wird ein Planarisierungsprozess ausgeführt, um den Überschuss des leitfähigen Materials 168 außerhalb der Öffnungen 166 zu entfernen. Der Planarisierungsprozess kann ein CMP-Prozess, ein mechanischer Schleifprozess oder dergleichen sein. Der Planarisierungsprozess kann die Antireflexionsschicht 164 entfernen und die obersten Flächen der IMD-Schicht 150 und der gemeinsam genutzten Elektroden 160 freilegen. Der Planarisierungsprozess bildet leitfähige Merkmale 170, die verbliebene Abschnitte des leitfähigen Materials 168 in den Öffnungen 166 umfassen. Die leitfähigen Merkmale 170 umfassen leitfähige Durchkontaktierungen 170V, die in den unteren Abschnitten (zum Beispiel Durchkontaktierungsabschnitten) der Öffnungen 166 gebildet werden, und Leitungen 170L, die in den oberen Abschnitten (zum Beispiel Grabenabschnitten) der Öffnungen 166 gebildet werden. Der Speicherregion 50M kann frei von den leitfähigen Durchkontaktierungen 170V und den Leitungen 170L sein. Obgleich jede leitfähige Durchkontaktierung 170V und entsprechende Leitung 170L als ein separates Element veranschaulicht ist, versteht es sich, dass sie ein durchgehendes leitfähiges Merkmal sein können, wie zum Beispiel in Ausführungsformen, in denen sie durch einen Doppeldamaszenprozess gebildet werden. Nach dem Planarisierungsprozess sind die Oberseiten der leitfähigen Merkmale 170, der IMD-Schicht 162, der IMD-Schicht 150 und der gemeinsam genutzten Elektroden 160 planar.
  • Nach dem Planarisierungsprozess haben die gemeinsam genutzten Elektroden 160 verschiedene Höhen, von der planaren obersten Fläche der IMD-Schicht 150 aus gemessen. Die gemeinsam genutzten Elektroden 160 haben eine Höhe H1 über den oberen Elektroden 136, die im Bereich von etwa 150 Å bis etwa 250 Å liegen kann. Die gemeinsam genutzten Elektroden 160 haben eine Höhe H2 über den verbliebenen Abschnitten 148R (siehe 12A) der Ätzstoppschicht 148, die im Bereich von etwa 230 Å bis etwa 350 Å liegen kann.
  • In 22 wird eine weitere Metallisierungsschicht (zum Beispiel M6, siehe 2) der Interconnect-Struktur gebildet. Die Metallisierungsschicht umfasst eine oder mehreren Ätzstoppschichten 172, eine IMD-Schicht 174 und die leitfähigen Merkmale 176. Die leitfähigen Merkmale umfassen leitfähige Durchkontaktierungen 176V (die den Metalldurchkontaktierungen V6 entsprechen können, siehe 2) und Leitungen 176L (die den Metallleitungen L6 entsprechen können, siehe 2) und werden sowohl in der Logikregion 50L als auch in der Speicherregion 50M gebildet. In einigen Ausführungsformen können die eine oder die mehreren Ätzstoppschichten 172 mittels ähnlicher Materialien und Verfahren wie die eine oder die mehreren Ätzstoppschichten 106 gebildet werden. In einigen Ausführungsformen wird die IMD-Schicht 174 mittels ähnlicher Materialien und Verfahren wie die IMD-Schicht 162 gebildet. In einigen Ausführungsformen werden die leitfähigen Durchkontaktierungen 176V und die Leitungen 176L unter Verwendung ähnlicher Materialien und Verfahren wie die leitfähigen Durchkontaktierungen 176V bzw. die Leitungen 176L gebildet. Obgleich jede leitfähige Durchkontaktierung 176V und entsprechende Leitung 176L als ein separates Element veranschaulicht ist, versteht es sich, dass sie ein durchgehendes leitfähiges Merkmal sein können, wie zum Beispiel in Ausführungsformen, in denen sie durch einen Doppeldamaszenprozess gebildet werden. Vor allem können die leitfähigen Durchkontaktierungen 176V und die Leitungen 176L aus einem anderen leitfähigen Material als die gemeinsam genutzten Elektroden 160 gebildet werden. Durch die Auswahl der verschiedenen leitfähigen Materialien kann der Kontaktwiderstand der gemeinsam genutzten Elektroden 160 abgestimmt werden. Die leitfähigen Merkmale 176 sind elektrisch mit den in der Speicherregion 50M gebildeten Speichervorrichtungen (zum Beispiel MRAMs) und den in der Logikregion 50L gebildeten Logikvorrichtungen (zum Beispiel Logikschaltkreisen) verbunden. Genauer gesagt, sind einige der leitfähigen Durchkontaktierungen 176V physisch und elektrisch mit den gemeinsam genutzten Elektroden 160 verbunden. In einigen Ausführungsformen verbinden die leitfähigen Durchkontaktierungen 176V und die Leitungen 176L die Speichervorrichtungen in der Speicherregion 50M elektrisch mit den Logikvorrichtungen in der Logikregion 50L. In einigen Ausführungsformen werden die leitfähigen Merkmale 176 in der Logikregion 50L und der Speicherregion 50M im selben Prozess gebildet. In einigen Ausführungsformen werden die leitfähigen Merkmale 176 in der Logikregion 50L und die leitfähigen Merkmale 176 in der Speicherregion 50M in verschiedenen Prozessen gebildet. Weil die gemeinsam genutzten Elektroden 160 eine vergrößerte Anliegefläche bieten, können zum Beispiel die leitfähigen Merkmale 176 in der Speicherregion 50M größer (zum Beispiel breiter) als die leitfähigen Merkmale 176 in der Logikregion 50L gebildet werden, was dafür beitragen kann, den Kontaktwiderstand zu den MRAM-Zellen 58 zu verringern.
  • 23 ist eine geöffnete Draufsicht der MRAM-Vorrichtung 50 nach dem Bilden der leitfähigen Durchkontaktierungen 176V und der Leitungen 176L. Wie gezeigt, weisen die Leitungen 176L Bitleitungen BL für das MRAM-Array 52 (siehe 1) auf. Jede Bitleitung BL ist durch die leitfähigen Durchkontaktierungen 176V elektrisch mit mehreren gemeinsam genutzten Elektroden 160 verbunden. Jede der gemeinsam genutzten Elektroden 160 ist wiederum elektrisch mit mehreren MRAM-Zellen 58 verbunden (siehe 15). Die leitfähigen Durchkontaktierungen 176V haben eine Breite W2, die im Bereich von etwa 450 Å bis etwa 650 Å liegen kann. Die Breiten W1 der gemeinsam genutzten Elektroden 160 sind größer als die Breiten W2 der leitfähigen Durchkontaktierungen 176V.
  • Ausführungsformen können Vorteile realisieren. Die Durchmesser D1 der MRAM-Zellen 58 (siehe 11) können klein sein. Genauer gesagt, sind die Durchmesser D1 der MRAM-Zellen 58 kleiner als die Breiten W2 der leitfähigen Durchkontaktierungen 176V, insbesondere, wenn die MRAM-Zellen 58 in einer höheren Ebene (zum Beispiel M5 in 2) einer Interconnect-Struktur gebildet werden. Die Breiten W1 der gemeinsam genutzten Elektroden 160 sind jedoch größer als die Breiten W2 der leitfähigen Durchkontaktierungen 176V. Vorteilhafterweise stellen die gemeinsam genutzten Elektroden 160 somit ausreichend große Anliegeflächen für die leitfähigen Durchkontaktierungen 176V bereit, was ein Durchschlagen zu den darunterliegenden Schichten während des Bildens der leitfähigen Durchkontaktierungen 176V verhindern kann. Zum Beispiel können die oberen Elektroden 136 und die MTJ-Stapel 134 beim Ätzen der Öffnungen für die leitfähigen Durchkontaktierungen 176V vor Überätzungsschäden geschützt werden. Darüber hinaus kann durch die Bereitstellung einer größeren Kontaktfläche der Kontaktwiderstand der leitfähigen Durchkontaktierungen 176V reduziert werden. Schließlich kann sich, wie oben erwähnt, das für die gemeinsam genutzten Elektroden 160 gewählte leitfähige Material von dem der darüberliegenden leitfähigen Merkmale 176 unterscheiden, wodurch der Kontaktwiderstand der gemeinsam genutzten Elektroden 160 abgestimmt werden kann.
  • 24 und 25 sind verschiedene Ansichten einer MRAM-Vorrichtung 50 gemäß einigen Ausführungsformen. 24 ist auf einer ähnlichen Fertigungsstufe veranschaulicht wie 15, und 25 ist auf einer ähnlichen Fertigungsstufe veranschaulicht wie 22. In dieser Ausführungsform werden die gemeinsam genutzten Elektroden 160 auf eine größere Länge L1 gebildet als in der vorherigen Ausführungsform. Zum Beispiel können in dieser Ausführung die Längen L1 im Bereich von etwa 1500 Ä bis etwa 50 µm liegen. Aufgrund ihrer größeren Länge L1 überlappen sich die gemeinsam genutzten Elektroden 160 nicht teilweise mit den MRAM-Zellen 58 an den Endregionen der gemeinsam genutzten Elektroden 160. Vielmehr überlappen sich die gemeinsam genutzten Elektroden 160 in dieser Ausführungsform vollständig mit allen MRAM-Zellen 58, mit denen die gemeinsam genutzten Elektroden 160 in Kontakt stehen. Durch eine Vergrößerung der Kontaktfläche kann der Kontaktwiderstand zu den MRAM-Zellen 58 weiter reduziert werden.
  • 26 bis 40 sind Querschnittsansichten von Zwischenstufen bei der Herstellung einer Interconnect-Struktur für die MRAM-Vorrichtung 50 gemäß einigen anderen Ausführungsformen. Die Interconnect-Struktur weist auch ein MRAM-Array von Speicherzellen auf. Wie weiter unten noch besprochen wird, werden um die Speicherzellen des MRAM-Arrays herum Schutzstrukturen gebildet, die dazu beitragen, die Speicherzellen während des anschließenden Bildens darüberliegender Metallisierungsschichten zu schützen. Einige der in 26 bis 40 gezeigten Merkmale ähneln den in 3 bis 23 gezeigten Merkmalen, und ihre Beschreibungen werden nicht wiederholt. Solche Merkmale sind unter Verwendung ähnlicher Bezugszahlen gezeigt.
  • In 26 wird eine Zwischenstruktur ähnlich der in Bezug auf 6 beschriebenen erhalten. Über den MRAM-Zellen 58 und in den Aussparungen 130 wird dann eine Passivierungsschicht 202 flächendeckend ausgebildet (siehe 6). In einigen Ausführungen kann die Passivierungsschicht 202 Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbid, Siliziumcarbonitrid, eine Kombination davon oder dergleichen umfassen und kann mittels CVD, plasmaunterstützter chemischer Aufdampfung (PECVD), ALD, plasmaunterstützter Atomschichtabscheidung (PEALD), PVD, einer Kombination davon oder dergleichen gebildet werden. In einigen Ausführungsformen ist die Passivierungsschicht 202 ein Nitrid, wie zum Beispiel Siliziumnitrid. Die Passivierungsschicht 202 kann die Diffusion von Feuchtigkeit (zum Beispiel H20) in die MRAM-Zellen 58 während der anschließenden Verarbeitung reduzieren oder verhindern. Die Passivierungsschicht 202 wird in einer Dicke im Bereich von etwa 500 Å bis etwa 15000 Å gebildet. Genauer gesagt, wird die Passivierungsschicht 202 auf eine ausreichenden Dicke gebildet, um die Aussparungen 130 zu füllen und die MRAM-Zellen 58 zu vergraben.
  • Über der Passivierungsschicht 202 wird dann eine dielektrische Schicht 204 gebildet. In einigen Ausführungsformen wird die dielektrische Schicht 204 mittels ähnlicher Materialien und Verfahren wie die IMD-Schicht 108 gebildet. Zum Beispiel kann die dielektrische Schicht 204 aus einem Oxid, wie zum Beispiel Siliziumoxid, gebildet werden. Die dielektrische Schicht 204 kann auf eine Dicke im Bereich von etwa 100 Å bis etwa 300 Å gebildet werden.
  • Anschließend wird auf der dielektrischen Schicht 204 eine Planarisierungsstoppschicht 206 gebildet. Die Planarisierungsstoppschicht 206 kann eine stickstofffreie Schicht sein und kann aus einem stickstofffreien dielektrischen Material gebildet werden. Zum Beispiel kann die Planarisierungsstoppschicht 206 aus einem dotierten oder undotierten Oxid, wie zum Beispiel Siliziumoxycarbid, gebildet werden. Die Planarisierungsstoppschicht 206 kann auf eine Dicke im Bereich von etwa 80 Ä bis etwa 150 Å gebildet werden. Die Planarisierungsstoppschicht 206 wird verwendet, um die Logikregion 50L während der anschließenden Verarbeitung zu schützen (wird weiter unten noch besprochen wird).
  • Über der Planarisierungsstoppschicht 206 wird dann eine dielektrische Schicht 208 gebildet. In einigen Ausführungsformen wird die dielektrische Schicht 208 unter Verwendung ähnlicher Materialien und Verfahren wie die IMD-Schicht 108 und die dielektrische Schicht 204 gebildet. Zum Beispiel kann die dielektrische Schicht 208 aus Siliziumoxid gebildet werden. Die dielektrische Schicht 208 kann auf eine Dicke im Bereich von etwa 200 Å bis etwa 400 Ä gebildet werden.
  • Über der dielektrischen Schicht 208 wird dann eine Überzugsschicht 210 gebildet. Die Überzugsschicht 210 fungiert als eine Pufferschicht, um Topografievariationen während eines anschließenden Rückätzprozesses zu reduzieren. Die Überzugsschicht 210 kann mittels eines Beschichtungsprozesses, zum Beispiel eines Schleuderbeschichtungsprozesses, gebildet werden. Die Überzugsschicht 210 kann aus einem Material gebildet werden, das Ashing-fähig und flüssig ist, wie zum Beispiel eine untere Schicht aus Photoresist. Nach dem Schleuderbeschichtungsprozess kann das Material ausgehärtet werden. Das Aushärten des Materials härtet die Überzugsschicht 210. In einigen Ausführungsformen umfasst das Aushärten des Materials, das Material einer erhöhten Temperatur auszusetzen.
  • In 27 wird ein Rückätzprozess ausgeführt, um Abschnitte der Überzugsschicht 210, der dielektrischen Schicht 208 und der Planarisierungsstoppschicht 206 zu entfernen. Genauer gesagt, entfernt der Rückätzprozess Abschnitte der Planarisierungsstoppschicht 206 in der Speicherregion 50M, um Abschnitte der dielektrischen Schicht 204 über den MRAM-Zellen 58 freizulegen. Die Logikregion 50L wird durch die verbliebenen Abschnitte der Planarisierungsstoppschicht 206 bedeckt. Der Rückätzprozess kann ein Trockenätzprozess sein, bei dem ein Ätzmittel wie zum Beispiel CHxFy, CF4, He, O2, N2, Ar, NF3, SF6, Kombinationen davon oder dergleichen als ein Ätzgas verwendet wird. Die Überzugsschicht 210 kann durch den Rückätzprozess aufgezehrt werden, oder die Überzugsschicht 210 kann nach dem Rückätzprozess zum Beispiel durch einen geeigneten Ashing- oder Abziehprozess entfernt werden. In einigen Ausführungsformen verbleiben einige Abschnitte der Überzugsschicht 210 nach dem Rückätzprozess in der Logikregion 50L, und jene Abschnitte werden nach dem Rückätzprozess entfernt.
  • In 28 wird ein Planarisierungsprozess ausgeführt, um die oberen Elektroden 136 der MRAM-Zellen 58 freizulegen. Der Planarisierungsprozess kann ein CMP-Prozess, ein mechanischer Schleifprozess oder dergleichen sein. Der Planarisierungsprozess entfernt verbliebene Abschnitte der dielektrischen Schicht 208 und entfernt auch Abschnitte der dielektrischen Schicht 204 über den MRAM-Zellen 58. Die Planarisierungsstoppschicht 206 hat relativ zum Planarisierungsprozess eine geringere Abtragsrate als die dielektrischen Schichten 204 und 208. Daher kann der Planarisierungsprozess so lange ausgeführt werden, bis die Planarisierungsstoppschicht 206 (und damit die oberen Elektroden 136) freigelegt ist. In einigen Ausführungsformen wird die oberste Fläche der Planarisierungsstoppschicht 206 auf eine solche Dicke ausgebildet, dass sie sich über die obersten Flächen der oberen Elektroden 136 erstreckt, und die oberen Elektroden 136 werden zum Beispiel durch Napfbildung (Dishing), die während des Planarisierungsprozesses auftreten kann, freigelegt. Die freigelegten Abschnitte der Planarisierungsstoppschicht 206 bedecken die Logikregion 50L und können einen Abschnitt der Speicherregion 50M bedecken. Obgleich der Planarisierungsprozess die Planarisierungsstoppschicht 206 nicht entfernt, kann er die Dicke der Planarisierungsstoppschicht 206 reduzieren. Nach dem Planarisierungsprozess kann die Planarisierungsstoppschicht 206 eine Dicke T1 im Bereich von etwa 50 Ä bis etwa 100 Ä haben.
  • In 29 wird ein Rückätzprozess 212 ausgeführt, um die Passivierungsschicht 202 auszusparen und um die oberen Elektroden 136 der MRAM-Zellen 58 herum Aussparungen 214 zu bilden. Die Aussparungen 214 werden auf eine Tiefe D5 gebildet, die im Bereich von etwa 50 Ä bis etwa 200 Ä liegen kann. Die Aussparungen 214 legen die Seitenwände der oberen Elektroden 136 frei, legen aber nicht die Seitenwände der MTJ-Stapel 134 frei. Die Seitenwände der MTJ-Stapel 134 bleiben nach dem Rückätzprozess 212 durch die Passivierungsschicht 202 bedeckt und geschützt.
  • Das Rückätzprozess 212 ist für das Material der Passivierungsschicht 202 selektiv. Wie oben erwähnt, ist in einigen Ausführungsformen die Passivierungsschicht 202 ein Nitrid, und die dielektrische Schicht 204 und die Planarisierungsstoppschicht 206 sind Oxide. In solchen Ausführungsformen kann der Rückätzprozess 212 das Material der Passivierungsschicht 202 (zum Beispiel Nitride) mit einer höheren Rate ätzen als das eine oder die mehreren Materialien der dielektrischen Schicht 204 und der Planarisierungsstoppschicht 206 (zum Beispiel Oxide). Zum Beispiel kann das Verhältnis der Ätzrate der Passivierungsschicht 202 zu den Ätzraten der dielektrischen Schicht 204 und der Planarisierungsstoppschicht 206, relativ zu dem Rückätzprozess 212, im Bereich von etwa 3:1 bis etwa 10:1 liegen. Als ein Beispiel für den Rückätzprozess 212 kann ein Trockenätzprozess wie zum Beispiel IBE, reaktives Ionenätzen (Reactive Ion Etching, RIE) oder dergleichen unter Verwendung eines Ätzmittels wie zum Beispiel HBr, CF4, He, O2, N2, CHxFy, Kombinationen davon oder dergleichen als ein Ätzgas ausgeführt werden. Als Trägergase für das Ätzgas können N2, Ar, He, Kombinationen davon oder dergleichen verwendet werden. Das Ätzen kann mittels Glimmentladungsplasma (Glow Discharge Plasma, GDP), kapazitiv gekoppeltem Plasma (Capacitive Coupled Plasma, CCP), induktiv gekoppeltem Plasma (Inductively Coupled Plasma, ICP) oder dergleichen implementiert werden. Das Ätzen kann mit einer Quellenleistung im Bereich von etwa 100 Watt bis etwa 1500 Watt ausgeführt werden und kann mit einer Vorspannung von bis zu etwa 1000 Volt ausgeführt werden. Das Ätzen kann für eine Dauer im Bereich von etwa 7 Sekunden bis etwa 300 Sekunden ausgeführt werden. Das Ausführen des Rückätzprozesses 212 mit solchen Parametern ermöglicht eine hohe Ätzselektivität zwischen dem Material der Passivierungsschicht 202 (zum Beispiel Nitride) und dem einen oder den mehreren Materialien der dielektrischen Schicht 204 und der Planarisierungsstoppschicht 206 (zum Beispiel Oxide).
  • Obgleich der Rückätzprozess 212 für das Material der Passivierungsschicht 202 selektiv ist, kann es dennoch zu einem gewissen Ätzen der Planarisierungsstoppschicht 206 kommen. Zum Beispiel kann durch den Rückätzprozess 212 die Dicke der Planarisierungsstoppschicht 206 auf eine Dicke T2 im Bereich von etwa 10 Ä bis etwa 50 Å reduziert werden. Die neue Dicke T2 der Planarisierungsstoppschicht 206 ist kleiner als die ursprüngliche Dicke T1 der Planarisierungsstoppschicht 206, aber immer noch ausreichend dick, um der anschließenden Verarbeitung zu widerstehen. In einigen Ausführungsformen beträgt die neue Dicke T2 der Planarisierungsstoppschicht 206 mindestens die Hälfte der ursprünglichen Dicke T1 der Planarisierungsstoppschicht 206.
  • In 30 wird eine Schutzschicht 216 in den Aussparungen 214 und auf freigelegten Oberflächen der MRAM-Zellen 58, der dielektrischen Schicht 204 und der Planarisierungsstoppschicht 206 gebildet. Die Schutzschicht 216 wird auf einem dielektrischen Material wie zum Beispiel Aluminiumnitrid, Aluminiumoxid, Siliziumcarbid, Siliziumcarbonitrid, einer Kombination davon, Mehrfachschichten davon oder dergleichen gebildet und wird durch einen Abscheidungsprozess wie zum Beispiel physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD), ALD, Kombinationen davon oder dergleichen gebildet. Die Schutzschicht 216 wird aus einem Material gebildet, das eine hohe Selektivität in Bezug auf einen Ätzprozess aufweist, der zum Strukturieren anschließend gebildeter Metallisierungsschichten der Interconnect-Struktur verwendet wird (wie weiter unten noch besprochen wird). Zum Beispiel kann die Schutzschicht 216 eine Siliziumcarbidschicht, eine Aluminiumoxidschicht oder eine Mehrfachschicht sein, die eine Siliziumcarbid-Teilschicht und eine Aluminiumoxid-Teilschicht auf der Siliziumcarbid-Teilschicht umfasst. Nach dem Bilden umgibt die Schutzschicht 216 die oberen Elektroden 136 der MRAM-Zellen 58. Das Bilden der Schutzschicht 216 in den Aussparungen 214 ermöglicht vorteilhafterweise eine Selbstausrichtung der Schutzschicht 216 auf die oberen Elektroden 136 der MRAM-Zellen 58.
  • In 31 wird ein Planarisierungsprozess ausgeführt, um die oberen Elektroden 136 der MRAM-Zellen 58 freizulegen. Durch den Planarisierungsprozess werden Abschnitte der Schutzschicht 216 außerhalb der Aussparungen 214 entfernt (siehe 29), zum Beispiel Abschnitte der Schutzschicht 216 über den MRAM-Zellen 58, der dielektrischen Schicht 204 und der Planarisierungsstoppschicht 206. Der Planarisierungsprozess kann ein CMP-Prozess, ein mechanischer Schleifprozess oder dergleichen sein. Die Planarisierungsstoppschicht 206 hat relativ zu dem Planarisierungsprozess eine geringere Abtragsrate als die Schutzschicht 216. Daher kann der Planarisierungsprozess so lange ausgeführt werden, bis die Planarisierungsstoppschicht 206 frei liegt. Die oberen Elektroden 136 werden nach dem Planarisierungsprozess freigelegt. Durch den Planarisierungsprozess werden Schutzstrukturen 218 gebildet, die die Abschnitte der Schutzschicht 216 aufweisen, die nach dem Planarisierungsprozess in den Aussparungen 214 verbleiben.
  • Mehrere Planarisierungsprozesse werden unter Verwendung der Planarisierungsstoppschicht 206 ausgeführt. Genauer gesagt, werden die Planarisierungsprozesse von 28 und 31 beide ausgeführt, und beide werden auf der Planarisierungsstoppschicht 206 gestoppt. Das Ausführen mehrerer Planarisierungsprozesse trägt dazu bei, eine ungleichmäßige Topografie zu reduzieren, die durch Variationen der Strukturdichte zwischen die Logikregion 50L und der Speicherregion 50M verursacht werden kann, und hilft sicherzustellen, dass die Merkmale in der Logikregion 50L und der Speicherregion 50M eine planare Oberfläche gemeinsam nutzen.
  • Nach dem Planarisierungsprozess haben die Schutzstrukturen 218 eine Dicke T3, die im Bereich von etwa 80 Ä bis etwa 200 Å liegen kann, und die oberen Elektroden 136 eine Dicke T4, die im Bereich von etwa 150 Ä bis etwa 300 Ä liegen kann. Die Dicke T3 ist kleiner als die Dicke T4. Genauer gesagt, ist die Dicke T3 der Schutzstrukturen 218 ausreichend, um sicherzustellen, dass die MRAM-Zellen 58 während einer anschließenden Verarbeitung geschützt sind, aber klein genug, um sicherzustellen, dass die Seitenwände der MTJ-Stapel 134 frei von unerwünschten Materialien sind (wodurch sie ihre gewünschten hohen Widerstandswerte (Rap) und niedrigen Widerstandswertwerte (Rp) behalten), wie zum Beispiel Rückstände aus einem anschließenden Kontaktätzprozess (der weiter unten noch besprochen wird).
  • In 32 wird eine Antireflexionsschicht 220 auf der planarisierten Oberfläche der Zwischenstruktur gebildet. Genauer gesagt, wird die Antireflexionsschicht 220 auf planarisierten Flächen der Schutzstrukturen 218, der oberen Elektroden 136, der Planarisierungsstoppschicht 206 und der dielektrischen Schicht 204 gebildet. Die Antireflexionsschicht 220 kann eine stickstofffreie Antireflexionsschicht (Nitrogen-Free Anti-Reflective Layer, NFARL) sein und kann aus einem stickstofffreien dielektrischen Material wie zum Beispiel Siliziumoxycarbid gebildet werden. In einigen Ausführungsformen wird die Antireflexionsschicht 220 aus einem anderen Material als die Schutzstrukturen 218 gebildet. Die Antireflexionsschicht 220 kann auf eine Dicke im Bereich von etwa 100 Å bis etwa 350 Å gebildet werden. Die Antireflexionsschicht 220 wird zum Schutz der Speicherregion 50M während der anschließenden Verarbeitung der Logikregion 50L verwendet.
  • In 33 wird die Zwischenstruktur strukturiert, um die eine oder die mehreren Ätzstoppschichten 106 in der Logikregion 50L freizulegen. Das Strukturieren kann geeignete Photolithografie- und Ätzprozesse aufweisen. Zum Beispiel können ein oder mehrere Trockenätzprozesse unter Verwendung einer Ätzmaske 222 ausgeführt werden, um die Antireflexionsschicht 220, die Planarisierungsstoppschicht 206, die dielektrische Schicht 204, die Passivierungsschicht 202 und die IMD-Schicht 108 zu ätzen. Die Ätzmaske 222 kann ein Photoresist wie zum Beispiel ein Einschicht-Photoresist, ein Zweischicht-Photoresist, ein Dreischicht-Photoresist oder dergleichen sein. In einigen Ausführungsformen werden die verbliebenen Abschnitte der Planarisierungsstoppschicht 206 durch den oder die Ätzprozesse entfernt. In einigen Ausführungsformen (unten besprochen) können Abschnitte der Planarisierungsstoppschicht 206 nach dem einen oder den mehreren Ätzprozessen zurückbleiben. Einige Abschnitte der dielektrischen Schicht 204 können nach dem einen oder den mehreren Ätzprozessen in der Speicherregion 50M verbleiben. Der eine oder die mehreren Ätzprozesse bilden eine oder mehrere Öffnungen 224, die die eine oder die mehreren Ätzstoppschichten 106 freilegen, wie zum Beispiel die zweite Ätzstoppschicht 106B in Ausführungsformen, wo die eine oder die mehreren Ätzstoppschichten 106 eine Mehrfachschicht umfassen. Die Ätzmaske 222 kann durch den einen oder die mehreren Ätzprozesse aufgezehrt werden, oder die Ätzmaske 222 kann nach dem einen oder den mehreren Ätzprozessen zum Beispiel durch einen geeigneten Ashing- oder Abziehprozess entfernt werden.
  • In 34 kann ein Teil der einen oder der mehreren Ätzstoppschichten 106 optional entfernt werden, wie zum Beispiel bei Ausführungsformen, bei denen die eine oder die mehreren Ätzstoppschichten 106 eine Mehrfachschicht umfassen. Wenn die eine oder die mehreren Ätzstoppschichten 106 zum Beispiel eine erste Ätzstoppschicht 106A und eine zweite Ätzstoppschicht 106B umfassen, so können Abschnitte der zweiten Ätzstoppschicht 106B in der einen oder den mehreren Öffnungen 224 entfernt werden, um die darunterliegende erste Ätzstoppschicht 106A freizulegen. Die zweite Ätzstoppschicht 106B kann mittels eines isotropen Nassreinigungsprozesses entfernt werden, der für das Material der zweiten Ätzstoppschicht 106B selektiv ist. Der zum Entfernen der zweiten Ätzstoppschicht 106B verwendete Ätzprozess kann sich von dem einen oder den mehreren Ätzprozessen unterscheiden, die zum anfänglichen Bilden der Öffnungen 224 verwendet werden (zum Beispiel können andere Ätzmittel und/oder andere Ätzprozessparameter verwendet werden). Die Verwendung einer oder mehrerer mehrschichtiger Ätzstoppschichten 106 kann in einigen Ausführungsformen vorteilhaft sein. Zum Beispiel kann die zweite Ätzstoppschicht 106B durch den oder die Ätzprozesse, die zum Ätzen der Antireflexionsschicht 220, der Planarisierungsstoppschicht 206, der dielektrischen Schicht 204, der Passivierungsschicht 202 und der IMD-Schicht 108 verwendet werden (siehe 32), langsamer geätzt werden als die erste Ätzstoppschicht 106A. Ebenso kann die erste Ätzstoppschicht 106A durch einen oder mehrere Ätzprozesse, die anschließend zum Strukturieren von Öffnungen für leitfähige Merkmale in der Logikregion 50L verwendet werden (siehe 39), langsamer geätzt werden als die zweite Ätzstoppschicht 106B.
  • In 35 wird die IMD-Schicht 162 in der einen oder den mehreren Öffnungen 224 und über den MRAM-Zellen 58 und Schutzstrukturen 218, wie zum Beispiel auf der Antireflexionsschicht 220, gebildet. Die Antireflexionsschicht 164 wird dann auf der IMD-Schicht 162 gebildet. Die Antireflexionsschicht 164 wird zum Schutz der Speicherregion 50M während der anschließenden Verarbeitung der Logikregion 50L verwendet.
  • In 36 kann optional ein Rückätzprozess ausgeführt werden, um Abschnitte der IMD-Schicht 162 und der Antireflexionsschicht 164 über den MRAM-Zellen 58 zu entfernen, wodurch die Antireflexionsschicht 220 freigelegt wird. Abschnitte der Logikregion 50L, wie zum Beispiel Abschnitte über den leitfähigen Merkmalen 104, können während des Rückätzprozesses durch eine Ätzmaske 226 bedeckt werden. Der Rückätzprozess kann ein Trockenätzprozess sein, bei dem ein Ätzmittel wie zum Beispiel CHxFy, CF4, He, O2, N2, Ar, NF3, SF6, Kombinationen davon oder dergleichen als ein Ätzgas verwendet wird. Die Ätzmaske 226 kann durch den Rückätzprozesse aufgezehrt werden, oder die Ätzmaske 226 kann nach dem Rückätzprozess zum Beispiel durch einen geeigneten Ashing- oder Abziehprozess entfernt werden. Nach dem Rückätzprozess sind die verbliebenen Abschnitte der Antireflexionsschicht 164 in der Logikregion 50L angeordnet und erstrecken sich nicht in die Speicherregion 50M hinein. In einigen Ausführungsformen entfällt der Rückätzprozess, und die Abschnitte der IMD-Schicht 162 und der Antireflexionsschicht 164 über den MRAM-Zellen 58 können während eines anschließenden Planarisierungsprozesses entfernt werden (wie weiter unten noch besprochen wird).
  • In 37 werden in der Logikregion 50L die Öffnungen 166 gebildet, die die leitfähigen Merkmale 104 in der Logikregion 50L freilegen. Genauer gesagt, werden die Öffnungen 166 durch die Antireflexionsschicht 164, die IMD-Schicht 162 und die eine oder die mehreren Ätzstoppschichten 106 (zum Beispiel die erste Ätzstoppschicht 106A) hindurch gebildet, die in der Logikregion 50L verbleiben. Die Öffnungen 166 können mittels ähnlicher Prozesse und Materialien wie den oben in Bezug auf 19 besprochenen gebildet werden.
  • In 38 wird das leitfähige Material 168 in den Öffnungen 166 ausgebildet. Das leitfähige Material 168 kann die Öffnungen 166 überfüllen und kann auch über der IMD-Schicht 162 und den Antireflexionsschichten 164 und 220 gebildet werden. Das leitfähige Material 168 kann mittels ähnlicher Prozesse und Materialien wie den oben in Bezug auf 20 besprochenen gebildet werden.
  • In 39 wird ein Planarisierungsprozess ausgeführt, um den Überschuss des leitfähigen Materials 168 außerhalb der Öffnungen 166 zu entfernen. Der Planarisierungsprozess kann ein CMP-Prozess, ein mechanischer Schleifprozess oder dergleichen sein. Der Planarisierungsprozess kann die Antireflexionsschichten 164 und 220 entfernen und die oberen Elektroden 136 und Schutzstrukturen 218 freilegen. Der Planarisierungsprozess bildet die leitfähigen Merkmale 170. Nach dem Planarisierungsprozess sind die Oberseiten der leitfähigen Merkmale 170, der IMD-Schicht 162, der Schutzstrukturen 218, der dielektrischen Schicht 204 und der oberen Elektroden 136 planar.
  • Wie oben erwähnt, ist der in 36 gezeigte Rückätzprozess optional. Der Rückätzprozess kann dazu beitragen, eine ungleichmäßige Topografie zu reduzieren, die durch Variationen der Strukturdichte zwischen der Logikregion 50L und der Speicherregion 50M verursacht werden kann. In einigen Ausführungsformen wird der in 36 gezeigte Rückätzprozess weggelassen, und die Abschnitte der IMD-Schicht 162 und der Antireflexionsschicht 164 über den MRAM-Zellen 58 können stattdessen während des in 39 gezeigten Planarisierungsprozesses entfernt werden.
  • In 40 werden die eine oder die mehreren Ätzstoppschichten 172, die IMD-Schicht 174 und die leitfähigen Merkmale 176 gebildet. In der veranschaulichten Ausführungsform umfassen die eine oder die mehreren Ätzstoppschichten 172 eine einzelne Ätzstoppschicht 172, wie zum Beispiel eine Schicht aus Siliziumnitrid. Die leitfähigen Durchkontaktierungen 176V in der Speicherregion 50M sind physisch und elektrisch mit den oberen Elektroden 136 verbunden. Die MRAM-Zellen 58 können klein sein, insbesondere, wenn Speicher mit hoher Dichte erwünscht sind. Zum Beispiel können die Durchmesser D1 der oberen Elektroden 136 kleiner sein als die Breite W2 der darüberliegenden leitfähigen Durchkontaktierungen 176V, insbesondere, wenn die MRAM-Zellen 58 in einer höheren Ebene (zum Beispiel M5 in 2) einer Interconnect-Struktur gebildet werden. Somit können die leitfähigen Durchkontaktierungen 176V die oberen Elektroden 136 und Abschnitte der Schutzstrukturen 218 kontaktieren.
  • In einigen Ausführungsformen werden die leitfähigen Merkmale 176 unter Verwendung ähnlicher Materialien und Verfahren wie die leitfähigen Merkmale 170 gebildet. Zum Beispiel werden Öffnungen gebildet, die die leitfähigen Merkmale 170 und die oberen Elektroden 136 freilegen. Die Öffnungen werden mit einem leitfähigen Material gefüllt, und dann wird ein Planarisierungsprozess ausgeführt, um die leitfähigen Merkmale 176 zu bilden, die verbliebene Abschnitte des leitfähigen Materials in den Öffnungen umfassen. Wenn die Öffnungen für die leitfähigen Merkmale 176 gebildet werden, so wird die IMD-Schicht 174 mit einem ersten Ätzprozess strukturiert, und die Ätzstoppschicht 172 wird verwendet, um den ersten Ätzprozess zu stoppen. Der erste Ätzprozess kann geeignete Photolithografie- und Ätzschritte umfassen. Die Ätzstoppschicht 172 wird dann mit einem zweiten Ätzprozess geöffnet, um die leitfähigen Merkmale 170 und die oberen Elektroden 136 freizulegen. Der zweite Ätzprozess kann geeignete Photolithografie- und Ätzschritte umfassen. Die Schutzstrukturen 218 umgeben und schützen die MRAM-Zellen 58 während des zweiten Ätzprozesses. Der Schutz kann auf verschiedene Art und Weise erreicht werden. Die Schutzstrukturen 218 verhindern, dass der zweite Ätzprozess die MTJ-Stapel 134 der MRAM-Zellen 58 ätzt. Eine Beschädigung der MRAM-Zellen 58 kann so vermieden werden.
  • In einigen Ausführungsformen werden die Schutzstrukturen 218 aus einem ähnlichen Ätzstoppmaterial wie die Ätzstoppschicht 172 gebildet. Die Menge des Ätzstoppmaterials, das die MRAM-Zellen 58 schützt, wird dadurch erhöht, wodurch das Prozessfenster für den zweiten Ätzprozess vergrößert wird. Die Wahrscheinlichkeit des Ätzens der MTJ-Stapel 134 wird dadurch verringert.
  • In einigen Ausführungsformen werden die Schutzstrukturen 218 aus einem anderen Ätzstoppmaterial als die Ätzstoppschicht 172 gebildet. Genauer gesagt, kann der zweite Ätzprozess für das Material der Ätzstoppschicht 172 selektiv sein. Zum Beispiel sind in einigen Ausführungsformen die Schutzstrukturen 218 Siliziumcarbid und/oder Aluminiumoxid, und die Ätzstoppschicht 172 ist Siliziumnitrid. In solchen Ausführungsformen kann der zweite Ätzprozess das Material der Ätzstoppschicht 172 (zum Beispiel Siliziumnitrid) mit einer höheren Rate ätzen als das Material der Schutzstrukturen 218 (zum Beispiel Siliziumcarbid und/oder Aluminiumoxid). Zum Beispiel kann das Verhältnis der Ätzrate der Ätzstoppschicht 172 zur Ätzrate der Schutzstrukturen 218, bezogen auf den zweiten Ätzprozess, im Bereich von etwa 1 bis etwa 5 liegen. Als ein Beispiel für den zweiten Ätzprozess kann ein isotroper Nassreinigungsprozess ausgeführt werden, der für das Material der Ätzstoppschicht 172 selektiv ist. Das Ätzen kann mit einer Lösung ausgeführt werden, die Wasser enthält, wie zum Beispiel ent-ionisiertes Wasser, kohlensäurehaltiges ent-ionisiertes Wasser oder dergleichen. Das Ätzen kann für eine Dauer im Bereich von etwa 5 Sekunden bis etwa 600 Sekunden ausgeführt werden. Das Ausführen des zweiten Ätzprozesses mit solchen Parametern ermöglicht eine hohe Ätzselektivität zwischen dem Material der Ätzstoppschicht 172 (zum Beispiel Siliziumnitrid) und dem Material der Schutzstrukturen 218 (zum Beispiel Siliziumcarbid und/oder Aluminiumoxid). Die Wahrscheinlichkeit des Ätzens der MTJ-Stapel 134 wird dadurch weiter verringert.
  • 41 ist eine Querschnittsansicht der MRAM-Vorrichtung 50 gemäß einigen anderen Ausführungsformen. 41 zeigt eine Ausführungsform, wo der während des Bildens eines leitfähigen Merkmals 176 etwas Ätzen der Schutzstrukturen 218 stattfindet. Wie gezeigt, tragen die Schutzstrukturen 218 zum Schutz der MTJ-Stapel 134 bei, selbst wenn ein teilweises Durchschlagen der Schutzstrukturen 218 auftritt.
  • 42 ist eine Querschnittsansicht der MRAM-Vorrichtung 50 gemäß einigen anderen Ausführungsformen. In dieser Ausführungsform verbleiben Abschnitte der Planarisierungsstoppschicht 206 nach dem einen oder den mehreren Ätzprozessen von 33. Solche verbliebenen Abschnitte der Planarisierungsstoppschicht 206 sind zwischen der Ätzstoppschicht 172 und den verbliebenen Abschnitten der dielektrischen Schicht 204 angeordnet.
  • Ausführungsformen können Vorteile realisieren. Das Bilden der Schutzstrukturen 218 um die oberen Elektroden 136 herum trägt zum Schutz der MRAM-Zellen 58 beim Bilden der darüberliegenden Metallisierungsschicht bei. Genauer gesagt, kann das Ätzen der MTJ-Stapel 134 während dem Bilden der leitfähigen Merkmale 176 vermieden werden. Die Schutzstrukturen 218 können die oberen Elektroden 136 schützen, indem sie entweder das Prozessfenster für das Bilden der leitfähigen Merkmale 176 vergrößern oder als eine Ätzstoppschicht dienen, um das Ätzen der MTJ-Stapel 134 zu verhindern. Eine Beschädigung der MRAM-Zellen 58 kann so vermieden werden, was die Produktionsausbeute der resultierenden Vorrichtungen erhöht.
  • Obgleich Ausführungsformen im Zusammenhang mit MRAM-Zellen beschrieben wurden, versteht es sich, dass ähnliche Techniken auch zum Bilden anderer Arten von Speicherzellen mit programmierbaren Widerstandselementen verwendet werden können. Zum Beispiel können ähnliche Techniken beim Bilden von PCRAM-Zellen (Phase-Change Memory), RRAM-Zellen (Resistive Random Access Memory) und dergleichen verwendet werden.
  • In einer Ausführungsform weist eine Vorrichtung auf: ein magnetoresistives Direktzugriffsspeicher-Array (MRAM-Array), das MRAM-Zellen aufweist, die in Zeilen und Spalten angeordnet sind, wobei eine erste Spalte der Spalten aufweist: erste untere Elektroden, die entlang der ersten Spalte angeordnet sind; erste Magnetische-Tunnelübergangs-Stapel (MTJ-Stapel) über den ersten unteren Elektroden; eine erste gemeinsam genutzte Elektrode über jedem der ersten MTJ-Stapel; zweite untere Elektroden, die entlang der ersten Spalte angeordnet sind; zweite MTJ-Stapel über den zweiten unteren Elektroden; eine zweite gemeinsam genutzte Elektrode über jedem der zweiten MTJ-Stapel; und eine Bitleitung, die elektrisch mit der ersten gemeinsam genutzten Elektrode und der zweiten gemeinsam genutzten Elektrode verbunden ist.
  • In einigen Ausführungsformen der Vorrichtung enthalten die ersten unteren Elektroden, die zweiten unteren Elektroden, die erste gemeinsam genutzte Elektrode und die zweite gemeinsam genutzte Elektrode jeweils Titannitrid, und die Bitleitung enthält Kupfer. In einigen Ausführungsformen der Vorrichtung weist die erste Spalte des Weiteren auf: erste obere Elektroden, die zwischen den ersten MTJ-Stapeln und der ersten gemeinsam genutzt genutzten Elektrode angeordnet sind; zweite obere Elektroden, die zwischen den zweiten MTJ-Stapeln und der zweiten gemeinsam genutzt genutzten Elektrode angeordnet sind; eine erste leitfähige Durchkontaktierung, die die Bitleitung physisch und elektrisch mit der ersten gemeinsam genutzt genutzten Elektrode verbindet; und eine zweite leitfähige Durchkontaktierung, die die Bitleitung physisch und elektrisch mit der zweiten gemeinsam genutzt genutzten Elektrode verbindet, wobei Breiten der ersten leitfähigen Durchkontaktierung und der zweiten leitfähigen Durchkontaktierung größer sind als Breiten jeder der ersten oberen Elektroden und jeder der zweiten oberen Elektroden. In einigen Ausführungsformen der Vorrichtung sind Breiten der ersten gemeinsam genutzten Elektrode und der zweiten gemeinsam genutzten Elektrode größer als Breiten der ersten oberen Elektroden, der zweiten oberen Elektroden, der ersten leitfähigen Durchkontaktierung und der zweiten leitfähigen Durchkontaktierung. In einigen Ausführungsformen der Vorrichtung überlappt sich die erste gemeinsam genutzte Elektrode vollständig mit jeder der ersten oberen Elektroden. In einigen Ausführungsformen der Vorrichtung überlappt sich die erste gemeinsam genutzte Elektrode vollständig mit einer ersten Teilmenge der ersten oberen Elektroden, und überlappt sich teilweise mit einer zweiten Teilmenge der ersten oberen Elektroden. In einigen Ausführungsformen der Vorrichtung haben die erste gemeinsam genutzte Elektrode und die zweite gemeinsam genutzte Elektrode die gleiche Länge entlang der ersten Spalte. In einigen Ausführungsformen der Vorrichtung weist jede Zeile der Zeilen eine Wortleitung auf, die elektrisch mit einer der ersten unteren Elektroden oder der zweiten unteren Elektroden verbunden ist, und weist des Weiteren auf: einen Zeilendecodierer, der elektrisch mit der Wortleitung jeder der Zeilen verbunden ist; und einen Spaltendecodierer, der elektrisch mit der Bitleitung verbunden ist. In einigen Ausführungsformen der Vorrichtung weist die erste Spalte des Weiteren auf: einen ersten Abstandshalter, der die ersten unteren Elektroden und die ersten MTJ-Stapel seitlich umgibt; eine Ätzstoppschicht, die sich entlang Oberseiten und Seitenwänden des ersten Abstandshalters erstreckt; und eine erste Zwischenmetalldielektrikum-Schicht (IMD-Schicht) auf der Ätzstoppschicht, wobei sich die erste gemeinsam genutzte Elektrode durch die erste IMD-Schicht und die Ätzstoppschicht hindurch erstreckt. In einigen Ausführungsformen der Vorrichtung enthält die Ätzstoppschicht Aluminiumnitrid.
  • In einer Ausführungsform umfasst ein Verfahren: Bilden einer ersten Zwischenmetalldielektrikum-Schicht (IMD-Schicht) über einem Substrat; Bilden einer unteren Elektrodenschicht über der ersten IMD-Schicht; Bilden eines Magnettunnelübergang-Filmstapels (MTJ-Filmstapels) über der unteren Elektrodenschicht; Bilden einer oberen Elektrodenschicht über dem MTJ-Filmstapel; Strukturieren der oberen Elektrodenschicht, des MTJ-Filmstapels und der unteren Elektrodenschicht, um eine erste magnetoresistive Direktzugriffsspeicherzelle (MRAM-Zelle) und eine zweite MRAM-Zelle zu bilden; Bilden eines Abstandshalters um Seitenwände der ersten MRAM-Zelle und der zweiten MRAM-Zelle herum; Abscheiden einer Ätzstoppschicht über dem Abstandshalter und freigelegten Abschnitten der ersten IMD-Schicht; Abscheiden einer zweiten IMD-Schicht über der Ätzstoppschicht; Freilegen von Abschnitten der ersten MRAM-Zelle und der zweiten MRAM-Zelle; und Bilden einer gemeinsam genutzten Elektrode auf den freigelegten Abschnitten der ersten MRAM-Zelle und der zweiten MRAM-Zelle.
  • In einigen Ausführungsformen des Verfahrens umfasst das Freilegen der Abschnitte der ersten MRAM-Zelle und der zweiten MRAM-Zelle das Ätzen einer Öffnung in der zweiten IMD-Schicht, und das Bilden der gemeinsam genutzten Elektrode umfasst: Abscheiden eines leitfähigen Materials in der Öffnung; und Planarisieren des leitfähigen Materials, um Abschnitte des leitfähigen Materials außerhalb der Öffnung zu entfernen, wobei die gemeinsam genutzte Elektrode verbliebene Abschnitte des leitfähigen Materials nach dem Planarisieren aufweist. In einigen Ausführungsformen umfasst das Verfahren des Weiteren: Abscheiden einer dritten IMD-Schicht über der gemeinsam genutzten Elektrode und der zweiten IMD-Schicht; Planarisieren der dritten IMD-Schicht so, dass die Oberflächen der dritten IMD-Schicht, der zweiten IMD-Schicht und der gemeinsam genutzten Elektrode planar sind; und Bilden leitfähiger Merkmale in der dritten IMD-Schicht. In einigen Ausführungsformen umfasst das Verfahren des Weiteren: Abscheiden einer vierten IMD-Schicht über der dritten IMD-Schicht, der zweiten IMD-Schicht und der gemeinsam genutzten Elektrode; Bilden einer leitfähigen Durchkontaktierung in der vierten IMD-Schicht; und Bilden einer Bitleitung in der vierten IMD-Schicht, wobei die leitfähige Durchkontaktierung die Bitleitung elektrisch und physisch mit der gemeinsam genutzten Elektrode verbindet. In einigen Ausführungsformen des Verfahrens umfasst das Freilegen der Abschnitte der ersten MRAM-Zelle und der zweiten MRAM-Zelle das Ätzen einer Öffnung in der zweiten IMD-Schicht und der Ätzstoppschicht, wobei die Öffnung eine erste obere Oberfläche der ersten MRAM-Zelle vollständig freilegt und eine zweite obere Oberfläche der zweiten MRAM-Zelle teilweise freilegt. In einigen Ausführungsformen des Verfahrens umfasst das Freilegen der Abschnitte der ersten MRAM-Zelle und der zweiten MRAM-Zelle das Ätzen einer Öffnung in der zweiten IMD-Schicht und der Ätzstoppschicht, wobei die Öffnung eine erste obere Oberfläche der ersten MRAM-Zelle und eine zweite obere Oberfläche der zweiten MRAM-Zelle vollständig freilegt.
  • In einer Ausführungsform umfasst ein Verfahren: Bilden einer magnetoresistiven Direktzugriffsspeicherzelle (MRAM-Zelle) über einem Substrat, wobei die MRAM-Zelle aufweist: eine erste untere Elektrode über dem Substrat; einen ersten Magnettunnelübergangs-Stapel (MTJ-Stapel) über der ersten unteren Elektrode; eine erste obere Elektrode über dem ersten MTJ-Stapel; Bilden einer ersten dielektrischen Schicht, die die erste untere Elektrode, den ersten MTJ-Stapel und die erste obere Elektrode seitlich umgibt; Aussparen der ersten dielektrischen Schicht, um Abschnitte von Seitenwänden der ersten oberen Elektrode freizulegen; Bilden einer Schutzstruktur, die die freigelegten Abschnitte der Seitenwände der ersten oberen Elektrode kontaktiert; Abscheiden einer ersten Zwischenmetalldielektrikum-Schicht (IMD-Schicht) über der MRAM-Zelle; und Bilden eines leitfähigen Merkmals, das sich durch die erste IMD-Schicht erstreckt, wobei das leitfähige Merkmal die erste obere Elektrode und die Schutzstruktur kontaktiert.
  • In einigen Ausführungsformen des Verfahrens bildet das Aussparen der ersten dielektrischen Schicht eine Aussparung, und das Bilden der Schutzstruktur umfasst: Abscheiden einer zweiten dielektrischen Schicht in der Aussparung; und Planarisieren der zweiten dielektrischen Schicht, um die Schutzstruktur zu bilden, wobei die Oberflächen der Schutzstruktur und der ersten oberen Elektrode planar sind. In einigen Ausführungsformen umfasst das Verfahren des Weiteren: Bilden einer Ätzstoppschicht über der Schutzstruktur, wobei die erste IMD-Schicht über der Ätzstoppschicht abgeschieden wird, wobei die Ätzstoppschicht und die Schutzstruktur unterschiedliche dielektrische Materialien umfassen. In einigen Ausführungsformen umfasst das Verfahren des Weiteren: Bilden einer Ätzstoppschicht über der Schutzstruktur, wobei die erste IMD-Schicht über der Ätzstoppschicht abgeschieden wird, wobei die Ätzstoppschicht und die Schutzstruktur das gleiche dielektrische Material umfassen.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Vorrichtung aufweisend: ein magnetoresistives Direktzugriffsspeicher-Array, MRAM-Array, das MRAM-Zellen aufweist, die in Zeilen und Spalten angeordnet sind, wobei eine erste Spalte der Spalten Folgendes aufweist: - erste untere Elektroden, die entlang der ersten Spalte angeordnet sind; - erste Magnettunnelübergang-Stapel, MTJ-Stapel, über den ersten unteren Elektroden; - eine erste gemeinsam genutzte Elektrode über jedem der ersten MTJ-Stapel; - zweite untere Elektroden, die entlang der ersten Spalte angeordnet sind; - zweite MTJ-Stapel über den zweiten unteren Elektroden; - eine zweite gemeinsam genutzte Elektrode über jedem der zweiten MTJ-Stapel; und - eine Bitleitung, die elektrisch mit der ersten gemeinsam genutzten Elektrode und der zweiten gemeinsam genutzten Elektrode verbunden ist.
  2. Vorrichtung nach Anspruch 1, wobei die ersten unteren Elektroden, die zweiten unteren Elektroden, die erste gemeinsam genutzte Elektrode und die zweite gemeinsam genutzte Elektrode jeweils Titannitrid enthalten, und wobei die Bitleitung Kupfer enthält.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die erste Spalte ferner Folgendes aufweist: erste obere Elektroden, die zwischen den ersten MTJ-Stapeln und der ersten gemeinsam genutzt genutzten Elektrode angeordnet sind; zweite obere Elektroden, die zwischen den zweiten MTJ-Stapeln und der zweiten gemeinsam genutzt genutzten Elektrode angeordnet sind; eine erste leitfähige Durchkontaktierung, die die Bitleitung physisch und elektrisch mit der ersten gemeinsam genutzt genutzten Elektrode verbindet; und eine zweite leitfähige Durchkontaktierung, die die Bitleitung physisch und elektrisch mit der zweiten gemeinsam genutzt genutzten Elektrode verbindet, wobei Breiten der ersten leitfähigen Durchkontaktierung und der zweiten leitfähigen Durchkontaktierung größer sind als Breiten jeder der ersten oberen Elektroden und jeder der zweiten oberen Elektroden.
  4. Vorrichtung nach Anspruch 3, wobei Breiten der ersten gemeinsam genutzten Elektrode und der zweiten gemeinsam genutzten Elektrode größer als die Breiten der ersten oberen Elektroden, der zweiten oberen Elektroden, der ersten leitfähigen Durchkontaktierung und der zweiten leitfähigen Durchkontaktierung sind.
  5. Vorrichtung nach Anspruch 3 oder 4, wobei die erste gemeinsam genutzte Elektrode mit jeder der ersten oberen Elektroden vollständig überlappt.
  6. Vorrichtung nach Anspruch 3 oder 4, wobei die erste gemeinsam genutzte Elektrode vollständig mit einer ersten Teilmenge der ersten oberen Elektroden überlappt und teilweise mit einer zweiten Teilmenge der ersten oberen Elektroden überlappt.
  7. Vorrichtung nach einem der vorangehenden Ansprüche, wobei die erste gemeinsam genutzte Elektrode und die zweite gemeinsam genutzte Elektrode die gleiche Länge entlang der ersten Spalte aufweisen.
  8. Vorrichtung nach einem der vorangehenden Ansprüche, wobei jede der Zeilen eine Wortleitung aufweist, die elektrisch mit einer der ersten unteren Elektroden oder der zweiten unteren Elektroden verbunden ist, und ferner aufweist: einen Zeilendecodierer, der elektrisch mit der Wortleitung jeder der Zeilen verbunden ist; und einen Spaltendecodierer, der elektrisch mit der Bitleitung verbunden ist.
  9. Vorrichtung nach einem der vorangehenden Ansprüche, wobei die erste Spalte ferner Folgendes aufweist: einen ersten Abstandshalter, der die ersten unteren Elektroden und die ersten MTJ-Stapel seitlich umgibt; eine Ätzstoppschicht, die sich entlang oberen Oberflächen und Seitenwänden des ersten Abstandshalters erstreckt; und eine erste Zwischenmetalldielektrikum-Schicht, IMD-Schicht, auf der Ätzstoppschicht, wobei sich die erste gemeinsam genutzte Elektrode durch die erste IMD-Schicht und die Ätzstoppschicht erstreckt.
  10. Vorrichtung nach Anspruch 9, wobei die Ätzstoppschicht Aluminiumnitrid enthält.
  11. Verfahren umfassend: Bilden einer ersten Zwischenmetalldielektrikum-Schicht, IMD-Schicht, über einem Substrat; Bilden einer unteren Elektrodenschicht über der ersten IMD-Schicht; Bilden eines Magnettunnelübergang-Filmstapels, MTJ-Filmstapels, über der unteren Elektrodenschicht; Bilden einer oberen Elektrodenschicht über dem MTJ-Filmstapel; Strukturieren der oberen Elektrodenschicht, des MTJ-Filmstapels und der unteren Elektrodenschicht, um eine erste MRAM-Zelle und eine zweite MRAM-Zelle zu bilden; Bilden eines Abstandshalters um Seitenwände der ersten MRAM-Zelle und der zweiten MRAM-Zelle; Abscheiden einer Ätzstoppschicht über dem Abstandshalter und freigelegten Abschnitten der ersten IMD-Schicht; Abscheiden einer zweiten IMD-Schicht über der Ätzstoppschicht; Freilegen von Abschnitten der ersten MRAM-Zelle und der zweiten MRAM-Zelle; und Bilden einer gemeinsam genutzten Elektrode auf den freigelegten Abschnitten der ersten MRAM-Zelle und der zweiten MRAM-Zelle.
  12. Verfahren nach Anspruch 11, wobei das Freilegen der Abschnitte der ersten MRAM-Zelle und der zweiten MRAM-Zelle das Ätzen einer Öffnung in die zweite IMD-Schicht umfasst, und wobei das Bilden der gemeinsam genutzten Elektrode umfasst: Abscheiden eines leitfähigen Materials in der Öffnung; und Planarisieren des leitfähigen Materials, um Abschnitte des leitfähigen Materials außerhalb der Öffnung zu entfernen, wobei die gemeinsam genutzte Elektrode verbleibende Abschnitte des leitfähigen Materials nach dem Planarisieren umfasst.
  13. Verfahren nach Anspruch 11 oder 12, ferner umfassend: Abscheiden einer dritten IMD-Schicht über der gemeinsam genutzten Elektrode und der zweiten IMD-Schicht; Planarisieren der dritten IMD-Schicht so, dass die Oberflächen der dritten IMD-Schicht, der zweiten IMD-Schicht und der gemeinsam genutzten Elektrode planar sind; und Bilden leitfähiger Merkmale in der dritten IMD-Schicht.
  14. Verfahren nach Anspruch 13, ferner umfassend: Abscheiden einer vierten IMD-Schicht über der dritten IMD-Schicht, der zweiten IMD-Schicht und der gemeinsam genutzten Elektrode; Bilden einer leitfähigen Durchkontaktierung in der vierten IMD-Schicht; und Bilden einer Bitleitung in der vierten IMD-Schicht, wobei die leitfähige Durchkontaktierung die Bitleitung elektrisch und physisch mit der gemeinsam genutzten Elektrode verbindet.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei das Freilegen der Abschnitte der ersten MRAM-Zelle und der zweiten MRAM-Zelle das Ätzen einer Öffnung in die zweite IMD-Schicht und die Ätzstoppschicht umfasst, wobei die Öffnung eine erste obere Oberfläche der ersten MRAM-Zelle vollständig freilegt und eine zweite obere Oberfläche der zweiten MRAM-Zelle teilweise freilegt.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei das Freilegen der Abschnitte der ersten MRAM-Zelle und der zweiten MRAM-Zelle das Ätzen einer Öffnung in die zweite IMD-Schicht und die Ätzstoppschicht umfasst, wobei die Öffnung eine erste obere Oberfläche der ersten MRAM-Zelle und eine zweite obere Oberfläche der zweiten MRAM-Zelle vollständig freilegt.
  17. Verfahren umfassend: Bilden einer MRAM-Zelle über einem Substrat, wobei die MRAM-Zelle Folgendes aufweist: - eine erste untere Elektrode über dem Substrat; - einen ersten Magnettunnelübergang-Stapel, MTJ-Stapel, über der ersten unteren Elektrode; - eine erste obere Elektrode über dem ersten MTJ-Stapel; Bilden einer ersten dielektrischen Schicht, die die erste untere Elektrode, den ersten MTJ-Stapel und die erste obere Elektrode seitlich umgibt; Aussparen der ersten dielektrischen Schicht, um Abschnitte von Seitenwänden der ersten oberen Elektrode freizulegen; Bilden einer Schutzstruktur, die die freigelegten Abschnitte der Seitenwände der ersten oberen Elektrode kontaktiert; Abscheiden einer ersten Zwischenmetalldielektrikum-Schicht, IMD-Schicht, über der MRAM-Zelle; und Bilden eines leitfähigen Merkmals, das sich durch die erste IMD-Schicht erstreckt, wobei das leitfähige Merkmal die erste obere Elektrode und die Schutzstruktur kontaktiert.
  18. Verfahren nach Anspruch 17, wobei das Aussparen der ersten dielektrischen Schicht eine Aussparung bildet, und wobei das Bilden der Schutzstruktur umfasst: Abscheiden einer zweiten dielektrischen Schicht in der Aussparung; und Planarisieren der zweiten dielektrischen Schicht, um die Schutzstruktur zu bilden, wobei Oberflächen der Schutzstruktur und der ersten oberen Elektrode planar sind.
  19. Verfahren nach Anspruch 17 oder 18, ferner umfassend: Bilden einer Ätzstoppschicht über der Schutzstruktur, wobei die erste IMD-Schicht über der Ätzstoppschicht abgeschieden wird, wobei die Ätzstoppschicht und die Schutzstruktur das gleiche dielektrische Material enthalten.
  20. Verfahren nach einem der Ansprüche 17 bis 19, ferner umfassend: Bilden einer Ätzstoppschicht über der Schutzstruktur, wobei die erste IMD-Schicht über der Ätzstoppschicht abgeschieden wird, wobei die Ätzstoppschicht Siliziumnitrid enthält, wobei die Schutzstruktur Siliziumcarbid oder Aluminiumoxid enthält.
DE102020115168.3A 2020-05-29 2020-06-08 Vorrichtung mit magnetischem tunnelübergang und verfahren Pending DE102020115168A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/887,244 2020-05-29
US16/887,244 US11665977B2 (en) 2020-05-29 2020-05-29 Magnetic tunnel junction device and method

Publications (1)

Publication Number Publication Date
DE102020115168A1 true DE102020115168A1 (de) 2021-12-02

Family

ID=77228013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115168.3A Pending DE102020115168A1 (de) 2020-05-29 2020-06-08 Vorrichtung mit magnetischem tunnelübergang und verfahren

Country Status (5)

Country Link
US (2) US11665977B2 (de)
KR (2) KR102427528B1 (de)
CN (1) CN113270544A (de)
DE (1) DE102020115168A1 (de)
TW (1) TWI801885B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114447023A (zh) * 2020-11-02 2022-05-06 联华电子股份有限公司 半导体元件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225817A1 (en) 2015-01-29 2016-08-04 Qualcomm Incorporated Magnetic tunnel junction (mtj) device array
DE102016114870A1 (de) 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterstruktur und Verfahren zu deren Herstellung
DE102018124716A1 (de) 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetischer Direktzugriffsspeicher und Herstellungsverfahren dafür
WO2020192207A1 (zh) 2019-03-25 2020-10-01 浙江驰拓科技有限公司 Mram存储阵列

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60227907D1 (de) * 2001-12-21 2008-09-11 Toshiba Kk Magnetischer Direktzugriffsspeicher
US7332428B2 (en) * 2005-02-28 2008-02-19 Infineon Technologies Ag Metal interconnect structure and method
KR102192205B1 (ko) 2014-04-28 2020-12-18 삼성전자주식회사 메모리 장치
US10008538B2 (en) * 2015-11-20 2018-06-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US9842986B2 (en) 2015-12-15 2017-12-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US10818544B2 (en) * 2017-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method to enhance electrode adhesion stability
US10276794B1 (en) 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10878928B2 (en) 2018-09-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. One-time-programmable (OTP) implementation using magnetic junctions
US10651373B2 (en) 2018-09-28 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225817A1 (en) 2015-01-29 2016-08-04 Qualcomm Incorporated Magnetic tunnel junction (mtj) device array
DE102016114870A1 (de) 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterstruktur und Verfahren zu deren Herstellung
DE102018124716A1 (de) 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetischer Direktzugriffsspeicher und Herstellungsverfahren dafür
WO2020192207A1 (zh) 2019-03-25 2020-10-01 浙江驰拓科技有限公司 Mram存储阵列

Also Published As

Publication number Publication date
KR102623754B1 (ko) 2024-01-10
KR102427528B1 (ko) 2022-08-01
KR20220108022A (ko) 2022-08-02
US20230255120A1 (en) 2023-08-10
US20210376228A1 (en) 2021-12-02
KR20210148796A (ko) 2021-12-08
TW202147575A (zh) 2021-12-16
TWI801885B (zh) 2023-05-11
US11665977B2 (en) 2023-05-30
CN113270544A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102016116301B4 (de) Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden
DE112004001023B4 (de) Verfahren zum Herstellen einer magnetischen Speicherzelle und magnetisches Speicherbauelement
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE102005034665B4 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102016117034A1 (de) Halbleiterstruktur und Verfahren zur Bildung derselben
DE102018122524A1 (de) Struktur und Verfahren zum Freilegen von Speicherzellen mit unterschiedlichen Größen
DE102016100136A1 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE102016114823A1 (de) Halbleiter-Speicherbaustein und Verfahren zu dessen Erstellung
DE102019109855A1 (de) Ätzstopp-metallschicht in magnetischer-tunnelübergang-speicherzellen
DE112013006462T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102005032979A1 (de) Strukturieren eines magnetischen Tunnelübergang-Elements unter Verwendung von Nassätzen einer freien Schicht und unter Verwendung von Lift-Off-Techniken
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102019127070A1 (de) Verfahren zum bilden einer speicherzelle
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102020101299A1 (de) Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben
DE102005034667A1 (de) Einkapseln von Leiterbahnen von Halbleiter-Einrichtungen
DE102020124212B4 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102019122405B4 (de) Hohe baumartige sub-30nm-durchkontaktierungen zur reduzierung der wiederabscheidung von leitfähigem material für sub-60nm-mram-vorrichtungen
DE102020122109A1 (de) Phasenänderungsspeicherbauelement und verfahren
DE102021108319A1 (de) Speicherbauelement und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000