CN1822366A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1822366A
CN1822366A CNA2006100074814A CN200610007481A CN1822366A CN 1822366 A CN1822366 A CN 1822366A CN A2006100074814 A CNA2006100074814 A CN A2006100074814A CN 200610007481 A CN200610007481 A CN 200610007481A CN 1822366 A CN1822366 A CN 1822366A
Authority
CN
China
Prior art keywords
semiconductor device
internal circuit
area
chip
holding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100074814A
Other languages
English (en)
Other versions
CN1822366B (zh
Inventor
铃木进也
樋口和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1822366A publication Critical patent/CN1822366A/zh
Application granted granted Critical
Publication of CN1822366B publication Critical patent/CN1822366B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K11/00—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves
    • F16K11/02—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit
    • F16K11/06—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit comprising only sliding valves, i.e. sliding closure elements
    • F16K11/065—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit comprising only sliding valves, i.e. sliding closure elements with linearly sliding closure members
    • F16K11/07—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit comprising only sliding valves, i.e. sliding closure elements with linearly sliding closure members with cylindrical slides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B13/00—Oxygen; Ozone; Oxides or hydroxides in general
    • C01B13/02—Preparation of oxygen
    • C01B13/0229—Purification or separation processes
    • C01B13/0248—Physical processing only
    • C01B13/0259—Physical processing only by adsorption on solids
    • C01B13/0262—Physical processing only by adsorption on solids characterised by the adsorbent
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/04—Purification or separation of nitrogen
    • C01B21/0405—Purification or separation processes
    • C01B21/0433—Physical processing only
    • C01B21/045—Physical processing only by adsorption in solids
    • C01B21/0455—Physical processing only by adsorption in solids characterised by the adsorbent
    • C01B21/0466—Zeolites
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/02—Actuating devices; Operating means; Releasing devices electric; magnetic
    • F16K31/04—Actuating devices; Operating means; Releasing devices electric; magnetic using a motor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

将提供从内部电路至保护元件的电连接的信号线，从在保护元件之间布置的布线上形成的输出端口引出，并且在保护元件上方及在电极焊盘下方提供由信号线所占用的信号线区域，其中内部电路形成在一个半导体芯片的主表面上并且包括例如MIS晶体管，保护元件例如由二极管构成。在不增加芯片面积的情况下，能扩大半导体芯片的主表面上的布线区域。

Description

半导体器件
相关申请的交叉引用
本申请要求于2005年2月15日提交的日本专利申请No.2005-037129的优先权，其内容据此通过参考引入本申请。
技术领域
本发明涉及一种半导体器件，并且特别地涉及一种技术，该技术可有效适用于在便携式电话或大尺寸显示器中使用的液晶显示(LCD)驱动器。
背景技术
例如，在如LCD驱动器这样的半导体器件中，随着液晶显示屏的分辨率变得更高，从半导体器件向液晶显示面板发送非常大量的信号，并且因此现在存在对半导体器件的多输出的需求，也就是，要使作为半导体器件的外部终端的突起(bump)数和在突起下方形成的电极焊盘数增加。
由于需要保证在半导体芯片安装侧上建立高键合强度和键合精度及标准等，所以与半导体元件和布线的尺寸减小相比，不能使各个这样的电极焊盘的尺寸太小。因此，在多输出型半导体器件中，例如采用一种方法，其中在朝向布置有半导体元件和布线的半导体芯片的内侧的区域中，设置电极焊盘。
在专利文献1中，描述了使半导体芯片的主表面的一个区域内布置的多个电极焊盘的基础(base)一致，以使多个电极焊盘的高度一致的效果，在这个区域内布置有半导体元件和布线。
在专利文献2中，描述了在LCD驱动器中形成的内部电路与电极焊盘之间设置保护元件的效果。
[专利文献1]
日本未审专利公开No.2004-95577
[专利文献2]
日本未审专利公开No.2002-246470
发明内容
对于如LCD驱动器这样的半导体器件，存在有减小半导体芯片的面积的需求。然而，如上所述，与半导体元件的尺寸和布线的尺寸相比，难以减小电极焊盘的尺寸。因而，需要有效地使用由布线等占用的区域。
本发明的一个目的是提供一种技术，它能扩大在一个半导体芯片的主表面上的布线区域，特别是在一个LCD驱动器的半导体芯片主表面中的信号布线区域，而不增加芯片面积。
从以下描述及附图，本发明的以上和其他目的及新颖特征将变得显而易见。
以下是对这里公开的本发明的典型方式的概要。
一种半导体器件，包括一个第一区域，布置在例如LCD驱动器的半导体器件的半导体芯片的端侧上，在第一区域内形成有一个第一保护元件；一个第二区域，关于第一区域布置在半导体芯片的内侧上，在第二区域内形成有一个第二保护元件；和一个第三区域，关于第二区域布置在半导体芯片的内侧上，在第三区域内形成有一个内部电路，其中在第二区域的第一区域侧上，设置一个输出端口(outlet port)，用于来自第一和第二保护元件的布线，该布线提供内部电路与第一和第二保护元件之间的电连接。
以下是对这里公开的本发明的典型方式所获得的效果的简短描述。
可以在不增加半导体芯片的面积情况下，扩大半导体芯片的主表面上的布线面积。
附图说明
图1是示意表示根据本发明的第一实施例的半导体器件的主要部分的平面图；
图2是示意表示第一实施例的半导体器件中的内部电路与保护元件之间的连接的平面图；
图3是图2所示的半导体器件中的内部电路与保护元件之间的连接的连接示图；
图4是示意表示图1中的半导体器件的主要部分的平面图；
图5是示意表示图4中的半导体器件的主要部分的平面图；
图6是沿图5中的X-X’线所取的截面图；
图7是示意表示根据第一实施例的半导体器件的制造过程中的半导体器件的主要部分的平面图；
图8是示意表示根据第一实施例的半导体器件的制造过程中的半导体器件的主要部分的平面图；
图9是示意表示根据第一实施例的半导体器件的制造过程中的半导体器件的主要部分的平面图；
图10是示意表示根据第一实施例的半导体器件的制造过程中的半导体器件的主要部分的平面图；
图11是示意表示根据第一实施例的半导体器件的制造过程中的半导体器件的主要部分的平面图；
图12是示意表示根据本发明的第二实施例的半导体器件中的内部电路与保护元件之间的连接的平面图；
图13是示意表示根据本发明的第三实施例的半导体器件中的内部电路与保护元件之间的连接的平面图；
图14是示意表示根据本发明的第四实施例的半导体器件中的内部电路与保护元件之间的连接的平面图；
图15(a)和图15(b)是各自示意表示LCD面板的一例的平面图；
图16是示意表示LCD驱动器的一例的平面图；
图17是示意表示本发明人作了研究的LCD驱动器的主要部分的平面图；
图18是示意表示本发明人作了研究的LCD驱动器中的内部电路与保护元件之间的连接的一例的平面图；
图19是示意表示本发明人作了研究的LCD驱动器中的内部电路与保护元件之间的连接的另一例的平面图；和
图20是表示作为设置有根据本发明的LCD驱动器的系统的一例，一个便携式电话的整个配置的方块图。
具体实施方式
以下将参照附图详细描述本发明的实施例。在用于说明实施例的所有附图中，相同部件用相同的参考标号识别，并且将省略其重复解释。
图20是表示作为设置有根据本发明的LCD驱动器的系统的一例，一个便携式电话的整个配置的方块图。
本例的便携式电话包括一个作为显示装置的LCD显示区域(液晶显示区域)103，一个用于发射和接收的天线310，一个用于声音输出的扬声器320，一个例如由CCD(电荷耦合装置)或MOS传感器构成的固体图像拾取装置340，一个例如由DSP(数字信号处理器)构成，用于对从固体图像拾取装置340提供的图像信号进行处理的图像信号处理器230，一个根据本发明的作为液晶显示驱动控制器的LCD驱动器104，一个关于扬声器320和麦克风330用于输入和输出信号的声音接口241，一个在它与天线310之间用于输入和输出信号的高频接口242，一个适合对声音信号和发射/接收信号执行信号处理等的基带部分250，一个例如由具有多媒体处理功能，例如，根据MPEG(活动图像专家组)方法的活动画面处理、分辨率调整功能和Java高速处理功能的微处理器所构成的应用处理器260，一个用于电源的IC 270，和用于数据存储的存储器281和282。
应用处理器260还拥有一种功能，即，除从固体图像拾取装置340提供的图像信号外，还对通过高频接口242从另一个便携式电话接收的活动画面数据进行处理。液晶控制器驱动器104、基带部分250、应用处理器260、存储器281、282和图像信号处理电路230连接在一起，以便允许通过系统总线291传送数据。在图20所示的便携式电话系统中，除系统总线291外，还设置有显示器数据总线292，并且液晶控制器驱动器104、应用处理器260和存储器281与显示器数据总线292连接。
基带部分250由一个声音信号处理器251、一个ASIC(专用集成电路)252和一个微型计算机253构成。声音信号处理器251例如由一个DSP(数字信号处理器)构成，并且适合执行声音信号处理。ASIC 252提供定制功能(用户逻辑)。微型计算机253作为一个系统控制器，产生基带信号，执行显示控制，并且控制整个系统。
在存储器281、282中，存储器281是一个通常由SRAM或SDRAM构成的易失性存储器，并且例如用作一个帧缓存器，其中存储从各种图像处理所产生的图像数据。存储器282是一个非易失性存储器，并且例如由一个能够每次以预定块单元擦除的闪速存储器构成。存储器282用于存储对整个便携式电话系统的控制程序和控制数据，包括显示器控制。
在使用这样的LCD驱动器的系统中，可以把一个点阵型的彩色TFT液晶显示面板用作液晶显示区域103，其中按矩阵形状排列显示像素。此外，在液晶显示区域103具有两个TFT液晶面板的情况下，也能由单个LCD驱动器来驱动它。
例如，在如LCD驱动器这样的半导体器件中，与减小半导体芯片的面积和获得多输出结构有关，以下将参照图15至图19关于本发明人作了研究的内容给出描述。
图15(a)和图15(b)是各自示意表示LCD面板(液晶显示面板)101的平面图。图16是示意表示LCD驱动器104的平面图。图17是示意表示LCD驱动器104的主要部分的平面图。图18是示意表示内部电路108与保护元件118、119的连接的平面图，其中使电极焊盘110以Z字形排列。图19是示意表示内部电路108与保护元件118、119的连接的平面图，其中使电极焊盘110以直线排列。
如图15所示，LCD面板101包括一个布置在衬底102，例如玻璃衬底上的LCD显示区域103，一个布置在LCD显示区域103附近的LCD驱动器104，和一个布置在LCD显示区域103的背侧上的作为光源的背光(未表示)。在LCD显示区域103内，在衬底102上以矩阵形状排列用于显示屏的多个像素，以便分别定位在像素选择栅极线和源极线的交叉点上(未表示)。此外，在衬底102上形成多条衬底布线105，以将栅极线和源极线与LCD驱动器104的突起(外部输出端子)电连接。因此，从LCD驱动器104提供的输出信号通过衬底布线105使LCD显示区域103内的像素置为ON或OFF。
经过关于减小LCD面板的尺寸的研究，本发明人首次发现有以下问题。
更特别地，如在图15(a)和图15(b)中以比较方式所示的那样，如果使LCD面板101的尺寸，即衬底102的尺寸减小，即使LCD显示区域103的尺寸保持不变，也使一般为平面矩形的LCD驱动器104的芯片面积减小。而且，如图15(b)所示，因为LCD驱动器104布置成靠近并沿着LCD显示区域103，所以从减小芯片面积的观点来说，有效的是，从位于LCD显示区域103的LCD驱动器104的长边引出所有输出，也就是，采用所谓的单边输出，而不从LCD驱动器104的短边引出输出。也就是，在LCD驱动器104的四边中的长边上设置电极焊盘110，并且在短边上不设置。因此，如图15(b)所示，LCD驱动器104的长边变得更长，并且其短边变得更短，使得LCD驱动器104的平面形状趋于变得更细，并且可以实现芯片面积的减小，即LCD面板的减小。
然而，如以下将详细描述，出现多输出结构在LCD驱动器104的长边上带来的问题。
如图16所示，一般为平面矩形的LCD驱动器104包括输入侧内部电路107和输出侧内部电路108，例如包括MIS晶体管和二极管，它们在一个构成半导体芯片的半导体衬底106上形成。通过与内部电路107电连接的用于输入的多个电极焊盘109，从外部向内部电路107输入信号。另一方面，通过与内部电路108电连接的用于输出的多个电极焊盘110，将来自内部电路108的输出信号输出。布置在右边和左边的内部电路108是用于LCD面板101中TFT晶体管的栅极的输出电路，而中央的内部电路108是用于TFT晶体管的源极的输出电路。在半导体衬底106上形成多条信号线111，以将内部电路108和电极焊盘110相互电连接。标号112指示在半导体衬底106上由信号线111占用的信号线区域。
例如，如图17所示，用于LCD驱动器104的输出的电极焊盘110沿LCD驱动器104的芯片端侧按两行以Z字形排列。在图17中，标号113指示划线区域，用于从半导体晶片分割出各半导体芯片，标号114和115指示元件区域，其中形成保护元件(未表示)，标号116指示元件区域，其中形成内部电路108，以及标号117指示元件隔离区域，用于使元件区域115与116之间绝缘和隔开。例如，在电源内部电路108与GND内部电路108之间设置两个保护元件，用于静电保护。
图16所示的信号线111形成在元件隔离区域117上方。因此，在图17中，将图16所示的信号线区域112和元件隔离区域117以重叠状态表示。
也就是，如图17所示，按从芯片端侧向芯片中央侧的次序，排列划线区域113、元件区域114、元件区域115、元件隔离区域117和元件区域116。
在图18中，表示出一种状态，其中用于输出的电极焊盘110以Z字形排列，并且保护元件118和119与一个内部电路108电连接。保护元件118和119通过布线120电连接。内部电路108和保护元件119通过信号线111电连接。更特别地，信号线111的一端从保护元件119引出，并且其相对端与内部电路108电连接。因而，从保护元件119引出并且与内部电路108连接的信号线111所占用的区域是信号线区域112。
在图19中，用于输出的电极焊盘110以直线排列，但是如以上Z字形布局的情况那样，信号线111的一端从保护元件119引出，并且其相对端与内部电路108电连接。
如先前所述，液晶显示屏上的像素在液晶显示区域内以矩阵形状排列，以便分别定位在像素选择栅极线和源极线的交叉点上。因此，随着液晶显示屏的分辨率变得更高，像素选择栅极线和源极线数也增加，也就是，从LCD驱动器104向栅极线和源极线提供的用于输出的电极焊盘110数增加。
而且，因为必须保证要求的键合强度和键合精度，并且满足应用于作为芯片安装侧的LCD面板101的标准，所以与信号线111等的尺寸减小相比，不能使各电极焊盘110的尺寸较小。由于这个原因，看情况，芯片面积由电极焊盘数来确定。
此外，如图16所示，为了形成作为LCD驱动器104的外部输出端子的突起，必须以间距P1来排列用作突起的基础的用于输出的电极焊盘110。因此，用于输出的电极焊盘110的间距P1比内部电路108侧上的信号线111的间距P2大，在该侧，信号线与电极焊盘110电连接。作为结果，由信号线111占用的信号线区域112也变得较大。
也就是，当减小LCD驱动器104的芯片面积时，出现这样的问题，即位于LCD驱动器104的长边上的用于输出的电极焊盘110的数目增加，不仅带来信号线111的数目增加，而且带来信号线区域112的尺寸增加，以及芯片面积的增加。
(第一实施例)
参照图1至图11，以下将就根据应用于LCD驱动器的本发明的第一实施例的半导体器件，给出描述，对其要求半导体芯片的面积的减小和多输出结构。
图1是示意表示以1指示的半导体器件的主要部分的平面图。在同一图中还以透视状态表示了电极焊盘9。
在半导体器件1的半导体芯片的主表面上，按从芯片端侧向芯片中央侧(沿图1中的垂直方向)的次序排列划线区域2、元件区域3、元件区域4、元件隔离区域5和元件区域6。
元件区域6是一个其中形成例如包括MIS晶体管和二极管的内部电路7的区域。元件隔离区域5是一个其中例如形成LOCOS(硅的局部氧化)的区域，用于绝缘和隔离例如其中形成如MIS晶体管这样元件的区域。有时有这样一种情况，其中在一个不是元件隔离区域5的区域内也形成LOCOS，但是在本实施例中，位于元件区域4与6之间的区域指定为元件隔离区域5。可以使用称为SGI(浅槽隔离)或STI(浅沟隔离)的槽或沟型隔离区域，形成元件隔离区域5。例如，通过在半导体衬底中形成的沟中沉积一个绝缘膜，例如氧化膜或氮化膜，来形成STI。如后面将要详细描述，信号线8越过(passover)元件隔离区域5，信号线8布置在内部电路7与电极焊盘9之间，以将两者相互电连接。
划线区域2是一个用于从半导体晶片切割出半导体芯片的区域。元件区域3和4是其中形成保护元件的区域，以保护内部电路7免遭静电影响，并且由此防止例如MIS晶体管的栅绝缘膜的静电击穿。
电极焊盘9沿半导体器件1的芯片端侧按两行以Z字形排列。在本实施例中，电极焊盘9排列在元件区域3、4、元件隔离区域5和元件区域6上。通过信号线8，从内部电路7向电极焊盘9输出信号。
用10指示的信号线区域是一个在半导体器件1的半导体芯片上由信号线8占用的区域，其信号线将内部电路7和电极焊盘9相互电连接。图1表示这样一种情况，其中信号线区域10从其中形成内部电路7的元件区域6伸出，然后通过元件隔离区域5，并且进一步至元件区域4的一部分。
现在将对图1与在本发明的这个详细描述开始处参考的图17之间作一比较。假定图1中从芯片端到元件区域6的尺寸以及从芯片端到元件区域116的尺寸(沿图1和图17各自所示的垂直方向的尺寸)几乎一致，则由信号线8占用的信号线区域10的尺寸比由信号线111占用的信号线区域112的尺寸大。换句话说，图1所示的信号线8的数目比图17所示的信号线111的数目大。这表明在图1所示的半导体器件1中，能增加信号线8的数目，而不扩大其芯片面积。
图2是示意表示图1所示的半导体器件1中的主要部分的连接的平面图，还以透视状态表示了电极焊盘9。
标号11指示在图1所示的元件区域3内形成的保护元件，以及标号12指示在图1所示的元件区域4内形成的保护元件。标号13指示布线，用于将保护元件11和12相互电连接。如图2所示，信号线8各自在其一端与内部电路7电连接，并且在其相对端与一个输出端口29连接。图3是表示图2所示的半导体器件1中的主要部分的连接的连接示图。图3表示一种例如将二极管用作保护元件11和12的情况。
如图3所示，内部电路7和电极焊盘9电连接在一起，并且来自内部电路7的信号通过信号线8输出到用于输出的电极焊盘9。用于保护内部电路7免遭静电击穿的保护元件11和12电连接在内部电路7与各电极焊盘9之间，并且分别与电源侧和GND侧电连接。
现在将对图2与先前参考的图18之间作一比较。图2表示了由信号线8占用的信号线区域10，而在图18中表示了由信号线111占用的信号线区域112。在图18中，从内部电路108伸出的信号线111与保护元件118的内部电路108侧连接，并且因此由信号线111占用的信号线区域112既不越过保护元件118，也不越过保护元件119。另一方面，在图2中，从内部电路7伸出的信号线8各自与位于关联保护元件11与12之间的布线13连接，并且因此由信号线8占用的信号线区域10越过保护元件12。如以上结合图1所述，通过在保护元件12上方设置信号线区域10，可以增加信号线8的数目，而不扩大半导体器件1的芯片面积。
因而，因为用于保护元件11、12与内部电路7之间的电连接的信号线8是从位于保护元件11和12之间的布线13引出，所以变得可以在保护元件12上方布置信号线8，使得即便信号线数增加，也不需要增加芯片面积。也就是，因为在保护元件12上方设置由信号线8占用的信号线区域10，所以不必增加芯片面积。
因此，在信号线数相同的条件下，通过应用本发明，能减小半导体芯片的主表面上的布线区域，特别是具有多输出结构的LCD驱动器的半导体芯片主表面之内占用的信号线区域。
现在将就本实施例的半导体器件1中位于电极焊盘9下面的部分提供以下描述。图4是示意表示图1所示的半导体器件1的主要部分的平面图，电极焊盘9以透视状态表示。
图4中的标号9a和9b指示定位在沿半导体器件1的芯片端侧按两行以Z字形排列的电极焊盘的内侧(沿图4中垂直方向之下部)的电极焊盘。电极焊盘9a和9b用于输出来自内部电路7的信号。另一方面，标号9c和9d指示定位在沿半导体器件1的芯片端侧按两行以Z字形排列的电极焊盘的外侧(沿图4中垂直方向之上部)的电极焊盘。电极焊盘9c和9d也布置成用于输出来自内部电路7的信号。信号线8从内部电路7向以上提到的输出端口29逐步排列。这是因为内部电路7中的布线间距和相邻电极焊盘9之间的间隔相互不同，并且后者较大。
标号14指示与内部电路7和保护元件11、12中任何一个都不电连接的虚设0线(dummy line)。在图4中，虚设线14位于电极焊盘9b和9d下面。在位于作为LCD驱动器的半导体器件1的外围边沿部分的电极焊盘9下方，信号线8的数目比在LCD驱动器的中央部分的电极焊盘9下方的信号线8的数目小，所以位于外围边沿部分的电极焊盘9下方的布线占用率变低。因此，布置虚设线14，以使布线占用率均匀。
由15指示的区域表示一个在半导体器件1的半导体芯片上由虚设线14占用的虚设线区域。信号线区域10与虚设线区域15之间的比较表示，信号线区域10内的虚设线14的数目比虚设线区域15内的虚设线14的数目大。换句话说，布置在LCD驱动器104的外围边沿部分(图4中右侧)的虚设线的数目比布置在LCD驱动器104的中央部分(图4中左侧)的虚设线14的数目大。
用于内部电路7等的电源和GND线布置在电极焊盘9c和9d下方，但是在图中未表示，因为这里的描述是针对分别在电极焊盘9a和9b下面的信号线8和虚设线4。
如上所述，从保护元件11和12之间形成的布线13上的输出端口29引出信号线8，以将保护元件11和12与内部电路7电连接，由此可以将信号线8布置在保护元件12上方。因此，在电极焊盘9a下方存在多条信号线8。在这种情况下，通过使电极焊盘9a下方布置的信号线的布线占用均匀，可以使电极焊盘9a的上表面相互几乎齐平，也就是，能改善电极焊盘9a的上表面的平度。而且，通过使电极焊盘9a的上表面相互几乎齐平，可以使接合到其上的突起的顶部相互几乎齐平。
在本实施例中，当描述为布线占用几乎相等时，将10％之内的范围，更优选地5％之内的范围识别为制造过程中的误差，并且表达为布线占用均匀。形成各电极焊盘9下方的布线，使得在各电极焊盘下方并且在各布线层中，其布线占用为50％或更多。
形成虚设线14，以使电极焊盘9下方的区域内的布线占用均匀。因而，在电极焊盘9b下方存在多条虚设线14，并且因此，通过使电极焊盘9b下方布置的布线的布线占用均匀，可以使电极焊盘9b的上表面相互几乎齐平。而且，通过使电极焊盘9b的上表面相互几乎齐平，可以使接合到其上的突起的顶部相互几乎齐平。布置成用于使电极焊盘9下方区域内的布线占用均匀的虚设线14，可以补充为电极焊盘9d下方的区域。
因而，由于在半导体器件1的半导体芯片上形成的电极焊盘9的上表面平度优良，所以能以不引起任何不便的满意方式，通过突起，将多个电极焊盘9(9a至9d)上分别形成的突起与半导体芯片的封装连接在一起。
其次，将就根据本实施例的半导体器件1的主要部分的结构给出描述。图5是一个平面图，示意表示图4中的半导体器件1的主要部分，更具体地，表示在沿芯片端侧按两行以Z字形排列的电极焊盘外侧(沿图4中垂直方向之上)定位的电极焊盘9的附近。图6是沿图5中的X-X’线所取的截面图。在图5中，为了表示布线层M1至M4之间的布局关系，没有对布线层M1和M4画阴影线，但是对布线层M2和M3画阴影线。在图5中，对一个扩散层23也画阴影线。此外，图6所示的突起16在图5中未表示。然而，在突起16下方，形成有布线层M1至M4以及期望的半导体元件(例如，作为保护元件11和12的pn结二极管)。
半导体衬底21例如由p型单硅(Si)晶体构成，并且在其主表面中的器件形成表面上，形成有元件隔离区域22和与其邻近的扩散层23。元件隔离区域22各自由例如用LOCOS(硅的局部氧化)方法形成的氧化硅(例如，SiO2)膜构成。元件隔离区域22可以按槽形或沟形(SGI：浅槽隔离，或STI：浅沟隔离)形成。
在半导体衬底21的主表面上，形成有一个内部电路(未表示)，例如包括MIS晶体管，以及例如由pn结二极管构成的保护元件11和12。作为保护元件11和12的pn结二极管用于防止静电击穿，并且由半导体衬底21的n型或p型阱24与上覆的p型或n型扩散层23之间的pn结形成。
在内部电路与保护元件11和12上方，形成有布线层M1至M4，它们通过层间绝缘膜25相互绝缘和隔开。布线层M1至M4例如用铝(或铝合金)作为主要成分形成，但是可以是用铜(或铜合金)作为主要成分形成的嵌入(damascene)结构的布线层。通过将包含铜作为主要成分的导电膜，嵌入到相邻布线层之间布置的层间膜之内形成的槽中，使嵌入结构的布线层各自形成。
布线层M1通过接触孔H1，与位于布线层M1下面的内部电路和保护元件11、12电连接。布线层M2通过接触孔H2，与布线层M1电连接。布线层M3通过接触孔H3，与布线层M2电连接。此外，布线层M4通过接触孔H4，与布线层M3电连接。
电极焊盘9由布线层M4构成。同样地，布线8由布线层M2和M3构成。此外，布线13由布线层M1构成。突起16通过布线层M4(电极焊盘9)上形成的金属基膜26接合到布线层M4。金属基膜26具有改善突起16对电极焊盘9和层间绝缘膜25的附着的功能。例如，金属基膜26由单一高熔点金属膜，例如钛(Ti)或钛钨(TiW)膜，或一个将镍(Ni)膜和金(Au)膜从下到上按这样次序层叠在钛膜上的层叠膜构成。突起16例如通过使用金(Au)的电镀法形成。
如图5和图6所示，半导体器件1包括一个在半导体衬底21的主表面上由信号线8占用的信号线区域10，和一个在主表面上由电源线27占用的电源线区域28。
信号线8和电源线27由布线层M2和M3构成。与作为外部输出端子的突起16电连接的电极焊盘9，由覆盖在布线层M3上面的布线层M4构成。此外，将保护元件11和12相互电连接的布线13，由位于布线层M2下面的布线层M1构成。
从形成在半导体器件1的主表面上的内部电路伸出的信号线8越过保护元件12，并且通过在布线13上形成的输出端口29中的接触孔H2和H3，与布线13电连接。此外，布线13通过接触孔H2、H3和H4，与电极焊盘9电连接。来自内部电路的信号通过这些连接输出到外部。
另一方面，为了防止例如从外部施加在内部电路上的静电所引起的内部电路的击穿，例如为了防止MIS晶体管的栅绝缘膜的击穿，在内部电路与电极焊盘9之间电连接保护元件11和12。
如图6所示，在大约定位于保护元件11和12之间的布线13上，设置输出端口29，用于从关联保护元件11和12引出各信号线8。因而，在其中形成保护元件11和12的区域上方，构成一个能够用作信号线区域10的区域。根据现有技术，例如，在位于内部电路侧(沿图6中横向的左侧)的布线13上设置各信号线8的输出端口29的情况下，关于信号线区域10，信号线8不设置在保护元件11上方。然而，在一个半导体器件中，其中从像LCD驱动器那样的内部电路扩展了(develop)大量输出，则由信号线数增加所引起的信号线区域10的尺寸增加对芯片面积施加了较大影响。因此，通过采用这样的结构，其中在大约定位在两个保护元件之间的布线上，设置输出端口29，以从关联保护元件11和12引出各信号线，则变得可以在保护元件12上方，并且进一步在迄今还未用作信号线区域10的保护元件11上方，布置信号线8。因此，即使信号线区域10变得更大，也可以避免芯片面积的增加。换句话说，通过在大约定位于两个保护元件之间的布线13上，设置从保护元件11和12的信号线输出端口29，变得可以将信号线8也布置在迄今还未用作信号线区域10的电极焊盘9下面的区域内，所以即使信号线区域10变得更大，也能避免芯片面积的增加。此外，在将信号线8布置在电极焊盘9下方的情况下，通过使电极焊盘9下方布置的布线的布线占用均匀，能使电极焊盘9的上表面相互接近齐平，也就是，能改善它们的平度。此外，通过使电极焊盘9的上表面相互接近齐平，可以使接合到其上的突起16的顶部相互接近齐平。
其次，以下关于半导体器件的制造过程的一例提供描述。图7至图11是示意表示制造过程中半导体器件的主要部分的平面图。沿图5中X-X’线所取的图6的截面图，与沿图7至图11中X-X’线所取的截面图相应。
首先，如图6所示，在半导体衬底21的主表面上，例如通过LOCOS方法形成元件隔离区域22，随后形成内部电路(未表示)以及保护元件11和12，其中该半导体衬底21构成具有基本平面圆形的半导体晶片。
随后，通过CVD(化学气相沉积)在半导体衬底21的主表面上沉积一个绝缘膜，并且然后通过光刻或干法蚀刻技术，在绝缘膜的预定位置形成接触孔H1。
随后，例如通过溅射，在绝缘膜上从下到上依次沉积例如氮化钛膜、钛膜、铝膜和氮化钛膜。然后通过光刻或干法蚀刻技术，使这样层叠的金属膜经历构图，以形成布线层M1。图7是示意表示布线层M1的平面图。也就是，在元件区域3和4内形成越过保护元件11和12的布线层M1。
同样地，然后在层间绝缘膜25中形成接触孔H2，并且在层间绝缘膜25上形成布线层M2。图8是示意表示布线层M2的平面图。也就是，在元件区域3内形成越过保护元件11的电源线27，而在元件区域4和5内形成越过保护元件12的信号线8。如上关于图4所述，从内部电路7向输出端口29逐步地排列信号线8。看情况，如上关于图4所述，来形成虚设线14。
同样地，然后在层间绝缘膜25中形成接触孔H3，并且在层间绝缘膜25上形成布线层M3。图9是示意表示布线层M3的平面图。也就是，在元件区域3内形成越过保护元件11的电源线27，而在元件区域4和5内形成越过保护元件12的信号线8。如上关于图4所述，从内部电路7向输出端口29逐步地排列信号线8。看情况，如上关于图4所述，来形成虚设线14。
同样地，然后在层间绝缘膜25中形成接触孔H4，并且在层间绝缘膜25上形成布线层M4。图10是示意表示布线层M4的平面图。也就是，在元件区域3、4和元件隔离区域5内，形成包括电极焊盘9的布线层M4。布线层M1至M3及作为半导体元件的保护元件11和12位于电极焊盘9下面，并且在布线层M1至M3中的电极焊盘9下方的布线占用相等。形成布线，以便在各电极焊盘9下方的布线占用相等。
随后，沉积用于表面保护的层间绝缘膜25，然后形成孔，对其部分地暴露布线层M4，并且形成电极焊盘9。图11是示意表示电极焊盘的平面图。
其次，例如通过溅射，在层间绝缘膜25上沉积一个诸如单一高熔点金属膜的导体膜，例如钛膜或钛钨膜，或者一个通过在钛膜上从下到上依次层叠镍膜和金膜而形成的层叠膜，并且在导体膜上形成一个光致抗蚀剂图形，以使突起形成区域暴露，并且覆盖另外区域。
然后，例如通过使用金的喷镀来形成突起16，随后除去光致抗蚀剂图形，并且随后通过蚀刻除去作为基膜的导体膜，以形成金属基膜26。这样完成在电极焊盘9上具有突起16的半导体器件1。
(第二实施例)
在先前第一实施例中，如图2所示，在沿芯片端侧按两行以Z字形排列有电极焊盘9的半导体器件中，在保护元件11和12之间设置用于信号线8的输出端口29。在本第二实施例中，将就一种其中在芯片端侧上形成用于信号线8的输出端口的半导体器件给出描述。
图12是示意表示根据本第二实施例的半导体器件中的主要部分的连接的平面图，其中电极焊盘9以透视状态表示。
如图12所示，在保护元件11的芯片端侧(沿图12中垂直方向的上侧)，形成用于信号线8的输出端口29，信号线8提供从保护元件11和12至内部电路7的电连接，由此信号线8能布置在保护元件12上方，并且进一步布置在保护元件11上方。因此，即使信号线数增加，也不需要扩大芯片面积。更特别地，因为在保护元件12上方设置一个信号线区域10作为信号线8所占用的区域，所以不必扩大芯片面积。
因此，在信号线数相同的条件下，通过应用本发明，能减小半导体芯片的主表面上的布线区域，特别是具有多输出结构的LCD驱动器的半导体芯片主表面之内占用的信号线区域。
(第三实施例)
在先前第一实施例中，如图2所示，在沿芯片端侧按两行以Z字形排列有电极焊盘9的半导体器件中，在保护元件11和12之间设置用于信号线8的输出端口29。在本第三实施例中，将就一种沿芯片端侧按一行直线排列电极焊盘9的半导体器件给出描述。
图13是示意表示根据本第三实施例的半导体器件中的主要部分的连接的平面图，其中电极焊盘9以透视状态表示。
如图13所示，即使在电极焊盘9的直线布局的情况下，也能从位于保护元件11和12之间的布线13上形成的输出端口29，引出提供从保护元件11和12至内部电路7的电连接的信号线8，并且能布置在保护元件12上方。因此，即使信号线数增加，也不需要扩大芯片面积。更特别地，因为在保护元件12上方设置一个信号线区域10作为信号线8所占用的区域，所以不必扩大芯片面积。
因此，在信号线数相同的条件下，通过应用本发明，能减小在半导体芯片的主表面上的布线区域，特别是在具有多输出结构的LCD驱动器的半导体芯片主表面之内占用的信号线区域。
(第四实施例)
在先前第三实施例中，如图13所示，在沿芯片端侧按一行直线排列有电极焊盘9的半导体器件中，在保护元件11和12之间设置用于信号线8的输出端口29。在本第四实施例中，以下将就一种其中在芯片端侧形成用于信号线8的输出端口29的半导体器件给出描述。
图14是示意表示根据本第四实施例的半导体器件中的主要部分的连接的平面图，其中电极焊盘9以透视状态表示。
如图14所示，在保护元件11的芯片端侧(沿图14中垂直方向的上侧)，形成用于信号线8的输出端口29，提供从保护元件11和12至内部电路7的电连接，由此信号线8能布置在保护元件12上方，并且进一步布置在保护元件11上方。因此，即使信号线数增加，也不需要增加芯片面积。更特别地，因为在保护元件12上方提供一个由信号线8所占用的信号线区域10，所以不必增加芯片面积。
因此，在信号线数相同的条件下，通过应用本发明，能减小在半导体芯片的主表面上的布线区域，特别是具有多输出结构的LCD驱动器的半导体芯片主表面之内占用的信号线区域。
虽然以上通过其实施例具体地描述了本发明，但是不用说本发明不限于以上实施例，而是在不违反本发明的精神的范围下，可以进行各种改变。
虽然在以上描述中本发明主要应用于LCD驱动器，它作为本发明的背景属于应用领域，但是对此不作限制。例如，本发明也可应用于具有如SRAM(静态随机存取存储器)或闪速存储器(EEPROM：电可擦除可编程只读存储器)这样的存储电路的半导体器件，或应用于一种在同一衬底上具有存储电路和逻辑电路两者的组合型的半导体器件。
虽然第一实施例所示的半导体器件是四层的布线衬底，但是对其不作限制，而是本发明也可应用于具有较大布线层数的半导体器件。
此外，虽然在第一实施例中，虚设线与内部电路和保护元件中的任何一个都不电连接，也就是，虚设线整个是虚设的并且处于浮动状态，它们可以由内部电路中布线的一部分来形成。
本发明可广泛用于半导体制造工业。

Claims (11)

1.一种半导体器件，包括：
一个内部电路，形成在一个半导体芯片的主表面上方；
多个第一和第二保护元件，用于保护所述内部电路免遭静电击穿，所述第一和第二保护元件被电互连；和
多条布线，用于将所述内部电路与所述第一和第二保护元件相互电连接，
所述半导体器件还包括：
一个第一区域，布置在所述半导体芯片的芯片端侧上，并且其中形成有所述第一保护元件；
一个第二区域，关于所述第一区域布置在所述半导体芯片的内侧上，并且其中形成有所述第二保护元件；和
一个第三区域，关于所述第二区域布置在所述半导体芯片的内侧上，并且其中形成有所述内部电路，
在所述第二区域的所述第一区域侧上，形成输出端口，用于来自所述第一和第二保护元件的所述布线。
2.根据权利要求1的半导体器件，其中所述布线布置在所述第二区域上方。
3.根据权利要求2的半导体器件，其中在所述半导体芯片的所述主表面上方，形成与所述内部电路电连接的多个电极焊盘，并且在一个与所述半导体芯片的所述主表面平行的平面区域内，在所述电极焊盘下方的布线占用率相等。
4.根据权利要求3的半导体器件，其中在所述布线占用率中包括多条虚设线，所述虚设线与所述内部电路及所述第一和第二保护元件中的任何一个都不电连接。
5.根据权利要求3的半导体器件，其中将突起接合到每一个所述电极焊盘。
6.根据权利要求5的半导体器件，其中所述突起沿所述芯片端侧按一行排列。
7.根据权利要求5的半导体器件，其中所述突起沿所述芯片端侧按两行以Z字形排列。
8.根据权利要求1的半导体器件，其中所述第一和第二保护元件是二极管。
9.根据权利要求1的半导体器件，其中所述内部电路是一个LCD驱动器电路。
10.一种半导体器件，包括：
一个内部电路，形成在一个半导体芯片的主表面上方；
多个第一和第二保护元件，用于保护所述内部电路免遭静电击穿，所述第一和第二保护元件被电互连；和
多条布线，用于将所述内部电路与所述第一和第二保护元件相互电连接，
所述半导体器件还包括：
一个第一区域，布置在所述半导体芯片的芯片端侧，并且其中形成有所述第一保护元件；
一个第二区域，关于所述第一区域布置在所述半导体芯片的内侧上，并且其中形成有所述第二保护元件；和
一个第三区域，关于所述第二区域布置在所述半导体芯片的内侧上，并且其中形成有所述内部电路，
其中在所述第一区域的所述芯片端侧上，形成输出端口，用于来自所述第一和第二保护元件的所述布线。
11.根据权利要求10的半导体器件，其中所述布线布置在所述第一和第二区域上方。
CN2006100074814A 2005-02-15 2006-02-14 半导体器件 Expired - Fee Related CN1822366B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP037129/2005 2005-02-15
JP2005037129A JP4846244B2 (ja) 2005-02-15 2005-02-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010142391A Division CN101807573A (zh) 2005-02-15 2006-02-14 半导体器件

Publications (2)

Publication Number Publication Date
CN1822366A true CN1822366A (zh) 2006-08-23
CN1822366B CN1822366B (zh) 2010-05-12

Family

ID=36814810

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010142391A Pending CN101807573A (zh) 2005-02-15 2006-02-14 半导体器件
CN2006100074814A Expired - Fee Related CN1822366B (zh) 2005-02-15 2006-02-14 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010142391A Pending CN101807573A (zh) 2005-02-15 2006-02-14 半导体器件

Country Status (5)

Country Link
US (2) US7629652B2 (zh)
JP (1) JP4846244B2 (zh)
KR (1) KR20060092093A (zh)
CN (2) CN101807573A (zh)
TW (1) TWI430431B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715082A (zh) * 2013-12-12 2015-06-17 北京华大九天软件有限公司 一种平板显示器设计中通过重复的特征形状实现窄边框布线轮廓的翼状布线方法
CN109377874A (zh) * 2018-12-21 2019-02-22 上海中航光电子有限公司 显示面板和显示装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846244B2 (ja) * 2005-02-15 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100828792B1 (ko) 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4951902B2 (ja) * 2005-06-30 2012-06-13 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
JP5123510B2 (ja) * 2006-09-28 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置
JP4882700B2 (ja) * 2006-11-22 2012-02-22 セイコーエプソン株式会社 集積回路装置及び電子機器
JP5147234B2 (ja) 2006-12-28 2013-02-20 パナソニック株式会社 半導体集積回路装置
JP5234717B2 (ja) * 2007-03-20 2013-07-10 ローム株式会社 半導体集積回路装置
JP5097096B2 (ja) * 2007-12-28 2012-12-12 パナソニック株式会社 半導体集積回路
JP5301231B2 (ja) * 2008-09-30 2013-09-25 株式会社テラミクロス 半導体装置
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
JP2010224084A (ja) * 2009-03-23 2010-10-07 Hitachi Displays Ltd 液晶表示装置
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
JP5315186B2 (ja) 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5746494B2 (ja) * 2010-11-24 2015-07-08 ルネサスエレクトロニクス株式会社 半導体装置、液晶ディスプレイパネル及び携帯情報端末
EP3534399A1 (en) * 2011-05-24 2019-09-04 Sony Corporation Semiconductor device
KR102272214B1 (ko) * 2015-01-14 2021-07-02 삼성디스플레이 주식회사 표시 장치
JP6664897B2 (ja) * 2015-07-22 2020-03-13 ルネサスエレクトロニクス株式会社 半導体装置
CN108511411B (zh) 2017-02-28 2021-09-10 株式会社村田制作所 半导体装置
JP2018142688A (ja) * 2017-02-28 2018-09-13 株式会社村田製作所 半導体装置
US11227862B2 (en) 2017-02-28 2022-01-18 Murata Manufacturing Co., Ltd. Semiconductor device
JP7451362B2 (ja) 2020-09-11 2024-03-18 キオクシア株式会社 半導体装置及び配線構造

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153844A (ja) * 1993-12-01 1995-06-16 Nec Corp 半導体集積回路装置
US5514892A (en) * 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
WO1997000462A1 (fr) * 1995-06-16 1997-01-03 Hitachi, Ltd. Afficheur a cristaux liquides convenant a un cadre etroit
KR100197989B1 (ko) * 1996-06-24 1999-06-15 김영환 정전기 보호회로를 구비한 반도체장치
JP3948822B2 (ja) * 1998-04-21 2007-07-25 ローム株式会社 半導体集積回路
JP3693843B2 (ja) * 1999-02-25 2005-09-14 株式会社日立製作所 液晶表示装置
US6825504B2 (en) * 1999-05-03 2004-11-30 Hitachi, Ltd. Semiconductor integrated circuit device and method of manufacturing the same
JP4017060B2 (ja) * 2000-09-06 2007-12-05 株式会社ルネサステクノロジ 半導体装置
JP4298179B2 (ja) 2001-02-13 2009-07-15 セイコーインスツル株式会社 半導体装置
JP4907797B2 (ja) * 2001-08-21 2012-04-04 ルネサスエレクトロニクス株式会社 半導体集積回路および液晶表示装置
JP2004006691A (ja) * 2002-03-29 2004-01-08 Sanyo Electric Co Ltd 半導体集積回路装置
TW200305272A (en) * 2002-03-29 2003-10-16 Sanyo Electric Co Semiconductor integrated circuit device
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2004296998A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4428504B2 (ja) * 2003-04-23 2010-03-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP5008840B2 (ja) * 2004-07-02 2012-08-22 ローム株式会社 半導体装置
JP4846244B2 (ja) * 2005-02-15 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715082A (zh) * 2013-12-12 2015-06-17 北京华大九天软件有限公司 一种平板显示器设计中通过重复的特征形状实现窄边框布线轮廓的翼状布线方法
CN109377874A (zh) * 2018-12-21 2019-02-22 上海中航光电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20060180864A1 (en) 2006-08-17
US7629652B2 (en) 2009-12-08
KR20060092093A (ko) 2006-08-22
US8294214B2 (en) 2012-10-23
JP2006228770A (ja) 2006-08-31
CN1822366B (zh) 2010-05-12
TW200723498A (en) 2007-06-16
CN101807573A (zh) 2010-08-18
US20100059882A1 (en) 2010-03-11
TWI430431B (zh) 2014-03-11
JP4846244B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
CN1822366A (zh) 半导体器件
CN1309077C (zh) 使用低介电常数材料膜的半导体器件及其制造方法
CN1211832C (zh) 半导体器件及其制造方法
CN1276468C (zh) 半导体器件及其制造方法
CN1183593C (zh) 半导体装置
CN1945817A (zh) 半导体器件及其制造方法
CN1187814C (zh) 输入/输出单元配置方法和半导体装置
CN1901178A (zh) 继电板及具有继电板的半导体器件
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1956173A (zh) 半导体器件以及其制造方法
CN1682259A (zh) 显示器件及其制造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1702533A (zh) 显示装置用基板、其制造方法及显示装置
CN1815733A (zh) 半导体装置及其制造方法
CN1976019A (zh) 在电极衬垫之下集成电子器件的半导体装置
CN1957464A (zh) 半导体器件、配线基板及其制造方法
CN1722414A (zh) 半导体器件及其制造方法
CN1866527A (zh) 薄膜晶体管阵列面板及其方法
CN101034693A (zh) 半导体器件以及半导体器件的制造方法
CN1581472A (zh) 布线板及其制造方法、半导体器件及其制造方法
CN1906757A (zh) 半导体装置
CN1830083A (zh) 半导体器件及其制造方法
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器
CN1897268A (zh) 半导体装置
CN1237591C (zh) 半导体装置的制造方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100913

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KANAGAWA, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100913

Address after: Kanagawa

Patentee after: Renesas Electronics Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

ASS Succession or assignment of patent right

Owner name: RENESAS SP DRIVERS INC.

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20141010

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141010

Address after: Kanagawa, Japan

Patentee after: Synaptics Display Devices G.K.

Address before: Kanagawa

Patentee before: Renesas Electronics Corp.

C56 Change in the name or address of the patentee

Owner name: SYNAPTICS DISPLAY DEVICE, K. K.

Free format text: FORMER NAME: RENESAS SP DRIVERS INC.

Owner name: SYNAPTICS DISPLAY DEVICES K. K.

Free format text: FORMER NAME: SYNAPTICS DISPLAY DEVICE, K. K.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Synaptics Japan G.K.

Address before: Kanagawa, Japan

Patentee before: Synaptics Japan G.K.

Address after: Kanagawa, Japan

Patentee after: Synaptics Japan G.K.

Address before: Kanagawa, Japan

Patentee before: Synaptics Display Devices G.K.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Synaptics Japan G.K.

Address before: Kanagawa, Japan

Patentee before: Synaptics Japan G.K.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Synaptics Japan G.K.

Address before: Tokyo, Japan

Patentee before: Synaptics Japan G.K.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20220214