CN1797724A - 制造快闪存储器件的方法 - Google Patents

制造快闪存储器件的方法 Download PDF

Info

Publication number
CN1797724A
CN1797724A CN200510106945.2A CN200510106945A CN1797724A CN 1797724 A CN1797724 A CN 1797724A CN 200510106945 A CN200510106945 A CN 200510106945A CN 1797724 A CN1797724 A CN 1797724A
Authority
CN
China
Prior art keywords
buffer oxide
spacing body
oxide film
dielectric film
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510106945.2A
Other languages
English (en)
Inventor
李承撤
朴相昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1797724A publication Critical patent/CN1797724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种制造快闪存储器件的方法，其中于栅极线及源/漏极形成后，而于接触区的绝缘膜隔件被去除前，于该栅极线与该绝缘膜隔件间形成的一高品质缓冲氧化物膜，经由退火工艺而调整为致密。如此可避免当绝缘膜隔件被去除时，由于栅极的暴露金属层，因而出现异常氧化，原因是：在绝缘膜隔件被去除后，至少残留部分缓冲氧化物膜。

Description

制造快闪存储器件的方法
技术领域
公开一种可防止栅极线中的金属层异常氧化的快闪存储器件的制造方法。
背景技术
NAND快闪存储器件的存储单元阵列具有串珠状结构。该串珠状结构包括一连结至一位线的漏极选择晶体管、一连结至共通源极的源极选择晶体管、以及以串行方式而连结于漏极选择晶体管与源极选择晶体管间的多个存储单元。绝缘膜隔件形成于该选择晶体管的栅极线及该存储单元的侧壁上。
于经由杂质离子注入而形成源极/漏极后，必须于共通源极及漏极上形成接触插塞。为了确保获得接触余量，相邻于接触区的绝缘膜隔件被去除。于依次形成缓冲氧化物膜及缓冲氮化物膜来形成自对准接触(后文称之为「SAC」)后，进行激活注入源极/漏极的杂质的退火工艺。
于前文说明中，绝缘膜隔件经由使用磷酸湿蚀刻约20分钟去除。此种情况下，由于制造工艺特性故，绝缘膜隔件的上部比隔件下部宽。因此理由故，当绝缘膜隔件上部先被去除时，缓冲氧化物膜暴露出。缓冲氧化物膜具有与包含氮化物膜的绝缘膜隔件的蚀刻选择性不同的蚀刻选择性，如此具有显著较低的蚀刻速率。但当绝缘膜隔件被去除时，缓冲氧化物膜经蚀刻，如此暴露出栅极线上的金属层(例如钨层)。
结果于随后的自对准接触(SAC)工艺，当形成缓冲氧化物膜时，金属层可能产生异常氧化，而于金属层出现剥离现象。如此可能导致器件的故障。
图1为相片，显示经由异常氧化现象所产生的剥离现象。如图1所示，于发生异常氧化部分出现金属层的剥离。如此造成图案的塌陷，相邻的栅极线变成彼此电接触，结果导致发生短路或故障。
发明内容
如此有鉴于前述问题，公开一种制造快闪存储器件的方法，其中于栅极线与源极/漏极形成后，而于接触区的绝缘膜隔件被去除前，利用退火工艺而让形成于栅极线与绝缘膜隔件间的缓冲氧化物膜的薄膜品质变得更致密。结果，可防止当绝缘膜隔件被去除时，因暴露于栅极上的金属层发生异常氧化现象，藉此提高制造工艺的可靠度。
一具体例中，公开一种制造一快闪存储器件的方法，该方法包括：形成一栅极线于一半导体衬底上；依次形成一缓冲氧化物膜及氮化物膜于包括该栅极线的整体结构上；利用毯覆式蚀刻工艺来蚀刻该氮化物膜，因而形成一绝缘膜隔件；经由使用该栅极线及该绝缘膜隔件作为一离子注入掩模，来形成杂质区于该半导体衬底；进行退火工艺俾便让该缓冲氧化物膜变致密；去除该绝缘膜隔件；以及进行一自对准接触工艺。
公开的方法可进一步包括于缓冲氧化物膜形成前，利用离子注入工艺，使用该栅极线作为离子注入掩模，来形成低浓度杂质区于该半导体衬底。
绝缘膜隔件可使用磷酸利用湿蚀刻工艺去除。此种情况下，湿蚀刻工艺可包括去除绝缘膜隔件，伴以考虑缓冲氧化物膜的蚀刻速率及厚度，但隔件的去除只至缓冲氧化物膜残留的程度。例如湿蚀刻工艺可进行5分钟至25分钟。
此外，于绝缘膜隔件去除后，缓冲氧化物膜可残留50埃至150埃范围的厚度。
附图说明
图1为相片，显示因异常氧化所造成的金属层的剥离；以及
图2A至2F为剖面图，说明一种所公开的快闪存储器件的制造方法。
附图标记说明
201    半导体衬底
202    穿隧氧化物膜
203    浮动栅极
204    介电膜
205    控制栅极
206    金属层
207    硬掩模
208    栅极线
209    结区
209L   低浓度杂质区
209H   高浓度杂质区
210    密封氮化物膜
211    缓冲氧化物膜
212a   绝缘膜隔件
具体实施方式
本发明的范围并非受此处所述的优选具体例的囿限。
同时，当描述一张薄膜于另一张薄膜「之上」或半导体衬底「之上」时，该薄膜可直接接触该另一薄膜或该半导体衬底。或者一第三薄膜可插置于该薄膜与该另一薄膜或半导体衬底间。此外，附图中，各层厚度及尺寸经夸大以求方便解说与以求清晰。类似的参考标记用来识别相同部分或类似部分。
图2A至图2F为剖面图，说明所公开的一种快闪存储器件的制法。首先参照图2A，栅极线208形成于半导体衬底201上。栅极线208可变成存储单元的栅极线或选择晶体管的栅极线。图2A中显示选择晶体管的栅极线。此种情况下，栅极线208形成为典型形成的绝缘膜隔件厚度的两倍那样窄。
同时，栅极线208可以存储单元的栅极线的相同方式，具有穿隧氧化物膜202、浮动栅极203、介电膜204、控制栅极205、金属层206及硬掩模207组成的堆叠结构。此种情况下，于随后工艺，进行电连结选择晶体管的浮动栅极203与控制栅极205的额外工艺。
同时介电薄膜可未形成于选择晶体管区，但可电连结浮动栅极203与控制栅极205。
于栅极线208形成后，低浓度杂质区209L利用离子注入工艺而形成于栅极线208间的半导体衬底201。此种情况下，当形成栅极线208时，最下层的穿隧氧化物膜202残留于半导体衬底201上。如此可用作为屏蔽氧化物膜而用于离子注入工艺，来防止因离子注入所造成的半导体衬底201表面的损伤。
其次参照图2B，密封氮化物膜210、缓冲氧化物膜211及氮化物膜212依次形成于包括栅极线208的全体结构上。此种情况下，密封氮化物膜210可形成至50埃至100埃范围的厚度，缓冲氧化物膜211可形成至150埃至300埃范围的厚度，以及氮化物膜212可形成至500埃至800埃范围的厚度。同时缓冲氧化物膜211优选使用LP-TEOS形成。
参照图2C，氮化物膜212、缓冲氧化物膜211及密封氮化物膜210利用毯覆式蚀刻法而被依次蚀刻，藉此形成一绝缘膜隔件212a。此种情况下，穿隧氧化物膜202残留于半导体衬底201上有预定厚度，来防止因蚀刻对半导体衬底201表面造成的损伤的产生。举例言之，穿隧氧化物膜202可残留50埃至150埃范围的厚度。
参照图2D，利用离子注入工艺，使用绝缘膜隔件212a与栅极线208作为离子注入掩模，形成高浓度杂质区209H于半导体衬底201。藉此形成具有LDD结构的结区209。此种情况下，形成于源极选择线间的结区变成连结至接地端子的一共通源极；以及形成于漏极选择线间的该结区变成漏极。
参照图2E，现有技术中，首先去除绝缘膜隔件212a。于沉积缓冲氧化物膜及氮化物膜来实施SAC工艺后，进行退火工艺来激活注入结区209内部的杂质。但绝缘膜隔件212a被去除前，进行退火工艺。此退火工艺于氮气环境下于700℃至1000℃范围的温度进行10至30分钟范围的时间段。
此种退火工艺允许被注入结区213的杂质被激活，以及允许补偿因离子注入所造成的损害。也可让缓冲氧化物膜211变致密。为何先进行退火工艺的理由为于蚀刻绝缘膜隔件212a之前让缓冲氧化物膜211变成更致密。
参照图2F，去除绝缘膜隔件(图2E的212a)。如此允许于栅极线208间确保获得接触插塞的形成工艺的工艺余量，也让栅极线208间的间距如同被去除的绝缘膜隔件(图2E的212a)的厚度一般狭窄。因此可提高集成度。
此种情况下，可使用磷酸(H3PO4)去除绝缘膜隔件(图2E的212a)。考虑蚀刻速率及缓冲氧化物膜211的厚度，优选进行使用磷酸的湿蚀刻工艺来完全去除绝缘膜隔件，但进行湿蚀刻的时间只至可残留缓冲氧化物膜211的程度。举例言之，可进行湿蚀刻工艺经历5分钟至25分钟范围的时间段。
于未进行退火工艺，但进行使用磷酸的湿蚀刻工艺的情况下，缓冲氧化物膜211的蚀刻速率约为8至15埃/分钟。但于如图2E所示，首先进行退火工艺，然后进行使用磷酸的湿蚀刻工艺的情况下，缓冲氧化物膜211的蚀刻速率低至约2埃/分钟至2.5埃/分钟。
因此唯有当首先进行退火，以及然后去除绝缘膜隔件，但蚀刻去除相等厚度的绝缘膜隔件时，缓冲氧化物膜211可残留来防止金属层206的暴露。缓冲氧化物膜211也可防止由于金属层206产生的异常氧化所造成的剥离现象发生。
同时，缓冲氧化物膜211可保持完好，然后用于随后的SAC工艺。但若于随后SAC工艺要求具有良好薄膜品质的缓冲氧化物膜211，则该缓冲氧化物膜211可被去除。
虽然未显示于附图，但SAC工艺用的新的缓冲氧化物膜及氮化物膜依次形成于包括该栅极线208的整体结构上。随后，利用典型SAC工艺，层间绝缘膜形成于整个表面上，接触孔形成于结区209上，以及依次形成接触插塞及金属线。
如前文说明，根据所公开的快闪存储器件的制造方法，于栅极线及源/漏极形成后，而于接触区的绝缘膜隔件被去除前，形成于该栅极线与该绝缘膜隔件间的一高品质缓冲氧化物膜经由退火工艺而调整为致密。如此可防止当绝缘膜隔件被去除时，发生金属层的异常氧化。如此所公开的方法可提高快闪存储器件的制造工艺的可靠度。
虽然已经参照优选实施例做出前文说明，但本领域技术人员了解可未悖离本公开的范围及随附的权利要求的精髓及范围而做出变化及修改。

Claims (18)

1.一种制造一快闪存储器件的方法，包括：
形成一栅极线于一半导体衬底上；
依次形成一缓冲氧化物膜及一氮化物膜于该栅极线上；
利用毯覆式蚀刻工艺来蚀刻该氮化物膜，因而形成一绝缘膜隔件；
经由使用该栅极线及该绝缘膜隔件作为一离子注入掩模，来形成杂质区于该半导体衬底；
进行退火工艺从而使该缓冲氧化物膜变得致密；
去除该绝缘膜隔件；以及
进行一自对准接触工艺。
2.如权利要求1所述的方法，进一步包括于缓冲氧化物膜形成前，利用离子注入工艺，使用该栅极线作为离子注入掩模，来形成低浓度杂质区于该半导体衬底。
3.如权利要求1所述的方法，其中该绝缘膜隔件利用使用磷酸的湿蚀刻法去除。
4.如权利要求3所述的方法，其中该湿蚀刻法包括去除该绝缘膜隔件，而未去除该缓冲氧化物膜。
5.如权利要求3所述的方法，其中该湿蚀刻法进行5至25分钟的时间。
6.如权利要求3所述的方法，其中于该绝缘膜隔件被去除后，留下的缓冲氧化物膜的厚度保持为50埃至150埃的范围。
7.一种制造一快闪存储器件的方法，包括：
形成一栅极线于一半导体衬底上；
依次形成一缓冲氧化物膜及一氮化物膜于该栅极线上；
利用毯覆式蚀刻工艺来蚀刻该氮化物膜，藉此由该氮化物膜的残留部分而形成一绝缘膜隔件；
经由使用该栅极线及该绝缘膜隔件作为一离子注入掩模，来形成杂质区于该半导体衬底；
进行退火工艺从而使该缓冲氧化物膜变得致密；
去除该绝缘膜隔件而未去除该缓冲氧化物膜。
8.如权利要求7所述的方法，进一步包括于缓冲氧化物膜形成前，利用离子注入工艺，使用该栅极线作为离子注入掩模，来形成低浓度杂质区于该半导体衬底。
9.如权利要求7所述的方法，其中该绝缘膜隔件利用使用磷酸的湿蚀刻法去除。
10.如权利要求9所述的方法，其中该湿蚀刻工艺包括：经由考虑绝缘膜隔件及缓冲氧化物膜的蚀刻速率以及计时该湿蚀刻工艺，以至少残留部分缓冲氧化物膜，从而去除该绝缘膜隔件而未去除该缓冲氧化物膜。
11.如权利要求10所述的方法，其中该湿蚀刻工艺进行5分钟至25分钟的时间段。
12.如权利要求10所述的方法，其中于该绝缘膜隔件被去除后，残留的缓冲氧化物膜的厚度为50埃至150埃的范围。
13.一种制造一快闪存储器件的方法，包括：
形成一栅极线于一半导体衬底上；
依次形成一缓冲氧化物膜及一氮化物膜于该栅极线上；
利用毯覆式蚀刻工艺来蚀刻该氮化物膜，藉此形成一绝缘膜隔件于该缓冲氧化物膜之上；
经由使用该栅极线及该绝缘膜隔件作为一离子注入掩模，来形成杂质区于该半导体衬底；
进行退火工艺从而使该缓冲氧化物膜变得致密；
去除该绝缘膜隔件而未去除全部该缓冲氧化物膜。
14.如权利要求13所述的方法，进一步包括于缓冲氧化物膜形成前，利用离子注入工艺，使用该栅极线作为离子注入掩模，来形成低浓度杂质区于该半导体衬底。
15.如权利要求13所述的方法，其中该绝缘膜隔件利用使用磷酸的湿蚀刻法去除。
16.如权利要求15所述的方法，其中该湿蚀刻工艺包括经由限制湿蚀刻法的时间来完全去除该绝缘膜隔件，而未去除该缓冲氧化物膜。
17.如权利要求16所述的方法，其中该湿蚀刻工艺进行5分钟至25分钟的时间段。
18.如权利要求17所述的方法，其中于该绝缘膜隔件被去除后，残留的缓冲氧化物膜的厚度为50埃至150埃的范围。
CN200510106945.2A 2004-12-28 2005-09-22 制造快闪存储器件的方法 Pending CN1797724A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR114142/04 2004-12-28
KR1020040114142A KR100632654B1 (ko) 2004-12-28 2004-12-28 플래시 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN1797724A true CN1797724A (zh) 2006-07-05

Family

ID=36612255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510106945.2A Pending CN1797724A (zh) 2004-12-28 2005-09-22 制造快闪存储器件的方法

Country Status (5)

Country Link
US (1) US20060141725A1 (zh)
JP (1) JP4892198B2 (zh)
KR (1) KR100632654B1 (zh)
CN (1) CN1797724A (zh)
TW (1) TWI276207B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845720B1 (ko) * 2006-11-30 2008-07-10 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그의 제조방법
KR100800675B1 (ko) * 2006-12-21 2008-02-01 동부일렉트로닉스 주식회사 플래쉬 메모리 소자의 제조 방법
KR100940661B1 (ko) 2007-12-24 2010-02-05 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
KR100932135B1 (ko) * 2007-12-27 2009-12-16 주식회사 동부하이텍 플래쉬 메모리 소자 제조방법
KR100944342B1 (ko) * 2008-03-13 2010-03-02 주식회사 하이닉스반도체 플로팅 바디 트랜지스터를 갖는 반도체 소자 및 그 제조방법
US20100032813A1 (en) * 2008-08-08 2010-02-11 Texas Instruments Incorporated Ic formed with densified chemical oxide layer
US9287282B2 (en) * 2014-01-28 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a logic compatible flash memory

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515715B2 (ja) * 1984-02-24 1996-07-10 株式会社日立製作所 半導体集積回路装置の製造方法
JPS62188375A (ja) * 1986-02-14 1987-08-17 Hitachi Ltd 半導体集積回路装置
JP2975484B2 (ja) * 1992-07-15 1999-11-10 三菱電機株式会社 不揮発性半導体記憶装置およびその製造方法
JP3238556B2 (ja) * 1993-12-06 2001-12-17 株式会社東芝 不揮発性半導体記憶装置
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JPH11214547A (ja) * 1998-01-26 1999-08-06 Ricoh Co Ltd 半導体装置及びその製造方法
US6025267A (en) * 1998-07-15 2000-02-15 Chartered Semiconductor Manufacturing, Ltd. Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices
US6277674B1 (en) * 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
KR100366619B1 (ko) * 1999-05-12 2003-01-09 삼성전자 주식회사 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
JP4149644B2 (ja) * 2000-08-11 2008-09-10 株式会社東芝 不揮発性半導体記憶装置
JP3961211B2 (ja) * 2000-10-31 2007-08-22 株式会社東芝 半導体装置の製造方法
US6506650B1 (en) * 2001-04-27 2003-01-14 Advanced Micro Devices, Inc. Method of fabrication based on solid-phase epitaxy for a MOSFET transistor with a controlled dopant profile
US7002223B2 (en) * 2001-07-27 2006-02-21 Samsung Electronics Co., Ltd. Semiconductor device having elevated source/drain
US6818504B2 (en) * 2001-08-10 2004-11-16 Hynix Semiconductor America, Inc. Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
JP4540899B2 (ja) * 2001-09-13 2010-09-08 パナソニック株式会社 半導体装置の製造方法
KR100406180B1 (ko) * 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100432888B1 (ko) * 2002-04-12 2004-05-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP2004014875A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
US6740571B2 (en) * 2002-07-25 2004-05-25 Mosel Vitelic, Inc. Method of etching a dielectric material in the presence of polysilicon
KR100500448B1 (ko) * 2003-02-06 2005-07-14 삼성전자주식회사 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
JP2004363457A (ja) * 2003-06-06 2004-12-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US20050054164A1 (en) * 2003-09-09 2005-03-10 Advanced Micro Devices, Inc. Strained silicon MOSFETs having reduced diffusion of n-type dopants
KR20050048114A (ko) * 2003-11-19 2005-05-24 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US7005700B2 (en) * 2004-01-06 2006-02-28 Jong Ho Lee Double-gate flash memory device

Also Published As

Publication number Publication date
JP2006190935A (ja) 2006-07-20
TWI276207B (en) 2007-03-11
JP4892198B2 (ja) 2012-03-07
KR20060075365A (ko) 2006-07-04
TW200623341A (en) 2006-07-01
US20060141725A1 (en) 2006-06-29
KR100632654B1 (ko) 2006-10-12

Similar Documents

Publication Publication Date Title
CN1797724A (zh) 制造快闪存储器件的方法
CN1097307C (zh) 半导体器件的制造方法
CN1725470A (zh) 制造快闪存储器元件的方法
CN1149679C (zh) 半导体存储器件及其制造方法
CN1841707A (zh) 形成存储器件的方法
US20110045651A1 (en) Semiconductor device and method of fabrication thereof
CN100336202C (zh) 制造闪存器件的方法
US20030211689A1 (en) Nonvolatile memory device with a non-planar gate-insulating layer and method of fabricating the same
CN1303670C (zh) 制造nand快闪器件的方法
CN1862820A (zh) 快闪存储器及其制造方法
CN1750235A (zh) 非易失性存储装置中形成栅电极的方法
CN1209648A (zh) 制作半导体器件的方法
CN1832134A (zh) 于半导体装置中形成栅电极图案的方法
CN1705086A (zh) 用于制造具有多栅氧化膜的半导体器件的方法
CN1591835A (zh) 一种电可擦除可编程只读存储器单元的制造方法
CN100403515C (zh) 制造半导体器件的方法
CN1901166A (zh) 制造dram半导体存储器的接触结构的方法
CN1275322C (zh) 只读存储器的制造方法
KR100455847B1 (ko) 반도체 소자의 게이트 전극 형성 방법
CN1279619C (zh) 垂直式只读存储器及其制造方法
JP2005150687A (ja) 半導体記憶装置の製造方法
KR100741275B1 (ko) 반도체 소자 제조 방법
US6184084B1 (en) Method to elimate silicide cracking for nand type flash memory devices by implanting a polish rate improver into the second polysilicon layer and polishing it
CN1259714C (zh) 具有浅接面的非挥发性内存的制造方法
CN1567568A (zh) 非挥发性存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication