CN1209648A - 制作半导体器件的方法 - Google Patents
制作半导体器件的方法 Download PDFInfo
- Publication number
- CN1209648A CN1209648A CN98117379A CN98117379A CN1209648A CN 1209648 A CN1209648 A CN 1209648A CN 98117379 A CN98117379 A CN 98117379A CN 98117379 A CN98117379 A CN 98117379A CN 1209648 A CN1209648 A CN 1209648A
- Authority
- CN
- China
- Prior art keywords
- film
- component materials
- grid
- grid component
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 84
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 239000010408 film Substances 0.000 claims description 206
- 239000000463 material Substances 0.000 claims description 108
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
- 239000011810 insulating material Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 9
- 238000010276 construction Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
Abstract
一种制作半导体器件的方法通过形成于在第一薄膜(10)开口的内侧的第二薄膜的开口部分向基片(1)中掺杂以形成沟道区(3),通过深刻蚀方法,去除第二薄膜(11),形成一个槽,在基片(1)上形成低浓度杂质扩散层(12)和导电类型与其相反的杂质扩散层(13),去除薄膜(4)暴露在槽底的部分,在槽中形成由绝缘材料组成的侧壁(14),将侧壁(14)周围的膜(10,4)去除,向基片(1)中掺杂形成源极/漏极扩散层(15)。
Description
本发明涉及一种制作半导体器件的方法，尤其是有寄生电容被降低的MOS晶体管的半导体器件的制作方法。
为了提高半导体器件中CMOS晶体管的运行速度，目前采用的一种方法是，降低MOS晶体管的源极/漏极高浓度杂质扩散区与基片之间的扩散层电容。为了降低上述扩散层电容，一种有效的方法是降低一个沟道区的基片杂质浓度，然而，随着晶体管的微结构细微化程度日益增强，基片杂质浓度越来越趋于增大。基于这种情况，目前还提出了一种降低扩散层电容的方法，即在用光刻工艺形成晶体管的过程中限制杂质掺入一个沟道区，而是让沟道离子仅掺入形成栅电极的一个区域。此外，在最近出现的MOS晶体管中，为了增强微结构，又引入了一种器件结构(称之为袋结构)，在这种结构中，就在低浓度杂质层的下方掺入导电类型与源极/漏极扩散层的LDD结构或低浓度杂质层的导电类型相反的杂质，以防止源极/漏极扩散层周围的耗尽层的扩展，从而抑制短路沟道效应。在此结构中，用于袋状部分的杂质的存在也会提高漏极扩散层的电容，所以采用的方法是，仅在栅-漏极(源极)扩散层边界的周围掺入导电类型与漏极(源极)扩散层相反的杂质。
下面结合附图对该现有技术加以说明。图1A至1D是显示制作半导体器件的一种现有方法之过程的示意图。
首先，如图1A所示，在半导体基片1上形成一个合乎要求的槽(图中未示出)和元件隔离区18。
接着，如图1B所示，利用光刻工艺形成掩膜22，利用该掩膜在与半导体基片1上一个预定栅极形成部分相对应的区域(半导体基片1上将要形成栅极的区域)上进行离子注入，以形成一个沟道区3。
再接着，如图1C所示，形成一个栅绝缘膜2，在栅绝缘膜2上淀积一种栅极材料。用光刻工艺在相应于沟道区域3的位置上形成栅极4’，形成栅极4’的光刻工艺过程需要一个边缘余量(第一掩膜定位边缘)，使其在定位上与沟道区域3的光刻相一致。
然后，如图1D所示，用光刻工艺形成掩膜23，利用掩膜23和栅极4’作为掩膜在半导体基片1上形成一个LDD结构低浓度扩散层12和一个具有相反导电类型用来抑制耗尽层扩展进入基片内部的杂质(袋杂质)层13。与形成栅极4’的情况相同，形成掩膜23的光刻过程也需要一个边缘余量(第二掩膜定位边缘)，使其在定位上与用来形成沟道区域3的光刻相一致。
再然后，如图2A所示，在栅极4’的侧表面上形成由一层绝缘膜构成的侧壁14，利用栅极4’和侧壁14作为掩膜，通过离子注入将高浓度杂质掺入半导体基片1，形成相应于一个高浓度杂质扩散层的源极和漏极15。
之后，如图2B所示，在上述结构上形成一个绝缘膜20’，在绝缘膜20’形成接触孔16，再在绝缘膜20’上形成一个连线17。
如上所述，在制作具有MOS晶体管的半导体器件的现有方法中，在形成沟道区域3、形成栅极4’和为形成LDD低浓度杂质扩散层而进行的掺袋杂质这些实际制作过程中，第一和第二掩膜定位边是不可避免的。
在这种情况下，由于定位边缘的存在，源极/漏极扩散层与沟道区域之间的交迭区域增大，使源极/漏极扩散层与沟道区域3或半导体基片之间的扩散层电容增大。因此，半导体器件中的电路运行速度下降。即使在元件被设计成更小的情况下，上述定位边缘也是需要的，由于器件的小型化，它成为提高运行速度的一个巨大障碍。
所以，本发明的一个目的是降低具有LDD袋结构的半导体器件中的源极/漏极扩散层电容。
此外，本发明还有另一个目的，即提供一种制作半导体器件的方法，使它能够增强具有LDD袋结构的半导体器件的元件结构的微结构，并降低其源极/漏极扩散层电容。
为实现上述目的，本发明提供一种制作半导体器件的方法，其特征在于，它包括以下步骤：
在一个半导体基片上形成一个栅绝缘膜，在所述栅绝缘膜上形成一个第一栅极组份材料膜；
在所述第一栅极组份材料膜上形成第一薄膜，有选择地去除第一薄膜上将要在那里形成一个栅电极的一部分，从而在第一薄膜上形成一个开口部分。
在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的周围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部分暴露出来；
利用第一薄膜和第二薄膜作为掩膜，掺沟道区域杂质于半导体基片之中，形成沟道区；
在第一栅电极组份材料膜的位于第二薄膜之内的部分上形成第二栅电极组份材料膜；
利用第一薄膜和第二栅电极组份材料膜作为掩膜，去除第二薄膜，在第一薄膜与第二栅极组份材料膜之间形成一个槽，并将第一栅极组份材料膜相应于槽的部分暴露出来；
通过槽将杂质掺于半导体基片中，形成一个低浓度杂质扩散层；
将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方；
在形成槽之后去除第一薄膜的残余，并去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分；
形成由绝缘膜组成的一个侧壁，以覆盖第二栅极组份材料膜、覆盖第一栅极组份膜残留在第二栅极组份材料膜之下的部分；以及
利用第一栅极组份材料膜的残余部分、第二栅极组材料膜和所述侧壁作为掩膜，将高浓度杂质掺于半导体基片中以形成源极和漏极。
在上述半导体器件制作方法中，在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部分暴露出来的步骤是通过在所述暴露表面上形成一个第二薄膜材料层，对所述第二薄膜材料层进行深刻蚀，在第一薄膜的开口部分的内侧表面周围留有第二薄膜，并将第二栅极组份材料膜处在第二薄膜的内侧的区域暴露出来完成的。
在上述半导体器件制作方法中，形成由绝缘膜组成的一个侧壁，以覆盖第二栅极组份材料膜、覆盖第一栅极组份膜残留在第二栅极组份材料膜之下的部分的步骤是通过在暴露的表面上形成一个绝缘薄膜材料层，对绝缘薄膜材料层进行深刻蚀，只在相应于槽的位置留有所述绝缘薄膜完成的。
在上述半导体器件制作方法中，在暴露表面上形成绝缘薄膜材料层的进行是在形成槽之后去除残留的第一薄膜的步骤之前进行的，也是在去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分的步骤之前进行的。
在上述半导体器件制作方法中，在暴露表面上形成绝缘薄膜材料层的进行是在形成槽之后去除残留的第一薄膜的步骤之后进行的，也是在去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分的步骤之后进行的。
在上述半导体器件制作方法中，通过槽将杂质掺于半导体基片中，形成一个低浓度杂质扩散层的步骤和将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方的步骤是在第一栅极组份材料膜存在于相应于槽的区域时进行的。
在上述半导体器件制作方法中，通过槽将杂质掺于半导体基片中，形成一个低浓度杂质扩散层的步骤和将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方的步骤是在第一栅极组份材料膜已经被从相应于槽的区域中去除后进行的。
如上所述，现有技术中所采用的掩膜定位边缘已经不再需要了，源极和漏极的扩散层和导电类型与被掺入沟道区的LDD低浓度杂质相反的杂质扩散层的接触、和LDD低浓度杂质扩散层的下部表面的接触被降到最小。所以，即使当元件结构进一步小型化时，结电容也能被降低；并减小了MOS晶体管的寄生电容。因此，即使对于高集成度设计、元件结构微小的半导体器件，其运行速度也能被显著提高，而且，具有所期望特性的双层结构栅极也很容易地获得了。
图1A至1D是显示一种现有半导体器件制作方法的横断剖视示意图；
图2A至2B是显示上述现有半导体器件制作方法的横断剖视示意图；
图3A至3D是显示本发明所提供的半导体器件制作方法的一个实施例的横断剖视示意图；
图4A至4D是显示本发明所提供的半导体器件制作方法的一个实施例的横断剖视示意图；
图5A至5C是显示本发明所提供的半导体器件制作方法的一个实施例的横断剖视示意图；
图6A至6D是显示本发明所提供的半导体器件制作方法的另一个实施例的横断剖视示意图；
下面结合附图对本发明的最佳实施例加以说明。
图3A至3D、4A至4D和5A至5C是显示本发明所提供的半导体器件制作方法的一个实施例的横断剖视示意图；
首先，如图3A所示，在半导体基片1(例如硅片)上形成一个合乎要求的槽(图中未示出)和元件隔离区域18。
然后，如图3B所示，在半导体基片1(以及元件隔离区域18)的表面上形成一个栅绝缘膜2(例如二氧化硅膜)，在栅绝缘膜2上生长并形成厚度约为500至1500埃的由第一栅极组份材料(例如掺磷的多晶硅)组成的一个薄膜4。之后，在薄膜4上形成厚度约为2000埃的一个第一薄膜10(例如一个氮化硅薄膜)。
然后，如图3C所示，利用光刻工艺有选择地去除第一薄膜10上相应于一个将要在那里形成栅极的预定栅极形成部分相对应的区域(指预定要形成栅极的部分及其周围部分)，以在那里形成一个开口部分。然后，在已经形成的结构上生长并形成厚度约为1500埃的一个第二薄膜11(例如一个氧化硅薄膜)，并对该第二薄膜11进行深刻蚀，这样，如图3C所示，在第一薄膜10的开口部分的内侧表面周围留有第二薄膜11，形成一个侧壁，并将第二栅极组份材料膜4处在第二薄膜11的内侧的区域暴露出来。这里，开口部分的宽度W最好设定为大约两倍于栅长和第二薄膜11的厚度。
然后，如图3D所示，利用第一薄膜10和第二薄膜11作为掩膜，将用于沟道区的第二种导电类型的杂质引入半导体基片1，再对基片进行退火处理以形成沟道区3。掺杂是为了确定MOS晶体管的一个阈值电压，并抑制短路沟道效应，应根据晶体管的结构合适地选择杂质。
然后，如图4A所示，在已经形成的结构上，生长并形成由第二栅极组份材料(如硅化钨WSi)构成的薄膜9，厚度约为5000埃。第二栅极组份材料膜9的厚度主要取决于开口部分和第二薄膜11所决定的沟道区的宽度，且最好将膜厚大致设定为沟道区3的宽度1.5倍或以上。这样，开口部分被第二栅极材料所填满。
然后，如图4B所示，对第二栅极组份材料9进行抛光(如化学抛光或化学机械抛光，即CMP抛光工艺)，直至第一薄膜10暴露出来，用这种方式部分地去除第二薄膜组份材料，使其只留在处于开口部分内侧的第二薄膜11的内侧。
然后，如图4C所示，利用第一薄膜10和第二栅极组份材料膜9作为掩膜，用稀氢氟酸对第二薄膜11进行刻蚀，籍以在第一薄膜10和第二栅极组份材料9之间形成一个槽，且第一栅极组份材料膜4与该槽相应的部分被暴露出来。通过这个槽，第二种导电类型的杂质被掺入半导体基片1，形成一个LDD低浓度杂质扩散层12。之后，与低浓度杂质扩散层12的导电类型相反的第一种导电类型的杂质被掺入半导体基片1中低浓度杂质扩散层12的下方，形成一个相反导电类型的杂质层13而且是与低浓度杂质扩散层12相接触的。
然后，如图4D所示，进行刻蚀处理，将第一栅极组份材料膜4与槽相应的部分去除。这时，第二栅极组份材料膜9可能会被部分刻蚀或去除。
然后，如图5A所示，形成厚度约为2000埃的第一绝缘膜14(例如氧化硅膜)。
然后，如图5B所示，对第一绝缘膜14进行深刻蚀，在第一和第二栅极组份材料膜4和9的周围相应于低浓度杂质扩散层12的位置留有第一绝缘膜14，形成一个侧壁。用刻蚀工艺将残留的第一薄膜10去除，因此而暴露出来的第一栅极组份材料4也被刻蚀工艺去除。用残留的第一和第二栅极组份材料膜4和9作为掩膜，将第一种导电类型的高浓度杂质通过离子注入的方式掺入半导体基片，以此形成高浓度杂质扩散层形式的源极和漏极15。其后，进行适当的退火处理(如，用RTA在1000℃下进行10秒处理)。
然后，如图5C所示，用通常的方法在已经形成的结构上形成第二绝缘膜20，在第二绝缘膜20中形成一个接触孔16，再在第二绝缘膜20上形成连线17。连线17通过接触孔16与源极和漏极15相连接。经过上述步骤，获得了一个LSI半导体器件。
如上所述，在此实施例中，低浓度杂质扩散层12、相反导电类型的杂质扩散层13、以及侧壁14都被准确定位地形成在形成槽的区域上，源极和漏极15也被准确定位地形成在侧壁14的外侧。所以，源极和漏极15、低浓度杂质扩散层12、相反导电类型的杂质扩散层13、以及沟道区3都被设置在期望的位置上，而且相邻部件之间不必要的接触被降到最小。相应地，即使当具有袋结构的半导体器件的元件结构被进一步小型化时，MOS晶体管的源极/漏极扩散层电容也能被有效地抑制，因而半导体器件的运行速度得以被提高。
此外，在此实施例中，第一栅极组份材料膜4和第二栅极组份材料膜9是被用来形成栅电极，在部分去除第一栅极组份材料膜4的过程中，第二栅极组份材料膜9保护了位于栅极形成区域的第一栅极组份材料膜4，于是，具有所期望特性的双层结构栅极很容易地被获得了。
在上述步骤中，如图4C所示的形成低浓度杂质扩散层12和具有与低浓度杂质扩散层12相反导电类型的杂质扩散层13的步骤与如图4D所示的对第一栅极组份材料膜4进行刻蚀的步骤可以在顺序上倒过来进行。
而且，在前面的描述中，多晶硅被用作第一栅极材料，WSi被用作第二栅极材料。但是，Mo、W、Ta、Si或其它硅化物材料也可以替代它们用作这些电极的材料。第一栅极组份材料和第二栅极组份材料可以是同一材料(如多晶硅)。
而且，在前面的描述中，第一薄膜和第二薄膜是由绝缘薄膜形成的，但这些薄膜也可以由W、TiN或其它金属薄膜来形成。
图6A至6D是显示本发明所提供的半导体器件制作方法的另一个实施例的横断剖视示意图。
在此实施例中，同样进行图3A至3D和图4A至4D所描述的步骤，从而获得图6A所示的结构。
然后，如图6B所示，用刻蚀工艺将第一薄膜10的残留部分去除，之后也用刻蚀工艺将随之暴露出来的第一栅极组份材料膜4去除。
可以用这种方式来替代上述步骤，即在进行图3A至3D和图4A至4C所描述的步骤之后，就用刻蚀工艺将第一薄膜10的残留部分去除，并也用刻蚀工艺将随之暴露出来的第一栅极组份材料膜4去除。
然后，形成厚度约为1000埃的第一绝缘膜(如氧化硅膜)，并对其进行深刻蚀，只在第一、第二绝缘栅极组份材料膜4和9周围相应于低浓度杂质扩散层12的位置留有第一绝缘膜，以形成侧壁14。其后，通过离子注入，利用第一和第二栅极组份材料膜4和9的残留部分以及第一绝缘膜残留部分(即侧壁14)作为掩膜，把具有第一种导电类型的高浓度杂质被掺入半导体基片，形成高浓度杂质扩散层形式的源极和漏极15。接下来，对上述步骤得到的结构进行适当的退火处理(如，用RTA在1000℃下进行10秒退火处理)。
然后，如图6D所示，用通常的方法在已经形成的结构上形成第二绝缘膜20，在第二绝缘膜20中形成一个接触孔16，再在第二绝缘膜20上形成连线17。连线17通过接触孔16与源极和漏极15相连接。经过上述步骤，获得了一个LSI半导体器件。
在此实施例中，形成低浓度杂质扩散层12和相反导电类型的杂质扩散层13的位置准确地对应于形成槽的区域，形成侧壁14的位置也准确地对应于形成槽的区域，形成源极和漏极15的位置也准确地对应于侧壁14外侧的区域。所以，源极和漏极15、低浓度杂质扩散层12、相反导电类型的杂质扩散层13、以及沟道区3都被设置在期望的位置上，而且相邻部件之间不必要的接触被降到最小。相应地，即使当具有袋结构的半导体器件的元件结构被进一步小型化时，MOS晶体管的源极/漏极扩散层电容也能被有效地抑制，因而半导体器件的运行速度得以被提高。
此外，在此实施例中，第一栅极组份材料膜4和第二栅极组份材料膜9是用来形成栅电极，在部分去除第一栅极组份材料膜4的过程中，第二栅极组份材料膜9保护了位于栅极形成区域的第一栅极组份材料膜4，于是，具有所期望特性的双层结构栅极很容易地被获得了。
如上所述，根据本发明的技术方案，形成低浓度杂质扩散层和相反导电类型的杂质扩散层的位置准确地对应于形成槽的区域，形成侧壁的位置也准确地对应于形成槽的区域，形成源极和漏极的位置也准确地对应于侧壁外侧的区域。所以，源极和漏极、低浓度杂质扩散层、相反导电类型的杂质扩散层、以及沟道区都被设置在期望的位置上，而且相邻部件之间不必要的接触被降到最小。相应地，即使当具有袋结构的半导体器件的元件结构被进一步小型化时，MOS晶体管的源极/漏极扩散层电容也能被有效地抑制，因而半导体器件的运行速度得以被提高。
这样，不必要去注意所有那些为形成沟道区一栅极所需要的定位边缘，以及为形成相反导电类型的杂质层和栅极所需要的定位边缘，所以，在具有LDD袋结构的半导体器件中，既实现了MOS晶体管源极/漏极扩散层电容的降低，又实现了紧凑设计的目的，而且不造成产量的降低。
此外，根据本发明的技术方案，第一栅极组份材料膜和第二栅极组份材料膜是用来形成栅电极，在部分去除第一栅极组份材料膜的过程中，第二栅极组份材料膜保护了位于栅极形成区域的第一栅极组份材料膜，于是，具有所期望特性的双层结构栅极很容易地被获得了。
Claims (7)
1、一种制作半导体器件的方法，其特征在于，它包括以下步骤：
在一个半导体基片上形成一个栅绝缘膜，在所述栅绝缘膜上形成一个第一栅极组份材料膜；
在所述第一栅极组份材料膜上形成第一薄膜，有选择地去除第一薄膜上将要在那里形成一个栅电极的一部分，从而在第一薄膜上形成一个开口部分；
在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的周围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部分暴露出来；
利用第一薄膜和第二薄膜作为掩膜，掺沟道区域杂质于半导体基片之中，形成沟道区；
在第一栅电极组份材料膜的位于第二薄膜之内的部分上形成第二栅电极组份材料膜；
利用第一薄膜和第二栅电极组份材料膜作为掩膜，去除第二薄膜，在第一薄膜与第二栅极组份材料膜之间形成一个槽，并将第一栅极组份材料膜相应于槽的部分暴露出来；
通过槽掺杂质于半导体基片中，形成一个低浓度杂质扩散层；
将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方；
在形成槽之后去除第一薄膜的残余，并去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分；
形成由绝缘膜组成的一个侧壁，以覆盖第二栅极组份材料膜、覆盖第一栅极组份材料膜残留在第二栅极组份材料膜之下的部分；以及
利用第一栅极组份材料膜的残余部分、第二栅极组份材料膜和所述侧壁作为掩膜，将高浓度杂质掺于半导体基片中以形成源极和漏极。
2、如权利要求1所述的方法，其特征在于，所述在第一栅电极组份材料膜上第一薄膜的开口部分的内侧表面的周围形成一个第二薄膜，并将第一栅电极组份材料膜位于第二薄膜之内的部分暴露出来的步骤是通过在所述暴露表面上形成一个第二薄膜材料层，对所述第二薄膜材料层进行深刻蚀，在第一薄膜的开口部分的内侧表面周围留有第二薄膜，并将第二栅极组份材料膜处在第二薄膜的内侧的区域暴露出来完成的。
3、如权利要求1所述的方法，其特征在于，所述形成由绝缘膜组成的一个侧壁，以覆盖第二栅极组份材料膜、覆盖第一栅极组份膜残留在第二栅极组份材料膜之下的部分的步骤是通过在暴露的表面上形成一个绝缘薄膜材料层，对绝缘薄膜材料层进行深刻蚀，只在相应于槽的位置留有所述绝缘薄膜完成的。
4、如权利要求3所述的方法，其特征在于，所述在暴露表面上形成绝缘薄膜材料层的步骤是在所述形成槽之后去除残留的第一薄膜的步骤之前进行的，也是在所述去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分的步骤之前进行的。
5、如权利要求3所述的方法，其特征在于，所述在暴露表面上形成绝缘薄膜材料层的步骤是在所述形成槽之后去除残留的第一薄膜的步骤之后进行的，也是在所述去除第一栅极组份材料膜位于第二栅极组份材料膜之下的部分以外的部分的步骤之后进行的。
6、如权利要求1所述的方法，其特征在于，所述通过槽掺杂质于半导体基片中，形成一个低浓度杂质扩散层的步骤和所述将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方的步骤是在第一栅极组份材料膜存在于相应于槽的区域时进行的。
7、如权利要求1所述的方法，其特征在于，所述通过槽掺杂质于半导体基片中，形成一个低浓度杂质扩散层的步骤和所述将导电类型与低浓度杂质扩散层相反的杂质掺于半导体基片上低浓度杂质扩散层的下方的步骤是在第一栅极组份材料膜已经被从相应于槽的区域中去除后进行的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09229279A JP3125726B2 (ja) | 1997-08-26 | 1997-08-26 | 半導体装置の製造方法 |
| JP229279/1997 | 1997-08-26 | ||
| JP229279/97 | 1997-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1209648A true CN1209648A (zh) | 1999-03-03 |
| CN1101059C CN1101059C (zh) | 2003-02-05 |
Family
ID=16889633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98117379A Expired - Fee Related CN1101059C (zh) | 1997-08-26 | 1998-08-25 | 制作半导体器件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6077747A (zh) |
| JP (1) | JP3125726B2 (zh) |
| KR (1) | KR100322394B1 (zh) |
| CN (1) | CN1101059C (zh) |
| TW (1) | TW427024B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100527440C (zh) * | 2005-11-16 | 2009-08-12 | 株式会社东芝 | 半导体器件 |
| CN101223629B (zh) * | 2005-07-19 | 2011-04-06 | 日产自动车株式会社 | 半导体装置制造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492249B2 (en) | 1999-05-03 | 2002-12-10 | Advanced Micro Devices, Inc. | High-K gate dielectric process with process with self aligned damascene contact to damascene gate and a low-k inter level dielectric |
| US6271132B1 (en) * | 1999-05-03 | 2001-08-07 | Advanced Micro Devices, Inc. | Self-aligned source and drain extensions fabricated in a damascene contact and gate process |
| US6355528B1 (en) * | 1999-08-11 | 2002-03-12 | Advanced Micro Devices, Inc. | Method to form narrow structure using double-damascene process |
| KR100402102B1 (ko) * | 2001-06-29 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조방법 |
| KR100734260B1 (ko) * | 2001-08-14 | 2007-07-02 | 삼성전자주식회사 | 이중 스페이서를 이용한 모스 트랜지스터 제조 방법 |
| CN1286157C (zh) * | 2002-10-10 | 2006-11-22 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP4305192B2 (ja) * | 2003-04-25 | 2009-07-29 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法、電気光学装置の製造方法 |
| US6969644B1 (en) * | 2004-08-31 | 2005-11-29 | Texas Instruments Incorporated | Versatile system for triple-gated transistors with engineered corners |
| US20070238240A1 (en) * | 2006-03-29 | 2007-10-11 | Dominik Olligs | Method of forming a transistor in a non-volatile memory device |
| CN101661886B (zh) * | 2008-08-25 | 2011-06-22 | 上海华虹Nec电子有限公司 | 半导体制备中源漏注入结构的制备方法 |
| CN106024713B (zh) * | 2015-04-03 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129664A (ja) * | 1986-11-20 | 1988-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| US5082794A (en) * | 1989-02-13 | 1992-01-21 | Motorola, Inc. | Method of fabricating mos transistors using selective polysilicon deposition |
| KR920022553A (ko) * | 1991-05-15 | 1992-12-19 | 문정환 | Ldd 소자의 구조 및 제조방법 |
| JP3240174B2 (ja) * | 1991-10-03 | 2001-12-17 | 株式会社東芝 | 半導体装置の製造方法 |
| US5374575A (en) * | 1993-11-23 | 1994-12-20 | Goldstar Electron Co., Ltd. | Method for fabricating MOS transistor |
| US5374574A (en) * | 1993-11-23 | 1994-12-20 | Goldstar Electron Co., Ltd. | Method for the fabrication of transistor |
| US5686321A (en) * | 1994-07-15 | 1997-11-11 | United Microelectronics Corp. | Local punchthrough stop for ultra large scale integration devices |
| JP2586342B2 (ja) * | 1994-08-27 | 1997-02-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5576574A (en) * | 1995-06-30 | 1996-11-19 | United Microelectronics Corporation | Mosfet with fully overlapped lightly doped drain structure and method for manufacturing same |
| US5534447A (en) * | 1995-11-13 | 1996-07-09 | United Microelectronics Corporation | Process for fabricating MOS LDD transistor with pocket implant |
| KR100206876B1 (ko) * | 1995-12-28 | 1999-07-01 | 구본준 | 모스전계효과트랜지스터 제조방법 |
| US5698461A (en) * | 1996-03-12 | 1997-12-16 | United Microelectronics Corp. | Method for fabricating lightly doped drain metal oxide semiconductor field effect transistor |
| US5899719A (en) * | 1997-02-14 | 1999-05-04 | United Semiconductor Corporation | Sub-micron MOSFET |
-
1997
- 1997-08-26 JP JP09229279A patent/JP3125726B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-14 US US09/134,533 patent/US6077747A/en not_active Expired - Fee Related
- 1998-08-17 TW TW087113529A patent/TW427024B/zh not_active IP Right Cessation
- 1998-08-25 KR KR1019980034420A patent/KR100322394B1/ko not_active IP Right Cessation
- 1998-08-25 CN CN98117379A patent/CN1101059C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101223629B (zh) * | 2005-07-19 | 2011-04-06 | 日产自动车株式会社 | 半导体装置制造方法 |
| CN100527440C (zh) * | 2005-11-16 | 2009-08-12 | 株式会社东芝 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1168090A (ja) | 1999-03-09 |
| TW427024B (en) | 2001-03-21 |
| KR100322394B1 (ko) | 2002-03-08 |
| JP3125726B2 (ja) | 2001-01-22 |
| KR19990023850A (ko) | 1999-03-25 |
| US6077747A (en) | 2000-06-20 |
| CN1101059C (zh) | 2003-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10170589B2 (en) | Vertical power MOSFET and methods for forming the same | |
| CN1282233C (zh) | 双栅极场效应晶体管及其制造方法 | |
| KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
| CN1101059C (zh) | 制作半导体器件的方法 | |
| CN1738059A (zh) | 半导体器件及其制造方法 | |
| US6160288A (en) | Vertical type misfet having improved pressure resistance | |
| CN1897306A (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| JPH06204469A (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN1115727C (zh) | 制作BiCMOS半导体器件的方法 | |
| JP2007227851A (ja) | 半導体装置及びその製造方法 | |
| US7018899B2 (en) | Methods of fabricating lateral double-diffused metal oxide semiconductor devices | |
| JP3060976B2 (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| CN1649173A (zh) | 半导体器件及其制造方法 | |
| CN1369903A (zh) | 制造绝缘层上硅的金属氧化物半导体场效应晶体管的方法 | |
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| US6225661B1 (en) | MOS transistor with stepped gate insulator | |
| CN1705086A (zh) | 用于制造具有多栅氧化膜的半导体器件的方法 | |
| US20220352307A1 (en) | Semiconductor device with air-void in spacer | |
| CN1099706C (zh) | 隔离棚场效应晶体管的制造方法 | |
| CN1112292A (zh) | 半导体器件及其制造方法 | |
| GB2395602A (en) | MOS transistor | |
| KR100730466B1 (ko) | 트렌치 트랜지스터 및 그의 제조 방법 | |
| JP2003124451A (ja) | 電荷結合素子におけるブルーミング防止構造の生成方法 | |
| KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| CN112103249B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |