CN1115727C - 制作BiCMOS半导体器件的方法 - Google Patents

制作BiCMOS半导体器件的方法 Download PDF

Info

Publication number
CN1115727C
CN1115727C CN98124452A CN98124452A CN1115727C CN 1115727 C CN1115727 C CN 1115727C CN 98124452 A CN98124452 A CN 98124452A CN 98124452 A CN98124452 A CN 98124452A CN 1115727 C CN1115727 C CN 1115727C
Authority
CN
China
Prior art keywords
conducting film
window
emitter
film
collector electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98124452A
Other languages
English (en)
Other versions
CN1217575A (zh
Inventor
铃木久满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1217575A publication Critical patent/CN1217575A/zh
Application granted granted Critical
Publication of CN1115727C publication Critical patent/CN1115727C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种制作BiCMOS半导体器件的方法，其中用不同的多晶硅层形成CMOS器件的栅电极和双极器件的发射极引线电极，第一多晶硅层形成CMOS器件的栅电极的下部，同时第二高掺杂多晶硅层形成双极器件的发射极引线电极的中心部分。

Description

制作BiCMOS半导体器件的方法
本发明涉及半导体器件的生产方法，尤其涉及制造具有双极晶体管及互补场效应晶体管的半导体器件(此后指BiCMOS)的生产方法。
在半导体集成电路器件的现有技术中，为了实现双极晶体管的高速运行及高驱动能力。以及CMOS的小功率消耗，传统的公知的方法是在BiCMOS结构中的同一芯片基片上形成双极晶体管及CMOS。
然而，对更高速度、更小能耗及更小尺寸的需求还未获得满意的结果，相应地，本发明人在与本发明相关的日本专利申请No.09-171657中揭示了一种对传统方法的改进方法，但其不属现有技术。
下面参考图1A到1H对比相关发明进行描述。
首先，在图1A中，通过公知的LOCOS(硅的局部氧化)隔离方法及STI(窄沟道隔离)方法，在P-型硅基片101内形成元件隔离氧化膜107及第一氧化膜133。
然后，如图1B中所示，通过以350kev的能量及5×1013cm-2浓度植入硼离子，在NMOS中形成第一P-型阱区102。并通过以700kev的能量及5×1013cm-2浓度植入磷离子从而在PMOS形成区及双极晶体管的集电极区内形成第一N型井区106。
如图1C中所示，在去除第一氧化膜133后，在基片101的表面上形成厚度为5-10nm的第一绝缘膜108，第一绝缘膜108包含栅氧化膜。然后，以10到50kev的能量及5×1013cm-2到5×1O14cm-2浓度植入硼离子或BF2离子以形成P型基极区109，发射极接点110及集电极接点126被开路，然后生长厚度为150到400nm的第一导电多晶硅112。
尤其是如图1D中所示，用由光刻胶等制成的掩膜通过各向异性蚀刻自第一多晶硅112制成栅电极113、141及发射极引线电极114。通过用同一掩膜及第一绝缘膜108作为掩膜进行蚀刻形成集电极沟道124，此后去除掩膜。在相同条件下这些蚀刻过程可连续进行，或通过将蚀刻分为几个阶段以多步骤形式进行。
然后，如图1E中所示，形成N型LDD(轻掺杂漏极)层120及P型LDD层121。然后通过各向异性蚀刻分别在栅电极113，141、发射极引线电极114、及集电极沟道124的壁上形成侧壁119。
然后，在图1F中，形成厚度为5到20nm的薄氧化膜132，通过植入磷或砷离子的杂质形成集电极沟道124底面处的N+型扩散层128及NMOS器件的N+型源一漏极122。通过植入此N型离子，使NMOS器件的栅电极113成为N型栅电极，通过植入硼或BF2离子，形成P+型源-漏区123及P+型PMOS器件的接枝基极116。通过植入此P型离子，同样使PMOS器件的栅电极141成为P型栅电极。
需注意的是，在形成N+源-漏区122时，通过植入诸如磷或等离子或通过加入另一工艺步骤引入杂质而将杂质引入发射极引线电极114。
参考图1G，通过传统方法，用诸如钛、钴、或镍金属将栅电极113、141的表面、发射极引线电极114、集电极沟道124底面处的N+型扩散层128、N+型源-漏区122N+型源-漏区123及P+型接枝基极116转换为硅化物进而形成硅化物层125。
在图1H中，生长由5nm厚的氧化膜(TEOS-SiO2)及800nm厚的BPSG(硼-磷-硅化-玻璃)形成的层绝缘膜127。在1050℃对膜127进行5到15秒的RTA(快速热处理)或在900℃进行20到30分钟的炉退化以形成发射极扩散层117，此后，对接点开口以通过阻挡层金属(未示出)形成接点塞129，然后，完成金属布线130。
然而，此工艺的第一个问题在于，在形成如图1D中所示的集电极沟道时，由光刻胶等构成的掩膜及第一绝缘膜108被分别掩蔽并刻蚀，这样就减少了第一绝缘膜108的厚度并降低了其作为掩膜的效果。
此工艺的第二个问题在于，在BiCMOS生产方法中，当布线层由栅电极及发射级引线电极共用时，如果P-沟道MOS栅电极及N-沟道MOS栅电极都由N型多晶硅构成，则没问题的。然而，当在P沟道MOS上形成P-型栅电极及在N沟道MOS上形成N型栅电极时(指PN栅极)，并且当共同使用发射极电极及布线层时，必须在构成栅电极及发射极引线电极的多晶硅内分别植入P型及N型杂质，这增加了工时数并降低了生产过程中的自由度数。
因此，本发明的第一个目的是提供一种制造BiCMOS器件的新方法，其可避免相关现有技术中的这些问题。
本发明的第二个目的是提供一种制造BiCMOS半导体器件的改进方法，其可提高用于形成双极晶体管的发射极引线电极及集电极沟道的工艺余量。
本发明的第三个目的是提供一种半导体器件的制造方法，其中用不同的多晶硅层制造MOS器件的栅电极及双极器件的发射极电极。
通过下面结合相应附图的描述，对本领域技术人员而言，会对权利要求范围的本发明的以上及其它目的有更清楚的了解。
图1A到1H为用于解释相关现有技术的截面示意图；
图2A到2K为用于解释本发明第一实施例的截面示意图；
图3A到3HK为用于解释本发明第一实施例的截面示意图。
本发明是关于一种制造BiCMOS半导体器件的方法，其中用不同的多晶硅层用于形成CMOS器件的栅电极及双极器件的发射极引线电极，第一多晶硅层形成CMOS器件的栅电极的下部，而第二高掺杂多晶硅层形成双极器件的发射极引线电极的中心部分。
下面参考附图2A-2K对本发明第一实施例进行描述。
正如在相关现有技术及图2A中所示的，通过LOCOS隔离方法及STI方法在P型硅基片101内形成元件隔离氧化膜107及第一氧化膜133。然后，在图2B中，通过用350kev的能量及5×1013cm-2浓度植入硼离子，从而在NMOS中形成第一P型阱区102。通过以700kev的能量及5×1013cm-2浓度植入磷离子，从而在PMOS形成区及双极晶体管的集电极区内形成第一N型井区106。另外，如图2C中所示，在去除第一氧化膜133后，在基片101的表面上形成厚度为5到10nm的第一绝缘膜108。第一绝缘膜108包含栅氧化膜。然后，以10到50kev的能量及1×1013到5×1014cm-2浓度植入硼或BF2离子以形成P型基区109。
与现有技术相比，在第一绝缘膜108上生长50到200nm厚的第二多晶硅103，并在其上形成5到10nm厚的氧化硅或氮化硅第二绝缘膜104。用由光刻胶等制成的第一掩膜105通过各向异性蚀刻去除第二绝缘膜104，第二多晶硅103及第一绝缘膜108，从而露出发射极接点110及集电极接点126。
然后，如图2D中所示，去除第一掩膜105，并形成50到200nm厚的第三多晶硅111，并在其上形成厚度为50到100nm的第三氧化硅膜或氟化硅膜的绝缘膜115。
在此情况下，用磷或砷离子植入第三多晶硅111，从而第三多晶硅111中的杂质峰值浓度变为1×1019至1×1021cm-3。
然后，在图2E中，用由光刻胶或类似材料制成的第二掩膜118通过各向异性蚀刻形成发射极引线电极114。通过用同一掩膜及第二绝缘膜104作为掩膜进行蚀刻形成集成电极沟道124。然后，去除第二绝缘膜104，可以连续进行这些蚀刻过程也可以分多个步骤进行。集电极沟道124的底部延伸到N型阱区106内到达具有局部最高杂质浓度的集电极区。
在图2F中，去除发射极引线电极114上的第二掩膜118，并形成厚度为50到300nm的第四多晶硅131。
然后，在图2G中，用光刻胶或类似材料制成的掩膜通过各异性蚀刻形成包含第二多晶硅103及第四多晶硅131的栅电极113、141。因此，通过在井区102、106上顺序叠置第一绝缘膜108、第二多晶硅103及第四多晶硅131从而形成CMOS器件的栅电极113、141。
在此情况下，在发射极引线电极114的底部侧面及集电极沟道124的侧壁上留下第二多晶硅103。
然后，在图2H中，形成N型LDD层120及P型LDD层121，并生长用于侧壁的氧化膜，此后，形成栅电极113、141及发射引线电极114的侧壁，通过各向异性蚀刻在作为集电极沟道124侧壁的第二多晶硅103上形成侧壁119。
然后，在图2I中，在器件的暴露的表面上形成厚度约为5到20nm的薄氧化膜132，然后通过植入磷或砷离子从而形成NMOS的N+型源-漏区122并在集电极沟道124的底部形成N+型扩散层128。此种的N型离子植入同样使NMOS器件的栅电极113成为N型栅电极，通过植入诸如硼杂质离子形成PMOS的P+型源漏区123及P+型接枝基极116。此种的P型离子植入同样使PMOS器件的栅电极141成为P型栅电极，在形成NMOS的N+型源漏区122时，通过植入磷或砷离子或通过另一附加工艺步骤的离子植入将杂质引入发射极引线电极114中。
在图2J中，通过公知方法，用诸如钛、钴或镍等金属，将栅电极113、141、集电极沟道124底部处的N+型扩散层128、N+型源漏区122、P+型源漏区123及P+型接枝基极116的表面转换成硅化物从而形成硅化层125。
接着，在图2K中，生长由5nm厚氧化膜(TEOS-SiO2)及800nm厚BPSG(硼-磷-硅化-玻璃)构成的绝缘膜127，在1050℃对膜127进行5到15秒的RTA(快速热处理)或在900°进行20到30分钟的炉热处理形成发射极扩散层117，开出一个接点，并通过阻挡金属(未示出)形成接点插塞129，从而形成金属布线130。
在上述实施例中，由发射引线电极114的发射极区、在发射极区的底侧处与P型基极区109相连的硅化层125的基极区、及集电极沟道124底面处的N+型扩散层128的集电极区形成双极晶体管。
在本发明第一实施例的情况下，通过植入磷或砷离子，从而形成作为发射极引线电极114的一部分的图2D中所示的第三多晶硅111，从而第三多晶硅中的峰值杂质变为1×1019到1×1021cm-3。然而，当发射极接点110的宽度降低时，通过离子植入向第三多晶硅111中引入杂质的过程由于插塞的影响很难使发射极接点110中第三多晶硅111内的杂质浓度恒定。这会导致发射极电阻的增大及电流放大系数的波动。
因此，在本发明第一实施例的情况下，由于发射极引线电极114的表面被第三绝缘膜115覆盖，因此不可能在发射极引线电极114上形成硅化层125，因此，与现有技术相比，发射极引线电极的引线部分的电阻会增大。
下面参考图3A-3H对解决上述问题的本发明的第二实施例进行描述。
在完成图2A-2C中所示的步骤后，并参考图3A，去除第一掩膜105，形成厚度为50到200nm并含浓度为1×1019到1×1021cm-3砷或磷杂质的N型杂质的第五多晶硅134，第五多晶硅134至少被完全掩膜在发射极接点110处。
如图3B中所示，用由光刻胶等制成的第三掩膜135通过各向异性蚀刻形成集电极沟道124，集电极沟道124的底部达到高杂质浓度的集电极区。
然后，在图3C中，去除第三掩膜135，并形成厚度为50到300nm厚的第四多晶硅131。
如图3D中所示，用光刻胶等材料构成的掩膜通过各向异性刻蚀形成栅电极113、141及发射极引线电极的引线部分136。
接着，在图3E中，形成N型LDD层120及P型LDD层121，生长侧壁氧化膜，然后通过各向异性刻蚀在栅电极113、141、发射极引线电极114及集电极沟道124等的侧壁上形成侧壁119。
参考图3F，形成厚度为5到20nm的薄氧化膜132，然后通过植入诸如磷或砷离子，在NMOS器件的N+型源漏区122及集电极沟道124的底面形成N+型扩散层128。此种的N型离子植入同样使NMOS器件的栅电极113成为N型栅电极通过植入诸如硼或BF2杂质离子形成PMOS的P+型源漏区123及P+接技基极116，这种的P型离子植入使PMOS器件的栅电极141成为P型栅电极。在形成NMOS的N+型源漏区122时，通过植入如磷或砷杂质离子或通过在另一步骤中引入磷或砷离子，将杂质引入发射极引入线电极136。
此后，在图3G中，用诸如钛、钴或镍等金属，将栅电极113、141、发射极引线电极136、集电极沟道124底面处的N+扩散层128、N+型源漏区122、P+型源漏区123及P+型接技基极116的表面转换成硅化物由此形成硅化层125。
如图3H中所示，生长5nm厚的层绝缘氧化膜127(TEOS-SiO2)及800nm厚的BPSG(硼-磷-硅化-玻璃)。在1050℃对膜进行5到15秒的RTA(快速热处理)或在900℃进行20到30分钟的炉热处理以形成发射极扩散117，然后开出一个接点，通过阻挡金属(未示出)形成接点插塞129，接着，形成金属布线130。
如图3D中所示，发射极引线电极134包括其引线部分136的底侧处的第五多晶硅且多晶硅被用作电极134的引线部分，然而，在用钨或诸如硅化钨的耐熔金属硅化物作为引线部分136时可以降低发射极引线电极136及栅电极113、141的布线电阻。
已对本发明的最佳实施例进行的描述，而明确本发明的全部范围仅由所附权利要求进行限定。

Claims (20)

1、一种制造具有双极晶体管及MOS晶体管的半导体器件的方法，其特征在于包含如下步骤：
(a)在硅基片上形成第一绝缘膜；
(b)在第一绝缘膜上形成第一导电膜；
(c)在双极晶体管发射区及集电区处将第一绝缘膜及第一导电膜开孔以形成到达硅基片表面的发射极窗口及集电极窗口；
(d)形成不同于第一导电膜并盖住电极窗口及发射极窗口的第二导电膜；
(e)去除集电极窗口上的第二导电膜并保留发射极窗口的第二导电膜，通过集电极窗口在硅基片内形成集电极沟道；及
(f)通过去除MOS晶体管栅区之外区域处的第一导电膜形成MOS晶体管的栅电极。
2、根据权利要求1所述的方法，其特征在于将集电极沟道蚀刻成具有局部最高杂质浓度的基片的集电极区，还包括用接点插塞填充集电极沟道的步骤。
3、根据权利要求1所述的方法，其特征在于在进行步骤(c)之前用第二绝缘膜盖住第一导电膜的步骤。
4、根据权利要求1所述的方法，其特征在于还包含在步骤(e)后在第一导电膜上形成第三导电膜的步骤从而栅电极包括第一导电膜及第三导电膜的叠层结构。
5、根据权利要求4所述的方法，其特征在于其中在盖住发射极窗口的第二导电膜上形成第三导电膜，且其中第二及第三导电膜形成发射极引线电极。
6、根据权利要求4所述的方法，其特征在于第一到第三导电膜包含多晶硅。
7、根据权利要求4所述的方法，其特征在于第三导电膜由耐熔金属及耐熔金属硅化物中的一种制成。
8、根据权利要求1所述的方法，其特征在于还包含在步骤(e)之前及步骤(d)之后，在第二导电膜上形成第三绝缘膜的步骤。
9、根据权利要求1所述的方法，其特征在于其中步骤(e)中去除第二导电膜的步骤留下形成发射极引线电极一部分的部分第二导电膜。
10、根据权利要求1所述的方法，其特征在于第一绝缘膜包含栅氧化膜。
11、根据权利要求1所述的方法，其特征在于第一和第二导电膜包含多晶硅。
12、根据权利要求1所述的方法，其特征在于在步骤(d)中在第一导电膜上形成的第二导电膜填充发射极窗口。
13、一种制造具有双极晶体管、P沟道MOS晶体管及N沟道MOS晶体管的半导体器件的方法，其特征在于包含如下步骤：
(a)在硅基片上形成第一绝缘膜；
(b)在第一绝缘膜上形成第一导电膜；
(c)在第一导电膜的表面内形成到达硅基片表面的发射极窗口及集电极窗口；
(d)形成不同于第一导电膜的盖住发射极窗口的第二导电膜；
(e)通过集电极窗口形成硅基片内的集电极沟道；及
(f)通过去除P沟道MOS晶体管及N沟道MOS晶体管的栅极区的外区域处的第一导电层，形成各P沟道MOS晶体管及N沟道MOS晶体管的栅电极。
14、根据权利要求13所述的方法，其特征在于集电极沟道是对具有局部最高杂质浓度的基片的集电极区蚀刻成的，并还包括用接点插塞填充集电极沟道的步骤。
15、根据权利要求13所述的方法，其特征在于在进行步骤(c)之前用第二绝缘膜盖住第一导电膜的步骤。
16、根据权利要求13所述的方法，其特征在于还包含在步骤(e)后在第一导电膜上形成第三导电膜的步骤，从而使栅电极包括第一导电膜及第三导电膜的叠层结构。
17、根据权利要求16所述的方法，其特征在于第三导电膜由耐熔金属及耐熔金属硅化物中的一种构成。
18、根据权利要求13所述的方法，其特征在于第一绝缘膜包含栅氧化膜。
19、根据权利要求13所述的方法，其特征在于第一和第二导电膜包含多晶硅。
20、根据权利要求13所述的方法，其特征在于在步骤(d)中在第一导电膜上形成的第二导电膜填充发射极窗口。
CN98124452A 1997-11-06 1998-11-05 制作BiCMOS半导体器件的方法 Expired - Fee Related CN1115727C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP304591/97 1997-11-06
JP304591/1997 1997-11-06
JP9304591A JP3070674B2 (ja) 1997-11-06 1997-11-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1217575A CN1217575A (zh) 1999-05-26
CN1115727C true CN1115727C (zh) 2003-07-23

Family

ID=17934852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98124452A Expired - Fee Related CN1115727C (zh) 1997-11-06 1998-11-05 制作BiCMOS半导体器件的方法

Country Status (4)

Country Link
US (1) US6066520A (zh)
JP (1) JP3070674B2 (zh)
KR (1) KR100279390B1 (zh)
CN (1) CN1115727C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691963B2 (ja) 1998-05-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
JP2002033397A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体装置
US6441462B1 (en) 2001-07-10 2002-08-27 International Business Machines Corporation Self-aligned SiGe NPN with improved ESD robustness using wide emitter polysilicon extension
US6806159B2 (en) * 2001-10-01 2004-10-19 Texas Instruments Incorporated Method for manufacturing a semiconductor device with sinker contact region
JP4262433B2 (ja) * 2002-02-20 2009-05-13 株式会社日立製作所 半導体装置の製造方法
US7164186B2 (en) * 2002-09-30 2007-01-16 Texas Instruments Incorporated Structure of semiconductor device with sinker contact region
JP2004311684A (ja) * 2003-04-07 2004-11-04 Sanyo Electric Co Ltd 半導体装置
CN100349284C (zh) * 2004-08-13 2007-11-14 上海先进半导体制造有限公司 0.8微米硅双极互补金属氧化物半导体集成电路制造工艺
US7566605B2 (en) * 2006-03-31 2009-07-28 Intel Corporation Epitaxial silicon germanium for reduced contact resistance in field-effect transistors
US8049282B2 (en) 2006-09-21 2011-11-01 Agere Systems Inc. Bipolar device having buried contacts
JP5562628B2 (ja) * 2009-12-21 2014-07-30 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2012019095A (ja) * 2010-07-08 2012-01-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
CN103035689B (zh) * 2012-05-23 2015-06-03 上海华虹宏力半导体制造有限公司 锗硅hbt的集电区引出结构及其制造方法
US9761700B2 (en) 2012-06-28 2017-09-12 Skyworks Solutions, Inc. Bipolar transistor on high-resistivity substrate
US20140001602A1 (en) * 2012-06-28 2014-01-02 Skyworks Solutions, Inc. Device manufacturing using high-resistivity bulk silicon wafer
US9048284B2 (en) 2012-06-28 2015-06-02 Skyworks Solutions, Inc. Integrated RF front end system
CN108878367B (zh) * 2017-05-09 2021-02-05 上海珏芯光电科技有限公司 BiCMOS集成电路器件的制造方法及器件
US11640975B2 (en) * 2021-06-17 2023-05-02 Nxp Usa, Inc. Silicided collector structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5547893A (en) * 1995-12-27 1996-08-20 Vanguard International Semiconductor Corp. method for fabricating an embedded vertical bipolar transistor and a memory cell
FR2758004B1 (fr) * 1996-12-27 1999-03-05 Sgs Thomson Microelectronics Transistor bipolaire a isolement dielectrique
JPH11171657A (ja) * 1997-12-12 1999-06-29 Hazuru Dolomite Kogyo Kk キャスタブル耐火物

Also Published As

Publication number Publication date
KR100279390B1 (ko) 2001-02-01
JPH11145306A (ja) 1999-05-28
KR19990045046A (ko) 1999-06-25
US6066520A (en) 2000-05-23
CN1217575A (zh) 1999-05-26
JP3070674B2 (ja) 2000-07-31

Similar Documents

Publication Publication Date Title
CN1115727C (zh) 制作BiCMOS半导体器件的方法
EP0388000B1 (en) Process for forming vertical bipolar transistors and high-voltage CMOS in a single integrated circuit chip
US5489546A (en) Method of forming CMOS devices using independent thickness spacers in a split-polysilicon DRAM process
US7544573B2 (en) Semiconductor device including MOS field effect transistor having offset spacers or gate sidewall films on either side of gate electrode and method of manufacturing the same
US5294822A (en) Polycide local interconnect method and structure
US5648673A (en) Semiconductor device having metal silicide film on impurity diffused layer or conductive layer
US5397715A (en) MOS transistor having increased gate-drain capacitance
JPH08222645A (ja) 軽くドープしたドレイン領域を形成する方法
KR19980039124A (ko) 반도체 소자의 제조방법
US20010009796A1 (en) CMOS integrated circuit device with LDD n-channel transistor and non-LDD p-channel transistor
US20010031521A1 (en) Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors
US6093609A (en) Method for forming semiconductor device with common gate, source and well
US5686324A (en) Process for forming LDD CMOS using large-tilt-angle ion implantation
CN1812076A (zh) 制造半导体器件的方法
JP2001156290A (ja) 半導体装置
CN1101059C (zh) 制作半导体器件的方法
US5723357A (en) Supplementary implantation method for fabricating twin gate CMOS
US7074657B2 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
US6686276B2 (en) Semiconductor chip having both polycide and salicide gates and methods for making same
JPH08274201A (ja) 半導体集積回路装置およびその製造方法
JPH0521458A (ja) 半導体装置およびその製造方法
EP0614218A1 (en) Method for manufacturing capacitor and MIS transistor
JP2907141B2 (ja) 半導体装置の製造方法
CN1495885A (zh) 半导体器件的制造方法
JPH0794717A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee