CN1599247A - 环形振荡器 - Google Patents

Abstract

本发明提供了一种环形振荡器，该环形振荡器具有形成第一回路的第一逻辑电路。该环形振荡器还具有形成第二回路的第二逻辑电路，从而相位插入发生在该第一和该第二回路公共的结点处。该相位插入导致具有高频率的输出信号。

Description

环形振荡器

相关申请的交叉参考

本申请要求2003年9月16日提交的韩国专利申请第P2003-64241号的优先权，这里我们引入其内容作为参考。

技术领域

本发明涉及一种环形振荡器及其相关方法。

背景技术

需要内部时钟的电路可以使用时钟发生器来产生可以用作时钟的周期性信号。或者，时钟发生器可以产生周期性信号，通过使用计数器或其它装置来分频，该周期性信号可以被转换成较慢时钟。然而在另一种应用中，时钟发生器可以被用作用于存储器设备的时钟发生器的锁相环。

例如，动态存储器需要刷新信号，来确保存储器单元中的漏泄不会造成存储器单元丢失其数据。可以使用时钟发生器来产生周期性的刷新信号。在某些实例中，周期性信号被馈送给计数器，并且在预定次计数之后，计数器输出刷新信号。

可以用来产生周期性信号的一个电路是环形振荡器。在2000年8月8日公布的范例美国专利第6,100,763号和1993年10月5日公布的范例美国专利第5,250,914号中可以发现这些类型的振荡器的实例。通常，这些方法包括具有奇数个反相器的单个回路电路。由于输出信号被反馈给回路的输入，输出信号被反相，从而产生在高信号和低信号之间变化的信号。这使得具有周期性信号具有明确且稳定的周期。通过提高幅度功率(power in magnitude)，输出信号的周期可以被降低，从而提高频率。这提供了可调频率。

另一种方法见于S.J.Lee的“A Novel High-Speed Ring Oscillator forMultiphase Clock Generation using Negative Skewed Delay Scheme”(IEEEJournal of Solid-State Circuits，February 1997，pp.289-291)(1997年2月的IEEE杂志固态电路的289-291页的“用于使用偏斜延迟方案的多项时钟发生的新高速环形振荡器”)。Lee使用偏斜延迟方案，以采用具有不同相位的信号来产生多相信号。但是，该方法不能产生一种能提供比现有技术快得多的信号。

随着存储器和其它技术的发展，需要用于诸如刷新信号、系统时钟、锁相环等的任务的更快的振荡时钟信号。上述方案，以及在现有技术的目前状态下的其他方案不能提供具有足够高的频率的信号，以跟得上新兴的电路技术。

发明内容

为了解决现有技术的缺陷，本发明的第一方面提出了一种环形振荡器，包括：第一逻辑电路，用于形成第一回路；和第二逻辑电路，用于形成第二回路，从而相位插入发生在该第一和该第二回路公共的结点处。

本发明的第二方面还提出了一种环形振荡器，包括：第一逻辑电路，用于形成具有第一奇数个反相级的第一回路；第二逻辑电路，用于形成第二回路，从而相位插入发生在该第一和该第二回路公共的第一结点处；和第三逻辑电路，用于形成具有第二奇数个反相级的第三回路，从而该相位插入发生于第二结点处，该第二结点对于该第二和该第三回路是公共的。

本发明的第三方面提出了一种环形振荡器，包括：第一和第二电路回路；和该第一和该第二电路回路公共的结点，在该结点处发生相位插入，从而产生具有比由该第一回路独立提供的振荡信号的频率高的频率的第一振荡信号。

本发明的第四方面提出了一种环形振荡器，包括：第一结点，位于第一和第二电路回路的公共输出处；第二结点，位于该第一结点之前的一个反相级；第三结点，位于该第一结点之后的一个反相级；和第四结点，位于对于至少两个电路回路公共的位置，并从而相位插入发生在该第四结点。

本发明的第五方面提出了一种方法，包括：在第一结点产生具有第一相位的第一输出信号；在该第一结点产生具有第二相位的第二输出信号；和在该第一结点插入该第一和第二相位，以产生第一结果输出信号，其具有比该第一输出信号的频率高的输出频率。

本发明的第六方面提出了一种系统，包括：存储器控制器，用于产生多个命令和地址信号；存储器模块，其包括多个存储器设备和从该存储器控制器接收该多个命令和地址信号；用于存储数据的每个存储器设备包括：多个存储器单元，用于存储该数据；环形振荡器，其操作用于锁相环该环形振荡器包括：第一逻辑电路，用于形成第一回路；和第二逻辑电路，用于形成第二回路，从而相位插入发生在该第一和该第二回路公共的结点处。

本发明的第七方面提出了一种系统，包括：存储器控制器，用于产生多个命令和地址信号，并接收第一时钟信号；存储器模块，其包括多个存储器设备并从该存储器控制器接收该多个命令和地址信号；时钟发生器，用于产生该第一时钟信号和将该第一时钟信号传送给该存储器控制器，该时钟发生器包括时钟源和包括环形振荡器的锁相环；该环形振荡器包括：第一逻辑电路，用于形成第一回路；和第二逻辑电路，用于形成第二回路，从而相位插入发生在该第一和该第二回路公共的结点处。

本发明的环形振荡器能够产生比现有技术能提供的更高的频率的信号。

附图说明

通过下面结合附图对实施例的详细描述，本发明的前述和其他目的、特点和优点将变得更清楚。

图1a-1b示出了环形振荡器的现有技术实施例；

图2示出了在环形振荡器的现有技术实施例的结点处输入/输出信号的图；

图3示出了环形振荡器的现有技术实施例的时序图；

图4示出了环形振荡器的实施例；

图5示出了环形振荡器的替换实施例；

图6示出了在环形振荡器的现有技术实施例的结点处输入/输出信号的图；

图7a-7b示出了在环形振荡器的结点处信号的时序图；

图8a-8c示出了环形振荡器的替换实施例、输入/输出信号图和时序图；

图9a和9b示出了环形振荡器的替换实施例和相应的输入/输出信号图；

图10a和10b示出了环形振荡器的替换实施例和相应的输入/输出信号图；

图11示出了具有时钟发生器的系统的实施例，所述时钟发生器将环形振荡器用作锁相环；和

图12示出了具有环形振荡器的系统的替换实施例。

具体实施方式

图1a示出了环形振荡器的现有技术实施例。可见，输出Vosc被返回到反相器I1，使得信号在高电平和低电平之间切换。该信号的周期对应于由反相器处理该信号而造成的延迟。在图1b中示出了现有技术环形振荡器的替换实施例，其中使用差分放大器代替反相器。不管如何实现，诸如反相器或差分放大器，这些部件被称为反相级。图1a和1b的每个实施例具有3个反相级。在高信号和低信号之间切换的整个周期由级的数量和在每级的延迟来确定。

察看图1a或1b中的结点A、B、和C，可以确定在每个结点处的输入和输出信号的数量。图2示出了结点分析(nodal analysis)，从而示出了每个结点有1个输入信号和1个输出信号。可以使用不同信号之间的混相以产生结果信号，其具有远低于所示的环形振荡器的周期的周期。然而，在现有技术实施例中，在任一结点都没有混相，并且输出信号的周期由于输入信号和输出信号之间的反相级的数量而保持不变。

图3中示出了与振荡器的现有技术实施例相对应的时序图。当每个反相器的宽度/长度大小相同时，在结点A和B之间的输入信号下降沿和输出信号上升沿之间的延迟时间D基本上与在结点B和C之间的输入信号上升沿和输出信号下降沿之间的延迟时间D相同。结点之间的延迟时间几乎相同。这导致周期性输出信号具有上述限制。

图4中示出了本发明的实施例，其具有输出信号的混相，这导致信号具有较短周期和较高频率而不会显著提高电路的复杂度。图5中示出了本发明的替换实施例。图4示出了采用反相器用作反相级的实施例，而图5的实施例使用差分放大器作为反相级。无论如何，用作反相级的特定部件不受这些实例的限制，而该特定部件是允许更清楚地展示本发明的常见部件。

该电路具有两个电路回路，第一电路回路经过反相器I1、I2、和I3，而第二电路回路经过I4、I5、I2、和I3。来自2个回路的信号在结点A混合。在该结点，来自结点C的输出信号已经穿过第二回路的2个反相级，并且从第一回路仅穿过了1个反相级。由于在结点A的信号之间的变化，混相发生了。如这里所用的混相意指在同一结点处具有不同相位的至少两个信号的混合。

在图6中示出了图4和图5的实施例的结点分析。这里可见，结点B和D每一个都有1个输入和1个输出。结点B将信号输出到结点C，并从结点A接收一个输入信号。结点D接收来自结点C的输出信号，并给结点A提供输入信号。不象现有技术，结点C提供2个输出信号：一个到结点A，一个到结点D，并且从结点B接收一个输入信号。不象现有技术，结点A接收2个输入信号：一个来自结点D，一个来自结点C，并且将1个输出信号输出到结点B。

接收2个具有不同相位的输入信号是在结点A造成混相的原因。图7a中示出了结果信号的时序图。在结点A和B之间的输入信号下降沿和输出信号上升沿之间的延迟时间D与在结点B和C之间的输入信号上升沿和输出信号下降沿之间的延迟时间D相同。C的下降时间和A的上升时间之间的延迟时间d小于延迟时间D。这是由于在该结点插入输入信号A’和A”。信号A’是信号D通过反相器I5的反相信号，而信号A”是信号C通过反相器I1的反相信号。当使用至少2个回路来实现环形振荡器时，结点之间的延迟时间可以由每结点的不同值来控制。

通过察看图7b中示出的在各个结点处的信号的时序图，可以更容易地理解结点分析。当来自结点C的信号高时，在结点A的信号经过延迟，然后通过第一回路变低。在结点D的信号也为低。来自反相器I5的、在结点A处的信号变高。在最末线上示出了在结点A的插入信号。如在2条虚线之间所见，插入信号具有较短周期。

图8a中示出了本发明的替换实施例。图8a具有3个回路。如同图6的实施例，第一电路回路具有奇数个反相级，而第二电路回路具有偶数个反相级。全部反相级的最终数量通常应为奇数，以产生所期望的振荡信号。在图8a的实施例中，添加了具有奇数个反相级的第三回路。

在该实施例中，第一电路回路包括3个反相级I1、I2、和I3。第二电路回路包括4个反相器I4、I5、I2、和I3。第三电路回路包括在结点B、C、D、和B之间的3个反相级I3、I4和I6。在该实施例中，相位插入发生在结点A和B。在结点A，2个输入信号来自反相器I1和反相器I5。在结点B，2个输入信号来自反相器I2和反相器I6。这导致输出脉冲的频率快于以前。

由图8b中的结点分析可见，结点A和B二者都接收2个输入信号。类似地，图8c的时序图示出了由于在2个结点处的插入而产生的结果信号。在结点A和B每一个处的振荡脉冲的上升或下降时间快于在结点C和D处的振荡脉冲之一的上升或下降时间。由于在这2个结点处的延迟较短，输出脉冲的频率较快。这导致甚至比以前更快的输出信号。

图9a中示出了在所有结点使用相位插入的另一实施例。输出脉冲具有在这里示出的任一个实施例的最快频率。除非不需要高速脉冲，否则在所有结点处的混相似乎是最期望的。如果该插入导致输出脉冲具有足够高的频率，其足够满足系统的需求，那么速度和电路复杂度之间的设计折衷导致：在比所期望的所有结点少的结点处的插入。但是，通常认为更期望具有最高频率的输出信号。

图9b中示出了图9a的电路的结点分析。可见，所有结点都接收2个输入信号，并产生2个输出信号。相位插入或混合发生在每个结点处的2个输入信号上。典型地，不将输出信号实现为2个实际的输出信号。他们通常是以在2条线上发送的方式提供的1个输出信号。例如，反相器I14的输出是1个输出信号，仅仅是将其提供给反相器I15和I18的输入，因此，将其称为2个输出信号。

直到讨论中的这一刻，混相是在特定结点的2个信号的混相。在图10a的实施例中，使用4个输入信号来产生混相。例如，在结点A，有从4个反相器I25、I30、I32和I33的每一个接收4个输入信号。这4个输入信号被用于插入，从而导致用于具有高频率的结果输出信号的4个输入信号的混相。

以此方式，混相允许可以用于很多不同应用的更快的输出信号。例如，存储系统可以将高频输出信号用作时钟发生器中的锁相环，该时钟发生器用于产生输出缓冲器的内部时钟，或者用于刷新存储器，或者用于时钟地址，或用于对存储器的数据访问。在图11中示出了这样的系统的实例。时钟发生器10具有脉冲发生器12和锁相环14，其使用了根据上述本发明的任一个实施例的环形振荡器16。

图12中示出了该系统的替换实施例。在图12中，环形振荡器成为存储器模块20中的DRAM设备19a和19b的一部分，如环形振荡器16a和16b。存储器模块20可以包括多个存储器设备19a和19b。在该实施例中，PLL位于安装了存储器模块20的存储器设备内。位于存储器设备的DLL(延时锁定环)也可以包括根据本发明的环形振荡器。然后，将该结果时钟信号提供给存储器控制器18和存储器模块20，并且PLL(或DLL)的结果时钟信号可被提供给位于存储器设备的输出缓冲器。

已经举例说明和描述了本发明的实施例的原理，对本领域技术人员来说显而易见：在不背离这些原理的情况下，可以在安排和细节上修改本发明。要求在所附权利要求的精神和范围内的所有修改的权利。

Claims (28)

1.一种环形振荡器，包括：

第一逻辑电路，用于形成第一回路；和

第二逻辑电路，用于形成第二回路，从而相位插入发生在该第一和该第二回路公共的结点处。

2.如权利要求1所述的环形振荡器，该第一逻辑电路还包括与该第二逻辑电路共享的至少一个电路元件。

3.如权利要求2所述的环形振荡器，该电路元件包括反相器或差分放大器。

4.如权利要求1所述的环形振荡器，该第一逻辑电路还包括奇数个反相级，而该第二逻辑电路还包括偶数个反相级。

5.如权利要求4所述的环形振荡器，该反相级还包括反相器。

6.如权利要求4所述的环形振荡器，该反相级还包括差分放大器。

7.一种环形振荡器，包括：

第一逻辑电路，用于形成具有第一奇数个反相级的第一回路；

第二逻辑电路，用于形成第二回路，从而相位插入发生在该第一和该第二回路公共的第一结点处；和

第三逻辑电路，用于形成具有第二奇数个反相级的第三回路，从而该相位插入发生于第二结点处，该第二结点对于该第二和该第三回路是公共的。

8.如权利要求7所述的环形振荡器，包括至少2个附加的电路回路，其被排列成：该相位插入发生在至少3个不同结点处。

9.如权利要求7所述的环形振荡器，其包括锁相环。

10.一种环形振荡器，包括：

第一和第二电路回路；和

该第一和该第二电路回路公共的结点，在该结点处发生相位插入，从而产生具有比由该第一回路独立提供的振荡信号的频率高的频率的第一振荡信号。

11.如权利要求10所述的环形振荡器，还包括第三回路和第二结点，在该结点处发生相位插入，该振荡器产生具有比该第一振荡信号高的频率的振荡信号。

12.如权利要求10所述的环形振荡器，还包括至少2个附加的电路回路，该振荡器产生具有比该第一振荡信号高的频率的振荡信号。

13.一种环形振荡器，包括：

第一结点，位于第一和第二电路回路的公共输出处；

第二结点，位于该第一结点之前的一个反相级；

第三结点，位于该第一结点之后的一个反相级；和

第四结点，位于对于至少两个电路回路公共的位置，并从而相位插入发生在该第四结点。

14.如权利要求13所述的环形振荡器，该第一电路回路还包括与该第二电路回路共享的至少一个电路元件。

15.如权利要求13所述的环形振荡器，还包括第三电路回路，其被排列成：该第二结点对于该第二和第三电路回路是公共的，并且，在该结点处发生相位插入。

16.如权利要求13所述的环形振荡器，还包括至少两个附加的电路回路，其被排列成：至少3个结点对于该回路的至少两个是公共的，并且在该3个结点的每一结点处发生相位插入。

17.一种方法，包括：

在第一结点产生具有第一相位的第一输出信号；

在该第一结点产生具有第二相位的第二输出信号；和

在该第一结点插入该第一和第二相位，以产生第一结果输出信号，其具有比该第一输出信号的频率高的输出频率。

18.如权利要求17所述的方法，该方法还包括：

在第二结点产生具有第三相位的第三输出信号；和

在该第二结点插入具有该第一和第二输出信号的至少一个的该第三输出信号，从而产生具有比该第一结果输出信号高的频率的第二结果输出信号。

19.一种系统，包括；

存储器控制器，用于产生多个命令和地址信号；

存储器模块，其包括多个存储器设备和从该存储器控制器接收该多个命令和地址信号；

用于存储数据的每个存储器设备包括：

多个存储器单元，用于存储该数据；

环形振荡器，其操作用于锁相环该环形振荡器包括：

第一逻辑电路，用于形成第一回路；和

第二逻辑电路，用于形成第二回路，从而相位插入发生在该第一和该第二回路公共的结点处。

20.如权利要求19所述的系统，该存储器设备还包括从由静态随机存取存储器、动态随机存取存储器、和只读存储器构成的组中选择的一个。

21.如权利要求19所述的系统，该第一逻辑回路还包括奇数个反相级。

22.如权利要求19所述的系统，该第二逻辑电路还包括偶数个反相级。

23.如权利要求21所述的系统，该反相级还包括反相器。

24.如权利要求21所述的系统，该反相级还包括差分放大器。

25.如权利要求22所述的系统，该反相级还包括反相器。

26.如权利要求22所述的系统，该反相级还包括差分放大器。

27.一种系统，包括：

存储器控制器，用于产生多个命令和地址信号，并接收第一时钟信号；

存储器模块，其包括多个存储器设备并从该存储器控制器接收该多个命令和地址信号；

时钟发生器，用于产生该第一时钟信号和将该第一时钟信号传送给该存储器控制器，该时钟发生器包括时钟源和包括环形振荡器的锁相环；

该环形振荡器包括：

第一逻辑电路，用于形成第一回路；和

第二逻辑电路，用于形成第二回路，从而相位插入发生在该第一和该第二回路公共的结点处。

28.如权利要求27所述的系统，将该时钟发生器直接安装在母板上。

Images