CN112615589B - 环形振荡器频率调整方法、装置、存储介质及设备 - Google Patents

环形振荡器频率调整方法、装置、存储介质及设备 Download PDF

Info

Publication number
CN112615589B
CN112615589B CN202011481314.XA CN202011481314A CN112615589B CN 112615589 B CN112615589 B CN 112615589B CN 202011481314 A CN202011481314 A CN 202011481314A CN 112615589 B CN112615589 B CN 112615589B
Authority
CN
China
Prior art keywords
ring oscillator
signal
phase signal
input
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011481314.XA
Other languages
English (en)
Other versions
CN112615589A (zh
Inventor
万前方
张文通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011481314.XA priority Critical patent/CN112615589B/zh
Publication of CN112615589A publication Critical patent/CN112615589A/zh
Application granted granted Critical
Publication of CN112615589B publication Critical patent/CN112615589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明实施例公开了一种环形振荡器频率调整方法、装置、存储介质及设备，该方法包括：向环形振荡器提供输入信号，以使所述环形振荡器基于所述输入信号产生输出信号；获取所述环形振荡器中的目标缓冲器输出的相位信号；在所述环形振荡器产生的时钟信号的每个周期内，响应于所述目标缓冲器输出的相位信号为预设状态，向所述环形振荡器的输入端提供设置信号；在所述环形振荡器产生的时钟信号的每个周期内，响应于所述环形振荡器中的另一目标缓冲器输出的相位信号为所述预设状态，向所述环形振荡器的输入端提供重置信号，该方法可扩大环形振荡器覆盖的频率范围。

Description

环形振荡器频率调整方法、装置、存储介质及设备
技术领域
本发明涉及计算机技术领域，尤其涉及一种环形振荡器频率调整方法、装置、存储介质及设备。
背景技术
目前，各类SoC(System-on-a-Chip，系统级芯片)大部分都依赖于PLL(PhaseLocked Loop，锁相环)电路来提供时钟信号，以供各电路正常工作。其中，SoC中的各电路会需要不同的时钟频率，从较低频率范围到高频率范围。通常，可以设计不同的PLL来满足各电路对不同频率范围的需求，但设计不同的PLL会延长SoC的设计周期，也需要投入更多的人力成本。因此，目前通常尽量用一个PLL去覆盖较多的频率范围。PLL所能覆盖的频率范围，由PLL内部的VCO(Voltage Controlled Oscillator，压控振荡器)模块来实现，要实现一个宽频率范围的PLL，意味着需要设计宽频率范围的VCO模块。VCO模块一般由RO(RingOscillator，环形振荡器)来实现，也即需要设计宽频率范围的环形振荡器电路。而一般要实现宽频率范围的压控振荡器，需要设计高增益的VCO。但高增益的VCO会让PLL对电路的各种干扰噪声敏感，造成输出时钟信号质量下降，例如，造成输出的时钟信号抖动增加的问题。因此需要在VCO宽频率范围和时钟信号质量之间进行折中考虑。
发明内容
有鉴于此，本发明一个或多个实施例提供了一种环形振荡器频率调整方法、装置、存储介质及设备，能够有效扩大环形振荡器覆盖的频率范围。
本发明一个或多个实施例提供了一种环形振荡器频率调整方法，包括：向环形振荡器提供输入信号，以使所述环形振荡器基于所述输入信号产生输出信号，其中，所述环形振荡器具有多个依次相连的缓冲器；获取所述环形振荡器中的目标缓冲器输出的相位信号；在所述环形振荡器产生的时钟信号的每个周期内，响应于所述目标缓冲器输出的相位信号为预设状态，向所述环形振荡器的输入端提供设置信号，其中，所述设置信号用于改变位于所述环形振荡器输入端的缓冲器输出的相位信号的状态；在所述环形振荡器产生的时钟信号的每个周期内，响应于所述环形振荡器中的另一目标缓冲器输出的相位信号为所述预设状态，向所述环形振荡器的输入端提供重置信号，其中，所述重置信号用于再次改变所述环形振荡器输入端的缓冲器输出的相位信号的状态。
可选的，所述环形振荡器中包括偶数个所述目标缓冲器。
可选的，所述目标缓冲器的个数为两个，所述两个目标缓冲器在所述环形振荡器中的位置不相邻。
可选的，所述方法还包括：在向环形振荡器提供输入信号之前，获取所述目标缓冲器的设置信息，其中，所述设置信息中包括所述目标缓冲器的标识以及所述标识对应的信号的类型，所述信号的类型包括所述设置信号以及所述重置信号。
可选的，所述预设状态包括相位信号为上升沿或相位信号为下降沿。
本发明一个或多个实施例提供了一种环形振荡器频率调整装置，包括：第一输入模块，被配置为向环形振荡器提供输入信号，以使所述环形振荡器基于所述输入信号产生输出信号，其中，所述环形振荡器具有多个依次相连的缓冲器；获取模块，被配置为获取所述环形振荡器中的目标缓冲器输出的相位信号；第二输入模块，被配置为在所述环形振荡器产生的时钟信号的每个周期内，响应于所述目标缓冲器输出的相位信号为预设状态，向所述环形振荡器的输入端提供设置信号，其中，所述设置信号用于改变位于所述环形振荡器输入端的缓冲器输出的相位信号的状态；第三输入模块，被配置为在所述环形振荡器产生的时钟信号的每个周期内，响应于所述环形振荡器中的另一目标缓冲器输出的相位信号为所述预设状态，向所述环形振荡器的输入端提供重置信号，其中，所述重置信号用于再次改变所述环形振荡器输入端的缓冲器输出的相位信号的状态。
可选的，所述环形振荡器中包括偶数个所述目标缓冲器。
可选的，所述目标缓冲器的个数为两个，所述两个目标缓冲器在所述环形振荡器中的位置不相邻。
可选的，所述装置还包括：设置模块，被配置为在向环形振荡器提供输入信号之前，获取所述目标缓冲器的设置信息，其中，所述设置信息中包括所述目标缓冲器的标识以及所述标识对应的信号的类型，所述信号的类型包括所述设置信号以及所述重置信号。
可选的，所述预设状态包括相位信号为上升沿或相位信号为下降沿。
本发明一个或多个实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任意一种环形振荡器频率调整方法。
本发明一个或多个实施例提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行上述任意一种环形振荡器频率调整方法。
本发明一个或多个实施例提供的环形振荡器频率调整方法，在每个时钟周期内，在环形振荡器中的一个目标缓冲器输出的相位信号处于预设状态时，通过向环形振荡器的输入端提供一个设置信号，来改变环形振荡器输入端的缓冲器输出的相位信号的状态，在环形振荡器中的另一目标缓冲器输出的相位信号处于预设状态时，再通过向环形振荡器的输入端提供一个重置信号，再次改变环形振荡器输入端的缓冲器输出的相位信号的状态，从而实现在环形振荡器输入端的缓冲器输出的相位信号中引入一个额外的状态的目的，由于环形振荡器前一级相位信号的下降沿或上升沿均依次向后一级相位信号传递，所以，该方法可实现在环形振荡器中的各级缓冲器输出的相位信号中引入一个额外的状态，从而扩大了环形振荡器的频率范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了一种环形振荡器的结构示意图；
图2示出了一种环形振荡器的振荡波形图；
图3是根据本发明一个或多个实施例示出的一种环形振荡器频率调整方法的流程图；
图4是根据本发明一个或多个实施例示出的一种环形振荡器的结构示意图；
图5是根据本发明一个或多个实施例示出的一种环形振荡器的振荡波形图；
图6是根据本发明一个或多个实施例示出的环形振荡器的增益曲线的示意图；
图7是根据本发明一个或多个实施例示出的将环形振荡器应用于VCO中的示意图；
图8是根据本发明一个或多个实施例示出的一种环形振荡器频率调整装置的结构示意图；
图9是根据本发明一个或多个实施例示出的一种电子设备的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1示出了一种环形振荡器的结构示意图，如图1所示，该环形振荡器具有一个与非门以及六个缓冲器，一个与非门与六个缓冲器的输出端和输入端首尾相接，构成环状。图2是该环形振荡器的振荡波形图，如图2所示，该环形振荡器在获取reset(重置)信号后，开始起振，振荡频率与每一级缓冲器的延迟值相关，不考虑reset信号引入延迟的影响时，振荡波形如图2所示。根据该波形图可以看出，前一级缓冲器输出的相位信号的下降沿或者上升沿依次向后传递，到最后一级后反向重新开始。但在整个传输过程未达到最后一级缓冲器，保持不变，即在图2中所示的half clock cycle(半个时钟周期)中相位信号X[6]保持不变。
图3是根据本发明一个或多个实施例示出的一种环形振荡器频率调整方法的流程图，如图3所示，该方法包括：
步骤301：向环形振荡器提供输入信号，以使所述环形振荡器基于所述输入信号产生输出信号，其中，所述环形振荡器具有多个依次相连的缓冲器；
以图4所示的环形振荡器为例，如图4所示，该环形振荡器具有控制逻辑单元、一个与非门以及六个缓冲器，其中，一个与非门与六个缓冲器的输出端和输入端首尾相接，构成环状。控制逻辑单元与一个与非门相连，该控制逻辑单元用于接收外部信号，将外部信号通过与非门提供给环形振荡器内部的缓冲器。
步骤302：获取所述环形振荡器中的目标缓冲器输出的相位信号；
仍以图4所示的环形振荡器为例，假设在执行图3所示的环形振荡器频率调整方法之前，预先定义了目标缓冲器为图4中输出相位信号x[4]的缓冲器B2以及输出相位信号x[2]的缓冲器B4。可将缓冲器B2以及缓冲器B4的输出端与控制逻辑单元相连，使控制逻辑单元可获取缓冲器B2输出的相位信号x[4]以及缓冲器B4输出的相位信号x[2]。
步骤303：在所述环形振荡器产生的时钟信号的每个周期(以下简称时钟周期)内，响应于所述目标缓冲器输出的相位信号为预设状态，向所述环形振荡器的输入端提供设置信号，其中，所述设置信号用于改变位于所述环形振荡器输入端的缓冲器输出的相位信号的状态；
仍以图4所示的环形振荡器为例，假设该环形振荡器产生的振荡波形如图5所示，以相位信号X[6]为例，在该信号的每个时钟周期内，当相位信号x[4]为下降沿(为上述预设状态的一个示例)时，向环形振荡器的输入端，即图4中所示的环形振荡器中的与非门的输入端提供set信号，即上述设置信号，从而在相位信号X[6]中产生额外的上升沿，该上升沿可向后传输。
步骤304：在所述环形振荡器产生的时钟信号的每个周期内，响应于所述环形振荡器中的另一目标缓冲器输出的相位信号为所述预设状态，向所述环形振荡器的输入端提供重置信号，其中，所述重置信号用于再次改变所述环形振荡器输入端的缓冲器输出的相位信号的状态。
仍以图5所示的振荡波形为例，当相位信号x[2]为下降沿时，向图4中所示的环形振荡器中的与非门的输入端提供reset信号(即上述重置信号)，从而可重置相位信号X[6]的上升沿，在相位信号X[6]中又产生一个下降沿，该下降沿也将向后传递。
本发明一个或多个实施例提供的环形振荡器频率调整方法，在每个时钟周期内，在环形振荡器中的一个目标缓冲器输出的相位信号处于预设状态时，通过向环形振荡器的输入端提供一个设置信号，来改变环形振荡器输入端的缓冲器输出的相位信号的状态，在环形振荡器中的另一目标缓冲器输出的相位信号处于预设状态时，再通过向环形振荡器的输入端提供一个重置信号，再次改变环形振荡器输入端的缓冲器输出的相位信号的状态，从而实现在环形振荡器输入端的缓冲器输出的相位信号中引入一个额外的状态的目的，由于环形振荡器前一级相位信号的下降沿或上升沿均依次向后一级相位信号传递，所以，该方法可实现在环形振荡器中的各级缓冲器输出的相位信号中引入一个额外的状态，从而扩大了环形振荡器的频率范围。
在本发明的一个或多个实施例中，所述环形振荡器中可包括偶数个所述目标缓冲器。例如，在执行图3所示的环形振荡器频率调整方法之前，可预先设置了目标缓冲器的个数，仍以图4所示的环形振荡器为例，假设预先设置了缓冲器B2、缓冲器B3、缓冲器B4以及缓冲器B5为目标缓冲器，则图4所示的环形振荡器频率调整方法可包括，在每个周期内，在缓冲器B2输出的相位信号为下降沿时，向环形振荡器的输入端提供set信号；在缓冲器B3输出的相位信号为下降沿时，向环形振荡器的输入端提供reset信号，在缓冲器B4输出的相位信号为下降沿时，向环形振荡器的输入端提供set信号，在缓冲器B5输出的相位信号为下降沿时，向环形振荡器的输入端提供reset信号。需要说明的是，在本发明一个或多个实施例中，预先设置的目标缓冲器的个数可以与期望获得的环形振荡器的频率范围呈正相关关系，例如，期望环形振荡器获得越大的频率范围，可相应设置越多个数的目标缓冲器。
在本发明的一个或多个实施例中，所述目标缓冲器的个数可以为两个，所述两个目标缓冲器在所述环形振荡器中的位置可以不相邻。仍以图4所示的环形振荡器为例，例如，预先设置了图4所示的环形振荡器中的缓冲器B2以及缓冲器B4为目标缓冲器，利用缓冲器B2输出的相位信号X[4]的下降沿触发上述set信号，以及利用缓冲器B4输出的相位信号X[2]的下降沿触发上述reset信号，从而引入额外的状态在环形振荡器的环路中传输，提高了环形振荡器的频率，不考虑reset级引入的延迟影响时，环形振荡器频率为未引入额外状态下频率的三倍。此外，在设置目标缓冲器时，选择不相邻的两个缓冲器作为分别触发set信号以及reset信号的一对目标缓冲器，可以使时钟信号具有较好的占空比。仍以图4所示的环形振荡器为例，与未引入额外状态相比，其输出时钟信号的占空比也接近50％，方便后续电路使用。
在本发明的一个或多个实施例中，上述环形振荡器频率调整方法还可包括：在向环形振荡器提供输入信号之前，可获取所述目标缓冲器的设置信息，其中，所述设置信息中可包括所述目标缓冲器的标识以及所述标识对应的信号的类型，所述信号的类型包括所述设置信号以及所述重置信号。仍以图4所示的环形振荡器为例，设置信息中的目标缓冲器的标识例如可以包括B2以及B4，其中，标识B2对应的信号类型为设置信号，标识B4对应的信号类型为重置信号。
在本发明的一个或多个实施例中，所述预设状态包括相位信号为上升沿或相位信号为下降沿。其中，预设状态为相位信号为下降沿的情况已在上文中进行了详细说明。而预设状态为上升沿的情况时，在图4所示的环形振荡器频率调整方法中，在每个时钟周期内，当检测到环形振荡器中的一个目标缓冲器输出的相位信号为上升沿时，向环形振荡器的输入端提供上述set信号，当检测到环形振荡器中的另一个目标缓冲器输出的相位信号为上升沿时，向环形振荡器的输入端提供上述reset信号。
在本发明的一个或多个实施例中，环形振荡器中的控制逻辑单元还可用于接收Enable信号，该Enable信号可用来关闭或开启控制逻辑单元，用来选择是否需要扩大环形振荡器覆盖的频率范围。图6示出了环形振荡器的增益曲线，如图6所示，当关闭控制逻辑单元时，环形振荡器的工作模式是传统模式，输出频率为低频；当开启控制逻辑单元时，振荡器工作模式会引入额外的状态传输，可以认为振荡器工作模式是高频模式，输出频率是高频。
图7示出了将本发明一个或多个实施例所述的环形振荡器应用于VCO中的示意图，由于该环形振荡器通过引入额外的状态传输来实现频率提升，并不改变单级延迟级的实际延迟值，所以应用于VCO中时，在上文所述的传统模式以及高频模式下并不显著改变VCO的增益，且在高频下并不会降低输出时钟信号的抖动质量。
图8是根据本发明一个或多个实施例示出的一种环形振荡器频率调整装置的结构示意图，如图8所示，该装置80包括：
第一输入模块81，被配置为向环形振荡器提供输入信号，以使所述环形振荡器基于所述输入信号产生输出信号，其中，所述环形振荡器具有多个依次相连的缓冲器；
获取模块82，被配置为获取所述环形振荡器中的目标缓冲器输出的相位信号；
第二输入模块83，被配置为在所述环形振荡器产生的时钟信号的每个周期内，响应于所述目标缓冲器输出的相位信号为预设状态，向所述环形振荡器的输入端提供设置信号，其中，所述设置信号用于改变位于所述环形振荡器输入端的缓冲器输出的相位信号的状态；
第三输入模块84，被配置为在所述环形振荡器产生的时钟信号的每个周期内，响应于所述环形振荡器中的另一目标缓冲器输出的相位信号为所述预设状态，向所述环形振荡器的输入端提供重置信号，其中，所述重置信号用于再次改变所述环形振荡器输入端的缓冲器输出的相位信号的状态。
在本发明的一个或多个实施例中，所述环形振荡器中可包括偶数个所述目标缓冲器。
在本发明的一个或多个实施例中，所述目标缓冲器的个数可以为两个，所述两个目标缓冲器在所述环形振荡器中的位置可以不相邻。
在本发明的一个或多个实施例中，上述环形振荡器频率调整装置还可包括：设置模块，被配置为在向环形振荡器提供输入信号之前，获取所述目标缓冲器的设置信息，其中，所述设置信息中包括所述目标缓冲器的标识以及所述标识对应的信号的类型，所述信号的类型包括所述设置信号以及所述重置信号。
在本发明的一个或多个实施例中，所述预设状态包括相位信号可以为上升沿或相位信号为下降沿。
本发明一个或多个实施例还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行上述任意一种环形振荡器频率调整方法。
本发明一个或多个实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任意一种所述的环形振荡器频率调整方法。图9示出了本实施例所提供的一种更为具体的电子设备硬件结构示意图，该设备可以包括：处理器910、存储器920、输入/输出接口930、通信接口940和总线950。其中处理器910、存储器920、输入/输出接口930和通信接口940通过总线950实现彼此之间在设备内部的通信连接。
处理器910可以采用通用的CPU(Central Processing Unit，中央处理器)、微处理器、应用专用集成电路(Application Specific Integrated Circuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本说明书实施例所提供的技术方案。
存储器920可以采用ROM(Read Only Memory，只读存储器)、RAM(Random AccessMemory，随机存取存储器)、静态存储设备，动态存储设备等形式实现。存储器920可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器920中，并由处理器910来调用执行。
输入/输出接口930用于连接输入/输出模块，以实现信息输入及输出。输入输出/模块可以作为组件配置在设备中(图中未示出)，也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等，输出设备可以包括显示器、扬声器、振动器、指示灯等。
通信接口940用于连接通信模块(图中未示出)，以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信。
总线950包括一通路，在设备的各个组件(例如处理器910、存储器920、输入/输出接口930和通信接口940)之间传输信息。
需要说明的是，尽管上述设备仅示出了处理器910、存储器920、输入/输出接口930、通信接口940以及总线950，但是在具体实施过程中，该设备还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。
本实施例的计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种环形振荡器频率调整方法，其特征在于，包括：
向环形振荡器提供输入信号，以使所述环形振荡器基于所述输入信号产生输出信号，其中，所述环形振荡器具有多个依次相连的缓冲器；
获取所述环形振荡器中的目标缓冲器输出的相位信号；
在所述环形振荡器产生的时钟信号的每个周期内，响应于所述目标缓冲器输出的相位信号为预设状态，向所述环形振荡器的输入端提供设置信号，其中，所述设置信号用于改变位于所述环形振荡器输入端的缓冲器输出的相位信号的状态；其中，所述预设状态包括相位信号为上升沿或相位信号为下降沿；
在所述环形振荡器产生的时钟信号的每个周期内，响应于所述环形振荡器中的另一目标缓冲器输出的相位信号为所述预设状态，向所述环形振荡器的输入端提供重置信号，其中，所述重置信号用于再次改变所述环形振荡器输入端的缓冲器输出的相位信号的状态。
2.根据权利要求1所述的方法，其特征在于，所述环形振荡器中包括偶数个所述目标缓冲器。
3.根据权利要求1所述的方法，其特征在于，所述目标缓冲器的个数为两个，所述两个目标缓冲器在所述环形振荡器中的位置不相邻。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在向环形振荡器提供输入信号之前，获取所述目标缓冲器的设置信息，其中，所述设置信息中包括所述目标缓冲器的标识以及所述标识对应的信号的类型，所述信号的类型包括所述设置信号以及所述重置信号。
5.一种环形振荡器频率调整装置，其特征在于，包括：
第一输入模块，被配置为向环形振荡器提供输入信号，以使所述环形振荡器基于所述输入信号产生输出信号，其中，所述环形振荡器具有多个依次相连的缓冲器；
获取模块，被配置为获取所述环形振荡器中的目标缓冲器输出的相位信号；
第二输入模块，被配置为在所述环形振荡器产生的时钟信号的每个周期内，响应于所述目标缓冲器输出的相位信号为预设状态，向所述环形振荡器的输入端提供设置信号，其中，所述设置信号用于改变位于所述环形振荡器输入端的缓冲器输出的相位信号的状态；其中，所述预设状态包括相位信号为上升沿或相位信号为下降沿；
第三输入模块，被配置为在所述环形振荡器产生的时钟信号的每个周期内，响应于所述环形振荡器中的另一目标缓冲器输出的相位信号为所述预设状态，向所述环形振荡器的输入端提供重置信号，其中，所述重置信号用于再次改变所述环形振荡器输入端的缓冲器输出的相位信号的状态。
6.根据权利要求5所述的装置，其特征在于，所述环形振荡器中包括偶数个所述目标缓冲器。
7.根据权利要求5所述的装置，其特征在于，所述目标缓冲器的个数为两个，所述两个目标缓冲器在所述环形振荡器中的位置不相邻。
8.根据权利要求5所述的装置，其特征在于，所述装置还包括：
设置模块，被配置为在向环形振荡器提供输入信号之前，获取所述目标缓冲器的设置信息，其中，所述设置信息中包括所述目标缓冲器的标识以及所述标识对应的信号的类型，所述信号的类型包括所述设置信号以及所述重置信号。
9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至4任一项所述的环形振荡器频率调整方法。
10.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行权利要求1至4任一项所述的环形振荡器频率调整方法。
CN202011481314.XA 2020-12-15 2020-12-15 环形振荡器频率调整方法、装置、存储介质及设备 Active CN112615589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011481314.XA CN112615589B (zh) 2020-12-15 2020-12-15 环形振荡器频率调整方法、装置、存储介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011481314.XA CN112615589B (zh) 2020-12-15 2020-12-15 环形振荡器频率调整方法、装置、存储介质及设备

Publications (2)

Publication Number Publication Date
CN112615589A CN112615589A (zh) 2021-04-06
CN112615589B true CN112615589B (zh) 2023-03-24

Family

ID=75239347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011481314.XA Active CN112615589B (zh) 2020-12-15 2020-12-15 环形振荡器频率调整方法、装置、存储介质及设备

Country Status (1)

Country Link
CN (1) CN112615589B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679158B (zh) * 2022-05-30 2022-08-05 石家庄市鹿泉区精诚通信科技有限公司 周期信号发生装置、信号处理系统及其周期信号发生方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599247A (zh) * 2003-09-16 2005-03-23 三星电子株式会社 环形振荡器
CN106209085A (zh) * 2016-06-23 2016-12-07 中国科学院微电子研究所 数控环形振荡器及其控制方法和装置
CN106877649A (zh) * 2016-12-20 2017-06-20 北京兆易创新科技股份有限公司 一种频率调节方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943633B2 (en) * 2003-09-02 2005-09-13 Lsi Logic Corporation Widely tunable ring oscillator utilizing active negative capacitance
CN101330285B (zh) * 2007-06-20 2010-08-25 中国科学院电子学研究所 一种信号延时集成电路
JP2013168876A (ja) * 2012-02-16 2013-08-29 Olympus Corp 時間間隔変換装置
CN103684439B (zh) * 2012-08-29 2016-12-21 群联电子股份有限公司 频率产生系统、电压控制振荡器模块及信号频率调整方法
US9846568B2 (en) * 2013-05-23 2017-12-19 Synopsys, Inc. System and method for dynamic tuning feedback control for random number generator
US9219486B2 (en) * 2013-11-18 2015-12-22 California Institute Of Technology Quadrature-based injection locking of ring oscillators
CN104836575B (zh) * 2014-02-07 2018-11-27 无锡华润上华科技有限公司 一种用于相位检测电路的可调相位频率振荡器
CN106293617B (zh) * 2016-08-12 2018-11-09 上海坚芯电子科技有限公司 真随机数发生器
US10326457B2 (en) * 2017-08-11 2019-06-18 Innophase, Inc. Reference-locked clock generator
CN110995161B (zh) * 2019-12-09 2022-10-21 安徽大学 一种频率可调的基于rc的环形振荡器电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599247A (zh) * 2003-09-16 2005-03-23 三星电子株式会社 环形振荡器
CN106209085A (zh) * 2016-06-23 2016-12-07 中国科学院微电子研究所 数控环形振荡器及其控制方法和装置
CN106877649A (zh) * 2016-12-20 2017-06-20 北京兆易创新科技股份有限公司 一种频率调节方法和装置

Also Published As

Publication number Publication date
CN112615589A (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
KR100510333B1 (ko) 펄스폭변조 제어 회로, 마이크로컴퓨터 및 전자기기
US7777543B2 (en) Duty cycle correction circuit apparatus
US7911250B2 (en) Delay circuit
US20100260242A1 (en) Time digital converter, digital pll frequency synthesizer, transceiver, and receiver
JPH07154245A (ja) 集積回路における伝播遅延を正確に表わすデジタル信号を与えるための方法および装置
JP2012147426A (ja) デジタル位相周波数検出器、それを含むデジタル位相固定ループ、及びデジタル位相周波数検出方法
CN113168268B (zh) 触控检测方法、触控检测电路、触控芯片以及电子设备
CN112740552A (zh) 基于占空比校正系统和低压差（ldo）调节器的延迟锁相环（dll）
US7605629B2 (en) Adjusting circuit and method for delay circuit
CN111816178A (zh) 语音设备的控制方法、装置和设备
CN112615589B (zh) 环形振荡器频率调整方法、装置、存储介质及设备
CN104753499A (zh) 占空比校准电路
WO2016054289A1 (en) Digital open loop duty cycle correction circuit
US11609600B2 (en) Glitch detector
US7583124B2 (en) Delaying stage selecting circuit and method thereof
US20090201059A1 (en) System and Method for Signal Adjustment
KR20190105961A (ko) 지연 회로
CN115061515A (zh) 温度补偿方法、电路、芯片、及电子设备
US20240014823A1 (en) Delay control circuit, semiconductor memory device, and delay control method
US20240014822A1 (en) Delay control circuit, semiconductor memory device, and delay control method
JP6787105B2 (ja) デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー
JP2001021596A (ja) 二値信号の比較装置及びこれを用いたｐｌｌ回路
CN118472768B (zh) 激光器时序同步装置、方法、介质、程序以及激光器
CN113225071B (zh) 一种相位校准方法、锁相环电路和电子设备
KR100892636B1 (ko) 반도체 집적 회로의 클럭 제어 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant