TWI254506B - Ring oscillator, memory system comprising the same, and method for generating oscillating signals - Google Patents

Ring oscillator, memory system comprising the same, and method for generating oscillating signals Download PDF

Info

Publication number
TWI254506B
TWI254506B TW93122743A TW93122743A TWI254506B TW I254506 B TWI254506 B TW I254506B TW 93122743 A TW93122743 A TW 93122743A TW 93122743 A TW93122743 A TW 93122743A TW I254506 B TWI254506 B TW I254506B
Authority
TW
Taiwan
Prior art keywords
node
loop
signal
ring oscillator
memory
Prior art date
Application number
TW93122743A
Other languages
English (en)
Other versions
TW200524267A (en
Inventor
Kyu-Hyoun Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030064241A external-priority patent/KR100541549B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200524267A publication Critical patent/TW200524267A/zh
Application granted granted Critical
Publication of TWI254506B publication Critical patent/TWI254506B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)

Description

1254506 九、發明說明： 本申請案主張2003年9月16曰提出的韓國專利申請案第 P2003-64241號的優先權，本文以引用的方式將其併入。 【發明所屬之技術領域】 本發明係關於一環振蘯器及其相關的方法。 【先前技術】 需要内部時脈的電路可能會使用時脈產生器來產生週期 信號作為時脈。或者，可利用計數器或其它構件來分割頻 率’將該時脈產生器所產生的週期信號轉換成較慢的時 脈。於另一應用中，可能會利用該時脈產生器作為一記憶 體裝置之時脈產生器的相鎖迴圈。 【發明内容】 舉例來說，動態記憶體需要更新信號，來確保該等記憶 體單70中的漏電現象不會使得該等記憶體單元遺失其資 料。時脈產生器可用來產生—週期的更新信號。於部份範 例中’可將該週期信號饋送至—計數器，並以預設數量 的計數之後，該計數器便可輸出一更新信號。 可用來產生該週期信號的其中—種電路便係、環振堡器。 於2000年8月8日提出的作為示範之美國專利案第6，⑽,w 唬及1993年1〇月5曰提出的作為示範之美國專利案第 5,250,914號中皆可發現該些振盥器類型的範例。一般來 說，該些方式皆會❹到—由奇數個反向器所組成的單迴 圈電路。當該輸出信號被回饋至至該迴圈的輸入時，該輸 94876.doc 1254506 出信號便會被反向，從而會產生一在高信號與低信號間改 變的信號。如此便會造成具有定義良好且穩定之循環的週 期信號。藉由提高功率的大小便可減少該輸出信號的週 期，因而可提高頻率。此作法可供可調整之頻率來使用。 另一種方式可在S.J· Lee於1997年2月在IEEE J0urnal of
SolidState Circuits，第 289-291 頁中所發表的「A n謂i
High-Speed Ring Oscillator for Multiphase Clock Generation usmg Negative SkewedDelayScheme」中發現。^使用偏 斜延遲技術來運用不同相位的信號以產生一多相信號。不 過，該方式所產生的信號並不會顯著地快於先前技術所產 生的信號。 隨者記憶體與其它技術的演進，更新信號、系統時脈、 相鎖迴圈等工作皆需要更快速的振盪時脈信號。上面的解 决方式，以及目前技術的其它解決方式所提供的信號頻率 皆不夠高而無法配合新穎的電路技術。 【實施方式】 圖1為環振盪器之先前技術具體實施例示意圖。從圖中 可以看出，輸出V〇SC會被送返至反向器n，讓該信號於高 位準與低位準間產生雙態觸變。此信號的週期對應的係該 專反向器對该專#號進行處理所造成的延遲。圖1 b中所示 的係先前技術環振盈器之替代具體實施例，其係使用差動 ，大器來取代反向器。不論其設計方式為何(例如採用反向 為或差動放大器），該些組件皆將被稱為反向級。圖la與lb 中每個具體實施例皆具有三個反向級。高信號與低信號間 94876.doc 1254506 之雙態觸變的總週期係取決於級的數量以及每級 遲。 注意圖lamb中任一圖中的節點A、B與C，吾人可決定 每個節點處之輸人信號與輸出信號的數量。圖2為-節點分 析圖，圖中顯示出每個節點處皆有一個輸入信號與—個輸 出信號。可以使用不同信號間的相位混合來產生一週期遠 :於圖中環振盪器之週期的信號。不過，於先前技術具體 貫把例中’任何4等節點處並無任何的相位混合，而且該 輸出信號的週期會被該等輸人信號與輸出信號間的反向^ 數量固定。 圖3所示的係對應該等振盈器之先前技術具體實施例的 時序圖。當每個反向器的寬度/長度大小皆相同時，那麼節 點A與B之間的輸入信號下降緣與輸出信號上升緣間的延 遲時間D便會實質等於節點時c之間的輸入信號上升緣與 輸3出信號下降緣間的延遲時間D。該等節點間的延遲時間 幾乎相同。如此便會產生具有上面所討論之限制的週期輸 出信號。 圖4為本發明之具體實施例，其會對輸出信號進行相位混 合，k而產生週期較短且頻率較高的信號，但卻不會顯著 地增加該電路的複雜度。圖5為本發明之替代具體實施例。 圖4中的具體實施例係運用反向器作為反向級，而圖5中的 具體實施例則係運用差動放大器作為反向級。作為反向級 的特殊組件並不受限於該些範例，不過都係常見且可更清 楚解釋本發明的組件。 94876.doc 1254506 該電路具有兩個電路迴圈，第一電路迴圈為反向器η、 12與13,而第二電路迴圈為反向器14、15、12與13。兩個迴 圈的信號會在節點Α處產生混合。於此節點處，源自節點c 的輸出信號已經經過第二迴圈的兩個反向級，並且僅經過 第一迴圈的一個反向級。由於節點A處該等信號間的差異的 關係，所以會發生相位混合。如本文所使用般，相位混合 意謂著同一節點處至少兩個不同相位的信號的混合。 圖6為圖4與圖5之具體實施例的節點分析。從圖中可以看 出，節點B與D各具有一個輸入與一個輸出。節點B會輸出 一信號給節點C，並且從節點A接收一輸入信號。節點〇會 從節點C接收一輸出信號並且提供一輸入信號給節點a。和 先前技術不同的係，節點c會提供兩個輸出信號，一個給節 點A而一個給節點D，並且會從節點6接收一個輸入信號。 同樣和先前技術不同的係，節點A會接收兩個輸入信號，一 個來自節點D而一個來自節點c，並且會輸出一個輸出信號 給節點B。 接收兩個不同相位輸入信號便會於節點A處造成相位混 。。所生成的信號時序圖如圖7a所示。節點八與B之間的輸 入L號下降緣與輸出信號上升緣間的延遲時間d等於節點 B與C之間的輸入信號上升緣與輸出信號下降緣間的延遲 時間D ° C下降時間與八的上升時間之間的延遲時間d小於延
補。信號A，係信號D經過反向器15的反向信號 則係L旒C經過反向器n的反向信號利用 瓦向信號，而A”的信號 。當利用至少兩個迴圈 94876.doc 1254506 來設計-環振盪器時，便可利用每個節點的不同數值來控 制節點間的延遲時間。 觀察圖7b中所示之各節點處之信號的時序圖便可更容易 瞭解節點分析結果。當源自節點C的信號為高位準時，節點 A處的信號便會於某一延遲之後經由第—迴圈而變低位 準三節,點D處㈣號也係低位準。節點A處的信號會經由反 向器15而進人w位準。節點A處的插補信號係、顯示於最後一 條線上於兩條虛線之間可以看出，該插補信號的週期較 短。 圖83為本發明之替代具體實施例。圖8a具有三個迴圈。 和圖6之具體實施例相同的係’第__電路迴圈具有奇數個反 向級’而第二電路迴圈則具有偶數個反向級。總生成反向 級數通常應該係奇數，方能產生必要的振|信號。於圖心 的具體實施例中會加入一具有奇數個反向級的第三迴圈。 於此具體實施例巾，第—電路迴圈係由三個反向級η、 12與13所組成。第二電路迴圈係由四個反向器ΐ4、^與 13所組成。第三電路迴圈係由節點B、c、〇與6之間的三個 反向級13、14與16所組成。於此具體實施例中，會於節點a 與B處發生相位插補現象m處，該等兩個輸人信號係 來自反向器II與反向器15。節點b處，該等兩個輸人信號係 來自反向器12與反向器16。如此所產生的輸出脈衝頻率會比 以前還快。 從圖8b的節點分析中可以看出，節點A與B皆會接收兩個 輸入信號。同樣地，圖8c的時序圖顯示出2個節點處之插補 94876.doc 1254506 結果的生成信號。節點每—者處的振盪脈衝的上升時 間與下降時間皆快過節點C與D處之振盪脈衝的其中一 者。該輸出脈衝之頻率會比較快的原因係因為該等兩個節 點處的延遲較短的關係。如此所產生的輸出信號會比以前 圖9a中所不的係另_具體實施例，其會於所有節點處運 用相位插補現象。於本文所示之任何具體實施例中，該輸 出脈衝的頻率最快。除非不需要高速的脈衝，否則所有節 』處的相位/ttl合似乎係、吾人最滿意的方式。速度與電路複 雜度間的设计取检結果會使得於低於所有節點處進行插補 艾成比較令人滿意的方式’只要該插補結果所產生之輸出 脈衝的頻率足以符合該系統之需要即可。不過，一般來說， ”有最π頻率的輸入信號將會被視為比較滿意的結果。 圖^之電路的節點分析如圖9b所示。從圖中可以看出， =有^點皆會接收兩個輸人信號且產生兩個輸出信號。於 2個即點處的4等兩個輸人信號中皆會發生相位插補或混 口 ^現象。該等輸出信號通常不會被設計成兩個實際的輸 出信號。該等輸出信號通常會係如同欲被送至兩條線路上 :單一輸出信號。舉例來說，反向器m的輸出係一輸出信 其僅會被提供給反向器115與m的輸人 兩個輸出信號。 θ稱马 5才論至此，相位、、日人比 、 位此合白係由某一特殊節點處的兩個信號 所組成。於圖1()a的具體實施例中，相位混合皆係由四個輸 入仏號所造成。舉例來說，節點A處有接收自四個反向器 94876.doc 10 1254506 125 D〇、132與133每一者處的四個輸入信號。於插補現象 中會使用到該些四個輸入信號，讓該等四個輸入信號進行 相位混合，用於產生一高頻的輸出信號。 依此方式，相位混合可以產生能夠使用於許多不同應用 中的更l'夬速輸出信號。舉例來說，一記憶體系統可能會使 用該高頻輸出信號作為時脈產生器中的相鎖迴圈，以便用 來產生一輸出、緩衝器的内料脈或是再新該記憶體或是進 T時脈定址或是對該記憶體進行資料存取。圖11所示的便 是此種系統的範例。時脈產生器10具有一脈衝產生器12及 一相鎖迴圈14，該相鎖迴圈運用的係根據上面本發明任何 具體實施例的環振盪器16。 圖12為該系統之替代具體實施例。圖12中，該環振盪器 係由記憶體模組20内部一部份的DRAM裝置19a與19b所製 成，當作環振盪器16a與16b。記憶體模組2〇可能包括複數 個記憶體裝置19a與19b。於此具體實施例中，該pLL係位於 用於設置該記憶體模組20的記憶體裝置之卞。位於該記憶 體裝置處的DLL(延遲鎖定迴圈）也可能包含根據本發明的 環振盈ϋ。接著便可將所生成的時脈錢送往記憶體控制 器18及記憶體模組20,而所生成的PLL(或DLL)時脈信號則 可被送往位於該記憶體裝置處的輸出緩衝器。 雖然已經圖解且說明本發明之具體實施例的原理，不 過，熟習本技術的人士便應該很容易明白本發明的配置與 細節部份皆可進行修改，而不會脫離此等原理。本文主張 落在隨附申請專利範圍之精神與範疇中的所有修改例。 94876.doc 11 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 反向器 -13- 1254506 129 反向器 130 反向器 131 反向器 132 反向器 133 反向器 134 反向器 DAI 差動放大器 DA2 差動放大器 DA3 差動放大器 DA4 差動放大 DA5 差動放大器 10 時脈產生器 12 脈衝產生器 14 相鎖迴圈 16 環振盪器 16a 環振盪器 16b 環振盪器 18 記憶體控制器 19a DRAM裝置 19b DRAM裝置 20 記憶體模組
94876.doc -14-

Claims (1)

  1. 岬年^月23日修(更)正本 125始祕22743號專利申請宰 中文申請專利範圍替換本&年12 十、申請專利範圍： 1· 一種環振盪器，其包括： 第—邏輯電路，用以形成一第一迴圈；以及 第一邏輯電路，用以形成一第二迴圈，致使於該等 第一與第二迴圈的共同節點處會發生相位插補的現象。 2.如明求項1之環振盪器，該第一邏輯電路進一步包括和該 第一邏輯電路共享的至少一個電路元件。 3 ·如明求項2之環振盪器，該電路元件係由一反向器或一差 動放大器所組成。 4. 如明求項1之環振盪器，該第一邏輯電路進一步包括奇數 個反向級，而該第二邏輯電路進一纟包括偶數個反向級。 5. 月求員4之環振靈器，該等反向級進一步包括複數個反 向器。 士明求項4之環振盪為，該等反向級進一步包括複數個差 動放大器。 7· —種環振盪器，其包括： 一第-邏輯電路’用以形成—具有第—奇數個反向級 的第一迴圈；以及 第-邏輯電路’用以形成—第：迴圈，致使於該等 第一與第二迴圈的第一共同節點處會發生相位插補的現 象； -第三邏輯電路，用以形成一具有第二奇數個反向級 的第二迴圈，致使於該等第二與第三迴圈共有的第二節 點處會發生相位插補的現象。 94876-941223.doc 1254506 如明求項7之環振盪器，其包括至少兩個額外的電路迴 圈°亥等迴圈係被配置成於至少三個不同節點處發生相 位插補現象。 如明求項7之環振盪器，其包括一相鎖迴圈。 I 〇 · —種環振盈器，其包括： 第一與第二電路迴圈；以及 一該等第一與第二電路迴圈所共有的節點，於該節點 處會發生相位插補現象，用以產生一高頻的第一振盪信 號，其頻率高於單獨由該第一迴圈所提供的振盪信號。 II ·如明求項1 〇之環振盪器，其進一步包括一第三迴圈以及 一會發生相位插補現象的第二節點，該振盪器會產生一 頻率高於該第一振盪信號的振盪信號。 12 ·如明求項1 〇之環振盪器，其進一步包括至少兩個額外電 路迴圈，該振盪器會產生一頻率高於該第一振盪信號的 振I器信號。 13 · —種環振盈器，其包括： 一位於第一與第二電路迴圈之共同輸出處的第一節點； 一第二節點，其係位於該第一節點前方一反向級之位 置； 一第二節點，其係位於該第一節點後方一反向級之位 置；以及 弟四郎點’其位置係至少兩個電路迴圈所共有，致 使會於該第四節點處發生相位插補現象。 14 ·如請求項13之環振盪器，該第一電路迴圈進一步包括和 94876-941223.doc -2- 1254506 t弟二電路迴圈共享的至少_個電路元件。 15.Γ!項13之環振盪器，其進-步包括-第三電路迴 圈、、係被配置成讓該第二節點係該等第 迴:所共有’並且會於該節點處發生相位插補現象 月长員13之％振盪益’其進—步包括至少 路迴圈，其係被配置成讓至少：個節㈣ρ額外電 迴圈所共有，個該等 相位插補現象。點之每個節點處發生 17· —種用來振盪信號之方法，其包括： 於-第-節點處產生一具有第一相位的 於一第—節點處產生一具有第一相位μ ^ 虎， Π… 、*弟一相位的弟二輪出信號； 斤、弟1點處插補該等第—與第二相位，用以產生一 二號，該輸出信號的輸出頻率高於該等第 W出#號的頻率。 18·如請求項17之方法，該方法進一步包括： 二:第二節點處產生一具有第三相位的第三輪出信號 將該第三輪出信號和該等第一與第二輸出信號中 其中-者於第二節點處作插補，用以產生一第 出信號，該輸出信號的頻率高於 别 種記憶體系統，其包括：…成輸出信號。 一記憶體控制器，用以產生複數個命令與位址作號. -記憶體模組’其包括複數個記憶體裝置，並且：收 源自該記憶體控制器的該等複數個命令與位 94876-941223.doc 1254506 用以儲存資料的每個該等記憶體裝置皆包括： 用以儲存該資料的複數個記憶體單元； 一針對一相鎖迴圈來運作的環振盪器，該環振盪器包 括： 一第一邏輯電路，用以形成一第一迴圈；以及 一第二邏輯電路，用以形成一第二迴圈，致使於該等 第一與第二迴圈的共同節點處會發生相位插補的現象。 20. 如請求項19之記憶體系統，該記憶體裝置進一步包括由 下面所組成之群中所選出的其中一者：靜態隨機存取記 憶體、動態隨機存取記憶體、以及唯讀記憶體。 21. 如請求項19之記憶體系統，該第一邏輯電路進一步包括 奇數個反向級。 22. 如請求項19之記憶體系統，該第二邏輯電路進—步包括 偶數個反向級。 23·如請求項21之記憶體系統 個反向器。 24.如請求項2 1之記憶體系統 個差動放大器。 25.如請求項22之記憶體系統 個反向器。 26·如請求項22之記憶體系統 個差動放大器。 該等反向級進一步包括複數 該等反向級進一步包括複數 該等反向級進一步包括複數 該等反向級進一步包括複數 2 7 · —種記憶體系統，其包括： 一記憶體控制器 用以產生才复數個命令與位址信號， 94876-941223.doc 1254506 並且接收一第一時脈信號； 一記憶體模組，其包括複數個記憶體裝置，並且接收 源自忒§己憶體控制裔的該等複數個命令與位址信號，· 一時脈產生器，用以產生該第一時脈信號並且將該第 一時脈信號傳輸給該記憶體控制器，該時脈產生器包括 一時脈源及一含有一環振盪器的相鎖迴圈； 該環振盪器包括： 一弟一邏輯電路，用以形成一第一迴圈；以及 一第二邏輯電路，用以形成一第二迴圈，致使於該等 第一與第二迴圈的共同節點處會發生相位插補的現象。 28·如請求項27之記憶體系統，該時脈產生器係直接被安裝 於主機板之上。 94876-941223.doc
TW93122743A 2003-09-16 2004-07-29 Ring oscillator, memory system comprising the same, and method for generating oscillating signals TWI254506B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030064241A KR100541549B1 (ko) 2003-09-16 2003-09-16 링 오실레이터
US10/841,866 US7135935B2 (en) 2003-09-16 2004-05-06 Hyper-ring oscillator

Publications (2)

Publication Number Publication Date
TW200524267A TW200524267A (en) 2005-07-16
TWI254506B true TWI254506B (en) 2006-05-01

Family

ID=34315810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93122743A TWI254506B (en) 2003-09-16 2004-07-29 Ring oscillator, memory system comprising the same, and method for generating oscillating signals

Country Status (4)

Country Link
JP (1) JP2005094754A (zh)
CN (1) CN1327613C (zh)
DE (1) DE102004042900B4 (zh)
TW (1) TWI254506B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006028966B4 (de) * 2005-06-21 2016-03-24 Samsung Electronics Co., Ltd. Phasenregelkreisschaltung, Verfahren zum Verriegeln der Phase, Speicherbauelement und Speichersystem
US7890561B2 (en) 2005-08-16 2011-02-15 International Business Machines Corporation Random number generator
WO2007063965A1 (ja) 2005-12-02 2007-06-07 Matsushita Electric Industrial Co., Ltd. 多相発振器
JP2007235800A (ja) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd リング発振回路とこれを用いたｐｌｌ発振回路とこのｐｌｌ発振回路を用いた高周波受信装置
JP2007274431A (ja) * 2006-03-31 2007-10-18 Sony Corp 発振回路
US7612621B2 (en) 2007-05-16 2009-11-03 International Business Machines Corporation System for providing open-loop quadrature clock generation
US7642868B2 (en) * 2007-06-15 2010-01-05 Kabushiki Kaisha Toshiba Wide range interpolative voltage controlled oscillator
US8624645B2 (en) * 2011-08-15 2014-01-07 Nanya Technology Corp. Multi phase clock signal generator, signal phase adjusting loop utilizing the multi phase clock signal generator, and multi phase clock signal generating method
JP5275508B1 (ja) 2012-12-21 2013-08-28 彰 滝沢 発振方法及び発振回路
JP6217087B2 (ja) * 2013-01-31 2017-10-25 株式会社ソシオネクスト リング発振器及び半導体装置
CN104426540B (zh) * 2013-08-27 2017-08-11 苏州中科集成电路设计中心有限公司 产生均衡占空比信号的vco设备
CN105406863B (zh) * 2015-12-09 2018-02-27 无锡中感微电子股份有限公司 环形振荡器
JP2022050172A (ja) * 2020-09-17 2022-03-30 彰 滝沢 複数位相の発振回路
CN112615589B (zh) * 2020-12-15 2023-03-24 海光信息技术股份有限公司 环形振荡器频率调整方法、装置、存储介质及设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105950A (en) * 1976-09-13 1978-08-08 Rca Corporation Voltage controlled oscillator (VCO) employing nested oscillating loops
JPS6165620A (ja) * 1984-09-07 1986-04-04 Nec Corp 発振回路
CH684140A5 (fr) * 1991-01-10 1994-07-15 Lem Liaisons Electron Mec Dispositif de commande d'un transistor de puissance.
JP2990863B2 (ja) * 1991-06-26 1999-12-13 日本電気株式会社 発振回路
DE69315010T2 (de) * 1992-08-20 1998-04-16 Koninkl Philips Electronics Nv Oszillator mit mehrphasigen Ausgängen
DE69415378T2 (de) * 1993-04-05 1999-06-17 Koninkl Philips Electronics Nv Digitaler Phasenregelkreis
JP2867889B2 (ja) * 1994-08-30 1999-03-10 日本電気株式会社 電圧制御発振器
JP3613779B2 (ja) * 1997-08-27 2005-01-26 日本プレシジョン・サーキッツ株式会社 発振回路
US6075419A (en) * 1999-01-29 2000-06-13 Pmc-Sierra Ltd. High speed wide tuning range multi-phase output ring oscillator
US6137369A (en) * 1999-03-03 2000-10-24 Lucent Technologies Inc. Ring oscillator clock generator network
US6100763A (en) * 1999-03-29 2000-08-08 Motorola, Inc. Circuit for RF buffer and method of operation
US6278334B1 (en) * 1999-11-29 2001-08-21 Arm Limited Voltage controlled oscillator with accelerating and decelerating circuits
CA2308820A1 (en) * 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers

Also Published As

Publication number Publication date
DE102004042900B4 (de) 2010-12-30
DE102004042900A1 (de) 2005-04-14
JP2005094754A (ja) 2005-04-07
CN1327613C (zh) 2007-07-18
CN1599247A (zh) 2005-03-23
TW200524267A (en) 2005-07-16

Similar Documents

Publication Publication Date Title
TWI254506B (en) Ring oscillator, memory system comprising the same, and method for generating oscillating signals
KR100965766B1 (ko) 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로
TWI488440B (zh) 延遲鎖定迴路電路及具有延遲鎖定迴路電路之記憶裝置
KR101848042B1 (ko) 클록 게이티드 회로 및 그것을 포함하는 디지털 시스템
JP2006294001A (ja) 乱数発生回路
US7675797B2 (en) CAS latency circuit and semiconductor memory device including the same
JP2001117666A (ja) 非整数周波数分割装置
JPH04217115A (ja) 少くとも１つのクロック位相出力と基準クロックの間の位相関係を変えるための集積回路
JP2007151102A (ja) ラインスキュー最小化装置
TW200400696A (en) Clock divider and method for dividing clock signal in DLL circuit
JP2000156635A (ja) セルフ・タイミング制御回路
CN111213207B (zh) 提供多相时钟信号的设备及方法
JP4434468B2 (ja) Ｓｄｒａｍにおけるスキュー補償のための遅延固定ループ回路
US7135899B1 (en) System and method for reducing skew in complementary signals that can be used to synchronously clock a double data rate output
KR20150013491A (ko) 차동 클럭 신호 생성기
JP4192228B2 (ja) データ発生装置
US7135935B2 (en) Hyper-ring oscillator
US6434062B2 (en) Delay locked loop for use in semiconductor memory device
KR102553855B1 (ko) 시프트레지스터
US8295121B2 (en) Clock buffer and a semiconductor memory apparatus using the same
KR100935606B1 (ko) 반도체 집적 회로
JP2007188395A (ja) クロック信号発生回路
Sung et al. Low power clock generator based on an area-reduced interleaved synchronous mirror delay scheme
JP2004258888A (ja) 半導体集積回路
KR19990061018A (ko) 클럭 주파수 체배 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees